JP7400927B2 - 配線基板および半導体装置 - Google Patents

配線基板および半導体装置 Download PDF

Info

Publication number
JP7400927B2
JP7400927B2 JP2022186816A JP2022186816A JP7400927B2 JP 7400927 B2 JP7400927 B2 JP 7400927B2 JP 2022186816 A JP2022186816 A JP 2022186816A JP 2022186816 A JP2022186816 A JP 2022186816A JP 7400927 B2 JP7400927 B2 JP 7400927B2
Authority
JP
Japan
Prior art keywords
wiring board
insulating layer
conductive
substrate
conductive part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022186816A
Other languages
English (en)
Other versions
JP2023025093A (ja
Inventor
直大 高橋
真史 榊
啓吾 太田
宏 馬渡
誠治 俵屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Publication of JP2023025093A publication Critical patent/JP2023025093A/ja
Priority to JP2023207045A priority Critical patent/JP2024026314A/ja
Application granted granted Critical
Publication of JP7400927B2 publication Critical patent/JP7400927B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Description

本開示は、配線基板、半導体装置および配線基板の製造方法に関する。
集積回路を含む半導体素子や受動素子など含む高周波素子を基板上に高密度に実装する技術(高密度実装技術)が広く用いられている。高密度実装技術には、小さなワイヤを用いて接続するワイヤボンディング法やワイヤを用いずに格子状に配置された接続端子を用いて接続するフリップチップ法などが採用されている。特許文献1には、フリップチップ法を用いた高密度実装技術が開示されている。特許文献2には、高密度実装技術に用いられる多層配線基板の構造が開示されている。
特開2004-055660号公報 特開2014-179518号公報
一方で、接続端子間の狭ピッチ化が進むと、接続端子間の高さのばらつきが生じる場合がある。とりわけ、電解めっき法により形成された接続端子は、高さのばらつき(コプラナリティ)が大きくなる場合がある。コプラナリティが大きくなると、配線基板と半導体素子との間で接続不良が生じる恐れがある。
また、多層配線基板においては、多数の導体パターンを互いに短絡させることなく積層方向や各層の面内方向に高密度に配置する必要があるため、各配線層を構成する導体パターンの配置態様は各層で異ならざるを得ない。そのため、多層配線基板を積層方向に沿って見た場合に、一の配線層における導体パターンの存在する領域と、他の配線層における導体パターンの存在する領域とが部分的に重なり合わない状態となる。このような多層配線基板を作製するために、導体パターンの配置態様が互いに異なる配線層を、絶縁層を介して積層した場合、各配線層において導体パターンの存在する領域上に位置する絶縁層の高さと、導体パターンの存在しない領域上に位置する絶縁層の高さとが異なることになる。それが原因となり、多層配線基板の表層に設けられる各電極の高さ位置が異なってしまう。
一般的に、多層配線基板においては、半導体チップ等の電子部品を安定的に表面実装させるために、表層に設けられる複数の電極同士の高さ位置を略一致させることが望ましい。しかし、上記のように表層に設けられる複数の電極同士の高さ位置が略一致しなくなることで、電子部品を安定的に実装することが困難となってしまう。
このような課題に鑑み、本開示は、接続端子の高さのばらつきが少ない配線基板を提供することを目的の一つとする。また、本開示は、電子部品を安定的に実装することができる高品質な配線基板、及び部品実装配線基板を提供することを目的の一つとする。
本開示の一実施形態によると、基板と、基板上の絶縁層と、絶縁層内に設けられた高さ調整部と、絶縁層上に設けられた第1導電部と、第1導電部と隣接し、絶縁層および高さ調整部上に設けられた第2導電部と、を含み、基板上面から第1導電部の上面までの高さと、基板の上面から第2導電部の上面までの高さが略一致している、配線基板が提供される。
上記配線基板において、基板と絶縁層との間に設けられた下部配線と、絶縁層内に設けられ、下部配線上に配置されたビア部と、を含み、高さ調整部は、ビア部に隣接し、絶縁層内に設けられたダミービア部であり、第1導電部は、絶縁層およびビア部上に配置されるとともに、下部配線と電気的に接続されてもよい。
上記配線基板において、基板の上面からビア部の底部までの高さと、基板の上面からダミービア部の底部までの高さとは異なってもよい。
上記配線基板において、基板の上面からビア部の底部までの高さよりも基板の上面からダミービア部の底部までの高さの方が長くてもよい。
上記配線基板において、断面視において、下部配線の一部は、第2電極と重畳し、かつ離間してもよい。
上記配線基板において、断面視において、基板の上面から第1電極の最上部までの高さと、基板の上面から第2電極の最上部までの高さとの差が、1μm以下であってもよい。
上記配線基板において、断面視において、第1電極の中心線と、第2電極の中心線との距離が10μm以上100μm以下であってもよい。
上記配線基板において、第1電極の中心と、第2電極の中心との距離が20μm以上50μm以下であってもよい。
上記配線基板において、ビア部の上部径およびダミービアの上部径は、3μm以上30μm以下であってもよい。
上記配線基板において、ビア部の底部の中心と、ダミービア部の底部の中心との距離が5μm以上10μm以下であってもよい。
上記配線基板において、第1電極および第2電極の上面は湾曲していてもよい。
上記配線基板において、絶縁層上に配置された上部配線をさらに含み、上部配線と、第2電極とは、電気的に接続されてもよい。
上記配線基板において、第1導電部、第2導電部、高さ調整部、及び絶縁層は、第1~第N(Nは2以上の整数である。)配線層がこの順に積層されてなる多層配線層の一部であり、第1~第N配線層のうちの少なくとも2つの配線層を互いに電気的に接続するための層間接続部が設けられ、絶縁層は、第1~第N配線層のそれぞれの配線層の間を電気的に分離し、第1導電部および第2導電部は、第N配線層を構成し、高さ調整部は、第2導電部の積層方向下方において、第1~第N-1配線層のそれぞれを構成する導電部の少なくとも一部に設けられてもよい。
上記配線基板において、Nは3以上の整数であり、第N配線層を構成する導体パターンのうちの少なくとも一部の積層方向下方には、複数の高さ調整部が設けられていてもよい。
上記配線基板において、高さ調整部が、第1~第N配線層との間で電気的に分離されていてもよい。
上記配線基板において、第N配線層に電気的に接続する複数の電極をさらに備えてもよい。
本開示の一実施形態によると、上記配線基板と、複数の電極のいずれか一つに電気的に接続されて実装されてなる少なくとも1つの電子部品とを備える部品実装配線基板が提供される。
本開示の一実施形態によると、上記配線基板と、半導体素子と、を含む、半導体装置が提供される。
上記半導体装置において、半導体素子は、発光素子であってもよい。
本開示の一実施形態によると、基板上に下部配線を形成し、基板および下部配線上に絶縁層を形成し、下部配線に重畳するように絶縁層にビア部を形成し、ビア部に隣接するように絶縁層にダミービア部を形成し、ビア部および絶縁層上に第1電極を形成し、ダミービア部および絶縁層上に第2電極を形成する、配線基板の製造方法が提供される。
上記配線基板の製造方法において、断面視において、基板の上面からビア部の底部までの高さと、基板の上面からダミービア部の底部までの高さとは異なってもよい。
上記配線基板の製造方法において、ビア部およびダミービア部は、ハーフトーンマスクを用いたフォトリソグラフィ法またはレーザー照射法を用いて形成されてもよい。
本開示の一実施形態によれば、接続端子の高さのばらつきが少ない配線基板を提供することができる。また、本開示の一実施形態によれば、電子部品を安定的に実装することができる高品質な配線基板、及び部品実装配線基板を提供することができる。
本開示の一実施形態に係る発光装置を説明する断面図である。 本開示の一実施形態に係る配線基板を説明する上面図である。 本開示の一実施形態に係る配線基板を説明する断面図である。 本開示の一実施形態に係る配線基板を説明する断面図である。 本開示の一実施形態に係る配線基板の製造方法を説明する断面図である。 本開示の一実施形態に係る配線基板の製造方法を説明する断面図である。 本開示の一実施形態に係る配線基板の製造方法を説明する断面図である。 本開示の一実施形態に係る配線基板の製造方法を説明する断面図である。 本開示の一実施形態に係る配線基板の製造方法を説明する断面図である。 本開示の一実施形態に係る配線基板の製造方法を説明する断面図である。 本開示の一実施形態に係る配線基板の製造方法を説明する断面図である。 本開示の一実施形態に係る配線基板の製造方法を説明する断面図である。 本開示の一実施形態に係る配線基板を説明する上面図である。 本開示の一実施形態に係る配線基板を説明する断面図である。 本開示の一実施形態に係る配線基板を説明する上面図である。 本開示の一実施形態に係る配線基板を説明する断面図である。 本開示の一実施形態に係る配線基板を説明する上面図である。 本開示の一実施形態に係る配線基板を説明する断面図である。 本開示の一実施形態に係る配線基板を説明する断面図である。 本開示の一実施形態に係る配線基板を説明する断面図である。 本開示の一実施形態における配線基板を表す概略断面図である。 本開示の一実施形態における配線基板を表す概略断面図である。 本開示の一実施形態における配線基板を表す概略断面図である。 本開示の一実施形態における配線基板を表す概略断面図である。 本開示の一実施形態における配線基板を表す概略断面図である。 本開示の一実施形態における配線基板を表す概略断面図である。 本開示の一実施形態の配線基板の製造方法を表す工程図である。 本開示の一実施形態の配線基板の製造方法を表す工程図であり、図27の工程図に続く工程を表す工程図である。 本開示の一実施形態に係る半導体装置の断面図である。 本開示の一実施形態に係る電気機器の斜視図である。 本開示の一実施形態に係る電気機器の斜視図である。 本開示の一実施形態に係る配線基板を説明する断面図である。 本開示の一実施形態に係る配線基板を説明する断面図である。 本開示の一実施形態に係る配線基板を説明する上面図である。 本開示の一実施形態に係る配線基板を説明する断面図である。 従来例の配線基板を説明する断面図である。 表層に位置する2つの導体パターンの積層方向における高さ位置の差となって現れている多層配線基板の構成例を表す参考図である。
以下、本開示の各実施形態に係る配線基板等について、図面を参照しながら詳細に説明する。なお、以下に示す各実施形態は本開示の実施形態の一例であって、本開示はこれらの実施形態に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号(数字の後に-1、-2等を付しただけの符号)を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なったり、構成の一部が図面から省略されたりする場合がある。
本明細書に添付した図面においては、理解を容易にするために、各部の形状、縮尺、縦横の寸法比等を、実物から変更したり、誇張したりしている場合がある。
本明細書等において「~」を用いて表される数値範囲は、「~」の前後に記載される数値のそれぞれを下限値及び上限値として含む範囲であることを意味する。本明細書等において、「フィルム」、「シート」、「板」等の用語は、呼称の相違に基づいて相互に区別されない。例えば、「板」は、「シート」、「フィルム」と一般に呼ばれ得るような部材をも含む概念である。
<第1実施形態>
(1-1.発光装置の構成)
図1に半導体装置の一つである発光装置1000の断面図を示す。発光装置1000は、配線基板100、外部端子105、導電部150、発光素子300、端子310、反射材320、封止材330、レンズ340および保護部材350を含む。
発光素子300は、半導体素子の一つであり、この例ではGaN系の発光ダイオードが用いられる。
反射材320は、光を反射する機能を有する。反射材320には、金属材料が含まれる。この例では、反射材320にはアルミニウムが用いられる。なお、反射材320にはモールド成型した樹脂の表面に金属を蒸着させたものを用いてもよい。
封止材330は、発光素子を水分などの外的成分から保護する機能を有する。封止材330には、エポキシ樹脂、シリコーン樹脂などの有機樹脂が用いられる。なお、封止材330には、有機樹脂のほか不活性ガスが用いられてもよい。
レンズ340は、発光素子からの光を拡散させる、または集光させる機能を有する。レンズ340には、石英などの透明材料が用いられる。
保護部材350は、発光素子を物理的衝撃から保護する機能を有する。保護部材350は、透光性を有する。保護部材350には、エポキシ樹脂、アクリル樹脂などの有機樹脂が用いられる。
配線基板100は、発光素子300と電気的に接続されている。この例では、配線基板100の導電部150(例えば、後述する導電部150-1)と、発光素子300の端子310とがフリップチップ法により接続されている。このとき、配線基板の導電部150(例えば、後述する導電部150-1)は、24個以上配置されている。また、配線基板100には、外部端子105が設けられている。外部端子105は、外部の配線基板または電極と接続される。配線基板100および導電部150の詳細については、以下に後述する。なお、導電部、端子、配線および電極は同様の意味として用いることができる。
(1-2.配線基板の構成)
図2は、図1の配線基板100の上面図である。図3は、配線基板100のうちA1-A2間の断面図である。
配線基板100は、基板110、下部配線120、絶縁層130、ビア部141、ダミービア部143、および導電部150(導電部150-1、導電部150-2)を有する。
基板110には、高抵抗な材料が用いられる。例えば、基板110には、シリコン基板が用いられる。基板110の板厚は、特に限定されないが、100μm以上700μm以下の範囲で適宜設定してもよい。例えば、基板110の板厚として400μmが用いられる。
また、基板110は、有機樹脂であってもよい。例えば、基板110がポリイミド樹脂などの有機樹脂の場合、基板110の厚さは数μm以上数十μm以下としてもよい。
下部配線120は、基板110上に設けられる。下部配線120には、銅(Cu)が用いられる。なお、下部配線120には、銅(Cu)以外に、アルミニウム(Al)、チタン(Ti)、タングステン(W)、金(Au)、銀(Ag)、またはニッケル(Ni)などの金属材料が用いられてもよい。
絶縁層130は、基板110および下部配線120上に設けられる。例えば、絶縁層130には、ポリイミド樹脂が用いられる。また、上記ポリイミド樹脂は、感光材を含んでもよい。
なお、絶縁層130は、上記に限定されない。例えば、絶縁層130には、酸化シリコン膜、窒化シリコン膜などの無機絶縁材料が用いられてもよい。また、絶縁層130には、アクリル樹脂、エポキシ樹脂などの他の有機絶縁材料が用いられてもよい。
ビア部141は、絶縁層130に設けられた凹部である。ビア部141は、下部配線120上に配置される。
ダミービア部143は、ビア部141に隣接して絶縁層130に設けられた凹部である。
導電部150は、絶縁層130上に配置される。導電部150のうち、絶縁層130およびビア部141上に配置されるものを導電部150-1という(あるいは第1導電部という場合がある)。上記において、導電部150-1は、絶縁層130の上部に突出する。また、導電部150のうち、絶縁層130およびダミービア部143上に配置されるものを導電部150-2という(あるいは第2導電部という場合がある)。上記において、導電部150-2は、絶縁層130の上部に突出する。導電部150-2は、導電部150-1に隣接して配置される。なお、導電部150-1および導電部150-2を分けて説明する必要がない場合には、導電部150として説明する。
導電部150は、シード層147を含んでいる。シード層147および導電部150には、銅(Cu)が用いられるが、これに限定されず、金(Au)、銀(Ag)、パラジウム(Pd)、ニッケル(Ni)、錫(Sn)が用いられてもよい。
また、導電部150-1の上面および導電部150-2の上面は、平坦でなくてもよい。この例では、導電部150-1の上面および導電部150-2の上面は湾曲している。具体的には、導電部150-1の上面および導電部150-2の上面は凸形状を有している。
なお、図3において、導電部150-1のうちビア部141に設けられた領域150-1Fは、下部配線120と電気的に接続されている。一方で、導電部150-2のうちダミービア部143に設けられた領域150-2Fは、下部配線120と電気的な接続を有していない。つまり、領域150-1Fは、電気回路の一部を構成するのに対して、領域150-2Fは、電気回路の構成要素ではないということができる。
次に、ビア部141、ダミービア部143、導電部150-1および導電部150-2の位置構成の詳細について、以下に説明する。
図4は、配線基板100におけるビア部141、ダミービア部143、導電部150-1および導電部150-2の位置構成を示した断面図である。図4に示すように、基板110の上面110Aからビア部141の底部141Dまでの距離を距離DL1とする。同様に、基板110の上面110Aからダミービア部143の底部143Dまでの距離を距離DL2とする。このとき、距離DL1と距離DL2とは異なっていてもよい。具体的には、距離DL1よりも距離DL2の方が長いことが望ましい。
また、図4において、ビア部141の上部径141Wおよびダミービア部の上部径143Wは、3μm以上30μm以下、より好ましくは5μm以上10μm以下であることが望ましい。
また、図4において基板110に対して垂直方向に設けられた導電部150-1の中心線150-1Cと、導電部150-2の中心線150-2Cとの距離(ピッチ間距離という場合がある)150Pは、10μm以上100μm以下、より好ましくは20μm以上50μm以下であることが望ましい。
(1-3.端子の高さばらつきについて)
以下に、端子の高さのばらつきについて説明する。基板110の上面110Aから導電部150-1の最上部150-1Aまでの距離を距離UL150-1とする。同様に、基板110の上面110Aから導電部150-2の最上部150-2Aまでの距離を距離UL150-2とする。
ここで、従来例の配線基板90の断面図を図36に示す。図36において、配線基板90は、ダミービア部143を有していない以外は、配線基板100と同様の構成を有する。配線基板90は、ダミービア部143を有していないため、導電部150-2は、絶縁層130上にのみ設けられている。
配線基板90では、ビア部141に設けられた導電部150-1の形状とビア部141を有しない導電部150-2の形状とを同様にすることが難しい。そのため、距離UL150-1と距離UL150-2との差が1.5~3μm程度であり、端子の高さが安定せず、段差が生じていた。したがって、配線基板90では、ピッチ間距離150Pが小さくなる、つまり狭ピッチになると(具体的には、ピッチ間距離150Pが100μm以下、より具体的には50μm以下)、配線基板90の端子と、半導体素子の端子との間で接続不良が起こりやすい。とりわけ、上記接続不良は、導電部150-1の上面および導電部150-2の上面が凸形状を有する場合に顕著となっていた。
一方、上記図4に示す配線基板100の場合、ビア部141を有しない部分にダミービア部143(高さ調整部ともいう)が設けられることにより、距離UL150-1と距離UL150-2との差を小さくすることができる。具体的には、配線基板100の場合、距離UL150-1と距離UL150-2との差を1μm以下、より具体的には、0.5μm以下とすることができる。つまり、本実施形態を用いることより、接続端子の高さばらつきの少ない配線基板を提供することができる。これにより、配線基板の端子と、半導体素子の端子との接続不良が抑えられる。
(1-4.配線基板の製造方法)
次に、図2乃至図4に示した配線基板100の製造方法を図5乃至図12を用いて説明する。
図5に示すように、基板110を用いる。例えば、基板110には、シリコン基板などの高抵抗基板が用いられる。
なお、基板110は、上記に限定されず、石英ガラス基板、ソーダガラス基板、ホウ珪酸ガラス基板、無アルカリガラス基板、サファイア基板、炭化アルミナ(Al2O3)基板、窒化アルミニウム(AlN)基板、ジルコニア(ZrO2)基板、アクリルまたはポリカーボネートなどを含む樹脂基板、またはこれらの基板が積層されたものが用いられてもよい。
また、基板110は、金属基板上に有機絶縁層または無機絶縁層が形成されたものでもよい。また、基板110は、貫通電極基板でもよい。この場合、基板110の上面110Aから反対側に電流を流すことができるため、図1に示した外部端子105を別途設ける上で好適である。
次に、図6に示すように、基板110上に下部配線120を形成する。下部配線120は、めっき法、スクリーン印刷法、スパッタリング法または化学気相成長(CVD)法を用いて形成される。下部配線120は、適宜フォトリソグラフィ法およびエッチング法により所定の形状に加工される。下部配線120は、基板110上に設けられる。下部配線120には、銅(Cu)が用いられる。なお、下部配線120は、銅(Cu)以外に、アルミニウム(Al)、金(Au)、銀(Ag)、ニッケル(Ni)、タングステン(W)、モリブデン(Mo)、またはチタン(Ti)などの金属材料が用いられてもよい。
次に、図7に示すように、基板110および下部配線120上に絶縁層130を形成する。絶縁層130は、印刷法、塗布法、またはディッピング法を用いて形成される。絶縁層130には、ポリイミド、アクリル、エポキシ、ベンゾシクロブテン(BCB)などの有機樹脂を用いてもよい。また、絶縁層130には、有機樹脂の他、シリカを含む有機無機ハイブリッド樹脂を用いてもよいし、プラズマCVD法により形成された酸化シリコン、窒化シリコン等の無機膜を用いてもよい。また、絶縁層130が有機樹脂の場合、感光材が含まれてもよい。例えば、絶縁層130には、塗布法により形成されたジアゾナフトキノンなどの感光材を含むポリイミド樹脂が用いられる。
次に、図8に示すように絶縁層130にビア部141およびダミービア部143を形成する。ビア部141は、下部配線120に重畳するように形成される。ダミービア部143は、所定の間隔を有して、ビア部141に隣接して形成される。ビア部141およびダミービア部143は、フォトリソグラフィ法を用いて形成される。
フォトリソグラフィ法を用いる場合、ハーフトーンマスクを用いることが望ましい。具体的には、ポジ型の感光材(ジアゾナフトキノンなど)を有するポリイミド樹脂を露光するときに、ビア部141に相当する部分は通常と同じように露光される。一方、ダミービア部143に相当する部分は、ハーフトーンマスクに設けられた半透過膜によりビア部141に相当する部分に比べて露光量が低下されて露光される。このため、現像した後の基板110の上面110Aからビア部141の底部141Dまでの距離DL1と、基板110の上面110Aからダミービア部143の底部143Dまでの距離DL2とは異なってもよい。具体的には、距離DL1よりも距離DL2の方が長くなる(ビア部141の深さよりもダミービア部143の深さの方が浅いと言い換えることができる)。上記処理によって、ビア部141において、下部配線120の上面が露出する。
次に、導電部150を形成する。まず、図9に示すように絶縁層130、ビア部141およびダミービア部143上に、シード層147を形成する。シード層147は、無電解めっき法、スパッタリング法、印刷法などにより形成される。シード層147には、銅(Cu)のほか、金(Au)、銀(Ag)、ニッケル(Ni)、錫(Sn)、パラジウム(Pd)などが用いられる。例えば、シード層147には、無電解めっき法により形成された銅(Cu)膜が用いられる。
次に、図10に示すように、シード層147上にレジスト膜149を形成する。レジスト膜149は、塗布法により形成されてもよいし、ドライフィルムレジストが用いられてもよい。レジスト膜149は、フォトリソグラフィ法により、所定の形状に加工される。
次に、図11に示すように、シード層147が露出している部分に導電部150を形成する。導電部150は、電解めっき法により形成される。このとき、導電部150のうち絶縁層130およびビア部141上に導電部150-1が形成され、絶縁層130およびダミービア部143上に導電部150-2が形成される。
最後に、図12に示すように、シード層147のうちレジスト膜149(図11参照)および導電部150が形成されていない部分を除去する。上記方法は、セミアディティブ法と呼ばれる。以上の方法により、配線基板100が製造される。
<第2実施形態>
次に、配線基板100と構造の異なる配線基板について説明する。なお、第1実施形態において示した配線基板100と同様の構造、材料および方法については、その説明を援用する。また、各配線基板の構成は、適宜組み合わせて用いることができる。
(2-1.配線基板100-1の構成)
図13に配線基板100-1の上面図および図14に配線基板100-1のA1-A2間の断面図を示す。図13および図14に示すように、配線基板100-1は、基板110、下部配線120、絶縁層130、ビア部141、ダミービア部143、導電部150-1および導電部150-2の他に上部配線160を有する。
上部配線160は、絶縁層130上に配置される。上部配線160と、導電部150-2とは、電気的に接続される。配線基板100-1において、導電部150-2は端子として利用することができる。配線基板100-1は、ダミービア部143を有することによって、配線基板100と同様の効果(導電部150-1の高さと導電部150-2の高さとの差が小さくなる)を有することができる。
(2-2.配線基板100-2の構成)
図15に配線基板100-2の上面図および図16に配線基板100-2のA1-A2間の断面図を示す。図15および図16に示すように、配線基板100-2は、基板110、下部配線120-2、絶縁層130、ビア部141、ダミービア部143、導電部150-1、導電部150-2および上部配線160を有する。
下部配線120-2は、左側の導電部150-1(導電部150-1L)および右側の導電部150-1(導電部150-1R)と電気的に接続されるように延伸して配置されている。このとき、下部配線120-2の一部120-2Pは、導電部150-2と重畳し、かつ離隔している。この構造を有することにより配線基板100-2は、空間を有効に利用することができる。
(2-3.配線基板100-3の構成)
図17に配線基板100-3の上面図および図18に配線基板100-3のA1-A2間の断面図を示す。図17および図18に示すように、配線基板100-3は、基板110、下部配線120-3、絶縁層130、ビア部141、ダミービア部143、導電部150-1および導電部150-2の他に上部配線160-3を有する。
配線基板100-3において、導電部150-1の周りに複数の導電部150-2が配置されている。具体的には、1個の導電部150-1を中心として、8個の導電部150-2が配置されている。
また、下部配線120-3と、上部配線160-3のうち上部配線160-3Rとは、絶縁層130を挟んで並行して配置される。
(2-4.配線基板100-4の構成)
図19に配線基板100-4の断面図を示す。図19に示すように、配線基板100-4は、基板110、下部配線120、絶縁層130、ビア部141、ダミービア部143、導電部150-1および導電部150-2の他に絶縁層165、ビア部171、ダミービア部173および導電部180(導電部180-1および導電部180-2)を含む。
配線基板100-4において、ビア部171は、絶縁層165に設けられ、かつ導電部150-1上に配置される。ダミービア部173は、絶縁層165に設けられ、かつ導電部150-2と重畳して配置される。導電部180-1は、絶縁層165およびビア部171上に配置される。導電部180-2は、絶縁層165およびダミービア部173上に配置される。
絶縁層165は、絶縁層130と同様の材料および方法により形成される。絶縁層165は、導電部150-2が配置されていることで、基板110の上面110Aに対して平坦に形成される。ビア部171は、ビア部141と同様の方法により形成される。ダミービア部173は、ダミービア部143と同様の方法により形成される。導電部180は、導電部150と同様の材料および方法により形成される。
図19に示すように、配線基板100-5では、導電部150と導電部180が積層されている。ここで、基板110の上面110Aから導電部180-1の最上部180-1Aまでの距離を距離UL180-1とする。同様に、基板110の上面110Aから導電部180-2の最上部180-2Aまでの距離を距離UL180-2とする。このとき、距離UL180-1と距離UL180-2との差は1μm以下とすることができる。したがって、配線基板100-5は、配線基板100と同様に高密度に実装することが可能となる。
なお、配線基板100-5において、導電部180-2と、導電部150-2とは、接続されてもよい。
(2-5.配線基板100-5の構成)
図20に配線基板100-5の断面図を示す。図20に示すように、配線基板100-5は、基板110、下部配線120、絶縁層130、ビア部141、ダミービア部143、導電部150-1および導電部150-2の他に絶縁層165、ビア部171、ビア部175、導電部183(導電部183-1および導電部183-2)および導電部185(導電部185-1および導電部185-2)を含む。ビア部175は、ビア部171と同様の方法により形成される。
導電部183のうち、導電部183-1は絶縁層165および導電部150-1上に配置される。導電部183-1は、導電部150-1と接続される。同様に、導電部183のうち、導電部183-2は絶縁層165および導電部150-2上に配置される。導電部183-2は、導電部150-2と接続される。
導電部183は、無電解めっき法により形成される。導電部183は、ニッケル(Ni)、パラジウム(Pd)および金(Au)が順に積層されている。なお、導電部183は、UBM(Under Bump Metallization)という場合がある。
導電部185のうち、導電部185-1は導電部183-1上に配置される。導電部185のうち、導電部185-2は導電部183-2上に配置される。
導電部185には錫(Sn)が含まれる。導電部185は、導電部183上にはんだ付けされる。導電部185は、はんだバンプという場合がある。
図20に示す配線基板100-5において、導電部150上に導電部183および導電部185が順に積層されている。ここで、基板110の上面110Aから導電部185-1の最上部185-1Aまでの距離を距離UL185-1とする。同様に、基板110の上面110Aから導電部185-2の最上部185-2Aまでの距離を距離UL185-2とする。このとき、距離UL185-1と距離UL185-2との差は1μm以下とすることができる。したがって、配線基板100-5においても、接続不良が抑えられ、高密度に実装することが可能となる。
なお、配線基板100-5において、導電部183および導電部185が積層されている例を示したが、導電部183および導電部185のいずれかのみが配置されてもよい。
<第3実施形態>
第1実施形態及び第2実施形態と異なる構造を有する配線基板の一つである、多層配線基板について図面を参照して以下に説明する。図21は、第3実施形態における多層配線基板を表す概略断面図である。第3実施形態における多層配線基板200の概略構成について説明する。多層配線基板200は、基板210の上面210Hに、第1配線層WL1及び第2配線層WL2がこの順で積層されてなる多層配線層200Aを備える。多層配線層200Aにおいて、第1配線層WL1と第2配線層WL2との間には絶縁層221が位置し、第2配線層WL2の上に絶縁層222が位置している。多層配線層200Aの表層となる絶縁層222に電極241(第1電極ともいう)及び電極242(第2電極ともいう)が設けられている。電極242は、電極241と隣接して配置される。
第1配線層WL1は、導体パターン211で構成され、第2配線層WL2は、導体パターン212(第1導電部ともいう)及び導体パターン213で構成されている。導体パターン211は、後述する高さ調整用パターン250(高さ調整部ともいう)と共に、基板210の上面210Hに位置しており、導体パターン211と高さ調整用パターン250とが基板210の上面210Hの面内方向において互いに所定距離を隔てて位置している。導体パターン212及び導体パターン213は、絶縁層221上の面内方向において互いに所定距離を隔てて位置している。導体パターン211上に層間接続部としてのビア231が設けられている。また、電極241は導体パターン212の上面に連続して位置し、電極242は導体パターン213の上面に連続して位置している。以下、これらの各構成について以下に詳細に説明する。なお、導体パターン211,212,213は、導電部ともいう。後述する導体パターンも、同様に導電部とすることができる。さらに、導体パターン212は第1導電部、導体パターン213は第2導電部ともいう。
第3実施形態における「基板」は、電子回路基板の略称ではなく、多層配線基板200を作製するための土台(ベース)となる板のことを意味する。すなわち、配線層と絶縁層とが順に積層されて配線基板として形成され得る限りにおいて、多層配線基板200において基板210は必須の構成でなくてもよい。基板210の種類は特に限定されるものではなく、例えばガラスエポキシ基板、ガラス基板、シリコン基板等が挙げられる。なお、基板210の大きさ及び厚さ等は、所望の多層配線基板200のサイズや、多層配線基板200に搭載される電子部品のサイズや数等に応じて適宜設定され得る。なお、第3実施形態における多層配線基板200に搭載され得る電子部品としては、例えばリレー、トランジスタ、集積回路(Integrated Circuit(IC))等の能動素子の他、抵抗、コンデンサ、インダクタ等の受動素子等が挙げられる。また、第3実施形態において、上記に例示した電子部品のうちの何れか1以上の電子部品が実装されてなる多層配線基板を「部品実装配線基板」という。
導体パターン211及び導体パターン212は、例えば銅(Cu)、ニッケル(Ni)、金(Au)等の導電材料で構成されてなる。第3実施形態においては、導体パターン211と導体パターン212とが、ビア231を介して互いに接続され、導体パターン212の上面に電極241が連続していることで、導体パターン211、導体パターン212、及び電極241が互いに電気的に接続され得る(図21)。
導体パターン213も、導体パターン211及び導体パターン212と同様に、例えば銅(Cu)、ニッケル(Ni)、金(Au)等の導電材料で構成されてなる。第3実施形態においては、導体パターン213の上面に電極242が連続していることで、導体パターン212と電極242とが互いに電気的に接続され得る(図21)。なお、導体パターン211、導体パターン212、及び導体パターン213の幅や厚さ等は、多層配線基板200のサイズ、多層配線基板200に実装される電子部品のサイズや数等に応じて適宜設定され得る。
絶縁層221及び絶縁層222は、例えばエポキシ樹脂、ポリイミド樹脂、アクリル樹脂等の絶縁材料で構成されてなる。絶縁層221は、導体パターン211及び高さ調整部50を覆うように基板210の上面210Hに位置しており、絶縁層222は、導体パターン212及び導体パターン213を覆うように絶縁層221の上面に位置している。なお、絶縁層221及び絶縁層222の厚さは、所望の多層配線基板200のサイズや各導体パターンのサイズや数等に応じて適宜設定され得る。
ビア231は、各導体パターン211~213と同様に、例えば銅(Cu)、ニッケル(Ni)、金(Au)等の導電材料で構成されてなる。ビア231の寸法や深さ(高さ)は、特に限定されるものではないが、所望の多層配線基板200のサイズ、各導体パターン211~213のサイズ及び数、並びに各絶縁層の厚さ等に応じて適宜設定され得る。
電極241及び電極242は、例えば銅(Cu)、ニッケル(Ni)、金(Au)、銀(Ag)、鉛錫合金等の金属材料で構成されてなる。電極241及び電極242は、多層配線基板200に実装される半導体チップ等の電子部品の外部端子と電気的に接続され得る。電極241及び電極242の寸法及び厚さや、絶縁層222の上面から突出する各電極241,242の形状や突出高さは、多層配線基板200に電子部品が安定的に実装され得る限りにおいて、図21に表される態様に限定されるものではない。電極241において、絶縁層222の上部に突出する部分を第1突出部といい、電極242において、絶縁層222の上部に突出する部分を第2突出部という。なお、図示は省略するが、各電極241,242と各導体パターン212,213との間に、UBM(Under Bump Metallization)が設けられ得る。
高さ調整用パターン250は、基板210の上面210Hの面内方向において、絶縁層221内に設けられ、導体パターン211から所定距離を隔てて位置している。「高さ調整用パターン(高さ調整部ともいう)」とは、多層配線基板200における電子部品が実装される電極の直下に位置する導体パターン(第3実施形態においては、導体パターン212及び導体パターン213)の積層方向における高さ位置を調整するパターンを意味する。また、ここでの「調整」には、電子部品が多層配線基板200に安定的に実装され得る限りにおいて、電子部品が実装される電極(第3実施形態においては、電極241及び電極242)の高さ位置が略一致するように、電極直下に位置する導体パターンの高さを調整する意味が含まれる。第3実施形態においては、高さ調整用パターン250は、導体パターン213(電極242)の形成位置に対応するように、当該導体パターン213の積層方向直下に位置している。また、高さ調整用パターン250は、導体パターン211の厚さと略同一の厚さを有する。第3実施形態においては、高さ調整用パターン250が、導体パターン213の積層方向直下で、積層方向における導体パターン211(第1配線層WL1)と同じ高さ(階層)に位置していることにより、上面が略平坦となっている絶縁層221上に設けられる導体パターン212及び導体パターン213の積層方向における高さ位置が略一致することになる。高さ調整用パターン250を構成する材料としては、例えば、感光性樹脂材料等の非導電材料であってもよいし、銅(Cu)、ニッケル(Ni)、金(Au)等の導電材料であってもよい。第3実施形態における高さ調整用パターン250は、導電材料により構成される場合において、他の導体パターンとの短絡を防止する観点から、導体パターン211、導体パターン212、及び導体パターン213との間で電気的に分離されているのが好ましい。なお、本明細書において断りのない限り、高さ調整用パターン250の材質は特に限定されるものではない。
図37は、高さ調整用パターン250が設けられていないことにより、表層である絶縁層222’において、積層方向における高さ位置の差が現れている多層配線基板200’を表す参考図である。なお、図37においては理解を容易にするために「差D」が誇張されるように描かれているが、実際に生じる差として描かれたものではない。図37を参照して、高さ調整用パターン250が設けられていない多層配線基板との比較に基づき、第3実施形態における高さ調整用パターン250の作用効果について詳細に説明する。
図37に示される多層配線基板200’において、基板210の上面210Hにおける、電極241の積層方向直下に相当する部分に導体パターン211が設けられているが、電極242の積層方向直下に相当する部分には導体パターン211が設けられていない。そのため、多層配線基板200’の形成過程において、導体パターン211を覆うように絶縁層221’を設けた場合、電極241の積層方向直下の導体パターン211を覆っている絶縁層221’部分の高さ位置が、電極242の積層方向直下の絶縁層221’部分の高さ位置に比べて導体パターン211の厚さだけ高くなることになる。
この状態の絶縁層221’上に、ビア231を介して導体パターン211に接続される導体パターン212を設け、電極242の積層方向直下の絶縁層221’上に導体パターン213を設けた場合、導体パターン212と導体パターン213との間に積層方向における高さ位置の差Dが現れてしまう(図37)。よって、導体パターン212の上面に設けられる電極241と、導体パターン213の上面に設けられる電極242との間にも高さ位置の差が現れてしまう。そうなると、高さ位置の差が現れた両電極を介して、電子部品を安定的に実装することが困難になってしまう。
一方、第3実施形態の多層配線基板200によれば、上述の通り、電極242の積層方向直下において導体パターン211と同じ高さ位置に高さ調整用パターン250が設けられていることで、これらの上層に設けられる絶縁層221の上面を略平坦にすることができ、絶縁層221上に形成される2つの導体パターン212,213の高さ位置を略一致させることができる(図21)。このため、電子部品が実装され得る電極241及び電極242の高さ位置(具体的には、基板210の上面から電極241の上面までの高さと、基板210の上面から電極242の上面までの高さ)も略一致することになり、電子部品が安定的に実装され得る高品質な多層配線基板200を実現することができる。なお、導体パターン212,213間の高さ位置の差が、例えば0μm~3μmの範囲内、好ましくは1.5μm以下となるように、高さ調整用パターン250が設けられていることが好ましい。上記の範囲内に当該高さ位置の差が調整されることにより、多層配線基板200の表層に対して略平行に電子部品が実装され得る。当該高さ位置の差が3μmを超えると、電子部品を多層配線基板200に実装する際に、電子部品と多層配線基板200との接続不良が生じやすくなるおそれがある。
<第4実施形態>
図22は、第4実施形態における多層配線基板を表す概略断面図である。なお、第3実施形態と略同一の構成については同一の符号を付し、その詳細な説明を省略する。第4実施形態における多層配線基板200は、第1~第3配線層WL1~WL3の3層が積層されてなる多層配線層200Aを備え、第3配線層WL3を構成する導体パターン213(電極242)の積層方向直下に高さ調整用パターン251が設けられ、高さ調整用パターン251の積層方向直下に高さ調整用パターン250が設けられている点が第3実施形態と異なっている。すなわち、第4実施形態における多層配線基板200においては、第1配線層WL1と第3配線層WL3との間に第2配線層WL2が設けられており、第2配線層WL2は、導体パターン214で構成されている。第2配線層WL2と第3配線層WL3との間には、絶縁層223が位置している。
導体パターン214は、高さ調整用パターン251と共に絶縁層221上に位置し、導体パターン214及び高さ調整用パターン251は、絶縁層221上の面内方向において互いに所定距離を隔てて位置している。導体パターン214上には層間接続部としてのビア232が設けられている。高さ調整用パターン251は、導体パターン214の厚さと略同一の厚さを有し、高さ調整用パターン250と略同一の構成を有する。
導体パターン214は、導体パターン211、導体パターン212及び導体パターン213と同様に、例えば銅(Cu)、ニッケル(Ni)、金(Au)等の導電材料で構成されてなる。第4実施形態においては、導体パターン211と導体パターン214とがビア231を介して接続され、導体パターン214と導体パターン212とがビア232を介して接続され、導体パターン212上に電極241が連続していることで、導体パターン211、導体パターン214、導体パターン212、及び電極241が互いに電気的に接続され得る(図22)。
絶縁層223は、絶縁層221及び絶縁層222と同様に、例えばエポキシ樹脂、ポリイミド樹脂、アクリル樹脂等の絶縁材料で構成され得る。なお、絶縁層223の厚さは、積層方向における隣接する配線層(第1配線層WL1と第2配線層WL2、第2配線層WL2と第3配線層WL3)間で短絡しない程度の範囲で適宜設定され得る。
ビア232は、ビア231と同様に、例えば銅(Cu)、ニッケル(Ni)、金(Au)等の導電材料で構成されてなる。ビア232のサイズ(例えば幅や深さ)は、特に限定されるものではないが、所望の多層配線基板200のサイズ、各導体パターンのサイズやピッチ、並びに各絶縁層の厚さ等に応じて適宜設定され得る。
高さ調整用パターン251は、絶縁層221上の面内方向において、導体パターン214から所定距離を隔てて位置している。第4実施形態においては、高さ調整用パターン251の上方に導体パターン213(電極242)が位置し、高さ調整用パターン251の下方に高さ調整用パターン250が位置している。また、高さ調整用パターン251は、導体パターン214の厚さと略同一の厚さを有する。第4実施形態においては、導体パターン213(電極242)の積層方向直下において、高さ調整用パターン250を導体パターン211(第1配線層WL1)と同じ高さ(階層)に位置させるとともに、高さ調整用パターン251を導体パターン214(第2配線層WL2)と同じ高さに位置させることにより、これらの上層に設けられる絶縁層223の上面が略平坦になるため、絶縁層223上に設けられる導体パターン212及び導体パターン213(第3配線層WL3)の積層方向における高さ位置を略一致させることができる。
第4実施形態においては、3層の配線層が積層されてなる多層配線層200Aを備える多層配線基板200を説明したが、本開示はこれに限定されるものではなく、4層以上の配線層が積層されてなる多層配線層を備える多層配線基板であってもよい。
<第5実施形態>
図23は、第5実施形態における多層配線基板を表す概略断面図である。なお、第3実施形態と略同一の構成については同一の符号を付し、その詳細な説明を省略する。第5実施形態における多層配線基板200は、高さ調整用パターン250がビア233を介して導体パターン213に電気的に接続されている点が、第3実施形態における多層配線基板200と異なっている。すなわち、第5実施形態においては、高さ調整用パターン250は、例えば銅(Cu)、ニッケル(Ni)、金(Au)等の導電材料で構成されてなる。ビア233についても、ビア231と同様に、例えば銅(Cu)、ニッケル(Ni)、金(Au)等の導電材料で構成されてなることは言うまでもない。
上記構成によれば、第3実施形態と同様に絶縁層221の上面が略平坦になるため、絶縁層221上に設けられる導体パターン212(電極241)及び導体パターン213(電極242)の積層方向における高さ位置を略一致させることができるとともに、高さ調整用パターン250を導体パターン213(電極242)と導通する導体パターンの一部に利用することができる。
<第6実施形態>
図24は、第6実施形態における多層配線基板を表す概略断面図である。なお、第3実施形態と略同一の構成については同一の符号を付し、その詳細な説明を省略する。第4実施形態においては、導体パターン211が、導体パターン212(電極241)の積層方向直下のみならず、導体パターン213(電極242)の積層方向直下にも位置しており、基板210の上面210Hの図示上における左右方向に横長な幅で構成されている点が第3実施形態の多層配線基板200等と異なる。すなわち、第6実施形態における多層配線基板200は、導体パターン211が高さ調整用パターンを兼ねている。第6実施形態においては、第1配線層WL1の導体パターン211を通常の配線ルールに従って配置しようとすると、電極241の積層方向直下には導体パターン211が配置されるが、電極242の積層方向直下には導体パターン211が配置されないことがある。このような場合に、第3実施形態においては高さ調整用パターン250が設けられることで、導体パターン212,213(電極241,242)の高さ位置を略一致させている。第6実施形態においては、第3実施形態の高さ調整用パターン250に代えて、通常の配線ルールに従えば配置されない導体パターン211を電極242の積層方向下方にも引き回すことで、第3実施形態と同様に絶縁層221の上面が略平坦になるため、絶縁層221上に設けられる導体パターン212(電極241)及び導体パターン213(電極242)の積層方向における高さ位置を略一致させることができる。
<第7実施形態>
図25は、第7実施形態における多層配線基板200を表す概略断面図である。なお、上述した各実施形態における多層配線基板200と同様の構成については同一の符号を付し、その詳細な説明を省略する。第7実施形態では、基板210の上面210Hにおいて、電極241の積層方向下方の領域には導体パターン211が設けられ、電極242の積層方向下方の領域には高さ調整用パターン250が設けられているが、電極241と電極242との間に挟まれる部分の積層方向下方の領域には、導体パターン211も高さ調整用パターン250も設けられていない(図25参照)。このため、導体パターン211及び高さ調整用パターン250を被覆する絶縁層221を設けた場合、電極241と電極242との間に挟まれる部分の積層方向下方の領域において基板210の上面210H部分を覆う絶縁層221部分の高さ位置が、導体パターン211及び高さ調整用パターン250のそれぞれを覆う絶縁層221部分より低くなっている。その低くなっている絶縁層221部分に導体パターン217が設けられ、導体パターン217を覆う絶縁層223部分の高さ位置が、導体パターン214及び導体パターン215が設けられている部分をそれぞれ覆う絶縁層223の高さ位置より低くなっている。すなわち、第2配線層WL2において、導体パターン214,215の高さ位置と導体パターン217の高さ位置とがずれている。そして、低くなっている絶縁層223部分にビア232Cを介して導体パターン218が設けられている。このため、導体パターン218を覆っている絶縁層222部分の高さ位置が、導体パターン212及び導体パターン213をそれぞれ覆っている絶縁層222部分の高さ位置より低くなり、絶縁層222の上面に凹部222Cとなって現れている。
第7実施形態における多層配線基板200においては、多層配線層200Aの表層の面内方向中央に凹部222Cが現れているが、電子部品が実装される電極241及び電極242の高さ位置が略一致している。このため、電極241及び電極242を介して多層配線基板200へ電子部品270が安定的に実装され得る。すなわち、第7実施形態における多層配線基板200のように、凹部222Cのような電子部品270を安定的に実装させ得る上で影響のない限りにおいて、最上層に位置する配線層(図25に示す態様においては第3配線層WL3)を構成する各導体パターンのうち電極に接続されない部分(図25に示される導体パターン218)の高さ位置が、電極に接続される部分(図25に示される導体パターン212,213)の高さ位置よりも低くてもよく、電子部品270が実装され得る電極同士の高さ位置が略一致するものであればよい。
<第8実施形態>
図26は、第8実施形態における多層配線基板200を表す概略断面図である。なお、上述した各実施形態と同様の構成については同一の符号を付し、その詳細な説明を省略する。第8実施形態における多層配線基板200は、基板210の厚さ方向に貫通するスルーホールビア210THが設けられ、基板210の上面210Hに多層配線層200Aが設けられ、基板210の下面210Lに多層配線層200Bが設けられた構造を有する。スルーホールビア210THは、例えば銅(Cu)、ニッケル(Ni)、金(Au)等の導電材料で構成されてなる。スルーホールビア210THは、多層配線層200Aの導体パターン211と多層配線層200Bの導体パターン261とを電気的に接続する導電体として機能する。なお、多層配線層200Aとしては第3実施形態における多層配線基板200における多層配線層と同様の構成を採用している。第8実施形態における多層配線層200Bとして、基板210を境界として多層配線層200Aを反転させた積層構造を採用しているが、説明の簡略化のために便宜的に採用したものであり、当該構造に限定されるものではなく、種々の積層構造が適宜設定され得る。
多層配線層200Bは、導体パターン261により構成される第1配線層WL200B及び導体パターン262,263により構成される第2配線層WL2Bが基板210の下面210L側から順に積層されてなり、第1配線層WL200Bと第2配線層WL2Bとの間に絶縁層271が位置し、第2配線層WL2Bを覆うように絶縁層272が位置している。多層配線層200Bの表層に電極281及び電極282が設けられている。第1配線層WL200Bは、導体パターン261で構成されており、導体パターン261は、高さ調整用パターン252と共に、基板210の下面210L上に位置している。導体パターン261と高さ調整用パターン252とは、基板210の下面210L上の面内方向において所定距離を隔てて位置している。第2配線層WL2Bは、導体パターン262及び導体パターン263で構成され、導体パターン261と導体パターン262との間にそれらを電気的に接続する層間接続部としてのビア34が設けられている。導体パターン262の上面に電極281が位置しており、導体パターン263の上面に連続して電極282が位置している。高さ調整用パターン252は、導体パターン261の厚さと略同一の厚さを有し、高さ調整用パターン250と略同一の構成を有する。第8実施形態においても、高さ調整用パターン252が、導体パターン261(第1配線層WL200B)と略同一の高さ(階層)に位置し、かつ、導体パターン263(電極282)の積層方向直下に位置していることで、絶縁層271の下面が略平坦になるため、絶縁層271上に設けられる導体パターン262(電極281)及び導体パターン263(電極282)の高さ位置が略一致することになる。
[多層配線基板の製造方法]
図27は、本開示の一実施形態の多層配線基板の製造方法を表す工程図であり、図28は、図27の製造工程に続く工程を表す工程図である。以下では、第3実施形態における多層配線基板200の製造方法を例として説明する。
まず、基板210として、所望の厚さと大きさとを有するガラスエポキシを主材とする基板を準備し、基板210の上面210Hに、導体パターン211、及び高さ調整用パターン250を形成する(図27(A))。導体パターン211を形成する方法としては、例えば基板210の上面210Hに導電層を形成し、この導電層上にレジストパターンを形成し、その後、このレジストパターンをマスクとしてエッチングする方法等が挙げられる。基板210の上面210Hに導電層を形成する方法としては、例えば、スパッタリング法等の真空成膜法や、めっき法(無電解めっき法、基板210の上面210Hに形成されたシード層を介した電解めっき法等)等が挙げられる。レジストパターンは、ドライフィルムレジストや液レジストに対する露光・現像処理により形成され得る。高さ調整用パターン250は、導体パターン211を形成した後に基板210の上面210Hにおける所定の領域(高さ調整用パターン250を形成すべき領域)に形成されてもよいし、導体パターン211を形成する前に形成されてもよい。なお、高さ調整用パターン250が導電材料により構成される場合、上記導体パターン211を形成するのと同時に高さ調整用パターン250を形成してもよい。感光性樹脂材料等の非導電材料により構成される高さ調整用パターン250を形成する方法としては、例えばスピンコート法等により感光性樹脂層を形成し、この感光性樹脂層に対して露光・現像を行う方法等が挙げられる。なお、基板210としては、上述したガラスエポキシを主材とする基板に限定されるものではなく、ガラス、シリコン等を主材とする基板が好適に用いられ得る。
次に、導体パターン211、及び高さ調整用パターン250を覆うように絶縁層221を形成する(図27(B))。この絶縁層221は、エポキシ樹脂溶液等を、スピンコート、ディップコート、スプレーコート、バーコート等の方法で塗布し、乾燥後、加熱硬化させる、いわゆる塗布法により形成され得る。本実施形態においては、導体パターン211上の絶縁層221の高さ位置と高さ調整用パターン250上の絶縁層221の高さ位置とが略一致する。絶縁層221を構成する樹脂材料としては、エポキシ樹脂の他、ポリイミド樹脂、アクリル樹脂等が使用される。また、絶縁層221は、単層構造であっても、2層以上の積層構造であってもよい。
次に、導体パターン211の上面の一部が露出するように、絶縁層221を厚さ方向に貫通する貫通孔231’を形成する(図27(C))。貫通孔231’は、例えば、絶縁層221上に所望のレジストパターンを形成し、このレジストパターンをマスクとして所望のエッチング液でエッチングする等の方法により形成され得る。
次に、貫通孔31’に導電材料を充填してビア231を形成しつつ、絶縁層221上に導体パターン212及び導体パターン213を形成する(図27(D))。ビア231、導体パターン212及び導体パターン213は、上述した導体パターン211と同様にして形成され得る。ビア231、導体パターン212及び導体パターン213の形成には、銅(Cu)、ニッケル(Ni)、金(Au)等、これらを含む合金が好適に用いられる。
その後、導体パターン212及び導体パターン213を覆うように絶縁層222を形成する(図28(A))。絶縁層222は、エポキシ樹脂溶液等を、スピンコート、ディップコート、スプレーコート、バーコート等の方法で塗布し、乾燥後、加熱硬化させる、いわゆる塗布法により形成され得る。絶縁層222を構成する樹脂材料としては、絶縁層221を構成する樹脂材料と同一のものを用いてもよいし、異なる種類の樹脂材料を用いてもよい。
次に、導体パターン212の上面の一部が露出するように、絶縁層222を厚さ方向に貫通する貫通孔241’を形成するとともに、導体パターン213の上面の一部が露出するように、絶縁層222の厚さ方向に貫通する貫通孔242’を形成する(図28(B))。貫通孔241’及び貫通孔242’は、上述した貫通孔231’の形成方法と略同一の方法により形成され得る。
次に、貫通孔241’に導電材料を充填して電極241を形成し、貫通孔242’に導電材料を充填して電極242を形成する(図28(C))。電極241及び電極242は、電極241,42を構成する材料(例えば、銅(Cu)、ニッケル(Ni)、金(Au)、鉛錫合金等)を用い、導体パターン211~213と同様にして形成され得る。以上の工程により、導体パターン212(電極241)及び導体パターン213(電極242)の高さ位置が略一致した多層配線基板200が作製され得る。
<第9実施形態>
本実施形態では、第1実施形態で説明した発光素子以外の素子を含んだ半導体装置について説明する。
図29は、半導体装置500の断面図である。図29に示すように、半導体装置500は、トランジスタを含むチップ化された半導体素子600、高周波素子620、インターポーザ700、およびパッケージ基板800を有する。半導体素子600は、中央演算処理装置(CPU:Central Processing Unit)としての機能、または記憶装置としての機能を有する。高周波素子は、高周波に対応した受動素子であり、インダクタ、容量素子、抵抗素子などを含む。インターポーザ700は、パッケージ基板800と、半導体素子600および高周波素子620とを中継する機能を有する。半導体素子600および高周波素子620と、インターポーザ700とは、端子650を用いて電気的に接続される。また、半導体素子600と、高周波素子620との間はモールド樹脂によって封止されていてもよい。また、インターポーザ700と、パッケージ基板800とは、端子750を用いて接続される。また、インターポーザ700と、パッケージ基板800との間隙は、アンダーフィル樹脂を用いて封止されてもよい。インターポーザ700およびパッケージ基板800には、配線基板100を用いることができる。
<第10実施形態>
本実施形態では、第1~第8実施形態において説明した配線基板100を電気機器に適用した例について説明する。
図30および図31は、電気機器を説明する図である。配線基板100を含んだ半導体装置は、例えば、携帯端末(携帯電話、スマートフォンおよびノート型パーソナルコンピュータ、ゲーム機器等)、情報処理装置(デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等)、家庭用電気機器(電子レンジ、エアコン、洗濯機、冷蔵庫)、自動車等、様々な電気機器に用いられている。
図30は、タイリングLED2000である。タイリングLED2000には、発光装置1000が格子状に配置され、発光装置1000は配線基板100に実装されている。第1~第8実施形態で説明した配線基板100を用いることによりLED素子の発光面の方向バラツキを抑制することが可能となり、タイリングのつなぎ目が視認され難くなる効果により、表示性能の良い装置を提供することができる。
図31(A)はスマートフォン4000である。図31(B)は携帯用ゲーム機5000である。図31(C)は、ノート型パーソナルコンピュータ6000である。
これらの電気機器において、配線基板100が用いられることにより、高密度の実装が可能となる。したがって、電気機器の小型化、高性能化が可能となる。
以上説明した実施形態は、本開示の理解を容易にするために記載されたものであって、本開示を限定するために記載されたものではない。したがって、上記実施形態に開示された各要素は、本開示の技術的範囲に属するすべての設計変更や均等物をも含む趣旨である。
(変形例1)
本開示の第1実施形態では、基板110の上面110Aからビア部141の底部141Dまでの距離DL1よりも基板110の上面110Aからダミービア部143の底部143Dまでの距離DL2の方が長い例を示したが、これに限定されない。図32は、配線基板100-6の断面図である。図32に示すように、配線基板100-6において距離DL1よりも距離DL2の方が短くても配線基板100と同様の効果を有することができる。
(変形例2)
本開示の第1実施形態では、導電部150-1の上面および導電部150-2の上面は、凸形状を有する例を示したが、これに限定されない。図25は、配線基板100-7の断面図である。図33に示すように、配線基板100-7は、導電部150-1の上面および導電部150-2の上面が凹部を有してもよい。配線基板100-7においても、配線基板100と同様の効果を有することができる。
(変形例3)
本開示の第1実施形態では、導電部150-2が下部配線120と接続されない例を示したが、導電部150-2は下部配線120と異なる導電部と接続されてもよい。図34に配線基板100-8の上面図および図27に配線基板100-8のA1-A2間の断面図を示す。図34および図35に示すように、配線基板100-8は、基板110、下部配線120、絶縁層130、ビア部141、ダミービア部143、導電部150-1、導電部150-2、上部配線160の他に導電部122を有する。
導電部122は、下部配線120と同様に基板110上に配置されている。また、導電部122は、ダミービア部143および導電部150-2と重畳して配置されている。このとき、基板110の上面110Aからビア部141の底部141Dまでの距離DL1と基板110の上面110Aからダミービア部143の底部143Dまでの距離DL2とが等しくてもよい。上記において、導電部122と導電部150-2とが接続されている。なお、導電部122は、電極としての機能を有さなくてもよい。このとき、導電部150-2のうちダミービア部143に設けられた領域150-2Fおよび導電部122は、電気回路の構成要素でなくてもよい。一方で、導電部150-2のうち領域150-2Fの上側の領域150-2Fは、上部配線160と接続されている。このとき、領域150-2Uおよび上部配線160は、電気回路の一部を構成してもよい。
上記構造を有することにより、ビア部141、ダミービア部143、導電部150-1および導電部150-2の形状が安定し、配線基板100と同様に端子の高さのばらつきを低減させることができる。
(変形例4)
本開示の第1実施形態では、フォトリソグラフィ法により、ビア部141およびダミービア部143を形成する例を説明したが、これに限定されない。ビア部141およびダミービア部143は、レーザー照射法により形成されてもよい。
レーザー照射を行う場合、レーザーには、エキシマレーザー、ネオジウム:ヤグレーザー(Nd:YAG)レーザー、フェムト秒レーザー等が用いられる。エキシマレーザーを用いる場合、紫外領域の光が照射される。例えば、エキシマレーザーにおいて塩化キセノンを用いる場合、波長が308nmの光が照射される。なお、ビア部141およびダミービア部143の穴径は、レーザーの照射径により制御される。このとき、レーザーによる照射径は、5μm以上30μm未満としてもよい。
上記において、ダミービア部143を形成する場合のレーザーの出力条件は、ビア部141を形成する場合のレーザーの出力条件よりも小さくてもよい。
なお、絶縁層130が、無機絶縁層の場合、反応性イオンエッチング法、ウェットエッチング法を用いてもよいし、レーザー照射法とウェットエッチング法を組み合わせて用いてもよい。ウェットエッチング法のためのエッチング液としては、フッ酸(HF)、硝酸(HNO)、アルカリ溶液のいずれかを用いてもよい。
(変形例5)
上記各実施形態における多層配線基板200においては、図21~図26に示される通り、表層に位置する導体パターンの積層方向の略直下に高さ調整用パターンが設けられている態様が描かれているが、この態様に限定されるものではない。例えば、表層に位置する導体パターンの高さ位置を略一致させ得る限り、表層に位置する導体パターンの少なくとも一部の積層方向下方に高さ調整用パターンが位置するものであればよい。すなわち、表層に位置する導体パターンの積層方向の直下でなくても、当該積層方向の直下の位置から所定の層の面内方向(図示においては左右方向)にずれた位置に高さ調整用パターンが位置するものであってもよい。
(変形例6)
上記実施形態においては、2つ又は3つの配線層を有する多層配線基板を例に挙げて説明したが、この態様に限定されるものではなく、4つ以上の配線層を有するものであってもよい。
90・・・配線基板、100・・・配線基板、105・・・外部端子、110・・・基板、120・・・下部配線、122・・・導電部、130・・・絶縁層、141・・・ビア部、143・・・ダミービア部、147・・・シード層、149・・・レジスト膜、150・・・導電部、160・・・上部配線、165・・・絶縁層、171・・・ビア部、173・・・ダミービア部、180・・・導電部、183・・・導電部、185・・・導電部、200・・・多層配線基板、210・・・基板、211,212,213,214,215,216,217,218,261,262,263・・・導体パターン、221,222,223・・・絶縁層、231,232,233・・・ビア(層間接続部)、241,242,281,282・・・電極、250,251,252・・・高さ調整用パターン、300・・・発光素子、310・・・端子、320・・・反射材、330・・・封止材、340・・・レンズ、350・・・保護部材、500・・・半導体装置、600・・・半導体素子、620・・・高周波素子、650・・・端子、670・・・半導体素子、700・・・インターポーザ、750・・・端子、800・・・パッケージ基板、1000・・・発光装置、2000・・・タイリングLED、4000・・・スマートフォン、5000・・・携帯用ゲーム機、6000・・・ノート型パーソナルコンピュータ

Claims (11)

  1. 基板と、
    前記基板上の絶縁層と、
    前記絶縁層内に設けられた高さ調整部と、
    前記絶縁層上に設けられた第1導電部と、
    前記第1導電部と隣接し、前記絶縁層および前記高さ調整部上に設けられた第2導電部と、を含み、
    前記基板と前記絶縁層との間に設けられた下部配線と、
    前記絶縁層内に設けられ、前記下部配線上に配置されたビア部と、
    前記基板と前記絶縁層との間に設けられるとともに、前記第2導電部と重畳し電気回路の一部を構成しない第3導電部と、を含み、
    前記高さ調整部は、前記ビア部に隣接し、前記絶縁層内に設けられたダミービア部であり、
    前記基板上面から前記第1導電部の上面までの高さと、前記基板の上面から前記第2導電部の上面までの高さが略一致し、
    前記第1導電部は、前記絶縁層および前記ビア部上に配置されるとともに、前記下部配線と電気的に接続され、
    前記第2導電部は、前記第3導電部と離隔する、
    配線基板。
  2. 基板と、
    前記基板上の絶縁層と、
    前記絶縁層内に設けられた高さ調整部と、
    前記絶縁層上に設けられた第1導電部と、
    前記第1導電部と隣接し、前記絶縁層および前記高さ調整部上に設けられた第2導電部と、を含み、
    前記基板と前記絶縁層との間に設けられた下部配線と、
    前記絶縁層内に設けられ、前記下部配線上に配置されたビア部と、を含み、
    前記高さ調整部は、前記ビア部に隣接し、前記絶縁層内に設けられたダミービア部であり、
    前記基板上面から前記第1導電部の上面までの高さと、前記基板の上面から前記第2導電部の上面までの高さが略一致し、
    前記第1導電部は、前記絶縁層および前記ビア部上に配置されるとともに、前記下部配線と電気的に接続され、
    前記第2導電部は、前記下部配線と重畳し、かつ離隔する、
    配線基板。
  3. 断面視において、前記基板の上面から前記第1導電部の最上部までの高さと、前記基板の上面から前記第2導電部の最上部までの高さとの差が、1μm以下である、
    請求項1に記載の配線基板。
  4. 断面視において、前記第1導電部の中心線と、前記第2導電部の中心線との距離は、10μm以上100μm以下である、
    請求項1または2に記載の配線基板。
  5. 断面視において、前記第1導電部の中心線と、前記第2導電部の中心線との距離は、20μm以上50μm以下である、
    請求項1または2に記載の配線基板。
  6. 前記ビア部の上部径および前記ダミービア部の上部径は、3μm以上30μm以下である、
    請求項1または2に記載の配線基板。
  7. 前記ビア部の上部径および前記ダミービア部の上部径は、5μm以上10μm以下である、
    請求項1または2に記載の配線基板。
  8. 前記第1導電部の上面および前記第2導電部の上面は湾曲している、
    請求項1または2に記載の配線基板。
  9. 前記絶縁層上に配置された上部配線をさらに含み、
    前記上部配線と、第2導電部とは、電気的に接続される、
    請求項1または2に記載の配線基板。
  10. 請求項1乃至9のいずれか一に記載の配線基板と、
    半導体素子と、を含む、半導体装置。
  11. 前記半導体素子は、発光素子である、
    請求項10に記載の半導体装置。
JP2022186816A 2017-08-29 2022-11-22 配線基板および半導体装置 Active JP7400927B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023207045A JP2024026314A (ja) 2017-08-29 2023-12-07 配線基板および半導体装置

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2017164015 2017-08-29
JP2017164015 2017-08-29
JP2017186550 2017-09-27
JP2017186550 2017-09-27
PCT/JP2018/031835 WO2019044857A1 (ja) 2017-08-29 2018-08-28 配線基板、部品実装配線基板、半導体装置および配線基板の製造方法
JP2019539550A JP7184041B2 (ja) 2017-08-29 2018-08-28 配線基板および半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019539550A Division JP7184041B2 (ja) 2017-08-29 2018-08-28 配線基板および半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023207045A Division JP2024026314A (ja) 2017-08-29 2023-12-07 配線基板および半導体装置

Publications (2)

Publication Number Publication Date
JP2023025093A JP2023025093A (ja) 2023-02-21
JP7400927B2 true JP7400927B2 (ja) 2023-12-19

Family

ID=65527316

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2019539550A Active JP7184041B2 (ja) 2017-08-29 2018-08-28 配線基板および半導体装置
JP2022186816A Active JP7400927B2 (ja) 2017-08-29 2022-11-22 配線基板および半導体装置
JP2023207045A Pending JP2024026314A (ja) 2017-08-29 2023-12-07 配線基板および半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019539550A Active JP7184041B2 (ja) 2017-08-29 2018-08-28 配線基板および半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023207045A Pending JP2024026314A (ja) 2017-08-29 2023-12-07 配線基板および半導体装置

Country Status (3)

Country Link
JP (3) JP7184041B2 (ja)
TW (1) TWI775930B (ja)
WO (1) WO2019044857A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368383A (ja) 2001-06-05 2002-12-20 Toshiba Corp 複合部材の製造方法、複合部材製造用マスク基板、複合部材、および配線基板
JP2008160042A (ja) 2006-12-26 2008-07-10 Denso Corp 多層基板
JP2011228632A (ja) 2010-03-29 2011-11-10 Ngk Spark Plug Co Ltd 多層配線基板
US20140167254A1 (en) 2012-12-14 2014-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for semiconductor package

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3295059B2 (ja) * 1999-09-20 2002-06-24 ローム株式会社 半導体装置およびそれに用いる半導体チップ
JP2003249572A (ja) * 2001-12-19 2003-09-05 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
US6958542B2 (en) * 2002-09-03 2005-10-25 Kabushiki Kaisha Toshiba Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368383A (ja) 2001-06-05 2002-12-20 Toshiba Corp 複合部材の製造方法、複合部材製造用マスク基板、複合部材、および配線基板
JP2008160042A (ja) 2006-12-26 2008-07-10 Denso Corp 多層基板
JP2011228632A (ja) 2010-03-29 2011-11-10 Ngk Spark Plug Co Ltd 多層配線基板
US20140167254A1 (en) 2012-12-14 2014-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for semiconductor package

Also Published As

Publication number Publication date
JP2024026314A (ja) 2024-02-28
JP2023025093A (ja) 2023-02-21
JP7184041B2 (ja) 2022-12-06
TWI775930B (zh) 2022-09-01
WO2019044857A1 (ja) 2019-03-07
JPWO2019044857A1 (ja) 2020-10-15
TW201921626A (zh) 2019-06-01

Similar Documents

Publication Publication Date Title
US9536864B2 (en) Package structure and its fabrication method
JP5143451B2 (ja) 半導体装置及びその製造方法
CN106057749B (zh) 半导体封装件及其制造方法
TW201351514A (zh) 具有內建加強層之凹穴基板之製造方法
JP4844391B2 (ja) 半導体装置並びに配線基板及びその製造方法
US20090321932A1 (en) Coreless substrate package with symmetric external dielectric layers
KR20140075357A (ko) 칩 내장형 인쇄회로기판과 그를 이용한 반도체 패키지 및 칩 내장형 인쇄회로기판의 제조방법
US9899235B2 (en) Fabrication method of packaging substrate
JP5017872B2 (ja) 半導体装置及びその製造方法
US20230377918A1 (en) Fan-out package structure and fan-out packaging method
JP2006179564A (ja) 半導体接続基板、半導体装置、半導体デバイス及び半導体基板並びに半導体接続基板の製造方法
US10062649B2 (en) Package substrate
TWI646639B (zh) 半導體封裝
WO2017203822A1 (ja) 表示装置、および電子機器
JP7400927B2 (ja) 配線基板および半導体装置
US11075260B2 (en) Substrate comprising recessed interconnects and a surface mounted passive component
US20130020572A1 (en) Cap Chip and Reroute Layer for Stacked Microelectronic Module
CN107046018B (zh) 玻璃基板封装及其制造方法
KR20220008932A (ko) 통신 모듈
TWI719554B (zh) 半導體結構及其製造方法
US20090108444A1 (en) Chip package structure and its fabrication method
JP2011187911A (ja) サイドパッケージ型プリント回路基板
JP2006049762A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
JP2008205290A (ja) 部品内蔵基板及びその製造方法
WO2019111874A1 (ja) モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231120

R150 Certificate of patent or registration of utility model

Ref document number: 7400927

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150