CN107046018B - 玻璃基板封装及其制造方法 - Google Patents

玻璃基板封装及其制造方法 Download PDF

Info

Publication number
CN107046018B
CN107046018B CN201610820010.9A CN201610820010A CN107046018B CN 107046018 B CN107046018 B CN 107046018B CN 201610820010 A CN201610820010 A CN 201610820010A CN 107046018 B CN107046018 B CN 107046018B
Authority
CN
China
Prior art keywords
metal
layer
microns
glass substrate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610820010.9A
Other languages
English (en)
Other versions
CN107046018A (zh
Inventor
杨秉荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/261,956 external-priority patent/US10622310B2/en
Application filed by Individual filed Critical Individual
Publication of CN107046018A publication Critical patent/CN107046018A/zh
Application granted granted Critical
Publication of CN107046018B publication Critical patent/CN107046018B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

本发明的一实施例公开提供一基板，该基板包括一固体核心的玻璃基板，具有一第一表面及相对于该第一表面的一第二表面，多个金属导体从该玻璃基板的第一表面穿过至第二表面，其中一金属导体具有相互平行的一第三表面及一第四表面，其中该第三表面与第一表面共平面，而第四表面与第二表面共平面，而玻璃基板直接连接至该些金属导体，以及一第一介电层及一第一金属层形成在该第一表面，而第一金属层电性连接至其中一该金属导体。

Description

玻璃基板封装及其制造方法
技术领域
本发明公开玻璃基板的制造方法及其结构，以及公开数个实施例有关在玻璃基板上设置一或多个芯片而建立一封装统。
背景技术
电子装置的尺寸缩小、薄化与功能开发是众所周知的趋势，并且在主板上设置一半导体封装也是实现高集成化的趋势。
当集成电路的几何尺寸按比例的缩小，其每一芯片的成本降低、性能提高，其中集成电路与其它线路及统组件之间的金属连接变成更为重要，但是电子装置的尺寸缩小使此金属连接越来越不利，例如是金属互连(metal interconnections)寄生电容及电阻增加等因素皆会降低芯片的性能。其中最为重要的是电源端及接地端集合的电压下降，以及临界信号信道的阻容迟滞(RC Delay)，因此尝试使用较宽的金属线路提高电容以减少电阻。
为了解决上述问题，发展低电阻的金属(例如铜)层做为集成电路中低介电层之间的线路。
高性能集成电路的输入输出端(IO)大幅增加，使覆晶封装(Flip Chip Package)的需求不断的增加，其中覆晶封装在芯片上的铝金属接垫上形成一金属凸块(通常为锡铅凸块)，用以朝下连接且藉由最短路径连接至陶瓷材质的基板或塑料材质的基板上。这些封装技术不仅可用于单一芯片封装，也可用于更高层级或更高集成层级的的封装，但需要尺寸较大、功能较复杂的基板，才可以容纳多个芯片而形成更强大功能的统单元。
覆晶封装技术使用区域数组，具有高密度的金属互连(metal interconnections)及低电感的优点，然而可预期，包括后期的金属凸块接合(bonding)的目测检查及避免焊锡凸块的疲劳的热膨胀温度数(Temperature Coefficient of Expansion,
TCE)的匹配皆是不小的挑战。
玻璃基板可作为一个或多个芯片与印刷电路板之间的中介层(interposer)，当作为不需要具有主动组件的中介层，玻璃基板可以硅材质的中介层的良好替代品，其优点为较低的材料成本，而且玻璃的热膨胀温度数与硅基板相接近的，所以大幅提高金属互连的可靠性，特别是在微小尺寸的金属凸块连接，大致可预期是不错的，但是玻璃窗基板相较于硅基板还是有些缺点，包括玻璃基板的低的热传导性以及玻璃穿孔的困难性，此二点皆会在下文中讨论。
发明内容
本发明公开一种玻璃基板的结构，包括一玻璃基板，多个金属栓塞，设置在该玻璃基板中，该金属栓塞的上表面与该玻璃基板的上表面共平面，该金属栓塞的下表面与该玻璃基板的下表面共平面，该金属栓塞具有一第一侧边及一第二侧边，该第一侧边与该第二侧边平行；一金属线路层，设置在该玻璃基板上并连接该些金属栓塞其中之一；以及一金属凸块，设置在该玻璃基板上并连接该金属线路层，其中该金属凸块的中心线与玻璃基板边界之间的一最小距离介于20微米至40微米之间。
本发明公开一种玻璃基板的封装结构，包括一第一玻璃基板，包括多个金属导体、一金属线路层及一金属凸块，其中该些金属导体设置在该第一玻璃基板中，而该金属线路层设置在该第一玻璃基板上并连接该些金属导体其中之一，该金属凸块设置在该第一玻璃基板上并连接该金属线路层；以及一显示面板基板，包括一第二玻璃基板，该第二玻璃基板的表面上设置一显示区及多个透明电极线路，该第一玻璃基板位在该显示面板基板上方，且该第一玻璃基板的该金属凸块连接至该透明电极线路其中之一，其中该显示区具有四个侧边，每一侧边与该显示面板基板边界之间的距离皆小于100微米。
本发明公开一种玻璃基板制造方法，包括提供多个金属基板，每一该金属基板具有多个金属线，提供多个基板位在每二该金属基板之间，隔开该些金属基板，一玻璃层形成在该些金属基板之间，该玻璃层将该些金属线包覆；以及切割该玻璃层及位在该玻璃层的该些金属基板，产生一第一玻璃基板。
附图说明
图式揭示本发明的说明性实施例。其并未阐述所有实施例。可另外或替代使用其他实施例。为节省空间或更有效地说明，可省略显而易见或不必要的细节。相反，可实施一些实施例而不揭示所有细节。当相同数字出现在不同图式中时，其指相同或类似组件或步骤。
当以下描述连同随附图式一起阅读时，可更充分地理解本发明的态样，该等随附图式的性质应视为说明性而非限制性的。该等图式未必按比例绘制，而是强调本发明的原理。
图1为本发明的X轴网线及Y轴网线的立体示意图。
图2为本发明的X轴网线及Y轴网线的剖面示意图。
图3为本发明的X轴网线、Y轴网线及Z轴线的剖面示意图。
图4为本发明的X轴网线、Y轴网线及Z轴线的立体示意图。
图5a至图5i为本发明Z轴线的横切面的示意图。
图6a至图6j为本发明第1种制作玻璃基板的制程(方法)示意图。
图6k至图6n为本发明第1种制作玻璃基板制程所产生的玻璃基板的上视图。
图7a至图7o为本发明第2种制作玻璃基板的制程(方法)示意图。
图7p至图7r为本发明第2种制作玻璃基板制程所产生的玻璃基板的上视图。
图8a至图8d为本发明玻璃基板内镶金属柱的剖面示意图。
图9a至图9s为本发明在玻璃基板上下表面形成多个金属线路的流程示意图。
图9t至图9u为本发明设置多个芯片在玻璃基板上的剖面示意图。
图9v为本发明在玻璃基板上的金属凸块剖面示意图。
图9w为本发明在玻璃基板的上下表面设置多个芯片的剖面示意图。
图9x为本发明在玻璃基板的上下表面设置多个芯片及一3D芯片封装及的剖面示意图。
图9y为本发明在玻璃基板上设置多个芯片的上视图。
图10a至图10j为本发明在玻璃基板上以镶嵌(damascene)制程形成金属线路的流程示意图。
图11a至图11i为本发明在玻璃基板上以浮凸(embossing)制程形成金属线路的流程示意图。
图12为本发明的玻璃基板设置在有机发光二极管(OLED)显示基板上的剖面示意图。
图13为本发明的玻璃基板设置在微机电(MEMS)显示基板上的剖面示意图。
图14为本发明的玻璃基板设置在液晶(LCD)显示基板上的剖面示意图。
图15为本发明的玻璃基板设置在液晶(LCD)显示基板上的剖面示意图。
图16为本发明的玻璃基板结合显示面板后的立体示意图。
图17为本发明的多个显示面板的组合示意图。
附图标记说明：2-网线；4-网线；2a-Y轴线；2b-X轴线；4a-Y轴线；4b-X轴线；3-间隙；5-间隙；6-金属线；6a-第一覆盖层；6b-第二覆盖层；t1-间隙；t2-间隙；t3-间隙；8-热阻层；10-模具；12-固定层；14-容置槽；16-玻璃层；25-玻璃柱体；20-第一基板；22-第二基板；21-金属栓塞；7-第一金属片；71-第一部分；73-第二部分；75-第三部分；752-金属线；754-间隙；71a-穿孔；73a-穿孔；9-第二金属片；90a-穿孔；11-第三金属片；110a-穿孔；112a-穿孔；114a-穿孔；116a-穿孔；130-螺栓；132-螺栓；150-金属固定片；150a-穿孔；13-螺栓；136-螺栓；152-金属固定片；152a-穿孔；17-螺帽；19-金属线方块；23-模具；23a-进气口；23b-液体输入口；25-玻璃柱体；21a-第一间隙；21b-第二间隙；24-第一介电层；24a-开口；26-第一金属层；28-第二金属层；30-光阻层；30a-开孔；32-第二介电层；32a-开口；34-第三金属层；36-第四金属层；38-光阻层；38a-开孔；40-第三介电层；40a-开口；42-保护层；44-被动组件；46-芯片；56-芯片；50-金属凸块；48-金属接垫；54-焊锡层；52-底部填充胶层；60-聚合物黏着层；62-金属线；64-底部填充胶层；66-离散式被动组件；68-金属接垫；70-焊锡层；72-金属凸块；61-黏着/阻障金属层；63-金属种子层；65-第一电镀金属层；67-焊锡层；69-第二电镀金属层；80-介电层；82-介电层；84-光阻层；84a-开口；86-光阻层；86a-开口；80a-穿孔；88-开口；90-黏着/阻障层；92-种子层；94-铜金属层；96-介电层；98-聚合物层；98a-开口；100-黏着/阻障层；102-光阻层；102a-开口；104-电镀金属层；106-第一玻璃基板；108-第二玻璃基板；110-有机发光二极管层；114-透明电极线路；116-异方性导电层；117-导电金属粒子；109-微机电统显示层；111-液晶显示层；128-光学层；107-第三玻璃基板；113-金属栓塞；119-无外框显示器面板；119a-显示区；119b-显示边界；125-显示器装置；123-壳体；125b-显示器装置；129-显示器装置；127-连接端；106a-最小距离；58-金属接垫。
具体实施方式
图1公开水平式网线2及网线4的立体示意图，其中网线4位在网线2的下方，网线2包括多个条Y轴线2a及位于Y轴线2a的多个条X轴线2b，而网线4包括多个条Y轴线4a及位于Y轴线4a的多个条X轴线4b，且网线2的中形成多个个间隙3，以及网线4的中形成多个个间隙5，其中Y轴线2a、X轴线2b、Y轴线4a及X轴线4b具有相同的直径(或宽度)，其直径例如介于10微米至30微米之间、介于20微米至100微米之间、介于40微米至150微米之间、介于50微米至200微米之间、200微米至1000微米之间或介于500微米至10000微米之间。Y轴线2a、X轴线2b、Y轴线4a及X轴线4b的材质为金属材质的线材或聚合物的线材，例如是铜金属线、铜-金合金金属线、铜-金-钯合金金属线、铜-金-银合金金属线、铜-白金合金金属线、铜-鐡合金金属线、铜-镍合金金属线、铜-钨合金金属线、钨金属线、黄铜金属线、锌镀黄铜金属线、不锈钢金属线、镍镀不锈钢金属线、磷青铜金属线、镀铜铝金属线、铝金属线、酚醛树脂线、环氧树脂线、三聚氰胺线、甲醛树脂线或聚硅氧烷树脂线。另外，Y轴线2a、X轴线2b、Y轴线4a及X轴线4b的剖面可包括圆形、正方形、椭圆形、矩形或长板形。
图2为网线2及网线4的剖面示意图，其中网线2的中的多个间隙3及网线4的中的多个间隙5相互对准。
请参阅图3所示，多个条Z轴的金属线6穿过网线2的中的多个间隙3及网线4的中的多个间隙5，其中金属线6的直径(或宽度)介于10微米至30微米之间、介于20微米至100微米之间、介于40微米至150微米之间、介于50微米至200微米之间或介于500微米10000微米之间。金属线6的材质包括铜金属线、铜-金合金金属线、铜-金-钯合金金属线、铜-金-银合金金属线、铜-白金合金金属线、铜-鐡合金金属线、铜-镍合金金属线、铜-钨合金金属线、钨金属线、黄铜金属线、锌镀黄铜金属线、不锈钢金属线、镍镀不锈钢金属线、磷青铜金属线、镀铜铝金属线、铝金属线、镀含钛层的铜金属线或镀含钽层的铜金属线；另外，金属线6的剖面可包括圆形、正方形、椭圆形、长方形(矩形)或长板形，而且金属线6的形状可与Y轴线2a、X轴线2b、Y轴线4a及X轴线4b相同或不相同。
另外，申请人建议金属线6的材质可以使用铜-钨合金金属线，其中铜-钨合金金属线的合金比例包括50％的钨金属含量及50％铜金属含量、60％的钨金属含量及40％的铜金属含量、70％的钨金属含量及30％的铜金属含量、80％的钨金属含量及20％的铜金属含量或10％的钨金属含量其中之一。
图4为金属线6穿设在网线2及网线4的中的立体示意图。
图5a至图5i公开金属线6的形状及结构的示意图，例如图5a中金属线6的形状为圆形、第5d图中金属线6的形状为正方形、第5g图中金属线6的形状为椭圆形、第5g图中金属线6的形状为长方形，而在第5b图中的金属线6的形状为圆形，且一第一覆盖层6a形成在金属线6上，其中此第一覆盖层6a的材质可包括一金属层，例如是一含镍金属层、一含锌金属层、一含银金属层、一含钛金属层、一含钽金属层、含铬金属层，而且此第一覆盖层6a可以是一抗氧化层，例如是含己氧化材质的抗氧化层；第5e图中的金属线6的形状为正方形，且一第一覆盖层6a形成在金属线6上，其中此第一覆盖层6a的材质请参考上述说明所示；第5h图中的金属线6的形状为长方形，且一第一覆盖层6a形成在金属线6上，其中此第一覆盖层6a的材质请参考上述说明所示；第5c图中的金属线6的形状为圆形，其中更包括一第二覆盖层6b形成在第一覆盖层6a上，其中此第二覆盖层6b可包括一粘着层，其材质例如包括一含镍金属层、一含锌金属层、一含银金属层、一含钛金属层、一含钽金属层、含铬金属层，而且此第二覆盖层6b可以是一抗氧化层，例如是含己氧化材质的抗氧化层；第5f图中的金属线6的形状为正方形，且一第二覆盖层6b形成在第一覆盖层6a上，其中此第二覆盖层6b的材质请参考上述说明所示；第5h图中的金属线6的形状为长方形，且一第二覆盖层6b形成在第一覆盖层6a上，其中此第二覆盖层6b的材质请参考上述说明所示。
图6a至图6j公开本发明第1种制作玻璃基板的制程，请参阅图6a所示，将金属线6拉长至一合适的长度，长度例如小于5公尺、长度介于0.5公尺至1公尺之间、长度介于1公尺至3公尺之间，且在同一时间，将网线4向下移动至一适当的位置，此时Y轴线2a、X轴线2b、Y轴线4a及X轴线4b之间间隙t1长度或宽度是大于金属线6的直径(宽度)。
接着，如第6b图所示，移动Y轴线2a、X轴线2b、Y轴线4a及X轴线4b，使间隙t1改变成t2，进而使多个金属线6之间之间隙缩小变成间隙t3，其中间隙t3几乎与Y轴线2a、X轴线2b、Y轴线4a及X轴线4b的直径(宽度)相同，例如间隙t3介于5微米至20微米之间、介于20微米至50微米之间、介于30微米至80微米之间、介于20微米至100微米之间、介于5微米至20微米之间、介于40微米至150微米之间、介于50微米至200微米之间、介于200微米至1000微米之间、介于500微米至10000微米之间。同一时间，可施加一拉力在金属线6，拉伸金属线6使其保持一定强度，而予以固定间隙t3。
接着如第6c图所示，一热阻层8形成在网线4表面上，其中此热阻层8的材质包括一聚合物层，例如是一热固性树脂、酚醛树脂、环氧树脂、三聚氰胺-甲醛树脂、聚硅氧烷树脂或一水泥(抺灰)层，其中热阻层8的热变形温度介于400℃至900℃之间，当液态的热阻层8形成在线网4上时，热阻层8会穿过间隙5而覆盖线网4，并且覆盖Y轴线4a、X轴线4b及金属线6之间之间隙5，接着加热硬化该热阻层8，其中硬化后的热阻层8的厚度介于0.05公尺至1公尺之间、介于2公分至10公分之间或介于3公分至20公分之间。
接着如第6d图所示，提供一模具10设置在网线2及网线4之间，其中模具10环绕着金属线6及热阻层8，此模具10由一机器或一装置撑起或移动，此模具10可以是一金属模具、一陶瓷模具或一聚合物模具，其中模具10若是聚合物模具时，该模具10应具有介于400℃至900℃之间的热变形温度或具有介于800℃至1300℃之间的热变形温度。
如第6e图所示，在热阻层8上形成一固定层12，其中此固定层12可以一玻璃层或一聚合物层。当固定层12为一玻璃时﹐此固定层12以高温液体状态形成在热阻层8上，当固定层12的温度降至一适当温度时则会变成固体状态，进而固定金属线的底端部分，其中固定层12的厚度介于0.01至1公尺之间。
如第6f图所示，将位于网线4下方的金属线6切除，并将模具10、网线4、固定层12及网线2移动至一容置槽14内。
如第6g图所示，将一高温液态的玻璃层16置入在容置槽14内并位在固定层12上，接着此液态的玻璃层16的温度降低至一适当温度(玻璃转化温度)的下时会变成固态，此玻璃层16的玻璃转化温度介于300℃至900℃之间、介于500℃至800℃之间、介于900℃至1200℃之间、介于1000℃至1800℃之间，玻璃层16的材质可为一低熔点的玻璃材料，例如该熔点介于300℃至900℃之间、介于800℃至1300℃之间、介于900℃至1600℃之间、介于1000℃至1850℃之间或介于1000℃至2000℃之间，或是熔点小于1500℃，且此玻璃层16的厚度大于0.5公尺或大于0.1公尺，此外在玻璃层16的中具有少许的气泡(或没有气泡)，例如在一立方公尺的玻璃层16中具有1至10个气泡、具有5至30个气泡或具有20至60个气泡，而且每一气泡的直径介于0.0001公分至0.01公分、介于0.001公分至0.05公分、介于0.05公分至0.1公分、介于0.05公分至0.5公分，此玻璃层16可事先使用多次的热压方式，将玻璃层16中的气泡挤压移除。
玻璃层16为一无定形的固体混合物，其材质包括一碱石灰玻璃、硼硅酸玻璃、铝硅玻璃、磷酸盐玻璃、硫化玻璃，其中碱石灰玻璃的材质组成包括含有二氧化硅(SiO2)74％、氧化钠(Na2O)13％、氧化钙(CaO)10.5％、氧化铝(Al2O3)1.3％、氧化钾(K2O)0.3％、氧化硫(SO3)、氧化镁(MgO)0.2％、氧化铁(Fe2O3)0.04％、二氧化钛(TiO2)，另外，硼硅酸盐玻璃的材质组成包括含有二氧化硅(SiO2)81％、三氧化二硼(B2O3)12％、氧化钠(Na2O)4.5％、氧化铝(Al2O3)2％，或是磷酸盐玻璃的材质组成包括3％至10％之间的五氧化二磷(P2O5)或是含有5％至20％之间的五氧化二磷(P2O5)。
当玻璃的温度低于玻璃转化温度时将变成固体，而玻璃的温度高于玻璃转化温度时将变成液体，其中当玻璃变成液态时，使用可改变此玻璃的形状，然后将温度降至玻璃转化温度的下，使玻璃变成固体，并且以一退火程序去除热应力，并且可进行一表面处理，例如涂层或涂料，使玻璃提高化学耐久性、强度(例如是强化玻璃、防弹玻璃或挡风玻璃)、或具有一光学特性(例如是隔热玻璃或抗反射玻璃)。
另外，玻璃层16可被一聚合物层取代，其中当聚合物硬化变成固体后，其热膨胀数介于3ppm/℃至10ppm/℃之间。
如第6h图所示，将模具10及容置槽14移除并且从网线2处切除金属线6。
如第6i图所示，将网线4及热阻层8切除，而产生一玻璃柱体25。
如图6j所示，将外露在玻璃柱体25的外的部分金属线6移除，接着切割该玻璃柱体25产生多个玻璃材质的第一基板20，此第一基板20的厚度介于20微米至100微米之间、介于50微米至150微米之间、介于50微米至150微米之间、介于100微米至300微米之间、介于150微米至2000微米之间或大于1000微米。此第一基板20可经由一平坦化制程，使表面平坦化，例如使用化学机械研磨(chemical mechanical polishing,CMP)、机械研磨或雷射切割等制程。
如图6k所示，此第一基板20包括多个第二基板22，每一第二基板22皆井然有序排列在第一基板20中，每一第二基板22内具有多个金属栓塞(metalplug)21，其中这些金属栓塞21由原本的金属线6所形成，其材质及结构与金属线6相同，在第二基板22的中金属栓塞21为一实心的柱体。
如第6l图至图6n所示，该些金属栓塞21在第二基板22中可排列不同形状，如第6l图所示，该些金属栓塞21排列在第二基板22的四个侧边，如第6m图所示，该些金属栓塞21排列在第二基板22的四个侧边及排列在第二基板22的中心位置，如图6n所示，在第二基板22某些特定区域没有设置该些金属栓塞21。
图7a至第7m图公开本发明第2种制作玻璃基板的制程，如图7a及第7b图所示，提供一第一金属片7，该金属片7的厚度介于20微米至1000微米之间、介于5微米至20微米之间、介于10微米至50微米之间、介于20微米至250微米之间或介于30微米至400微米之间，此第一金属片7具第一部分71、一第二部分73及一第三部分75，其中第三部分75位在第一部分71与第二部分75之间，其中第三部分75包括多个非圆形的的金属线752连接第一部分71与第二部分75，其中金属线752的剖面形状包括正方形或长方形，另外，金属线752的宽度是大于金属线752的厚度，金属线752的宽度例如介于20微米至1000微米之间、介于5微米至20微米之间、介于10微米至50微米之间、介于20微米至250微米之间、介于300微米至1500微米之间、介于200微米至800微米之间、介于100微米至500微米之间或介于150微米至3000微米之间，每二金属线752之间具有一间隙754，该间隙754介于20微米至1000微米之间、介于5微米至20微米之间、介于10微米至50微米之间、介于20微米至250微米之间、介于300微米至1500微米之间、介于200微米至800微米之间、介于100微米至500微米之间或介于150微米至3000微米之间，另外第一金属片7的材质包括一铜金属、铜-金合金金属、铜-金-钯合金金属、铜-金-银合金金属、铜-白金合金金属、铜-鐡合金金属、铜-镍合金金属、铜-钨合金金属、钨金属、黄铜金属、锌镀黄铜金属、不锈钢金属、镍镀不锈钢金属、磷青铜金属线、镀铜铝金属、铝金属。另外在第一部分71中设有二穿孔71a及第二部分73中设有二穿孔73a，穿孔71a及穿孔73a具有一直径介于600微米至2000微米之间、介于1000微米至3000微米之间或介于2000微米至5000微米之间，其中二穿孔71a之间的距离与二穿孔73a之间的距离几乎相同。
如第7c图至第7d图所示，提供多个第二金属片9，每一第二金属片9的厚度介于25微至600微米之间、介于20微米至300微米之间、介于30微米至250微米之间、介于25微米至180微米之间，且在第二金属片9上设有二穿孔90a，穿孔90a具有一直径介于600微米至2000微米之间、介于1000微米至3000微米之间或介于2000微米至5000微米之间，且穿孔90a之间的距离与二穿孔71a之间的距离及二穿孔73a之间的距离几乎相同，第二金属片9的材质包括一铜金属、铜-金合金金属、铜-金-钯合金金属、铜-金-银合金金属、铜-白金合金金属、铜-鐡合金金属、铜-镍合金金属、铜-钨合金金属、钨金属、黄铜金属、锌镀黄铜金属、不锈钢金属、镍镀不锈钢金属、磷青铜金属线、镀铜铝金属、铝金属。
如第7e图所示，提供一第三金属片11，其厚度介于25微米至600微米之间、介于20微米至300微米之间、介于30微米至250微米之间、介于25微米至180微米之间，且在第三金属片11上设有四穿孔110a、穿孔112a、穿孔114a及穿孔116a，其中穿孔110a、112a、114a及116a具有一直径介于600微米至2000微米之间、介于1000微米至3000微米之间或介于2000微米至5000微米之间，其中穿孔110a与穿孔112a之间的距离与穿孔114a与穿孔116a之间的距离几乎相同，并且与上述二穿孔71a之间的距离及二穿孔73a之间的距离相同，第三金属片11的材质包括一铜金属、铜-金合金金属、铜-金-钯合金金属、铜-金-银合金金属、铜-白金合金金属、铜-鐡合金金属、铜-镍合金金属、铜-钨合金金属、钨金属、黄铜金属、锌镀黄铜金属、不锈钢金属、镍镀不锈钢金属、磷青铜金属线、镀铜铝金属、铝金属。
如第7f图至第7i图所示，提供一螺栓130及一螺栓132，将螺栓130及螺栓132分别穿过一金属固定片150上的二穿孔150a，以及提供一螺栓134及一螺栓136，将螺栓134及螺栓136分别穿过一金属固定片152上的二穿孔152a，接着螺栓130、螺栓132、螺栓134及螺栓136分别穿过第三金属片11中的穿孔110a、112a、114a及116a，使第三金属片11设置在金属固定片150上，接着螺栓130、螺栓132穿过第二金属片9上的二穿孔90a，以及螺栓134、螺栓136穿过第二金属片9上的二穿孔90a，使二第二金属片9分别设置在第三金属片11上，接着螺栓130、螺栓132、螺栓134及螺栓136分别穿过第一金属片7中的穿孔71a及穿孔73a，使第一金属片7设置在第二金属片9上，接着重复使另一第二金属片9及第一金属片7依序穿过螺栓130、螺栓132、螺栓134及螺栓136相互迭设，直到剩下螺栓130、螺栓132、螺栓134及螺栓136的顶部，接着设置另一第三金属片11在最顶端的第二金属片9上，再设置另二金属固定片152在顶端的第三金属片11上，最后在螺栓130、螺栓132、螺栓134及螺栓136分别锁上螺帽17，使这些金属固定片150、第一金属片7、第二金属片9及第三金属片11固定成一金属线方块19。
如第7j图所示，将金属线方块19置入一模具23的中，此模具23可包括一金属模具、一陶瓷模具或一聚合物模具，其中若模具23为一聚合物模具时，则热变形温度介于400℃至900℃之间或介于800℃至1300℃之间，另外此模具23包括进气口23a及一液体输入口23b，其中此进气口23a可用于输入氮气、氦气等惰性气体，而液体输入口23b则可用于输入高温液态的玻璃层。
如第7k图所示，一高温液态的玻璃层16置入在模具23内，接着此液态的玻璃层16的温度降低至一适当温度(玻璃转化温度)的下时会变成固态，此玻璃层16的玻璃转化温度介于300℃至900℃之间、介于500℃至800℃之间、介于900℃至1200℃之间、介于1000℃至1800℃之间，玻璃层16的材质可为一低熔点的玻璃材料，例如该熔点介于300℃至900℃之间、介于800℃至1300℃之间、介于900℃至1600℃之间、介于1000℃至1850℃之间或介于1000℃至2000℃之间，或是熔点小于1500℃，且此玻璃层16的厚度大于0.5公尺或大于0.1公尺，此外在玻璃层16的中具有少许的气泡(或没有气泡)，例如在一立方公尺的玻璃层16中具有1至10个气泡、具有5至30个气泡或具有20至60个气泡，而且每一气泡的直径介于0.0001公分至0.01公分、介于0.001公分至0.05公分、介于0.05公分至0.1公分、介于0.05公分至0.5公分，此玻璃层16可事先使用多次的热压方式，将玻璃层16中的气泡挤压移除。
如第7l图所示，将模具23移除，并且沿着切割线16a将金属固定片150、金属固定片152、第一金属片7的第一部分71及第二部分73及二第三金属片11切除，完成后产生一玻璃柱体25，如第7m图所示。
如第7n图所示，将外露在玻璃柱体25的外的部分金属线6移除，接着切割该玻璃柱体25产生多个玻璃材质的第一基板20，此第一基板20的厚度介于20微米至100微米之间、介于50微米至150微米之间、介于50微米至150微米之间、介于100微米至300微米之间、介于150微米至2000微米之间或大于1000微米。此第一基板20可经由一平坦化制程，使表面平坦化，例如使用化学机械研磨(chemical mechanical polishing,CMP)、机械研磨或雷射切割等制程。
如图7o所示，此第一基板20包括多个第二基板22，每一第二基板22皆井然有序排列在第一基板20中，每一第二基板22内具有多个金属栓塞(metalplug)21，其中这些金属栓塞21由原本的金属线752所形成，其材质及结构与金属线752相同。另外，金属栓塞21之间的第一间隙21a距离由原本的金属线752之间之间隙754距离所控制或与其相同距离，而金属栓塞21之间的第二间隙21b则由二片相邻第一金属片7的中的金属线752之间的距离所控制或与其相同距离。
如图7p至图7r所示，该些金属栓塞21在第二基板22中可排列不同形状，如图7p所示，该些金属栓塞21排列在第二基板22的四个侧边，如第7q图所示，该些金属栓塞21排列在第二基板22的四个侧边及排列在第二基板22的中心位置，如图7r所示，在第二基板22某些特定区域没有设置该些金属栓塞21。
如图8a所示，第二基板22的剖示图中显示金属栓塞21结构，第二基板22包括己固定形状的玻璃层(或体)16及多个金属栓塞21，其中该玻璃层16具有上表面及相对的一下表面，金属栓塞21从上表面穿过至下表面，而设置在玻璃层16中，其中金属栓塞21的上表面的面积与金属栓塞21的下表面相同。
如第8b图所示，金属栓塞21的上表面与玻璃层16的上表面(几乎)共平面，而金属栓塞21的下表面与玻璃层16的下表面(几乎)共平面。
如第8c图所示，金属线6或金属线752的表面若覆盖该第一覆盖层6a时，该第一覆盖层6a的上表面与玻璃层16的上表面共平面，而第一覆盖层6a的下表面与玻璃层16的下表面共平面。
如图8d所示，金属线6或金属线752的表面若覆盖该第一覆盖层6a及第二覆盖层6b时，该第一覆盖层6a及第二覆盖层6b的上表面与玻璃层16的上表面共平面，而第一覆盖层6a及第二覆盖层6b的下表面与玻璃层16的下表面共平面。
如图9a至第9r图所示，此一列的图标公开形成多个线路在第一基板20的上表面及下表面。
如图9a所示，形成一第一介电层24在第一基板20的上表面，其中该第一介电层24包括一氧化硅层(SiO2)、一氮化硅层(Si3N4)、一氮氧化硅层(SiON)、一低介电常数的介电层(例如介电常数介于0.5至3之间)、一聚合物层(例如是聚酰亚胺(polyimide)、苯并环丁烯(benzocyclobutene(BCB)、聚苯并恶唑(polybenzoxazole(PBO))、聚氧二甲苯(poly-phenylene oxide(PPO)、环氧树脂(epoxy)、硅氧烷(silosane))，此第一介电层24利用化学沉积的方式而形成，此第一介电层24的厚度介于0.3微米至5微米之间、介于2微米至10微米之间、介于1微米至30微米之间或大于30微米。
如第9B图所示，形成多个开口24a在第一介电层24上，以曝露出金属栓塞21上表面，其中形成开口24a的方法可利用一蚀刻制程进行，且开口24a具有一宽度介于0.3微米至3微米之间、介于0.5微米至8微米之间、介于2微米至20微米之间或介于2微米至50微米之间。
如第9c图所示，形成一第一金属层26位在该第一介电层24、金属栓塞21及开口24a的表面上，此第一金属层26包括一金属黏着层/阻障层，例如一钛金属、一钛-钨合金、一氮化钛、一铬金属、一钽金属、一氮化钽、一镍金属或一镍钒金属，并以一适当的方式形成第一金属层26，例如以一真空沉积方式、一物理气相沉积方式(PVD)、一电浆辅助化学气相沉积(PECVD)、一溅镀方式或一电镀方式形成该第一金属层26，该第一金属层26的厚度介于1纳米至2微米之间、介于0.3微米至3微米之间或介于0.5微米至10微米之间。
如第9d图所示，形成一第二金属层28在该第一金属层26上，此第二金属层28包括铜金属、金金属或铝金属，并以一适当的方式形成第二金属层28，例如以一真空沉积方式、一物理气相沉积方式(PVD)、一电浆辅助化学气相沉积(PECVD)、一溅镀方式或一电镀方式形成该第二金属层28，该第二金属层28的厚度介于1纳米至5微米之间、介于1微米至5微米之间或介于5微米至30微米之间。
如第9e图所示，形成一光阻层30在该第二金属层28上，其中形成的方法包括一旋转涂布(Spin Coating)方式或一压合方式，接着透过一1x步进机及使用化学溶液进行一曝光程序形成多个开孔30a曝露出第二金属层28，此光阻层30可包括一正型光敏性光阻层或一负型光敏性光阻层，该光阻层30的厚度介于3微米至50微米之间。
如第9f图所示，使用一蚀刻制程将在开孔30a内的第一金属层26及第二金属层28去除。
如第9g图所示，使用一清除程序将光阻层30去除，例如用清水清洗。
如第9h图所示，形成一第二介电层32形成在该第一介电层24及第二金属层28上，其中第二介电层32包括一氧化硅层(SiO2)、一氮化硅层(Si3N4)、一氮氧化硅层(SiON)、一低介电常数的介电层(例如介电常数介于0.5至3之间)、一聚合物层(例如是聚酰亚胺(polyimide)、苯并环丁烯(benzocyclobutene(BCB)、聚苯并恶唑(polybenzoxazole(PBO))、聚氧二甲苯(poly-phenylene oxide(PPO)、环氧树脂(epoxy)、硅氧烷(silosane))，此第二介电层32利用化学沉积的方式而形成，此第二介电层32的厚度介于0.3微米至5微米之间、介于2微米至10微米之间、介于1微米至30微米之间或大于30微米。
如第9i图所示，在第二介电层32上形成多个开口32a以曝露出第二金属层28表面，其中形成开口32a的方法可利用一蚀刻制程进行，且开口32a具有一宽度介于0.3微米至3微米之间、介于0.5微米至8微米之间、介于2微米至20微米之间或介于2微米至50微米之间。
如第9j图所示，形成一第三金属层34位在该第二介电层32、第二金属层28及开口32a的表面上，此第三金属层34包括一金属黏着层/阻障层，例如一钛金属、一钛-钨合金、一氮化钛、一铬金属、一钽金属、一氮化钽、一镍金属或一镍钒金属，并以一适当的方式形成第三金属层34，例如以一真空沉积方式、一物理气相沉积方式(PVD)、一电浆辅助化学气相沉积(PECVD)、一溅镀方式或一电镀方式形成该第三金属层34，该第三金属层34的厚度介于1纳米至2微米之间、介于0.3微米至3微米之间或介于0.5微米至10微米之间。
如第9k图所示，形成一第四金属层36在该第三金属层34上，此第四金属层36包括铜金属、金金属或铝金属，并以一适当的方式形成第四金属层36，例如以一真空沉积方式、一物理气相沉积方式(PVD)、一电浆辅助化学气相沉积(PECVD)、一溅镀方式或一电镀方式形成该第四金属层36，该第四金属层36的厚度介于1纳米至5微米之间、介于1微米至5微米之间或介于5微米至30微米之间。
如第9l图所示，形成一光阻层38在该第四金属层36上，其中形成的方法包括一旋转涂布(Spin Coating)方式或一压合方式，接着透过一1x步进机及使用化学溶液进行一曝光程序形成多个开孔38a曝露出第四金属层36，此光阻层38可包括一正型光敏性光阻层或一负型光敏性光阻层，该光阻层38的厚度介于3微米至50微米之间。
如第9m图所示，使用一蚀刻制程将在开孔38a内的第四金属层36及第三金属层34去除。
如第9n图所示，使用一清除程序将光阻层38去除，例如用清水清洗。
如第9o图所示，形成一第三介电层40形成在该第二介电层32及第四金属层36上，其中第三介电层40包括一氧化硅层(SiO2)、一氮化硅层(Si3N4)、一氮氧化硅层(SiON)、一低介电常数的介电层(例如介电常数介于0.5至3之间)、一聚合物层(例如是聚酰亚胺(polyimide)、苯并环丁烯(benzocyclobutene(BCB)、聚苯并恶唑(polybenzoxazole(PBO))、聚氧二甲苯(poly-phenylene oxide(PPO)、环氧树脂(epoxy)、硅氧烷(silosane))，此第三介电层40利用化学沉积的方式而形成，此第三介电层40的厚度介于0.3微米至5微米之间、介于2微米至10微米之间、介于1微米至30微米之间或大于30微米。
如第9p图所示，在第三介电层40上形成多个开口40a以曝露出第四金属层36表面，其中形成开口40a的方法可利用一蚀刻制程进行，且开口24a具有一宽度介于0.3微米至3微米之间、介于0.5微米至8微米之间、介于2微米至20微米之间或介于2微米至50微米之间。
如第9q图所示，形成一保护层42在开口40a内并位在第四金属层36及第三介电层40上，此保护层42可保护第四金属层36及第三介电层40不受到损坏和氧化。
如第9r图所示，重复图9a至第9p图的制程在第一基板20的下表面形成第一介电层24、第一金属层26、第二金属层28、第二介电层32、第三金属层34、第四金属层36及第四介电层30。
图9a至第9r图己清楚公开在第一基板20的上表面及下表面形成多个金属线路。
如图9s所示，另外在形成第一金属层26或第二金属层28时，也可同时形成一被动组件44在第一介电层24或第二介电层32上，例如是一电感组件、一电容组件或一电阻组件。
如图9t所示，在第一基板20的第三介电层40上经由覆晶(Flip chip)或打线(wirebonding)的封装制程设置多个的芯片46及芯片56，其中芯片46经由覆晶封装制程设置，而芯片56经由打线封装制程设置，其中芯片46及芯片56可包括一NAND闪存芯片、一闪存芯片、一动态随机存取存储芯片(DRAM)、一静态随机存取存储芯片(SRAM)、一中央处理单元芯片(CPU)、一图形处理单元芯片(GPU)、一数字信号处理芯片(DSP chip)、一整合的内存芯片(内含动态随机存取存线路单元、静态随机存取存储线路单元、闪存线路单元)、一基频芯片(baseband chip)、一无线局域网络(WLAN)芯片、一逻辑芯片、一模拟芯片、一全球定位统(GPS)芯片、一蓝牙(Bluetooth)芯片、一微机电统芯片、一CMOS影像感测芯片、一无线局域网络(WLAN)芯片或是整合数个线路单元在一芯片内，此线路单元包括中央处理单元、图形处理单元、数字信号处理单元、内存单元、闪存单元其中的组合。
芯片46以覆晶封装制程设置在第一基板20上，其中芯片46包括多个金属凸块50分别形成在多个金属接垫48上，其中金属接垫48包括一电镀铜接垫、一镶嵌铜接垫或一铝金属接垫，而金属凸块50包括一黏着层/阻障金属层形成在金属接垫48上、一电镀金属层或一无电电镀层形成在黏着层/阻障金属层上，其中黏着层/阻障金属层包括一含钛金属层、一钛-钨合金层、一氮化钛层、一含铬金属层、一含钽金属层、一氮化钽层、一镍金属层，而电镀金属层包括一铜层、一金层、一镍层、一含锡金属层、一镍层、一焊锡层、一焊锡层位在镍层及铜层上，而无电电镀层包括一铜层、一金层、一镍层，此电镀金属层的厚度介于2微米至5微米之间、介于5微米至30微米之间或介于10微米至50微米之间，此金属凸块50经由一焊锡层54连接至曝露在开口40a中的第四金属层36，其中此焊锡层54形成在开口40a中的第四金属层36上或是此焊锡层54为金属凸块50的一部分。
一底部填充胶(Underfill)层52形成在芯片46与第三介电层40之间。
芯片56经由一聚合物黏着层60设置在第一基板20的第三介电层40上，其中芯片56包括复复金属接垫58，此金属接垫58包括一电镀铜接垫、一镶嵌铜接垫或一铝金属接垫，利用多个金属线62分别连接该些金属接垫58与在开口40a中的第四金属层36，其中金属线62包括一金线、一铜线、一合金线、一含银的金属线、一含铝的金属线、一金-铜合金线，一底部填充胶层64覆盖在芯片56、金属线62及金属接垫58上。
多个离散式被动组件(discrete passive components)66可设置在在第一基板20的第三介电层40上，例如是一离散式电感组件、一离散式电容组件、一离散式电阻组件，其中多个离散式被动组件66包括多个金属接垫68，离散式被动组件66可透过一焊锡层70连接至第四金属层36并设置在第三介电层40上。
如图9u所示，可在第一基板20的下表面的线路层上形成多个金属凸块72。
金属凸块72的结构如图9v所示。
图9v左边的金属凸块72的结构：
第一种金属凸块72的结构包括一黏着/阻障金属层61以溅镀方式或无电电镀方式形成在金属接垫48上，一金属种子层63溅镀方式或无电电镀方式形成在该黏着/阻障金属层61上，一第一电镀金属层65形成在该金属种子层63上，一焊锡层67形成在该电镀金属层65上，其中该黏着/阻障金属层61包括例如一钛金属、一钛-钨合金、一氮化钛、一铬金属、一钽金属、一氮化钽、一镍金属或一镍钒金属，而电镀金属层65包括一铜层、一金层或一镍层，而焊锡层67形成的方式印刷方式(screen plating)、黏锡球(ball mounting)或一电镀方式形成，焊锡层67的材质包括一金-锡合金层、一锡-银合金层、一锡-银-铜合金层、一铟层、锡-铋合金层、一无铅合金层或一含铅合金层；金属种子层63的厚度介于0.05微米至2微米之间，第一电镀金属层65的厚度介于1微米至5微米之间、介于2微米至8微米之间或介于5微米至20微米之间，而焊锡层67的厚度介于30微米至80微米之间、介于50微米至100微米之间、介于80微米至150微米之间或介于120微米至350微米之间。
图9v右边的金属凸块72的结构：
第二种金属凸块72的结构包括一黏着/阻障金属层61以溅镀方式或无电电镀方式形成在金属接垫48上，一金属种子层63溅镀方式或无电电镀方式形成在该黏着/阻障金属层61上，一第一电镀金属层65形成在该金属种子层63上，一第二电镀金属层69形成在该第一电镀金属层65上，其中该黏着/阻障金属层61包括例如一钛金属、一钛-钨合金、一氮化钛、一铬金属、一钽金属、一氮化钽、一镍金属或一镍钒金属，而第一电镀金属层65及第二电镀金属层69包括一铜层、一金层或一镍层，黏着/阻障金属层61的厚度介于0.05微米至2微米之间，金属种子层63的厚度介于0.05微米至2微米之间，第一电镀金属层65的厚度介于1微米至5微米之间、介于2微米至8微米之间或介于5微米至20微米之间，第二电镀金属层69的厚度介于1微米至5微米之间、介于2微米至4微米之间、介于10微米至30微米之间或介于20微米至60微米之间。
如图9w所示，芯片46也可设置在第一基板20的下表面，其设置的方式与上述设置芯片46及芯片56的方式相同，请参考上述说明所示。
如图9x所示，芯片46可被替换成一3D芯片封装，其中芯片46具有多个金属接垫48形成在上表面及下表面，上表面的金属接垫48透过内埋在硅穿孔(through-silicon-via)内的金属层连接至下表面的金属接垫48，另一芯片47以覆晶方式设置在芯片46上，其中芯片47包括多个金属接垫49，该些金属接垫49透过一焊锡层51连接至芯片46上表面的金属接垫48，该些金属接垫49包括一电镀铜接垫、一镶嵌铜接垫或一铝接垫。
如图9y所示，此图为第一基板20的上视图，图9u至图9w公开图9y中L-L’线的剖面图，多个芯片46、芯片56及离散式被动组件66可设置在第一基板20上。
接着切割第一基板20而产生多个第二基板22。
图10a至图10j所公开第一金属层26、第二金属层28、一第三金属层34及第四金属层36以一镶嵌(damascene)制程形成在第一基板20的上表面及下表面上。
如图10a所示，在图9a中的介电层24包括一介电层80及一介电层82，此介电层80使用化学气相沉积(CVD)或一溅镀方式形成在该介电层82上，其中介电层80及介电层82皆可包括一低介电常数层，其厚度介于0.3微米至5微米之间或介于0.5微米至3微米之间，或是包括一低介电常数的氮氧化硅层形成在一低介电常数的氧化硅层，或是包括一低介电常数的聚合物层，其厚度介于0.3微米至5微米之间或介于0.5微米至3微米之间，或是一氮化硅层形成在一低介电常数聚合物层、或是厚度介于0.3微米至5微米之间或介于0.5微米至3微米之间的一低介电常数的介电层，以及一含氮化硅层形成在低介电常数的介电层上。接着如第10b图所示，一光阻层84形成在该介电层82上，形成一开口84a在该光阻层84内曝露该介电层82，接着如第10c图所示，使用干蚀刻方式移除位在开口84a内的介电层82而形成一沟槽曝露出介电层80，如第10d图所示，移除光阻层84，如第10e图所示，形成一光阻层86形成在该介电层82及该介电层80上，形成一开口86a在该光阻层84内曝露位在该沟槽上的介电层80，如第10f图所示，使用干蚀刻方式移除位在开口86a内的介电层80而形成一穿孔80a曝露出金属栓塞21，接着如第10g图所示，移除光阻层86而露出开口88，此开口88包括沟槽及穿孔80a，如第10h图所示，形成一黏着/阻障层90在开口88内的金属栓塞21表面、在开口88的侧壁及介电层82的上表面上，其中此黏着/阻障层90的厚度介于0.1微米至3微米之间，此黏着/阻障层90可透过一溅镀方式或一化学气相沉积(CVD)方式形成，此黏着/阻障层90包括一钛金属、一钛-钨合金、一氮化钛、一铬金属、一钽金属或一氮化钽，黏着/阻障层90例如溅镀一钽金属层在金属栓塞21表面、在开口88的侧壁及介电层82的上表面上、或是例如化学气相沉积(CVD)或溅镀一氮化钽层在金属栓塞21表面、在开口88的侧壁及介电层82的上表面上，如第10i图所示，以溅镀或化学气相沉积(CVD)方式形成一铜金属种子层92在该黏着/阻障层90上，此种子层92的厚度介于0.1微米至3微米之间，接着电镀形成一铜金属层94在种子层92上，此铜金属层94的厚度介于0.5微米至5微米之间，最佳厚度介于1微米至2微米之间，如图10j所示，位在开口88的外的铜金属层94、种子层92、黏着/阻障层90利用一化学机械研磨方式(CMP)的方式移除，直到介电层82的上表面曝露于外界。
图11a至图11i所公开第一金属层26、第二金属层28、一第三金属层34及第四金属层36以一浮凸(embossing)制程制程形成在第一基板20的上表面及下表面上。
如图11a所示，一开口96a位在第一基板20表面的介电层96上，曝露出金属栓塞21，一聚合物层98形成在介电层96及金属栓塞21上。
如第11b图及第11c图所示，在聚合物层98形成一开口98a只曝露出金属栓塞21的中心部分，或是如第11c图所示，在聚合物层98形成一开口98a曝露出金属栓塞21及介电层96，以下以第11b图所示的结构继续进行说明；另外聚合物层98形成一开口98a时同时将聚合物层98图案化，此聚合物层98包括一例如是聚酰亚胺(polyimide)、苯并环丁烯(benzocyclobutene(BCB)、聚苯并恶唑(polybenzoxazole(PBO))、聚氧二甲苯(poly-phenylene oxide(PPO)、环氧树脂(epoxy)、硅氧烷(silosane)、弹性聚合物层、多孔性介电材料，此聚合物层98的厚度介于3微米至25微米之间或介于5微米至50微米之间。此聚合物层98以旋涂方式、印刷方式(screen plating)、层压法(lamination process)方式形成在金属栓塞21及介电层96上。
如第11d图所示，形成一黏着/阻障层100及一金属种子层在聚合物层98及金属栓塞21上，此黏着/阻障层100及金属种子层的厚度介于0.1微米至3微米之间或介于0.5微米至2微米之间，此黏着/阻障层100包括例如一钛金属、一钛-钨合金、一氮化钛、一铬金属、一钽金属、一氮化钽、一镍金属或一镍钒金属，此黏着/阻障层100利用溅镀方式、蒸镀方式或化学气相沉积(CVD)的方式形成。
如第11e图所示，一光阻层102利用旋涂方式或压合方式形成在黏着/阻障层100上，如第11f图所示，图案化该光阻层102形成开口102a在金属栓塞21上的黏着/阻障层100上。
如第11g图所示，一电镀金属层104形成在开口102a内的黏着/阻障层100上，其中电镀金属层104包括一铜金属层、一金金属层或一镍金属层，该电镀金属层104的厚度介于2微米至10微米之间、介于5微米至20微米之间或介于5微米至35微米之间。
如第11h图所示，移除光阻层102。
如图11i所示，利用干蚀刻或显蚀刻的方式移除未在电镀金属层104下方的黏着/阻障层100及金属种子层，例如是以反应性离子蚀刻方式移除黏着/阻障层100及金属种子层，移除后则完成线路层。
本发明的第一种应用：如图12所示，第二基板22利用芯片接合玻璃(Chip-On-Glass,COG)方式接合在一有机发光二极管(Organic Light-Emitting Diode,OLED)显示面板上，此有机发光二极管显示面板包括一第一玻璃基板106、一第二玻璃基板108及一有机发光二极管层110(高分子发光二极管层,PLED)及薄膜晶体管线路层位在该第一玻璃基板106及第二玻璃基板108之间，以及多个透明电极线路114位在第一玻璃基板106及第二玻璃基板108之间，第二基板22的金属凸块72透过一异方性导电层116连接至透明电极线路114，其中异方性导电层116内包括多个导电金属粒子117，例如一镍金属粒子、一金金属粒子、一镍-金合金粒子、一银-锡合金粒子、一银金属粒子、一镀金粒子、一镀银粒子及一镀镍粒子。此有机发光二极管显示面板基板包括多个有机发光二极管显示面板，其中此有机发光二极管显示面板可包括一触控功能，金属凸块72的中心线与玻璃基板106边界之间的一最小距离106a介于3微米至10微米之间、介于5微米至15微米之间、介于10微米至25微米之间、介于20微米至40微米之间。
接着切割第二基板22及有机发光二极管显示面板基板，而产生多个封装单元。
本发明的第二种应用：第一种应用的有机发光二极管显示面板基板可被替换成微机电统显示面板(Micro Electro Mechanical Systems,MEMS)基板，如图13所示，此微机电统显示面板包括一第一玻璃基板106、一第二玻璃基板108、一微机电统显示层109及薄膜晶体管线路层位在该第一玻璃基板106及第二玻璃基板108之间，以及多个透明电极线路114位在第一玻璃基板106及第二玻璃基板108之间，第二基板22的金属凸块72透过一异方性导电层116连接至透明电极线路114，其中异方性导电层116内包括多个导电金属粒子117，例如一镍金属粒子、一金金属粒子、一镍-金合金粒子、一银-锡合金粒子、一银金属粒子、一镀金粒子、一镀银粒子及一镀镍粒子。此微机电统显示面板基板包括多个微机电统显示面板，其中此微机电统显示面板可包括一触控功能，金属凸块72的中心线与玻璃基板106边界之间的一最小距离106a介于3微米至10微米之间、介于5微米至15微米之间、介于10微米至25微米之间、介于20微米至40微米之间。
接着切割第二基板22及微机电统显示面板基板，而产生多个封装单元。
本发明的第三种应用：在第二基板22的下表面设置多个发光二极管组件122，第二基板22利用芯片接合玻璃(Chip-On-Glass,COG)方式接合在一液晶显示面板上，此液晶显示面板包括一第一玻璃基板106、一第二玻璃基板108、一液晶显示层111及薄膜晶体管线路层位在该第一玻璃基板106及第二玻璃基板108之间，以及多个透明电极线路114位在第一玻璃基板106及第二玻璃基板108之间，第二基板22的金属凸块72透过一异方性导电层116连接至透明电极线路114，其中异方性导电层116内包括多个导电金属粒子117，例如一镍金属粒子、一金金属粒子、一镍-金合金粒子、一银-锡合金粒子、一银金属粒子、一镀金粒子、一镀银粒子及一镀镍粒子。此液晶显示面板基板包括多个液晶显示面板，其中此液晶显示面板可包括一触控功能，其中此液晶显示面板可包括一触控功能，其中此液晶显示面板包括内嵌式触控(in-cell TFT LCD)薄膜晶体管液晶显示器，另外在第二基板22与液晶显示面板基板之间具有多个光学层128，包括扩散片层、棱镜片层、扩散层(或扩散板)及反射器层。另外，金属凸块72的中心线与玻璃基板106边界之间的一最小距离106a介于3微米至10微米之间、介于5微米至15微米之间、介于10微米至25微米之间、介于20微米至40微米之间。
接着切割第二基板22及液晶显示面板基板，而产生多个封装单元。
本发明的第四种应用：如图15所示，此应用的结构与图14所示的第三种应用结构相似，第二基板22利用覆晶接合方式接合在一液晶显示面板上，此液晶显示面板包括一第一玻璃基板106、一第二玻璃基板108、一非晶硅薄膜晶体管液晶显示层111及薄膜晶体管线路层位在该第一玻璃基板106及第二玻璃基板108之间，其中更包括多个透明电极线路114位在第一玻璃基板106下方表面及多个金属栓塞113在第一玻璃基板106的中，其中该些金属栓塞113分别连接透明电极线路114，其中此第一玻璃基板106的结构可参考本发明第二基板22，第二基板22的金属凸块72透过一焊锡层107连接至金属栓塞113，此焊锡层107的材质包括一金-锡合金层、一锡-银合金层、一锡-银-铜合金层、一铟层、锡-铋合金层、一无铅合金层或一含铅合金层。另外，金属栓塞113与透明电极线路114相互电性连接。此液晶显示面板基板包括多个液晶显示面板，其中此液晶显示面板可包括一触控功能，其中此液晶显示面板包括内嵌式触控(in-cellTFT LCD)薄膜晶体管液晶显示器，另外在第二基板22与液晶显示面板基板之间具有多个光学层128，包括扩散片层、棱镜片层、扩散层(或扩散板)及反射器层。金属凸块72的中心线与玻璃基板106边界之间的一最小距离106a介于30微米至100微米之间、介于50微米至150微米之间、介于100微米至250微米之间、介于5微米至300微米之间。
本发明的第五种应用：如图16所示，此第五种应用与上述第四种应用相似，差异在于以一有机发光二极管层110(高分子发光二极管层,PLED)取代第四种应用结构中的非晶硅薄膜晶体管液晶显示层111，此第二基板22利用覆晶接合方式接合至在一有机发光二极管显示面板上，此有机发光二极管显示面板包括一第一玻璃基板106、一第二玻璃基板108、一有机发光二极管层110及薄膜晶体管线路层位在该第一玻璃基板106及第二玻璃基板108之间，其中更包括多个透明电极线路114位在第一玻璃基板106下方表面及多个金属栓塞113在第一玻璃基板106的中，其中该些金属栓塞113分别连接透明电极线路114，其中此第一玻璃基板106的结构可参考本发明第二基板22，第二基板22的金属凸块72透过一焊锡层107连接至金属栓塞113，此焊锡层107的材质包括一金-锡合金层、一锡-银合金层、一锡-银-铜合金层、一铟层、锡-铋合金层、一无铅合金层或一含铅合金层。另外，金属栓塞113与透明电极线路114相互电性连接。此有机发光二极管显示面板基板包括多个有机发光二极管显示面板，其中此有机发光二极管显示面板可包括一触控功能，其中此有机发光二极管显示面板可包括内嵌式触控(in-cell TFT LCD)薄膜晶体管液晶显示器。金属凸块72的中心线与玻璃基板106边界之间的一最小距离106a介于30微米至100微米之间、介于50微米至150微米之间、介于100微米至250微米之间、介于5微米至300微米之间。
本发明的第六种应用：如第17a图所示，第二基板22可为有机发光二极管显示面板的一部分，此有机发光二极管显示面板基板包括第二基板22及一第二玻璃基板108，以及一有机发光二极管层110及薄膜晶体管线路层位在该第二基板22及第二玻璃基板108之间，其中第二基板22内的金属栓塞21可透过第一金属层26连接至透明电极线路114，此有机发光二极管显示面板基板包括多个有机发光二极管显示面板，其中此有机发光二极管显示面板可包括一触控功能，其中此有机发光二极管显示面板可包括内嵌式触控(in-cell TFTLCD)薄膜晶体管液晶显示器。
如第17b图所示，第六种应用中的有机发光二极管显示面板结构可包括多个薄膜晶体管线路层700及多个有机发光组件800在第二基板22及第二玻璃基板108之间，其中薄膜晶体管线路层700包括一缓冲层702形成在第二基板22上，一第一闸极电极层704a及一第一源极电极层704b形成在缓冲层702上，一第一绝缘层706形成在第一闸极电极层704a、第一源极电极层704b及缓冲层702上，一氧化半导体层710形成在第一绝缘层706、第一闸极电极层704a及第一源极电极层704b上，氧化半导体层710经第一绝缘层706的开口连接至第一源极电极层704b，一第二绝缘层712形成在氧化半导体层710及第一绝缘层706上，一第二闸极电极层714a及一第二源极电极层714b形成在第二绝缘层712上，第二源极电极层714b0经第二绝缘层712的开口连接至氧化半导体层710，一保护层716形成在第二闸极电极层714a、第二源极电极层714b及第二绝缘层712上，有机发光组件800形成在保护层716上，且经保护层716的开口连接至第二源极电极层714b。
此氧化半导体层710的材质可包括氧化锌(ZnO)。ZnO可掺杂有选自以下构成的群组的至少一种离子：镓(Ga)、铟(In)、锡(Sn)、锆(Zr)、铪(Hf)、镉(Cd)、镁(Mg)、钒(V)，而第一闸极电极层704a、第一源极电极层704b、第二闸极电极层714a及第二源极电极层714b的材质可包括钨(W)、钛(Ti)、钼(Mo)、银(Ag)、钽(Ta)、铝(Al)、铜(Cu)、金(Au)、铬(Cr)、铌(Nb)或其合金。
有机发光组件800包括一阳极层802、一阴极层804及一有机发光层806，其中有机发光层806在阳极层802及阴极层804之间，其中阳极层802形成在保护层716上且连接至第二源极电极层714b，一第三绝缘层808形成在保护层716及阳极层802层，接着在第三绝缘层808形成一开口在阳极层802上，形成有机发光层806在第三绝缘层808的开口中，接着形成阴极层804在第三绝缘层808及有机发光层806上，其中可在缓冲层702、第一绝缘层70、第二绝缘层712及保护层716形成开口且形成一导电层，经由导电层使阳极层802连接至第二基板22内的金属栓塞21，另外可在缓冲层702、第一绝缘层706、第二绝缘层712、保护层716及第三绝缘层808形成开口且形成导电层，经由导电层使阴极层804连接至第二基板22内的金属栓塞21，另外，缓冲层702、第一绝缘层706、第二绝缘层712、保护层716及第三绝缘层808的材质可包括聚亚酰胺(polyimide)、聚酰胺(polyamide)、压克力树脂(acryl resin)、苯环丁烯(benzocyclobutene)、苯酚树脂(phenol resin)、氧化硅层(缓冲层702材质)、氮氧化硅层(缓冲层702材质)。
阳极层802的材质可包括氧化铟锡(indium tin oxide,ITO)、氧化铟锌(indiumzinc oxide,IZO)、氧化锌(zinc oxide,ZnO)、三氧化二铟(indium oxide,In2O3)、氧化铟镓(indium gallium oxide,IGO)、以及氧化铝锌(aluminum zinc oxide,AZO)所组成群组的至少一透明材料，或是铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)、以及铜(Cu)所组成群组的至少一金属，而阴极层804的材质可包括氧化铟锡(indiumtin oxide,ITO)、氧化铟锌(indiumzinc oxide,IZO)、氧化锌(zinc oxide,ZnO)、三氧化二铟(indium oxide,In2O3)、氧化铟镓(indium gallium oxide,IGO)、以及氧化铝锌(aluminum zinc oxide,AZO)所组成群组的至少一透明材料。
有机发光层806可进一步包括电洞注入层、电洞传输层、电子传输层、电子注入层。有机发光层806的材质可包含咔唑联苯(carbazole biphenyl,CBP)或1,3-双(咔唑-9-基)苯(mCP)的主体(host)材料，以及包含选自由二(1-苯基异喹啉)(乙酰丙酮)合铱
(III)(bis(1-phenylisoquinoline)(acetylacetonate)iridium,PIQIr(acac))、二(1-苯基喹啉)(乙酰丙酮)合铱
(III)(bis(1-phenylquinoline)(acetylacetonate)iridium,PQIr(acac))、三(1-苯基喹啉)合铱(III)(tris(1-phenylquinoline)iridium,PQIr)、以及八乙基卟吩铂(octaethylporphyrin platinum,PtOEP)所组成群组的至少一磷光材料的掺杂剂材料、三(二苯甲酰基甲烷)(o-菲罗啉)铕
(III))(tris(dibenzoylmethane)(o-phenanthroline)europium(III),PED：Eu(DBM)3(Phen))或苝(perylene)的荧光材料所形成。电洞传输层可由N,N'-二(萘-1-基)-N,N'-二苯基联苯(N,N'-Di(naphthalene-1-yl)-N,N'-diphenylbenzidine,NPB)或聚(2,4-二氧乙基噻吩)(PEDOT)所形成。电洞注入层可由铜钛菁(copper phthalocyanine,CuPc)或4,4',4"-三(N-(3-甲基苯基)-N-苯基氨基)三苯胺(4,4',4"-tris(N-(3-methylphenyl)-N-phenylamino)triphenylamine,MTDATA)所形成。
如第18图及第19图所示，上述第1种至第6种应用所产生的显示面板封装结构为一无外框显示器面板119，此无外框显示器119包括一显示区119a，此显示区119a具有四显示边界119b，其中显示边界119b与无外框显示器面板119的侧边边界之间的距离小于15微米、小于20微米、小于30微米、小于50微米或小于100微米，此无外框显示器面板119可设置在一显示器装置125的壳体123内，另外也可设置一些组件在此显示器装置125内(或是设置在第二基板22上)，这些组件例如是一扬声器组件、一电池组件、一麦克风组件、一信号接收器组件、一无线信号接收组件或一无线信号发送组件。
如图17所示，显示器装置125包括多个连接端127在壳体123上，其中该些连接端127包括讯号连接端、一电源连接端及一接地连接端，该显示器装置125可与另一显示器装置125b组装结合成另一更大的显示器装置129，其中组装时显示器装置125的连接端127与另一显示器装置125b的连接端127相互连接，本发明的多个显示器装置125可组装结合成一大型的显示器装置，例如组装成为一广告招牌，或本发明的多个显示器装置125可作为在建筑物的墙上的瓷砖，或是可作为一魔术方块中表面的显示组件。
已被讨论的组件、步骤、特征、利益及优点仅只是说明而已。其中均未而关于彼等的讨论亦未意欲以任何方式限制保护的范围。许多其他具体实施例亦意欲涵盖在内。其包括具有较少、附加及/或不同组件、步骤、特征、利益及优点的具体实施例。其亦包括其中组件及/或步骤以不同方式排列及/或顺序的具体实施例。
在阅读本发明揭示内容时，熟谙此艺者将明了的是，本发明揭示内容的具体实施例可在计算机硬件、软件、固件或其任何组合及在一或多个网络上施行或藉其帮助。适当软件可包括计算机可读取或机器可读取的指令，关于进行设计及/或控制根据本发明揭示内容制造芯片结构的方法与技术(及其部份)。可利用任何适当软件语言(机器相关性或机器无关)。再者，本发明揭示内容的具体实施例可被包含在各种讯号(signal)中或藉其进行，例如，如于无线RF或IR通信连结上传输或自因特网下载。
除非另有述及，否则经叙述于本专利说明书中的所有度量值、数值、等级、位置、程度、大小及其他规格，包括在下文请求项中，为近似或额定值，而未必精确；其意欲具有合理范围，其与其有关联的功能及与此项技艺中所常用与其相关者一致。
已被陈述或说明者的中全无意欲或应被解释为会造成任何组件、步骤、特征、目的、利益、优点或公开的相当事物的专用，而不管其是否被叙述于请求项中。
以上说明对本发明而言只是说明性的，而非限制性的，本领域普通技术人员理解，在不脱离以下所附权利要求所限定的精神和范围的情况下，可做出许多修改，变化，或等效，但都将落入本发明的保护范围内。

Claims (10)

1.一种封装结构，其特征在于，包括：
一第一玻璃基板，具有一第一表面及一第二表面，该第二表面相对且平行于该第一表面，其中第一玻璃基板设有多个金属栓塞，多个金属栓塞贯穿该第一玻璃基板，该多个金属栓塞的上表面与该第一表面共平面，该多个金属栓塞的下表面与该第二表面共平面；
一金属线路层，设置在该第一玻璃基板上并连接该多个金属栓塞其中之一，该金属线路层具有一位于该第二表面下方的第一金属层及一位于该第一金属层下方的最底层绝缘介电层；
一第一金属凸块，设置在该第一玻璃基板下并连接该金属线路层，其中该第一金属凸块位于该最底层绝缘介电层及该第一金属层下方，该第一金属凸块经由该最底层绝缘介电层的一开口及该第一金属层连接至该多个金属栓塞其中之一，该第一金属凸块具有一第二金属层及一第三金属层，该第二金属层位于该最底层绝缘介电层的该开口内，该第三金属层位于最底层绝缘介电层的表面下；
一第一芯片，位于该第一表面上方且经由其中之一该多个金属栓塞及该第一金属层连接至该第一金属凸块；以及
一有机发光二极管显示面板，具有一第二玻璃基板，该第二玻璃基板位于该第一玻璃基板及该第一芯片下方，其中该第一金属凸块位于该第一玻璃基板与该第二玻璃基板之间且经由一导电层连接至该有机发光二极管显示面板的一电连接点，其中该导电层位于该第一玻璃基板与该第二玻璃基板之间且直接连接该电连接点及该第一金属凸块。
2.如权利要求1所述的封装结构，其特征在于，该多个金属栓塞包括一铜层。
3.如权利要求1所述的封装结构，其特征在于，该第一金属凸块包括一金层。
4.如权利要求1所述的封装结构，其特征在于，该第一金属凸块的中心线与第二玻璃基板的一边界之间的一最小距离介于5微米至300微米之间。
5.如权利要求1所述的封装结构，其特征在于，该金属线路层包括一铜层。
6.如权利要求1所述的封装结构，其特征在于，该第一芯片包括一中央处理单元芯片。
7.如权利要求1所述的封装结构，其特征在于，第一芯片包括一逻辑芯片。
8.如权利要求1所述的封装结构，其特征在于，更包括位于该第一表面上的一第二芯片及多个被动元件，其中该第二芯片的一第一连接点电性连接至其中之一该多个金属栓塞，该多个被动元件的一第二连接点电性连接至其中之一该多个金属栓塞。
9.如权利要求1所述的封装结构，其特征在于，每一金属栓塞的上表面及下表面的宽度相同。
10.如权利要求1所述的封装结构，其特征在于，每一金属栓塞的上表面及下表面的面积相同。
CN201610820010.9A 2015-09-16 2016-09-13 玻璃基板封装及其制造方法 Active CN107046018B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562219249P 2015-09-16 2015-09-16
US62/219,249 2015-09-16
US15/261,956 2016-09-11
US15/261,956 US10622310B2 (en) 2012-09-26 2016-09-11 Method for fabricating glass substrate package

Publications (2)

Publication Number Publication Date
CN107046018A CN107046018A (zh) 2017-08-15
CN107046018B true CN107046018B (zh) 2020-06-02

Family

ID=59256890

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610820010.9A Active CN107046018B (zh) 2015-09-16 2016-09-13 玻璃基板封装及其制造方法

Country Status (2)

Country Link
CN (1) CN107046018B (zh)
TW (1) TWI675440B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI653728B (zh) * 2017-05-26 2019-03-11 南茂科技股份有限公司 指紋辨識晶片的封裝結構及其製造方法
US11864315B2 (en) * 2019-11-29 2024-01-02 Mediatek Inc. Vertical interconnection structure of a multi-layer substrate

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1026744A1 (en) * 1999-01-14 2000-08-09 Sony Corporation Video display and manufacturing method therefor
CN1921095A (zh) * 2005-08-24 2007-02-28 三星电子株式会社 半导体芯片、显示屏板及其制造方法
JP2009170941A (ja) * 2009-05-01 2009-07-30 Shinko Electric Ind Co Ltd キャパシタ実装配線基板
CN102668068A (zh) * 2009-12-17 2012-09-12 英特尔公司 用于集成电路设备的玻璃芯衬底及其制造方法
CN103154188A (zh) * 2010-10-06 2013-06-12 夏普株式会社 发光材料和使用其的有机发光元件、波长变换发光元件、光变换发光元件、有机激光二极管发光元件、色素激光器、显示装置以及照明装置
CN102214051B (zh) * 2010-04-06 2015-12-16 三星电子株式会社 触摸面板中补偿寄生电容的方法和设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW537498U (en) * 2002-02-08 2003-06-11 Ritdisplay Corp Package structure of organic light emitting diode panel
US7575959B2 (en) * 2004-11-26 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101329931B1 (ko) * 2006-04-25 2013-11-28 니혼도꾸슈도교 가부시키가이샤 배선기판
US20130242493A1 (en) * 2012-03-13 2013-09-19 Qualcomm Mems Technologies, Inc. Low cost interposer fabricated with additive processes

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1026744A1 (en) * 1999-01-14 2000-08-09 Sony Corporation Video display and manufacturing method therefor
CN1921095A (zh) * 2005-08-24 2007-02-28 三星电子株式会社 半导体芯片、显示屏板及其制造方法
JP2009170941A (ja) * 2009-05-01 2009-07-30 Shinko Electric Ind Co Ltd キャパシタ実装配線基板
CN102668068A (zh) * 2009-12-17 2012-09-12 英特尔公司 用于集成电路设备的玻璃芯衬底及其制造方法
CN102214051B (zh) * 2010-04-06 2015-12-16 三星电子株式会社 触摸面板中补偿寄生电容的方法和设备
CN103154188A (zh) * 2010-10-06 2013-06-12 夏普株式会社 发光材料和使用其的有机发光元件、波长变换发光元件、光变换发光元件、有机激光二极管发光元件、色素激光器、显示装置以及照明装置

Also Published As

Publication number Publication date
CN107046018A (zh) 2017-08-15
TWI675440B (zh) 2019-10-21
TW201712812A (zh) 2017-04-01

Similar Documents

Publication Publication Date Title
US11894306B2 (en) Chip package
US20240071884A1 (en) Alternative surfaces for conductive pad layers of silicon bridges for semiconductor packages
US9761514B2 (en) Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US9698051B2 (en) Semiconductor chips having through silicon vias and related fabrication methods and semiconductor packages
CN103187396B (zh) 具有无半导体通孔的超薄中介片的半导体封装件
US8866258B2 (en) Interposer structure with passive component and method for fabricating same
US8552554B2 (en) Heat dissipation structure for electronic device and fabrication method thereof
CN102148203B (zh) 半导体芯片以及形成导体柱的方法
US9941220B2 (en) Integrated circuit
CN107046018B (zh) 玻璃基板封装及其制造方法
US20050179120A1 (en) Process for producing semiconductor device, semiconductor device, circuit board and electronic equipment
US9673125B2 (en) Interconnection structure
KR100577527B1 (ko) 고주파 소자 및 그 제조 방법
JP2010251707A (ja) 配線基板及び半導体装置
US8278755B2 (en) Heat dissipation structure for electronic device and fabrication method thereof
US11121065B2 (en) Semiconductor packaging structure with antenna assembly
US7696615B2 (en) Semiconductor device having pillar-shaped terminal
KR20170086210A (ko) 스택 패키지 및 그 제조방법
TW201921626A (zh) 配線基板、零件構裝配線基板、半導體裝置及配線基板的製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant