JP2008160042A - 多層基板 - Google Patents
多層基板 Download PDFInfo
- Publication number
- JP2008160042A JP2008160042A JP2006350422A JP2006350422A JP2008160042A JP 2008160042 A JP2008160042 A JP 2008160042A JP 2006350422 A JP2006350422 A JP 2006350422A JP 2006350422 A JP2006350422 A JP 2006350422A JP 2008160042 A JP2008160042 A JP 2008160042A
- Authority
- JP
- Japan
- Prior art keywords
- layers
- multilayer substrate
- pressure
- conductive material
- sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0104—Properties and characteristics in general
- H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/068—Features of the lamination press or of the lamination process, e.g. using special separator sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49163—Manufacturing circuit on or in base with sintering of base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】多層基板100は、熱可塑性材料によって形成された絶縁層111と、導電材料が所定の回路パターンにパターニングされた導電層112とが交互に積層された状態で、これら絶縁層111及び導電層112を有する。また、多層基板100は、絶縁層111を介して隣接する配線パターン同士を電気的に接続するための層間接続部114を有する。多層基板100の左方部及び右方部においては、回路パターンとして導電材料が残されている層数が多い一方、多層基板100の中央部においては、上記層数が少ない。そうした層数の少ない多層基板100の中央部に、凹部142が形成されている。
【選択図】図6
Description
Claims (7)
- 熱可塑性材料によって形成された絶縁層と、導電材料が所定の回路パターンにパターニングされた導電層とが交互に積層され、かつ、前記絶縁層を介して隣接する配線パターン同士を電気的に接続するための層間接続材料が前記絶縁層のビアホール内に充填された状態で、熱プレス盤によって一括して加熱・加圧されることで形成される多層基板であって、
前記多層基板の積層方向において、前記回路パターンとして前記導電材料が残されている層数が最も多い部位における最大層数を基準とし、その最大層数よりも少ない層数の導電材料が残されている部位に対応して、当該多層基板の表面及び裏面の少なくとも一面に凹部が形成されていることを特徴とする多層基板。 - 前記凹部は、残された前記導電材料が、前記最大層数よりも所定層数以上少ない部位に対応して形成されていることを特徴とする請求項1に記載の多層基板。
- 前記層間接続材料は、2種類以上の金属粒子を含み、前記熱プレス盤による加熱・加圧によって、前記2種類以上の金属粒子が合金化するものであり、
前記凹部は、残された前記導電材料が、前記最大層数よりも少なく、かつ少なくとも1つの前記層間接続材料を充填したビアホールが形成された部位に対応して形成されていることを特徴とする請求項1または2に記載の多層基板。 - 前記凹部は、残された前記導電材料の層数に応じた深さで形成されていることを特徴とする請求項1〜3のいずれか一項に記載の多層基板。
- 前記凹部は、残された前記導電材料の層数が少ないほど深く形成されていることを特徴とする請求項4に記載の多層基板。
- 前記凹部は、当該多層基板の表面及び裏面のいずれか一面にのみ形成されていることを特徴とする請求項1〜5のいずれか一項に記載の多層基板。
- 前記凹部は、当該多層基板の表面及び裏面の両面に形成されていることを特徴とする請求項1〜5のいずれか一項に記載の多層基板。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006350422A JP4840132B2 (ja) | 2006-12-26 | 2006-12-26 | 多層基板の製造方法 |
US11/882,132 US8143529B2 (en) | 2006-12-26 | 2007-07-31 | Laminated multi-layer circuit board |
TW096129840A TWI344807B (en) | 2006-12-26 | 2007-08-13 | Laminated multi-layer circuit board |
CN200710153791.1A CN101212870B (zh) | 2006-12-26 | 2007-09-25 | 一种叠置的多层电路板及其制造方法 |
DE102007058497.2A DE102007058497B4 (de) | 2006-12-26 | 2007-12-05 | Mehrschichtige Leiterplatte und Verfahren zum Herstellen einer mehrschichtigen Leiterplatte |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006350422A JP4840132B2 (ja) | 2006-12-26 | 2006-12-26 | 多層基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008160042A true JP2008160042A (ja) | 2008-07-10 |
JP4840132B2 JP4840132B2 (ja) | 2011-12-21 |
Family
ID=39477841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006350422A Expired - Fee Related JP4840132B2 (ja) | 2006-12-26 | 2006-12-26 | 多層基板の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8143529B2 (ja) |
JP (1) | JP4840132B2 (ja) |
CN (1) | CN101212870B (ja) |
DE (1) | DE102007058497B4 (ja) |
TW (1) | TWI344807B (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009177021A (ja) * | 2008-01-25 | 2009-08-06 | Panasonic Electric Works Co Ltd | 多層板の製造方法 |
WO2014103510A1 (ja) * | 2012-12-26 | 2014-07-03 | 株式会社村田製作所 | 多層基板及びその製造方法 |
WO2014125894A1 (ja) * | 2013-02-15 | 2014-08-21 | 株式会社村田製作所 | 積層回路基板 |
WO2016080141A1 (ja) * | 2014-11-17 | 2016-05-26 | 株式会社村田製作所 | 部品内蔵基板および部品内蔵基板の製造方法 |
WO2019044857A1 (ja) * | 2017-08-29 | 2019-03-07 | 大日本印刷株式会社 | 配線基板、部品実装配線基板、半導体装置および配線基板の製造方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100999506B1 (ko) * | 2008-09-09 | 2010-12-09 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조 방법 |
CN103687307B (zh) * | 2012-09-07 | 2016-08-10 | 富葵精密组件(深圳)有限公司 | 压合治具、压合装置及使用该压合装置的补强板压合方法 |
WO2015015975A1 (ja) * | 2013-07-30 | 2015-02-05 | 株式会社村田製作所 | 多層基板および多層基板の製造方法 |
KR101753225B1 (ko) | 2015-06-02 | 2017-07-19 | 에더트로닉스코리아 (주) | Lds 공법을 이용한 적층 회로 제작 방법 |
US10439272B1 (en) | 2015-11-23 | 2019-10-08 | Ethertronics, Inc. | Beam steering system configured for multi-client network |
CN112449514B (zh) * | 2019-08-31 | 2022-12-20 | 鹏鼎控股(深圳)股份有限公司 | 多层线路板及其制作方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003264369A (ja) * | 2002-03-07 | 2003-09-19 | Denso Corp | プリント基板の製造方法及びプリント基板の構造 |
JP2003273511A (ja) * | 2001-07-04 | 2003-09-26 | Denso Corp | プレス工法およびプレス用部材の作製方法 |
JP2004111702A (ja) * | 2002-09-19 | 2004-04-08 | Denso Corp | 配線基板およびその製造方法 |
JP2004127970A (ja) * | 2002-09-30 | 2004-04-22 | Denso Corp | 多層基板用素板の製造方法およびその素板を用いた多層基板の製造方法 |
JP2005005684A (ja) * | 2003-05-20 | 2005-01-06 | Matsushita Electric Ind Co Ltd | 多層基板及びその製造方法 |
JP2006049502A (ja) * | 2004-08-03 | 2006-02-16 | Denso Corp | 多層基板の製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8403755A (nl) * | 1984-12-11 | 1986-07-01 | Philips Nv | Werkwijze voor de vervaardiging van een meerlaags gedrukte bedrading met doorverbonden sporen in verschillende lagen en meerlaags gedrukte bedrading vervaardigd volgens de werkwijze. |
WO1999034654A1 (fr) * | 1997-12-29 | 1999-07-08 | Ibiden Co., Ltd. | Plaquette a circuits imprimes multicouche |
MY144573A (en) * | 1998-09-14 | 2011-10-14 | Ibiden Co Ltd | Printed circuit board and method for its production |
JP3788917B2 (ja) * | 2001-04-02 | 2006-06-21 | 日東電工株式会社 | フレキシブル多層配線回路基板の製造方法 |
KR100488412B1 (ko) * | 2001-06-13 | 2005-05-11 | 가부시키가이샤 덴소 | 내장된 전기소자를 갖는 인쇄 배선 기판 및 그 제조 방법 |
JP2004087944A (ja) | 2002-08-28 | 2004-03-18 | Denso Corp | ロゴマーク付き基板の製造方法 |
TWI233771B (en) * | 2002-12-13 | 2005-06-01 | Victor Company Of Japan | Flexible rigid printed circuit board and method of fabricating the board |
JP4029759B2 (ja) * | 2003-04-04 | 2008-01-09 | 株式会社デンソー | 多層回路基板およびその製造方法 |
TW200505304A (en) * | 2003-05-20 | 2005-02-01 | Matsushita Electric Ind Co Ltd | Multilayer circuit board and method for manufacturing the same |
-
2006
- 2006-12-26 JP JP2006350422A patent/JP4840132B2/ja not_active Expired - Fee Related
-
2007
- 2007-07-31 US US11/882,132 patent/US8143529B2/en not_active Expired - Fee Related
- 2007-08-13 TW TW096129840A patent/TWI344807B/zh not_active IP Right Cessation
- 2007-09-25 CN CN200710153791.1A patent/CN101212870B/zh not_active Expired - Fee Related
- 2007-12-05 DE DE102007058497.2A patent/DE102007058497B4/de not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003273511A (ja) * | 2001-07-04 | 2003-09-26 | Denso Corp | プレス工法およびプレス用部材の作製方法 |
JP2003264369A (ja) * | 2002-03-07 | 2003-09-19 | Denso Corp | プリント基板の製造方法及びプリント基板の構造 |
JP2004111702A (ja) * | 2002-09-19 | 2004-04-08 | Denso Corp | 配線基板およびその製造方法 |
JP2004127970A (ja) * | 2002-09-30 | 2004-04-22 | Denso Corp | 多層基板用素板の製造方法およびその素板を用いた多層基板の製造方法 |
JP2005005684A (ja) * | 2003-05-20 | 2005-01-06 | Matsushita Electric Ind Co Ltd | 多層基板及びその製造方法 |
JP2006049502A (ja) * | 2004-08-03 | 2006-02-16 | Denso Corp | 多層基板の製造方法 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009177021A (ja) * | 2008-01-25 | 2009-08-06 | Panasonic Electric Works Co Ltd | 多層板の製造方法 |
WO2014103510A1 (ja) * | 2012-12-26 | 2014-07-03 | 株式会社村田製作所 | 多層基板及びその製造方法 |
WO2014125894A1 (ja) * | 2013-02-15 | 2014-08-21 | 株式会社村田製作所 | 積層回路基板 |
US9980383B2 (en) | 2013-02-15 | 2018-05-22 | Murata Manufacturing Co., Ltd. | Laminated circuit substrate |
WO2016080141A1 (ja) * | 2014-11-17 | 2016-05-26 | 株式会社村田製作所 | 部品内蔵基板および部品内蔵基板の製造方法 |
US10231342B2 (en) | 2014-11-17 | 2019-03-12 | Murata Manufacturing Co., Ltd. | Component built-in substrate |
WO2019044857A1 (ja) * | 2017-08-29 | 2019-03-07 | 大日本印刷株式会社 | 配線基板、部品実装配線基板、半導体装置および配線基板の製造方法 |
JPWO2019044857A1 (ja) * | 2017-08-29 | 2020-10-15 | 大日本印刷株式会社 | 配線基板、部品実装配線基板、半導体装置および配線基板の製造方法 |
JP7184041B2 (ja) | 2017-08-29 | 2022-12-06 | 大日本印刷株式会社 | 配線基板および半導体装置 |
JP2023025093A (ja) * | 2017-08-29 | 2023-02-21 | 大日本印刷株式会社 | 配線基板および半導体装置 |
JP7400927B2 (ja) | 2017-08-29 | 2023-12-19 | 大日本印刷株式会社 | 配線基板および半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
TWI344807B (en) | 2011-07-01 |
DE102007058497A1 (de) | 2008-07-10 |
US8143529B2 (en) | 2012-03-27 |
DE102007058497B4 (de) | 2015-04-02 |
JP4840132B2 (ja) | 2011-12-21 |
TW200829114A (en) | 2008-07-01 |
US20080149374A1 (en) | 2008-06-26 |
CN101212870A (zh) | 2008-07-02 |
CN101212870B (zh) | 2010-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4840132B2 (ja) | 多層基板の製造方法 | |
JP2006073763A (ja) | 多層基板の製造方法 | |
JP2012079994A (ja) | 部品内蔵プリント配線板およびその製造方法 | |
WO2007114111A1 (ja) | 多層配線基板とその製造方法 | |
CN107950081B (zh) | 印刷电路板的制造方法 | |
CN100466883C (zh) | 电路基板及其制造方法 | |
JP2005072187A (ja) | 多層回路基板およびその製造方法 | |
TWI231168B (en) | Multi-layer printed circuit board and method for manufacturing the same | |
JP4548210B2 (ja) | 多層回路基板の製造方法 | |
TWI245354B (en) | Flexible circuit board, method for making the same, flexible multi-layer wiring circuit board, and method for making the same | |
JP2009246146A (ja) | 回路基板の製造方法 | |
JP4797742B2 (ja) | 多層配線基板とその製造方法 | |
JP4175192B2 (ja) | 多層基板の製造方法 | |
CN102281711A (zh) | 叠层电路基板以及基板制造方法 | |
JP6516065B2 (ja) | 樹脂多層基板の製造方法 | |
JP2007266165A (ja) | 多層配線基板の製造方法 | |
JP2008172030A (ja) | 多層回路基板の製造方法 | |
JP4824972B2 (ja) | 回路配線基板及びその製造方法 | |
JP4816442B2 (ja) | 半導体装置実装パッケージ用多層配線板の製造方法 | |
JP2005129727A (ja) | 多層配線基板及びその製造方法 | |
JP2007329244A (ja) | 積層回路配線基板の製造方法 | |
JP5483920B2 (ja) | プリント基板の製造方法 | |
JP2009038191A (ja) | 多層配線基板とその製造方法 | |
JP2009218553A (ja) | プレスシートおよびこれを用いた立体プリント配線板の製造方法 | |
JP4797743B2 (ja) | 多層配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110411 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110919 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |