JP5483920B2 - プリント基板の製造方法 - Google Patents
プリント基板の製造方法 Download PDFInfo
- Publication number
- JP5483920B2 JP5483920B2 JP2009104032A JP2009104032A JP5483920B2 JP 5483920 B2 JP5483920 B2 JP 5483920B2 JP 2009104032 A JP2009104032 A JP 2009104032A JP 2009104032 A JP2009104032 A JP 2009104032A JP 5483920 B2 JP5483920 B2 JP 5483920B2
- Authority
- JP
- Japan
- Prior art keywords
- post
- conductor circuit
- insulating base
- base material
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
Description
そこで、両面基板の層間接続を確保する方法として、導電材料からなる接続粒子を絶縁基材に形成した貫通穴(ビア)に配置し、この絶縁材料の両面に導電部材を重ね合わせて加熱、加圧して導電部材間を電気的に接続して両面プリント基板用材料を形成し、次いで導電部材に回路パターンを形成した両面プリント基板が知られている。(特許文献1)。
更に、プリント基板用材料の両面が平坦であっても、その後に形成される回路の高さ分だけプリント基板の両面に凹凸ができることとなり、即ち、プリント基板両面の平坦化は困難であった。
板状体の導電層は、この層上の微細孔によって、メッキにより形成する導体回路を固定するアンカー効果が得られ、形成させる導体回路が微細であってもポストの形成時や絶縁基材への埋め込み転写時にも導体回路を保持して回路ずれや剥がれを防止する。
絶縁基材に第1及び第2導体回路が埋め込まれることによって、基板厚みは、絶縁基材の厚みによってほぼ決定され、導体回路の厚み分プリント基板の厚みを薄くすることができる。逆に言えば、プリント基板の厚みを維持しながら、絶縁基材の厚みを厚くすることができ、基板強度を高めることができる。
更に、請求項3に係る発明によれば、第3支持部材とこれに剥離可能に積層された第3導電層とからなる第3板状体を準備する工程1aと、第3導電層上に所要パターンの第3導体回路を形成する工程2aと、第3導体回路上にポストを形成する工程3aと、第1及び第2導体回路のいずれか一方側及び第3導体回路に介在させる絶縁基材の、第3導体回路上に形成させたポスト位置に対応する位置にポスト貫通孔を形成する工程4aと、半硬化状態であって、前記ポストに相当する孔が設けられた絶縁基材を準備し、第3板状体に形成された第3導体回路及びポストと前記絶縁基材の第1面及び第2面の少なくとも一方側に露出した導体回路とを、絶縁基材を介在させた状態で所要位置に対向して位置させる工程5aと、加熱及び加圧して、第3導体回路を絶縁基材の積層後外面側に埋め込ませると共に、絶縁基材を貫通させたポストにより前記一方側に露出した導体回路と第3導体回路の層間を電気的に接続させた後、絶縁基材を硬化させる工程6aとを備えることを特徴とするプリント基板の製造方法が提供される。
先ず、本発明に係るプリント基板の製造方法により得られるリジット両面プリント基板A0について、同基板A0を模式的に示した図1を参照して説明する。
両面プリント基板A0は、絶縁層である1枚の絶縁基材1と、その下面(第1面)1aと上面(第2面)1bにそれぞれ所要パターンが形成された導体回路2a、2bと、導体回路2a、2bを金属間結合により電気的に接続するポスト3aにより構成されている。
本発明のポスト3aは、後述するように、メッキレジストの孔にメッキで形成させるので、B2it法で形成させたビットの形状とは異なり、基端から先端まで略同じ外径の円柱状をなしている。従って、ポスト3aの基端は、導体回路2aにメッキによる接合がなされ、先端は、導体回路2bに加熱・加圧による金属間結合がなされており、ポスト3aは、導体回路2a、2b間を電気的に確実に接続している。
導体回路2a、2bの露出回路面は、用途に応じ種々の形状をしてそれぞれ回路パターンの一部をなしており、例えば表面実装される部品の端子形状に合致させたパッド形状、ポストと接合されるランド形状、パッドやランド間を接続する配線形状等に形成されている。
本発明方法は、いわゆる単板プレス法(転写法)と呼ばれるもので、図2は、単板としての役割を担う板状体4の断面図を示す。
この板状体4は、導電材料から成る導電層4Aとこの導電層4Aよりも厚い支持部材4Bを剥離可能に積層した2層構造となっており、工程1により準備される。この導電層4Aは、回路パターンを形成して積層した後に支持部材4B及び回路パターンから剥がすので、支持部材4B及び回路パターンから剥がし易い素材であればよく、又、最終製品であるプリント基板A0から選択エッチングで除去することになるので、回路パターンの形成に支障がない程度の厚みであればよい。導電層4Aとしては、特に限定されないが、例えばニッケルなどが好適である。導電層4Aは、ニッケル等を支持部材4Bにめっきして形成してもよいし、ニッケル箔を支持部材4Bに貼着するようにしてもよい。また、この支持部材4Bは導電層4Aを支持するための支持材であって、必ずしも導電材料である必要はないが、例えばSUS板などが好適である。
工程2。この工程は、図3及び4に示されるように、板状体4の導電層4Aの上に、限定されるものではないが例えばアディティブ法のパターンメッキ技術などにより第1導体回路2aのパターンAを形成するフォトリソグラフィ工程が好適である。導体回路2aは、前述したパッド、後述するポスト3a(図7参照)と接合させるランド、これらのパッドやランドを接続する配線部等から構成されている。
更に、このレジスト層5Aにより形成された領域に導体回路2aを銅めっきでパターン形成し、図4に示される中間体A2を作製する。
ついで、中間体A2は工程3に移送される。
工程3。この工程は、図5〜図7に示されるように、工程2で得られた中間体A2の第1導体回路2aの一部にポスト3aを形成する工程である。
中間体A2の表面、すなわち、レジスト層5A及び導体回路2aの全体にドライフィルムレジストを塗布し、導体回路2a上のランドにビア部6が形成されるようにレジスト層5Bを形成し、図5に示される中間体A3を作製する。
その後、レジスト層5A及び5Bを除去し、図7に示される第1導体回路2aを備えた中間体A5が得られる。
同様にして、第2導体回路2bが作製される。この導体回路2bは、第1導体回路2aのパターンAとは異なるパターンBを形成するようにパターンメッキにて作製される。そして、導体回路2bには、ポスト3は不要であるから、上述した図2乃至図4に示す工程と類似の工程で作製することができるので、その工程の説明は省略する。
この絶縁基材1は、半硬化状態の樹脂材料からなり、ポスト3aの外周と略等しいポスト貫通孔1cが開いている。絶縁基材1には、通常多数のポスト貫通孔を穿孔する必要があり、従って貫通孔径、位置は組立誤差を考慮して穿孔する必要があるが、後述するように絶縁基材1には加熱、加圧時に樹脂成分が流動するので、厳しい誤差管理は不要である。
工程5。この工程は、第1及び第2導体回路2a、2bを備える中間体A5、A6を、絶縁基材1を介在させた状態で所要位置に対向して配置する。
このようにして、導体回路2a上に形成したポスト3aと導体回路2bとを、加熱加圧下で金属間結合(銅金属同士の原子間結合が得られる状態)させて両者を接合し、これらを電気的に接続させる。その後、絶縁基材1を硬化させ中間体A7を作製する。
上述のように、導電層4Aと支持部材4Bとは剥離可能に貼着されているので、中間体A7から支持部材4Bを物理的に剥離除去することができる。なお、支持部材4Bを剥離するこの工程は、多層化層を積層する場合には、中間体A7の外面片側のみ行うことができる。
導電層4Aのニッケルは銅と異なるエッチングレートであることから選択的にエッチングすることができ、絶縁基材1及び導体回路2a、2bからニッケルの導電層4Aを除去することができる。その結果、絶縁基材1の下面1a及び上面1bにこれらと同一面内で平坦化された導体回路2a及び2b面が露出され、図1に示されるように、導体回路2a及び2bが絶縁基材1に埋め込まれ、ポスト3aを介して層間接続される両面板のプリント基板A0が得られる。
また、ポスト3aによる導体回路2a及び2bの層間接続は、結合力の強い金属間結合なので、導体回路2aと2bとの層間の導通不良を起こしにくくし、両面板プリント基板A0の信頼性向上を図ることができる。
多層化層A9を両面基板A0に積層するにあたり、以下の準備を行う。先ず、図9に示す中間体A7から一方の板状体、図10(a)に示す実施例では、図において下部に位置する第1板状体(4A,4B)だけを除去して中間体A8を準備する。この中間体A8は、図から明らかなように、下面(第1面)1aと同一面に平坦化された導体回路2aの回路面が露出しており、この露出回路面のランド部に後述する多層化層A9のポスト3cが電気的に接合される。
更に、工程4aにおいて、絶縁基材1を準備する。この絶縁基材1にもポスト3cが貫通するビア位置にポスト貫通孔1cが穿孔されている。
工程6a。この工程は、図10(b)に示されるように、上述の工程6と同様に加熱、加圧をして、絶縁部材1にポスト3c及び導体回路2cを埋め込み、導体回路2aと導体回路2cとをポスト3cを介して接続して中間体A10を作製する工程である。
また、中間体A8は支持部材4Bで支持されると共に絶縁基材1は硬化しており、また、中間体A9も支持部材4Bに支持されていることから、3層プリント基板A10′においても両外面が平坦化されることになる。それ故、基板A10′は、更に積層して多層化することも可能である。
上述した工程5と同様に加熱、加圧して導体回路2d及びポスト3dを絶縁基材1に埋め込み、導体回路2bと導体回路2dとをポスト3dを介して接続させて中間体A13を作製し(図11)、両外面から支持部材4B及び導電層4Aを剥離することで、図12に示される4層プリント基板A14を得る。
また、4層プリント基板A14の両外面も平坦化されていることから、必要があれば更に積層することもできる。
以上で本発明の一実施形態についての説明を終えるが、本発明は上記実施形態に限定されるものではなく、本発明の実施形態を逸脱しない範囲で種々の変更ができるものである。
また、工程4a及び5aにおいてプリント基板A0の両側面に積層したが、片面に順次積層することも可能である。
また、3層プリント基板A10′や、4層プリント基板A14においてポスト3aとポスト3cとは導体回路2aの同じ水平位置で上下貫通するように接続するようにしたが(この場合、アース線や電力源として好適)、ポスト3aとポスト3cとはそれぞれ異なる導体回路2aの位置に接続されてもよく、ポスト3aとポスト3dとの位置関係についても同様のことが言える。
1a 絶縁基材の上面
1b 絶縁基材の下面
2a、2b、2c、2d 導体回路
3a、3c、3d ポスト
4 板状体
4A 導電層
4B 支持部材
5A、5B レジスト層
6 ビア部
Claims (3)
- 第1及び第2支持部材とこれらの第1及び第2支持部材のそれぞれに剥離可能に積層された第1及び第2導電層とからなる第1及び第2板状体を準備する工程1と、
前記第1及び第2板状体の各導電層上のそれぞれに所要パターンの第1及び第2導体回路を形成するための回路形成予定領域を提供する第1レジスト層を形成し、前記第1レジスト層により提供された前記回路形成予定領域に前記第1及び第2導体回路をそれぞれ形成する工程2と、
第1導体回路上にポストを形成するためのポスト形成予定領域を提供する第2レジスト層を形成し、前記第2レジスト層により提供された前記ポスト形成予定領域に前記ポストを形成した後、前記第1レジスト層及び前記第2レジスト層を除去する工程3と、
第1及び第2導体回路に介在させる絶縁基材の、第1導体回路上に形成させたポスト位置に対応する位置にポスト貫通孔を形成する工程4と、
第1板状体に形成された第1導体回路及びポストと第2板状体に形成された第2導体回路とを、半硬化状態の絶縁基材を介在させた状態で所要位置に対向して位置させる工程5と、
加熱及び加圧して、絶縁基材の第1面側に第1導体回路を、絶縁基材の第2面側に第2導体回路をそれぞれ埋め込ませると共に、絶縁基材を貫通させたポストにより第1導体回路と第2導体回路の層間を電気的に接続させた後、絶縁基材を硬化させる工程6と、
第1板状体から第1支持部材を除去する工程7と、
第2板状体から第2支持部材を除去する工程8と、
第1及び第2導電層をエッチングにより除去して、絶縁基材の第1面及び第2面にこれらと同一面内で平坦化された第1及び第2導体回路の各回路面を露出させる工程9と、
を備えることを特徴とするプリント基板の製造方法。 - 前記絶縁基材の第1面及び第2面の少なくとも一方側に多層化導体回路層を積層して多層化する工程を備えることを特徴とする、請求項1記載のプリント基板の製造方法。
- 第3支持部材とこれに剥離可能に積層された第3導電層とからなる第3板状体を準備する工程1aと、
第3導電層上に所要パターンの第3導体回路を形成する工程2aと、
第3導体回路上にポストを形成する工程3aと、
第1及び第2導体回路のいずれか一方側及び第3導体回路に介在させる絶縁基材の、第3導体回路上に形成させたポスト位置に対応する位置にポスト貫通孔を形成する工程4aと、
第3板状体に形成された第3導体回路及びポストと前記絶縁基材の第1面及び第2面の少なくとも一方側に露出した導体回路とを、半硬化状態の絶縁基材を介在させた状態で所要位置に対向して位置させる工程5aと、
加熱及び加圧して、第3導体回路を絶縁基材の積層後外面側に埋め込ませると共に、絶縁基材を貫通させたポストにより前記一方側に露出した導体回路と第3導体回路の層間を電気的に接続させた後、絶縁基材を硬化させる工程6aと、
を備えることを特徴とする、請求項2に記載のプリント基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009104032A JP5483920B2 (ja) | 2009-04-22 | 2009-04-22 | プリント基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009104032A JP5483920B2 (ja) | 2009-04-22 | 2009-04-22 | プリント基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010258080A JP2010258080A (ja) | 2010-11-11 |
JP5483920B2 true JP5483920B2 (ja) | 2014-05-07 |
Family
ID=43318687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009104032A Expired - Fee Related JP5483920B2 (ja) | 2009-04-22 | 2009-04-22 | プリント基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5483920B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102060739B1 (ko) * | 2017-07-03 | 2019-12-31 | (주)잉크테크 | 전자파 차폐 기능을 갖는 회로기판과 이의 제조방법 및 이를 이용한 평판 케이블 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08139450A (ja) * | 1994-11-07 | 1996-05-31 | Toshiba Corp | 印刷配線板の製造方法 |
JPH1075063A (ja) * | 1996-09-02 | 1998-03-17 | Oki Purintetsudo Circuit Kk | ポスト接続型プリント配線板の製造方法 |
JPH11112149A (ja) * | 1997-09-30 | 1999-04-23 | Elna Co Ltd | 多層プリント配線板 |
JP3826731B2 (ja) * | 2001-05-07 | 2006-09-27 | ソニー株式会社 | 多層プリント配線基板及び多層プリント配線基板の製造方法 |
JP2009060076A (ja) * | 2007-08-31 | 2009-03-19 | Samsung Electro Mech Co Ltd | 多層プリント基板の製造方法 |
-
2009
- 2009-04-22 JP JP2009104032A patent/JP5483920B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010258080A (ja) | 2010-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4434315B2 (ja) | 多層配線基板の製造方法 | |
JP2005045150A (ja) | 中間接続用配線基材および多層配線基板、ならびにこれらの製造方法 | |
JP2011159855A (ja) | 局所多層回路基板、および局所多層回路基板の製造方法 | |
JP2006165496A (ja) | ビアポストにより層間伝導性を有するパラレル多層プリント基板およびその製造方法 | |
US8453322B2 (en) | Manufacturing methods of multilayer printed circuit board having stacked via | |
JP2010157664A (ja) | 電気・電子部品内蔵回路基板とその製造方法 | |
JP4195619B2 (ja) | 多層配線板およびその製造方法 | |
JP2002319750A (ja) | プリント配線基板、半導体装置、及び、これらの製造方法 | |
JP5483921B2 (ja) | プリント基板の製造方法 | |
JP5483920B2 (ja) | プリント基板の製造方法 | |
KR101205464B1 (ko) | 인쇄회로기판 제조방법 | |
JP4538513B2 (ja) | 多層配線板の製造方法 | |
JP5293692B2 (ja) | フレックスリジッド配線基板及びその製造方法 | |
JP3705370B2 (ja) | 多層プリント配線板の製造方法 | |
JP4684454B2 (ja) | プリント配線基板の製造方法及びプリント配線基板 | |
JP4899409B2 (ja) | 多層プリント配線基板及びその製造方法 | |
JP4824972B2 (ja) | 回路配線基板及びその製造方法 | |
JP2007266165A (ja) | 多層配線基板の製造方法 | |
JP2005064357A (ja) | 多層配線板およびその製造方法 | |
JP2012023100A (ja) | 埋め込み部品具有配線板、埋め込み部品具有配線板の製造方法 | |
JP2007116188A (ja) | 多層プリント配線板及びその製造方法 | |
JP2001308521A (ja) | 多層回路基板の製造方法 | |
JP2007115952A (ja) | インターポーザ基板及びその製造方法 | |
JP3973654B2 (ja) | プリント配線基板の製造方法 | |
KR100657409B1 (ko) | 다층 인쇄회로기판 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120306 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130306 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140218 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5483920 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |