JPH0334427A - 半導体素子用開口部の形成方法 - Google Patents

半導体素子用開口部の形成方法

Info

Publication number
JPH0334427A
JPH0334427A JP1169052A JP16905289A JPH0334427A JP H0334427 A JPH0334427 A JP H0334427A JP 1169052 A JP1169052 A JP 1169052A JP 16905289 A JP16905289 A JP 16905289A JP H0334427 A JPH0334427 A JP H0334427A
Authority
JP
Japan
Prior art keywords
etching
layer
exposed
aperture
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1169052A
Other languages
English (en)
Other versions
JP2740008B2 (ja
Inventor
Hitoshi Tsuji
均 辻
Hiroshi Haraguchi
原口 浩志
Osamu Hirata
修 平田
Hidetsuna Hashimoto
橋本 英綱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1169052A priority Critical patent/JP2740008B2/ja
Priority to US07/544,374 priority patent/US4985374A/en
Priority to DE69023558T priority patent/DE69023558T2/de
Priority to EP90112466A priority patent/EP0405585B1/en
Priority to KR1019900009893A priority patent/KR930010976B1/ko
Publication of JPH0334427A publication Critical patent/JPH0334427A/ja
Application granted granted Critical
Publication of JP2740008B2 publication Critical patent/JP2740008B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、リソグラフィ(Lithography)技
術に関し、特に、レジスト・バターニング(Resis
tPatterning)とドライ・エツチング(Dr
y Etching)の組合せ工程により、絶縁膜や金
属などに形成するコンタクトホール(Contact 
Flole)即ち開口部を任意に形成するのに好適する
(従来の技術) 半導体素子は1周知のように微細加工技術の進歩に伴っ
て集積度が向上しており、これに対応していわゆる多層
配線素子が一般的に使用されており、当然層間絶縁膜が
必要となるが、素子に発生するリーク電流を抑制するた
めに材質の違いにかかわらず1μ以上の厚さに形成して
おり、これにより眉間絶縁膜に形成する開孔部の深さも
増しているのが現状である。
一方、微細加工技術の一環としては、異方性エツチング
が行われるリアクティブ イオンエツチング(Reac
tive Ion Etching)などのドライエツ
チングの利用頻度が増えており、このため層間絶縁膜に
形成される開口部の側壁は垂直に近い状態となってしま
う。従って、層間絶縁膜に堆積する配線用金属層が開孔
部内を完全に埋めない場合いわゆる段切れが発生する。
この対応策としては、ドライエツチング法を化学的反応
を主としたり、物理的エツチングを主とする組合せを使
用して配線用金属層と接触する開口部部分即ち全体の深
さの2〜3割にテーパ(Taper)即ち段差を付ける
方法が知られている。
また、微細加工技術として利用できるイメージ・リバー
サル(Image Reversal)処理(文献 真
空第29巻 1989年 12号 P585〜)が発表
された。
即ち、ノボラックタイプのポジレジストの所定の位置に
光を遮断する層を形成したマクスを重ねてP E P 
(Photo Engraving Process)
工程の一部である露光工程を施して、マスクの光速断層
以外に感光部分が形成される。しかし、この積層体をア
ンモニヤ雰囲気で処理するとこの露光感光されたインデ
ンカルボン酸が脱カルボン酸反応を起こしてアルカリ現
像液に不溶なインデンが形成される。
この現像を利用すると本来形成されるはずのパターンに
反転したパターンが形成されることになる。
上記した化学的エツチングと物理的エツチングを組合せ
て段差を形成する例を第1図により説明する。即ち、半
導体基板1にはA(もしくはi合金からなる配線層また
は電極2を、直接または被覆物層を介しての間接的に堆
積し、更に層間絶縁物層3を全面即ち、後段の工程に利
用する合せマーク形成予定位置も含めて堆積する。
化学的エツチングとしてCDE処理〔マグネトロン管に
より発生させたプラズマで発生した基(ラジカルRad
ical)を離れた位置に移動させてエツチングする手
法〕と、物理的エツチングとしてRIE処理により層間
絶縁物層3に重ねたポジレジスト層4に形成する開口部
5の縁には、CDE処理によりある程度縦横の等方的方
向にエツチングされる。このために図に明らかなような
段差が付き、アライナ−処理に使用する合せマーク6・
・・にも第2図にあるように二重の縁が形成される。
この層間絶縁物層3にイメージ・リバーサル処理工程を
施して開口部5を形成する例を第3図の断面図に示した
が、開口部5の側壁は垂直には形成されず、この工程と
同時に形成する合せマークにも二重の縁が生ずる。
(発明が解決しようとする課題) 化学的エツチングと物理的エツチングを組合せて段差を
開口部5に形成すると、合せマーク6・・・も当然同じ
形状となり、第2図のように縁が2重に見える1合せマ
ーク6・・・の検出には、照射したレーザの反射光を設
定座標と測定座標との比較を電子的に行うのが一般的で
あり、縁が幾重にも判定されると複数の検出信号が得ら
れて、合せ工程がNGになったり、または合せ精度が悪
化する。
また、イメージ・リバーサル処理を利用して開口部及び
合せマークを形成すると、両者が同時に形成されるため
に、合せマークにも段差が生じ、鮮明な波形の検出信号
が得られないので合せ精度が悪くなってしまう。その上
、エツチングに関しても進段差の角度や制御性などの条
件設定が難しくて、再現性に問題がある。
本発明は、このような事情により威されたもので、層間
絶縁膜の形成する開孔部と、合せマークに必要な要件を
共に満たすことができる半導体素子用開口部の形成方法
を提供することを目的とする。
〔発明の構成〕
(課題を解決するための手段) 半導体基板に重ねた絶縁物層を被覆するフォトレジスト
層の所定の位置を露光する第1工程と、このフォトレジ
スト層をアンモニヤ雰囲気で熱処理して露光部にアルカ
リ不溶部を形成する工程と、前記露光により形成する未
感光領域に露光工程及び現像工程を行って前記アルカリ
不溶部をパターニングする工程と、第1露光工程により
処理した前記所定の位置に再び露光及び現像を施す第2
工程と、前記フォトレジスト層に形成した開口部を途中
エツチングする工程と、第1露光工程での未感光領域中
、第2工程でも未感光領域に露光及び現像を施す第3工
程と、形成した開口に露出した絶縁物層をエツチングす
る工程に本発明に係わる半導体素子用開口部の形成方法
の特徴がある。
(作 用) 公知のイメージ・リバーサル処理を利用するレジストパ
ターン形成方法では、第1露光工程によってイメージ・
パターンが形成され、次にアンモニヤ雰囲気中で処理す
ると感光した領域が現像液に対して不溶部分となり、次
に感光していない部分を露光−・現像すると、この部分
がパターニングされる。この方式を使用して同一のレジ
ストにより開口部と合せマークを別々に形成し、このレ
ジストパターンをマスクとしてエツチングする。
この結果、開口部には段差の付いた形状が1合せマーク
にはほぼ垂直パターン形状が形成されるので、精度の高
い合せマークの検出ができ、量産上の効果が極めて大き
い。
(実施例) 半導体素子では、ある導電形を示す半導体基板に不純物
を導入拡散して能動もしくは受動領域を形成し、この両
層に電気的に接続する配線層または電極に開口部を設け
るのが一般的であり、この半導体基板に被着し開口部に
隣接する絶縁物層には合せマークを形成する方式による
半導体素子もある。多層配線を利用する素子では、第1
層の絶縁物層に導出した配線層または電極を覆って層間
絶縁膜を設け、ここにも開口部や合せマーを形成せざる
を得ない。特許請求の範囲などに示したように1本発明
における半導体基板に重ねる絶縁物層とは、上記のよう
に多層配線素子及び単層配線素子用のいずれも包含する
ことを明らかにしておく、多層配線半導体素子の層間絶
縁膜に開口部及び合せマークを形成する実施例を第3図
a ” fを参照して説明する。
半導体基板lOに重ねて形成する絶縁物層11は、第3
図aに明らかなようにAQまたは利合金(A2−5i−
Cu、 Al1−5i)などからなる配線層もしくは電
極12を覆っており、これにP E P (Photo
 Engrav−ing Process)を施して所
定の位置に開口部13及び合せマーク14を形成するた
めに、ポジレジスト(NPR−1120長瀬産業社商品
名)層15を厚さ1−以上塗付する。なお第3図a−f
において、紙面左側が開口部13.右側が合せマーク1
4を示している。
ところで、ポジレジスト層15には、本来形成すべきパ
ターンに反転したパターンをいわゆるアライナ−により
露光して設置する。この工程では。
第3図すに示すように開口部13と合せマーク14の形
成予定位置を遮るマスク16の存在下で紫外線(第3図
す、c、eでは矢印で示した)により上記のように露光
する。第3図すにあるようにマスク16に対応するポジ
レジスト層15部分17は当然感光されていない。更に
、従来技術欄で説明したイメージ・リバーシブル処理を
90℃〜100℃に維持したアンモニヤ雰囲気中で行っ
て第1露光工程により感光したインデンカルボン酸に脱
カルボン反応を起こさせ、アルカリ現像液に不溶なイン
デン即ちレジスト層部分18を形成する。このレジスト
層部分18は、当然合せマーク14を形成するポジレジ
スト層15にも形成される。
この工程を行う加熱炉には、酸素や水を除去するために
窒素パージ(purge)をロータリポンプ(Rota
ry Pump)によりくり返し行って減圧状態10−
” )−−ルとする。
ここで第3図Cにあるように、開口部13だけが露光さ
れた合せマーク14が露光されないようなマスク19を
使用して第2露光工程を行う。更に、コリンなどによる
アルカリ現像を行うと、開口部パターン20だけが現像
され、引続いてこれを用いて化学的ドライエツチング即
ちCDE処理を実施する。この結果、第3図dに明らか
なように開口部パターン20に連続しかつ、より幅広な
開口面をもったパターンが絶縁物層11に部分的に形成
される。
更にまた、絶縁物層11の厚さ全体を貫通させる工程と
、合せマーク14における感光されていないレジスト層
部分17を露光・現像及びエツチングする工程を同時ま
たは別個に実施して第3図eに示す断面形状とする。こ
のエツチングにはRIE工程を利用して、はぼ垂直な側
壁を形成して合せマーク14をレーザーにより検出する
のに備える。また、ポジレジスト層15を剥離して第3
図eの断面構造とする。TR像液には上記のようにコリ
ンなどのアルカリ溶液を利用する。第4図には、本発明
方法により形成した合せマーク14の上面図を示した。
これら一連の工程後、ポジレジスト層を除去して後工程
であるオン アル バッシシベイション層(On Af
l Pa5sivation)としてPSGや窒化シリ
コン層または両者の混合層形成につなげるのは勿論であ
る。二層配線例の外に、更に多層の半導体素子にも適用
できることは、言うまでもない。
〔発明の効果〕
本発明方法では、合せマークの周りに段差が付いていな
いので、アライナ−による次工程であるパターニングで
大きな合せずれが発生や、検出信号の未検出などのモー
ドが少なくなり、開口部と重ねて堆積する脚などの配線
パターンの合せ精度が改善され、量産上の効果が大きい
特徴がある。
【図面の簡単な説明】
第1図は、従来の開孔部及び合せマークの形成プロセス
により得られる断面図、第2図は、従来の形成プロセス
により得られる合せマークの上面図、第3図a−廖は、
本発明に係わる実施例の各工程を示す断面図、第4図本
発明により形成する合せマークの上面図である。 1.10:半導体基板、 3,11:絶縁物層、2.1
2:配線層または電極、 13:開口部、       6,14:合せマーク、
4.15:ポジレジスト層。 16:マスク、     17:未感光レジスト。 18:不溶レジスト、19:マスク、

Claims (1)

    【特許請求の範囲】
  1. 半導体基板に重ねた絶縁物層を被覆するフォトレジスト
    層の所定の位置を露光する第1工程と、このフォトレジ
    スト層をアンモニヤ雰囲気で熱処理して露光部にアルカ
    リ不溶部を形成する工程と、前記露光により形成する未
    感光領域に露光工程及び現像工程を行って前記アルカリ
    不溶部をパターニングする工程と、第1露光工程により
    処理した前記所定位置に再び露光及び現像を施す第2工
    程と、前記フォトレジストに形成した開口部を途中エッ
    チングする工程と、第1露光工程での未感光領域中、第
    2工程でも未感光領域に露光及び現像を施す第3工程と
    、形成した開口に露出した絶縁物層をエッチングする工
    程を具備することを特徴とする半導体素子用開口部の形
    成方法
JP1169052A 1989-06-30 1989-06-30 半導体素子用開口部の形成方法 Expired - Fee Related JP2740008B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1169052A JP2740008B2 (ja) 1989-06-30 1989-06-30 半導体素子用開口部の形成方法
US07/544,374 US4985374A (en) 1989-06-30 1990-06-27 Making a semiconductor device with ammonia treatment of photoresist
DE69023558T DE69023558T2 (de) 1989-06-30 1990-06-29 Verfahren zur Herstellung einer Halbleitervorrichtung.
EP90112466A EP0405585B1 (en) 1989-06-30 1990-06-29 A method of manufacturing a semiconductor device
KR1019900009893A KR930010976B1 (ko) 1989-06-30 1990-06-30 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1169052A JP2740008B2 (ja) 1989-06-30 1989-06-30 半導体素子用開口部の形成方法

Publications (2)

Publication Number Publication Date
JPH0334427A true JPH0334427A (ja) 1991-02-14
JP2740008B2 JP2740008B2 (ja) 1998-04-15

Family

ID=15879441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1169052A Expired - Fee Related JP2740008B2 (ja) 1989-06-30 1989-06-30 半導体素子用開口部の形成方法

Country Status (1)

Country Link
JP (1) JP2740008B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06240472A (ja) * 1993-02-16 1994-08-30 G T C:Kk 微細パターンの形成方法
EP0934734A1 (en) 1998-02-06 1999-08-11 Daiya Pharmaceutical Co. Ltd. Nose pack

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6790743B1 (en) * 2003-08-07 2004-09-14 Macronix International Co., Ltd. [Method to relax alignment accuracy requirement in fabrication for integrated circuit]

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06240472A (ja) * 1993-02-16 1994-08-30 G T C:Kk 微細パターンの形成方法
EP0934734A1 (en) 1998-02-06 1999-08-11 Daiya Pharmaceutical Co. Ltd. Nose pack

Also Published As

Publication number Publication date
JP2740008B2 (ja) 1998-04-15

Similar Documents

Publication Publication Date Title
US4985374A (en) Making a semiconductor device with ammonia treatment of photoresist
WO2021139679A1 (zh) 光检测模块及其制备方法、光检测基板
JP2001351849A (ja) 半導体装置の製造方法、並びに写真製版用マスクおよびその製造方法
JPH0334427A (ja) 半導体素子用開口部の形成方法
JPH0334423A (ja) 半導体素子用開孔部の形成方法
JP3952248B2 (ja) 露光方法およびそれに用いられるマスクの製造方法
JPH0982710A (ja) 半導体集積回路の配線構造
JPH04348030A (ja) 傾斜エッチング法
JPH09232315A (ja) 半導体装置の製造方法
CN114200796B (zh) 对准标记及其形成方法
JP2975871B2 (ja) 合わせマークの位置ずれ検査方法
KR100469910B1 (ko) 노광마스크 및 반도체소자의 형성방법
KR100239435B1 (ko) 반도체 소자의 제조 방법
JPH04291345A (ja) パターン形成方法
JPS6359540B2 (ja)
KR100527558B1 (ko) 반도체소자의 중첩마크 형성방법
TW202305872A (zh) 光罩以及內連線結構的製造方法
KR0134109B1 (ko) 반도체소자의 콘택홀 제조방법
JPH04332113A (ja) 半導体装置及び位置合わせ方法
JPH0750302A (ja) 半導体装置の製造方法
JPS6351631A (ja) 半導体装置の製造方法
JPH07142776A (ja) パターンの形成方法
JP2002116556A (ja) 半導体装置の製造方法
KR19990057080A (ko) 반도체소자의 제조방법
JPH07211610A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees