JPH09232315A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09232315A JPH09232315A JP4104396A JP4104396A JPH09232315A JP H09232315 A JPH09232315 A JP H09232315A JP 4104396 A JP4104396 A JP 4104396A JP 4104396 A JP4104396 A JP 4104396A JP H09232315 A JPH09232315 A JP H09232315A
- Authority
- JP
- Japan
- Prior art keywords
- exposure
- opening
- film
- phase shift
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/946—Step and repeat
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Dicing (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】ハーフトーン位相シフトマスクを用いてコンタ
クトホールを形成することに伴なうゴミの発生を防止す
ること。 【解決手段】ウェーハの絶縁膜１にコンタクトホール６
を形成するために、ステップ式投影露光装置とハーフト
ーン位相シフトマスクを用いてステップ露光する。配線
層８ａを形成するための露光を慣用の透過型マスクを用
いて行なうとき、スクライブ領域中心線近傍におけるハ
ーフトーン位相シフトマスクによる露光時のショットの
重なり部である四重露光部に形成される第２の開口７と
その周辺を覆ってフォトレジスト膜９Ａを形成する。こ
れによりスクライブ領域からＡｌ−Ｓｉ−Ｃｕ合金膜８
を異方性エッチングで除去するとき第２の開口７側壁に
残滓ができるのを防止する。
クトホールを形成することに伴なうゴミの発生を防止す
ること。 【解決手段】ウェーハの絶縁膜１にコンタクトホール６
を形成するために、ステップ式投影露光装置とハーフト
ーン位相シフトマスクを用いてステップ露光する。配線
層８ａを形成するための露光を慣用の透過型マスクを用
いて行なうとき、スクライブ領域中心線近傍におけるハ
ーフトーン位相シフトマスクによる露光時のショットの
重なり部である四重露光部に形成される第２の開口７と
その周辺を覆ってフォトレジスト膜９Ａを形成する。こ
れによりスクライブ領域からＡｌ−Ｓｉ−Ｃｕ合金膜８
を異方性エッチングで除去するとき第２の開口７側壁に
残滓ができるのを防止する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、ハーフトーン位相シフト法を用いる
半導体装置の製造方法に関する。
方法に関し、特に、ハーフトーン位相シフト法を用いる
半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体技術の進歩に伴い、半導体素子高
集積化・微細化が進められている。近年では、プロセス
マージンの拡大のためハーフトーン位相シフト法が開発
され、主流となりつつある。ハーフトーン位相シフト法
は、マスクパターンを、光透過率１〜１６％、光透過部
に対し光位相差が１８０±１０°以内の半透明膜で形成
されたマスクを用いて、フォトリソグラフィー法を行う
方法である。この方法によると、マスクパターンエッジ
部分での光位相反転効果によりエッジ部分での急峻な像
強度（シフタエッジ作用）を得て、解像度を向上させる
ことができる。しかしながら、ハーフトーン位相シフト
法を用いると、１〜１６％の光透過率を有する半透明膜
をマスクに使用しているため、パターンのレジスト膜の
膜減りが起こるという問題点があった。これについて
は、特開平５−１９７１６０号公報に示されているよう
に、フォトレジスト膜の表面を硬化させることなどで対
応していた。
集積化・微細化が進められている。近年では、プロセス
マージンの拡大のためハーフトーン位相シフト法が開発
され、主流となりつつある。ハーフトーン位相シフト法
は、マスクパターンを、光透過率１〜１６％、光透過部
に対し光位相差が１８０±１０°以内の半透明膜で形成
されたマスクを用いて、フォトリソグラフィー法を行う
方法である。この方法によると、マスクパターンエッジ
部分での光位相反転効果によりエッジ部分での急峻な像
強度（シフタエッジ作用）を得て、解像度を向上させる
ことができる。しかしながら、ハーフトーン位相シフト
法を用いると、１〜１６％の光透過率を有する半透明膜
をマスクに使用しているため、パターンのレジスト膜の
膜減りが起こるという問題点があった。これについて
は、特開平５−１９７１６０号公報に示されているよう
に、フォトレジスト膜の表面を硬化させることなどで対
応していた。
【０００３】ステップ式投影露光機を使用してマスクパ
ターンをウェーハ上のフォトレジスト膜に転写すると
き、一回の露光で照射される領域（ショット）は少なく
とも１つのチップ領域をカバーするように設定される
が、各ステップ毎の位置合せずれによるショット間の隙
間が生じないように一定寸法のリピートマージンを取っ
ている。図５を参照すると、あるショットＡの縁はウェ
ーハ上のチップ領域を区画するスクライブ領域上にくる
が、スクライブ領域中心線１０１−１，１０１−２から
リピートマージン１０２（例えば２μｍ）だけ外側には
み出すようになっている。
ターンをウェーハ上のフォトレジスト膜に転写すると
き、一回の露光で照射される領域（ショット）は少なく
とも１つのチップ領域をカバーするように設定される
が、各ステップ毎の位置合せずれによるショット間の隙
間が生じないように一定寸法のリピートマージンを取っ
ている。図５を参照すると、あるショットＡの縁はウェ
ーハ上のチップ領域を区画するスクライブ領域上にくる
が、スクライブ領域中心線１０１−１，１０１−２から
リピートマージン１０２（例えば２μｍ）だけ外側には
み出すようになっている。
【０００４】従って、ウェーハの全面を露光し終ったと
きは、複数のショットの重なり部分（これを多重露光部
と記す）が生じる。ハーフトーン位相シフト法では多重
露光部に関係して次のような問題がある。
きは、複数のショットの重なり部分（これを多重露光部
と記す）が生じる。ハーフトーン位相シフト法では多重
露光部に関係して次のような問題がある。
【０００５】ハーフトーン位相シフトマスクはコンタク
トホールの形成に良く利用される。図６（ａ）に示すよ
うにシリコン基板１上の絶縁膜２にコンタクトホールを
形成するため、フォトレジスト膜３を形成し、ハーフト
ーン位相シフトマスクを用いてステップ露光を行ない現
像することによりチップ領域Ｉ上にコンタクトホール形
成用の開口４を設ける。このとき、四重露光部（図５の
１０３）上にも開口５が形成されてしまいがちである。
ハーフトーン位相シフトマスクの半透明膜を透過した光
によって四回露光されるからである。現状ではこのよう
な四重露光部でフォトレジスト膜に開口が形成されるの
を十分に防ぐことはできない。次に、このフォトレジス
ト膜３をマスクとして絶縁膜２をエッチングすることに
より、図６（ｂ）に示すように、コンタクトホール６を
形成する。このとき、四重露光部にも開口７が形成され
る。次に、Ａｌ−Ｓｉ−Ｃｕ合金膜８などの導電膜を形
成し配線層を形成するためのフォトレジスト膜９を形成
する。スクライブ領域ＩＩ上にはフォトレジスト膜９は
形成しない。スクライビングにより個片化するときに導
電物が飛散するのを回避するためである。次に、フォト
レジスト膜９をマスクとしてＡｌ−Ｓｉ−Ｃｕ合金膜８
をパターニングして配線層８ａを形成する。このとき開
口７の側壁にＡｌ−Ｓｉ−Ｃｕの残滓１０が存在し易
い。
トホールの形成に良く利用される。図６（ａ）に示すよ
うにシリコン基板１上の絶縁膜２にコンタクトホールを
形成するため、フォトレジスト膜３を形成し、ハーフト
ーン位相シフトマスクを用いてステップ露光を行ない現
像することによりチップ領域Ｉ上にコンタクトホール形
成用の開口４を設ける。このとき、四重露光部（図５の
１０３）上にも開口５が形成されてしまいがちである。
ハーフトーン位相シフトマスクの半透明膜を透過した光
によって四回露光されるからである。現状ではこのよう
な四重露光部でフォトレジスト膜に開口が形成されるの
を十分に防ぐことはできない。次に、このフォトレジス
ト膜３をマスクとして絶縁膜２をエッチングすることに
より、図６（ｂ）に示すように、コンタクトホール６を
形成する。このとき、四重露光部にも開口７が形成され
る。次に、Ａｌ−Ｓｉ−Ｃｕ合金膜８などの導電膜を形
成し配線層を形成するためのフォトレジスト膜９を形成
する。スクライブ領域ＩＩ上にはフォトレジスト膜９は
形成しない。スクライビングにより個片化するときに導
電物が飛散するのを回避するためである。次に、フォト
レジスト膜９をマスクとしてＡｌ−Ｓｉ−Ｃｕ合金膜８
をパターニングして配線層８ａを形成する。このとき開
口７の側壁にＡｌ−Ｓｉ−Ｃｕの残滓１０が存在し易
い。
【０００６】
【発明が解決しようとする課題】上述したようにハーフ
トーン位相シフトマスクを利用してステップ露光により
ウェーハ上の絶縁膜にコンタクトホールを形成すると、
スクライブ領域の多重露光部にも開口が形成されてしま
う結果、次に行なう配線層の形成時にその開口側壁に導
電性の残滓が存在することになり、洗浄工程などで剥れ
てしまいゴミ発生の原因となって歩留りや信頼性が低下
するという問題があった。
トーン位相シフトマスクを利用してステップ露光により
ウェーハ上の絶縁膜にコンタクトホールを形成すると、
スクライブ領域の多重露光部にも開口が形成されてしま
う結果、次に行なう配線層の形成時にその開口側壁に導
電性の残滓が存在することになり、洗浄工程などで剥れ
てしまいゴミ発生の原因となって歩留りや信頼性が低下
するという問題があった。
【０００７】本発明の目的は、ハーフトーン位相シフト
マスクを利用してコンタクトホールを形成するのに伴な
うゴミの発生を防止できる半導体装置の製造方法を提供
することにある。
マスクを利用してコンタクトホールを形成するのに伴な
うゴミの発生を防止できる半導体装置の製造方法を提供
することにある。
【０００８】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、ステップ式投影露光機を使用することによ
り、ハーフトーン位相シフトマスクを利用してウェーハ
のチップ領域上の絶縁膜に第１の開口を設ける第１の工
程及び前記第１の工程の次に導電膜を全面に堆積し前記
第１の工程における複数ショットのスクライブ領域での
重なり部分である四重露光部の前記絶縁膜に形成される
第２の開口とその周辺部には少なくとも前記導体膜を残
すようにパターニングする第２工程を含むというもので
ある。
造方法は、ステップ式投影露光機を使用することによ
り、ハーフトーン位相シフトマスクを利用してウェーハ
のチップ領域上の絶縁膜に第１の開口を設ける第１の工
程及び前記第１の工程の次に導電膜を全面に堆積し前記
第１の工程における複数ショットのスクライブ領域での
重なり部分である四重露光部の前記絶縁膜に形成される
第２の開口とその周辺部には少なくとも前記導体膜を残
すようにパターニングする第２工程を含むというもので
ある。
【０００９】第２の工程では透過率型マスクを使用して
露光を行なうことができる。
露光を行なうことができる。
【００１０】又、四重露光部に残す導電膜のパターン寸
法を前記導電膜の層次に応じて順次に大きくすることが
できる。
法を前記導電膜の層次に応じて順次に大きくすることが
できる。
【００１１】第２の開口とその周辺部に導電膜パターン
を残しておくので、第２の開口側壁に洗浄工程で剥れ易
い残滓はできない。
を残しておくので、第２の開口側壁に洗浄工程で剥れ易
い残滓はできない。
【００１２】
【発明の実施の形態】次に、本発明の一実施の形態につ
いて説明する。
いて説明する。
【００１３】まず、図１（ａ）に示すように、Ｐ型のシ
リコン基板の表面に図示しないフィールド酸化膜，ゲー
ト絶縁膜，ゲート電極，ソース・ドレイン領域を形成し
た後、厚さ５００ｎｍの酸化シリコン膜（層間絶縁膜
２）を形成し、例えば前述のソース・ドレイン領域に達
するコンタクトホールを形成するためのフォトレジスト
膜３を形成する。このとき、ハーフトーン位相シフトマ
スクを利用してウェーハ状態でステップ露光を行なうこ
とによりコンタクトホール形成用の開口４を形成する
が、スクライブ領域ＩＩ上の四重露光部にも開口５が形
成されてしまう。これは従来の技術の項で説明した通り
である。
リコン基板の表面に図示しないフィールド酸化膜，ゲー
ト絶縁膜，ゲート電極，ソース・ドレイン領域を形成し
た後、厚さ５００ｎｍの酸化シリコン膜（層間絶縁膜
２）を形成し、例えば前述のソース・ドレイン領域に達
するコンタクトホールを形成するためのフォトレジスト
膜３を形成する。このとき、ハーフトーン位相シフトマ
スクを利用してウェーハ状態でステップ露光を行なうこ
とによりコンタクトホール形成用の開口４を形成する
が、スクライブ領域ＩＩ上の四重露光部にも開口５が形
成されてしまう。これは従来の技術の項で説明した通り
である。
【００１４】次に、フォトレジスト膜３をマスクとして
層間絶縁膜２をエッチングして、図１（ｂ）に示すよう
にコンタクトホール６（第１の開口）を形成するが、四
重露光部にも第２の開口７が形成される。次に、Ａｌ−
Ｓｉ−Ｃｕ膜８などの導電膜を形成し配線層を形成るた
めのフォトレジスト膜９Ａを形成する。このとき第２の
開口７とその周辺部上にもフォトレジスト膜９Ａを形成
する。このときの露光用マスクは、位相シフトマスクが
提案される以前から慣用されているマスク（これを透過
率型マスクと記すことにする）を使用する。
層間絶縁膜２をエッチングして、図１（ｂ）に示すよう
にコンタクトホール６（第１の開口）を形成するが、四
重露光部にも第２の開口７が形成される。次に、Ａｌ−
Ｓｉ−Ｃｕ膜８などの導電膜を形成し配線層を形成るた
めのフォトレジスト膜９Ａを形成する。このとき第２の
開口７とその周辺部上にもフォトレジスト膜９Ａを形成
する。このときの露光用マスクは、位相シフトマスクが
提案される以前から慣用されているマスク（これを透過
率型マスクと記すことにする）を使用する。
【００１５】図３に示すように、例えばショットＡにお
いて四重露光部１０３（リピートマージン１０２が２μ
ｍのとき、４μｍ×４μｍの領域）をカバーするよう
に、例えば６μｍ×６μｍの四角形領域１０４に露光光
が投射されないようにマスクが長方形状のときその四隅
に遮光膜を設けておけばよい。ただし、ポジ型フォトレ
ジスト及びネガ型フォトマスクを用いるものとする。
いて四重露光部１０３（リピートマージン１０２が２μ
ｍのとき、４μｍ×４μｍの領域）をカバーするよう
に、例えば６μｍ×６μｍの四角形領域１０４に露光光
が投射されないようにマスクが長方形状のときその四隅
に遮光膜を設けておけばよい。ただし、ポジ型フォトレ
ジスト及びネガ型フォトマスクを用いるものとする。
【００１６】次に、フォトレジスト膜９Ａをマスクとし
てＡｌ−Ｓｉ−Ｃｕ合金膜８を異方性エッチングして図
１（ｃ）に示すように、配線層８ａ及び導電膜パターン
８ｂを形成する。次に、単層配線半導体装置の場合は、
スクライブ領域ＩＩの層間絶縁膜２のうち導電膜パター
ン８ｂで覆われていない部分を除去する。多層配線半導
体装置の場合には、図１（ｄ）に示すように厚さ４００
ｎｍの酸化シリコン膜（層間絶縁膜１１）を堆積し、配
線層８ａ上にコンタクトホールを形成するための開口１
３を有するフォトレジスト膜１２をハーフトーン位相シ
フトマスクを利用して形成する。導電膜パターン８ｂ上
方にも開口１４が形成される。次に、フォトレジスト膜
１２をマスクとして層間絶縁膜１１をエッチングして、
図１（ｅ）に示すように、開口１５，１６を形成する。
てＡｌ−Ｓｉ−Ｃｕ合金膜８を異方性エッチングして図
１（ｃ）に示すように、配線層８ａ及び導電膜パターン
８ｂを形成する。次に、単層配線半導体装置の場合は、
スクライブ領域ＩＩの層間絶縁膜２のうち導電膜パター
ン８ｂで覆われていない部分を除去する。多層配線半導
体装置の場合には、図１（ｄ）に示すように厚さ４００
ｎｍの酸化シリコン膜（層間絶縁膜１１）を堆積し、配
線層８ａ上にコンタクトホールを形成するための開口１
３を有するフォトレジスト膜１２をハーフトーン位相シ
フトマスクを利用して形成する。導電膜パターン８ｂ上
方にも開口１４が形成される。次に、フォトレジスト膜
１２をマスクとして層間絶縁膜１１をエッチングして、
図１（ｅ）に示すように、開口１５，１６を形成する。
【００１７】次に、Ａｌ−Ｃｕ−Ｓｉ合金膜１７などの
導電膜を形成し、上層の配線層を形成するためのフォト
レジスト膜１８を透過型マスクを使用して形成する。こ
のとき開口１６とその周辺部上に、導電膜パターン８ｂ
エッジ部に生じる層間絶縁膜１１の段差を覆うようにフ
ォトレジスト膜が残るようにする。次に、Ａｌ−Ｓｉ−
Ｃｕ合金膜１７を異方性エッチングすることにより、図
２（ａ）に示すように配線層１７ａ，導電膜パターン１
７ｂを形成する。導電膜パターン１７ｂの寸法を導電膜
パターン８ｂと同程度にするときは、段差１９の側壁に
Ａｌ−Ｓｉ−Ｃｕ合金の残滓ができてしまうので、それ
を防ぐため導電膜パターン１７ｂの寸法を例えば８μｍ
×８μｍ程度に大きくしてある。２層配線半導体装置の
場合は、次に、図２（ｂ）に示すように、スクライブ領
域ＩＩの層間絶縁膜２，１１を除去する。スクライブ領
域ＩＩの一部には層間絶縁膜と導電膜パターンの積層物
が残るが、スクライブ領域の寸法（例えば幅１００μ
ｍ）に比較するとその占有面積は小さいのでスクライビ
ング時の導電性の飛沫による歩留り低下は殆んどない。
３層配線以上の半導体装置を形成するには、同様の手順
を繰り返し行えばよい。その場合、四重露光部に残す導
電膜パターンの寸法は上層にいくほど順次大きくする。
導電膜を形成し、上層の配線層を形成するためのフォト
レジスト膜１８を透過型マスクを使用して形成する。こ
のとき開口１６とその周辺部上に、導電膜パターン８ｂ
エッジ部に生じる層間絶縁膜１１の段差を覆うようにフ
ォトレジスト膜が残るようにする。次に、Ａｌ−Ｓｉ−
Ｃｕ合金膜１７を異方性エッチングすることにより、図
２（ａ）に示すように配線層１７ａ，導電膜パターン１
７ｂを形成する。導電膜パターン１７ｂの寸法を導電膜
パターン８ｂと同程度にするときは、段差１９の側壁に
Ａｌ−Ｓｉ−Ｃｕ合金の残滓ができてしまうので、それ
を防ぐため導電膜パターン１７ｂの寸法を例えば８μｍ
×８μｍ程度に大きくしてある。２層配線半導体装置の
場合は、次に、図２（ｂ）に示すように、スクライブ領
域ＩＩの層間絶縁膜２，１１を除去する。スクライブ領
域ＩＩの一部には層間絶縁膜と導電膜パターンの積層物
が残るが、スクライブ領域の寸法（例えば幅１００μ
ｍ）に比較するとその占有面積は小さいのでスクライビ
ング時の導電性の飛沫による歩留り低下は殆んどない。
３層配線以上の半導体装置を形成するには、同様の手順
を繰り返し行えばよい。その場合、四重露光部に残す導
電膜パターンの寸法は上層にいくほど順次大きくする。
【００１８】図４に本実施形態（２層配線半導体装置）
におけるウェーハ当り（チップ数２６０）のゴミ数（図
４（ａ））及び収率（図４（ｂ））を従来例と比較して
示す。ただし、ゴミ数はマスクのパターン欠陥などの試
験に使用する自動外観検査装置を使用してカウントし
た。この装置では、少なくとも大きさ０．５μｍ程度以
上のゴミの計数が可能である。ゴミ数は５０〜７０個か
ら１０個以下に低減され、収率は数パーセント向上し、
ロット間のばらつきも少なくなることが確認できた。
におけるウェーハ当り（チップ数２６０）のゴミ数（図
４（ａ））及び収率（図４（ｂ））を従来例と比較して
示す。ただし、ゴミ数はマスクのパターン欠陥などの試
験に使用する自動外観検査装置を使用してカウントし
た。この装置では、少なくとも大きさ０．５μｍ程度以
上のゴミの計数が可能である。ゴミ数は５０〜７０個か
ら１０個以下に低減され、収率は数パーセント向上し、
ロット間のばらつきも少なくなることが確認できた。
【００１９】
【発明の効果】以上説明したように本発明はウェーハ上
の絶縁膜に、ステップ式投影露光機を使用してハーフト
ーン位相シフトマスクを用いて第１の開口を形成した後
導電膜を堆積しパターニングする際に四重露光部の絶縁
膜に形成される第２の開口とその周辺部にも導電膜パタ
ーンが残るようにしたので、スクライブ領域の全域から
導電膜をエッチングにより除去する場合に第２の開口側
壁に導電膜の残滓ができるのを回避することができる。
従って、この残滓が洗浄工程などで剥れてゴミとなるこ
とによる歩留りや信頼性の低下を防止できる効果があ
る。
の絶縁膜に、ステップ式投影露光機を使用してハーフト
ーン位相シフトマスクを用いて第１の開口を形成した後
導電膜を堆積しパターニングする際に四重露光部の絶縁
膜に形成される第２の開口とその周辺部にも導電膜パタ
ーンが残るようにしたので、スクライブ領域の全域から
導電膜をエッチングにより除去する場合に第２の開口側
壁に導電膜の残滓ができるのを回避することができる。
従って、この残滓が洗浄工程などで剥れてゴミとなるこ
とによる歩留りや信頼性の低下を防止できる効果があ
る。
【図１】本発明の一実施の形態について説明するための
（ａ）〜（ｅ）に分図して示す工程順断面図である。
（ａ）〜（ｅ）に分図して示す工程順断面図である。
【図２】図１に続いて（ａ），（ｂ）に分図して示す工
程順断面図である。
程順断面図である。
【図３】本発明の一実施の形態について説明するための
平面図である。
平面図である。
【図４】本発明の一実施の形態の効果について説明する
ためのゴミ数（図４（ａ））及び収率（図４（ｂ））を
ロット別に示すグラフである。
ためのゴミ数（図４（ａ））及び収率（図４（ｂ））を
ロット別に示すグラフである。
【図５】ハーフトーン位相シフトマスクによるステップ
露光時の多重露光部を示す平面図である。
露光時の多重露光部を示す平面図である。
【図６】従来例について説明するための（ａ）〜（ｃ）
に分図して示す工程順断面図である。
に分図して示す工程順断面図である。
１ シリコン基板 ２ 層間絶縁膜 ３ フォトレジスト膜 ４ 開口 ５ 開口 ６ スルーホール（第１の開口） ７ 開口（第２の開口） ８ Ａｌ−Ｓｉ−Ｃｕ合金膜 ８ａ 配線層 ８ｂ 導電膜パターン ９，９Ａ フォトレジスト膜 １０ 残滓 １１ 層間絶縁膜 １２ フォトレジスト膜 １３ 開口 １４ 開口 １５ コンタクトホール １６ 開口 １７ Ａｌ−Ｓｉ−Ｃｕ合金膜 １７ａ 配線層 １７ｂ 導電膜パターン １８ フォトレジスト膜 １９ 段差 １０１−１，１０１−２ スクライブ領域中心線 １０２ リピートマージン １０３ 四重露光部 Ｉ チップ領域 ＩＩ スクライブ領域 ＩＩＩ スクライブ領域中心線位置 Ａ，Ｂ，Ｃ，Ｄ ショット
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/30 ５１４Ａ ５２８
Claims (3)
- 【請求項１】 ステップ式投影露光機を使用することに
より、ハーフトーン位相シフトマスクを利用してウェー
ハのチップ領域上の絶縁膜に第１の開口を設ける第１の
工程及び前記第１の工程の次に導電膜を全面に堆積し前
記第１の工程における複数ショットのスクライブ領域で
の重なり部分である四重露光部の前記絶縁膜に形成され
る第２の開口とその周辺部には少なくとも前記導体膜を
残すようにパターニングする第２工程を含むことを特徴
とする半導体装置の製造方法。 - 【請求項２】 第２の工程では透過率型マスクを使用し
て露光を行なう請求項１記載の半導体装置の製造方法。 - 【請求項３】 四重露光部に残す導電膜のパターン寸法
を前記導電膜の層次に応じて順次に大きくする請求項１
又は２記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4104396A JP2728078B2 (ja) | 1996-02-28 | 1996-02-28 | 半導体装置の製造方法 |
| US08/797,340 US5902717A (en) | 1996-02-28 | 1997-02-10 | Method of fabricating semiconductor device using half-tone phase shift mask |
| TW086101636A TW401600B (en) | 1996-02-28 | 1997-02-13 | Method of fabricating semiconductor device using half-tone phase shift mask |
| KR1019970006332A KR100222805B1 (ko) | 1996-02-28 | 1997-02-27 | 하프톤 위상 시프트 마스크를 사용한 반도체 디바이스의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4104396A JP2728078B2 (ja) | 1996-02-28 | 1996-02-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09232315A true JPH09232315A (ja) | 1997-09-05 |
| JP2728078B2 JP2728078B2 (ja) | 1998-03-18 |
Family
ID=12597385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4104396A Expired - Fee Related JP2728078B2 (ja) | 1996-02-28 | 1996-02-28 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5902717A (ja) |
| JP (1) | JP2728078B2 (ja) |
| KR (1) | KR100222805B1 (ja) |
| TW (1) | TW401600B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009053716A (ja) * | 2008-11-07 | 2009-03-12 | Renesas Technology Corp | レチクル、露光方法および半導体装置の製造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4053263B2 (ja) * | 2001-08-17 | 2008-02-27 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| KR100672728B1 (ko) * | 2005-07-12 | 2007-01-22 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조방법 |
| KR20100109771A (ko) * | 2009-04-01 | 2010-10-11 | 삼성전자주식회사 | 림 영역을 가진 투과율 조절형 위상 반전 포토마스크 및 그 제조 방법 |
| JP2011199123A (ja) * | 2010-03-23 | 2011-10-06 | Elpida Memory Inc | 半導体装置およびその製造方法 |
| US9989857B2 (en) | 2014-10-20 | 2018-06-05 | Samsung Electronics Co., Ltd. | Photomask and method of forming the same and methods of manufacturing electronic device and display device using the photomask |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05197160A (ja) * | 1992-01-20 | 1993-08-06 | Toshiba Corp | パターン形成方法 |
| US5451537A (en) * | 1994-08-12 | 1995-09-19 | Industrial Technology Research Institute | Method of forming a DRAM stack capacitor with ladder storage node |
| JP3177404B2 (ja) * | 1995-05-31 | 2001-06-18 | シャープ株式会社 | フォトマスクの製造方法 |
-
1996
- 1996-02-28 JP JP4104396A patent/JP2728078B2/ja not_active Expired - Fee Related
-
1997
- 1997-02-10 US US08/797,340 patent/US5902717A/en not_active Expired - Lifetime
- 1997-02-13 TW TW086101636A patent/TW401600B/zh not_active IP Right Cessation
- 1997-02-27 KR KR1019970006332A patent/KR100222805B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009053716A (ja) * | 2008-11-07 | 2009-03-12 | Renesas Technology Corp | レチクル、露光方法および半導体装置の製造方法 |
| JP4529099B2 (ja) * | 2008-11-07 | 2010-08-25 | ルネサスエレクトロニクス株式会社 | レチクル、露光方法および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100222805B1 (ko) | 1999-10-01 |
| US5902717A (en) | 1999-05-11 |
| KR970063431A (ko) | 1997-09-12 |
| JP2728078B2 (ja) | 1998-03-18 |
| TW401600B (en) | 2000-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7821142B2 (en) | Intermediate semiconductor device structures | |
| JP3912949B2 (ja) | フォトマスクの形成方法及び半導体装置の製造方法 | |
| JP2001351849A (ja) | 半導体装置の製造方法、並びに写真製版用マスクおよびその製造方法 | |
| EP0779556B1 (en) | Method of fabricating a semiconductor device | |
| JP2728078B2 (ja) | 半導体装置の製造方法 | |
| JP3090113B2 (ja) | 半導体装置の製造方法 | |
| JP2007149768A (ja) | 半導体装置の製造方法 | |
| JP3952248B2 (ja) | 露光方法およびそれに用いられるマスクの製造方法 | |
| US5902133A (en) | Method of forming a narrow polysilicon gate with i-line lithography | |
| JPH1032190A (ja) | 半導体装置の製造方法 | |
| JP2003007678A (ja) | 半導体装置の製造方法及びこの方法により製造される半導体装置 | |
| JP2980061B2 (ja) | 半導体装置の製造方法 | |
| JP3607022B2 (ja) | 半導体装置の製造方法 | |
| US20020177085A1 (en) | Self-aligned photolithographic process for forming silicon-on-insulator devices | |
| JP2004319637A (ja) | アライメントマークの形成方法およびそれを用いた半導体装置の製造方法 | |
| KR100289664B1 (ko) | 노광 마스크의 제조방법 | |
| KR100333537B1 (ko) | 반도체소자의콘택제조방법 | |
| JP2570709B2 (ja) | エツチング方法 | |
| JPH1027845A (ja) | 半導体装置の製造方法 | |
| JPH0373526A (ja) | パターン形成方法 | |
| KR20040086857A (ko) | 반도체소자의 중첩마크 형성방법 | |
| JPH05308102A (ja) | 半導体装置の製造方法 | |
| JPH05175193A (ja) | 半導体装置の回路パターン形成方法 | |
| KR19980027002A (ko) | 반도체 소자의 제조 방법 | |
| KR20040013190A (ko) | 반도체 장치의 패턴형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971111 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071212 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |