TW401600B - Method of fabricating semiconductor device using half-tone phase shift mask - Google Patents
Method of fabricating semiconductor device using half-tone phase shift mask Download PDFInfo
- Publication number
- TW401600B TW401600B TW086101636A TW86101636A TW401600B TW 401600 B TW401600 B TW 401600B TW 086101636 A TW086101636 A TW 086101636A TW 86101636 A TW86101636 A TW 86101636A TW 401600 B TW401600 B TW 401600B
- Authority
- TW
- Taiwan
- Prior art keywords
- hole
- conductive film
- film
- semiconductor device
- phase shift
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/946—Step and repeat
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Electrodes Of Semiconductors (AREA)
- Dicing (AREA)
Description
A7 B7 經濟部中央標準局肩工消費合作社印製 五、發明説明 (1 ) 1 發明背景 - 1 1 1 (1)發明領域 本 發 明 係 關 於 一 種 製 造 半 導 體 元 件 之方法,更特別的 /--- 請 先 1 是 使 用 半 明 暗 相 移 遮 罩 來 製 造 半 導 am 體 元件之方法。 聞 讀 y I (2)相關技藝之描述 面 1 之 1 隨 著 半 専 體 製 造 技 術 之 進 展 9 半 導體元件可更高度地 注 意 1 拳 1 進 行 積 體 化 及 小 型 化 〇 在 最 近 幾 产 :t 為擴張程序邊緣而 項 再 顯 像 之 半 明 赌 相 移 方 法 在 相 關 領 域 中 變成領先技術。半 隹 寫 本 袈 明 »唯 相 移 方 法 是 —' 種 使 用 遮 罩 圖 型 之 平版印刷 頁 Si_ 1 I (1 1 t ho g Γ a p h y )方法 9 遮 罩 rm _ 型 係 由 半透明膜所形成, 1 1 此 種 半 透 明 膜 具 有 1 - 16¾之光穿透率, 且相對於光穿透 1 1 .部 份 而 —X... 具 有 在 180 ± 10〇 K內之光學相位差。以此種 1 訂 方 法 > 由 於 在 遮 罩 圖 型 邊 緣 部 份 所 顯 像之光學相位反相 1 效 果 » 會 在 邊 緣 部 份 產 生 尖 銳 之 影 像 強度(移位之邊緣 1 1 效 應 ), 因此可提高解析度< 然而, 當使用半明暗相移 1 1 方 法 時 » 因 為 使 用 具 有 光 穿 透 率為 1 - 1 6 S:之半透明膜作 1 1 為_遮 罩 * 則 會 產 生 之 問 題 是 :丰透明膜會在圖型之光阻 ’丨 膜 中 變 薄 〇 依 據 曰 本 專 利 ate 脲 用 所 公 開 之出版案號平5- 1 1 197160 » 試 圖 藉 光 阻 膜 表 面 之 硬 化 來 克服Μ上問題。 1 1 當 使 用 步 驟 重 複 (s t e P - an d- re p e at)之平版印刷糸統 1 而 將 遮 罩 圖 型 轉 移 至 晶 € 圓 上 之 光 阻 膜 時需設定由曝光 1 (範圍) 所 輻 射 之 區 域 Μ 便 覆 蓋 至 少 一 個晶片區,且在其 1 內 設 有 一 預笼 尺 寸 之 重 複 性 邊 緣 t 使 得在各涉驟中由誤 1 I 對 準 所 造 成 之 各 範 圍 (s h 〇 t S )之間沒有間隙(gap)發生。 3 - 1 1 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X29*7公釐) 401600 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明( > ) 1 1 -. 虹第'1 画 所 示 5 例 如 y 範 圍A之遙^緣位於界定晶圓上之 1 晶 片 區 的 此 一 刻 割 區 域 之 上, 但 此: 邊緣 可由 刻剷區域之 1 中 央 線 1 0 1 " 1 , 10 1- 2向外伸展- -個重複邊線1 0 2 (例如,2 ^\ 請 1 i 微 米 )之大小。 先 閲 1 I 讀 1 I 因 此 5 當 整 値 晶 圓 表 面 之曝 光 己 完成 時, 許多範圍( 背 面 I 之 1 此 後 稱 為 重 蠱 之 曝 光 區 )有重簦之部份。 在半明暗相移 注 1 - 意 I 方 法 之 情 形 中 » 有 許 多 和 重蠱 之 曝 光區 相關 之問題,現 事 項 1 | ! 再 1 1 在 解 釋 如 下 〇 填 焉 本 半 明 暗 相 移 >rfr 遲 罩 常 使 用 在接 觸 孔 之形 成。 如第2 A圖所 頁 1 1 示 9 為 了 在 矽 基 體 1之絶緣膜2上 提 供接 觸孔 ,需形成光 1 1 阻 膜 3〇 且使用半明暗相移遮罩·曝光和顯影步驟在晶Η 1 I 區 域 I中設置- *個孔4以 便 形成 接 觸 孔。 符號 _ΙΠ表示刻割 1 1 訂 1 區 域 之 中 央 線 所 在 位 置 〇 在此 情 形 中, 孔5常常不可避 免 地 亦 形 成 在 4塊曝光區(第1 圖 之 10 3) 中, 這是因為曝 1 I 光 區 被 經 由 半 明 暗 相 移 遮 罩之 半 透 明膜 而傳 輸之光變成 1 1 4 倍 所 致 〇 使 用 圏 前 之 技 術不 可 能 在此 4塊曝光區之光 1 1 阻 膜 中 充 份 地 避 免 此 種 孔 之形 成 〇 其次 ,使 用光阻膜3 I 作 為 遮 罩 而 對 絶 緣 膜 2進行蝕刻, 則 可形 成如 第2Β圖所示 1 之 接 觸 孔 6„ 此時, 孔7可 形成 在 4塊曝光區中。此後,可 1 | - 形 成 導 電 膜 (例如, A 1 - Si -Cu合金膜8),亦可 形成光阻膜 1 I 9 以 便 形 成 互 連 (i n t e r C 0 η n e c t) 層 。光 阻膜 9不會形成 1 1 在 刻 劃 區 域 II 上 5 m W 在 以刻 if 區 分時 可避 免導電物質 1 1 之 散 射 〇 其 次 用 光 阻 膜9 作 為 遮罩 #將 A 1 - S i— C u 合 | . I 金 膜 8 圓 型 化 且 形 成 互 連 層8 a -4- 〇 此 時, A 1 - S Γ-tTu之殘留 1 1 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 401600 A 7 B7 五、發明説明(3 ) 物10#出現在孔7之側壁。 ' 因此,先前技藝之問題是,如上所述,當使用半明暗 相移遮罩藉曝光步驟在晶圓上之絕緣膜中形成接觸孔時 ,會不可避免地在刻劃區域之重叠的曝光部份上形成一 個孔。這樣會在隨後之互連層形成期間,使導電物質之 殘留物-出琨在此孔之側壁上。在情洗步驟期間,此殘留 物會剝離,這是產生灰塵或污染物之原因,會導致生產 量和可靠性之降低。 链明璁沭 = 因此,本發明之目的是克眼已存在先前技藝中之問題 ,且提供一種製造方法,當使用半明暗相移遮罩Μ形成 接觸孔時,可利用此種方法防止污染物之產生。 依據本發明之外観,提供一種製造半導體元件之方法‘ ,此種半導體元件具有半導體基板,晶片區域和刻劃區 域,此方法包含之步驟是: 在半導體基體上形成絕緣膜; 使用半明暗相移遮罩.及步驟重複之平販印刷系統在晶 片區域上之絕緣膜中形成第一孔; 經濟部中央標準局員工消費合作社印製 (讀先閱讀背面之注意事項再填寫本頁) 在半導體基板之整個表面上形成等電膜;Μ及 對導電膜進行圖型化,使導電膜至少保留在第二孔及 其周邊部份中,第二孔會形成在4塊暘光區中,在形成第 一孔k間,4塊曝光區是刻劃區域中許多重叠範圍(shot) 的一部份。 進行圖型化之步_Γ可包括使用透光式遮罩之曝光過程。 -5- 本紙張尺度適用中國國家標準(CNS )八4規格(210Χ297公釐) 401600 A7 B7 經濟部中央標準局員工消—合作社印製 五、發明説明 :4 ) 1 1 又 t 保 留 在' 4 塊 曝 光 區 之 導 電 膜 製 作 成 大 小 ―越 來 越 大 1 1 1 f 每 一 上 層 之 導 電 膜 較 在 其 下 方 者 堪 大 Ο 1 依 據 本 發 明 * 因 為 導 電 膜 圖 型 保 留 在 第 二 孔 及 其 周 逢 /-—V 請 1 先 1 部 份 中 $ 則 出 琨 在 第 二 孔 之 側 壁 上 且 在 清 洗 期 間 剝 離 之 閲 讀 | | 殘 留 物 不 會 再 出 現 〇 背 面 I 之 1 更 特 殊 的 是 9 使 用 步 驟 重 複 之 平 版 印 刷 系 統 和 半 明 暗 注 意 1 事 1 相 移 遮 罩 在 晶 圓 上 之 絕 緣 膜 中 形 成 第 —- 孔 之 後 » 専· 電 膜 項 再 1 沈 積 在 絕 緣 膜 上 » 且 對 導 電 膜 進 行 圖 型 化 使 得 此 導 電 膜 填 寫 本 策 保 留 在 第 二 孔 中 t 這 樣 會 使 第 二 孔 形 成 在 4 塊 曝 光 之 頁 '—〆 1 I 絕 緣 膜 上 及 其 周 逢 部 份 中 〇 Μ 此 種 方 式 * 在 由 刻 剌 區 域 1 1 之 整 個 面 積 上 以 蝕 刻 方 式 去 除 導 電 膜 期 間 參 可 防 止 在 第 1 1 二 孔 之 側 壁 和 周 m 部 份 上 形 成 導 電 膜 之 殘 留 物 » 因 此 可 1 訂 防 止 由 污 染 物 所 造 成 之 生 產 量 和 可 靠 性 之 降 低 其 中 污 1 染 物 是 在 清 洗 期 間 由 殘 留 物 之 剝 離 所 造 成 Ο 1 1 _ 式 之 簡 沭 1 1 本 發 明 之 以 上 和 其 它 百 的 9 特 徵 及 優 點 由 本 發 明 之 較 1 1 . 佳 實 施 例 之 描 述 即 可 明 白 » 這 將 參 考 附 圖 說 明 於 下 〇 圆 | 式 簡 單 說 明 如 下 ; 1 I 第 1 圖 顯 示 重 叠 之 曝 光 1^ 的 平 面 圖 9 當 使 用 半 明 暗 相 1 1 移 遮 罩 來 進 行 曝 光 時 9 此 一 重 叠 之 曝 光 會 顯 像 1 μ (d e v el 0 P )c € - 1 第 2 A 9 2B和 2C 圆 是 一 部 份 半 導 體 元 件 之 切 面 圖 » 係 用 1 於 解 釋 傳 統 上 製 造 半 導 體 元 件 之 方 法 中 的 各 步 驟 〇 1 I 第 3 A -3G圖係依據本發明之方法所製造之半導體元件 -6 - 1 1 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 401600 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明( 5 ) 1 i 的 一- 部 份 之- 切 ffi 圖 * 係 用 於 解釋 本 方 法 之 各 步 膝 挪 〇* - 1 1 I 第 4 面 圖 係 依 據 本 發 明 之 方 法 所 製 造 之 半 導 體 元 件 的 一 1 1 部 份 之 平 面 圖 » 係 用 於 解 釋 本 發 明 之 實 施 例 〇 /·-V 請 1 先 1 第 5 回 圆 K 區 (1 ot)至區為基準來顯示污染物之數目 > 閔 讀 I 1 第 6 IMT 圖 Μ 區 至 區 為 基 準 來 顯 示 生 產 量 〇 背 I 之 1 發 明 之 較 實 例 注 意 1 事 1 現 在 » 將 參 考 各 圖 式<來: / 說 明 本 發 明 之 較 佳 實 施 例 〇 項 再 第 3 A rgt _ 顯 示 在 P 型 砂 基 體 1 之 表 面 上 形 成 場 氧 化 膜 t 填 寫 策 本 閘 極 絕 緣 膜 t 閘 極 電 極 和 源 極 / 汲 極 1篇 (都未在圖中示 頁 、/ 1 I 出 )之後會形成厚度為500奈 米 (nm) 之 氧 化 矽 膜 (中間層 1 1 絕 緣 膜 2) 9 此 後 » 形 成 光 阻 膜 3 Μ 便 形 成 例 如 可 達 源 極 1 1 / 汲 極 區 域 之 接 觸 孔 〇 此 時 f 使 用 半 明 暗 相 移 遮 罩 來 進 1 訂 行 晶 圓 之 曝 光 步 驟 » 可 形 成 孔 4 Μ 便 形 成 接 觸 孔 $ 但 與 1 此 同 時 t 會 造 成 孔 5 形 成 在 刻 劃 區 域 I 上 之 4 塊 曝 光 區 1 1 中 〇 此 種 外 観 和 已 在 先 W. 刖 技 m 中 所 解 釋 者 相 同 〇 1 I 其 次 9 使 用 光 姐 膜 3 作 為 遮 罩 來 對 中 間 層 絕 緣 膜 2 進 1 1 行 蝕 刻 9 形 成 如 第 3B 圖 所 示 之 接 觸 孔 6 (第 一 孔 ), 但 第 二 I 孔跡 不 可 避 免 地 會 形 成 在 4 塊 曝 光 區 中 〇 然 後 , 形 成 導 1 I 電 膜 (例如A 1 - Si -C U 膜 8), 且形成光阻膜9AM形成互連 1 1 層 〇 此 時 9 % 阻 膜 9 A亦 形 成 在 孔 7 中 和 Μ 其 周 邊 部 份 上 〇 1 I 用 於 此 百 的 之 曝 光 遮 罩 是 白 此 相 移 遮 罩 使 用 之 ·« *-刖 已 經 使 1 I 用 之 一 般 遮 罩 (此後稱為” 透 光 式 遮 罩 ”) 0 1 1 如 第 4 圖 所 示 9 若 遮 罩 是 長 方 形, $ 則 可 在 每 一 角 隅 上 1 I 設 置 遮 蔽 膜 f 使 例 如 在 範 圍 A之4塊 7- 曝 光 假ΐ 103 ( 當 重 複 性 1 Ί 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 401600 A7 _B7_ 五、發明説明(6 ) 邊緣102是2微米(um)時G此區域103是4umX 4um)受到遮 蔽,則例郎6um X 6um之正方形區域104不會受到曝光用之 光線所照射。此處,使用正(positive)之光阻和負 (negative)之光罩。 其次,使用光阻膜9A作為遮罩來對A卜Si-Cu合金膜8 作異向性蝕刻,且如第3C圖所示,形成互連層8a和導電 ,:瞑圖型8b。然後,在單層互連半導體元件之情況中,在 j · 刻劃區域I上之中間曆絕緣膜2中,需去除未被導電膜 圖型8b所覆蓋之部份。在多層互連半導體元件之情況中 ,如第3D圖所示,沈積一曆具有厚度為400奈米(nut)之 氧化矽膜(中間層絕緣膜11),且使用半明暗相移遮罩來 形成具有孔1 3之光阻膜12M便在互連層8a上形成”接觸 孔。在導電膜圖型8b上亦形成一個孔14。其次,使用光 阻膜12作為遮罩而將中間曆絕緣膜11M蝕刻方式去除, 且如第3E圖所示,可形成孔15和16。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 其次,形成導電膜,例如Al-Cu-Si合金膜17,且使用 透光式遮罩來形成光阻膜18 Μ便形成上(upper)互連層 。此時,需形成光阻膜18使其保留在孔16中和周逢部份 上,Μ便覆蓋導電膜圖型8b之邊緣部份上作顯像之中間 層絕緣膜1¾之步级區。然後,對Al-Si-Cu合金膜17作異 向-性蝕刻,且如第3F圖所示形成一互連17a和導電膜圖 型17b。若導電膜_型17b之大小和導電膜圖型8b之大小 T·· t , 一樣,則可允許Al-Si-Cu合金之殘留物出現在步级區19 之側壁上。為了防止此現象,導電膜®型17b之大小設 -8 - 本紙張尺度適用中國國家標準(CNS )八4規格(210X297公釐) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明( 7 ) 1 I 定 成 乾大 9 例 如 大 約 為 8 u ϊπ X 8-u B 〇 在- 雙 層 互 連 半 導 體元-.: - 1 件 之 情 況 中 9 刻 劃 區 域 II 之 中 間 層 绝 «liLj 緣 膜 2 和 1 1在 接下 1 I 來 之 步 驟 中 被 去 除 > 如 第 3G 丨圖 所 示 〇 在 刻 割 區 域 II之部 -Ν 請 1 I 份 中 9 仍 保 留 中 間 層 絶 緣 膜 之 昼 Η 和 導 電 膜 圖 型 1 但因 美i 閱 1 讀 1 該 處 所 佔 有 之 面 積 和 刻 劃 區 域 之 大 小 相 比 較 時 很 小 (例 背 I 寬 之 1 如 , 度 為 1 0 Ον l m ) 9 則 在 刻 劃 期 間 對 導 電 物 質 之 散 射所 注 意 } 造 成 之 生 産 量 的 降 低 幾 乎 沒 有 效 果 〇 在 具 有 三 層 互 連層 事 項 1 I 再 1 1 或 更 多 層 之 半 導 體 元 件 的 情 況 中 9 可 重 覆 相 同 步 驟 〇在 此 情 況 中 卽 馬 农 * 將 保 留 在 4 塊 曝 光 區 之 導 電 膜 圖 型 的 大小 頁 1 可 往 上 層 依 序 逐 漸 變 大 〇 1 1 第 5 圖 和 第 6 圖 分 別 顯 示 在 本 發 明 (雙層互連半導體 1 I 元 件 )之半導體元件和先前技藝之半導體元件i間每個 1 1 訂 1 晶 圓 (2 60 個 晶 片 )之污染物數目及生産量。 此處1 污染 物 之 數 巨 是 使 用 白 動 外 觀 檢 査 % 統 來 計 數 此 種 白 動外 1 I 觀 檢 査 % 統 是 在 遮. 罩 中 之 圖 型 缺 陷 的 測 試 中 所 使 用 的0 1 1 此 種 条 統 能 測 量 之 污 染 物 大 小 至 少 可 為 0 . 5 u in之數量級( 1 I or d e r) 〇 可 確 信 的 是 污 染 物 之 數 百 已 由 50 -7 0降低至低 I 於 10 ,生産量已提高數値百分點, 且在各區( 1 〇 t S )之間 1 的 變 化 也 已 降 低 〇 1 | 雖 然 本 發 明 已 描 述 在 較 佳 實 施 例 中 9 需 了 解 的 是 已使- 1 1 用 之 各 種 語 句 是 用 來 描 述 用 而 不 是 限 制 用 且 在 申 請專β 1 \ m 範 圍 中 可 作 變 化 而 不 脱 離 申 請 專 利 範 圍 所 定 義 之本 1 I 發 m 的 真 正 範 圍 〇 r :: 9- - 1 1 1 1 1 1 本紙張又度適用中國國家標準(CNS ) A4規格(210X297公釐)
Claims (1)
- 401600 A8 B8 C8 D8 六、申請專利範圍 1;一種製造半導體元件之方法,此ϋ體元件具有半導 體基板(1),晶片區域(I )和刻剌區域(n ),此方法之 特徵是包含κ下各步驟: 在半導體基板(1)上形成絕緣膜(2); 使用步驟重複之平販印刷糸統及半明暗相移遮罩Μ便 在晶片區域上之絕緣膜中形成第一孔(6); 在半導體基板之整個表面上形成至少< 一曆導電膜(8); 對該導電膜進行圖型化使該導電膜至少保留在第二孔 及其風邊部份中,第二孔會形成在4塊曝光區(103) 中,在形成第一孔期間,此4塊曝光區(103)是許多 在刻劃區域上相重叠之範圍中的一部份。 2 .如申請專利範圍第1項之製造半導體元件之方法,其 中圖型化之步驟包括使用透光式遮罩之曝光過程。 3 .如申請專利範圍第1項之製造半導體元件之方法,其 中保留在第二孔及其周逄部份上之導電膜(8b ,17b)在 大小上由下往上逐漸增大。 4.如申證專利範圍第2項之製造半導體元件之方法,其 中保留在第二孔及其周遴部份上之導電膜(8b, 17b)在 大小上由下往上逐漸增大。 (請先閱讀背面之注意事項再填寫本頁) -裝· •14- 經濟部中央標準局員工消費合作社印製 -10- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4104396A JP2728078B2 (ja) | 1996-02-28 | 1996-02-28 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW401600B true TW401600B (en) | 2000-08-11 |
Family
ID=12597385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW086101636A TW401600B (en) | 1996-02-28 | 1997-02-13 | Method of fabricating semiconductor device using half-tone phase shift mask |
Country Status (4)
Country | Link |
---|---|
US (1) | US5902717A (zh) |
JP (1) | JP2728078B2 (zh) |
KR (1) | KR100222805B1 (zh) |
TW (1) | TW401600B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4053263B2 (ja) * | 2001-08-17 | 2008-02-27 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
KR100672728B1 (ko) * | 2005-07-12 | 2007-01-22 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조방법 |
JP4529099B2 (ja) * | 2008-11-07 | 2010-08-25 | ルネサスエレクトロニクス株式会社 | レチクル、露光方法および半導体装置の製造方法 |
KR20100109771A (ko) * | 2009-04-01 | 2010-10-11 | 삼성전자주식회사 | 림 영역을 가진 투과율 조절형 위상 반전 포토마스크 및 그 제조 방법 |
JP2011199123A (ja) * | 2010-03-23 | 2011-10-06 | Elpida Memory Inc | 半導体装置およびその製造方法 |
US9989857B2 (en) * | 2014-10-20 | 2018-06-05 | Samsung Electronics Co., Ltd. | Photomask and method of forming the same and methods of manufacturing electronic device and display device using the photomask |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05197160A (ja) * | 1992-01-20 | 1993-08-06 | Toshiba Corp | パターン形成方法 |
US5451537A (en) * | 1994-08-12 | 1995-09-19 | Industrial Technology Research Institute | Method of forming a DRAM stack capacitor with ladder storage node |
JP3177404B2 (ja) * | 1995-05-31 | 2001-06-18 | シャープ株式会社 | フォトマスクの製造方法 |
-
1996
- 1996-02-28 JP JP4104396A patent/JP2728078B2/ja not_active Expired - Fee Related
-
1997
- 1997-02-10 US US08/797,340 patent/US5902717A/en not_active Expired - Lifetime
- 1997-02-13 TW TW086101636A patent/TW401600B/zh not_active IP Right Cessation
- 1997-02-27 KR KR1019970006332A patent/KR100222805B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970063431A (ko) | 1997-09-12 |
KR100222805B1 (ko) | 1999-10-01 |
JP2728078B2 (ja) | 1998-03-18 |
JPH09232315A (ja) | 1997-09-05 |
US5902717A (en) | 1999-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9360749B2 (en) | Pellicle structure and method for forming the same | |
TW498424B (en) | An electron device manufacturing method, a pattern forming method, and a photomask used for those methods | |
US9195142B2 (en) | Lithography masks, systems, and manufacturing methods | |
TW497269B (en) | Manufacturing method of semiconductor device | |
JP2010152359A (ja) | 表示装置の製造方法 | |
TW401600B (en) | Method of fabricating semiconductor device using half-tone phase shift mask | |
WO2018166022A1 (zh) | Tft基板的制作方法及tft基板 | |
TW463255B (en) | Exposure method and device manufacturing method using the same | |
TWI423391B (zh) | 共通線結構與顯示面板及其製作方法 | |
US7851141B2 (en) | Flat panel display manufacturing | |
JP2000150828A (ja) | 電子デバイス並びに半導体装置、及び電極形成方法 | |
TWI777402B (zh) | 顯示裝置製造用光罩、及顯示裝置之製造方法 | |
US20050277065A1 (en) | Method of manufacturing a semiconductor device | |
CN101452960A (zh) | 薄膜晶体管、集成电路和液晶显示装置 | |
CN110120367B (zh) | 一种薄膜晶体管的制造方法及薄膜晶体管 | |
TW499712B (en) | Method for fabricating integrated circuit device | |
KR20040086857A (ko) | 반도체소자의 중첩마크 형성방법 | |
US20160018728A1 (en) | Photo-mask and method of manufacturing semiconductor structures by using the same | |
JP3583044B2 (ja) | 半導体装置及びアライメントずれの制御方法 | |
KR20160046273A (ko) | 포토마스크 및 그 제조 방법과 포토마스크를 이용한 전자 소자의 제조 방법 및 표시 장치의 제조 방법 | |
WO2019127777A1 (zh) | 阵列基板及其制造方法 | |
JP2005024962A (ja) | フォトマスク、半導体装置及びその製造方法 | |
CN113725231A (zh) | 一种显示面板及其制备方法、掩模板及显示装置 | |
TW580772B (en) | Thin film transistor and method of forming thin film transistor | |
KR960000232B1 (ko) | 반도체 소자의 게이트패턴 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |