CN113725231A - 一种显示面板及其制备方法、掩模板及显示装置 - Google Patents

一种显示面板及其制备方法、掩模板及显示装置 Download PDF

Info

Publication number
CN113725231A
CN113725231A CN202110960209.2A CN202110960209A CN113725231A CN 113725231 A CN113725231 A CN 113725231A CN 202110960209 A CN202110960209 A CN 202110960209A CN 113725231 A CN113725231 A CN 113725231A
Authority
CN
China
Prior art keywords
wiring
layer
target film
film layer
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110960209.2A
Other languages
English (en)
Other versions
CN113725231B (zh
Inventor
高涛
张文轩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110960209.2A priority Critical patent/CN113725231B/zh
Publication of CN113725231A publication Critical patent/CN113725231A/zh
Application granted granted Critical
Publication of CN113725231B publication Critical patent/CN113725231B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供了一种显示面板及其制备方法、掩模板及显示装置，涉及显示技术领域。其中，显示面板包括位于显示区外围的布线区，布线区包括走线，走线的侧边斜面上设置有保护层，显示面板包括目标膜层，保护层与目标膜层同层设置，且材料相同。在本发明实施例中，走线侧边斜面上的保护层与目标膜层同层设置，且材料相同，因此，可以在形成走线之后，同层形成目标膜层和保护层，保护层可以避免走线的侧边斜面在后续的显影工艺中暴露在显影液中，从而可防止走线的侧边斜面被显影液侵蚀，避免了在走线的侧边斜面形成外界水氧入侵通道，进而降低了显示器件失效的风险。

Description

一种显示面板及其制备方法、掩模板及显示装置
技术领域
本发明涉及显示技术领域，特别是涉及一种显示面板及其制备方法、掩模板及显示装置。
背景技术
目前，由于显示器件的有机发光材料具有水氧敏感性，因此，在显示面板的制备过程中，如何保持良好的封装效果是目前面临的一大难题。
在显示面板的制备过程中，一些金属通常被用来作为走线材料。但是，在走线后续膜层的显影工艺中，位于显示区外围布线区的走线因直接暴露在显影液中，易形成侧向侵蚀形貌，从而在走线侧边形成空洞，走线后续的膜层无法填补空洞，从而在空洞处形成外界水氧入侵的通道，容易导致显示器件的封装失效，进而造成显示器件失效。
发明内容
本发明提供一种显示面板及其制备方法、掩模板及显示装置，以解决现有显示面板中的布线区走线易被显影液形成侧向侵蚀，从而形成外界水氧入侵通道，易导致显示器件封装失效的问题。
为了解决上述问题，本发明公开了一种显示面板，所述显示面板包括位于显示区外围的布线区，所述布线区包括走线，所述走线的侧边斜面上设置有保护层，所述显示面板包括目标膜层，所述保护层与所述目标膜层同层设置，且材料相同。
可选地，在垂直于所述走线的侧边斜面的方向上，所述保护层的厚度大于或等于3nm，且小于或等于5nm。
可选地，所述目标膜层包括平坦层和像素定义层中的至少一者。
为了解决上述问题，本发明公开了一种掩模板，用于对显示面板的目标膜层进行曝光，所述显示面板包括位于显示区外围的布线区，所述布线区包括走线，所述显示面板还包括衬底，所述掩模板包括第一区域，所述第一区域为半透光区域，在所述掩模板对位于所述显示面板的情况下，所述第一区域在所述衬底上的正投影与所述目标膜层上的预设半刻蚀区在所述衬底上的正投影重叠，所述预设半刻蚀区在所述衬底上的正投影覆盖所述走线的侧边斜面在所述衬底上的正投影。
可选地，所述第一区域的透过率大于或等于10％，且小于或等于98％；或者，所述第一区域的透过率大于或等于2％，且小于或等于30％。
可选地，在平行于所述掩模板的方向上，所述第一区域的宽度大于或等于10nm，且小于或等于20nm；在垂直于所述掩模板的方向上，所述第一区域的厚度大于或等于2nm，且小于或等于5nm。
可选地，所述掩模板还包括第二区域和第三区域，在所述掩模板对位于所述显示面板的情况下，所述第二区域在所述衬底上的正投影与所述目标膜层上的预设全刻蚀区在所述衬底上的正投影重叠，所述第三区域在所述衬底上的正投影与所述目标膜层上的预设非刻蚀区在所述衬底上的正投影重叠。
为了解决上述问题，本发明还公开了一种显示面板的制备方法，所述方法包括：
提供基板；所述基板包括衬底；
在所述基板上的布线区形成走线；所述布线区位于所述基板的显示区外围；
形成目标膜层；
通过构图工艺，对所述目标膜层进行图案化，在所述走线的侧边斜面形成保护层；所述保护层与所述目标膜层同层设置，且材料相同；
其中，所述构图工艺包括：在所述目标膜层上涂覆光刻胶，通过掩模板对所述目标膜层进行曝光；所述掩模板为如上所述的掩模板。
可选地，所述通过掩模板对所述目标膜层进行曝光之后，所述构图工艺还包括：
通过目标显影液，对所述光刻胶进行显影。
可选地，所述走线的材料包括Al的情况下，所述目标显影液为酸性显影液或碱性显影液；
所述走线的材料包括Mg的情况下，所述目标显影液为碱性显影液；
所述走线的材料包括Cu和Fe中的至少一者的情况下，所述目标显影液为酸性显影液。
为了解决上述问题，本发明还公开了一种显示装置，包括上述显示面板。
与现有技术相比，本发明包括以下优点：
在本发明实施例中，显示面板包括位于显示区外围的布线区，布线区包括走线，走线的侧边斜面上设置有保护层，显示面板包括目标膜层，保护层与目标膜层同层设置，且材料相同。在本发明实施例中，走线侧边斜面上的保护层与目标膜层同层设置，且材料相同，因此，可以在形成走线之后，同层形成目标膜层和保护层，保护层可以避免走线的侧边斜面在后续的显影工艺中暴露在显影液中，从而可防止走线的侧边斜面被显影液侵蚀，避免了在走线的侧边斜面形成外界水氧入侵通道，进而降低了显示器件失效的风险。
附图说明
图1示出了现有的一种显示面板布线区的俯视扫描电镜图；
图2示出了现有的一种显示面板布线区走线的局部剖面扫描电镜图；
图3示出了本发明实施例一的一种显示面板的局部截面示意图；
图4示出了本发明实施例一的一种显示面板的局部截面扫描电镜图
图5示出了本发明实施例一的一种掩模板的截面示意图；
图6示出了本发明实施例一的另一种掩模板的截面示意图；
图7示出了本发明实施例二的一种显示面板的制备方法的步骤流程图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
在对本发明实施例进行详细说明之前，首先对现有的显示面板布线区的走线进行介绍。
参照图1，示出了现有的显示面板布线区在俯视视角下的扫描电镜图，位于显示区外围的布线区包括很多的走线01，在实际应用中，走线01可以为多层金属形成的叠层复合结构。沿图1中的AA’进行剖面，参见图2，示出了一种走线01的局部剖面扫描电镜图，在图2对应的面板样品中，走线01为三层金属形成的叠层复合结构，分别是Ti/Al/Ti。
发明人经过对多种材料的走线进行研究发现，在走线01后续某些膜层的显影工艺中，位于显示区外围布线区的走线01会直接暴露在显影液中，走线01中的一些金属材料由于自身的化学性质，极易与显影液进行反应，从而在走线01的侧边形成侵蚀形貌。如图2所示，走线01的中间一层金属Al相较于上下两层的金属Ti，侧边内缩了260nm以上，有些面板样品中甚至达到了600nm以上。走线01后续的有机膜层在此处堆积，形成了外界水氧入侵的通道，容易导致显示器件的封装失效，进而造成显示器件失效。
实施例一
图3示出了本发明实施例一的一种显示面板的局部截面示意图。参照图3，显示面板包括位于显示区02外围的布线区03，所述布线区03包括走线10，所述走线10的侧边斜面A上设置有保护层101，所述显示面板包括目标膜层20，所述保护层101与所述目标膜层20同层设置，且材料相同。
其中，走线10侧边斜面A上的保护层101与目标膜层20同层设置，且材料相同，因此，可以在形成走线10之后，同层形成目标膜层20和保护层101。一方面，保护层101可以避免走线10的侧边斜面A在后续的显影工艺中暴露在显影液中，从而可防止走线10的侧边斜面A被显影液侵蚀，避免了在走线10的侧边斜面A形成外界水氧入侵的通道。另一方面，保护层101可以通过对目标膜层20的构图工艺形成，因此，无需增加工艺流程。
图4示出了本发明实施例一的一种显示面板的局部截面扫描电镜图，参照图4可以看出，由于保护层的存在，走线的侧边斜面在后续的显影工艺中未形成空洞。需要说明的是，由于保护层的厚度很薄，因此，在图4中难以准确显示。
在本发明实施例中，走线10具体可以包括源漏极走线、VGL/VGH走线、VDD走线等，本发明实施例对此不作具体限定。
在本发明实施例中，走线01可以为多层金属形成的叠层复合结构，也可以为单层金属结构，本发明实施例对此不作具体限定。
可选地，参照图3，在垂直于所述走线10的侧边斜面A的方向D1上，所述保护层101的厚度大于或等于3nm，且小于或等于5nm。
在实际应用中，走线10侧边斜面A上的保护层101的厚度可以设置得较薄一些，从而可以在起到保护作用的同时，保证原先布线区厚度的均一性。
可选地，所述目标膜层20包括平坦层和像素定义层中的至少一者。
在本发明实施例中，目标膜层20可以是在走线10之后设置的平坦层，当然，目标膜层20也可以是在平坦层之后设置的像素定义层。
在实际的平坦层工艺中，由于工艺精度等因素，平坦层不一定能覆盖布线区中的所有走线，因此，露出平坦层的走线的侧边仍可能面临侵蚀问题。因此，在本发明实施例中，目标膜层20可以包括平坦层和像素定义层这两者，如此，对于露出平坦层的走线，仍可通过像素定义层工艺实现保护层的设置。
在目标膜层20包括平坦层的情况下，对目标膜层20的构图工艺则包括在显示区的平坦层上设置过孔的工艺，过孔用于实现显示区中阳极层与源漏极层的过孔连接。
在目标膜层20包括像素定义层的情况下，对目标膜层20的构图工艺则包括在显示区的像素定义层上设置像素开口区的工艺，像素开口区用于设置显示器件。
可选地，平坦层和像素定义层均可采用有机硅氧烷材料，相应的，保护层101也可以是有机硅氧烷材料。
此外，显示面板还可以包括绝缘层、源漏极层，栅极层、有源层等常规膜层结构，本发明实施例在此不再赘述。
在本发明实施例中，显示面板包括位于显示区外围的布线区，布线区包括走线，走线的侧边斜面上设置有保护层，显示面板包括目标膜层，保护层与目标膜层同层设置，且材料相同。在本发明实施例中，走线侧边斜面上的保护层与目标膜层同层设置，且材料相同，因此，可以在形成走线之后，同层形成目标膜层和保护层，保护层可以避免走线的侧边斜面在后续的显影工艺中暴露在显影液中，从而可防止走线的侧边斜面被显影液侵蚀，避免了在走线的侧边斜面形成外界水氧入侵通道，进而降低了显示器件失效的风险。
实施例二
图5示出了本发明实施例一的一种掩模板的截面示意图，所述掩模板用于对显示面板的目标膜层进行曝光，参照图5，所述显示面板包括位于显示区02外围的布线区3，所述布线区03包括走线10，所述显示面板还包括衬底30。所述掩模板100包括第一区域110，所述第一区域110为半透光区域，在所述掩模板100对位于所述显示面板200的情况下，所述第一区域110在所述衬底30上的正投影与所述目标膜层20上的预设半刻蚀区在所述衬底30上的正投影重叠，所述预设半刻蚀区在所述衬底30上的正投影覆盖所述走线10的侧边斜面A在所述衬底30上的正投影。
其中，掩模板100对应预设半刻蚀区的第一区域110可以为半透光区域，布线区走线10的侧边斜面A对应在目标膜层20的预设半刻蚀区以内，因此，在通过掩模板100对目标膜层20进行曝光工艺后，走线10侧边斜面A对应的光刻胶被部分去除，进而在后续对目标膜层20进行显影后，对应走线10侧边斜面A的目标膜层20被部分保留，从而可以在走线10的侧边斜面A上形成保护层。
一方面，保护层101可以避免走线10的侧边斜面A在后续的显影工艺中暴露在显影液中，从而可防止走线10的侧边斜面A被显影液侵蚀，避免了在走线10的侧边斜面A形成外界水氧入侵的通道。另一方面，保护层101可以通过对目标膜层20的构图工艺形成，因此，无需增加工艺流程。
可选地，在一种可选的实施方式中，可采用正性光刻胶实现目标膜层20的曝光工艺，相应的，所述第一区域110的透过率大于或等于10％，且小于或等于98％；或者，在另一种可选的实施方式中，可采用负性光刻胶实现目标膜层20的曝光工艺，相应的，所述第一区域110的透过率大于或等于2％，且小于或等于30％。
在实际应用中，当采用正性光刻胶实现目标膜层20的曝光工艺时，第一区域110的透过率可以较大一些，如此，可使走线10侧边斜面A上保护层的厚度较薄一些，从而可以在起到保护作用的同时，保证原先布线区厚度的均一性。当采用负性光刻胶实现目标膜层20的曝光工艺时，也可使走线10侧边斜面A上保护层的厚度较薄一些。
另外，在具体应用时，不同的第一区域110可以采用相同透过率的半透膜，当然，不同的第一区域110也可以采用不同透过率的半透膜，本发明实施例对此不作具体限定。
可选地，在平行于所述掩模板100的方向D2上，所述第一区域110的宽度大于或等于10nm，且小于或等于20nm；在垂直于所述掩模板100的方向D3上，所述第一区域110的厚度大于或等于2nm，且小于或等于5nm。
还可选地，所述掩模板100还包括第二区域120和第三区域130，在所述掩模板100对位于所述显示面板200的情况下，所述第二区域120在所述衬底30上的正投影与所述目标膜层20上的预设全刻蚀区在所述衬底30上的正投影重叠，所述第三区域130在所述衬底30上的正投影与所述目标膜层20上的预设非刻蚀区在所述衬底30上的正投影重叠。
其中，掩模板100上的第一区域110用于实现对预设半刻蚀区的目标膜层20的半刻蚀，第二区域120用于对实现对预设全刻蚀区的目标膜层20的全刻蚀，第三区域130用于实现对预设非刻蚀区的目标膜层20的完全保留。
在一种可选的实施方式中，参照图5，第二区域120为全透光区域，第三区域130为不透光区域；或者，在另一种可选的实施方式中，参照图6，第二区域120为不透光区域，第三区域130为全透光区域。
对应于第一区域110为半透光区域、第二区域120为全透光区域、第三区域130为不透光区域的掩模板100，可采用正性光刻胶。在通过掩模板100对目标膜层20进行曝光工艺后，预设全刻蚀区对应的光刻胶被完全去除，预设非刻蚀区对应的光刻胶被完全保留，进而在后续对目标膜层20进行显影后，对应预设全刻蚀区的目标膜层20被完全去除，对应预设非刻蚀区的目标膜层20被完全保留。
对应于第一区域110为半透光区域、第二区域120为不透光区域、第三区域130为全透光区域的掩模板100，可采用负性光刻胶。在通过掩模板100对目标膜层20进行曝光工艺后，预设全刻蚀区对应的光刻胶被完全保留，预设非刻蚀区对应的光刻胶被完全去除，进而在后续对目标膜层20进行显影后，对应预设全刻蚀区的目标膜层20被完全去除，对应预设非刻蚀区的目标膜层20被完全保留。
在本发明实施例中，掩模板对应预设半刻蚀区的第一区域可以为半透光区域，布线区走线的侧边斜面对应在目标膜层的预设半刻蚀区以内，因此，在通过掩模板对目标膜层进行曝光工艺后，走线侧边斜面对应的光刻胶被部分去除，进而在后续对目标膜层进行显影后，对应走线侧边斜面的目标膜层被部分保留，从而可以在走线的侧边斜面上形成保护层。保护层可以避免走线的侧边斜面在后续的显影工艺中暴露在显影液中，从而可防止走线的侧边斜面被显影液侵蚀，避免了在走线的侧边斜面形成外界水氧入侵通道，进而降低了显示器件失效的风险。
实施例三
参照图7，示出了本发明实施例二的一种显示面板的制备方法的步骤流程图，该制备方法包括以下步骤：
步骤701：提供基板；所述基板包括衬底。
其中，在该基板的显示区，还可以包括缓冲层、有源层、栅极层、绝缘层等结构。衬底可以是柔性衬底或刚性衬底。
步骤702：在所述基板上的布线区形成走线；所述布线区位于所述基板的显示区外围。
其中，可以在基板上形成走线，显示区的走线及布线区的走线可以同层形成。
步骤703：形成目标膜层。
其中，目标膜层可以包括平坦层，可以通过沉积工艺得到平坦层。目标膜层还可以包括像素定义层，可以通过沉积工艺得到像素定义层。
步骤704：通过构图工艺，对所述目标膜层进行图案化，在所述走线的侧边斜面形成保护层；所述保护层与所述目标膜层同层设置，且材料相同；其中，所述构图工艺包括：在所述目标膜层上涂覆光刻胶，通过掩模板对所述目标膜层进行曝光；所述掩模板为如上所述的掩模板。
在目标膜层包括平坦层的情况下，在构图工艺中，通过如上所述的掩模板对平坦层进行图案化，可以在显示区的平坦层上得到过孔，同时，在布线区走线的侧边斜面形成保护层，其中，平坦层上的过孔用于实现显示区中阳极层与源漏极层的过孔连接。
在目标膜层包括像素定义层的情况下，在构图工艺中，通过如上所述的掩模板对像素定义层进行图案化，可以在显示区的像素定义层上得到像素开口区，同时，在布线区走线的侧边斜面形成保护层，其中，像素定义层上的像素开口区用于设置显示器件。
可选地，所述通过掩模板对所述目标膜层进行曝光之后，所述构图工艺还包括：
通过目标显影液，对所述光刻胶进行显影。
其中，根据走线材料的不同，显影工艺中所选取的目标显影液的酸碱性有所不同。
可选地，所述走线的材料包括Al的情况下，所述目标显影液可以为酸性显影液或碱性显影液；
所述走线的材料包括Mg的情况下，所述目标显影液可以为碱性显影液；
所述走线的材料包括Cu和Fe中的至少一者的情况下，所述目标显影液可以为酸性显影液。
其中，Al金属为两性活泼金属，暴露在酸性显影液或碱性显影液中均容易发生反应，造成走线侧边的侵蚀形貌。另外，Mg金属暴露在碱性显影液中容易发生反应，造成走线侧边的侵蚀形貌。再者，Cu金属和Fe金属暴露在酸性显影液中容易发生反应，造成走线侧边的侵蚀形貌。
通过采用如上所述的掩模板对目标膜层进行曝光，使得走线侧边斜面对应的光刻胶被部分去除，进而在后续通过对目标膜层进行显影后，对应走线侧边斜面的目标膜层被部分保留，从而可以在走线的侧边斜面上形成保护层。如此，即使采用易与走线金属材料发生反应的显影液，走线侧边也可在保护层的保护下，避免直接暴露在显影液中。
需要说明的是，保护层对于走线侧边在刻蚀液中的保护也是同理，本发明实施例在此不再赘述。
此外，该制备方法还可以包括形成封装层等常规步骤，本发明实施例对此不作具体限定。
在本发明实施例中，可以在基板上的布线区形成走线，然后形成目标膜层，之后通过构图工艺，对目标膜层进行图案化，在走线的侧边斜面形成保护层；保护层与目标膜层同层设置，且材料相同；其中，构图工艺包括：在目标膜层上涂覆光刻胶，通过如上所述的掩模板对目标膜层进行曝光。在本发明实施例中，可以通过采用如上所述的掩模板对目标膜层进行曝光，使得走线侧边斜面对应的光刻胶被部分去除，进而在后续通过对目标膜层进行显影后，对应走线侧边斜面的目标膜层被部分保留，从而可以在走线的侧边斜面上形成保护层。如此，即使采用易与走线金属材料发生反应的显影液，走线侧边也可在保护层的保护下，避免直接暴露在显影液中，进而避免了在走线的侧边斜面形成外界水氧入侵通道，降低了显示器件失效的风险。
实施例四
本发明实施例还公开了一种显示装置，包括上述显示面板。
在本发明实施例中，显示面板包括位于显示区外围的布线区，布线区包括走线，走线的侧边斜面上设置有保护层，显示面板包括目标膜层，保护层与目标膜层同层设置，且材料相同。在本发明实施例中，走线侧边斜面上的保护层与目标膜层同层设置，且材料相同，因此，可以在形成走线之后，同层形成目标膜层和保护层，保护层可以避免走线的侧边斜面在后续的显影工艺中暴露在显影液中，从而可防止走线的侧边斜面被显影液侵蚀，避免了在走线的侧边斜面形成外界水氧入侵通道，进而降低了显示器件失效的风险。
对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种显示面板及其制备方法、掩模板及显示装置，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (11)

1.一种显示面板，所述显示面板包括位于显示区外围的布线区，所述布线区包括走线，其特征在于，所述走线的侧边斜面上设置有保护层，所述显示面板包括目标膜层，所述保护层与所述目标膜层同层设置，且材料相同。
2.根据权利要求1所述的显示面板，其特征在于，在垂直于所述走线的侧边斜面的方向上，所述保护层的厚度大于或等于3nm，且小于或等于5nm。
3.根据权利要求1所述的显示面板，其特征在于，所述目标膜层包括平坦层和像素定义层中的至少一者。
4.一种掩模板，用于对显示面板的目标膜层进行曝光，所述显示面板包括位于显示区外围的布线区，所述布线区包括走线，所述显示面板还包括衬底，其特征在于，所述掩模板包括第一区域，所述第一区域为半透光区域，在所述掩模板对位于所述显示面板的情况下，所述第一区域在所述衬底上的正投影与所述目标膜层上的预设半刻蚀区在所述衬底上的正投影重叠，所述预设半刻蚀区在所述衬底上的正投影覆盖所述走线的侧边斜面在所述衬底上的正投影。
5.根据权利要求4所述的掩模板，其特征在于，所述第一区域的透过率大于或等于10％，且小于或等于98％；或者，所述第一区域的透过率大于或等于2％，且小于或等于30％。
6.根据权利要求4所述的掩模板，其特征在于，在平行于所述掩模板的方向上，所述第一区域的宽度大于或等于10nm，且小于或等于20nm；在垂直于所述掩模板的方向上，所述第一区域的厚度大于或等于2nm，且小于或等于5nm。
7.根据权利要求4所述的掩模板，其特征在于，所述掩模板还包括第二区域和第三区域，在所述掩模板对位于所述显示面板的情况下，所述第二区域在所述衬底上的正投影与所述目标膜层上的预设全刻蚀区在所述衬底上的正投影重叠，所述第三区域在所述衬底上的正投影与所述目标膜层上的预设非刻蚀区在所述衬底上的正投影重叠。
8.一种显示面板的制备方法，其特征在于，所述方法包括：
提供基板；所述基板包括衬底；
在所述基板上的布线区形成走线；所述布线区位于所述基板的显示区外围；
形成目标膜层；
通过构图工艺，对所述目标膜层进行图案化，在所述走线的侧边斜面形成保护层；所述保护层与所述目标膜层同层设置，且材料相同；
其中，所述构图工艺包括：在所述目标膜层上涂覆光刻胶，通过掩模板对所述目标膜层进行曝光；所述掩模板为权利要求4-7任一项所述的掩模板。
9.根据权利要求8所述的方法，其特征在于，所述通过掩模板对所述目标膜层进行曝光之后，所述构图工艺还包括：
通过目标显影液，对所述光刻胶进行显影。
10.根据权利要求9所述的方法，其特征在于，所述走线的材料包括Al的情况下，所述目标显影液为酸性显影液或碱性显影液；
所述走线的材料包括Mg的情况下，所述目标显影液为碱性显影液；
所述走线的材料包括Cu和Fe中的至少一者的情况下，所述目标显影液为酸性显影液。
11.一种显示装置，其特征在于，包括权利要求1-3任一项所述的显示面板。
CN202110960209.2A 2021-08-20 2021-08-20 一种显示面板及其制备方法、掩模板及显示装置 Active CN113725231B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110960209.2A CN113725231B (zh) 2021-08-20 2021-08-20 一种显示面板及其制备方法、掩模板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110960209.2A CN113725231B (zh) 2021-08-20 2021-08-20 一种显示面板及其制备方法、掩模板及显示装置

Publications (2)

Publication Number Publication Date
CN113725231A true CN113725231A (zh) 2021-11-30
CN113725231B CN113725231B (zh) 2024-06-21

Family

ID=78677097

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110960209.2A Active CN113725231B (zh) 2021-08-20 2021-08-20 一种显示面板及其制备方法、掩模板及显示装置

Country Status (1)

Country Link
CN (1) CN113725231B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070097262A (ko) * 2006-03-29 2007-10-04 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
CN108550588A (zh) * 2018-06-08 2018-09-18 京东方科技集团股份有限公司 显示面板、显示面板的制造方法和显示装置
CN209000913U (zh) * 2018-11-06 2019-06-18 惠科股份有限公司 一种显示面板和显示装置
CN110850639A (zh) * 2019-10-22 2020-02-28 武汉华星光电技术有限公司 显示面板、掩模板及显示装置
CN111200005A (zh) * 2020-03-11 2020-05-26 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
CN112416178A (zh) * 2020-12-02 2021-02-26 云谷（固安）科技有限公司 触控模组及触控显示屏
CN113066834A (zh) * 2021-03-19 2021-07-02 合肥鑫晟光电科技有限公司 显示装置、显示面板及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070097262A (ko) * 2006-03-29 2007-10-04 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
CN108550588A (zh) * 2018-06-08 2018-09-18 京东方科技集团股份有限公司 显示面板、显示面板的制造方法和显示装置
CN209000913U (zh) * 2018-11-06 2019-06-18 惠科股份有限公司 一种显示面板和显示装置
CN110850639A (zh) * 2019-10-22 2020-02-28 武汉华星光电技术有限公司 显示面板、掩模板及显示装置
CN111200005A (zh) * 2020-03-11 2020-05-26 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
CN112416178A (zh) * 2020-12-02 2021-02-26 云谷（固安）科技有限公司 触控模组及触控显示屏
CN113066834A (zh) * 2021-03-19 2021-07-02 合肥鑫晟光电科技有限公司 显示装置、显示面板及其制造方法

Also Published As

Publication number Publication date
CN113725231B (zh) 2024-06-21

Similar Documents

Publication Publication Date Title
JP5275519B2 (ja) 表示装置用基板及びその製造方法、表示装置
TW594357B (en) Manufacturing method of active matrix substrate
WO2015067148A1 (zh) 氧化物薄膜晶体管及其制作方法、阵列基板、显示装置
JPH10163174A (ja) 薄膜のパターニング方法
JP6096390B2 (ja) 有機発光ダイオード表示装置における金属配線のショートを回避する方法
WO2016123935A1 (zh) 一种掩膜板及阵列基板的制造方法
US20170139296A1 (en) Display device and method for manufacturing same
WO2016192476A1 (zh) 一种阵列基板及其制备方法、显示装置
WO2018166022A1 (zh) Tft基板的制作方法及tft基板
KR100825907B1 (ko) 반도체장치 제작방법
US9997544B2 (en) Contact window structure, pixel structure and method for manufacturing thereof
CN113725231A (zh) 一种显示面板及其制备方法、掩模板及显示装置
KR20170037074A (ko) 표시 장치 및 이의 제조 방법
US8530144B2 (en) Photomask and method for fabricating source/drain electrode of thin film transistor
CN110165079B (zh) 显示面板及其制作方法、显示装置
TW401600B (en) Method of fabricating semiconductor device using half-tone phase shift mask
CN112510071B (zh) 一种显示面板及其制作方法、显示装置
US11581353B2 (en) Process and structure of overlay offset measurement
JP2012222044A (ja) デバイスの製造方法、表示装置の製造方法、表示装置および電子機器
CN101452858A (zh) 薄膜晶体管的制造方法和使用了网目调型掩模的曝光方法
JP4761425B2 (ja) 表示装置および表示装置の製造方法
JPH0756193A (ja) 薄膜トランジスタマトリクス基板の製造方法
US11392003B2 (en) Active device substrate and method for manufacturing the same
WO2024000511A1 (zh) 显示基板及其制造方法、显示装置
WO2019127777A1 (zh) 阵列基板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant