JP2010152359A - 表示装置の製造方法 - Google Patents

表示装置の製造方法 Download PDF

Info

Publication number
JP2010152359A
JP2010152359A JP2009292555A JP2009292555A JP2010152359A JP 2010152359 A JP2010152359 A JP 2010152359A JP 2009292555 A JP2009292555 A JP 2009292555A JP 2009292555 A JP2009292555 A JP 2009292555A JP 2010152359 A JP2010152359 A JP 2010152359A
Authority
JP
Japan
Prior art keywords
pad
width
gate
pattern
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009292555A
Other languages
English (en)
Other versions
JP5334831B2 (ja
Inventor
Youn Gyoung Chang
允 瓊 張
Nam Kook Kim
南 国 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of JP2010152359A publication Critical patent/JP2010152359A/ja
Application granted granted Critical
Publication of JP5334831B2 publication Critical patent/JP5334831B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】プリンティング工程に発生する不良を防止する表示装置の製造方法が提供される。
【解決手段】表示装置の製造方法は画素領域及び前記画素領域周囲に形成されるパッド領域が定義される基板を提供する段階；前記基板上に導電層を形成する段階；前記導電層上にローラをローリングしてマスクパターンを形成する段階；及び前記マスクパターン使用して、前記導電層をパターニングして、前記画素領域に配線及び前記パッド領域にパッドを形成する段階とを含んで、前記パッドは前記配線の第１幅に対応する第２幅を有するパターンとなる。
【選択図】図１

Description

本発明は表示装置の製造方法に関することである。
最近、LCD工程または半導体工程で、微細パターンを形成するため、マイクロフォトリソグラフィ工程が広く使用されている。
このようなマイクロフォトリソグラフィ工程は露光工程に使用される光の波長によって回路線幅（またはパターン線幅）が決定される。従って、現在の技術水準を顧慮する際、マイクロフォトリソグラフィ工程を利用して基板上に１００ｎｍ以下である超微細パターンを形成することが極めて難しい実情である。
更に、このように超微細化が進行されることによって露光装備のような高価の装備に因って初期投資費用が増加して高解像度のマスク価額も急騰して効率性が落ちる短所がある。
また、パターンが形成される毎に露光、露光後べーク、現像、現像後べーク、蝕刻工程、洗浄工程などを遂行すべきなので、時間が長くかかって工程が極めて複雑になる問題がある。
このような問題点を解決することができる新しい工程であるプリンティング工程は最初ナノスケールを刻印するために開発された。このようなプリンティング工程はローラ上にパターンを形成して、基板上に直接プリンティングする方法である。
本発明の実施例の目的はプリンティング工程で発生する不良を防ぐ表示装置の製造方法を提供することである。
本発明の実施例による表示装置の製造方法は画素領域及び前記画素領域周囲に形成されるパッド領域が定義される基板を提供する段階；前記基板上に導電層を形成する段階；前記導電層上にローラをローリングしてマスクパターンを形成する段階；及び前記マスクパターン使用して、前記導電層をパターニングして、前記画素領域に配線及び前記パッド領域にパッドを形成する段階とを含んで、前記パッドは前記配線の第１幅に対応する第２幅を有するパターンとなる。
本発明の実施例による表示装置の製造方法は配線及びパッドを類似した幅を有するパターンで形成する。即ち、一般的にパッドの幅は配線の幅より極めて大きい。この際、パッドは配線の幅と実質的に同一であるか類似した幅を有するパターンとなる。
本発明の実施例による表示装置の製造方法はパッド及び配線をロールプリンティング工程によって形成する。この際、ローラに幅の差が大きいパターンなどが付着される際、パターン等の幅の偏差によって、ロールプリンティング工程で不良が発生する可能性がある。
本発明の実施例による表示装置の製造方法は配線及びパッドを類似した幅を有するパターンで形成するので、配線及びパッドを形成するためのロールプリンティング工程でローラに付着されるパターンの幅の偏差は微々である。
従って、本発明の実施例による表示装置の製造方法はロールプリンティング工程での不良が発生することを防止することができる。
本発明の実施例による薄膜トランジスタアレー基板を製造する過程を示した図面である。 第１マスクパターンを示した平面図である。 図２にＡ−Ａ´及びＢ−Ｂ´につれて切断した断面を示した断面図である。 ゲート配線、ゲート電極、ゲートパッド、ゲートテストパッド及び第１アラインキーを示した平面図である。 図４にＡ−Ａ´及びＢ−Ｂ´につれて切断した断面を示した断面図である。 図４にＡ−Ａ´及びＢ−Ｂ´につれて切断した断面を示した断面図である。 本発明の実施例による薄膜トランジスタアレー基板を製造する過程を示した図面である。 第２マスクパターンを示した平面図である。 図８に、Ｃ−Ｃ´及びＤ−Ｄ´につれて切断した断面を示した断面図である。 データ配線、ソース電極、ドレイン電極、データパッド、データテストパッド及び第２アラインキーを示した平面図である。 図１０にＣ−Ｃ´及びＤ−Ｄ´につれて切断した断面を示した断面図である。 本発明の実施例による薄膜トランジスタアレー基板を示した平面図である。 図１２に、Ｅ−Ｅ´につれて切断した断面を示した断面図である。 図１２に、Ｆ−Ｆ´につれて切断した断面を示した断面図である。 図１２にＧ−Ｇ´につれて切断した断面を示した断面図である。
添付した図面を参照して本発明による実施例を詳細に説明する。
本発明の実施例の説明において、各基板、層、領域、膜または電極などが各基板、層、領域、膜または電極などの"上（ｏｎ)"にまたは"下部（ｕｎｄｅｒ)"に形成されることで記載される場合において、"上（ｏｎ)"にまたは"下部（ｕｎｄｅｒ)"は"直接（ｄｉｒｅｃｔｌｙ)"または"異なる構成要素を介在して（ｉｎｄｉｒｅｃｔｌｙ)"形成されることをすべて含む。また各構成要素の上または下部に対する基準は図面を基準とする。図面での各構成要素の大きさは説明のために誇張されることができて、実際に適用される大きさを意味することではない。
図１乃至図１５は本発明の実施例による薄膜トランジスタアレー基板を製造する過程を示した図面である。図２は第１マスクパターンを示した平面図である。図３は図２でA-A´及びB-B´に切断した断面を示した断面図である。図４はゲート配線、ゲート電極、ゲートパッド、ゲートテストパッド及び第１アラインキー（ａｌｉｇｎ ｋｅｙ）を示した平面図である。図５は図４でA-A´及びB-B´に切断した断面を示した断面図である。図６は図４でA-A´及びB-B´に切断した断面を示した断面図である。図８は第２マスクパターンを示した平面図である。図９は図８でC-C´及びD-D´に切断した断面を示した断面図である。図１０はデータ配線、ソース電極、ドレイン電極、データパッド、データテストパッド及び第２アラインキーを示した平面図である。図１１は図１０でC-C´及びD-D´に切断した断面を示した断面図である。図１２は本発明の実施例による薄膜トランジスタアレー基板を示した平面図である。図１３は図１２でE-E´に切断した断面を示した断面図である。図１４は図１２でF-F´に切断した断面を示した断面図である。図１５は図１２でG-G´線に切断した断面を示した断面図である。
図１を参照すると、透明基板１００上に第１導電層２０１が形成される。前記透明基板１００は映像を表示する画素領域（ＤＲ）及び前記画素領域（ＤＲ）周囲に形成されるパッド領域（ＰＲ）に区分される。例えば、前記画素領域（ＤＲ）は前記透明基板１００の中央部分に長方形の形状に定義されて、前記パッド領域（ＰＲ）は前記透明基板１００の外郭部分に定義されることができる。前記透明基板１００は例えば、ガラス基板、石英基板またはフィルム基板である。
前記第１導電層２０１は化学気相蒸着（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ；ＣＶＤ)工程またはスパッタリング工程等によって形成されることができる。前記第１導電層２０１で使用される物質の例としてはアルミニウム、銅、モリブデン、チタニウム及びこれらの合金等である。
図２及び図３を参照すると、前記第１導電層２０１上に第１マスクパターン３００が形成される。前記第１マスクパターン３００はロールプリンティング工程によって形成される。
例えば、ローラ１０の外周面にドクターブレード（ｄｏｃｔｏｒ ｂｌａｄｅ）によって、樹脂複合化層が形成されて、前記樹脂複合化層はプリンティング基板によってパターニングされる。前記ローラ１０は前記第１導電層２０１上でローリングされて、前記パターニングされた樹脂複合化層は前記第１導電層２０１に付着されて、前記第１導電層２０１上に前記第１マスクパターン３００が形成される。
以後、前記第１マスクパターン３００は熱処理によって硬化されることができる。前記第１マスクパターン３００は一定な幅を有するパターン等となることができる。即ち、前記画素領域（ＤＲ）に配置される第１マスクパターン３１０の幅は前記パッド領域（ＰＲ）に配置される第１マスクパターン３２０の幅に対応する。
図４及び図５を参照すると、前記第１マスクパターン３００が蝕刻マスクで使用されて、前記第１導電層２０１は蝕刻されて、前記透明基板１００上にゲート配線２１０、ゲート電極２１１、ゲートパッド２２０、ゲートテストパッド２３０及び第１アラインキー２４０が形成される。従って、前記ゲート配線２１０、ゲート電極２１１、ゲートパッド２２０、ゲートテストパッド２３０及び第１アラインキー２４０は前記第１マスクパターン３００と同一な形状を有する。
前記ゲート配線２１０は前記画素領域（ＤＲ）に形成される。前記ゲート配線２１０は第１方向へ多数個が延長されて、前記ゲート配線２１０の第１幅（W1）は２０μｍ乃至約３００μｍであることがある。
前記ゲート電極２１１は前記ゲート配線２１０から延長される。前記ゲート電極２１１の幅は前記第１幅（W1）と類似することができる。
前記ゲートパッド２２０は前記ゲート配線２１０の端部に連結されて、前記ゲートパッド２２０は前記パッド領域（ＰＲ）に形成される。前記ゲートパッド２２０は第２幅（W２）を有するパターン等２２１となる。例えば、前記ゲートパッド２２０は前記第２幅（W２）を有するパターン等２２１となるメッシュパターンを含むことができる。前記ゲートパッド２２０の幅（WP１）は約４００μｍ乃至約８００μｍであることがある。前記第２幅（Ｗ２）は前記第１幅（Ｗ１）に対応する。即ち、前記第２幅（Ｗ２）は前記第１幅（Ｗ１）と実質的に同一であるか、前記第１幅（Ｗ１）と類似した大きさを有する。
前記ゲートテストパッド２３０は前記ゲートパッド２２０に連結される。前記ゲートテストパッド２３０は多数個のゲートパッド２２０等に連結されることができる。また、前記ゲートテストパッド２３０はゲートパッド２２０等全体に連結されるオンーオフパッドであることができる。前記ゲートテストパッド２３０は第３幅（Ｗ３）を有するパターン等２３１となる。例えば、前記ゲートテストパッド２３０は前記第３幅（Ｗ３）を有するパターン等２３１となるメッシュパターンを含むことができる。前記ゲートテストパッド２３０の幅（ＷＴ１）は約０.５mm乃至約２mmであることがある。前記第３幅（Ｗ３）は前記第１幅（Ｗ１）に対応する。即ち、前記第３幅（Ｗ３）は前記第１（Ｗ１）と実質的に同一であるか、前記第１幅（Ｗ３）と類似した大きさを有する。
前記第１アラインキー２４０はアイランド（ｉｓｌａｎｄ形状を有する。前記第１アラインキー２４０は第４幅（Ｗ４）を有するパターン等２４１となる。例えて、 前記第１アラインキー２４０は前記第４幅（Ｗ４）を有する輪の形状のパターン等２４１となることもできる。前記第４幅（Ｗ４）は前記第１幅（Ｗ１）に対応する。即ち、前記第４幅（Ｗ４）は前記第１幅（Ｗ１）と実質的に同一であるか、前記第１幅（Ｗ１）と類似した大きさを有する。前記第１アラインキー２４０は実施例による薄膜トランジスタアレー基板を駆動するための第１駆動チップのパッドなどと前記ゲートパッドなど２２０をアラインするためのキーである。
図６を参照すると、前記ゲート配線２１０、前記ゲートパッド２２０、前記ゲートテストパッド２３０及び前記第１アラインキー２４０を覆うゲート絶縁膜４００が形成される。前記ゲート絶縁膜４００に使用される物質の例としてはシリコン酸化物（ＳｉＯｘ） またはシリコン窒化物（ＳｉＮｘ)などである。
以後、前記ゲート絶縁膜４００上にアモルファスシリコンとなったアモルファスシリコン薄膜及び不純物が高濃度で注入されたアモルファスシリコンとなった n+アモルファスシリコン薄膜が順次に形成される。前記アモルファスシリコン薄膜及び前記n+アモルファスシリコン薄膜はマスク工程によってパターニングされて、前記ゲート絶縁膜４００上にアクティブ層４５０が形成される。
図７を参照すると、前記ゲート絶縁膜４００上に前記アクティブ層４５０を覆う第２導電層５０１が形成される。前記第２導電層５０１は化学気相蒸着工程またはスパッタリング工程などによって形成される。前記第２導電層５０１で使用される物質の例としてはアルミニウム、銅、モリブデン、チタニウム及びこれらの合金等である。
図８及び図９を参照すると、前記第２導電層５０１上に第２マスクパターン６００が形成される。前記第２マスクパターン６００はロールプリンティング工程によって形成される。
例えば、ローラ２０の外周面にドクタブレードによって樹脂複合化層が形成されて、前記樹脂複合化層はプリンティング基板によってパターニングされる。前記ローラ２０は前記第２導電層５０１上でローリングされて、前記パターニングされた樹脂複合化層は前記第２導電層５０１に付着されて、前記第２導電層５０１上に前記第２マスクパターン６００が形成される。
以後、前記第２マスクパターン６００は熱処理によって硬化されることができる。前記第２マスクパターン６００は一定な幅を有するパターン等となることができる。即ち、前記画素領域（ＤＲ）に配置される第２マスクパターン６１０の幅は前記パッド領域ＰＲに配置される第２マスクパターン６２０の幅に対応する。
図１０及び図１１を参照すると、前記第２マスクパターン６００が蝕刻マスクで使用されて、前記第２導電層５０１は蝕刻されて、前記透明基板１００上にデータ配線５１０、ソース電極５１１、ドレイン電極５１２、データパッド５２０、データテストパッド５３０及び第２アラインキー５４０が形成される。従って、前記データ配線５１０、前記ソース電極５１１、前記ドレイン電極５１２、前記データパッド５２０、前記データテストパッド５３０及び前記第２アラインキー５４０は前記第２マスクパターン６００と同一な形状を有する。
前記データ配線５１０は前記画素領域（ＤＲ）に形成される。前記データ配線５１０は第２方向へ多数個が延長されて、前期データ配線５１０の第５幅（Ｗ５）は２０μｍ乃至約300μｍであることがある。
前記ソース電極５１１は前記データ配線２１０から延長される。前記ソース電極５１１の幅は前記第１幅（Ｗ１）と似ていることができる。
前記ドレイン電極５１２は前記ソース電極５１１と離隔されて、アイランド形状を有する。前記ドレイン電極５１２の幅は前記第１幅（Ｗ１）と類似することができる。前記ソース電極５１１及び前記ドレイン電極５１２は前記アクティブ層４５０と接触する。
前記データパッド５２０は前記データ配線５１０の端部に連結されて、前記データパッド５２０は前記パッド領域（ＰＲ）に形成される。前記データパッド５２０は第６幅（Ｗ６）を有するパターン等５２１となる。前記データパッド５２０の幅（ＷＰ２）は約４００μｍ乃至約８００μｍであることがある。例えば、前記データパッド５２０は前記第６幅（Ｗ６）を有するパターン等５２１となるメッシュパターンを含むことができる。前記第６幅（Ｗ６）は前記第５幅（Ｗ５）に対応する。即ち、前記第６幅（Ｗ６）は前記第５幅（Ｗ５）と実質的に同一であるか、前記第５幅（Ｗ５）と類似した大きさを有する。
前記データテストパッド５３０は前記データパッド５２０に連結される。前記データテストパッド５３０は多数個のデータパッド５２０などに連結されることができる。また、前記データテストパッド５３０はデータパッド５２０等全体に連結されるオンーオフパッドであることができる。前記データテストパッド５３０は第７幅（Ｗ７）を有するパターン等５３１となる。例えば、前記データテストパッド５３０は前記第７幅（Ｗ７）を有するパターン等５３１となるメッシュパターンを含むことができる。前記データテストパッド５３０の幅（ＷＴ２）は約０.５mm乃至約２mmであることがある。前記第７幅（Ｗ７）は前記第５幅（Ｗ５）に対応する。即ち、前記第７幅（Ｗ７）は前記第５（Ｗ５）と実質的に同一であるか、前記第５幅（Ｗ５）類似した大きさを有する。
前記第２アラインキー５４０はアイランド形状を有する。 前記第２アラインキー５４０は第８幅（Ｗ８）を有するパターン等５４１となる。例えば、 前記第２アラインキー５４０は前記第８幅（Ｗ８）を有する輪の形状のパターン等５４１となることもできる。前記第８幅（Ｗ８）は前記第５幅（Ｗ５）に対応する。即ち、前記第８幅（Ｗ８）は前記第５幅（Ｗ５）と実質的に同一であるか、前記第５幅（Ｗ５）と類似した大きさを有する。前記第２アラインキー５４０は実施例による薄膜トランジスタアレー基板を駆動するための第２駆動チップのパッドなどと前記データパッドなど５２０をアラインするためのキーである。
図１２乃至図１５を参照すると、前記データ配線５１０、前記ソース電極５１１、前記ドレイン電極５１２、前記データパッド５２０、前記データテストパッド５３０及び前記第２アラインキー５４０を覆う保護膜７００が形成される。以後、前記保護膜７００はパターニングされて、前記ドレイン電極５１２の一部を露出する第１コンタクトホール７１０、前記ゲートパッド２２０の一部を露出する第２コンタクトホール７２０、前記ゲートテストパッド２３０の一部を露出する第３コンタクトホール７３０、前記データパッド５２０の一部を露出する第４コンタクトホール７４０及び前記データテストパッド５３０を露出する第５コンタクトホール７５０が形成される。
前記第１コンタクトホール７１０、前記第４コンタクトホール７４０及び前記第５コンタクトホール７５０は前記第２マスクパターン６００を形成するためのローラ２０がローリングされる方向へ延長される形状を有する。即ち、前記第２マスクパターン６００を形成するためのローラ２０が前記第２方向へローリングされると、前記第１コンタクトホール７１０、前記第４コンタクトホール７４０及び前記第５コンタクトホール７５０は前記第２方向へ延長される形状を有する。
また、前記第２コンタクトホール７２０及び前記第３コンタクトホール７３０は前記第１マスクパターン３００を形成するためのローラ１０がローリングされる方向へ延長される形状を有する。即ち、前記第１マスクパターン３００を形成するためのローラ１０が前記第２方向へローリングされると、前記第２コンタクトホール７２０及び前記第３コンタクトホール７３０は前記第２方向へ延長される形状を有する。
このように、露出されるパッド２２０、２３０、５２０、５３０を形成するためのローラ１０、２０がローリングされる方向へコンタクトホール等７２０、７３０、７４０、７５０が延長される形状を有するために、コンタクトホール等７２０、７３０、７４０、７５０及びパッド２２０、２３０、５２０、５３０等がミスアルラインされることが防止されることができる。即ち、一般的なロールプリンティング法によってパターンが形成されると、ローリングされる方向へミスアルラインが発生する。しかし本実施例ではコンタクトホール等７２０、７３０、７４０、７５０がローラがローリングされる方向へ延長されるために、ミスアラインが少なく発生することがある。従って、コンタクトホールなど７２０、７３０、７４０、７５０はローリングされる方向に対する垂直な方向へはより正確に形成されることができて、パッド２２０、２３０、５２０、５３０とのミスアラインが防止される。
前記コンタクトホールなど７２０、７３０、７４０、７５０が形成された後、前記保護膜７００上に透明導電性金属膜が形成される。前記透明導電性金属膜はマスク工程によってパターニングされて、前記保護膜７００上に前記第１コンタクトホール７１０を通して、前期ドレイン電極５１２と接続される画素電極８１０及び前記ゲートパッド２２０、前記ゲートテストパッド２３０、前記データパッド５２０及び前記データテストパッド５３０を各々覆う透明導電パターン等８２０、８３０、８４０、８５０が形成される。前記透明導電パターンなど８２０、８３０、８４０、８５０は前記ゲートパッド２２０、前記ゲートテストパッド２３０、前記データパッド５２０及び前記データテストパッド５３０に各々前記第２乃至第５コンタクトホール（７２０、７３０、７４０、７５０）を通して接続する。
前もって説明したように、実施例による薄膜トランジスタアレー基板の製造方法は前記ゲート配線２１０、前記ゲートパッド２２０、前記ゲートテストパッド２３０及び前記第１アラインキー２４０を類似した幅を有するパターン等で形成される。また、実施例による薄膜トランジスタアレー基板の製造方法は前記データ配線５１０、前記データパッド５２０、前記データテストパッド５３０及び前記第２アラインキー５４０を類似した幅を有するパターンなどで形成する。これによって、前記画素領域（ＤＲ）及び前記パッド領域（ＰＲ）に関係なく、前記第１マスクパターン３００及び前記第２マスクパターン６００は類似した幅を有するパターン等でロールプリンティング法によって形成される。
この際、幅の差が著しいパターン等が付着される際、パターン等の幅の偏差によって、一般的なロールプリンティング工程で不良が発生することができる。しかし、前記第１マスクパターン３００及び前記第２マスクパターン６００は類似した幅を有するパターン等となるために、前記第１マスクパターン３００及び前記第２マスクパターン６００が前記第１導電層２０１及び前記第２導電層５０１に付着される過程で不良が防止される。従って、実施例による薄膜トランジスタアレー基板の製造方法はロールプリンティング工程での不良が発生することを防止することができる。
追加する事項として、前もって説明したように、前記第１乃至第５コンタクトホール７１０、７２０、７３０、７４０、７５０はローラ１０またはローラ２０がローリングされる方向へ延長される形状を有するために、実施例による薄膜トランジスタアレー基板はコンタクト不良を防止することができる。
実施例による薄膜トランジスタアレー基板は液晶表示装置及び有機電界発光表示装置等のような多様な表示装置等に使用されることができる。例えば、前記薄膜トランジスタアレー基板に対向するカラーフィルター基板及び両基板などの間に介在される液晶層によって、液晶表示装置が具現されることができる。例えば、本実施例によるロールプリンティング法によって、有機電界発光表示装置に使用される薄膜トランジスタアレー基板が形成されることができる。
また、前記ゲートテストパッド２３０及び前記データテストパッド５３０はテスト工程以後に切断工程によって除去されることもできる。また、前記ゲートテストパッド２３０と前記ゲートパッド２２０を連結する配線及び前記データテストパッド５３０と前記データパッド５２０を連結する配線はテスト工程以後に切断工程によって段落されることができる。前記切断工程によって、前記ゲートパッド等２２０及び前記データパッド５２０のショートが防止される。
以上説明した内容を通じて当業者であると、本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能である。従って、本発明の技術範囲は明細書の詳細な説明に記載された内容に限定されることではなく、特許請求の範囲によって定めなければならない。
２０：ローラ １００：透明基板
２０１：第１導電層 ２１０：ゲート配線
２１１：ゲート電極 ２２０：ゲートパッド
２３０：ゲートテストパッド ２４０：第１アラインキー
２４１：輪の形状のパターンなど ３００：第１マスクパターン
４００：ゲート絶縁膜 ４５０：アクティブ層
５０１：第２導電層 ５１０：データ配線
５１１：ソース電極 ５１２：ドレーン電極
５２０：データパッド ５３０：データテストパッド
５４０：第２アラインキー ６００：第２マスクパターン
７００：保護膜 ７１０：第１コンタクトホール
７２０：第２コンタクトホール７２０ ７３０： 第３コンタクトホール
７４０：第４コンタクトホール ７５０：第５コンタクトホール
８１０：画素電極
８２０、８３０、８４０、８５０：透明導電パターンなど

Claims (9)

  1. 画素領域及び前記画素領域周囲に形成されるパッド領域が定義される基板を提供する段階；
    前記基板上に導電層を形成する段階；
    前記導電層上にローラをローリングしてマスクパターンを形成する段階；及び
    前記マスクパターン使用して、前記導電層をパターニングして、前記画素領域に配線及び前記パッド領域にパッドを形成する段階とを含んで、
    前記パッドは前記配線の第１幅に対応する第２幅を有するパターンとなることを特徴とする表示装置の製造方法。
  2. 前記パッドは前記第２幅を有するパターンに形成されるメッシュパターンを含むことを特徴とする請求項１記載の表示装置の製造方法。
  3. 前記パッドは前記配線に連結されることを特徴とする請求項１記載の表示装置の製造方法。
  4. 前記パッド及び前記配線を形成する段階で、前記第２幅を有するパターンとなったアラインキーが形成されることを特徴とする請求項１記載の表示装置の製造方法。
  5. 前記アラインキーはアイランド形状を有することを特徴とする請求項４記載の表示装置の製造方法。
  6. 前記パッドの幅は０．５mm乃至２mmであり、前記第１幅は２０μｍ乃至３００μｍであることを特徴とする請求項１記載の表示装置の製造方法。
  7. 前記パッド及び前記配線を形成する段階は第１方向へ延長されるゲート配線、前記ゲート配線に連結されるゲートパッド、及びゲートパッドに連結されるゲートテストパッドを形成する段階を含むことを特徴とする請求項１記載の表示装置の製造方法。
  8. パッド及び前記配線を形成する段階は前記第１方向と交差する第２方向へ延長されるデータ配線、前記データ配線と連結されるデータパッド、及び前記データパッドに連結されるデータテストパッドを形成する段階を含むことを特徴とする請求項７記載の表示装置の製造方法。
  9. 前記パッドを覆う絶縁膜を形成する段階；及び
    前記絶縁膜の一部を除去して、前記パッドの一部を露出するコンタクトホールを形成する段階とを追加で含んで、
    前記コンタクトホールは前記ローラがローリングされる方向へ延長される形状を有することを特徴とする請求項１記載の表示装置の製造方法。
JP2009292555A 2008-12-24 2009-12-24 表示装置の製造方法 Active JP5334831B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2008-0133634 2008-12-24
KR1020080133634A KR101337167B1 (ko) 2008-12-24 2008-12-24 표시장치의 제조방법

Publications (2)

Publication Number Publication Date
JP2010152359A true JP2010152359A (ja) 2010-07-08
JP5334831B2 JP5334831B2 (ja) 2013-11-06

Family

ID=42266742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009292555A Active JP5334831B2 (ja) 2008-12-24 2009-12-24 表示装置の製造方法

Country Status (4)

Country Link
US (1) US8216937B2 (ja)
JP (1) JP5334831B2 (ja)
KR (1) KR101337167B1 (ja)
CN (1) CN101847609B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103415829B (zh) 2011-03-09 2016-04-06 株式会社Lg化学 制造两个以上图形化基板的方法及制造装置
CN103474438A (zh) * 2013-09-26 2013-12-25 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及液晶面板
CN108807513B (zh) * 2017-07-04 2019-08-20 苏州能讯高能半导体有限公司 半导体器件及其制造方法
US10893605B2 (en) * 2019-05-28 2021-01-12 Seagate Technology Llc Textured test pads for printed circuit board testing
CN111007686A (zh) * 2019-11-14 2020-04-14 Tcl华星光电技术有限公司 阵列基板、显示面板及制备方法
KR20210090752A (ko) 2020-01-10 2021-07-21 삼성디스플레이 주식회사 표시패널 및 이의 제조 방법
CN111694464B (zh) * 2020-06-19 2024-04-19 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
KR20220088548A (ko) * 2020-12-18 2022-06-28 삼성디스플레이 주식회사 표시 장치
KR20230115381A (ko) * 2022-01-26 2023-08-03 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288603A (ja) * 1995-04-11 1996-11-01 Dainippon Printing Co Ltd プリント配線板とその製造方法および転写用原版
JP2000321591A (ja) * 1999-05-14 2000-11-24 Nec Corp 液晶表示装置
JP2002367774A (ja) * 2001-06-04 2002-12-20 Sony Corp 薄膜パターン形成方法および薄膜パターン形成装置
JP2004006632A (ja) * 2002-03-22 2004-01-08 Sharp Corp 回路基板の接続構造およびその形成方法、ならびに回路基板の接続構造を有する表示装置
US20050130353A1 (en) * 2003-12-11 2005-06-16 Lg Philips Lcd Co., Ltd Method of fabricating liquid crystal display panel
US20050237453A1 (en) * 2001-09-07 2005-10-27 Kyoung-Su Ha Array substrate for a transflective liquid crystal display device and fabricating method thereof
JP2006126692A (ja) * 2004-11-01 2006-05-18 Seiko Epson Corp 薄膜パターン基板、デバイスの製造方法、及び電気光学装置、並びに電子機器
WO2006073010A1 (ja) * 2005-01-07 2006-07-13 Sharp Kabushiki Kaisha 表示装置、表示装置用基板、表示装置の製造方法、表示装置用基板の製造方法、検査信号入力装置用基板およびそれを備えた検査信号入力装置
JP2007226001A (ja) * 2006-02-24 2007-09-06 Seiko Instruments Inc 電気光学装置
JP2008026905A (ja) * 2006-07-21 2008-02-07 Samsung Electronics Co Ltd 表示基板とその製造方法及びこれを有する表示装置
JP2008134073A (ja) * 2006-11-27 2008-06-12 Sharp Corp 検査ユニット、表示装置及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101152497B1 (ko) * 2005-06-30 2012-06-04 엘지디스플레이 주식회사 액정표시소자

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288603A (ja) * 1995-04-11 1996-11-01 Dainippon Printing Co Ltd プリント配線板とその製造方法および転写用原版
JP2000321591A (ja) * 1999-05-14 2000-11-24 Nec Corp 液晶表示装置
JP2002367774A (ja) * 2001-06-04 2002-12-20 Sony Corp 薄膜パターン形成方法および薄膜パターン形成装置
US20050237453A1 (en) * 2001-09-07 2005-10-27 Kyoung-Su Ha Array substrate for a transflective liquid crystal display device and fabricating method thereof
JP2004006632A (ja) * 2002-03-22 2004-01-08 Sharp Corp 回路基板の接続構造およびその形成方法、ならびに回路基板の接続構造を有する表示装置
US20050130353A1 (en) * 2003-12-11 2005-06-16 Lg Philips Lcd Co., Ltd Method of fabricating liquid crystal display panel
JP2006126692A (ja) * 2004-11-01 2006-05-18 Seiko Epson Corp 薄膜パターン基板、デバイスの製造方法、及び電気光学装置、並びに電子機器
WO2006073010A1 (ja) * 2005-01-07 2006-07-13 Sharp Kabushiki Kaisha 表示装置、表示装置用基板、表示装置の製造方法、表示装置用基板の製造方法、検査信号入力装置用基板およびそれを備えた検査信号入力装置
JP2007226001A (ja) * 2006-02-24 2007-09-06 Seiko Instruments Inc 電気光学装置
JP2008026905A (ja) * 2006-07-21 2008-02-07 Samsung Electronics Co Ltd 表示基板とその製造方法及びこれを有する表示装置
JP2008134073A (ja) * 2006-11-27 2008-06-12 Sharp Corp 検査ユニット、表示装置及びその製造方法

Also Published As

Publication number Publication date
US8216937B2 (en) 2012-07-10
CN101847609A (zh) 2010-09-29
US20100159695A1 (en) 2010-06-24
CN101847609B (zh) 2015-09-23
KR101337167B1 (ko) 2013-12-05
KR20100075035A (ko) 2010-07-02
JP5334831B2 (ja) 2013-11-06

Similar Documents

Publication Publication Date Title
JP5334831B2 (ja) 表示装置の製造方法
US7241648B2 (en) Array substrates for use in liquid crystal displays and fabrication methods thereof
JP5593047B2 (ja) 液晶表示装置のアレイ基板の製造方法
KR101600306B1 (ko) 표시장치용 어레이 기판 및 그 제조방법
US8058087B2 (en) Method for fabricating thin film transistor array substrate
US8836901B2 (en) Substrate for liquid crystal display device including peripheral lines having openings and fabricating method thereof
US7935583B2 (en) Fabrication method of pixel structure
KR101319301B1 (ko) 액정표시장치 및 그 제조방법
KR100872494B1 (ko) 액정 표시 장치용 어레이 기판의 제조 방법
JP6293905B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板の製造方法、液晶パネル、液晶表示装置。
TWI459477B (zh) 畫素結構及其製作方法
US9431436B2 (en) Array substrate and manufacturing method thereof
JP4309331B2 (ja) 表示装置の製造方法及びパターン形成方法
US8153463B2 (en) Method of manufacturing thin film transistor substrate
US7345727B2 (en) Substrate for a liquid crystal display device and fabricating method thereof
JP5458486B2 (ja) アレイ基板、表示装置、及びその製造方法
KR20170054715A (ko) 표시장치
KR101227408B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101616919B1 (ko) 박막 트랜지스터 어레이 기판의 제조방법
JP5234340B2 (ja) 溶解変形用薬液及び有機膜パターンの溶解変形処理方法
KR100904527B1 (ko) 액정 표시 장치용 어레이 기판의 제조 방법
JP2004233683A (ja) 液晶表示装置の製造方法
TW200825578A (en) LCD panel, manufacturing methods of LCD panel and LCD device
KR20060064812A (ko) 박막 트랜지스터 기판의 제조방법
KR20080073858A (ko) 구리배선 형성방법 및 이를 이용한 액정표시장치의제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120222

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120522

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120525

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130213

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130730

R150 Certificate of patent or registration of utility model

Ref document number: 5334831

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250