CN111694464B - 阵列基板及其制备方法、显示装置 - Google Patents

阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN111694464B
CN111694464B CN202010567638.9A CN202010567638A CN111694464B CN 111694464 B CN111694464 B CN 111694464B CN 202010567638 A CN202010567638 A CN 202010567638A CN 111694464 B CN111694464 B CN 111694464B
Authority
CN
China
Prior art keywords
electrode
substrate
array substrate
layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010567638.9A
Other languages
English (en)
Other versions
CN111694464A (zh
Inventor
王炎
陈延青
李伟
王宁
秦伟达
张昭
李静
杨峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010567638.9A priority Critical patent/CN111694464B/zh
Publication of CN111694464A publication Critical patent/CN111694464A/zh
Priority to PCT/CN2021/093430 priority patent/WO2021254043A1/zh
Priority to US17/788,024 priority patent/US11901367B2/en
Application granted granted Critical
Publication of CN111694464B publication Critical patent/CN111694464B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Human Computer Interaction (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本公开实施例公开了一种阵列基板及其制备方法、显示装置，涉及显示技术领域，用于提高曲面显示装置的对比度。阵列基板的制备方法，包括：提供衬底，具有边框区。在衬底一侧形成栅导电层；栅导电层包括位于边框区的第一对位标记。在栅导电层远离衬底一侧形成源漏导电薄膜。根据第一对位标记，对源漏导电薄膜进行图案化形成位于边框区的第二对位标记，得到源漏导电层；源漏导电层的反射率大于栅导电层的反射率。在源漏导电层远离衬底一侧形成黑矩阵薄膜。根据第二对位标记，对黑矩阵薄膜进行图案化形成黑矩阵。在黑矩阵远离衬底一侧形成滤色层。本公开提供的阵列基板及其制备方法、显示装置用于实现图像显示。

Description

阵列基板及其制备方法、显示装置
技术领域
本公开涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示装置。
背景技术
液晶显示装置(Liquid Crystal Display，简称LCD)由于具有功耗小、微型化、轻薄等优点，因而得到广泛地应用。
发明内容
本公开实施例的目的在于提供一种阵列基板及其制备方法、显示装置，用于提高曲面显示装置的对比度。
为达到上述目的，本公开实施例提供了如下技术方案：
本公开实施例的第一方面，提供一种阵列基板的制备方法。所述阵列基板的制备方法，包括：提供衬底；所述衬底具有显示区及边框区。在所述衬底的一侧形成栅导电层；所述栅导电层包括多个薄膜晶体管的栅极及位于所述边框区的至少一个第一对位标记。在所述栅导电层远离所述衬底的一侧形成源漏导电薄膜。根据所述至少一个第一对位标记，将第一掩膜板与待形成的阵列基板进行对位；以所述第一掩膜板为遮蔽物对所述源漏导电薄膜进行图案化，形成所述多个薄膜晶体管的源极和漏极，及位于所述边框区的至少一个第二对位标记，得到源漏导电层；源漏导电层的反射率大于栅导电层的反射率。在所述源漏导电层远离所述衬底的一侧形成黑矩阵薄膜。根据所述至少一个第二对位标记，将第二掩膜板与待形成的阵列基板进行对位；以所述第二掩膜板为遮蔽物对所述黑矩阵薄膜进行图案化，形成黑矩阵；所述多个薄膜晶体管在所述衬底上的正投影位于所述黑矩阵在所述衬底上的正投影范围内。在所述黑矩阵远离所述衬底的一侧形成滤色层。
本公开的一些实施例所提供的阵列基板的制备方法，通过将黑矩阵和滤色层形成在薄膜晶体管远离衬底的一侧，这样在将制备形成的阵列基板应用于曲面显示装置的情况下，可以在避免出现滤色层和薄膜晶体管错位的现象的同时，避免出现黑矩阵与薄膜晶体管错位的现象，进而可以在避免出现混色现象的同时，避免曲面显示装置在暗态显示下对外界光线形成反射增大暗态显示下的亮度，提高曲面显示装置的对比度。
此外，本公开的一些实施例所提供的阵列基板的制备方法，在制备形成黑矩阵薄膜之后，通过将对位基准由第一对位标记，换为具有更高的反射率的第二对位标记，能够便于后续可以较好的完成对第二对位标记的识别，便于后续薄膜的准确制备，提高制备形成的阵列基板的良率，进而提高曲面显示装置的良率。
在一些实施例中，所述源漏导电薄膜包括依次层叠的第一钛薄膜、铝薄膜以及第二钛薄膜。或者，所述源漏导电薄膜包括银薄膜。
在一些实施例中，所述栅导电层的材料包括钼。
在一些实施例中，所述滤色层包括多种颜色的滤色部。所述在所述黑矩阵远离所述衬底的一侧形成滤色层，包括：依次形成每种颜色的滤色部。其中，形成一种颜色的滤色部，包括：在所述黑矩阵远离所述衬底的一侧形成一种颜色的滤色薄膜；根据所述至少一个第二对位标记，将第三掩膜板与待形成的阵列基板进行对位；以所述第三掩膜板为遮蔽物对所述滤色薄膜进行图案化，形成多个该种颜色的滤色部。
在一些实施例中，所述阵列基板的制备方法，还包括：在所述滤色层远离所述衬底的一侧形成第一电极薄膜。根据所述至少一个第二对位标记，将第四掩膜板与待形成的阵列基板进行对位；以所述第四掩膜板为遮蔽物对所述第一电极薄膜进行图案化，形成第一电极层。在所述第一电极层远离所述衬底的一侧形成第二电极薄膜。根据所述至少一个第二对位标记，将第五掩膜板与待形成的阵列基板进行对位；以所述第五掩膜板为遮蔽物对所述第二电极薄膜进行图案化，形成第二电极层。其中，所述第一电极层或所述第二电极层，与所述多个薄膜晶体管的源极或漏极电连接。
本公开实施例的另一方面，提供一种阵列基板。所述阵列基板包括：衬底、多个薄膜晶体管、黑矩阵以及滤色层。所述多个薄膜晶体管设置在所述衬底的一侧，薄膜晶体管包括栅极、源极和漏极。所述黑矩阵设置在所述多个薄膜晶体管远离所述衬底的一侧；所述多个薄膜晶体管在所述衬底上的正投影位于所述黑矩阵在所述衬底上的正投影范围内。所述滤色层设置在所述黑矩阵远离所述衬底的一侧。
本公开的一些实施例所提供的阵列基板，通过在多个薄膜晶体管远离衬底的一侧依次层叠设置黑矩阵和滤色层，这样在将该阵列基板应用于曲面显示装置中的情况下，对置基板中可以避免设置黑矩阵和滤色层。在将阵列基板和对置基板进行弯曲处理形成曲面显示装置后，可以在避免出现滤色层和薄膜晶体管错位的现象的同时，避免出现黑矩阵与薄膜晶体管、黑矩阵与栅线以及黑矩阵与数据线错位的现象，进而可以在避免出现混色现象的同时，避免曲面显示装置在暗态显示下对外界光线形成反射增大暗态显示下的亮度，提高曲面显示装置的对比度。
在一些实施例中，所述阵列基板，还包括：设置在所述滤色层远离所述衬底一侧的第一电极层，所述第一电极层包括多个第一电极；以及，设置在所述第一电极层远离所述衬底一侧的第二电极层，所述第二电极层包括多个第二电极；第二电极具有多个狭缝。其中，第一电极为像素电极，第二电极为公共电极；或者，第一电极为公共电极，第二电极为像素电极。所述像素电极与所述薄膜晶体管的源极或漏极电连接。
在一些实施例中，多个所述公共电极中的至少两个公共电极相互电连接。
在一些实施例中，所述阵列基板，还包括：与所述源极和所述漏极同层设置，或者与所述栅极同层设置的多条公共电极线。所述公共电极与至少一条公共电极线电连接。
在一些实施例中，所述公共电极被复用为触控电极，所述公共电极线被复用为触控信号线。
本公开实施例的又一方面，提供一种曲面显示装置。所述曲面显示装置，包括：如上述一些实施例中所述的阵列基板；与所述阵列基板相对设置的对置基板；以及，设置在所述阵列基板和所述对置基板之间的液晶层。
本公开实施例提供的曲面显示装置所能实现的有益效果，与上述技术方案提供的阵列基板所能达到的有益效果相同，在此不做赘述。
在一些实施例中，在所述阵列基板中的公共电极被复用为触控电极、公共电极线被复用为触控信号线的情况下，所述曲面显示装置还包括：与所述公共电极线电连接的触控与显示驱动集成芯片。所述触控与显示驱动集成芯片被配置为，在所述曲面显示装置的显示阶段，通过所述公共电极线向所述阵列基板的公共电极传输公共电压信号；在所述曲面显示装置的触控阶段，通过所述公共电极线向所述公共电极传输触摸控制信号。
附图说明
为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程等的限制。
图1为根据相关技术中的一种曲面显示装置的结构图；
图2为图1所示显示装置在暗态显示下的局部示意图；
图3为根据本公开的一些实施例中的一种阵列基板的结构图；
图4为根据本公开的一些实施例中的另一种阵列基板的结构图；
图5为根据本公开的一些实施例中的又一种阵列基板的结构图；
图6为根据本公开的一些实施例中的一种阵列基板的制备方法的流程图；
图7为图6中S700的一种流程图；
图8为根据本公开的一些实施例中的另一种阵列基板的制备方法的流程图；
图9a～图9j为根据本公开的一些实施例中的一种阵列基板的制备流程图；
图10为根据本公开的一些实施例中的一种形成黑矩阵后第一对位标记的示意图；
图11为根据本公开的一些实施例中的一种形成黑矩阵后第二对位标记的示意图；
图12为根据本公开的一些实施例中的另一种形成黑矩阵后第二对位标记的示意图；
图13为根据本公开的一些实施例中的一种曲面显示装置的结构图。
具体实施方式
下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。
除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在描述一些实施例时，可能使用了“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如，描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有直接物理接触或电接触。这里所公开的实施例并不必然限制于本文内容。
“A、B和C中的至少一个”与“A、B或C中的至少一个”具有相同含义，均包括以下A、B和C的组合：仅A，仅B，仅C，A和B的组合，A和C的组合，B和C的组合，及A、B和C的组合。
“A和/或B”，包括以下三种组合：仅A，仅B，及A和B的组合。
如本文中所使用，根据上下文，术语“如果”任选地被解释为意思是“当……时”或“在……时”或“响应于确定”或“响应于检测到”。类似地，根据上下文，短语“如果确定……”或“如果检测到[所陈述的条件或事件]”任选地被解释为是指“在确定……时”或“响应于确定……”或“在检测到[所陈述的条件或事件]时”或“响应于检测到[所陈述的条件或事件]”。
本文中“适用于”或“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。
另外，“基于”的使用意味着开放和包容性，因为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。
如本文所使用的那样，“约”或“近似”包括所阐述的值以及处于特定值的可接受偏差范围内的平均值，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。
本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。
曲面显示装置中的显示屏，主要是采用OLED(Organic Light EmittingDiode，有机发光二极管)显示屏。由于OLED显示屏具有局限性，例如成本较高、环境适应性较差等，使得曲面LCD成为面板产业的发展方向之一。
示例性的，LCD可以包括相对设置的阵列基板和对置基板。
在相关技术中，主要采用COA(Color Film on Array，彩膜做在阵列基板上)技术制作曲面LCD，这样在对LCD进行弯曲处理以形成曲面LCD的过程中，可以避免出现某个子像素内的驱动电路(设置在阵列基板靠近对置基板的一侧)与相邻两个子像素内的滤色部相对的情况，进而避免出现混色现象。
然而，如图1所示，在对LCD进行弯曲处理后，容易出现黑矩阵(设置在对置基板靠近阵列基板的一侧)与某个子像素内的驱动电路错位的情况。这样在曲面LCD暗态显示的过程中，错位的驱动电路容易对外界光线形成反射，使得曲面LCD在暗态显示下出现“漏光”现象(如图2所示)，导致曲面LCD暗态显示下的亮度增大，进而导致曲面LCD的对比度降低。
基于此，如图13所示，本公开的一些实施例提供了一种曲面显示装置1000。该曲面显示装置1000整体具有弧度。此处，曲面显示装置1000的弧度可以根据实际需要选择设置。
此处，曲面显示装置1000的曲率圆心的设置位置包括多种，可以根据实际需要选择设置。
示例性的，曲面显示装置1000的曲率圆心，设置在曲面显示装置1000的显示侧。此时，可以将曲面显示装置1000应用于电视机或显示器等具有显示功能的产品或部件。
示例性的，如图13所示，曲面显示装置1000的曲率圆心，设置在曲面显示装置1000的背离显示侧的一侧。此时，可以将曲面显示装置1000应用于广告牌等具有显示功能的产品或部件。
在一些实施例中，如图13所示，上述曲面显示装置1000包括：阵列基板100、与阵列基板100相对设置的对置基板200以及设置在阵列基板100和对置基板200之间的液晶层300。
上述液晶层300包括多个液晶分子。其中，液晶分子的类型包括多种，可以根据实际需要选择设置。
示例性的，上述液晶分子可以为正性液晶分子；或者，上述液晶分子也可以为负性液晶分子。
在一些实施例中，如图13所示，上述曲面显示装置1000还可以包括：背光模组400。该背光模组400被配置为，为曲面显示装置1000的图像显示提供光线。
此处，背光模组400包括但不限于包括背光源。
背光模组400的类型包括多种。示例性的，背光模组400可以为直下式背光模组；或者，背光模组400可以为侧入式背光模组。
下面结合附图对本公开的一些实施例所提供的曲面显示装置1000中的阵列基板100的结构进行示意性说明。
需要说明的是，在将本公开的一些实施例所提供的阵列基板100应用至上述曲面显示装置1000的情况下，阵列基板100则会保持弯曲形态，具有弧度。该弧度的大小可以与曲面显示装置1000的弧度相同。
在一些示例中，如图3～图5所示，上述阵列基板100包括：衬底1。
上述衬底1的结构包括多种，具体可以根据实际需要选择设置。例如，衬底1为空白的衬底基板。又如，衬底1包括空白的衬底基板以及设置在该空白的衬底基板上的功能薄膜(例如可以包括缓冲层)。
上述空白的衬底基板的类型包括多种，具体可以根据实际需要选择设置。
例如，空白的衬底基板可以为刚性衬底基板。该刚性衬底基板例如可以为玻璃衬底基板或PMMA(Polymethyl methacrylate，聚甲基丙烯酸甲酯)衬底基板。在此情况下，阵列基板100可以具有较小的弧度。
又如，空白的衬底基板可以为柔性衬底基板。该柔性衬底基板例如可以为PET(Polyethylene terephthalate，聚对苯二甲酸乙二醇酯)衬底基板、PEN(Polyethylenenaphthalate two formic acid glycol ester，聚萘二甲酸乙二醇酯)衬底基板或PI(Polyimide，聚酰亚胺)衬底基板。在此情况下，阵列基板100可以具有较大的弧度。
在一些示例中，如图3所示，上述阵列基板100具有显示区A，该显示区A例如可以具有呈阵列状排布的多个子像素区域P。
在一些示例中，如图3所示，上述阵列基板100还包括：设置在衬底1的一侧、且位于显示区A的多条数据线DL和多条栅线GL。该多条数据线DL沿第一方向X延伸，该多条栅线GL沿第二方向Y延伸。
上述多条栅线GL和上述多条数据线DL交叉且相互绝缘，限定出上述多个子像素区域P。
此处，在衬底1包括空白的衬底基板以及设置在该空白的衬底基板上的功能薄膜的情况下，上述多条数据线DL和多条栅线GL可以设置在功能薄膜的远离空白的衬底基板的一侧。
在一些示例中，如图3～图5所示，上述阵列基板100还包括：设置在衬底1的一侧的多个薄膜晶体管2。每个薄膜晶体管2包括栅极21、源极22和漏极23。
示例性的，该多个薄膜晶体管2可以分别位于上述多个子像素区域P内。如图3所示，可以把沿第一方向X排列成一排的子像素区域P称为同一行子像素区域P，可以把沿第二方向Y排列成一排的子像素区域P称为同一列子像素区域P。同一行子像素区域P的各薄膜晶体管2例如可以与一条栅线GL电连接，同一列子像素区域P内的各薄膜晶体管2例如可以与一条数据线DL电连接。其中，每个薄膜晶体管2可以通过栅极21与相应的栅线GL电连接，并通过源极22和漏极23中的一者(例如为源极22)与相应的数据线DL电连接。
当然，同一行子像素区域P的各薄膜晶体管2也可以与多条栅线GL电连接，本公开对此不做限定。
在一些示例中，如图4和图5所示，每个薄膜晶体管2还包括有源层24。
薄膜晶体管2的结构包括多种，其与有源层24和栅极21之间的位置关系相关，本公开的一些实施例中的薄膜晶体管2采用何种结构，可以根据实际需要选择设置。
示例性的，如图4所示，有源层24设置在栅极21靠近衬底1的一侧。此时，薄膜晶体管2的结构为顶栅结构。
示例性的，如图5所示，有源层24设置在栅极21远离衬底1的一侧。此时，薄膜晶体管2的结构为底栅结构。
在一些示例中，如图4和图5所示，上述阵列基板100还包括：设置在上述多个薄膜晶体管2远离衬底1一侧的黑矩阵3。
上述多个薄膜晶体管2在衬底1上的正投影位于黑矩阵3在衬底1上的正投影范围内。此外，阵列基板100所包括的多条数据线DL和多条栅线GL在衬底1上的正投影也可以位于黑矩阵3在衬底1上的正投影范围内。
这样可以利用黑矩阵3对上述多个薄膜晶体管2、多条数据线DL和多条栅线GL形成覆盖，进而既可以遮挡经由对置基板200射向至该多个薄膜晶体管2、多条数据线DL和多条栅线GL的外界光线，避免该多个薄膜晶体管2、多条数据线DL和多条栅线GL对外界光线形成反射，又可以遮挡由背光模组400射向至黑矩阵3的光线，避免出现漏光现象，有利于确保应用有阵列基板100的曲面显示装置1000具有良好的显示效果，并使得该曲面显示装置1000具有较高的对比度。
在一些示例中，如图4和图5所示，上述阵列基板100还包括：设置在黑矩阵3远离衬底1一侧的滤色层4。
示例性的，滤色层4包括多种颜色的滤色部41。该多种颜色的滤色部41可以包括但不限于包括红色的滤色部、蓝色的滤色部和绿色的滤色部。
需要说明的是，黑矩阵3具有多个开口，滤色层4所包括的多种颜色的滤色部41可以分别设置在该多个开口内。当然，如图4和图5所示，滤色部41在衬底1上的正投影与相应的开口在衬底1上的正投影也可以具有交叠。
本公开的一些实施例所提供的阵列基板100，通过在多个薄膜晶体管2远离衬底1的一侧依次层叠设置黑矩阵3和滤色层4，这样在将该阵列基板100应用与上述曲面显示装置1000中的情况下，对置基板200中可以避免设置黑矩阵3和滤色层4。在将阵列基板100和对置基板200进行弯曲处理形成曲面显示装置1000后，可以在避免出现滤色层4和薄膜晶体管2错位的现象的同时，避免出现黑矩阵3与薄膜晶体管2、黑矩阵3与栅线GL以及黑矩阵3与数据线DL错位的现象，进而可以在避免出现混色现象的同时，避免曲面显示装置1000在暗态显示下对外界光线形成反射增大暗态显示下的亮度，提高曲面显示装置1000的对比度。
此处，需要说明的是，在形成曲面显示装置1000的过程中，可以先将阵列基板100和对置基板200对盒(此时，液晶层300已设置在两者之间)，然后对对盒后的阵列基板和对置基板200整体进行弯曲处理，形成曲面显示装置1000。
在一些实施例中，如图4和图5所示，上述阵列基板100还包括：设置在滤色层4远离衬底1一侧的第一电极层5，以及设置在第一电极层5远离衬底1一侧的第二电极层6。其中，第一电极层5包括多个第一电极51，第二电极层6包括多个第二电极61。
此处，第一电极51和第二电极61的类型包括多种，可以根据实际需要选择设置。
在一些示例中，如图5所示，第一电极51为像素电极，第二电极61为公共电极。
此时，多个第一电极51可以分别设置在上述多个子像素区域P内，也即，第一电极51可以和子像素区域P一一对应设置，并与对应的子像素区域P内的薄膜晶体管2的源极22或漏极23(例如为源极22)电连接。
多个第二电极61可以和多个子像素区域P一一对应设置。或者，多个第二电极61(也即公共电极)中的至少两个第二电极61相互电连接，该至少两个第二电极61呈一体结构。示例性的，该多个第二电极61呈一体结构。
在另一些示例中，如图4所示，第一电极51为公共电极，第二电极61为像素电极。也即，像素电极位于公共电极远离衬底1的一侧，这样有利于增大像素电极和公共电极之间的电场强度，提高曲面显示装置1000的光线透过率。
此时，多个第一电极51可以和多个子像素区域P一一对应设置。或者，多个第一电极51(也即公共电极)中的至少两个第一电极51相互电连接，该至少两个第一电极51呈一体结构。示例性的，该多个第一电极51呈一体结构。
多个第二电极61可以分别设置在上述多个子像素区域P内，也即，第二电极61可以和子像素区域P一一对应设置，并与对应的子像素区域P内的薄膜晶体管2的源极22或漏极23(例如为漏极23)电连接。
在此情况下，由于第二电极61设置在第一电极51远离衬底1的一侧，在多个第一电极51呈一体结构(也即第一电极层5仅包括一个图案)的情况下，第一电极层5需要对多个第二电极61进行避位，以使得各第二电极61能够与对应的薄膜晶体管2进行电连接。
在一些示例中，如图4和图5所示，第二电极61具有多个狭缝X。
以第一电极51为公共电极、第二电极61为像素电极为例，此时，每个像素电极具有多个狭缝X。通过向第一电极51传输公共电压，向像素电极传输数据电压，可以在公共电极和像素电极之间产生边缘电场，液晶层300中的液晶分子可以在该边缘电场的作用下产生角度偏转，使得曲面显示装置1000实现图像显示。
在一些实施例中，如图4和图5所示，上述阵列基板100还包括：多条公共电极线7。每个公共电极与至少一条公共电极线7电连接。该至少一条公共电极线7被配置为，向对应的公共电极传输公共电压。
在一些示例中，每个公共电极可以与一条公共电极线7电连接。这样可以减少公共电极线7的数量，减少公共电极线7在阵列基板100中的空间占比，降低阵列基板100的布线复杂度。
在另一些示例中，每个公共电极可以与多条公共电极线7电连接。这样在公共电极与其中一条公共电极线7之间的连接出现异常时，也可以利用另外的公共电极线7与公共电极进行公共电压的传输，有利于提高公共电极与公共电极线7电连接的可靠性，以及两者之间公共电压的传输的可靠性。
上述多条公共电极线7的设置方式包括多种，可以根据实际需要选择设置。
示例性的，如图5所示，上述多条公共电极线7可以与源极22和漏极23同层设置。也即，公共电极线7、源极22、漏极23以及数据线DL四者可以同层设置。
基于此，公共电极线7可以沿第二方向Y延伸，也即公共电极线7和数据线DL相互平行或大致平行。这样便于对阵列基板100所包括的图案进行排布、规避，避免公共电极线7和数据线DL出现交叉短接的情况，确保曲面显示装置1000的良好显示效果。
示例性的，如图4所示，上述多条公共电极线7可以与栅极21同层设置。也即，公共电极线7、栅极21以及栅线GL三者可以同层设置。
基于此，公共电极线7可以沿第一方向Y延伸，也即公共电极线7和栅线GL相互平行或大致平行。这样便于对阵列基板100所包括的图案进行排布、规避，避免公共电极线7和栅线GL出现交叉短接的情况，确保曲面显示装置1000的良好显示效果。
需要说明的是，本文中提及的“同层”指的是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的，这些特定图形还可能处于不同的高度或者具有不同的厚度。这样一来，可以同时制备形成同层设置的多个结构，有利于简化阵列基板100的制备工艺。
在一些实施例中，公共电极被复用为触控电极，公共电极线7被复用为触控信号线。此时，上述曲面显示装置1000还可以实现触控功能。
在一些示例中，本公开可以利用公共电极线7向公共电极输入信号(例如为触控检测信号)，或将公共电极中的信号(例如为电容值信号)输出。
示例性的，本公开的一些实施例提供的曲面显示装置1000可以为自电容模式的显示装置。这样在人体未触碰曲面显示装置1000时，各个公共电极所承受的电容值为一个固定值；而在人体触碰该曲面显示装置1000时，人体触碰的位置所对应的公共电极所承受的电容值为固定值叠加人体电容值，之后可以通过公共电极线7传输对应的公共电极所承载的电容值，通过检测各个公共电极的电容值的变化，可以判断出人体所触碰的位置。
下面结合附图对本公开的一些实施例所提供的曲面显示装置1000中的其他结构进行示意性说明。
在一些实施例中，如图13所示，在阵列基板100中的公共电极被复用为触控电极、公共电极线7被复用为触控信号线的情况下，本公开的一些实施例所提供的曲面显示装置1000，还包括：与公共电极线7电连接的触控与显示驱动集成(Touch and Display DriverIntegration，简称TDDI)芯片500。
在一些示例中，上述TDDI芯片500被配置为，在曲面显示装置1000的显示阶段，通过公共电极线7向阵列基板100的公共电极传输公共电压信号，以使得可以公共电极可以和像素电极相配合，使得曲面显示装置1000能够进行图像显示。上述TDDI芯片500还被配置为，在曲面显示装置1000的触控阶段，通过公共电极线7向公共电极传输触摸控制信号，以便于利用公共电极实现触控功能。
通过设置TDDI芯片500，可以在不同的阶段向公共电极传输不同的信号，使得曲面显示装置1000实现不同的功能。也即，将触控功能和显示功能集成在一起，这样有利于简化曲面显示装置1000的结构，简化曲面显示装置1000的制备工艺。
在一些实施例中，曲面显示装置1000可以是显示不论运动(例如，视频)还是固定(例如，静止图像)的且不论文字还是图像的任何装置。更明确地说，预期所述实施例可实施在多种电子装置中或与多种电子装置关联，所述多种电子装置例如(但不限于)移动电话、无线装置、个人数据助理(Personal Digital Assistant，简称PDA)、手持式或便携式计算机、全球定位系统(Global Positioning System，简称GPS)接收器/导航器、相机、动态图像专家组(Moving Picture Experts Group 4，简称MP4)视频播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、计算机监视器、汽车显示器(例如，里程表显示器等)、导航仪、座舱控制器和/或显示器、相机视图的显示器(例如，车辆中后视相机的显示器)、电子相片、电子广告牌或指示牌、投影仪、建筑结构、包装和美学结构(例如，对于一件珠宝的图像的显示器)等。
本公开的一些实施例提供了一种阵列基板的制备方法。如图6所示，该阵列基板的制备方法，包括：S100～S700。
S100，提供衬底1。衬底1具有显示区A及边框区B。
示例性的，边框B可以位于显示区A的一侧、两侧、三侧或者周侧等。
此处，衬底1的结构及类型，可以参照上述一些实施例中对衬底1的示意性说明，此处不再赘述。
S200，如图9a所示，在衬底1的一侧形成栅导电层G1。该栅导电层G1包括多个薄膜晶体管2的栅极21及位于边框区B的至少一个第一对位标记M1。
示例性的，可以采用光刻工艺或湿刻工艺等形成栅导电层G1。栅导电层G1的材料例如可以包括钼(Mo)。
此处，上述多个薄膜晶体管2的栅极21例如可以形成在显示区A内。
上述第一对位标记M1的数量可以为一个或多个，可以根据实际需要选择设置。
例如，第一对位标记M1的数量为一个。这样有利于降低阵列基板100上的布线结构复杂度。
又如，第一对位标记M1的数量为多个，该多个第一对位标记M1例如可以均匀地分布在边框区B内。这样在后续S400中，根据第一对位标记M1，将第一掩膜板F1与待形成的阵列基板进行对位的过程中，有利于提高第一掩膜板F1与待形成的阵列基板之间的对位准确度。
上述第一对位标记M1的形状包括多种，可以根据实际需要选择设置。示例性的，第一对位标记M1的形状可以包括“十”字形(如图10～图12所示)、圆形、方形和条形中的至少一种。
S300，如图9b所示，在栅导电层G1远离衬底1的一侧形成源漏导电薄膜D2。
示例性的，可以采用溅射工艺形成上述源漏导电薄膜D2。其中，该源漏导电薄膜D2可以为一完整的薄膜，同时位于显示区A和绑定区B，覆盖上述栅导电层G1。
上述源漏导电薄膜D2的结构包括多种，可以根据实际需要选择设置。
例如，源漏导电薄膜D2包括依次层叠的第一钛(Ti)薄膜、铝(Al)薄膜以及第二钛(Ti)薄膜。其中，第一钛薄膜和铝薄膜直接接触，两者之间未设置其他薄膜；铝薄膜和第二钛薄膜直接接触，两者之间未设置其他薄膜。
又如，源漏导电薄膜D2包括银薄膜。也即，源漏导电薄膜D2的材料包括银(Ag)。
S400，如图9c所示，根据上述至少一个第一对位标记M1，将第一掩膜板F1与待形成的阵列基板进行对位；以第一掩膜板F1为遮蔽物对源漏导电薄膜D2进行图案化，形成多个薄膜晶体管2的源极22和漏极23，及位于边框区B的至少一个第二对位标记M2，得到源漏导电层D1。源漏导电层D1的反射率大于栅导电层G1的反射率。
示例性的，可以采用光刻工艺或湿刻工艺对源漏导电薄膜D2进行图案化。
此处，如图9c所示，以采用光刻工艺对源漏导电薄膜D2进行图案化为例，对S400进行示意性说明。
上述S400中，以第一掩膜板F1为遮蔽物对源漏导电薄膜D2进行图案化，包括：在源漏导电薄膜D2远离衬底1的一侧形成光刻胶层；然后在光刻胶层远离衬底1的一侧放置第一掩膜板F1，并识别第一对位标记M1的位置(例如可以为坐标)，根据第一对位标记M1，将第一掩膜板F1与待形成的阵列基板进行对位；然后以第一掩膜板F1为遮蔽物对光刻胶层进行曝光、显影，将第一掩膜板F1中的图案转移到光刻胶层中；最后以显影后的光刻胶层为掩膜，对源漏导电薄膜D2进行刻蚀，形成上述多个薄膜晶体管2的源极22和漏极23以及至少一个第二对位标记M2。
由于第一对位标记M1所包括的材料钼具有反射率(也即光线反射率)，因此在识别第一对位标记M1的位置的过程中，可以向待形成的阵列基板照射光线，然后利用反射后的光线确定第一对位标记M1的位置。
示例性的，第二对位标记M2的数量和第一对位标记M1的数量可以相同，也可以不同。第二对位标记M2在边框区B的位置和第一对位标记M1在边框区B的位置可以相同，也可以不同。在第二对位标记M2的位置和第一对位标记M1的位置相同的情况下，第二对位标记M2可以对第一对位标记M1形成覆盖。
S500，如图9d所示，在源漏导电层D1远离衬底1的一侧形成黑矩阵薄膜31。
示例性的，黑矩阵薄膜31的材料可以包括铬(Cr)、掺杂有黑色材料(例如为碳)的丙烯树脂或者掺杂有碳、钛、镍等的光刻胶等。
示例性的，该黑矩阵薄膜31可以为一完整的薄膜，同时位于显示区A和绑定区B，并覆盖上述栅导电层G1和源漏导电层D1。
S600，如图9e所示，根据上述至少一个第二对位标记M2，将第二掩膜板F2与待形成的阵列基板进行对位；以第二掩膜板F2为遮蔽物对黑矩阵薄膜31进行图案化，形成黑矩阵3。多个薄膜晶体管2在衬底1上的正投影位于黑矩阵3在衬底1上的正投影范围内。
示例性的，在S600中，以第二掩膜板F2为遮蔽物对黑矩阵薄膜31进行图案化的过程，可以参照上述S400中以第一掩膜板F1为遮蔽物对源漏导电薄膜D2进行图案化的过程的说明，此处不再赘述。
此处，对黑矩阵薄膜31进行图案化后所形成的黑矩阵3，仍然覆盖上述栅导电层G1和源漏导电层D1。
示例性的，以第一对位标记M1的位置和第二对位标记M2的位置不同为例。在形成黑矩阵3后，第一对位标记M1的图像可以如图10所示，从图中可以看出，第一对位标记M1的图形不清晰，这样难以对第一对位标记M1进行识别；第二对位标记M2的图像可以如图11和图12所示，其中，图11为源漏导电薄膜D2包括依次层叠的第一钛薄膜、铝薄膜以及第二钛薄膜的情况下所获取的图像，图12为源漏导电薄膜D2包括银薄膜的情况下所获取的图像，从图中可以看出，由于源漏导电层D1的反射率大于栅导电层G1的反射率，第二对位标记M2的图形相比于第一对位标记M1的图形比较清晰，这样可以较好的对第二对位标记M2进行识别。
需要说明的是，在形成黑矩阵3以及后续的薄膜(例如滤色层4、第一电极层5及第二电极层6等)的过程中，如果仍以第一对位标记M1为对位基准，将掩膜板与待形成的阵列基板进行对位，容易出现对位不准确，难以准确曝光的情况。而在形成黑矩阵薄膜31后，更换对位基准，以反射率更高的第二对位标记M2作为对位基准，可以较好的完成对第二对位标记M2的识别，便于后续薄膜的准确制备。
S700，如图9f所示，在黑矩阵3远离衬底1的一侧形成滤色层4。
在一些示例中，上述滤色层4包括多种颜色的滤色部41。该多种颜色的滤色部41可以包括但不限于包括红色的滤色部、蓝色的滤色部和绿色的滤色部。
基于此，上述S700中，在黑矩阵3远离衬底1的一侧形成滤色层4，包括：依次形成每种颜色的滤色部41。
下面以制备形成其中一种颜色的滤色部41为例，对上述S700进行示意性说明。
示例性的，如图7所示，形成一种颜色的滤色部41，包括：S710～S720。
S710，在黑矩阵3远离衬底1的一侧形成一种颜色的滤色薄膜。
示例性的，可以采用涂覆工艺形成滤色薄膜。
S720，根据上述至少一个第二对位标记M2，将第三掩膜板与待形成的阵列基板进行对位；以第三掩膜板为遮蔽物对滤色薄膜进行图案化，形成多个该种颜色的滤色部。
示例性的，在S720中，以第三掩膜板为遮蔽物对滤色薄膜进行图案化的过程，可以参照上述S400中以第一掩膜板F1为遮蔽物对源漏导电薄膜D2进行图案化的过程的说明，此处不再赘述。
由此，本公开的一些实施例所提供的阵列基板的制备方法，通过将黑矩阵3和滤色层4形成在薄膜晶体管2远离衬底1的一侧，这样在将制备形成的阵列基板100应用于曲面显示装置1000的情况下，可以在避免出现滤色层4和薄膜晶体管2错位的现象的同时，避免出现黑矩阵3与薄膜晶体管2错位的现象，进而可以在避免出现混色现象的同时，避免曲面显示装置1000在暗态显示下对外界光线形成反射增大暗态显示下的亮度，提高曲面显示装置1000的对比度。
此外，本公开的一些实施例所提供的阵列基板的制备方法，在制备形成黑矩阵薄膜31之后，通过将对位基准由第一对位标记M1，换为具有更高的反射率的第二对位标记M2，能够便于后续可以较好的完成对第二对位标记M2的识别，便于后续薄膜的准确制备，提高制备形成的阵列基板100的良率，进而提高曲面显示装置1000的良率。
在一些实施例中，如图8所示，上述阵列基板的制备方法，还包括：S800～S1100。
S800，如图9g所示，在滤色层4远离衬底1的一侧形成第一电极薄膜511。
示例性的，可以采用溅射工艺形成上述第一电极薄膜511。该第一电极薄膜511的材料例如可以为氧化铟锡(Indium Tin Oxide，简称ITO)、氧化铟锌(Indium Zinc Oxide，简称IZO)或氧化铟镓锌(Indium Gallium Zinc Oxide，简称IGZO)等。
S900，如图9h所示，根据上述至少一个第二对位标记M2，将第四掩膜板F4与待形成的阵列基板进行对位；以第四掩膜板F4为遮蔽物对第一电极薄膜511进行图案化，形成第一电极层5。
示例性的，在S900中，以第四掩膜板F4为遮蔽物对第一电极薄膜511进行图案化的过程，可以参照上述S400中以第一掩膜板F1为遮蔽物对源漏导电薄膜D2进行图案化的过程的说明；第一电极层5的结构可以参照上述一些实施例中对第一电极层5的结构的示意性说明，此处不再赘述。
S1000，如图9i所示，在第一电极层5远离衬底1的一侧形成第二电极薄膜611。
示例性的，可以采用溅射工艺形成上述第二电极薄膜611。该第二电极薄膜611的材料例如可以为ITO、IZO或IGZO等。
S1100，如图9j所示，根据上述至少一个第二对位标记M2，将第五掩膜板F5与待形成的阵列基板进行对位；以第五掩膜板F5为遮蔽物对第二电极薄膜611进行图案化，形成第二电极层6。其中，第一电极层5或第二电极层6，与多个薄膜晶体管2的源极22或漏极23电连接。
示例性的，在S1100中，以第五掩膜板F5为遮蔽物对第二电极薄膜611进行图案化的过程，可以参照上述S400中以第一掩膜板F1为遮蔽物对源漏导电薄膜D2进行图案化的过程的说明；第二电极层6的结构可以参照上述一些实施例中对第二电极层6的结构的示意性说明，此处不再赘述。
需要说明的是，上述S400中的待形成的阵列基板、S600中的待形成的阵列基板、S720中的待形成的阵列基板、S900中的待形成的阵列基板以及S1100中的待形成的阵列基板具有不同的结构。
示例性的，S400中的待形成的阵列基板，至少包括衬底1、栅导电层G1以及源漏导电薄膜D2。S600中的待形成的阵列基板，至少包括衬底1、栅导电层G1、源漏导电层D1以及黑矩阵薄膜31。S720中的待形成的阵列基板，至少包括衬底1、栅导电层G1、源漏导电层D1、黑矩阵3以及滤色薄膜411。S900中的待形成的阵列基板，至少包括衬底1、栅导电层G1、源漏导电层D1、黑矩阵3、滤色层4以及第一电极薄膜511。S1100中的待形成的阵列基板，至少包括衬底1、栅导电层G1、源漏导电层D1、黑矩阵3、滤色层4、第一电极层5以及第二电极薄膜611。
此处，本公开的一些实施例所提供的阵列基板的制备方法，将第一导电层5和第二导电层6设置在黑矩阵3远离衬底1的一侧，而未将黑矩阵3设置在第一导电层5和第二导电层6之间或者第一导电层5和第二导电层6远离衬底1的一侧，可以避免黑矩阵3(具有电阻)对第一导电层5和第二导电层6之间产生的电场产生不良影响，进而避免对应用有上述阵列基板100的曲面显示装置1000的显示产生不良影响。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种阵列基板的制备方法，其特征在于，所述阵列基板的制备方法包括：
提供衬底；所述衬底具有显示区及边框区；
在所述衬底的一侧形成栅导电层；所述栅导电层包括多个薄膜晶体管的栅极及位于所述边框区的至少一个第一对位标记；
在所述栅导电层远离所述衬底的一侧形成源漏导电薄膜；
根据所述至少一个第一对位标记，将第一掩膜板与待形成的阵列基板进行对位；以所述第一掩膜板为遮蔽物对所述源漏导电薄膜进行图案化，形成所述多个薄膜晶体管的源极和漏极，及位于所述边框区的至少一个第二对位标记，得到源漏导电层；源漏导电层的反射率大于栅导电层的反射率；
在所述源漏导电层远离所述衬底的一侧形成黑矩阵薄膜；
根据所述至少一个第二对位标记，将第二掩膜板与待形成的阵列基板进行对位；以所述第二掩膜板为遮蔽物对所述黑矩阵薄膜进行图案化，形成黑矩阵；所述多个薄膜晶体管在所述衬底上的正投影位于所述黑矩阵在所述衬底上的正投影范围内；
在所述黑矩阵远离所述衬底的一侧形成滤色层。
2.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述源漏导电薄膜包括依次层叠的第一钛薄膜、铝薄膜以及第二钛薄膜；或者，
所述源漏导电薄膜包括银薄膜。
3.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述栅导电层的材料包括钼。
4.根据权利要求1~3中任一项所述的阵列基板的制备方法，其特征在于，所述滤色层包括多种颜色的滤色部；
所述在所述黑矩阵远离所述衬底的一侧形成滤色层，包括：依次形成每种颜色的滤色部；
其中，形成一种颜色的滤色部，包括：
在所述黑矩阵远离所述衬底的一侧形成一种颜色的滤色薄膜；
根据所述至少一个第二对位标记，将第三掩膜板与待形成的阵列基板进行对位；以所述第三掩膜板为遮蔽物对所述滤色薄膜进行图案化，形成多个该种颜色的滤色部。
5.根据权利要求1~3中任一项所述的阵列基板的制备方法，其特征在于，所述阵列基板的制备方法还包括：
在所述滤色层远离所述衬底的一侧形成第一电极薄膜；
根据所述至少一个第二对位标记，将第四掩膜板与待形成的阵列基板进行对位；以所述第四掩膜板为遮蔽物对所述第一电极薄膜进行图案化，形成第一电极层；
在所述第一电极层远离所述衬底的一侧形成第二电极薄膜；
根据所述至少一个第二对位标记，将第五掩膜板与待形成的阵列基板进行对位；以所述第五掩膜板为遮蔽物对所述第二电极薄膜进行图案化，形成第二电极层；
其中，所述第一电极层或所述第二电极层，与所述多个薄膜晶体管的源极或漏极电连接。
6.一种阵列基板，其特征在于，所述阵列基板采用权利要求1~5中任一项所述的制备方法制备形成，所述阵列基板包括：
衬底；
设置在所述衬底的一侧的多个薄膜晶体管，薄膜晶体管包括栅极、源极和漏极；所述源极和所述漏极所在膜层的反射率大于所述栅极所在膜层的反射率；所述源极和所述漏极所在膜层，与所述栅极所在膜层之间间隔设置；
设置在所述多个薄膜晶体管远离所述衬底一侧的黑矩阵；所述多个薄膜晶体管在所述衬底上的正投影位于所述黑矩阵在所述衬底上的正投影范围内；以及，
设置在所述黑矩阵远离所述衬底一侧的滤色层。
7.根据权利要求6所述的阵列基板，其特征在于，所述阵列基板还包括：
设置在所述滤色层远离所述衬底一侧的第一电极层，所述第一电极层包括多个第一电极；以及，
设置在所述第一电极层远离所述衬底一侧的第二电极层，所述第二电极层包括多个第二电极；第二电极具有多个狭缝；
其中，第一电极为像素电极，第二电极为公共电极；或者，第一电极为公共电极，第二电极为像素电极；
所述像素电极与所述薄膜晶体管的源极或漏极电连接。
8.根据权利要求7所述的阵列基板，其特征在于，多个所述公共电极中的至少两个公共电极相互电连接。
9.根据权利要求6~8中任一项所述的阵列基板，其特征在于，所述阵列基板还包括：与所述源极和所述漏极同层设置，或者与所述栅极同层设置的多条公共电极线；
所述公共电极与至少一条公共电极线电连接。
10.根据权利要求9所述的阵列基板，其特征在于，所述公共电极被复用为触控电极，所述公共电极线被复用为触控信号线。
11.一种曲面显示装置，其特征在于，所述曲面显示装置包括：
如权利要求6~10中任一项所述的阵列基板；
与所述阵列基板相对设置的对置基板；以及，
设置在所述阵列基板和所述对置基板之间的液晶层。
12.根据权利要求11所述的曲面显示装置，其特征在于，在所述阵列基板中的公共电极被复用为触控电极、公共电极线被复用为触控信号线的情况下，
所述曲面显示装置还包括：与所述公共电极线电连接的触控与显示驱动集成芯片；
所述触控与显示驱动集成芯片被配置为，在所述曲面显示装置的显示阶段，通过所述公共电极线向所述阵列基板的公共电极传输公共电压信号；在所述曲面显示装置的触控阶段，通过所述公共电极线向所述公共电极传输触摸控制信号。
CN202010567638.9A 2020-06-19 2020-06-19 阵列基板及其制备方法、显示装置 Active CN111694464B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010567638.9A CN111694464B (zh) 2020-06-19 2020-06-19 阵列基板及其制备方法、显示装置
PCT/CN2021/093430 WO2021254043A1 (zh) 2020-06-19 2021-05-12 阵列基板及其制备方法、显示装置
US17/788,024 US11901367B2 (en) 2020-06-19 2021-05-12 Array substrate and method of manufacturing the same, and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010567638.9A CN111694464B (zh) 2020-06-19 2020-06-19 阵列基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN111694464A CN111694464A (zh) 2020-09-22
CN111694464B true CN111694464B (zh) 2024-04-19

Family

ID=72482236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010567638.9A Active CN111694464B (zh) 2020-06-19 2020-06-19 阵列基板及其制备方法、显示装置

Country Status (3)

Country Link
US (1) US11901367B2 (zh)
CN (1) CN111694464B (zh)
WO (1) WO2021254043A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111694464B (zh) * 2020-06-19 2024-04-19 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN114371572A (zh) * 2020-10-14 2022-04-19 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
TWI757992B (zh) * 2020-11-30 2022-03-11 友達光電股份有限公司 畫素結構
CN113568218A (zh) * 2021-08-13 2021-10-29 信利(仁寿)高端显示科技有限公司 一种低电容阵列基板制作方法及液晶显示屏

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000238447A (ja) * 1999-02-18 2000-09-05 Canon Inc 印刷凹版、印刷凹版の製造方法及び記憶媒体
CN103199084A (zh) * 2013-03-08 2013-07-10 京东方科技集团股份有限公司 基板对位标记及其制作方法、基板
CN104932163A (zh) * 2015-07-03 2015-09-23 厦门天马微电子有限公司 阵列基板、显示面板和显示装置
KR20170080231A (ko) * 2015-12-31 2017-07-10 엘지디스플레이 주식회사 어레이 기판과 그 제조 방법 및 이를 포함하는 액정표시장치
CN108321159A (zh) * 2018-02-01 2018-07-24 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3538073B2 (ja) * 1999-07-29 2004-06-14 Ｎｅｃ液晶テクノロジー株式会社 Ｔｆｔを搭載する基板側に色層を有するアクティブマトリクス型液晶表示装置及びその製造方法
KR100467944B1 (ko) * 2002-07-15 2005-01-24 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치 및 그의 제조방법
US7528021B2 (en) * 2004-09-16 2009-05-05 Samsung Electronics Co., Ltd. Thin film transistor array panel and method of manufacturing the same
KR101337167B1 (ko) * 2008-12-24 2013-12-05 엘지디스플레이 주식회사 표시장치의 제조방법
TWI391735B (zh) * 2009-07-06 2013-04-01 Au Optronics Corp 具有彩色濾光陣列之畫素陣列基板以及顯示面板
JP5427552B2 (ja) * 2009-10-30 2014-02-26 株式会社ジャパンディスプレイ 液晶表示装置
CN102681276B (zh) * 2012-02-28 2014-07-09 京东方科技集团股份有限公司 阵列基板及其制造方法以及包括该阵列基板的显示装置
KR101623776B1 (ko) * 2013-12-09 2016-06-07 엘지디스플레이 주식회사 터치 디스플레이 드라이버 집적회로 및 터치 표시장치
US9523802B2 (en) * 2014-09-26 2016-12-20 Japan Display Inc. Display device
CN104360557B (zh) * 2014-11-26 2017-04-26 京东方科技集团股份有限公司 阵列基板及其制造方法，以及显示装置
CN104503172A (zh) * 2014-12-19 2015-04-08 深圳市华星光电技术有限公司 阵列基板及显示装置
CN104749843B (zh) * 2015-03-26 2018-09-21 京东方科技集团股份有限公司 阵列基板及其制作方法、驱动方法及显示装置
WO2017072921A1 (ja) * 2015-10-29 2017-05-04 堺ディスプレイプロダクト株式会社 薄膜トランジスタ基板の製造方法
CN107450224B (zh) 2017-08-24 2020-05-19 深圳市华星光电技术有限公司 Coa型阵列基板的制备方法
CN107589878B (zh) * 2017-09-25 2020-11-06 京东方科技集团股份有限公司 触控面板及其触控方法、电子装置
KR102626885B1 (ko) * 2018-11-28 2024-01-19 삼성디스플레이 주식회사 플렉서블 표시 장치 및 이의 조립 방법
CN111694464B (zh) 2020-06-19 2024-04-19 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000238447A (ja) * 1999-02-18 2000-09-05 Canon Inc 印刷凹版、印刷凹版の製造方法及び記憶媒体
CN103199084A (zh) * 2013-03-08 2013-07-10 京东方科技集团股份有限公司 基板对位标记及其制作方法、基板
CN104932163A (zh) * 2015-07-03 2015-09-23 厦门天马微电子有限公司 阵列基板、显示面板和显示装置
KR20170080231A (ko) * 2015-12-31 2017-07-10 엘지디스플레이 주식회사 어레이 기판과 그 제조 방법 및 이를 포함하는 액정표시장치
CN108321159A (zh) * 2018-02-01 2018-07-24 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置

Also Published As

Publication number Publication date
US20230027406A1 (en) 2023-01-26
US11901367B2 (en) 2024-02-13
CN111694464A (zh) 2020-09-22
WO2021254043A1 (zh) 2021-12-23

Similar Documents

Publication Publication Date Title
CN111694464B (zh) 阵列基板及其制备方法、显示装置
US20120206395A1 (en) Touch panel-equipped display device
KR100394285B1 (ko) 전기 광학 패널 및 그 제조 방법 및 전기 광학 장치 및전자기기
US9606390B2 (en) Capacitive in-cell touch panel and display device
CN107491211B (zh) 一种触控显示面板和触控显示装置
US8619203B2 (en) Touch screen and manufacturing method
US8709265B2 (en) Method for manufacturing touch panel and method for manufacturing display device provided with touch panel
US20180188590A1 (en) Touch display screen and method for manufacturing the same, touch display device
US10520761B2 (en) Method of producing substrate having alignment mark
JP2004341212A (ja) 電気光学装置、電子機器、及び電気光学装置の製造方法
KR20030074252A (ko) 컬러 필터 기판, 전기광학 장치 및 전자기기, 및 컬러필터 기판의 제조 방법 및 전기광학 장치의 제조 방법
CN110246424B (zh) 一种阵列基板、其制作方法、拼接显示屏及显示装置
CN111652196B (zh) 一种显示面板及显示装置
EP2717092A1 (en) Liquid crystal display device and method for manufacturing same
CN113692553B (zh) 阵列基板及显示装置
WO2022095670A1 (zh) 显示模组及其装配方法、显示装置
US11528813B2 (en) Display device including window member and manufacturing method thereof
CN112578585A (zh) 显示面板及其制备方法、显示装置
JP2012088599A (ja) タッチセンサ機能付き液晶表示装置
US11550429B2 (en) Liquid crystal display device
US11796876B2 (en) Array substrate and display apparatus
US11281342B2 (en) Touch control structure, method of detecting touch using touch control structure, touch control apparatus, and touch control display apparatus
US20170102816A1 (en) Touch substrate and touch device
US10620468B2 (en) Method of manufacturing display panel substrate
US20230238366A1 (en) Splicing device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant