KR101337167B1 - 표시장치의 제조방법 - Google Patents
표시장치의 제조방법 Download PDFInfo
- Publication number
- KR101337167B1 KR101337167B1 KR1020080133634A KR20080133634A KR101337167B1 KR 101337167 B1 KR101337167 B1 KR 101337167B1 KR 1020080133634 A KR1020080133634 A KR 1020080133634A KR 20080133634 A KR20080133634 A KR 20080133634A KR 101337167 B1 KR101337167 B1 KR 101337167B1
- Authority
- KR
- South Korea
- Prior art keywords
- pad
- width
- gate
- data
- wiring
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000005096 rolling process Methods 0.000 claims abstract description 6
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 49
- 239000000463 material Substances 0.000 claims description 7
- 239000010409 thin film Substances 0.000 description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 239000011342 resin composition Substances 0.000 description 6
- 239000010408 film Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- -1 region Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/16—Coating processes; Apparatus therefor
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
표시장치의 제조방법이 개시된다. 표시장치의 제조방법은 화소 영역 및 상기 화소 영역 주위에 형성되는 패드 영역이 정의되는 기판을 제공하는 단계; 기판 상에 도전층을 형성하는 단계; 도전층 상에 롤러를 롤링하여 마스크 패턴을 형성하는 단계; 및 마스크 패턴을 사용하여, 도전층을 패터닝하여, 화소 영역에 배선 및 패드 영역에 패드를 형성하는 단계를 포함하며, 패드는 배선의 제 1 폭에 대응하는 제 2 폭을 가지는 패턴으로 이루어진다.
roll, print, 테스트, 패드, mesh
Description
실시예는 표시장치의 제조방법에 관한 것이다.
근래 LCD공정 또는 반도체공정에서, 미세 패턴을 형성하기 위해서, 마이크로 포토리소그래피 공정이 널리 사용되고 있다.
이러한 포토리소그래피 공정은 노광 공정에 사용되는 빛의 파장에 의해 회로 선폭(또는 패턴 선폭)이 결정된다. 따라서, 현재의 기술수준을 고려할 때 포토리소그라피 공정을 이용하여 기판 상에 100㎚ 이하인 초미세 패턴을 형성하는 것이 매우 어려운 실정이다.
게다가 이와 같이 초미세화가 진행됨에 따라 노광장비와 같이 고가의 장비로 인하여 초기 투자비용이 증가하고 고해상도의 마스크 가격도 급등하여 효용성이 떨어지는 단점이 있다.
또한, 패턴이 형성될 때마다 노광, 노광후 베이크, 현상, 현상후 베이크, 식각 공정, 세정 공정 등을 수행해야만 하기 때문에 시간이 오래 걸리고 공정이 매우 복잡해진다는 문제가 있다.
이러한 문제를 해결할 수 있는 새로운 공정인 프린팅 공정은 최초 나노 스케 일을 각인하기 위해 개발되었다. 이러한 프린팅 공정은 롤러 상에 패턴을 형성하여, 기판 상에 직접 프린팅하는 방법이다.
실시예는 프린팅 공정에서 발생하는 불량을 방지하는 표시장치의 제조방법을 제공하고자 한다.
실시예에 따른 표시장치의 제조방법은 화소 영역 및 상기 화소 영역 주위에 형성되는 패드 영역이 정의되는 기판을 제공하는 단계; 상기 기판 상에 도전층을 형성하는 단계; 상기 도전층 상에 롤러를 롤링하여 마스크 패턴을 형성하는 단계; 및 상기 마스크 패턴을 사용하여, 상기 도전층을 패터닝하여, 상기 화소 영역에 배선 및 상기 패드 영역에 패드를 형성하는 단계를 포함하며, 상기 패드는 상기 배선의 제 1 폭에 대응하는 제 2 폭을 가지는 패턴으로 이루어진다.
실시예에 따른 표시장치의 제조방법은 배선 및 패드를 비슷한 폭을 가지는 패턴으로 형성한다. 즉, 일반적으로 패드의 폭은 배선의 폭보다 매우 크다. 이때, 패드는 배선의 폭과 실질적으로 동일하거나 유사한 폭을 가지는 패턴으로 이루어진다.
실시예에 따른 표시장치의 제조방법은 패드 및 배선을 롤프린팅 공정에 의해서, 형성한다. 이때, 롤러에 폭의 차이가 큰 패턴들이 부착될 때, 패턴들의 폭의 편차로 인하여, 롤프린팅 공정에서 불량이 발생할 수 있다.
실시예에 따른 표시장치의 제조방법은 배선 및 패드를 비슷한 폭을 가지는 패턴으로 형성하므로, 배선 및 패드를 형성하기 위한 롤 프린팅 공정에서 롤러에 부착되는 패턴의 폭의 편차는 미미하다.
따라서, 실시예에 따른 표시장치의 제조방법은 롤프린팅 공정에서의 불량이 발생하는 것을 방지할 수 있다.
실시 예의 설명에 있어서, 각 기판, 층, 영역, 막 또는 전극 등이 각 기판, 층, 영역, 막 또는 전극 등의 "상(on)"에 또는 "하부(under)"에 형성되는 것으로 기재되는 경우에 있어, "상(on)"과 "하부(under)"는 "직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 구성요소의 상 또는 하부에 대한 기준은 도면을 기준으로 설명한다. 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
도 1 내지 도 14는 실시예에 따른 박막트랜지스터 어레이 기판을 제조하는 과정을 도시한 도면들이다. 도 2는 제 1 마스크 패턴을 도시한 평면도이다. 도 3은 도 2에서 A-A` 및 B-B`를 따라서 절단한 단면을 도시한 단면도이다. 도 4는 게이트 배선, 게이트 전극, 게이트 패드, 게이트 테스트 패드 및 제 1 얼라인 키를 도시한 평면도이다. 도 8은 제 2 마스크 패턴을 도시한 평면도이다. 도 9는 도 8에서, C-C` 및 D-D`를 따라서 절단한 단면을 도시한 단면도이다. 도 10은 데이터 배선, 소오스 전극, 드레인 전극, 데이터 패드, 데이터 테스트 패드 및 제 2 얼라인 키를 도시한 평면도이다. 도 12는 실시예에 따른 박막트랜지스터 어레이 기판을 도시한 평면도이다. 도 13은 도 12에서, E-E`를 따라서 절단한 단면도이다. 도 14는 도 12에서, F-F`를 따라서 절단한 단면도이다. 도 15는 도 12에서 G-G`선을 따라서 절단한 단면을 도시한 단면도이다.
도 1을 참조하면, 투명 기판(100) 상에 제 1 도전층(201)이 형성된다.
상기 투명 기판(100)은 영상을 표시하는 화소 영역(DR) 및 상기 화소 영역(DR) 주위에 형성되는 패드 영역(PR)으로 구분된다. 예를 들어, 상기 화소 영역(DR)은 상기 투명 기판(100)의 중앙 부분에 직사각형 형태로 정의되고, 상기 패드 영역(PR)은 상기 투명 기판(100)의 외곽 부분에 정의될 수 있다.
상기 투명 기판(100)은 예를 들어, 유리 기판, 석영 기판 또는 필름 기판 일 수 있다.
상기 제 1 도전층(201)은 화학 기상 증착(chemical vapor deposition;CVD) 공정 또는 스퍼터링 공정 등에 의해서 형성될 수 있다. 상기 제 1 도전층(201)으로 사용되는 물질의 예로서는 알루미늄, 구리, 몰리브덴, 티타늄 및 이들의 합금 등을 들 수 있다.
도 2 및 도 3을 참조하면, 상기 제 1 도전층(201) 상에 제 1 마스크 패턴(300)이 형성된다. 상기 제 1 마스크 패턴(300)은 롤프린팅 공정에 의해서 형성된다.
예를 들어, 롤러(10)의 외주면에 닥터 블레이드에 의해서, 수지 조성물층이 형성되고, 상기 수지 조성물층은 인쇄판에 의해서, 패터닝된다.
상기 롤러(10)는 상기 제 1 도전층(201) 상에서 롤링되고, 상기 패터닝된 수 지 조성물층은 상기 제 1 도전층(201)에 부착되고, 상기 제 1 도전층(201) 상에 상기 제 1 마스크 패턴(300)이 형성된다.
이후, 상기 제 1 마스크 패턴(300)은 열처리 등에 의해서 경화될 수 있다.
상기 제 1 마스크 패턴(300)은 일정한 폭을 가진 패턴들로 이루어 질 수 있다. 즉, 상기 화소 영역(DR)에 배치되는 제 1 마스크 패턴(310)의 폭은 상기 패드 영역(PR)에 배치되는 제 1 마스크 패턴(320)의 폭에 대응한다.
도 4 및 도 5를 참조하면, 상기 제 1 마스크 패턴(300)이 식각 마스크로 사용되어, 상기 제 1 도전층(201)은 식각되고, 상기 투명 기판(100) 상에 게이트 배선(210), 게이트 전극(211), 게이트 패드(220), 게이트 테스트 패드(230) 및 제 1 얼라인 키(240)가 형성된다.
따라서, 상기 게이트 배선(210), 상기 게이트 전극(211), 상기 게이트 패드(220), 상기 게이트 테스트 패드(230) 및 상기 제 1 얼라인 키(240)는 상기 제 1 마스크 패턴(300)과 동일한 형상을 가진다.
상기 게이트 배선(210)은 상기 화소 영역(DR)에 형성된다. 상기 게이트 배선(210)은 제 1 방향으로 다수 개가 연장되며, 상기 게이트 배선(210)의 제 1 폭(W1)은 약 20㎛ 내지 약 300㎛ 일 수 있다.
상기 게이트 전극(211)은 상기 게이트 배선(210)으로부터 연장된다. 상기 게이트 전극(211)의 폭은 상기 제 1 폭(W1)과 비슷할 수 있다.
상기 게이트 패드(220)는 상기 게이트 배선(210)의 끝단에 연결되며, 상기 게이트 패드(220)는 상기 패드 영역(PR)에 형성된다. 상기 게이트 패드(220)는 제 2 폭(W2)을 가지는 패턴들(221)로 이루어진다.
예를 들어, 상기 게이트 패드(220)는 상기 제 2 폭(W2)을 가지는 패턴들(221)로 이루어지는 메쉬 패턴을 포함할 수 있다. 상기 게이트 패드(220)의 폭(WP1)은 약 400㎛ 내지 약 800㎛일 수 있다.
상기 제 2 폭(W2)은 상기 제 1 폭(W1)에 대응한다. 즉, 상기 제 2 폭(W2)은 상기 제 1 폭(W1)과 실질적으로 동일하거나, 상기 제 1 폭(W1)과 비슷한 크기를 가진다.
상기 게이트 테스트 패드(230)는 상기 게이트 패드(220)에 연결된다. 상기 게이트 테스트 패드(230)는 상기 게이트 패드(220)와 동일 공정에서 함께 형성되는 바, 상기 게이트 테스트 패드(230)는 상기 게이트 패드(220)와 동일 물질로 일체로 형성된다. 상기 게이트 테스트 패드(230)는 다수 개의 게이트 패드(220)들에 연결될 수 있다. 또한, 상기 게이트 테스트 패드(230)는 게이트 패드(220)들 전체에 연결되는 온-오프 패드 일 수 있다.
상기 게이트 테스트 패드(230)는 제 3 폭(W3)을 가지는 패턴들(231)로 이루어진다. 예를 들어, 상기 게이트 테스트 패드(230)는 상기 제 3 폭(W3)을 가지는 패턴들(231)로 이루어지는 메쉬 패턴을 포함할 수 있다.
상기 게이트 테스트 패드(230)의 폭(WT1)은 약 0.5㎜ 내지 약 2㎜일 수 있다.
상기 제 3 폭(W3)은 상기 제 1 폭(W1)에 대응한다. 즉, 상기 제 3 폭(W3)은 상기 제 1 폭(W1)과 실질적으로 동일하거나, 상기 제 3 폭(W3)과 비슷한 크기를 가진다.
상기 제 1 얼라인 키(240)는 섬(island) 형상을 가진다. 상기 제 1 얼라인 키(240)는 제 4 폭(W4)을 가지는 패턴들(241)로 이루어진다. 예를 들어, 상기 제 1 얼라인 키(240)는 상기 제 4 폭(W4)을 가지는 고리 형상의 패턴들(241)로 이루어질 수 있다.
상기 제 4 폭(W4)은 상기 제 1 폭(W1)에 대응한다. 즉, 상기 제 4 폭(W4)은 상기 제 1 폭(W1)과 실질적으로 동일하거나, 상기 제 1 폭(W1)과 비슷한 크기를 가진다.
상기 제 1 얼라인 키(240)는 실시예에 따른 박막트랜지스터 어레이 기판을 구동하기 위한 제 1 구동칩의 패드들과 상기 게이트 패드들(220)을 얼라인하기 위한 키이다.
도 6을 참조하면, 상기 게이트 배선(210), 상기 게이트 패드(220), 상기 게이트 테스트 패드(230) 및 상기 제 1 얼라인 키(240)를 덮는 게이트 절연막(400)이 형성된다. 상기 게이트 절연막(400)으로 사용되는 물질의 예로서는 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx) 등을 들 수 있다.
이후, 상기 게이트 절연막(400) 상에 아몰퍼스 실리콘으로 이루어진 아몰퍼스 실리콘 박막 및 불순물이 고농도로 주입된 아몰퍼스 실리콘으로 이루어진 n+아몰퍼스 실리콘 박막이 차례로 형성된다.
상기 아몰퍼스 실리콘 박막 및 상기 n+아몰퍼스 실리콘 박막은 마스크 공정에 의해서 패터닝되고, 상기 게이트 절연막(400) 상에 액티브층(450)이 형성된다.
도 7을 참조하면, 상기 게이트 절연막(400) 상에 상기 액티브층(450)을 덮는 제 2 도전층(501)이 형성된다.
상기 제 2 도전층(501)은 화학 기상 증착 공정 또는 스퍼터링 공정에 의해서 형성된다. 상기 제 2 도전층(501)으로 사용되는 물질의 예로서는 알루미늄, 구리, 몰리브덴, 티타늄 및 이들의 합금 등을 들 수 있다.
도 8 및 도 9를 참조하면, 상기 제 2 도전층(501) 상에 제 2 마스크 패턴(600)이 형성된다. 상기 제 2 마스크 패턴(600)은 롤프린팅 공정에 의해서 형성된다.
예를 들어, 롤러(20)의 외주면에 닥터 블레이드에 의해서, 수지 조성물층이 형성되고, 상기 수지 조성물층은 인쇄판에 의해서, 패터닝된다.
상기 롤러(20)는 상기 제 2 도전층(501) 상에서 롤링되고, 상기 패터닝된 수지 조성물층은 상기 제 2 도전층(501)에 부착되고, 상기 제 2 도전층(501) 상에 상기 제 2 마스크 패턴(600)이 형성된다.
이후, 상기 제 2 마스크 패턴(600)은 열처리 등에 의해서 경화될 수 있다.
상기 제 2 마스크 패턴(600)은 일정한 폭을 가진 패턴들로 이루어 질 수 있다. 즉, 상기 화소 영역(DR)에 배치되는 제 2 마스크 패턴(610)의 폭은 상기 패드 영역(PR)에 배치되는 제 2 마스크 패턴(620)의 폭에 대응한다.
도 10 및 도 11을 참조하면, 상기 제 2 마스크 패턴(600)이 식각 마스크로 사용되어, 상기 제 2 도전층(501)은 식각되고, 상기 투명 기판(100) 상에 데이터 배선(510), 소오스 전극(511), 드레인 전극(512), 데이터 패드(520), 데이터 테스트 패드(530) 및 제 2 얼라인 키(540)가 형성된다.
따라서, 상기 데이터 배선(510), 상기 소오스 전극(511), 상기 드레인 전 극(512), 상기 데이터 패드(520), 상기 데이터 테스트 패드(530) 및 상기 제 2 얼라인 키(540)는 상기 제 2 마스크 패턴(600)과 동일한 형상을 가진다.
상기 데이터 배선(510)은 상기 화소 영역(DR)에 형성된다. 상기 데이터 배선(510)은 제 2 방향으로 다수 개가 연장되며, 상기 데이터 배선(510)의 제 5 폭(W5)은 약 20㎛ 내지 약 300㎛일 수 있다.
상기 소오스 전극(511)은 상기 게이트 배선(210)으로부터 연장된다. 상기 소오스 전극(511)의 폭은 상기 제 1 폭(W1)과 비슷할 수 있다.
상기 드레인 전극(512)은 상기 소오스 전극(511)과 이격되며, 섬 형상을 가진다. 상기 드레인 전극(512)의 폭은 상기 제 1 폭(W1)과 비슷할 수 있다. 상기 소오스 전극(511) 및 상기 드레인 전극(512)은 상기 액티브층(450)에 접촉한다.
상기 데이터 패드(520)는 상기 데이터 배선(510)의 끝단에 연결되며, 상기 데이터 패드(520)는 상기 패드 영역(PR)에 형성된다. 상기 데이터 패드(520)는 제 6 폭(W6)을 가지는 패턴들(521)로 이루어진다. 상기 데이터 패드(520)의 폭(WP2)은 약 400㎛ 내지 약 800㎛일 수 있다.
예를 들어, 상기 데이터 패드(520)는 상기 제 6 폭(W6)을 가지는 패턴들(521)로 이루어지는 메쉬 패턴을 포함할 수 있다.
상기 제 6 폭(W6)은 상기 제 5 폭(W5)에 대응한다. 즉, 상기 제 6 폭(W6)은 상기 제 5 폭(W5)과 실질적으로 동일하거나, 상기 제 5 폭(W5)과 비슷한 크기를 가진다.
상기 데이터 테스트 패드(530)는 상기 데이터 패드(520)에 연결된다. 상기 데이터 테스트 패드(530)는 상기 데이터 패드(520)와 동일 공정에서 함께 형성되는 바, 상기 데이터 테스트 패드(530)는 상기 데이터 패드(520)와 동일 물질로 일체로 형성된다. 상기 데이터 테스트 패드(530)는 다수 개의 데이터 패드(520)들에 연결될 수 있다. 또한, 상기 데이터 테스트 패드(530)는 데이터 패드(520)들 전체에 연결되는 온-오프 패드 일 수 있다.
상기 데이터 테스트 패드(530)는 제 7 폭(W7)을 가지는 패턴들(531)로 이루어진다. 예를 들어, 상기 데이터 테스트 패드(530)는 상기 제 7 폭(W7)을 가지는 패턴들(531)로 이루어지는 메쉬 패턴을 포함할 수 있다. 상기 게이트 테스트 패드(230)의 폭(WT2)은 약 0.5㎜ 내지 약 2㎜일 수 있다.
상기 제 7 폭(W7)은 상기 제 5 폭(W5)에 대응한다. 즉, 상기 제 7 폭(W7)은 상기 제 5 폭(W5)과 실질적으로 동일하거나, 상기 제 5 폭(W5)과 비슷한 크기를 가진다.
상기 제 2 얼라인 키(540)는 섬 형상을 가진다. 상기 제 2 얼라인 키(540)는 제 8 폭(W8)을 가지는 패턴들(541)로 이루어진다. 예를 들어, 상기 제 2 얼라인 키(540)는 상기 제 8 폭(W8)을 가지는 고리 형상의 패턴들(541)로 이루어질 수 있다.
상기 제 8 폭(W8)은 상기 제 5 폭(W5)에 대응한다. 즉, 상기 제 8 폭(W8)은 상기 제 5 폭(W5)과 실질적으로 동일하거나, 상기 제 5 폭(W5)과 비슷한 크기를 가진다.
상기 제 2 얼라인 키(540)는 실시예에 따른 박막트랜지스터 어레이 기판을 구동하기 위한 제 2 구동칩의 패드들과 상기 데이터 패드(520)들을 얼라인하기 위한 키이다.
도 12 내지 도 15를 참조하면, 상기 데이터 배선(510), 상기 소오스 전극(511), 상기 드레인 전극(512), 상기 데이터 패드(520), 상기 데이터 테스트 패드(530) 및 상기 제 2 얼라인 키(540)를 덮는 보호막(700)이 형성된다.
이후, 상기 보호막(700)은 패터닝되어, 상기 드레인 전극(512)의 일부를 노출하는 제 1 콘택홀(710), 상기 게이트 패드(220)의 일부를 노출하는 제 2 콘택홀(720), 상기 게이트 테스트 패드(230)의 일부를 노출하는 제 3 콘택홀(730), 상기 데이터 패드(520)의 일부를 노출하는 제 4 콘택홀(740) 및 상기 데이터 테스트 패드(530)를 노출하는 제 5 콘택홀(750)이 형성된다.
상기 제 1 콘택홀(710), 상기 제 4 콘택홀(740) 및 상기 제 5 콘택홀(750)은 상기 제 2 마스크 패턴(600)을 형성하기 위한 롤러(20)가 롤링되는 방향으로 연장되는 형상을 가진다. 즉, 상기 제 2 마스크 패턴(600)을 형성하기 위한 롤러(20)가 상기 제 2 방향으로 롤링된다면, 상기 제 1 콘택홀(710), 상기 제 4 콘택홀(740) 및 상기 제 5 콘택홀(750)은 상기 제 2 방향으로 연장되는 형상을 가진다.
또한, 상기 제 2 콘택홀(720) 및 상기 제 3 콘택홀(730)은 상기 제 1 마스크 패턴(300)을 형성하기 위한 롤러(10)가 롤링되는 방향으로 연장되는 형상을 가진다. 즉, 상기 제 2 마스크 패턴(600)을 형성하기 위한 롤러(10)가 상기 제 2 방향으로 롤링된다면, 상기 제 2 콘택홀(720) 및 상기 제 3 콘택홀(730)은 상기 제 2 방향으로 연장되는 형상을 가진다.
이와 같이, 노출되는 패드(220, 230, 520, 530)를 형성하기 위한 롤러가 롤링된는 방향으로 콘택홀들(720, 730, 740, 750)이 연장되는 형상을 가지기 때문에, 콘택홀들(720, 730, 740, 750) 및 패드(220, 230, 520, 530) 등이 미스 얼라인되는 것이 방지될 수 있다.
즉, 일반적인 롤프린팅 법에 의해서 패턴이 형성되면, 롤링되는 방향으로 미스 얼라인이 발생한다. 하지만 본 실시예에서는 콘택홀들(720, 730, 740, 750)이 롤러가 롤링되는 방향으로 연장되기 때문에, 미스 얼라인이 적게 발생할 수 있다.
따라서, 콘택홀들(720, 730, 740, 750)은 롤링되는 방향에 대한 수직한 방향으로는 보다 정확하게 형성될 수 있고, 패드(220, 230, 520, 530)와의 미스 얼라인이 방지된다.
상기 콘택홀들(720, 730, 740, 750)이 형성된 후, 상기 보호막(700) 상에 투명 도전성 금속막이 형성된다. 상기 투명 도전성 금속막은 마스크 공정에 의해서 패터닝되고, 상기 보호막(700) 상에 상기 제 1 콘택홀(710)을 통하여, 상기 드레인 전극(512)과 접속되는 화소전극(810) 및 상기 게이트 패드(220), 상기 게이트 테스트 패드(230), 상기 데이터 패드(520) 및 상기 데이터 테스트 패드(530)를 각각 덮는 투명 도전패턴들(820, 830, 840, 850)이 형성된다.
상기 투명 도전패턴들(820, 830, 840, 850)은 상기 게이트 패드(220), 상기 게이트 테스트 패드(230), 상기 데이터 패드(520) 및 상기 데이터 테스트 패드(530)에 각각 상기 제 2 내지 제 5 콘택홀(720, 730, 740, 750)을 통하여 접속한다.
앞서 설명한 바와 같이, 실시예에 따른 박막트랜지스터 어레이 기판의 제조방법은 상기 게이트 배선(210), 상기 게이트 패드(220), 상기 게이트 테스트 패 드(230) 및 상기 제 1 얼라인 키(240)를 비슷한 폭을 가지는 패턴들로 형성한다.
또한, 실시예에 따른 박막트랜지스터 어레이 기판의 제조방법은 상기 데이터 배선(510), 상기 데이터 패드(520), 상기 데이터 테스트 패드(530) 및 상기 제 2 얼라인 키(540)를 비슷한 폭을 가지는 패턴들로 형성한다.
이에 따라서, 상기 화소 영역(DR) 및 상기 패드 영역(PR)에 상관 없이, 상기 제 1 마스크 패턴(300) 및 상기 제 2 마스크 패턴(600)은 비슷한 폭을 가지는 패턴들로, 롤프린팅법에 의해서 형성된다.
이때, 폭의 차이가 현저한 패턴들이 부착될 때, 패턴들의 폭의 편차로 인하여, 일반적인 롤프린팅 공정에서 불량이 발생할 수 있다.
하지만, 상기 제 1 마스크 패턴(300) 및 상기 제 2 마스크 패턴(600)은 비슷한 폭을 가지는 패턴들로 이루어지기 때문에, 상기 제 1 도전층(201) 및 상기 제 2 도전층(501)에 부착되는 과정에서 불량이 방지된다.
따라서, 실시예에 따른 박막트랜지스터 어레이 기판의 제조방법은 롤프린팅 공정에서의 불량이 발생하는 것을 방지할 수 있다.
추가적으로 앞서 설명한 바와 같이, 상기 제 1 내지 제 5 콘택홀(710, 720, 730, 740, 750)은 롤러가 롤링되는 방향으로 연장되는 형상을 가지기 때문에, 실시예에 따른 박막트렌지스터 어레이 기판은 콘택 불량을 방지할 수 있다.
실시예에 따른 박막트랜지스터 어레이 기판은 액정표시장치 및 유기전계발광표시장치 등과 같은 다양한 표시장치들에 사용될 수 있다.
예를 들어, 상기 박막트랜지스터 어레이 기판에 대향하는 컬러필터 기판 및 두 기판들 사이에 개재되는 액정층에 의해서, 액정표시장치가 구현될 수 있다.
예를 들어, 본 실시예에 따른 롤프린팅법에 의해서, 유기전계발광표시장치에 사용되는 박막트랜지스터 어레이 기판이 형성될 수 있다.
또한, 상기 게이트 테스트 패드(230) 및 상기 데이터 테스트 패드(530)은 테스트 공정 이후에, 절단 공정에 의해서, 제거될 수 있다.
또한, 상기 게이트 테스트 패드(230)과 상기 게이트 패드(220)을 연결하는 배선 및 상기 데이터 테스트 패드(530)과 상기 데이터 패드(520)을 연결하는 배선은 테스트 공정 이후에, 절단 공정에 의해서, 단락될 수 있다.
상기 절단 공정에 의해서, 상기 게이트 패드들(220) 및 상기 데이터 패드들(520)의 쇼트가 방지된다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1 내지 도 14는 실시예에 따른 박막트랜지스터 어레이 기판을 제조하는 과정을 도시한 도면들이다.
도 2는 제 1 마스크 패턴을 도시한 평면도이다.
도 3은 도 2에서 A-A` 및 B-B`를 따라서 절단한 단면을 도시한 단면도이다.
도 4는 게이트 배선, 게이트 전극, 게이트 패드, 게이트 테스트 패드 및 제 1 얼라인 키를 도시한 평면도이다.
도 8은 제 2 마스크 패턴을 도시한 평면도이다.
도 9는 도 8에서, C-C` 및 D-D`를 따라서 절단한 단면을 도시한 단면도이다.
도 10은 데이터 배선, 소오스 전극, 드레인 전극, 데이터 패드, 데이터 테스트 패드 및 제 2 얼라인 키를 도시한 평면도이다.
도 12는 실시예에 따른 박막트랜지스터 어레이 기판을 도시한 평면도이다.
도 13은 도 12에서, E-E`를 따라서 절단한 단면도이다.
도 14는 도 12에서, F-F`를 따라서 절단한 단면도이다.
도 15는 도 12에서 G-G`선을 따라서 절단한 단면을 도시한 단면도이다.
Claims (13)
- 화소 영역 및 상기 화소 영역 주위에 형성되는 패드 영역이 정의되는 기판을 제공하는 단계;상기 기판 상에 도전층을 형성하는 단계;상기 도전층 상에 롤러를 롤링하여 마스크 패턴을 형성하는 단계;상기 마스크 패턴을 사용하여, 상기 도전층을 패터닝하여, 상기 화소 영역에 제 1 방향으로 연장되는 배선 및 패드를 형성하는 단계;상기 제 1 방향에 대하여 교차하는 제 2 방향으로 연장되는 배선 및 패드를 형성하는 단계;상기 배선 및 패드를 덮는 절연막을 형성하는 단계; 및상기 절연막의 일부를 제거하여, 상기 제 1 방향으로 연장되는 패드의 일부를 노출하는 콘택홀과 상기 제 2 방향으로 연장되는 패드의 일부를 노출하는 콘택홀을 형성하는 단계를 포함하며,상기 콘택홀은 각각 상기 롤러가 상기 배선 및 패드를 형성하기 위해 롤링되는 방향으로 연장되는 형상을 가지고,상기 패드는 상기 배선의 제 1 폭에 대응하는 제 2 폭을 가지는 패턴으로 이루어지는 표시장치의 제조방법.
- 제 1 항에 있어서, 상기 패드는 상기 제 2 폭을 가지는 패턴으로 형성되는 메쉬 패턴을 포함하는 표시장치의 제조방법.
- 제 1 항에 있어서, 상기 패드는 상기 배선에 연결되는 표시장치의 제조방법.
- 제 1 항에 있어서, 상기 패드 및 상기 배선을 형성하는 단계에서, 상기 제 2 폭을 가지는 패턴으로 이루어진 얼라인 키를 형성하는 표시장치의 제조방법.
- 제 4 항에 있어서, 상기 얼라인 키는 섬 형상을 가지는 표시장치의 제조방 법.
- 제 1 항에 있어서, 상기 패드의 폭은 0.5㎜ 내지 2㎜이며, 상기 제 1 폭은 20㎛ 내지 300㎛인 표시장치의 제조방법.
- 제 1 항에 있어서, 상기 제 1 방향으로 연장되는 배선 및 패드는,제 1 방향으로 연장되는 게이트 배선, 상기 게이트 배선에 연결되는 게이트 패드 및 상기 게이트 패드에 연결되는 게이트 테스트 패드를 포함하는 표시장치의 제조방법.
- 제 7 항에 있어서, 상기 제 2 방향으로 연장되는 배선 및 패드는,제 2 방향으로 연장되는 데이터 배선, 상기 데이터 배선과 연결되는 데이터 패드 및 상기 데이터 패드에 연결되는 데이터 테스트 패드를 포함하는 표시장치의 제조방법.
- 삭제
- 제 7 항에 있어서, 상기 게이트 배선, 게이트 패드 및 게이트 테스트 패드는 동일한 폭을 갖는 것을 특징으로 하는 표시장치의 제조방법.
- 제 8 항에 있어서, 상기 데이터 배선, 데이터 패드 및 데이터 테스트 패드는 동일한 폭을 갖는 것을 특징으로 하는 표시장치의 제조방법.
- 제 7 항에 있어서, 상기 게이트 테스트 패드는 상기 게이트 패드와 동일물질로 일체로 형성되는 것을 특징으로 하는 표시장치의 제조방법.
- 제 8 항에 있어서, 상기 데이터 테스트 패드는 상기 데이터 패드와 동일물질로 일체로 형성되는 것을 특징으로 하는 표시장치의 제조방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080133634A KR101337167B1 (ko) | 2008-12-24 | 2008-12-24 | 표시장치의 제조방법 |
| CN200910253952.3A CN101847609B (zh) | 2008-12-24 | 2009-12-09 | 制造显示器的方法 |
| US12/639,365 US8216937B2 (en) | 2008-12-24 | 2009-12-16 | Method of fabricating display device |
| JP2009292555A JP5334831B2 (ja) | 2008-12-24 | 2009-12-24 | 表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080133634A KR101337167B1 (ko) | 2008-12-24 | 2008-12-24 | 표시장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100075035A KR20100075035A (ko) | 2010-07-02 |
| KR101337167B1 true KR101337167B1 (ko) | 2013-12-05 |
Family
ID=42266742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080133634A KR101337167B1 (ko) | 2008-12-24 | 2008-12-24 | 표시장치의 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8216937B2 (ko) |
| JP (1) | JP5334831B2 (ko) |
| KR (1) | KR101337167B1 (ko) |
| CN (1) | CN101847609B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11442321B2 (en) | 2020-01-10 | 2022-09-13 | Samsung Display Co., Ltd. | Display panel and method of fabricating the same |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5583863B2 (ja) | 2011-03-09 | 2014-09-03 | エルジー・ケム・リミテッド | ２以上のパターン化された基板の製造方法及び製造装置 |
| CN103474438A (zh) * | 2013-09-26 | 2013-12-25 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及液晶面板 |
| CN108807513B (zh) * | 2017-07-04 | 2019-08-20 | 苏州能讯高能半导体有限公司 | 半导体器件及其制造方法 |
| US10893605B2 (en) * | 2019-05-28 | 2021-01-12 | Seagate Technology Llc | Textured test pads for printed circuit board testing |
| CN111007686A (zh) * | 2019-11-14 | 2020-04-14 | Tcl华星光电技术有限公司 | 阵列基板、显示面板及制备方法 |
| CN111694464B (zh) * | 2020-06-19 | 2024-04-19 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
| KR20220088548A (ko) * | 2020-12-18 | 2022-06-28 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR20230115381A (ko) * | 2022-01-26 | 2023-08-03 | 삼성디스플레이 주식회사 | 표시 장치 및 이를 포함하는 타일형 표시 장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100483358B1 (ko) * | 2001-09-07 | 2005-04-14 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치용 어레이기판과 그 제조방법 |
| KR20050058057A (ko) * | 2003-12-11 | 2005-06-16 | 엘지.필립스 엘시디 주식회사 | 액정표시패널의 제조방법 |
| KR20070002901A (ko) * | 2005-06-30 | 2007-01-05 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08288603A (ja) * | 1995-04-11 | 1996-11-01 | Dainippon Printing Co Ltd | プリント配線板とその製造方法および転写用原版 |
| JP2000321591A (ja) * | 1999-05-14 | 2000-11-24 | Nec Corp | 液晶表示装置 |
| JP2002367774A (ja) * | 2001-06-04 | 2002-12-20 | Sony Corp | 薄膜パターン形成方法および薄膜パターン形成装置 |
| JP3963843B2 (ja) * | 2002-03-22 | 2007-08-22 | シャープ株式会社 | 回路基板の接続構造およびその形成方法、ならびに回路基板の接続構造を有する表示装置 |
| JP2006126692A (ja) * | 2004-11-01 | 2006-05-18 | Seiko Epson Corp | 薄膜パターン基板、デバイスの製造方法、及び電気光学装置、並びに電子機器 |
| JP2008083072A (ja) * | 2005-01-07 | 2008-04-10 | Sharp Corp | 表示装置 |
| JP2007226001A (ja) * | 2006-02-24 | 2007-09-06 | Seiko Instruments Inc | 電気光学装置 |
| KR20080008704A (ko) * | 2006-07-21 | 2008-01-24 | 삼성전자주식회사 | 표시기판, 그 제조방법 및 이를 갖는 표시장치 |
| JP2008134073A (ja) * | 2006-11-27 | 2008-06-12 | Sharp Corp | 検査ユニット、表示装置及びその製造方法 |
-
2008
- 2008-12-24 KR KR1020080133634A patent/KR101337167B1/ko active IP Right Grant
-
2009
- 2009-12-09 CN CN200910253952.3A patent/CN101847609B/zh active Active
- 2009-12-16 US US12/639,365 patent/US8216937B2/en active Active
- 2009-12-24 JP JP2009292555A patent/JP5334831B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100483358B1 (ko) * | 2001-09-07 | 2005-04-14 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치용 어레이기판과 그 제조방법 |
| KR20050058057A (ko) * | 2003-12-11 | 2005-06-16 | 엘지.필립스 엘시디 주식회사 | 액정표시패널의 제조방법 |
| KR20070002901A (ko) * | 2005-06-30 | 2007-01-05 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11442321B2 (en) | 2020-01-10 | 2022-09-13 | Samsung Display Co., Ltd. | Display panel and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101847609B (zh) | 2015-09-23 |
| JP5334831B2 (ja) | 2013-11-06 |
| US20100159695A1 (en) | 2010-06-24 |
| KR20100075035A (ko) | 2010-07-02 |
| CN101847609A (zh) | 2010-09-29 |
| JP2010152359A (ja) | 2010-07-08 |
| US8216937B2 (en) | 2012-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101337167B1 (ko) | 표시장치의 제조방법 | |
| KR100391157B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| US7241648B2 (en) | Array substrates for use in liquid crystal displays and fabrication methods thereof | |
| USRE41632E1 (en) | Liquid crystal display device and method of manufacturing the same | |
| KR100456151B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| US7755739B2 (en) | Method for manufacturing an array substrate for an LCD device, comprising ashing two photoresist layers and forming a contact hole | |
| KR100937173B1 (ko) | 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법 | |
| US8836901B2 (en) | Substrate for liquid crystal display device including peripheral lines having openings and fabricating method thereof | |
| KR101319301B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100872494B1 (ko) | 액정 표시 장치용 어레이 기판의 제조 방법 | |
| TWI459477B (zh) | 畫素結構及其製作方法 | |
| US7345727B2 (en) | Substrate for a liquid crystal display device and fabricating method thereof | |
| JP4309331B2 (ja) | 表示装置の製造方法及びパターン形成方法 | |
| KR101996969B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| KR102417818B1 (ko) | 표시장치 | |
| KR20060123810A (ko) | 금속패턴 형성방법 및 이를 이용한 액정표시장치 제조방법 | |
| JP2004318076A (ja) | 横方向電場駆動液晶ディスプレイの製造方法 | |
| KR20070068594A (ko) | 박막 트랜지스터와 이의 제조 방법 및 박막 트랜지스터제조용 마스크 | |
| KR101227408B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101616919B1 (ko) | 박막 트랜지스터 어레이 기판의 제조방법 | |
| KR101006474B1 (ko) | 액정표시장치용 어레이 기판 및 그의 제조 방법 | |
| KR20070076620A (ko) | 표시 기판의 제조방법 | |
| KR100904527B1 (ko) | 액정 표시 장치용 어레이 기판의 제조 방법 | |
| KR20020058369A (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| KR20060001333A (ko) | 콘택 배선 형성방법 및 이를 이용한 액정표시장치의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20161012 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20171016 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20181015 Year of fee payment: 6 |