KR20230115381A - 표시 장치 및 이를 포함하는 타일형 표시 장치 - Google Patents

표시 장치 및 이를 포함하는 타일형 표시 장치 Download PDF

Info

Publication number
KR20230115381A
KR20230115381A KR1020220011527A KR20220011527A KR20230115381A KR 20230115381 A KR20230115381 A KR 20230115381A KR 1020220011527 A KR1020220011527 A KR 1020220011527A KR 20220011527 A KR20220011527 A KR 20220011527A KR 20230115381 A KR20230115381 A KR 20230115381A
Authority
KR
South Korea
Prior art keywords
pad
area
substrate
disposed
pads
Prior art date
Application number
KR1020220011527A
Other languages
English (en)
Inventor
김병용
정진욱
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220011527A priority Critical patent/KR20230115381A/ko
Priority to US18/092,523 priority patent/US20230238498A1/en
Priority to TW112102315A priority patent/TW202338767A/zh
Priority to PCT/KR2023/000860 priority patent/WO2023146204A1/ko
Priority to CN202310073953.XA priority patent/CN116504767A/zh
Publication of KR20230115381A publication Critical patent/KR20230115381A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3026—Video wall, i.e. stackable semiconductor matrix display modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/18—Tiled displays
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Multimedia (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는 화소를 포함하는 표시 영역, 및 상기 표시 영역의 주변에 위치하는 패드 영역과 측면 배선 영역을 포함하는 제1 기판; 및 상기 제1 기판의 배면에 위치한 상기 패드 영역에 부착된 인쇄 회로 필름을 포함하고, 상기 패드 영역에는 상기 제1 기판의 복수의 패드들이 배치되고, 상기 복수의 패드들은 상기 인쇄 회로 필름과 상기 화소를 연결하는 복수의 제1 패드들, 및 인접한 상기 제1 패드 사이에 배치된 제2 패드를 포함하고, 상기 제1 패드와 상기 제2 패드를 연결하는 연결부를 더 포함하며, 상기 제1 패드는 상기 제1 기판의 전면에 위치한 제1-1 패드, 및 상기 제1 기판의 배면에 위치한 제1-2 패드를 포함하고, 상기 측면 배선 영역에 배치되고, 상기 제1-1 패드와 상기 제1-2 패드를 연결하는 측면 배선을 더 포함한다.

Description

표시 장치 및 이를 포함하는 타일형 표시 장치{Display device and tile-type display device including same}
본 발명은 표시 장치 및 이를 포함하는 타일형 표시 장치에 관한 것이다.
표시 장치는 동영상이나 정지영상을 표시하는 장치로서, 표시 장치는 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 및 스마트 워치, 워치 폰, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷 등의 다양한 제품의 표시 화면으로 사용될 수 있다.
표시 장치의 발광 소자를 구동하기 위해서는 구동 회로, 발광 소자를 전기적으로 연결하는 복수의 배선, 및 상기 복수의 신호 배선과 접속되는 복수의 리드 배선을 포함하는 인쇄 회로 기판이 필요하다. 표시 장치는 영상이 표시되는 표시 영역과 상기 표시 영역을 둘러싸고 영상이 표시되지 않는 부분, 즉 베젤(bezel)을 포함하는데, 베젤리스(bezeless)를 구현하기 위해, 상기 신호 배선 및 상기 리드 배선은 표시 장치의 측면에서 본딩(Side Boding)될 수 있다.
본 발명이 해결하고자 하는 과제는 검사 패드에 의한 구동 패드의 탈막이 방지된 표시 장치를 제공하는데 있다.
본 발명이 해결하고자 하는 다른 과제는 검사 패드에 의한 구동 패드의 탈막이 방지된 타일형 표시 장치를 제공하는데 있다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 화소를 포함하는 표시 영역, 및 상기 표시 영역의 주변에 위치하는 패드 영역과 측면 배선 영역을 포함하는 제1 기판; 및 상기 제1 기판의 배면에 위치한 상기 패드 영역에 부착된 인쇄 회로 필름을 포함하고, 상기 패드 영역에는 상기 제1 기판의 복수의 패드들이 배치되고, 상기 복수의 패드들은 상기 인쇄 회로 필름과 상기 화소를 연결하는 복수의 제1 패드들, 및 인접한 상기 제1 패드 사이에 배치된 제2 패드를 포함하고, 상기 제1 패드와 상기 제2 패드를 연결하는 연결부를 더 포함하며, 상기 제1 패드는 상기 제1 기판의 전면에 위치한 제1-1 패드, 및 상기 제1 기판의 배면에 위치한 제1-2 패드를 포함하고, 상기 측면 배선 영역에 배치되고, 상기 제1-1 패드와 상기 제1-2 패드를 연결하는 측면 배선을 더 포함한다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 화소를 포함하는 표시 영역, 및 상기 표시 영역의 주변에 위치하는 패드 영역과 측면 배선 영역을 포함하는 제1 기판; 상기 제1 기판과 대향하는 제2 기판; 및 상기 제1 기판의 배면에 위치한 상기 패드 영역에 부착된 인쇄 회로 필름을 포함하고, 상기 패드 영역에는 상기 제1 기판의 복수의 패드들이 배치되고, 상기 복수의 패드들은 상기 인쇄 회로 필름과 상기 화소를 연결하는 복수의 제1 패드들, 및 인접한 상기 제1 패드 사이에 배치되고 복수의 분리된 패턴들로 이루어진 제2 패드를 포함하고, 상기 제1 패드와 상기 제2 패드의 복수의 패턴들을 연결하는 연결부를 더 포함하며, 상기 제1 패드는 상기 제1 기판의 전면에 위치한 제1-1 패드, 및 상기 제1 기판의 배면에 위치한 제1-2 패드를 포함하고, 상기 측면 배선 영역에 배치되고, 상기 제1-1 패드와 상기 제1-2 패드를 연결하는 측면 배선을 더 포함한다.
상기 다른 과제를 해결하기 위한 일 실시예에 따른 타일형 표시 장치는 화소를 포함하는 표시 영역, 및 상기 표시 영역의 주변에 위치하는 패드들을 포함하는 패드 영역과 측면 배선을 포함하는 측면 배선 영역을 포함하는 제1 기판들; 및 상기 제1 기판의 배면에 위치한 상기 패드 영역에 부착된 인쇄 회로 필름을 포함하고, 상기 제1 기판은 베이스 기판, 상기 베이스 기판 상의 연결부를 포함하는 제1 도전층, 상기 제1 도전층 상의 절연층. 상기 절연층 상의 제1 하부 패드부, 및 제2 하부 패드부를 포함하는 제2 도전층, 및 상기 제2 도전층 상의 상기 제1 하부 패드부와 중첩하는 제1 상부 패드부, 및 상기 제2 하부 패드부와 중첩하는 제2 상부 패드부를 포함하는 제3 도전층을 포함하고, 상기 패드들은 상기 인쇄 회로 필름과 상기 화소를 연결하는 복수의 제1 패드들, 및 인접한 상기 제1 패드 사이에 배치된 제2 패드를 포함하고, 상기 제1 패드는 상기 제1 기판의 전면에 위치한 제1-1 패드, 및 상기 제1 기판의 배면에 위치한 제1-2 패드를 포함하고, 상기 측면 배선은 상기 제1-1 패드와 상기 제1-2 패드를 연결하고, 상기 제1 하부 패드부 및 상기 제1 상부 패드부는 상기 제1-1 패드를 구성하고, 상기 제2 하부 패드부 및 상기 제2 상부 패드부는 상기 제2 패드를 구성한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 일 실시예에 따른 표시 장치, 및 타일형 표시 장치에 의하면 검사 패드에 의한 구동 패드의 탈막을 개선할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 도 1에 따른 표시 장치의 더욱 상세한 사시도이다.
도 3은 도 2에 따른 표시 장치의 제1 기판의 제1 패드 영역, 제2 패드 영역, 및 제3 패드 영역을 보여주는 사시도이다.
도 4는 도 3에 따른 제1 기판의 평면도이다.
도 5는 도 3에 따른 제1 기판의 측면도이다.
도 6은 도 5에 따른 제1 기판의 배면도이다.
도 7은 도 6의 A 영역을 확대한 평면도이다.
도 8은 도 7의 Ⅰ-Ⅰ' 선을 따라 자른 단면도이다.
도 9는 도 7의 Ⅱ-Ⅱ' 선을 따라 자른 단면도이다.
도 10은 다른 실시예에 따른 도 4의 A 영역을 확대한 평면도이다.
도 11은 일 실시예에 따른 타일형 표시 장치의 평면도이다.
도 12는 다른 실시예에 따른 제1 기판의 제1 패드 영역, 제2 패드 영역, 제3 패드 영역, 제4 패드 영역, 및 제5 패드 영역을 보여주는 사시도이다.
도 13은 또 다른 실시예에 따른 표시 장치의 더욱 상세한 사시도이다.
도 14는 또 다른 실시예에 따른 표시 장치의 제1 기판의 패드 영역, 및 측면 배선 영역을 보여주는 사시도이다.
도 15는 도 14에 따른 제1 기판의 측면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조배면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다른 형태로 구현될 수도 있다. 즉, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
명세서 전체를 통하여 동일하거나 유사한 부분에 대해서는 동일한 도면 부호를 사용한다.
이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.
도 1은 일 실시예에 따른 표시 장치의 사시도이다. 도 2는 도 1에 따른 표시 장치의 더욱 상세한 사시도이다.
도 1 내지 도 2에서는 일 실시예에 따른 표시 장치(1)가 발광 소자(LE)로서 초소형 발광 다이오드(마이크로 또는 나노 발광 다이오드)를 포함하는 초소형 발광 다이오드 표시 장치(마이크로 또는 나노 발광 다이오드 표시 장치)인 것을 중심으로 설명하였으나, 본 명세서의 실시예는 이에 한정되지 않는다.
또한, 도 1 내지 도 3에서 제1 방향(DR1)은 표시 장치(1)의 가로 방향을 가리키고, 제2 방향(DR2)은 표시 장치(1)의 세로 방향을 가리키며, 제3 방향(DR3)은 표시 장치(1)의 두께 방향을 가리킨다. 이 경우, "좌", "우", "상", "하"는 표시 장치(1)를 평면에서 바라보았을 때의 방향을 나타낸다. 예를 들어, "우측"은 제1 방향(DR1)의 일측, "좌측"은 제1 방향(DR1)의 타측, "상측"은 제2 방향(DR2)의 일측, "하측"은 제2 방향(DR2)의 타측을 나타낸다. 또한, "상부"는 제3 방향(DR3)의 일측을 가리키고, "하부"는 제3 방향(DR3)의 타측을 가리킨다.
도 1 내지 도 2를 참조하면, 표시 장치(1)는 제1 기판(100), 인쇄 회로 필름(400), 및 인쇄 회로 보드(500)를 포함할 수 있다.
도 1 내지 도 2에 도시되지 않았지만, 표시 장치(1)는 제1 기판(100)에 배치되는 다양한 엘리먼트들을 더 포함할 수 있다.
표시 장치(1)는 예를 들어, 마이크로 엘이디(Micro LED)가 적용될 수 있다. 이하의 실시예에서는 표시 장치(1)로서 마이크로 엘이디(Micro LED)가 적용된 경우를 예시하지만, 이에 제한되지 않고, 유기발광 디스플레이(OLED), 액정 디스플레이(LCD), 퀀텀닷 유기 발광 디스플레이, 퀀텀닷 액정 디스플레이, 퀀텀 나노 발광 디스플레이 등 다른 종류의 표시 장치가 적용될 수도 있다.
제1 기판(100)의 상기 다양한 엘리먼트들은 복수의 절연층, 복수의 도전층, 적어도 하나의 박막 트랜지스터, 및 상기 적어도 하나의 박막 트랜지스터와 연결된 발광 소자를 포함할 수 있다.
즉, 제1 기판(100)은 베이스 기판, 상기 적어도 하나의 박막 트랜지스터를 포함하는 박막 트랜지스터층, 적어도 하나의 파장 변환 패턴들을 포함하는 파장 변환층, 및 적어도 하나의 컬러 필터들을 포함하는 컬러 필터층을 포함할 수 있다.
제1 기판(100)은 베이스 기판을 포함할 수 있다. 제1 기판(100)의 상기 베이스 기판들은 각각 유리, 또는 석영 등의 리지드 물질을 포함할 수 있다.
표시 장치(1)는 평면상 모서리가 수직인 직사각형일 수 있다. 표시 장치(1)는 평면상 장변과 단변을 가질 수 있다. 표시 장치(1)의 단변은 제1 방향(DR1)으로 연장된 변일 수 있다. 표시 장치(1)의 장변은 제2 방향(DR2)으로 연장된 변일 수 있다.
제1 기판(100)은 표시 영역(DA)을 포함할 수 있다. 제1 기판(100)의 표시 영역(DA)에는 복수의 화소가 배치될 수 있다. 상기 화소는 상술한 적어도 하나의 박막 트랜지스터, 및 발광 소자를 포함할 수 있다.
표시 영역(DA)은 평면상 모서리가 수직인 직사각형 또는 모서리가 둥근 직사각형 형상일 수 있다. 표시 영역(DA)의 평면 형상은 대체로 표시 장치(1)의 상술한 평면 형상과 실질적으로 동일할 수 있다. 즉, 표시 영역(DA)은 단변과 장변을 가질 수 있다. 표시 영역(DA)의 장변은 제2 방향(DR2)으로 연장된 변일 수 있다. 표시 영역(DA)의 단변은 제1 방향(DR1)으로 연장된 변일 수 있다. 다만, 표시 영역(DA)의 평면 형상은 직사각형에 제한되는 것은 아니고, 원형, 타원형이나 기타 다양한 형상을 가질 수 있다.
한편, 표시 장치(1)는 패드 영역(PA)을 더 포함할 수 있다. 표시 장치(1)의 제1 기판(100)은 패드 영역(PA)을 포함할 수 있다. 패드 영역(PA)은 도 2에 도시된 바와 같이, 표시 영역(DA)의 제2 방향(DR2) 타측에 위치할 수 있다. 패드 영역(PA)은 제1 기판(100)의 전면(또는 일면), 상기 전면과 대향하는 배면(또는 타면), 및 상기 전면과 상기 배면 사이의 측면에 걸쳐 정의될 수 있다.
패드 영역(PA)에는 상술한 인쇄 회로 필름(400)이 부착될 수 있다. 인쇄 회로 필름(400)의 일단부는 패드 영역(PA)에 부착되고, 인쇄 회로 필름(400)의 타단부는 메인 회로 보드(500)에 부착될 수 있다.
도 2에 도시된 바와 같이, 인쇄 회로 필름(400)은 제1 기판(100)의 배면에 부착될 수 있다.
도 3은 도 2에 따른 표시 장치의 제1 기판의 제1 패드 영역, 제2 패드 영역, 및 제3 패드 영역을 보여주는 사시도이다. 도 4는 도 3에 따른 제1 기판의 평면도이다. 도 5는 도 3에 따른 제1 기판의 측면도이다. 도 6은 도 5에 따른 제1 기판의 배면도이다.
도 3에서는 제1 기판(100)의 전면(100a), 측면(100b), 및 배면(100c)이 도시되어 있으며, 제1 기판(100) 중 패드 영역(PA)을 보다 상세히 보여주기 위해, 제2 방향(DR2) 타측부를 확대하여 도시되어 있다.
도 3 내지 도 6을 참조하면, 패드 영역(PA)은 제1 기판(100)의 전면(100a)에 위치한 제1 패드 영역(PA1), 측면(100b)에 위치한 제2 패드 영역(PA2), 및 배면(100c)에 위치한 제3 패드 영역(PA3)을 포함할 수 있다.
제1 기판(100)은 제1 패드(PE1), 제2 패드(PE2), 및 연결부(CP)를 더 포함할 수 있다. 제1 패드(PE1)는 인쇄 회로 필름(도 2의 400)과 표시 영역(DA)의 화소를 전기적으로 연결하는 구동 패드일 수 있고, 제2 패드(PE2)는 제1 패드(PE1)의 단선 여부를 검사하기 위한 검사 패드일 수 있다. 연결부(CP)는 제1 패드(PE1)와 제2 패드(PE2)를 전기적으로 연결할 수 있다.
도 3 내지 도 6에 도시된 바와 같이, 제1 패드(PE1)는 제1 내지 제3 패드 영역(PA1~PA3)에 걸쳐 배치될 수 있고, 제2 패드(PE2)는 제1 패드 영역(PA1) 및 제3 패드 영역(PA3)에 배치되고, 제2 패드 영역(PA2)에는 배치되지 않을 수 있고, 연결부(CP)는 제1 패드 영역(PA1) 및 제3 패드 영역(PA3)에 배치되고, 제2 패드 영역(PA2)에는 배치되지 않을 수 있다.
제1 패드(PE1), 제2 패드(PE2), 및 연결부(CP)는 각각 복수개로 마련될 수 있다. 즉, 제2 패드(PE2)와 연결부(CP)는 각각 인접한 제1 패드(PE1)들 사이에 배치될 수 있고, 하나의 제1 패드(PE1), 하나의 제2 패드(PE2), 및 하나의 연결부(CP)는 세트(Set)를 이룰 수 있다.
한편, 도 4에 도시된 바와 같이, 제2 패드(PE2)는 복수의 분리된 패턴들을 포함할 수 있다. 예를 들어, 도 4에서는 제2 패드(PE2)가 4개의 분리된 패턴들을 포함하는 것으로 예시되었다. 도 4에 도시된 분리된 패턴들은 제1 방향(DR1)을 따라 2열 및 제2 방향(DR2)을 2행, 즉 매트릭스 배열 방식으로 배열될 수 있다. 다만, 이에 제한되지 않고 제2 패드(PE2)의 분리된 패턴들은 5개 이상, 또는 2개 내지 3개일 수도 있으며, 그 배열 방식 또한, 매트릭스 배열이 아닌 무작위로 배열될 수 있음은 물론이다. 다만, 이러한 경우에도 모든 복수의 분리된 패턴들은 각각 연결부(CP)와 직접 연결되며, 연결부(CP)를 통해 제1 패드(PE1)와 전기적으로 연결될 수 있다. 이하에서는 설명의 편의를 위해 제2 패드(PE2)가 4개의 분리된 패턴들을 포함하는 경우를 중심으로 설명한다.
한편, 제1 패드(PE1)는 제1 패드 영역(PA1)에 위치한 제1-1 패드(PE1a), 제2 패드 영역(PA2)에 위치한 제1-2 패드(PE1b), 및 제3 패드 영역(PA3)에 위치한 제1-3 패드(PE1c)를 포함할 수 있다. 제1-1 패드(PE1a), 제1-2 패드(PE1b), 및 제1-3 패드(PE1c)는 상호 연결될 수 있다. 즉, 제1-1 패드(PE1a)와 제1-2 패드(PE1b)는 직접 연결되고, 제1-2 패드(PE1b)와 제1-3 패드(PE1c)는 직접 연결될 수 있다. 나아가, 제2 패드(PE2)는 제1 패드 영역(PA1)에 위치한 제2-1 패드부(PE2a), 및 제3 패드 영역(PA3)에 위치한 제2-2 패드부(PE2b)를 포함할 수 있다.
제1 패드(PE1), 제2 패드(PE2), 및 연결부(CP)의 더욱 상세한 설명을 위해 도 7내지 도 9가 참조된다.
도 7은 도 6의 A 영역을 확대한 평면도이다. 도 8은 도 7의 Ⅰ-Ⅰ' 선을 따라 자른 단면도이다. 도 9는 도 7의 Ⅱ-Ⅱ' 선을 따라 자른 단면도이다.
도 7은 제1 패드(PE1) 중 제1-1 패드(PE1a), 연결부(CP), 및 제2-1 패드(PE2a)를 보여준다. 제3 패드 영역(PA3)에 위치한 제1-3 패드(PE1c), 연결부(CP), 및 제2-2 패드(PE2b)는 제1-1 패드(PE1a), 연결부(CP), 및 제2-1 패드(PE2a)와 위치하는 영역만 상이할뿐, 적층 구조, 평면 형상 등이 실질적으로 동일하므로, 제1-3 패드(PE1c), 연결부(CP), 및 제2-2 패드(PE2b)에 대한 설명은 생략하기로 한다.
도 7 내지 도 9를 참조하면, 제1-1 패드(PE1a)는 제1 하부 패드부(PE1a_1), 및 제1 하부 패드부(PE1a_1) 상의 제1 상부 패드부(PE1a_2)를 포함하고, 제2-1 패드(PE2a)는 제2 하부 패드부(PE2A_1), 및 제2 하부 패드부(PE2A_1) 상의 제2 상부 패드부(PE2A_2)를 포함할 수 있다. 또한, 연결부(CP)는 제1 방향(DR1)을 따라 연장된 제1 연결부(CP1), 및 제2 방향(DR2)을 따라 연장된 제2 연결부(CP2)를 포함할 수 있다.
제1 하부 패드부(PE1a_1), 및 제1 하부 패드부(PE1a_1) 상의 제1 상부 패드부(PE1a_2)는 상호 중첩하고, 제2 하부 패드부(PE2A_1), 및 제2 하부 패드부(PE2A_1) 상의 제2 상부 패드부(PE2A_2)는 상호 중첩할 수 있다. 제1 하부 패드부(PE1a_1)는 평면상 직사각형 형상을 가질 수 있다. 다만, 제1 하부 패드부(PE1a_1)의 평면 형상은 이에 제한되지 않고 정사각형, 원형, 타원형, 또는 기타 다각형 형상을 가질 수 있다. 제1 상부 패드부(PE1a_2)는 제1 하부 패드부(PE1a_1)의 평면 형상과 동일할 수 있으나, 이에 제한되는 것은 아니다. 제2 하부 패드부(PE2A_1)는 평면상 직사각형 형상을 가질 수 있다. 다만, 제2 하부 패드부(PE2A_1)의 평면 형상은 이에 제한되지 않고 정사각형, 원형, 타원형, 또는 기타 다각형 형상을 가질 수 있다. 제2 상부 패드부(PE2A_2)는 제2 하부 패드부(PE2A_1)의 평면 형상과 동일할 수 있으나, 이에 제한되는 것은 아니다.
도 7에 도시된 바와 같이, 제1 패드부(PE1)의 평면상 넓이는 제2-1 패드(PE2a)의 평면상 넓이보다 클 수 있다.
제1 연결부(CP1)는 도 7에 도시된 바와 같이, 제1 방향(DR1)을 따라 연장되되, 복수개로 마련될 수 있다. 평면상 제2 방향(DR2) 일측에 위치한 제1 연결부(CP1)와 평면상 제2 방향(DR2) 타측에 위치한 제1 연결부(CP1)는 나란하게 배치될 수 있다. 이하에서, 평면상 제2 방향(DR2) 일측에 위치한 제1 연결부(CP1)를 상측 제1 연결부(CP1)라 지칭하고, 평면상 제2 방향(DR2) 타측에 위치한 제1 연결부(CP1)를 하측 제1 연결부(CP1)라 지칭하기로 한다.
상측 제1 연결부(CP1)는 평면상 제1-1 패드(PE1a)의 제2 방향(DR2) 일측부, 제2-1 패드(PE2a)들 중 제2 방향(DR2) 일측에 위치한 행과 중첩하고, 하측 제1 연결부(CP1)는 평면상 제1-1 패드(PE1a)의 제2 방향(DR2) 타측부, 제2-1 패드(PE2a)들 중 제2 방향(DR2) 타측에 위치한 행과 중첩할 수 있다.
제2 연결부(CP2)는 도 7에 도시된 바와 같이, 제2 방향(DR2)을 따라 연장되되, 복수개로 마련될 수 있다. 평면상 제1 방향(DR1) 일측에 위치한 제2 연결부(CP2)와 평면상 제1 방향(DR1) 타측에 위치한 제2 연결부(CP2)는 나란하게 배치될 수 있다. 이하에서, 평면상 제1 방향(DR1) 일측에 위치한 제2 연결부(CP2)를 우측 제2 연결부(CP2)라 지칭하고, 평면상 제1 방향(DR1) 타측에 위치한 제2 연결부(CP2)를 좌측 제2 연결부(CP2)라 지칭하기로 한다.
우측 제2 연결부(CP2)는 평면상 제2-1 패드(PE2a)들 중 제1 방향(DR1) 일측에 위치한 열과 중첩하고, 좌측 제2 연결부(CP2)는 평면상 제2-1 패드(PE2a)들 중 제1 방향(DR1) 타측에 위치한 열과 중첩할 수 있다.
상측 제1 연결부(CP1)는 좌측 제2 연결부(CP2)의 제2 방향(DR2) 일측 단부, 및 우측 제2 연결부(CP2)의 제2 방향(DR2) 일측 단부와 직접 연결되고, 하측 제1 연결부(CP1)는 좌측 제2 연결부(CP2)의 제2 방향(DR2) 타측 단부, 및 우측 제2 연결부(CP2)의 제2 방향(DR2) 타측 단부와 직접 연결될 수 있다.
도 7 내지 도 9를 참조하면, 제1 기판(100)은 제1 베이스부(110), 제1 베이스부(110) 상의 제1 도전층, 상기 제1 도전층 상의 제1 절연층(120), 제1 절연층(120) 상의 제2 도전층, 및 상기 제2 도전층 상의 제3 도전층을 포함할 수 있다.
제1 베이스부(110)는 투광성을 갖는 재질로 이루어질 수 있다. 몇몇 실시예에서 제1 베이스부(110)는 유리기판 또는 플라스틱 기판일 수 있다. 제1 베이스부(110)가 플라스틱 기판인 경우, 제1 베이스부(110)는 가요성을 가질 수 있다.
제1 베이스부(110) 상에는 상기 제1 도전층이 배치될 수 있다. 일 실시예에서 상기 제1 도전층은 연결부(CP)를 포함할 수 있다. 도시하지 않았지만, 상기 제1 도전층은, 박막 트랜지스터의 게이트 전극, 유지 커패시터의 제1 전극, 상기 게이트 전극에 주사 신호를 전달하는 주사 신호선을 더 포함할 수 있다.
상기 제1 도전층은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 또한, 도면에서는 상기 제1 도전층이 단일막인 경우만을 도시하였으나, 경우에 따라, 상기 제1 도전층은 다층막으로 형성될 수 있다. 이 경우, 상기 제1 도전층의 다층막은 상술한 금속 중 서로 다른 금속의 적층막으로 형성될 수 있다.
상기 제1 도전층 상에는 제1 절연층(120)이 배치될 수 있다. 제1 절연층(120)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 하프늄 산화물, 알루미늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 아연 산화물 등의 무기 절연 물질이나 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다. 도면에서는 제1 절연층(120)이 단일막으로 도시되었으나, 이에 제한되는 것은 아니고 서로 다른 물질을 포함하는 적층막으로 이루어진 다층막일 수 있다.
제1 절연층(120) 상에는 상기 제2 도전층이 배치될 수 있다. 일 실시예에서 상기 제2 도전층은 제1 하부 패드부(PE1a_1), 및 제2 하부 패드부(PE2A_1)를 포함할 수 있다. 뿐만 아니라, 도시하지 않았지만, 상기 제2 도전층은 상기 박막 트랜지스터의 소스 전극, 드레인 전극, 및 전원 전압 전극을 더 포함할 수 있다.
상기 제2 도전층 상에는 제3 도전층이 배치될 수 있다. 상기 제3 도전층은 제1 상부 패드부(PE1a_2), 및 제2 상부 패드부(PE2A_2)를 포함할 수 있다. 상기 제3 도전층은 투명 도전 전극을 포함할 수 있다. 상기 투명 도전 전극은 ITO, 또는 IZO 등을 포함할 수 있다. 다만, 상기 제3 도전층은 상기 투명 도전 전극뿐만 아니라, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir 및 Cr와 같은 금속을 포함하는 금속층, 또는 다층구조, 예시적으로 ITO/Ag, Ag/ITO, ITO/Mg, ITO/MgF의 2층 구조 또는 ITO/Ag/ITO와 같은 3층 구조를 가질 수도 있다.
도 8 및 도 9에 도시된 바와 같이, 제1 하부 패드부(PE1a_1)는 제1 콘택홀(CNT1)을 통해 제1 연결부(CP1)와 연결되고, 제2 하부 패드부(PE2A_1)는 제2 콘택홀(CNT2)을 통해 제1 연결부(CP1)와 연결될 수 있다. 도 9에서는 제1 콘택홀(CNT1)이 2개인 것으로 도시되었지만, 이에 제한되지 않고, 제1 콘택홀(CNT1)은 1개이거나, 3개이상일 수 있고, 하나의 제1 하부 패드부(PE1a_1)와 제1 연결부(CP1)를 연결하는 제2 콘택홀(CNT2)이 하나인 것으로 예시되었으나, 이에 제한되지 않고, 하나의 제1 하부 패드부(PE1a_1)와 제1 연결부(CP1)를 연결하는 제2 콘택홀(CNT2)이 2개 이상일 수도 있다.
제1 하부 패드부(PE1a_1) 상에는 제1 상부 패드부(PE1a_2)가 배치되고, 제2 하부 패드부(PE2a_1) 상에는 제2 상부 패드부(PE2a_2)가 배치될 수 있다. 제1 하부 패드부(PE1a_1) 상에는 제1 상부 패드부(PE1a_2)가 직접 배치되고, 제2 하부 패드부(PE2a_1) 상에는 제2 상부 패드부(PE2a_2)가 직접 배치될 수 있다.
일 실시예에 따른 제2-1 패드(PE2a)는 상술한 바와 같이, 복수의 분리된 패턴들을 포함할 수 있다. 나아가, 제2-1 패드(PE2a)는 제1 패드(PE1)의 단선 여부를 검사하기 위한 검사 패드일 수 있다. 제2-1 패드(PE2a)가 상기 복수의 분리된 패턴들을 포함하지 않고 하나의 패턴으로만 이루어진 경우, 검사 패드인 제2-1 패드(PE2a)를 통해 제1 패드(PE1)의 단선 여부를 검사하는 경우, 제2-1 패드(PE2a)의 탈막이 유발되고, 이로 인해 제1 패드(PE1)의 탈막 가능성이 증가될 수 있다. 더욱 상세하게 설명하면, 제1 패드(PE1)를 형성할 때 제2-1 패드(PE2a) 및 제2-2 패드(PE2b)와 일부 중첩(도 7을 기준으로, 두께 방향에서 제1-1 패드(PE1a)와 제2-1 패드(PE2a)가 중첩, 제1-3 패드(PE1c)와 제2-2 패드(PE2b)가 중첩)하는 경우, 제2-1 패드(PE2a) 및 제2-2 패드(PE2b) 각각에 프로브 핀(Probe pin)을 접촉하여 제1 패드(PE1)의 단선 여부를 검사하는 경우, 제2-1 패드(PE2a) 및 제2-2 패드(PE2b) 각각은 프로브 핀(Probe pin)의 접촉에 의해 물리적 충격을 받고, 이로 인해, 제2-1 패드(PE2a) 및 제2-2 패드(PE2b) 각각은 탈막될 가능성이 있을 수 있다. 결과적으로, 제2-1 패드(PE2a) 및 제2-2 패드(PE2b)와 중첩하는 제1 패드(PE1)도 탈막될 수 있다.
물론, 제2-1 패드(PE2a) 및 제2-2 패드(PE2b) 각각과 제1 패드(PE1)를 중첩하지 않도록 제1 패드(PE1)를 형성할 수 있으나, 이 경우에도 제2-1 패드(PE2a) 및 제2-2 패드(PE2b) 각각에 프로브 핀(Probe pin)을 접촉하는 경우, 제1 패드(PE1)가 매우 근접하게 제2-1 패드(PE2a) 및 제2-2 패드(PE2b)와 위치하는 경우, 상기 프로브 핀이 직접 제1 패드(PE1)에 접촉될 수 있고, 이로 인해, 제1 패드(PE1)가 탈막될 가능성이 있을 수 있다.
일 실시예에 의한 경우, 제2-1 패드(PE2a) 및 제2-2 패드(PE2b)가 각각 복수의 분리된 패턴들을 포함함으로써, 제2-1 패드(PE2a) 및 제2-2 패드(PE2b) 각각에 프로브 핀(Probe pin)을 접촉하여 제1 패드(PE1)의 단선 여부를 검사하는 경우, 제2-1 패드(PE2a) 및 제2-2 패드(PE2b) 중 일부 분리된 패턴이 각각 프로브 핀(Probe pin)과 접촉하여 물리적 충격을 받더라도, 제2-1 패드(PE2a) 및 제2-2 패드(PE2b) 중 상기 일부 분리된 패턴이 다른 분리된 패턴들과 연결부(CP)를 통해 간접적으로 연결되어 있어, 제2-1 패드(PE2a) 및 제2-2 패드(PE2b) 중 일부 분리된 패턴의 탈막 가능성이 줄어들 수 있다.
뿐만 아니라, 제2-1 패드(PE2a) 및 제2-2 패드(PE2b) 중 일부 분리된 패턴이 각각 프로브 핀(Probe pin)과 접촉하여 물리적 충격을 받아 탈막되더라도, 제2-1 패드(PE2a) 및 제2-2 패드(PE2b) 중 다른 분리된 패턴들이 제2-1 패드(PE2a) 및 제2-2 패드(PE2b) 중 일부 분리된 패턴과 물리적으로 이격되어 있기 때문에 제2-1 패드(PE2a) 및 제2-2 패드(PE2b) 중 다른 분리된 패턴들의 탈막이 방지되고, 이로 인해, 제1 패드(PE1)의 탈막 가능성을 크게 줄일 수 있다.
이하, 다른 실시예들에 대해 설명한다.
도 10은 다른 실시예에 따른 도 4의 A 영역을 확대한 평면도이다.
도 10을 참조하면, 본 실시예에 의하면, 제2 하부 패드부(PE2a'_1)는 평면상 직사각형 형상을 갖되, 대체로 제2 방향(DR2)을 따라 연장된 장변과 제1 방향(DR1)을 따라 연장된 단변을 포함하고, 하나의 제2-1 패드부(PE2a')가 2개로 분리된 패턴들로 이루어진다는 점에서, 도 8에 따른 표시 장치와 상이하다.
다만, 이 경우에도, 제2 하부 패드부(PE2a'_1)의 평면 형상은 이에 제한되지 않고 정사각형, 원형, 타원형, 또는 기타 다각형 형상을 가질 수 있다. 제2 상부 패드부(PE2a'_2)는 제2 하부 패드부(PE2a'_1)의 평면 형상과 동일할 수 있으나, 이에 제한되는 것은 아니다.
본 실시예의 경우에도, 제2-1 패드(PE2a')가 복수의 분리된 패턴들을 포함함으로써, 제2-1 패드(PE2a')에 프로브 핀(Probe pin)을 접촉하여 제1 패드(PE1)의 단선 여부를 검사하는 경우, 제2-1 패드(PE2a') 중 일부 분리된 패턴이 프로브 핀(Probe pin)과 접촉하여 물리적 충격을 받더라도, 제2-1 패드(PE2a') 중 상기 일부 분리된 패턴이 다른 분리된 패턴들과 연결부(CP)를 통해 간접적으로 연결되어 있어, 제2-1 패드(PE2a') 중 일부 분리된 패턴의 탈막 가능성이 줄어들 수 있다.
뿐만 아니라, 제2-1 패드(PE2a') 중 일부 분리된 패턴이 프로브 핀(Probe pin)과 접촉하여 물리적 충격을 받아 탈막되더라도, 제2-1 패드(PE2a') 중 다른 분리된 패턴들이 제2-1 패드(PE2a') 중 일부 분리된 패턴과 물리적으로 이격되어 있기 때문에 제2-1 패드(PE2a') 중 다른 분리된 패턴들의 탈막이 방지되고, 이로 인해, 제1 패드(PE1)의 탈막 가능성을 크게 줄일 수 있다.
도 11은 일 실시예에 따른 타일형 표시 장치의 평면도이다.
도 11을 참조하면, 본 실시예에 따른 표시 장치는 타일형 표시 장치(TD)로 적용된다는 점에서 도 1에 따른 표시 장치(1)와 각각 상이하다.
더욱 구체적으로 설명하면, 예시적인 실시예에서 다수의 표시 장치는 격자형으로 배열될 수 있으나, 이에 한정되는 것은 아니며, 일 방향으로 연결된 형태, 상기 일 방향과 교차하는 타 방향을 연결된 형태 및 특정 형상을 갖도록 연결된 형태일 수 있다. 다수의 표시 장치 각각은 서로 동일한 크기를 가질 수 있으나 이에 한정되는 것은 아니며, 다수의 표시 장치는 서로 다른 크기를 가질 수 있다.
각 표시 장치(1)에 대해서는 도 1 내지 도 3에서 상술한 바 중복 설명은 생략하기로 한다.
다수의 표시 장치(1) 각각은 장변 또는 단변이 서로 연결되며 배치될 수도 있다. 그리고, 일부 표시 장치(1)는 타일형 표시장치(TD)의 일변을 이룰 수 있고, 몇몇 표시 장치(1)는 타일형 표시장치(TD)의 모서리에 위치하여 타일형 표시장치(TD)의 인접한 2개의 변을 구성할 수 있고, 몇몇 표시 장치(1)는 타일형 표시장치(TD)의 내부에 위치해서 다른 표시 장치(1)에 둘러싸여 있는 구조일 수 있다. 다수의 표시 장치(1) 각각 위치에 따라 다른 베젤 형상을 가질 수 있고, 각 표시장치가 동일한 베젤 형상을 가질 수도 있다.
타일형 표시장치(TD)는 평탄한 표시 장치(1)일 수 있으나, 이에 한정되는 것은 아니며, 타일형 표시장치(TD)는 입체감을 주기 위하여 입체적 형상을 가질 수도 있다. 타일형 표시장치(TD)가 입체적 형상인 경우, 타일형 표시장치(TD)에 포함된 각 표시 장치(1)는 커브드 형상을 가질 수도 있으며, 평면 형상이나 소정의 각도를 가지며 연결되어 전체 타일형 표시장치(TD)의 형상을 입체적으로 형성할 수도 있다.
도 12는 다른 실시예에 따른 제1 기판의 제1 패드 영역, 제2 패드 영역, 제3 패드 영역, 제4 패드 영역, 및 제5 패드 영역을 보여주는 사시도이다.
도 12를 참조하면, 본 실시예에 따른 제1 기판(100_1)은 전면(100a)과 측면(100b) 사이의 제1 면(100d), 측면(100b)과 배면(100c) 사이의 제2 면(100e)을 더 포함하고, 패드 영역(PA_1)은 제1 면(100d) 상의 제4 패드 영역(PA4), 및 제2 면(100e) 상의 제5 패드 영역(PA5)을 더 포함한다는 점에서, 도 3에 따른 제1 기판(100)과 상이하다.
제1 패드(PE1)는 제1 내지 제5 패드 영역(PA5)에 걸쳐 배치된다는 점에서, 도 3에 따른 제1 기판(100)과 상이하다.
그 외 설명은 도 3에서 상술한 바 이하 자세한 설명은 생략하기로 한다.
도 13은 또 다른 실시예에 따른 표시 장치의 더욱 상세한 사시도이다.
도 13을 참조배면, 본 실시예에 따른 표시 장치(2)는 제1 기판(100)과 대향하는 제2 기판(300)을 더 포함할 수 있다는 점에서, 도 1 및 도 2에 따른 표시 장치와 상이하다.
제1 기판(100)과 제2 기판(300)은 실질적으로 동일한 평면 형상을 가질 수 있다. 제1 기판(100)과 제2 기판(300)은 일 측면부(제2 방향(DR2) 하측 단변부)가 연마되어, 제1 기판(100)의 일 측면, 및 제2 기판(300)의 일 측면이 두께 방향(제3 방향(DR3))을 따라 정렬될 수 있다. 제1 기판(100)과 제2 기판(300)의 다른 측면부(제2 방향(DR2) 상측 단변부, 제1 방향(DR1) 우측 장변부, 제1 방향(DR1) 좌측 장변부)에서, 제1 기판(100)과 제2 기판(300)의 측면은 두께 방향을 따라 정렬될 수 있지만, 이에 제한되지 않는다.
제1 기판(100)과 제2 기판(300)은 각각 베이스 기판을 포함할 수 있다. 제1 기판(100)과 제2 기판(300)의 상기 베이스 기판들은 각각 유리, 또는 석영 등의 리지드 물질을 포함할 수 있다.
본 실시예에서, 제1 기판(100)은 상기 적어도 하나의 박막 트랜지스터를 포함하는 박막 트랜지스터층이 배치된 박막 트랜지스터 기판일 수 있고, 제2 기판(300) 상에는 적어도 하나의 파장 변환 패턴들을 포함하는 파장 변환층, 및 적어도 하나의 컬러 필터들을 포함하는 컬러 필터층이 배치될 수 있다.
제1 기판(100)의 비표시 영역(NDA)은 표시 영역(DA)의 주변에 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 양 단변 및 양 장변에 인접 배치될 수 있다. 이 경우, 표시 영역(DA)의 모든 변을 둘러싸고, 표시 영역(DA)의 테두리를 구성할 수 있다. 다만, 이에 제한되지 않고 비표시 영역(NDA)은 표시 영역(DA)의 양 단변 또는 양 장변에만 인접 배치될 수도 있다.
본 실시예에 따른 제1 기판(100)의 비표시 영역(NDA)은 도시하지 않았지만, 실링 영역을 더 포함할 수 있다. 상기 실링 영역은 비표시 영역(NDA) 내에 배치되고, 제1 기판(100)과 제2 기판(300)의 테두리부를 따라 연속적으로 배치될 수 있다. 상기 실링 영역에는 프릿(frit) 등을 포함하는 실링 부재가 배치될 수 있다. 상기 실링 부재는 제1 기판(100)과 제2 기판(300)의 사이에 배치되어, 제1 기판(100)과 제2 기판(300)을 결합시키는 역할을 할 수 있다.
상기 실링 영역은 제1 기판(100), 및 제2 기판(300)의 테두리 영역을 따라 연속적으로 배치된 사각틀 형상일 수 있다.
그 외 설명은 도 2 및 도 3에서 상술한 바 이하 자세한 설명은 생략하기로 한다.
도 14는 또 다른 실시예에 따른 표시 장치의 제1 기판의 패드 영역, 및 측면 배선 영역을 보여주는 사시도이다. 도 15는 도 14에 따른 제1 기판의 측면도이다.
도 14 및 도 15를 참조하면, 본 실시예에 따른 표시 장치의 제1 기판(100_2)은 패드 영역(PA_1)이 제2 패드 영역(PA2)을 포함하지 않고, 제2 패드 영역(PA2)이 위치한 영역에 측면 배선 영역(SPA)이 배치된다는 점에서, 도 3에 따른 제1 기판(100)과 상이하다.
더욱 구체적으로 설명배면, 측면 배선 영역(SPA)은 제1 패드 영역(PA1)과 제3 패드 영역(PA3) 사이에 배치될 수 있고, 제1 패드 영역(PA1)과 제3 패드 영역(PA3)을 연결할 수 있다.
도 3 내지 도 6에 도시된 바와 같이, 제1 패드(PE1)는 제1 패드 영역(PA1) 및 제3 패드 영역(PA3)에 배치되고, 측면 배선 영역(SPA)에는 배치되지 않을 수 있다. 제2 패드(PE2)는 제1 패드 영역(PA1) 및 제3 패드 영역(PA3)에 배치되고, 측면 배선 영역(SPA)에는 배치되지 않을 수 있고, 연결부(CP)는 제1 패드 영역(PA1) 및 제3 패드 영역(PA3)에 배치되고, 측면 배선 영역(SPA)에는 배치되지 않을 수 있다.
한편, 제1 패드(PE1)는 제1 패드 영역(PA1)에 위치한 제1-1 패드(PE1a), 및 제3 패드 영역(PA3)에 위치한 제1-3 패드(PE1c)를 포함하고, 제1-1 패드(PE1a)와 제1-3 패드(PE1c) 사이에는 측면 배선(SPE)이 배치될 수 있다. 측면 배선(SPE)의 일단은 제1-1 패드(PE1a)와 연결되고, 측면 배선(SPE)의 타단은 제1-3 패드(PE1c)와 연결될 수 있다. 즉, 제1-1 패드(PE1a)와 측면 배선(SPE)은 직접 연결되고, 측면 배선(SPE)과 제1-3 패드(PE1c)는 직접 연결될 수 있다. 나아가, 제2 패드(PE2)는 제1 패드 영역(PA1)에 위치한 제2-1 패드부(PE2a), 및 제3 패드 영역(PA3)에 위치한 제2-2 패드부(PE2b)를 포함할 수 있다.
이상에서 본 발명의 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 제1 기판
300: 제2 기판
400: 인쇄 회로 필름
500: 메인 회로 기판

Claims (20)

  1. 화소를 포함하는 표시 영역, 및 상기 표시 영역의 주변에 위치하는 패드 영역과 측면 배선 영역을 포함하는 제1 기판; 및
    상기 제1 기판의 배면에 위치한 상기 패드 영역에 부착된 인쇄 회로 필름을 포함하고,
    상기 패드 영역에는 상기 제1 기판의 복수의 패드들이 배치되고,
    상기 복수의 패드들은 상기 인쇄 회로 필름과 상기 화소를 연결하는 복수의 제1 패드들, 및
    인접한 상기 제1 패드 사이에 배치된 제2 패드를 포함하고,
    상기 제1 패드와 상기 제2 패드를 연결하는 연결부를 더 포함하며,
    상기 제1 패드는 상기 제1 기판의 전면에 위치한 제1-1 패드, 및 상기 제1 기판의 배면에 위치한 제1-2 패드를 포함하고,
    상기 측면 배선 영역에 배치되고, 상기 제1-1 패드와 상기 제1-2 패드를 연결하는 측면 배선을 더 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 패드 영역은 상기 제1 기판의 전면에 위치한 제1 패드 영역, 및 상기 제1 기판의 배면에 위치한 제2 패드 영역을 포함하고, 상기 측면 배선 영역은 상기 제1 기판의 상기 전면과 상기 배면 사이의 측면에 배치된 표시 장치.
  3. 제2 항에 있어서,
    상기 제1-1 패드는 상기 제1 패드 영역에 배치되고,
    상기 제1-2 패드는 상기 제2 패드 영역에 배치된 표시 장치.
  4. 제3 항에 있어서,
    상기 인쇄 회로 필름은 상기 제2 패드 영역 상에 이방성 도전 필름을 통해 부착된 표시 장치.
  5. 제3 항에 있어서,
    상기 제2 패드는 상기 제1 패드 영역 및 상기 제2 패드 영역에 배치되고, 상기 측면 배선 영역에는 배치되지 않는 표시 장치.
  6. 제5 항에 있어서,
    상기 연결부는 상기 제1 패드 영역 및 상기 제2 패드 영역에 배치되고, 상기 측면 배선 영역에는 배치되지 않는 표시 장치.
  7. 제6 항에 있어서,
    상기 제2 패드, 및 상기 연결부는 각각 복수개로 마련된 표시 장치.
  8. 제7 항에 있어서,
    평면상 각각 복수의 상기 제2 패드들, 및 복수의 상기 연결부들은 인접한 상기 제1 패드와 연결된 표시 장치.
  9. 제6 항에 있어서,
    상기 제2 패드는 복수의 분리된 패턴들로 이루어진 표시 장치.
  10. 제9 항에 있어서,
    상기 제2 패드의 상기 복수의 분리된 패턴들은 상기 연결부를 통해 상기 제1 패드와 전기적으로 연결된 표시 장치.
  11. 제10 항에 있어서,
    상기 제1 패드는 제1 하부 패드부, 및 상기 제1 하부 패드부 상의 제1 상부 패드부를 포함하고, 상기 제1 하부 패드부는 상기 연결부와 직접 연결된 표시 장치.
  12. 제11 항에 있어서,
    상기 제2 패드의 상기 패턴은 제2 하부 패드부, 및 상기 제2 하부 패드부 상의 제2 상부 패드부를 포함하고, 상기 제2 하부 패드부는 상기 연결부와 직접 연결된 표시 장치.
  13. 제12 항에 있어서,
    상기 제1 하부 패드부는 상기 제2 하부 패드부와 동일층에 배치된 표시 장치.
  14. 제13 항에 있어서,
    상기 제1 상부 패드부는 상기 제2 상부 패드부와 동일층에 배치된 표시 장치.
  15. 화소를 포함하는 표시 영역, 및 상기 표시 영역의 주변에 위치하는 패드 영역과 측면 배선 영역을 포함하는 제1 기판;
    상기 제1 기판과 대향하는 제2 기판; 및
    상기 제1 기판의 배면에 위치한 상기 패드 영역에 부착된 인쇄 회로 필름을 포함하고,
    상기 패드 영역에는 상기 제1 기판의 복수의 패드들이 배치되고,
    상기 복수의 패드들은 상기 인쇄 회로 필름과 상기 화소를 연결하는 복수의 제1 패드들, 및
    인접한 상기 제1 패드 사이에 배치되고 복수의 분리된 패턴들로 이루어진 제2 패드를 포함하고,
    상기 제1 패드와 상기 제2 패드의 복수의 패턴들을 연결하는 연결부를 더 포함하며,
    상기 제1 패드는 상기 제1 기판의 전면에 위치한 제1-1 패드, 및 상기 제1 기판의 배면에 위치한 제1-2 패드를 포함하고,
    상기 측면 배선 영역에 배치되고, 상기 제1-1 패드와 상기 제1-2 패드를 연결하는 측면 배선을 더 포함하는 표시 장치.
  16. 제15 항에 있어서,
    상기 패드 영역은 상기 제1 기판의 전면에 위치한 제1 패드 영역, 및 상기 제1 기판의 배면에 위치한 제2 패드 영역을 포함하고, 상기 제1 패드는 상기 제1 패드 영역, 및 상기 제2 패드 영역에 배치된 표시 장치.
  17. 제16 항에 있어서,
    상기 제2 패드는 상기 제1 패드 영역 및 상기 제2 패드 영역에 배치되고, 상기 연결부는 상기 제1 패드 영역 및 상기 제2 패드 영역에 배치된 표시 장치.
  18. 제17 항에 있어서,
    상기 제2 패드, 및 상기 연결부는 각각 복수개로 마련되고, 평면상 상기 제2 패드, 및 상기 연결부는 각각 인접한 상기 제1 패드와 연결된 표시 장치.
  19. 화소를 포함하는 표시 영역, 및 상기 표시 영역의 주변에 위치하는 패드들을 포함하는 패드 영역과 측면 배선을 포함하는 측면 배선 영역을 포함하는 제1 기판들; 및
    상기 제1 기판의 배면에 위치한 상기 패드 영역에 부착된 인쇄 회로 필름을 포함하고,
    상기 제1 기판은 베이스 기판,
    상기 베이스 기판 상의 연결부를 포함하는 제1 도전층,
    상기 제1 도전층 상의 절연층.
    상기 절연층 상의 제1 하부 패드부, 및 제2 하부 패드부를 포함하는 제2 도전층, 및
    상기 제2 도전층 상의 상기 제1 하부 패드부와 중첩하는 제1 상부 패드부, 및 상기 제2 하부 패드부와 중첩하는 제2 상부 패드부를 포함하는 제3 도전층을 포함하고,
    상기 패드들은 상기 인쇄 회로 필름과 상기 화소를 연결하는 복수의 제1 패드들, 및
    인접한 상기 제1 패드 사이에 배치된 제2 패드를 포함하고,
    상기 제1 패드는 상기 제1 기판의 전면에 위치한 제1-1 패드, 및 상기 제1 기판의 배면에 위치한 제1-2 패드를 포함하고,
    상기 측면 배선은 상기 제1-1 패드와 상기 제1-2 패드를 연결하고,상기 제1 하부 패드부 및 상기 제1 상부 패드부는 상기 제1-1 패드를 구성하고,
    상기 제2 하부 패드부 및 상기 제2 상부 패드부는 상기 제2 패드를 구성하는 타일형 표시 장치.
  20. 제19 항에 있어서,
    상기 패드 영역은 상기 제1 기판의 전면에 위치한 제1 패드 영역, 및 상기 제1 기판의 배면에 위치한 제2 패드 영역을 포함하고,
    상기 측면 배선 영역은 상기 제1 패드 영역과 상기 제2 패드 영역을 연결하는 표시 장치.
KR1020220011527A 2022-01-26 2022-01-26 표시 장치 및 이를 포함하는 타일형 표시 장치 KR20230115381A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020220011527A KR20230115381A (ko) 2022-01-26 2022-01-26 표시 장치 및 이를 포함하는 타일형 표시 장치
US18/092,523 US20230238498A1 (en) 2022-01-26 2023-01-03 Display device and tiled display device including the same
TW112102315A TW202338767A (zh) 2022-01-26 2023-01-18 顯示裝置以及包含其之拼接顯示裝置
PCT/KR2023/000860 WO2023146204A1 (ko) 2022-01-26 2023-01-18 표시 장치 및 이를 포함하는 타일형 표시 장치
CN202310073953.XA CN116504767A (zh) 2022-01-26 2023-01-18 显示装置及包括其的拼接显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220011527A KR20230115381A (ko) 2022-01-26 2022-01-26 표시 장치 및 이를 포함하는 타일형 표시 장치

Publications (1)

Publication Number Publication Date
KR20230115381A true KR20230115381A (ko) 2023-08-03

Family

ID=87314667

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220011527A KR20230115381A (ko) 2022-01-26 2022-01-26 표시 장치 및 이를 포함하는 타일형 표시 장치

Country Status (5)

Country Link
US (1) US20230238498A1 (ko)
KR (1) KR20230115381A (ko)
CN (1) CN116504767A (ko)
TW (1) TW202338767A (ko)
WO (1) WO2023146204A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101337167B1 (ko) * 2008-12-24 2013-12-05 엘지디스플레이 주식회사 표시장치의 제조방법
KR101301424B1 (ko) * 2011-11-28 2013-08-28 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR102518426B1 (ko) * 2016-09-09 2023-04-05 삼성디스플레이 주식회사 표시 장치
KR102613852B1 (ko) * 2016-12-29 2023-12-15 엘지디스플레이 주식회사 플렉서블 표시장치
KR102457907B1 (ko) * 2017-12-29 2022-10-25 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
WO2023146204A1 (ko) 2023-08-03
CN116504767A (zh) 2023-07-28
US20230238498A1 (en) 2023-07-27
TW202338767A (zh) 2023-10-01

Similar Documents

Publication Publication Date Title
KR102401404B1 (ko) 전자패널, 표시장치, 및 그 제조 방법
US8362483B2 (en) Thin film transistor substrate and flat panel display comprising the same
KR20180131120A (ko) 플렉서블 표시 장치
CN110491904A (zh) 显示设备
KR20210009489A (ko) 표시장치
CN111490074A (zh) 显示装置
JP7123718B2 (ja) 表示装置、及び、表示装置の製造方法
US11877483B2 (en) Display device with circuit film coupled to lateral surface of base substrate
KR102396021B1 (ko) 구동칩이 구비된 인쇄 회로부 및 이를 포함하는 표시 장치
KR20210027704A (ko) 표시 장치
KR20210027700A (ko) 표시 장치
KR20210025167A (ko) 표시 장치
KR20230115381A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
JP2002040458A (ja) 液晶装置および電子機器
KR20210028777A (ko) 표시 장치
US11409335B2 (en) Display device
JP2008277047A (ja) 面状光源装置および液晶表示装置
US11856698B2 (en) Circuit board and display device including the same
US11917875B2 (en) Display device
EP3786698B1 (en) Auxiliary coupling layer and display device having the same
KR20220069160A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20220012451A (ko) 표시 장치 및 이의 제조 방법
KR20220046045A (ko) 표시 장치, 표시 장치의 제조 장치 및 표시 장치의 제조 방법
KR20230094571A (ko) 표시 장치
KR20210011550A (ko) 표시 장치