CN110491904A - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN110491904A
CN110491904A CN201910398962.XA CN201910398962A CN110491904A CN 110491904 A CN110491904 A CN 110491904A CN 201910398962 A CN201910398962 A CN 201910398962A CN 110491904 A CN110491904 A CN 110491904A
Authority
CN
China
Prior art keywords
pad
pad terminal
terminal
protrusion
long side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910398962.XA
Other languages
English (en)
Other versions
CN110491904B (zh
Inventor
赵正然
陆起劲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN110491904A publication Critical patent/CN110491904A/zh
Application granted granted Critical
Publication of CN110491904B publication Critical patent/CN110491904B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/129—Chiplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

公开了电子设备。电子设备包括衬底以及位于衬底上的焊盘区域，焊盘区域包括：包括第一焊盘端子的第一焊盘部分；第二焊盘部分，在第一方向上位于第一焊盘部分的一侧上且包括第二焊盘端子；以及第三焊盘部分，在第一方向上位于第一焊盘部分的另一侧上且包括第三焊盘端子，其中，第一焊盘端子、第二焊盘端子和第三焊盘端子中的每个包括第一长边、面对第一长边的第二长边和从第一长边延伸至第二长边的至少一个桥部，第一焊盘端子的第一长边在与第一方向交叉的第二方向上延伸。

Description

显示设备
相关申请的交叉引用
本申请要求于2018年5月14日提交至韩国知识产权局的第10-2018-0054818号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用并入本文。
技术领域
本公开的实施方式涉及显示设备，且例如涉及附接有驱动器芯片的显示设备。
背景技术
显示设备是配置为在视觉上显示数据的设备。这种显示设备包括划分成显示区域DA和非显示区域NDA的衬底。在显示区域DA中，像素位于衬底上，且在非显示区域NDA中，焊盘等位于衬底上。驱动电路安装在焊盘上以向像素传输驱动信号。
驱动电路包括多个隆起部，并且隆起部可分别粘合至彼此分开的焊盘。当驱动电路联接至焊盘时，焊盘端子PE的在厚度方向上突出的区域可首先接触驱动电路，从而导致粘合失败。此外，如果具有接触孔开放图案的焊盘与驱动电路的隆起部之间的摩擦角度不同，则焊盘可能不会被施加均匀的应力，从而导致粘合失败。
发明内容
本公开的实施方式的方面提供具有改善的焊盘粘合可靠性的显示设备。
然而，本公开的实施方式的方面不限于本文阐述的方面。通过参照本文以下提供的本公开的详细描述，本公开的以上及其它方面将对本公开所属技术领域的普通技术人员变得更显而易见。
根据本公开的实施方式的方面，提供了电子设备(例如，电子产品)。
电子设备包括衬底和位于衬底上的焊盘区域，其中，焊盘区域包括：包括第一焊盘端子的第一焊盘部分；第二焊盘部分，在第一方向上位于第一焊盘部分的一侧上且包括第二焊盘端子；以及第三焊盘部分，在第一方向上位于第一焊盘部分的另一侧上且包括第三焊盘端子，其中，第一焊盘端子、第二焊盘端子和第三焊盘端子中的每个包括第一长边、面对第一长边的第二长边和从第一长边延伸至第二长边的至少一个桥部，其中，第一焊盘端子的第一长边在与第一方向交叉的第二方向上延伸，由第二焊盘端子的第一长边和第二方向形成的角度与由第三焊盘端子的第一长边和第二方向形成的角度具有不同的正负号，以及由第一焊盘端子的桥部的延伸方向和第一方向形成的第一角度大于由第二焊盘端子的桥部的延伸方向和第一方向形成的第二角度以及由第三焊盘端子的桥部的延伸方向和第一方向形成的第三角度。
在示例性实施方式中，每个焊盘端子的桥部可设置为多个桥部，且每个焊盘端子可包括第一导电图案、位于第一导电图案上且包括接触孔的绝缘层以及位于绝缘层上且通过接触孔电联接至第一导电图案的第二导电图案，其中，第二导电图案从第一导电图案的侧表面向外延伸，以及接触孔位于每个焊盘端子中的相邻的桥部之间。
在示例性实施方式中，第二导电图案可包括表面不平整部，表面不平整部具有彼此电联接的突起部和凹陷部。
在示例性实施方式中，第二导电图案可包括在厚度方向上与桥部重叠的第一区域和在厚度方向上不与桥部重叠的第二区域，其中，的第二导电图案的在第一区域中的上表面在厚度方向上比第二导电图案的在第二区域中的上表面进一步突出。
在示例性实施方式中，第一焊盘部分的第一焊盘端子可具有矩形形状，以及第二焊盘部分的第二焊盘端子和第三焊盘部分的第三焊盘端子具有平行四边形形状。
在示例性实施方式中，电子设备(例如，电子产品)还可包括附接至衬底的焊盘区域的驱动构件，其中，驱动构件包括电联接至每个焊盘端子的隆起部。
在示例性实施方式中，每个焊盘端子和隆起部可彼此直接接触。
在示例性实施方式中，每个焊盘端子和隆起部可通过超声粘合在一起。
在示例性实施方式中，第一焊盘部分的第一焊盘端子可具有矩形形状，第二焊盘部分的第二焊盘端子和第三焊盘部分的第三焊盘端子具有平行四边形形状，联接至第一焊盘端子的隆起部具有矩形形状，并且联接至第二焊盘端子的隆起部和第三焊盘端子的隆起部具有平行四边形形状。
在示例性实施方式中，每个隆起部可包括第三长边，以及每个焊盘端子的第一长边是每个隆起部的第三长边的至少1.5倍。
在示例性实施方式中，电子设备(例如，电子产品)还可包括附接至衬底的焊盘区域的基底膜，其中，基底膜包括位于基底膜上的驱动构件和联接至每个焊盘端子的隆起部。
在示例性实施方式中，每个焊盘端子和隆起部可彼此接触。
在示例性实施方式中，焊盘区域可包括基于第二方向将焊盘区域二等分的中心线，以及第二焊盘部分相对于中心线与第三焊盘部分对称(例如，基本对称)。
在示例性实施方式中，电子设备(例如，电子产品)还可包括附接至衬底的焊盘区域的驱动构件，其中，驱动构件包括电联接至每个焊盘端子的隆起部。
在示例性实施方式中，每个焊盘端子和隆起部可彼此直接接触。
在示例性实施方式中，每个焊盘端子和隆起部可通过超声粘合在一起。
根据本公开的实施方式的另一方面，提供了显示设备。
显示设备包括具有薄膜晶体管的显示区域和围绕显示区域的非显示区域，显示设备包括：衬底；位于衬底上的第一导电层；位于第一导电层上的第一绝缘层；位于第一绝缘层上的第二导电层；位于第二导电层上的第二绝缘层；以及位于第二绝缘层上的第三导电层，其中，第一导电层包括显示区域中的薄膜晶体管的栅电极，第二导电层包括第一焊盘电极，以及第三导电层包括显示区域中的薄膜晶体管的源电极和漏电极以及焊盘区域中的第二焊盘电极，其中，第一焊盘电极和第二焊盘电极在厚度方向上重叠以彼此电联接，第二焊盘电极在厚度方向上包括突起部和凹陷部，以及显示设备还包括位于衬底上的焊盘区域，焊盘区域包括：包括第一焊盘端子的第一焊盘部分；第二焊盘部分，在第一方向上位于第一焊盘部分的一侧上且包括第二焊盘端子；以及第三焊盘部分，在第一方向上位于第一焊盘部分的另一侧上且包括第三焊盘端子，其中，第一焊盘端子、第二焊盘端子和第三焊盘端子中的每个包括第一长边、面对第一长边的第二长边和从第一长边延伸至第二长边的至少一个桥部，其中，第一焊盘端子的第一长边在与第一方向交叉的第二方向上延伸，由第二焊盘端子的第一长边和第二方向形成的角度与由第三焊盘端子的第一长边和第二方向形成的角度具有不同的正负号，以及由第一焊盘端子的桥部的延伸方向和第一方向形成的第一角度大于由第二焊盘端子的桥部的延伸方向和第一方向形成的第二角度以及由第三焊盘端子的桥部的延伸方向和第一方向形成的第三角度。
在示例性实施方式中，显示设备还可包括附接至衬底的焊盘区域的驱动构件，其中，驱动构件包括电联接至每个焊盘端子的隆起部，以及每个焊盘端子和隆起部彼此直接接触。
在示例性实施方式中，每个焊盘端子和隆起部可通过超声粘合在一起。
在示例性实施方式中，显示设备还可包括位于非显示区域和显示区域之上且联接至每个焊盘端子的信号布线。
附图说明
通过结合附图进行的实施方式的以下描述，实施方式的这些和/或其它方面将变得明显和更容易理解，在附图中：
图1是根据实施方式的显示设备的平面布局图；
图2是根据实施方式的显示设备的示意性局部剖视图；
图3是图1的一个焊盘端子和一个隆起部的剖视图；
图4示出图示了图3的粘合部分的粘合工艺的剖视图；
图5是图1的显示设备的剖视图；
图6是根据实施方式的焊盘区域中的多个焊盘端子的示意性布局图；
图7是根据实施方式的图6的焊盘区域的不同区域中的焊盘端子的放大图；
图8是用于图示在超声粘合时图7的一个焊盘端子的摩擦角度的视图；
图9是用于图示在超声粘合时图7的一个焊盘端子的摩擦角度的视图；
图10是图7的一个焊盘端子的沿着线X1-X1'、X2-X2'和X3-X3'截取的剖视图；
图11是图7的另一个焊盘端子PE的沿着线X1-X1'、X2-X2'和X3-X3'截取的剖视图；
图12是在沿着图6的行延伸的方向上具有不同图案角度的焊盘端子的示意性平面图和图案角度的图形；
图13是根据实施方式的具有不同图案角度的焊盘端子的示意性平面图和图案角度的图形；
图14是根据实施方式的两个焊盘端子的放大图；
图15是图14的一个焊盘端子的沿着线X4-X4'、X5-X5'和X6-X6'截取的剖视图；
图16是图14的另一个焊盘端子的沿着线X4-X4'、X5-X5'和X6-X6'截取的剖视图；
图17是根据实施方式的显示设备的平面布局图；
图18是根据实施方式的焊盘区域中的多个焊盘端子的示意性布局图；
图19是根据实施方式的两个焊盘端子的放大图；
图20是图19的一个焊盘端子的沿着线X7-X7'、X8-X8'和X9-X9'截取的剖视图；
图21是图19的另一个焊盘端子的沿着线X7-X7'、X8-X8'和X9-X9'截取的剖视图；
图22是根据实施方式的显示设备的平面布局图；
图23是根据图22的实施方式的显示设备的示意性局部剖视图；
图24是根据实施方式的焊盘区域中的多个焊盘端子的示意性布局图；
图25是根据实施方式的两个焊盘端子的放大图；
图26是图25的一个焊盘端子的沿着线X10-X10'、X11-X11'和X12-X12'截取的剖视图；以及
图27是图25的另一个焊盘端子的沿着线X10-X10'、X11-X11'和X12-X12'截取的剖视图。
具体实施方式
通过参照实施方式，本公开的主题的特征及用于实现特征的方法将是明显的，将在本文中参照附图对所述实施方式进行更详细的描述。然而，本公开不限于在下文中公开的实施方式，而是可以以不同的形式实现。本说明书中所限定的内容(诸如详细的结构和元件)仅为了帮助本领域普通技术人员全面理解本公开的主题而提供，且本公开仅限定在所附权利要求及其等同的范围内。
在一个元件被描述为与另一元件相关的情况下，诸如，在另一元件上或定位在不同的层或某一层上，其包括元件直接定位在另一元件或层上的情况和元件经由另一层或又一元件定位在另一元件上的情况。相反，在一个元件被描述为与另一元件相关的情况下，诸如，直接在另一元件上或直接定位在不同的层或某一层上，其指示元件定位在另一元件或层上而在两者之间没有介于中间的元件或层的情况。
在说明书通篇，相同的附图标记用于相同或相似的部件。
显示设备是配置为显示移动图像或静态图像的设备。显示设备可用于诸如移动电话、智能电话、平板个人计算机(PC)、智能手表、手表电话、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航系统和超移动PC(UMPC)的便携式电子设备以及用于诸如电视机、笔记本计算机、监视器、广告牌和物联网的各种合适的电子设备(例如，电子产品)中。
在下文中，将参考附图描述本公开的实施方式。
图1是根据实施方式的显示设备1的平面布局图，以及图2是根据实施方式的显示设备1的示意性局部剖视图。
参照图1和图2，显示设备1包括用于显示图像的显示区域DA和位于显示区域DA周围的非显示区域NDA。在平面图中，显示区域DA可成形为如具有直角拐角的矩形或具有圆润拐角的矩形。显示区域DA的平面形状不限于矩形形状，而也可以是圆形形状、椭圆形状或各种其它合适的形状。显示区域DA包括具有多个像素的活性区域。将参照图5在本文中更详细地描述像素的剖面结构。
非显示区域NDA位于显示区域DA周围。非显示区域NDA可邻近显示区域DA的两个短边。此外，非显示区域NDA可邻近显示区域DA的两个长边以及两个短边，并且可围绕显示区域DA的所有边。例如，非显示区域NDA可形成显示区域DA的边缘。
显示设备1可包括用于显示屏幕的显示面板DP(未示出)和附接至显示面板DP以驱动显示面板DP的像素电路的驱动构件300(未示出)。驱动构件300可包括驱动器芯片IC。
显示面板DP可以是例如有机发光显示面板。在以下实施方式中，将作为示例描述将有机发光显示面板应用为显示面板DP的情况。然而，还可应用其它类型(或种类)的显示面板，诸如液晶显示(LCD)面板、场发射显示(FED)面板和电泳显示面板。
在实施方式中，显示面板DP可包括主区域MA和弯曲区域BA。主区域MA可以是平坦的。显示面板DP的显示区域DA和非显示区域NDA的部分可以在主区域MA中。
弯曲区域BA可在主区域MA的至少一侧上。虽然在附图中一个弯曲区域BA邻近主区域MA的下侧，但是其还可邻近主区域MA的另一侧，例如，左侧、右侧或上侧。可选地，弯曲区域BA可以在主区域MA的两侧或更多侧上。
弯曲区域BA可以在与显示方向相反的方向(例如，在顶部发射类型(或种类)的情况下朝向后表面)上弯曲。如果非显示区域NDA的至少一部分在与显示方向相反的方向上弯曲，则可以减少显示设备1的边框。
显示设备1还可包括从弯曲区域BA延伸的子区域SA。子区域SA可平行(例如，基本平行)于主区域MA。子区域SA可在厚度方向上与主区域MA重叠。弯曲区域BA和子区域SA可以是但不限于非显示区域NDA。
显示面板DP可包括位于非显示区域NDA中的焊盘区域PA。焊盘区域PA可定位在如附图中所示的子区域SA中。然而，焊盘区域PA不必然地定位在子区域SA中，并且也可定位在主区域MA或弯曲区域BA中。
非显示区域NDA的焊盘区域PA可包括多个焊盘端子PE(见图4)。焊盘端子PE可联接至(例如，连接至)从显示区域DA延伸的布线。驱动构件300可附接至焊盘端子PE。
显示设备1还可包括联接至(例如，连接至)显示面板DP的印刷电路板PCB。印刷电路板PCB可附接至显示面板DP的非显示区域NDA的焊盘区域PA的外侧。例如，驱动构件300所附接到的焊盘区域PA可位于显示区域DA与附接有印刷电路板PCB的区域之间。印刷电路板PCB可附接至子区域SA的下表面的一端。印刷电路板PCB可以是柔性印刷电路板(FPCB)。然而，印刷电路板PCB不限于FPCB，且还可通过柔性膜联接至(例如，连接至)显示面板DP。
图3是图1的焊盘端子PE和驱动构件300的剖视图。
现在将参照图3更详细地描述驱动构件300。参照图3，驱动构件300可包括驱动器芯片IC。驱动器芯片IC可通过芯片上塑料(COP)技术附接至包括塑料衬底的显示面板DP。
驱动构件300可包括集成电路301和电联接至(例如，电连接至)集成电路301的多个隆起部。隆起部可由金(Au)、镍(Ni)和锡(Sn)中的一种或多种制成。
驱动构件300可附接至显示面板DP的焊盘区域PA。例如，焊盘端子PE可设置在显示面板DP的焊盘区域PA中，且驱动构件300的隆起部可分别电联接至(例如，电连接至)显示面板DP的焊盘端子PE。下面将在本文中更详细地描述焊盘端子PE。
在实施方式中，驱动构件300的隆起部可在没有介于中间的层或元件的情况下直接联接至焊盘端子PE。驱动构件300的隆起部与焊盘端子PE之间的直接联接可通过超声粘合实现。将参照图4进行详细描述。
图4示出图示了根据实施方式的超声粘合工艺的剖视图。
参照图4，在驱动构件300的隆起部放置在显示面板DP的焊盘端子PE上之后，如果在一定压力下执行超声处理，则可能在焊盘端子PE与隆起部之间的界面CP处产生摩擦力。隆起部可根据超声振动的方向振动。制造成通过超声波来振动的隆起部的长边的方向可相对于焊盘端子PE的桥部BR(未示出)的延伸方向具有设定或预定的角度。下面，这将在本文中更详细地描述。
由于超声处理，隆起部与焊盘端子PE之间的界面CP可部分地熔融，且同时(例如，基本同时)，隆起部和焊盘端子PE的成分可能朝向彼此扩散。例如，驱动构件300的隆起部的成分可部分地扩散到焊盘端子PE，且焊盘端子PE的成分可部分地扩散到驱动构件300的隆起部。其结果是，焊盘端子PE可具有已经扩散有驱动构件300的隆起部的成分的区域，且同时(例如，基本同时)，驱动构件300的隆起部可具有已经扩散有焊盘端子PE的成分的区域。如在图4的右侧上所示，在焊盘端子PE的已经扩散有隆起部的成分的区域中，以及在隆起部的已经扩散有焊盘端子PE的成分的区域中，焊盘端子PE和隆起部可彼此接触且彼此直接联接。彼此直接联接的隆起部与焊盘端子PE之间的界面CP可在经过熔融和固化之后具有非平坦形状。此外，可能由于隆起部的成分和焊盘端子PE的成分的扩散而在界面CP处形成异质材料的合金。
在某些实施方式中，驱动构件300的隆起部和焊盘端子PE还可通过各向异性导电膜(ACF)进行附接。
现在将更详细地描述以上描述的显示面板DP的剖面结构。
图5是图1的显示设备1的剖视图。在图5中，一起图示了包括在显示面板DP的显示区域DA中的一个像素的截面和焊盘区域PA的截面。
参照图5，显示面板DP包括基底衬底101以及位于基底衬底101上的多个导电层、多个绝缘层和有机发光层。
在某些实施方式中，基底衬底101可支承位于其上的每个层。基底衬底101可划分为显示区域DA和非显示区域NDA。基底衬底101可由诸如聚合物树脂的绝缘材料制成。聚合物材料的示例可包括聚醚砜(PES)、聚丙烯酸酯(PA)、聚芳酯(PAR)、聚醚亚胺(PEI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)、聚烯丙酸酯、聚酰亚胺(PI)、聚碳酸酯(PC)、三乙酸纤维素(CAT)、醋酸丙酸纤维素(CAP)及这些材料的组合物。基底衬底101可以是可弯曲、可折叠或可卷曲的柔性衬底。形成柔性衬底的材料的示例可以是聚酰亚胺(PI)。
缓冲层102可位于基底衬底101上。缓冲层102可位于整个的显示区域DA和非显示区域NDA之上。
缓冲层102可防止或减少杂质离子的扩散、防止或减少水分或外部空气的渗透并且执行表面平坦化功能。缓冲层102可覆盖基底衬底101的显示区域DA和非显示区域NDA的大部分。缓冲层102可包括硅氮化物、硅氧化物或硅氮氧化物。
半导体层105可位于缓冲层102上。半导体层105形成薄膜晶体管TFT(未示出)的沟道。半导体层105可位于显示区域DA的每个像素中，且在一些情况中，还可位于非显示区域NDA中。虽然在附图中半导体层105不在非显示区域NDA的焊盘区域PA中，但是在一些情况下其也可以在焊盘区域PA中。
半导体层105可包括源区/漏区和有源区。半导体层105可包括多晶硅。多晶硅可通过对非晶硅进行结晶化而形成。结晶化方法的示例包括快速热退火(RTA)、固相晶化(SPC)、准分子激光退火(ELA)、金属诱导结晶化(MIC)、金属诱导横向结晶化(MILC)和循序性侧向固化(SLS)。半导体层105的联接至(例如，连接至)薄膜晶体管TFT的源电极130a和漏电极130b的部分(源区/漏区)可掺杂有杂质离子(在PMOS晶体管的情况下为p型杂质离子)。诸如硼B的三价掺杂剂可用作p型杂质离子。在实施方式中，半导体层105可包括单晶硅、低温多晶硅、非晶硅或氧化物半导体。氧化物半导体的示例可包括包含铟、锌、镓、锡、钛、铝、铪(Hf)、锆(Zr)、镁(Mg)等的二元化合物(ABx)、三元化合物(ABxCy)和四元化合物(ABxCyDz)。在实施方式中，半导体层105可包括ITZO(包括铟、锡和锌的氧化物)或IGZO(包括铟、镓和锌的氧化物)。
第一绝缘层161可位于半导体层105上。第一绝缘层161可大体位于基底衬底101的整个(例如，基本整个)表面之上。
第一绝缘层161可以是具有栅极绝缘功能的栅绝缘层。第一绝缘层161可包括硅化合物、金属氧化物等。例如，第一绝缘层161可包括硅氧化物、硅氮化物、硅氮氧化物、铝氧化物、钽氧化物、铪氧化物、锆氧化物、钛氧化物等。这些材料可单独使用或彼此组合使用。虽然第一绝缘层161在附图中被图示为单层，但是其也可以是由不同材料的层叠层构成的多层。
第一栅极导电层110(未示出)可位于第一绝缘层161上。
在实施方式中，第一栅极导电层110可包括薄膜晶体管TFT的栅电极110a和存储电容器Cst(未示出)的第一电极110b。此外，第一栅极导电层110还可包括用于向栅电极110a传输扫描信号的扫描信号线。在实施方式中，第一栅极导电层110不在焊盘区域PA中。
第一栅极导电层110可包括从钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)中选择的一种或多种金属。此外，虽然第一栅极导电层110在附图中被图示为单层，但是其在一些情况下也可形成为多层。在这些情况下，第一栅极导电层110的多层可由从上述金属选择的不同金属的层叠层构成。
第二绝缘层162可位于第一栅极导电层110上。第二绝缘层162可位于整个的显示区域DA和非显示区域NDA之上。第二绝缘层162也可位于非显示区域NDA的焊盘区域PA中。第二绝缘层162可主要覆盖显示区域DA的第一栅极导电层110，且可覆盖非显示区域NDA的焊盘区域PA的第一绝缘层161。
第二绝缘层162可使第一栅极导电层110和第二栅极导电层120(未示出)彼此绝缘。第二绝缘层162可以是层间绝缘膜。
第二绝缘层162可包括诸如硅氧化物、硅氮化物、硅氮氧化物、铪氧化物、铝氧化物、钛氧化物、钽氧化物或锌氧化物的无机绝缘材料，或者可包括诸如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂或苯并环丁烯(BCB)的有机绝缘材料。虽然第二绝缘层162在附图中被图示为单层，但是其也可以是由不同材料的层叠层构成的多层。
第二栅极导电层120可位于第二绝缘层162上。第二栅极导电层120可包括第一焊盘电极120b和存储电容器Cst的第二电极120a。存储电容器Cst的第二电极120a可与存储电容器Cst的第一电极110b重叠并且第二绝缘层162插置于它们之间。例如，存储电容器Cst的第一电极110b和存储电容器Cst的第二电极120a可形成具有作为介电层的第二绝缘层162的存储电容器Cst。
第一焊盘电极120b可位于第二绝缘层162的焊盘区域PA中。
第二栅极导电层120可包括从钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)选择的一种或多种金属。在实施方式中，第二栅极导电层120可由与以上描述的第一栅极导电层110相同(例如，基本相同)的材料制成。虽然第二栅极导电层120在附图中被图示为单层，但是其在一些情况下也可为多层。
第三绝缘层163位于第二栅极导电层120上。第三绝缘层163可使第二栅极导电层120与第一源极/漏极导电层130绝缘。
在焊盘区域PA中，第三绝缘层163可包括部分地暴露第一焊盘电极120b的多个接触孔。接触孔可用于以下将在本文中更详细描述的第二焊盘电极130d电联接(例如，电连接)至第一焊盘电极120b。接触孔之间可形成突出到接触孔上方的凸出部分。凸出部分可包括第三绝缘层163的桥部BR。由于桥部BR，位于第三绝缘层163上的第二焊盘电极130d可具有不均匀的结构。以下将在本文中更详细地描述第三绝缘层163的接触孔、桥部BR和第二焊盘电极130d的结构。
第三绝缘层163可包括诸如硅氧化物、硅氮化物、硅氮氧化物、铪氧化物、铝氧化物、钛氧化物、钽氧化物或锌氧化物的无机绝缘材料，或者可包括诸如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂或苯并环丁烯(BCB)的有机绝缘材料。虽然第三绝缘层163在附图中被图示为单层，但是其也可以是多层。
第一源极/漏极导电层130可位于第三绝缘层163上。在实施方式中，第一源极/漏极导电层130可包括电源电压电极130c、第二焊盘电极130d和薄膜晶体管TFT的源电极130a和漏电极130b。薄膜晶体管TFT的源电极130a和漏电极130b可分别通过穿过第三绝缘层163、第二绝缘层162和第一绝缘层161的接触孔电联接至(例如，电连接至)半导体层105的源区和漏区。
第二焊盘电极130d位于焊盘区域PA中。第二焊盘电极130d可与第一焊盘电极120b重叠。第二焊盘电极130d可在焊盘区域PA中位于第三绝缘层163上且通过穿过第三绝缘层163的多个接触孔电联接至(例如，电连接至)第一焊盘电极120b。第二焊盘电极130d可与第一焊盘电极120b一起形成上述焊盘端子PE。
第二焊盘电极130d的平面尺寸可大于第一焊盘电极120b的平面尺寸。例如，在平面图中，第二焊盘电极130d可以比第一焊盘电极120b更宽且从第一焊盘电极120b向外延伸。
第二焊盘电极130d在厚度方向上突出的程度可根据第三绝缘层163是否位于第二焊盘电极130d下方而改变。因此，在一个焊盘端子PE中的第二焊盘电极130d的上表面包括电联接至(例如，电连接至)彼此的突起部和凹陷部。例如，下方定位有第三绝缘层163的第二焊盘电极130d的上表面可具有在厚度方向上突出到下方未定位有第三绝缘层163的第二焊盘电极130d的上表面上方的突起部。此外，下方未定位有第三绝缘层163的第二焊盘电极130d的上表面可具有在厚度方向上从下方定位有第三绝缘层163的第二焊盘电极130d的上表面凹入的凹陷部。
第一通孔层171等层叠在第一源极/漏极导电层130上。层叠在第一源极/漏极导电层130上的层不位于焊盘区域PA中，从而暴露第二焊盘电极130d。驱动构件300的上述隆起部可联接至(例如，连接至)第二焊盘电极130d的暴露的上表面。
在当前实施方式中，焊盘端子PE包括由第二栅极导电层120构成的第一焊盘电极120b和由第一源极/漏极导电层130构成的第二焊盘电极130d。可选地，例如，第一焊盘电极120b可由第一栅极导电层110构成，第二焊盘电极130d可由第一源极/漏极导电层130构成，且第一焊盘电极120b和第二焊盘电极130d可通过穿过第二绝缘层162和第三绝缘层163的接触孔电联接至(例如，电连接至)彼此。在另一示例中，第一焊盘电极120b可由第一栅极导电层110构成，第二焊盘电极130d可由第一源极/漏极导电层130构成，且还可包括由定位在第一栅极导电层110与第一源极/漏极导电层130之间的第二栅极导电层120构成的第三焊盘电极。这里，第三焊盘电极电联接至(例如，电连接至)第一焊盘电极120b和第二焊盘电极130d。焊盘电极也可由各种其它合适的导电层的组合构成。
第一源极/漏极导电层130可包括从铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)、铜(Cu)和钼(Mo)中选择的一种或多种金属。第一源极/漏极导电层130可如附图中所示的那样为单层。然而，第一源极/漏极导电层130不必然是单层，并且也可以是多层。例如，第一源极/漏极导电层130可具有Ti/Al/Ti、Mo/Al/Mo、Mo/AlGe/Mo或Ti/Cu的层叠结构。
第一通孔层171可位于第一源极/漏极导电层130上。第一通孔层171可包括诸如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂或苯并环丁烯(BCB)的有机绝缘材料。
第二源极/漏极导电层140可位于第一通孔层171上。第二源极/漏极导电层140可包括数据信号线140a、连接电极140b和电源电压线140c。数据信号线140a可通过穿过第一通孔层171的接触孔电联接至(例如，电连接至)薄膜晶体管TFT的源电极130a。连接电极140b可通过穿过第一通孔层171的接触孔电联接至(例如，电连接至)薄膜晶体管TFT的漏电极130b。电源电压线140c可通过穿过第一通孔层171的接触孔电联接至(例如，电连接至)电源电压电极130c。
第二源极/漏极导电层140可包括从铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)、铜(Cu)和钼(Mo)中选择的一种或多种金属。第二源极/漏极导电层140可如附图中所示的那样为单层。然而，第二源极/漏极导电层140不必然是单层，且也可以是多层。例如，第二源极/漏极导电层140可具有Ti/Al/Ti、Mo/Al/Mo、Mo/AlGe/Mo或Ti/Cu的层叠结构。
第二通孔层172位于第二源极/漏极导电层140上。第二通孔层172可包括诸如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂或苯并环丁烯(BCB)的有机绝缘材料。
阳极150位于第二通孔层172上。阳极150可通过穿过第二通孔层172的接触孔联接至(例如，连接至)连接电极140b，且可通过连接电极140b电联接至(例如，电连接至)薄膜晶体管TFT的漏电极130b。阳极150可包括例如铟锡氧化物(ITO)、铟锌氧化物(IZO)、锌氧化物(ZnO)或铟氧化物(InO)。当显示设备1属于顶部发射类型(或种类)时，阳极150还可包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)或这些材料的混合物。例如，阳极150可具有ITO/Mg、ITO/MgF、ITO/Ag或ITO/Ag/ITO的多层结构。
像素限定层164可在阳极150上。像素限定层164可包括暴露阳极150的接触孔。像素限定层164可由有机绝缘材料或无机绝缘材料制成。在实施方式中，像素限定层164可包括诸如光刻胶、聚酰亚胺树脂、丙烯酸树脂、硅化合物或聚丙烯酸树脂的材料。
有机层EL可位于阳极150的上表面上且可位于像素限定层164的接触孔中。虽然在附图中有机层EL仅形成在像素限定层164的接触孔内，但是其也可以从像素限定层164的接触孔延伸到像素限定层164的上表面上。
有机层EL可包括有机发光层EL1(未示出)、空穴注入/传输层EL2(未示出)和电子注入/传输层EL3(未示出)。虽然空穴注入/传输层EL2和电子注入/传输层EL3中的每一个在附图中形成为单层，但是其也可以是由层叠在一起的注入层和传输层构成的多层。此外，空穴注入/传输层EL2和电子注入/传输层EL3中的至少一者可以是位于多个像素之上的公共层。
阴极160位于有机层EL和像素限定层164上。阴极160可以是位于像素之上的公共电极CE(未示出)。阴极160可包括锂(Li)、钙(Ca)、铝(Al)、镁(Mg)、银(Ag)、铂(Pt)、钯(Pd)、镍(Ni)、金(Au)、钕(Nd)、铱(Ir)、铬(Cr)、钡(Ba)或这些材料的化合物或混合物(例如，Ag和Mg的混合物)。在顶部发射类型(或种类)的情况下，可将具有低功函数的上述导电材料层形成为薄层。阴极160还可包括位于具有低功函数的薄导电材料层上的透明导电层。透明导电层可包括铟锡氧化物(ITO)、铟锌氧化物(IZO)、锌氧化物(ZnO)或铟锡锌氧化物。
薄膜封装层180位于有机层EL上。薄膜封装层180可覆盖有机发光二极管OLED(未示出)。薄膜封装层180可以是无机层和有机层在其中交替地层叠的层。例如，薄膜封装层180可包括相继地层叠的第一无机层181、有机层182和第二无机层183。
触摸构件200可位于薄膜封装层180上。触摸构件200可属于静电电容类型(或种类)。触摸构件200可在没有粘合层的情况下直接位于薄膜封装层180上，或者可通过粘合层附接至薄膜封装层180。
现将更详细地描述根据实施方式的焊盘端子PE。
图6是根据实施方式的焊盘区域PA中的多个焊盘端子PE的示意性布局图。
参照图6，焊盘区域PA可具有梯形形状。例如，焊盘区域PA可包括第一边L1至第四边L4。
第一边L1可邻近焊盘区域PA的下侧。第一边L1可平行于(例如，基本平行于)焊盘区域PA的下侧。第二边L2可从第一边L1的端部朝向显示区域DA延伸并且与第三边L3接触。第三边L3可从第二边L2的端部延伸并且与第四边L4接触。第三边L3和第一边L1可彼此平行(例如，基本平行)布置。第四边L4可从第三边L3的端部延伸并且与第一边L1接触。第四边L4可相对于以下要在本文中更详细描述的中心线CL与第二边L2对称(例如，基本对称)。此外，第二边L2和第四边L4可具有相同(例如，基本相同)的长度。第一边L1的长度可大于第三边L3的长度。焊盘区域PA可包括并行(例如，同时)将第一边L1和第三边L3二等分且穿过下面要在本文中更详细描述的消失点VP的中心线CL。第二边L2可朝向中心线CL倾斜。第四边L4可朝向中心线CL倾斜。在实施方式中，第一边L1与第二边L2形成的角度和第一边L1与第四边L4形成的角度可相同(例如，基本相同)。例如，焊盘区域PA可具有等腰梯形形状。
焊盘区域PA可包括多个焊盘端子PE。焊盘端子PE可布置成矩阵。焊盘区域PA可包括第一焊盘行ROW1至第n焊盘行ROWn(2≤n)。在附图中，作为示例布置了四个焊盘行，但是本公开不限于此。
第一焊盘行ROW1至第n焊盘行ROWn可包括相同数量的焊盘端子PE。然而，本公开不限于这种情况，且在第一焊盘行ROW1至第n焊盘行ROWn中焊盘端子PE的数量也可不相同。焊盘端子PE可沿着第一焊盘行ROW1至第n焊盘行ROWn中的每一个以设定或预定间隔布置。例如，在第一焊盘行ROW1至第n焊盘行ROWn中的每一个中，焊盘端子PE可以以相等的间隔进行布置。
在实施方式中，第一焊盘行ROW1的焊盘端子PE可以是联接至(例如，连接至)驱动构件300的输入隆起部的输入焊盘。第二焊盘行ROW2至第n焊盘行ROWn的焊盘端子PE可以是联接至(例如，连接至)驱动构件300的输出隆起部的输出焊盘。输入焊盘的行与输出焊盘的行之间的间隙可大于输出焊盘的行之间的间隙。例如，第一焊盘行ROW1与第二焊盘行ROW2之间的间隙可大于第二焊盘行ROW2与第三焊盘行ROW3之间的间隙。在某些实施方式中，输入焊盘还可再多包括至少一行，例如，第二焊盘行ROW2。类似地，输出焊盘可再少包括至少一行，例如，可以不包括第二焊盘行ROW2。
焊盘区域PA可包括第一焊盘列COL1至第m焊盘列COLm(3≤m)。第一焊盘列COL1至第m焊盘列COLm的焊盘端子PE可分别沿着第一方向DR1至第m方向DRm布置。第一焊盘列COL1至第m焊盘列COLm可包括但不限于相同数量的焊盘端子PE。第一方向DR1至第m方向DRm可彼此不同。从第一焊盘列COL1至第m焊盘列COLm向显示区域DA的延长线可在消失点VP处交叉。此外，定位在距中心线CL相同(例如，基本相同)的距离处的列可相对于中心线CL彼此对称(例如，基本对称)。例如，定位在距离中心线CL相同的距离处的第一焊盘列COL1和第m焊盘列COLm可相对于中心线CL彼此对称(例如，基本对称)，以及定位在距离中心线CL相同(例如，基本相同)的距离处的第二焊盘列COL2和第m-1焊盘列COL(m-1)可相对于中心线CL彼此对称(例如，基本对称)。
焊盘区域PA可基于中心线CL包括第一焊盘部分PP1、第二焊盘部分PP2和第三焊盘部分PP3。第一焊盘部分PP1可相对于中心线CL位于焊盘区域PA的中央处。第二焊盘部分PP2可相对于中心线CL位于焊盘区域PA的右侧上。第三焊盘部分PP3可相对于中心线CL位于焊盘区域PA的左侧上。第一焊盘部分PP1、第二焊盘部分PP2和第三焊盘部分PP3中的每一个可包括多个列，且列中的每一个可包括多个焊盘端子PE。焊盘端子PE可各自具有长边和短边。例如，长边可在列方向上延伸，且短边可在行方向上延伸。因此，焊盘列的排列/延伸方向可与构成焊盘列的多个焊盘端子PE的排列/延伸方向相同(例如，基本相同)。
第一焊盘部分PP1中的焊盘列可沿着中心线CL定位。例如，第一焊盘部分PP1中的多个焊盘端子PE可沿着朝向消失点VP的方向排列。此外，第一焊盘部分PP1中的焊盘端子PE中的每一个可成形为如具有成角度的拐角的矩形或具有圆润拐角的矩形。
第二焊盘部分PP2中的焊盘列可沿着朝向消失点VP的方向延伸。每个焊盘列向消失点VP延伸的方向可与中心线CL形成设定或预定角度(-α)(其中，α是锐角)。每个焊盘列向消失点VP的延伸方向与中心线CL之间的角度可以不同。例如，每个焊盘列的延伸方向与中心线CL之间的角度的绝对值(|α|)可从中心线CL在逆时针方向上变得更大。此外，如附图中所示，焊盘列的延伸方向与中心线CL之间的角度的绝对值(|α|)越大，相对于中心线CL的倾斜程度越大。第二焊盘部分PP2的焊盘端子PE可各自成形为如朝向中心线CL倾斜的平行四边形。
第三焊盘部分PP3中的焊盘列可沿着朝向消失点VP的方向延伸。每个焊盘列向消失点VP延伸的方向可与中心线CL形成设定或预定角度(+α)(其中，α是锐角)。每个焊盘列向消失点VP的延伸方向与中心线CL之间的角度可以不同。例如，每个焊盘列的延伸方向与中心线CL之间的角度的绝对值(|α|)可从中心线CL在顺时针方向上变得更大。此外，如附图中所示，焊盘列的延伸方向与中心线CL之间的角度的绝对值(|α|)越大，相对于中心线CL的倾斜程度越大。第三焊盘部分PP3的焊盘端子PE可各自成形为如朝向中心线CL倾斜的平行四边形。
现将参照图7至图11更详细地描述焊盘端子PE和隆起部。
图7是根据实施方式的图6的焊盘区域PA的不同区域中的焊盘端子PE的放大图。
参照图5至图7，每个焊盘端子PE包括第一焊盘电极120b和第二焊盘电极130d。此外，每个焊盘端子PE可包括第二绝缘层162。将在下文中利用第一焊盘部分PP1中的第一焊盘端子PE和第二焊盘部分PP2中的第二焊盘端子PE作为示例来描述焊盘端子PE的结构。
第一焊盘端子PE和第二焊盘端子PE中的每一个可包括第三绝缘层163a(例如，见图10和图11)和位于第三绝缘层163a上的第二焊盘电极130d。第三绝缘层163a可包括多个接触孔CNT。接触孔CNT是与未形成接触孔CNT的区域相比在厚度方向上凹进的区域。第三绝缘层163a可通过接触孔CNT划分成多个区域并且可包括多个长边缘、多个短边缘和多个桥部BR。长边缘和短边缘可在厚度方向上具有与桥部BR相同(例如，基本相同)的厚度。例如，长边缘和短边缘可在厚度方向上突出到与桥部BR相同(例如，基本相同)的程度。如上所述，第二焊盘电极130d的上表面突出的厚度可根据第二焊盘电极130d的下表面上是否有第三绝缘层163a而改变。例如，位于长边缘和短边缘及桥部BR上的第二焊盘电极130d的上表面可以比下方未设置第三绝缘层163a的第二焊盘电极130d的上表面在厚度方向上进一步突出达第三绝缘层163a的厚度。可选地，长边缘和短边缘的厚度可小于桥部BR的厚度。在这种情况中，位于长边缘和短边缘上的第二焊盘电极130d的上表面可以比位于桥部BR上的第二焊盘电极130d的上表面在厚度方向上进一步凹进。同样地，位于桥部BR上的第二焊盘电极130d的上表面可以比位于长边缘和短边缘上的第二焊盘电极130d的上表面在厚度方向上进一步突出。
在某些实施方式中，第三绝缘层163a可包括第一接触孔CNT1至第五接触孔CNT5、第一长边缘Edge(L)1、第二长边缘Edge(L)2、第一短边缘Edge(S)1、第二短边缘Edge(S)2以及第一桥部BR1至第四桥部BR4。
第一长边缘Edge(L)1可包括接触第一短边缘Edge(S)1、第二短边缘Edge(S)2、第一接触孔CNT1至第五接触孔CNT5以及第一桥部BR1至第四桥部BR4各自的左侧边缘的区域。第一短边缘Edge(S)1可包括由第一长边缘Edge(L)1、第二长边缘Edge(L)2和第一接触孔CNT1围绕的区域。
第二长边缘Edge(L)2可包括接触第一短边缘Edge(S)1、第二短边缘Edge(S)2、第一接触孔CNT1至第五接触孔CNT5以及第一桥部BR1至第四桥部BR4各自的右侧边缘的区域。第二短边缘Edge(S)2可包括由第一长边缘Edge(L)1、第二长边缘Edge(L)2和第五接触孔CNT5围绕的区域。第一长边缘Edge(L)1和第二长边缘Edge(L)2可彼此平行(例如，基本平行)地布置。
第一接触孔CNT1可包括由第一长边缘Edge(L)1、第二长边缘Edge(L)2、第一短边缘Edge(S)1和第一桥部BR1围绕的区域。第一接触孔CNT1的与第一长边缘Edge(L)1邻近的边可与第一接触孔CNT1的与第二长边缘Edge(L)2邻近的边平行(例如，基本平行)。此外，第一接触孔CNT1的与第一长边缘Edge(L)1邻近的边可具有与第一接触孔CNT1的与第二长边缘Edge(L)2邻近的边相同(例如，基本相同)的长度。此外，第一接触孔CNT1的与第一短边缘Edge(S)1邻近的边可与第一接触孔CNT1的与第一桥部BR1邻近的边平行(例如，基本平行)。第一接触孔CNT1的与第一短边缘Edge(S)1邻近的边可具有与第一接触孔CNT1的与第一桥部BR1邻近的边相同(例如，基本相同)的长度。在这种情况中，第一接触孔CNT1可成形为如平行四边形。然而，本公开不限于这种情况，并且第一接触孔CNT1的与第一长边缘Edge(L)1邻近的边的长度也可与第一接触孔CNT1的与第二长边缘Edge(L)2邻近的边的长度不同。例如，第一接触孔CNT1的与第一长边缘Edge(L)1邻近的边可以短于第一接触孔CNT1的与第二长边缘Edge(L)2邻近的边。在这种情况中，第一接触孔CNT1的与第一短边缘Edge(S)1邻近的边可以与第一接触孔CNT1的与第一长边缘Edge(L)1和第二长边缘Edge(L)2邻近的边垂直(例如，基本垂直)。
第二接触孔CNT2可包括由第一长边缘Edge(L)1、第二长边缘Edge(L)2、第一桥部BR1和第二桥部BR2围绕的区域。第二接触孔CNT2的与第一长边缘Edge(L)1邻近的边可与第二接触孔CNT2的与第二长边缘Edge(L)2邻近的边平行(例如，基本平行)。第二接触孔CNT2的与第一长边缘Edge(L)1邻近的边可与第二接触孔CNT2的与第二长边缘Edge(L)2邻近的边具有相同(例如，基本相同)的长度。第二接触孔CNT2的与第一桥部BR1邻近的边可与第二接触孔CNT2的与第二桥部BR2邻近的边平行(例如，基本平行)。第二接触孔CNT2的与第一桥部BR1邻近的边可与第二接触孔CNT2的与第二桥部BR2邻近的边具有相同(例如，基本相同)的长度。第二接触孔CNT2可成形为如平行四边形。
与第二接触孔CNT2类似地，第三接触孔CNT3和第四接触孔CNT4中的每一个可包括由第一长边缘Edge(L)1、第二长边缘Edge(L)2和相邻的桥部BR围绕的区域。此外，与第二接触孔CNT2类似地，邻近第一长边缘Edge(L)1的边可平行(例如，基本平行)于邻近第二长边缘Edge(L)2的边。此外，邻近第一长边缘Edge(L)1的边可具有与邻近第二长边缘Edge(L)2的边相同(例如，基本相同)的长度。此外，邻近桥部BR的边可彼此平行(例如，基本平行)，并且可具有相同(例如，基本相同)的长度。当在隆起部的长边方向上的、接触孔CNT的邻近桥部BR的边之间的长度被限定为接触孔CNT的宽度时，第三接触孔CNT3和第四接触孔CNT4可具有与第二接触孔CNT2相同(例如，基本相同)的宽度。
第五接触孔CNT5可包括由第一长边缘Edge(L)1、第二长边缘Edge(L)2、第二短边缘Edge(S)2和第四桥部BR4围绕的区域。第五接触孔CNT5的与第一长边缘Edge(L)1邻近的边可与第五接触孔CNT5的与第二长边缘Edge(L)2邻近的边平行(例如，基本平行)。此外，第五接触孔CNT5的与第一长边缘Edge(L)1邻近的边可具有与第五接触孔CNT5的与第二长边缘Edge(L)2邻近的边相同(例如，基本相同)的长度。此外，第五接触孔CNT5的与第二短边缘Edge(S)2邻近的边可平行(例如，基本平行)于第五接触孔CNT5的与第四桥部BR4邻近的边。第五接触孔CNT5的与第二短边缘Edge(S)2邻近的边可具有与第五接触孔CNT5的与第四桥部BR4邻近的边相同(例如，基本相同)的长度。在这种情况中，第五接触孔CNT5可成形为如平行四边形。然而，本公开不限于这种情况，并且第五接触孔CNT5的与第一长边缘Edge(L)1邻近的边的长度也可不同于第五接触孔CNT5的与第二长边缘Edge(L)2邻近的边的长度。例如，第五接触孔CNT5的与第一长边缘Edge(L)1邻近的边可长于第五接触孔CNT5的与第二长边缘Edge(L)2邻近的边。在这种情况中，第五接触孔CNT5的与第二短边缘Edge(S)2邻近的边可以与第五接触孔CNT5的与第一长边缘Edge(L)1和第二长边缘Edge(L)2邻近的边垂直(例如，基本垂直)。
桥部BR可以是由第一长边缘Edge(L)1、第二长边缘Edge(L)2和相邻的接触孔CNT围绕的区域。此外，桥部BR可以是联接(例如，连接)彼此邻近的第一长边缘Edge(L)1和第二长边缘Edge(L)2的区域。
第一桥部BR1可包括由第一长边缘Edge(L)1、第二长边缘Edge(L)2、第一接触孔CNT1和第二接触孔CNT2围绕的区域。在第一桥部BR1中，邻近第一长边缘Edge(L)1的边可平行(例如，基本平行)于邻近第二长边缘Edge(L)2的边，且可具有与邻近第二长边缘Edge(L)2的边相同(例如，基本相同)的尺寸。此外，在第一桥部BR1中，邻近第一接触孔CNT1的边可平行(例如，基本平行)于邻近第二接触孔CNT2的边，且可具有与邻近第二接触孔CNT2的边相同(例如，基本相同)的尺寸。第一桥部BR1的边之间的平行关系和尺寸关系在第二桥部BR2至第四桥部BR4中也可相同(例如，基本相同)。在这种情况中，桥部BR(第一桥部BR1至第四桥部BR4)可具有平行四边形形状。此外，当在隆起部的长边方向上桥部BR的邻近接触孔CNT的边之间的长度被限定为桥部BR的宽度时，第一桥部BR1至第四桥部BR4可具有相同(例如，基本相同)的宽度。
虽然在当前实施方式中每个焊盘端子PE包括第一接触孔CNT1至第五接触孔CNT5以及第一桥部BR1至第四桥部BR4，但是其也可包括更少或更多的接触孔CNT和更少或更多的桥部BR。这里，全部的接触孔CNT和全部的桥部BR可具有平行四边形形状，并且可具有相同(例如，基本相同)的宽度。然而，本公开不限于这种情况，并且在与第一短边缘Edge(S)1和第二短边缘Edge(S)2邻近的接触孔CNT中，邻近第一长边缘Edge(L)1的边和邻近第二长边缘Edge(L)2的边可具有不同的长度。
隆起部可具有与隆起部所联接(例如，连接)的焊盘端子PE基本相同的形状。例如，联接至(例如，连接至)第一焊盘部分PP1的焊盘端子PE的隆起部可各自成形为如具有成角度的拐角的矩形或具有圆润拐角的矩形。联接至(例如，连接至)第二焊盘部分PP2和第三焊盘部分PP3的焊盘端子PE的隆起部可各自成形为如平行四边形。联接至(例如，连接至)焊盘端子PE的隆起部的短边和长边可短于焊盘端子PE的短边和长边。例如，每个焊盘端子PE的整体尺寸可大于每个隆起部的整体尺寸。这里，每个焊盘端子PE的长边可以比每个隆起部的长边长，以确保驱动构件300的移动。每个焊盘端子PE的长边LPE可以但不限于比每个隆起部的长边Lbump长1.5至2倍。
图10是图7的一个焊盘端子的沿着线X1-X1'、X2-X2'和X3-X3'截取的剖视图。图11是图7的另一焊盘端子PE的沿着线X1-X1'、X2-X2'和X3-X3'截取的剖视图。
如上所述，焊盘端子PE的第二焊盘电极130d的上表面可根据在第二焊盘电极130d下方是否有第三绝缘层163(见图5)而具有不同的高度。例如，下方定位有第三绝缘层163的第二焊盘电极130d的上表面可以比下方未定位有第三绝缘层163的第二焊盘电极130d的上表面在厚度方向上进一步突出。因此，第二焊盘电极130d的上表面可例如形成不均匀的结构，诸如多个突起部和多个凹陷部。在实施方式中，突起部可首先接触隆起部，并且凹陷部可不接触隆起部。焊盘端子PE的首先接触隆起部的区域可先于其他区域与隆起部具有摩擦。在首次接触之后，并未首先接触隆起部的其他区域(焊盘端子PE的凹陷部)可根据区域中的焊盘端子PE的厚度和形状而以不同方式与隆起部接触。
现将参照图6以及图8和图9更详细地描述超声振动的方向以及隆起部与焊盘端子PE之间的摩擦角度。为了便于描述，将利用图6的第二焊盘部分PP2的一个焊盘端子PE作为示例来描述图8。
图8和图9是用于示出在超声粘合时图7的一个焊盘端子PE的摩擦角度的视图。
在实施方式中，超声振动方向可与焊盘区域PA的中心线CL相同(例如，基本相同)。隆起部的长边的延伸方向可与超声振动方向不同。这里，在隆起部的长边的延伸方向与超声振动方向之间可形成第一倾斜角度θ1。例如，隆起部的长边的延伸方向与超声振动方向之间的第一倾斜角度θ1可以是-α。此外，在隆起部的长边的延伸方向和其中焊盘端子PE的桥部BR与相邻的接触孔CNT彼此接触的边的延伸方向之间可形成第二倾斜角度θ2。此外，在超声振动方向和其中焊盘端子PE的桥部BR与相邻的接触孔CNT彼此接触的边的延伸方向之间可形成第三倾斜角度θ3。
从隆起部的长边延伸的边和从其中焊盘端子PE的桥部BR与相邻的接触孔CNT彼此接触的边延伸的边可在第一接触点P1处相交，并且从其中焊盘端子PE的桥部BR与相邻的接触孔CNT彼此接触的边延伸的边和在超声振动方向上延伸的边可在第二接触点P2处相交。联接(例如，连接)第一接触点P1和第二接触点P2的边、从隆起部的长边延伸的边和在超声振动方向上延伸的边可形成包括第一倾斜角度θ1至第三倾斜角度θ3的三角形。因此，第一倾斜角度θ1至第三倾斜角度θ3的总和是180度。在当前实施方式中，第二倾斜角度θ2可以是隆起部与焊盘端子PE之间的摩擦角度θs(见图7)。不同的摩擦角度θs可导致隆起部与焊盘端子PE之间不同程度的摩擦，因此对粘合具有不同的效果。
此外，在焊盘端子PE的行方向上从第一接触点P1延伸的方向和其中焊盘端子PE的桥部BR与相邻的接触孔CNT彼此接触的边的延伸方向之间可形成第四倾斜角度θ4。此外，在焊盘端子PE的行方向上从第一接触点P1延伸的方向与超声振动方向之间可形成第五倾斜角度θ5。此外，在其中焊盘端子PE的桥部BR与相邻的接触孔CNT彼此接触的边的延伸方向和超声振动方向之间可形成第六倾斜角度θ6。
类似地，在焊盘端子PE的行方向上延伸的边、其中焊盘端子PE的桥部BR与相邻的接触孔CNT彼此接触的边以及在超声振动方向上延伸的边可形成包括第四倾斜角度θ4至第六倾斜角度θ6的三角形。在当前实施方式中，第四倾斜角度θ4可以是焊盘端子PE的桥部BR的图案角度θp。此外，第五倾斜角度θ5可以是直角。第六倾斜角度θ6可根据三角形内角定义而由第四倾斜角度θ4和第五倾斜角度θ5来限定。
参照上述的两个三角形，第三倾斜角度θ3可通过第六倾斜角度θ6来限定。因为第六倾斜角度θ6由第四倾斜角度θ4和第五倾斜角度θ5限定，所以第三倾斜角度θ3可通过第四倾斜角度θ4来限定。因此，在当前实施方式中，第一倾斜角度θ1、第二倾斜角度θ2和第三倾斜角度θ3的总和可等于第一倾斜角度θ1、第二倾斜角度θ2和第四倾斜角度θ4的总和的两倍。
如上所述，当隆起部和焊盘端子PE之间的摩擦角度θs不同时，隆起部和焊盘端子PE之间的摩擦程度不同，因此对粘合具有不同的效果。因此，重要的是在焊盘区域PA中的全部焊盘端子PE与隆起部之间保持相同(例如，基本相同)的摩擦角度θs。
在当前实施方式中，如果第二倾斜角度θ2(摩擦角度θs)固定，则第一倾斜角度θ1和第四倾斜角度θ4的总和可为恒定的。根据三角形的内角定义，第一角度θ1和第四倾斜角度θ4的总和可等于从90度减去第二倾斜角度θ2而获得的角度。例如，由中心线CL与隆起部的长边或焊盘端子PE的长边形成的角度以及焊盘端子PE的图案角度θp的总和可以是恒定的。类似地，在第三焊盘部分PP3的焊盘端子PE中，如在第二焊盘部分PP2的焊盘端子PE中那样，超声振动方向和隆起部的长边方向之间的第一倾斜角度θ1和焊盘端子PE的图案角度θp(第四倾斜角度θ4)的总和可以恒定。因此，当第一倾斜角度θ1(图6中的+α或-α的绝对值)增大时(例如，当第一倾斜角度θ1从中心线CL在顺时针方向上增大时)，每个焊盘端子PE的图案角度θp可减小。
现在将参照图12描述第一倾斜角度θ1与焊盘端子PE的图案角度θp之间的关系。
图12是在沿着图6的行延伸的方向上具有不同图案角度θp的焊盘端子PE的示意性平面图和图案角度θp的图形。
如上所述，第一倾斜角度θ1可随着距离中心线CL的距离增大而增大。例如，焊盘端子PE相对于中心线CL的倾斜程度可增大。因此，焊盘端子PE的图案角度θp可随着距离中心线CL的距离增大而减小。
在某些实施方式中，例如，在当前实施方式中，焊盘区域PA可包括在距离中心线CL相同(例如，基本相同)的距离处位于左侧和右侧上的焊盘端子PE。当位于中心线CL的右侧上的焊盘端子PE和位于中心线CL的左侧上的焊盘端子PE位于距离中心线CL相同(例如，基本相同)的距离处时，它们可具有相同(例如，基本相同)的第一倾斜角度θ1。因此，焊盘端子PE的图案角度θp可彼此相等。如图12中所示，焊盘端子PE的图案角度θp可随着距离中心线CL的距离增大而对称地(例如，基本对称地)减小。在当前实施方式中，焊盘端子PE的图案角度θp可连续地(例如，基本连续地)减小。焊盘端子PE的图案角度θp可从在中央处的焊盘端子PE的图案角度θp连续地(例如，基本连续地)减小。因此，一个行中的在最左边位置和最右边位置处的焊盘端子PE的图案角度θp可具有最小的图案角度θp。
如在当前实施方式中，如果全部焊盘端子PE的桥部BR形成为分别与粘合至焊盘端子PE的隆起部的长边保持恒定(例如，基本恒定)的摩擦角度θs，则在超声粘合期间焊盘区域PA中的全部焊盘端子PE与粘合至焊盘端子PE的隆起部之间的摩擦角度θs可相同(例如，基本相同)，从而防止或减少超声粘合质量的劣化。
如果按照以上参照图4描述的那样将驱动构件300的隆起部放置在每个焊盘端子PE上且之后在恒定(例如，基本恒定)的压力下执行超声处理，则在每个焊盘端子PE中的摩擦角度θs可能不同。因此，每个焊盘端子PE可接收不同的压应力和摩擦力。
然而，如果如图7中所示桥部BR形成在每个焊盘端子PE中，则每个焊盘端子PE与隆起部之间的摩擦角度θs可相同(例如，基本相同)，而与所施加的超声振动的方向无关。其结果是，可提高驱动构件300对焊盘区域PA的全部焊盘端子PE的粘合可靠性。
在下文中，将描述其他实施方式。在以下实施方式中，与上述实施方式的元件相同的元件将由相同的附图标记指示，并且将省略或简要地提供元件的描述。
图13是根据实施方式的在第一方向DR1(见图1)上具有不同图案角度θp的焊盘端子PE的示意性平面图和沿着第一方向DR1的图案角度θp的图形。图14是根据实施方式的两个焊盘端子PE和分别联接至(例如，连接至)焊盘端子PE的两个隆起部的放大图。图15是图14的一个焊盘端子PE的沿着线X4-X4'、X5-X5'和X6-X6'截取的剖视图。图16是图14的另一个焊盘端子PE的沿着线X4-X4'、X5-X5'和X6-X6'截取的剖视图。
参照图13至图16，根据当前实施方式的显示设备与图6至图12的实施方式的不同之处在于，其在第一子焊盘部分SUB1(未示出)的左侧和右侧上具有多个子焊盘部分SUB(未示出)，其中，子焊盘部分SUB具有相同(例如，基本相同)的图案角度θp。
在某些实施方式中，例如，根据当前实施方式的显示设备可包括多个子焊盘部分SUB。每个子焊盘部分SUB可包括多个焊盘端子PE。属于相同的子焊盘部分SUB的焊盘端子PE可相对于中心线CL具有相同(例如，基本相同)的倾斜度。如在先前实施方式中描述的，如果焊盘端子PE相对于中心线CL的倾斜度相同(例如，基本相同)，则焊盘端子PE的图案角度θp可彼此相等。因此，属于相同的子焊盘部分SUB的焊盘端子PE可具有相同(例如，基本相同)的图案角度θp。虽然在附图中仅示出了五个子焊盘部分SUB，但是本公开不限于这种情况。例如，第一子焊盘部分SUB1与第二子焊盘部分SUB2之间还可进一步包括多个子焊盘部分SUB，并且第一子焊盘部分SUB1与第三子焊盘部分SUB3之间可进一步包括多个子焊盘部分SUB。
如图13中所示，焊盘端子PE的图案角度θp可随着距离中心线CL的距离增大而对称地(例如，基本对称地)减小。在当前实施方式中，焊盘端子PE的图案角度θp可随着距离焊盘区域PA的中央的距离增大而间断地减小。
如在当前实施方式中，如果全部焊盘端子PE的桥部BR形成为分别与粘合至焊盘端子PE的隆起部的长边保持恒定(例如，基本恒定)的摩擦角度θs，则在超声粘合期间焊盘区域PA中的全部焊盘端子PE与粘合至焊盘端子PE的隆起部之间的摩擦角度θs可相同(例如，基本相同)，从而防止或减少超声粘合质量的劣化。
图17是根据实施方式的显示设备的平面布局图。图18是根据实施方式的焊盘区域PA的多个焊盘端子PE的示意性布局图。图19是根据实施方式的两个焊盘端子PE的放大图。图20是图19的一个焊盘端子PE的沿着线X7-X7'、X8-X8'和X9-X9'截取的剖视图。图21是图19的另一个焊盘端子PE的沿着线X7-X7'、X8-X8'和X9-X9'截取的剖视图。
图17至图21的实施方式与图5至图9的实施方式的不同之处在于驱动构件300b(未示出)是玻璃上芯片(COG)。
在某些实施方式中，基底衬底101b可以是由玻璃、石英等制成的刚性衬底。
同样地，在当前实施方式中，如果通过调整每个焊盘端子PE的图案角度θp在焊盘区域PA中的全部焊盘端子PE与分别粘合至焊盘端子PE的隆起部之间保持相同(例如，基本相同)的摩擦角度，则可在没有任何根据焊盘区域PA中的位置的差异(或基本无任何差异)的情况下实现均匀(例如，基本均匀)的粘合，并且可提高驱动构件300b对焊盘端子PE的粘合可靠性。
图22是根据实施方式的显示设备的平面布局图。图23是根据实施方式的显示设备的示意性局部剖视图。图24是根据实施方式的焊盘区域PA的多个焊盘端子PE的示意性布局图。图25是根据实施方式的两个焊盘端子PE的放大图。图26是图25的一个焊盘端子PE的沿着线X10-X10'、X11-X11'和X12-X12'截取的剖视图。图27是图25的另一个焊盘端子PE的沿着线X10-X10'、X11-X11'和X12-X12'截取的剖视图。
参照图22至图27，根据当前实施方式的显示设备与图5至图9的实施方式的不同之处在于驱动构件300c(未示出)是膜上芯片(COF)。
在某些实施方式中，印刷电路板PCB可位于基底衬底101c的焊盘区域PA上，且驱动构件300c可位于印刷电路板PCB上。其上定位有驱动构件300c的印刷电路板PCB可在与显示方向相反的方向上弯曲，且可附接到显示设备的基底衬底101c。
同样地，在当前实施方式中，如果全部焊盘端子PE的桥部BR形成为分别与粘合至焊盘端子PE的隆起部的长边保持恒定(例如，基本恒定)的摩擦角度θs，则在超声粘合期间焊盘区域PA中的全部焊盘端子PE与粘合至焊盘端子PE的隆起部之间的摩擦角度θs可相同(例如，基本相同)，从而防止或减少超声粘合质量的劣化。
根据实施方式，可提供具有高粘合可靠性的显示设备。
然而，本公开的实施方式的效果不限于本文中阐述的效果。通过参照权利要求及其等同，实施方式的以上及其他效果将对实施方式所属技术领域的普通技术人员变得更明显。
应理解，虽然术语“第一”、“第二”、“第三”等可在本文中用于描述各种元件、组件、区域、层和/或区段，但是这些元件、组件、区域、层和/或区段不应受这些术语限制。这些术语用于将一个元件、组件、区域、层或区段与另一元件、组件、区域、层或区段区分开。因此，在不脱离本公开的精神和范围的情况下，下面描述的第一元件、第一组件、第一区域、第一层或第一区段可被称为第二元件、第二组件、第二区域、第二层或第二区段。
为了便于描述，本文可使用诸如“下面”、“下方”、“下部”、“之下”、“上方”、“上部”等空间相对术语来描述如附图中所示的一个元件或特征与另一元件(多个元件)或另一特征(多个特征)的关系。应理解，除了附图中所绘制的定向之外，空间相对术语旨在涵盖设备在使用中或在操作中的不同定向。例如，如果附图中的设备翻转，则描述为位于其它元件或特征“下方”或“下面”或“之下”的元件将定向成在所述其他元件或特征“上方”。因此，示例术语“下方”和“之下”可涵盖上方和下方两种定向。设备可以以其它方式定向(例如，旋转90度或者处于其他定向)且本文所使用的空间相对描述语应相应地进行解释。
本文中所使用的术语仅是出于描述具体实施方式的目的，而并非旨在限制本公开。如本文所使用的那样，除非上下文清楚地另行指出，否则单数形式“一”和“一个”旨在也包括复数形式。还应理解，术语“包括(comprises)”、“包括(comprising)”、“包括(includes)”和“包括(including)”当在该说明书中使用时指出所阐述的特征、整体、动作、操作、元件和/或组件的存在，但是不排除一个或多个其它特征、整体、动作、操作、元件、组件和/或其组合的存在或添加。如本文所使用的那样，术语“和/或”包括相关所列项目中的一个或多个的任何和全部组合。诸如“中至少之一”的表达在处于元件列表之后时修饰整个列表的元件，而不修饰列表中的个别元件。
如本文所使用的那样，术语“基本”、“约”和类似的术语用作近似术语而不用作程度术语，且旨在为将由本领域普通技术人员识别的测量值或计算值的固有偏差留出余量。此外，当描述本公开的实施方式时，“可”的使用表示本公开的一个或多个实施方式。如本文所使用的那样，可认为术语“使用(use)”、“使用(using)”和“使用(used)”分别与术语“利用(utilize)”、“utilizing(利用)”和“利用(utilized)”同义。另外，术语“示例性”旨在表示示例或例示。
另外，本文所记载的任何数值范围旨在包括所记载的范围内所包含的相同数值精度的全部子范围。例如，“1.0至10.0”的范围旨在包括所记载的最小值1.0与所记载的最大值10.0之间(且包括所记载的最小值1.0和所记载的最大值10.0)的全部子范围，即，例如具有等于或大于1.0的最小值且等于或小于10.0的最大值，诸如2.4至7.6。本文所记载的任何最大数值限制旨在包括其中所包含的全部较小的数值限制，并且本说明书中所记载的任何最小的数值限制旨在包括其中所包含的全部较大的数值限制。因此，申请人保留修改本说明书(包括权利要求)的权利以明确地记载本文中明确记载的范围内所包含的任何子范围。
虽然已经为了说明的目的公开了本公开的实施方式，但是本领域技术人员将理解本公开不限于所公开的实施方式，而是相反，本公开旨在覆盖所附权利要求及其等同的范围和精神内所包括的各种修改、添加、替换和等同布置。

Claims (20)

1.电子设备，包括：
衬底；以及
焊盘区域，位于所述衬底上，
其中，所述焊盘区域包括：
第一焊盘部分，包括第一焊盘端子；
第二焊盘部分，在第一方向上位于所述第一焊盘部分的一侧上且包括第二焊盘端子；以及
第三焊盘部分，在所述第一方向上位于所述第一焊盘部分的另一侧上且包括第三焊盘端子，
其中，所述第一焊盘端子、所述第二焊盘端子和所述第三焊盘端子中的每个焊盘端子包括第一长边、面对所述第一长边的第二长边和从所述第一长边延伸至所述第二长边的至少一个桥部，
其中，所述第一焊盘端子的所述第一长边在与所述第一方向交叉的第二方向上延伸，由所述第二焊盘端子的所述第一长边和所述第二方向形成的角度与由所述第三焊盘端子的所述第一长边和所述第二方向形成的角度具有不同的正负号，以及
其中，由所述第一焊盘端子的所述桥部的延伸方向和所述第一方向形成的第一角度大于由所述第二焊盘端子的所述桥部的延伸方向和所述第一方向形成的第二角度以及由所述第三焊盘端子的所述桥部的延伸方向和所述第一方向形成的第三角度。
2.如权利要求1所述的电子设备，其中，每个焊盘端子的所述桥部设置为多个桥部，且每个焊盘端子包括第一导电图案、位于所述第一导电图案上且包括接触孔的绝缘层以及位于所述绝缘层上且通过所述接触孔电联接至所述第一导电图案的第二导电图案，以及
其中，所述第二导电图案从所述第一导电图案的侧表面向外延伸，以及所述接触孔位于每个焊盘端子中的相邻的桥部之间。
3.如权利要求2所述的电子设备，其中，所述第二导电图案包括表面不平整部，所述表面不平整部具有彼此电联接的突起部和凹陷部。
4.如权利要求3所述的电子设备，其中，所述第二导电图案包括在厚度方向上与每个焊盘端子的所述桥部重叠的第一区域和在所述厚度方向上不与每个焊盘端子的所述桥部重叠的第二区域，以及
其中，所述第二导电图案的在所述第一区域中的上表面在所述厚度方向上比所述第二导电图案的在所述第二区域中的上表面进一步突出。
5.如权利要求4所述的电子设备，其中，所述第一焊盘部分的所述第一焊盘端子具有矩形形状，以及所述第二焊盘部分的所述第二焊盘端子和所述第三焊盘部分的所述第三焊盘端子各自具有平行四边形形状。
6.如权利要求2所述的电子设备，还包括附接至所述衬底的所述焊盘区域的驱动构件，其中，所述驱动构件包括电联接至每个焊盘端子的隆起部。
7.如权利要求6所述的电子设备，其中，每个焊盘端子和所述隆起部彼此直接接触。
8.如权利要求7所述的电子设备，其中，每个焊盘端子和所述隆起部通过超声粘合在一起。
9.如权利要求8所述的电子设备，其中，所述第一焊盘部分的所述第一焊盘端子具有矩形形状，所述第二焊盘部分的所述第二焊盘端子和所述第三焊盘部分的所述第三焊盘端子各自具有平行四边形形状，联接至所述第一焊盘端子的隆起部具有矩形形状，并且联接至所述第二焊盘端子的隆起部和所述第三焊盘端子的隆起部各自具有平行四边形形状。
10.如权利要求9所述的电子设备，其中，每个隆起部包括第三长边，以及每个焊盘端子的所述第一长边是每个所述隆起部的所述第三长边的至少1.5倍。
11.如权利要求2所述的电子设备，还包括附接至所述衬底的所述焊盘区域的基底膜，
其中，所述基底膜包括位于所述基底膜上的驱动构件和联接至每个焊盘端子的隆起部。
12.如权利要求11所述的电子设备，其中，每个焊盘端子和所述隆起部彼此接触。
13.如权利要求1所述的电子设备，其中，所述焊盘区域包括基于所述第二方向将所述焊盘区域二等分的中心线，以及所述第二焊盘部分相对于所述中心线与所述第三焊盘部分对称。
14.如权利要求13所述的电子设备，还包括附接至所述衬底的所述焊盘区域的驱动构件，
其中，所述驱动构件包括电联接至每个焊盘端子的隆起部。
15.如权利要求14所述的电子设备，其中，每个焊盘端子和所述隆起部彼此直接接触。
16.如权利要求15所述的电子设备，其中，每个焊盘端子和所述隆起部通过超声粘合在一起。
17.显示设备，包括：
包括薄膜晶体管的显示区域和位于所述显示区域周围的非显示区域；
衬底；
第一导电层，位于所述衬底上；
第一绝缘层，位于所述第一导电层上；
第二导电层，位于所述第一绝缘层上；
第二绝缘层，位于所述第二导电层上；
第三导电层，位于所述第二绝缘层上，
其中，所述第一导电层包括所述显示区域中的所述薄膜晶体管的栅电极，所述第二导电层包括第一焊盘电极，以及所述第三导电层包括所述显示区域中的所述薄膜晶体管的源电极和漏电极以及位于所述衬底上的焊盘区域中的第二焊盘电极，以及
其中，所述第一焊盘电极和所述第二焊盘电极在厚度方向上重叠以彼此电联接，所述第二焊盘电极在所述厚度方向上包括突起部和凹陷部，
所述显示设备还包括：所述焊盘区域，所述焊盘区域包括：
第一焊盘部分，包括第一焊盘端子；
第二焊盘部分，在第一方向上位于所述第一焊盘部分的一侧上且包括第二焊盘端子；以及
第三焊盘部分，在所述第一方向上位于所述第一焊盘部分的另一侧上且包括第三焊盘端子，
其中，所述第一焊盘端子、所述第二焊盘端子和所述第三焊盘端子中的每个焊盘端子包括第一长边、面对所述第一长边的第二长边以及从所述第一长边延伸至所述第二长边的至少一个桥部，
其中，所述第一焊盘端子的所述第一长边在与所述第一方向交叉的第二方向上延伸，由所述第二焊盘端子的所述第一长边和所述第二方向形成的角度与由所述第三焊盘端子的所述第一长边和所述第二方向形成的角度具有不同的正负号，以及
其中，由所述第一焊盘端子的所述桥部的延伸方向和所述第一方向形成的第一角度大于由所述第二焊盘端子的所述桥部的延伸方向和所述第一方向形成的第二角度以及由所述第三焊盘端子的所述桥部的延伸方向和所述第一方向形成的第三角度。
18.如权利要求17所述的显示设备，还包括附接至所述衬底的所述焊盘区域的驱动构件，
其中，所述驱动构件包括电联接至每个焊盘端子的隆起部，以及每个焊盘端子和所述隆起部彼此直接接触。
19.如权利要求18所述的显示设备，其中，每个焊盘端子和所述隆起部通过超声粘合在一起。
20.如权利要求17所述的显示设备，还包括位于所述非显示区域和所述显示区域之上且联接至每个焊盘端子的信号布线。
CN201910398962.XA 2018-05-14 2019-05-14 显示设备 Active CN110491904B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0054818 2018-05-14
KR1020180054818A KR102507222B1 (ko) 2018-05-14 2018-05-14 표시 장치

Publications (2)

Publication Number Publication Date
CN110491904A true CN110491904A (zh) 2019-11-22
CN110491904B CN110491904B (zh) 2024-04-09

Family

ID=68463310

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910398962.XA Active CN110491904B (zh) 2018-05-14 2019-05-14 显示设备

Country Status (3)

Country Link
US (1) US11031446B2 (zh)
KR (1) KR102507222B1 (zh)
CN (1) CN110491904B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111951682A (zh) * 2020-08-24 2020-11-17 厦门天马微电子有限公司 显示面板及显示装置
EP4145513A1 (en) * 2021-08-27 2023-03-08 Samsung Display Co., Ltd. Display panel and display device including the same
WO2023159513A1 (zh) * 2022-02-25 2023-08-31 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109065616B (zh) * 2018-08-06 2022-01-04 武汉华星光电半导体显示技术有限公司 柔性显示面板及制造方法
CN110649040B (zh) * 2019-09-19 2022-04-26 武汉华星光电半导体显示技术有限公司 阵列基板
KR20210060732A (ko) * 2019-11-18 2021-05-27 삼성디스플레이 주식회사 표시 장치의 제조 방법
US11177230B2 (en) * 2020-01-08 2021-11-16 Novatek Microelectronics Corp. Electronic device including at least one row of bumps
US11500433B2 (en) * 2020-01-14 2022-11-15 Au Optronics Corporation Flexible electronic device
KR20220016407A (ko) 2020-07-31 2022-02-09 삼성디스플레이 주식회사 디스플레이 장치
KR20220060021A (ko) * 2020-11-02 2022-05-11 삼성디스플레이 주식회사 디스플레이 장치
KR20220097712A (ko) * 2020-12-30 2022-07-08 삼성디스플레이 주식회사 표시 장치
TWI830563B (zh) * 2022-12-30 2024-01-21 友達光電股份有限公司 電子裝置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040070057A1 (en) * 2002-09-30 2004-04-15 Kazuaki Yoshiike COF tape carrier, semiconductor element, COF semiconductor device, and method for manufacturing of COF semiconductor device
CN103187430A (zh) * 2011-12-28 2013-07-03 三星显示有限公司 显示装置
CN104123902A (zh) * 2013-04-29 2014-10-29 三星显示有限公司 显示面板、包括该显示面板的电子装置及其接合方法
US20150103500A1 (en) * 2013-04-29 2015-04-16 Samsung Display Co., Ltd. Electronic component, electric device including the same, and bonding method thereof
KR20150054454A (ko) * 2013-11-12 2015-05-20 삼성디스플레이 주식회사 표시패널 및 이를 포함하는 전자기기
CN107591424A (zh) * 2016-07-08 2018-01-16 三星显示有限公司 显示装置
CN107623018A (zh) * 2016-07-13 2018-01-23 三星显示有限公司 高分辨率显示装置
CN107680986A (zh) * 2016-08-02 2018-02-09 三星显示有限公司 显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000306957A (ja) 1999-04-21 2000-11-02 Tdk Corp 超音波ボンディング実装方法及び超音波ボンディング装置
JP2002158258A (ja) 2000-11-17 2002-05-31 Sony Corp 半導体装置、及び半導体装置の製造方法
JP2002261116A (ja) 2000-12-25 2002-09-13 Hitachi Ltd 半導体装置およびその製造方法ならびに半導体製造装置
JP4308444B2 (ja) 2001-02-23 2009-08-05 パナソニック株式会社 部品接合装置
JP4636850B2 (ja) 2004-10-29 2011-02-23 富士通株式会社 電子部品の実装方法
KR20080053593A (ko) * 2006-12-11 2008-06-16 삼성전자주식회사 표시 패널 및 그 제조 방법
JP2010258302A (ja) 2009-04-27 2010-11-11 Texas Instr Japan Ltd 超音波フリップチップ実装方法およびそれに用いられる基板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040070057A1 (en) * 2002-09-30 2004-04-15 Kazuaki Yoshiike COF tape carrier, semiconductor element, COF semiconductor device, and method for manufacturing of COF semiconductor device
CN103187430A (zh) * 2011-12-28 2013-07-03 三星显示有限公司 显示装置
CN104123902A (zh) * 2013-04-29 2014-10-29 三星显示有限公司 显示面板、包括该显示面板的电子装置及其接合方法
US20150103500A1 (en) * 2013-04-29 2015-04-16 Samsung Display Co., Ltd. Electronic component, electric device including the same, and bonding method thereof
KR20150054454A (ko) * 2013-11-12 2015-05-20 삼성디스플레이 주식회사 표시패널 및 이를 포함하는 전자기기
CN107591424A (zh) * 2016-07-08 2018-01-16 三星显示有限公司 显示装置
CN107623018A (zh) * 2016-07-13 2018-01-23 三星显示有限公司 高分辨率显示装置
CN107680986A (zh) * 2016-08-02 2018-02-09 三星显示有限公司 显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111951682A (zh) * 2020-08-24 2020-11-17 厦门天马微电子有限公司 显示面板及显示装置
CN111951682B (zh) * 2020-08-24 2022-05-17 厦门天马微电子有限公司 显示面板及显示装置
EP4145513A1 (en) * 2021-08-27 2023-03-08 Samsung Display Co., Ltd. Display panel and display device including the same
WO2023159513A1 (zh) * 2022-02-25 2023-08-31 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Also Published As

Publication number Publication date
KR20190130699A (ko) 2019-11-25
KR102507222B1 (ko) 2023-03-07
US11031446B2 (en) 2021-06-08
US20190348485A1 (en) 2019-11-14
CN110491904B (zh) 2024-04-09

Similar Documents

Publication Publication Date Title
CN110491904A (zh) 显示设备
US11791253B2 (en) Display device
US11239306B2 (en) Electronic panel, display device, and method for manufacturing the display device
CN107492565B (zh) 显示装置
KR102511074B1 (ko) 표시 장치
US10892313B2 (en) Display device
JP2018105976A (ja) 表示装置
KR102533660B1 (ko) 표시 장치
KR102654664B1 (ko) 유기 발광 표시 장치
KR20200102622A (ko) 표시 장치
KR20210041150A (ko) 표시 장치
US11696473B2 (en) Display device
CN112114694A (zh) 包括具有绝缘图案的触摸检测单元的显示装置
KR20200091060A (ko) 표시 장치
KR20210007072A (ko) 표시 장치
KR20210025167A (ko) 표시 장치
US20210399077A1 (en) Display device
KR20200130550A (ko) 표시 장치 및 표시 장치의 제조 방법
US11839111B2 (en) Display device having crack prevention portions on a side portion and method of fabricating the same
US20220231090A1 (en) Display device and method of manufacturing the same
CN114388573A (zh) 显示装置及用于制造显示装置的设备
KR20230115381A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20220012448A (ko) 표시 장치
KR20230090379A (ko) 표시패널 및 그의 제조방법
CN115207034A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant