KR102511074B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102511074B1
KR102511074B1 KR1020180053673A KR20180053673A KR102511074B1 KR 102511074 B1 KR102511074 B1 KR 102511074B1 KR 1020180053673 A KR1020180053673 A KR 1020180053673A KR 20180053673 A KR20180053673 A KR 20180053673A KR 102511074 B1 KR102511074 B1 KR 102511074B1
Authority
KR
South Korea
Prior art keywords
pad
conductive pattern
pad electrode
disposed
area
Prior art date
Application number
KR1020180053673A
Other languages
English (en)
Other versions
KR20190130091A (ko
Inventor
김병용
황정호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180053673A priority Critical patent/KR102511074B1/ko
Priority to US16/408,009 priority patent/US10886348B2/en
Publication of KR20190130091A publication Critical patent/KR20190130091A/ko
Application granted granted Critical
Publication of KR102511074B1 publication Critical patent/KR102511074B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H01L2224/16503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H01L2224/81825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 표시 영역 및 표시 영역 주변에 배치된 비표시 영역을 포함하는 표시 장치로서, 기판, 및 기판 상의 비표시 영역에 배치되고, 요부와 철부가 전기적으로 연결된 표면 요철을 포함하는 적어도 하나의 패드 단자를 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 더욱 구체적으로는 구동 부재가 부착된 표시 장치에 관한 것이다.
표시 장치는 데이터를 시각적으로 표시하는 장치이다. 이러한 표시 장치는 표시 영역과 비표시 영역으로 구획된 기판을 포함한다. 상기 표시 영역에서 상기 기판 상에는 화소가 배치되며, 상기 비표시 영역에서 상기 기판 상에는 패드(pad) 등이 배치된다. 상기 패드에는 구동 회로 등이 장착되어 상기 화소에 구동 신호를 전달한다.
구동 회로는 복수의 범프를 포함하고, 각 범프는 서로 분리된 패드에 본딩될 수 있다. 구동 회로를 패드에 접속시킬 때 스트레스가 가해지는데, 여러 패드에 균일한 스트레스를 가하지지 않으면 본딩 불량이 발생할 수 있다.
본 발명이 해결하고자 하는 과제는 패드의 본딩 신뢰성을 높일 수 있는 표시 장치를 제공하는데 있다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 표시 영역 및 상기 표시 영역 주변에 배치된 비표시 영역을 포함하는 표시 장치로서, 기판, 및 상기 기판 상의 상기 비표시 영역에 배치되고, 요부와 철부가 전기적으로 연결된 표면 요철을 포함하는 적어도 하나의 패드 단자를 포함한다.
상기 패드 단자는 제1 도전 패턴, 및 상기 제1 도전 패턴 상부에 배치되고, 상기 제1 도전 패턴과 전기적으로 연결된 제2 도전 패턴을 포함하되, 상기 제2 도전 패턴은 상기 제1 도전 패턴의 측면으로부터 외측으로 연장될 수 있다.
상기 패드 단자는 상기 제2 도전 패턴이 상기 제1 도전 패턴과 두께 방향으로 중첩하는 제1 영역, 및 상기 제2 도전 패턴이 상기 제1 도전 패턴과 비중첩하는 제2 영역을 포함하고, 상기 제1 영역에서 상기 제2 도전 패턴의 상면은 상기 제2 영역에서의 상기 제2 도전 패턴의 상면보다 두께 방향으로 돌출될 수 있다.
상기 패드 단자는 상기 제1 도전 패턴 하부에 배치된 제3 도전 패턴을 더 포함할 수 있다.
상기 제3 도전 패턴은 상기 제1 도전 패턴의 측면으로부터 외측으로 연장되고, 상기 제3 도전 패턴은 상기 제1 영역에서 상기 제1 도전 패턴과 접할 수 있다.
상기 제3 도전 패턴은 상기 제2 영역에서 상기 제2 도전 패턴과 접할 수 있다.
상기 패드 단자는 상기 제2 도전 패턴이 상기 제1 도전 패턴과 두께 방향으로 중첩하는 제1 영역, 및 상기 제2 도전 패턴이 상기 제1 도전 패턴과 비중첩하는 제2 영역을 포함하고, 상기 제1 영역에서 상기 제2 도전 패턴의 상면은 상기 표면 요철의 상기 철부를 이루고, 상기 제2 영역에서 상기 제2 도전 패턴의 상면은 상기 표면 요철의 상기 요부를 이룰 수 있다.
상기 제2 도전 패턴은 상기 제1 도전 패턴의 상면과 측면에 모두 접할 수 있다.
상기 제1 도전 패턴은 복수개이고, 상기 각 제1 도전 패턴은 서로 이격되어 배치되고, 하나의 상기 제2 도전 패턴이 상기 복수개의 제1 도전 패턴을 덮을 수 있다.
상기 패드 단자는 제1 도전 패턴, 상기 제1 도전 패턴의 상부에 배치되고 상기 제1 도전 패턴을 부분적으로 노출하는 개구를 포함하는 절연 패턴, 및 상기 복수의 절연 패턴 상에 배치되고 상기 개구를 통해 상기 제1 도전 패턴과 접하는 제2 도전 패턴을 포함할 수 있다.
상기 패드 단자는 상기 제2 도전 패턴이 상기 절연 패턴과 두께 방향으로 중첩하는 제1 영역, 및 상기 제2 도전 패턴이 상기 절연 패턴과 두께 방향으로 비중첩하는 제2 영역을 포함하고, 상기 제1 영역에서 상기 제2 도전 패턴의 상면은 상기 제2 영역에서의 상기 제2 도전 패턴의 상면보다 두께 방향으로 돌출될 수 있다.
상기 기판의 상기 비표시 영역에 부착되는 구동 부재를 더 포함하되, 상기 구동 부재는 상기 패드 단자와 전기적으로 접속하는 범프를 포함할 수 있다.
상기 패드 단자와 상기 범프는 서로 직접 접할 수 있다.
상기 패드 단자와 상기 범프는 초음파 접합될 수 있다.
상기 비표시 영역, 및 상기 표시 영역에 걸쳐 배치되고 상기 패드 단자와 연결된 신호 배선을 더 포함할 수 있다.
상기 표시 영역은 복수의 화소를 포함하고, 상기 각 화소는 적어도 하나의 박막 트랜지스터를 포함하고, 상기 신호 배선은 상기 박막 트랜지스터와 전기적으로 연결될 수 있다.
*상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 박막 트랜지스터를 포함하는 표시 영역, 및 상기 표시 영역 주변에 배치되고 패드 영역을 포함하는 비표시 영역을 포함하는 표시 장치로서, 기판, 상기 기판 상의 제1 도전층, 상기 제1 도전층 상의 제1 절연층, 상기 제1 절연층 상의 제2 도전층, 상기 제2 도전층 상의 제2 절연층, 및 상기 제2 절연층 상의 제3 도전층을 포함하고, 상기 제1 도전층은 상기 표시 영역의 상기 박막 트랜지스터의 게이트 전극, 및 상기 패드 영역에 배치된 제1 패드 전극을 포함하고, 상기 제2 도전층은 상기 패드 영역에 배치된 제2 패드 전극을 포함하고, 상기 제3 도전층은 상기 표시 영역의 상기 박막 트랜지스터의 소스/드레인 전극, 및 상기 패드 영역에 배치된 제3 패드 전극을 포함하되, 상기 제1 패드 전극, 상기 제2 패드 전극, 및 상기 제3 패드 전극은 두께 방향으로 중첩 배치되어 서로 전기적으로 연결되고, 상기 제3 패드 전극은 표면 요철을 포함한다.
상기 제2 패드 전극은 상기 제1 패드 전극, 및 상기 제3 패드 전극보다 크기가 작을 수 있다.
상기 기판의 상기 비표시 영역에 부착되는 구동 부재를 더 포함하되, 상기 구동 부재는 상기 패드 단자의 표면과 접하는 범프를 포함할 수 있다.
상기 제3 패드 전극과 상기 범프는 초음파 접합될 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면 본딩 신뢰성이 높은 표시 장치를 제공할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 평면 배치도이다.
도 2는 도 1의 II-II'선을 따라 절단한 단면도이다.
도 3은 도 2의 본딩부의 본딩 단계를 보여주는 단면도들이다.
도 4는 도 1의 IV-IV'선을 따라 절단한 단면도이다.
도 5는 도 1의 패드 단자의 평면도이다.
도 6은 일 실시예에 따른 도 5의 하나의 패드 단자를 확대한 도면이다.
도 7은 도 6의 Ⅶ-Ⅶ'선을 따라 절단한 단면도이다.
도 8은 도 6의 Ⅷ-Ⅷ'선을 따라 절단한 단면도이다.
도 9는 도 6의 Ⅸ-Ⅸ'선을 따라 절단한 단면도이다.
도 10은 다른 실시예에 따른 하나의 패드 단자를 확대한 평면도이다.
도 11은 도 10의 XI-XI'선을 따라 절단한 단면도이다.
도 12는 도 10의 XII- XII'선을 따라 절단한 단면도이다.
도 13은 도 10의 XⅢ-XⅢ'선을 따라 절단한 단면도이다.
도 14A는 또 다른 실시예에 따른 하나의 패드 단자를 확대한 평면도이다.
도 14B는 또 다른 실시예에 따른 하나의 패드 단자를 확대한 평면도이다.
도 15는 도 15의 XⅤ-XⅤ'를 따라 절단한 단면도이다.
도 16A은 또 다른 실시예에 따른 하나의 패드 단자를 확대한 평면도이다.
도 16B은 또 다른 실시예에 따른 하나의 패드 단자를 확대한 평면도이다.
도 17은 도 17의 XⅦ-XⅦ'를 따라 절단한 단면도이다.
도 18은 또 다른 실시예에 따른 하나의 패드 단자를 확대한 평면도이다.
도 19는 도 18의 XⅨ-XⅨ'를 따라 절단한 단면도이다.
도 20은 또 다른 실시예에 따른 하나의 패드 단자를 확대한 평면도이다.
도 21은 도 20의 XXI-XXI'를 따라 절단한 단면도이다.
도 22는 또 다른 실시예에 따른 표시 장치의 패드 영역의 단면도이다.
도 23은 하나의 패드 단자를 확대한 도면이다.
도 24는 도 23의 XXIV-XXIV'선을 따라 절단한 단면도이다.
도 25은 도 23의 XXV-XXV'선을 따라 절단한 단면도이다.
도 26은 도 23의 XXVI-XXVI'선을 따라 절단한 단면도이다.
도 27은 또 다른 실시예에 따른 하나의 패드 단자를 확대한 평면도이다.
도 28는 도 27의 XXVIII-XXVIII'선을 따라 절단한 단면도이다.
도 29은 또 다른 실시예에 따른 하나의 패드 단자를 확대한 평면도이다.
도 30은 도 29의 XXX-XXX'선을 따라 절단한 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다른 형태로 구현될 수도 있다. 즉, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위 뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
명세서 전체를 통하여 동일하거나 유사한 부분에 대해서는 동일한 도면 부호를 사용한다.
표시장치는 동영상이나 정지영상을 표시하는 장치로서, 표시장치는 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 및 스마트 워치, 워치 폰, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기 뿐만 아니라 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷 등의 다양한 제품의 표시 화면으로 사용될 수 있다.
*이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.
도 1은 일 실시예에 따른 표시 장치의 평면 배치도이다.
도 1을 참조하면, 표시 장치(1)는 화상을 표시하는 표시 영역(DA)과, 표시 영역(DA)의 주변에 배치된 비표시 영역(NDA)을 포함한다. 표시 장치(1)는 평면상 모서리가 수직인 직사각형 또는 모서리가 둥근 직사각형 형상일 수 있다. 표시 영역(DA)의 평면 형상은 이에 제한되는 것은 아니고, 원형, 타원형이나 기타 다양한 형상을 가질 수 있다.
표시 장치(1)는 화면을 표시하는 표시 패널(100) 및 표시 패널(100)에 부착되어 표시 패널(100)의 화소 회로를 구동하는 구동 부재(260)를 포함할 수 있다.
표시 패널(100)은 예를 들어, 유기 발광 표시 패널이 적용될 수 있다. 이하의 실시예에서는 표시 패널로 유기 발광 표시 패널이 적용된 경우를 예시하지만, 이에 제한되지 않고, 액정 디스플레이(liquid crystal display, LCD) 패널이나, 전계 방출 디스플레이(field emission display, FED) 패널이나, 전기 영동 장치 등 다른 종류의 표시 패널이 적용될 수도 있다.
표시 패널(100)은 표시 영역(DA)에 배치된 복수의 화소를 포함한다. 또한, 표시 패널(100)은 비표시 영역(NDA)에 배치된 패드 영역(PA)을 포함할 수 있다. 패드 영역(PA)은 표시 영역(DA)을 둘러싸는 비표시 영역(NDA) 중 표시 영역(DA)의 일측 방향에 위치할 수 있다. 예를 들어, 도 1에 예시된 바와 같이 패드 영역(PA)은 표시 영역의 하변에 인접하도록 배치될 수 있다. 패드 영역(PA)이 위치하는 비표시 영역(NDA)(도면에서 표시 영역의 하변 측)의 폭은 패드 영역(PA)이 위치하지 않는 다른 비표시 영역(NDA)(도면에서 표시 영역의 상변, 좌변, 우변 측)보다 클 수 있다.
몇몇 실시예에서, 표시 패널(100)은 벤딩 영역(BA)을 더 포함할 수 있다. 벤딩 영역(BA)은 복수의 화소들의 어레이와 패드 영역(PA) 사이에 배치될 수 있다. 벤딩 영역(BA)은 비표시 영역(NDA)에 위치할 수 있다. 표시 패널(100)은 벤딩 영역(BA)에 배치된 기준선인 벤딩 라인(BL)을 중심으로 일 방향으로 접힐 수 있다. 벤딩 라인(BL)은 표시 패널(100)의 하변(또는 상변)과 평행한 직선일 수 있다. 그러나, 이에 한정되는 것은 아니며, 표시 영역(DA)과 패드 영역(PA)은 벤딩 영역(BA)없이도 서로 연결될 수 있다. 즉, 표시 패널(100)은 벤딩 영역(BA)없이 표시 영역(DA)과 비표시 영역(NDA) 전체가 평탄할 수 있다.
비표시 영역(NDA)의 패드 영역(PA)은 복수개의 패드 단자(도 2의 'PE'참조)를 포함할 수 있다. 복수의 패드 단자(PE)는 표시 영역(DA)으로부터 연장된 배선(112)에 연결될 수 있다. 복수의 패드 단자(PE)에는 구동 부재(도 2의 '260'참조)가 부착될 수 있다.
도 2는 도 1의 II-II'선을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하여 구동 부재(260)에 대해 더욱 상세히 설명한다. 도 2에 도시된 바와 같이, 구동 부재(260)는 구동칩일 수 있다. 상기 구동칩은 예를 들어 칩 온 플라스틱(chip on plastic, COP)이나, 칩 온 글래스(chip on glass, COG)일 수 있다. 구동 부재(260)는 인쇄회로기판을 포함할 수도 있다. 이하에서는 구동 부재(260)로 구동칩이 적용된 경우를 예로 하여 설명한다.
구동 부재(260)는 회로 패턴(230)을 포함하는 구동 IC(220), 절연막(240) 및 구동 IC(220)의 하부에 배치된 복수개의 범프(250)를 포함할 수 있다. 절연막(240)은 회로 패턴(230)의 일부를 덮을 수 있다. 회로 패턴(230)은 범프(250)와 전기적으로 연결될 수 있다. 범프(250)는 금(Au), 니켈(Ni) 및 주석(Sn) 중 하나 이상으로 형성될 수 있다.
구동 부재(260)는 표시 패널(100)의 패드 영역(PA)에 부착될 수 있다. 구체적으로, 표시 패널(100)의 패드 영역(PA)에는 복수개의 패드 단자(PE)가 마련되고, 구동 부재(260)의 각 범프(250)가 표시 패널(100)의 각 패드 단자(PE)에 전기적으로 접속될 수 있다. 표시 패널(100)의 패드 단자(PE)에 대한 상세한 설명은 후술하기로 한다.
일 실시예에서, 구동 부재(260)의 범프(250)는 다른 층이나 구성의 개재없이 패드 단자(PE)에 직접 접하도록 결합될 수 있다. 이와 같은 구동 부재(260)의 범프(250)와 패드 단자(PE)의 직접적인 결합은 초음파 본딩을 통해 이루어질 수 있다. 구체적인 설명을 위해 도 3이 참조된다.
도 3은 일 실시예에 따른 초음파 본딩 과정을 나타낸 단면도들이다.
도 3에 도시된 바와 같이 구동 부재(260)의 범프(250)를 표시 패널(100)의 패드 단자(PE) 위에 위치시키고 일정한 가압하에 초음파 처리를 행하면 계면에서 마찰력이 발생하여 부분적으로 용융될 수 있고, 동시에 각 성분들이 서로를 향해 확산될 수 있다. 구체적으로, 구동 부재(260)의 범프(250)가 포함하는 성분들은 부분적으로 패드 단자(PE)로 확산될 수 있으며, 패드 단자(PE)가 포함하는 성분들은 부분적으로 구동 부재(260)의 범프(250)로 확산될 수 있다. 그 결과 패드 단자(PE)는 구동 부재(260)의 범프(250)가 포함하는 성분들이 확산된 일부 영역을 가질 수 있으며, 동시에 구동 부재(260)의 범프(250)는 패드 단자(PE)가 포함하는 성분들이 확산된 일부 영역을 가질 수 있다. 도 3의 우측에 도시된 것처럼 패드 단자(PE)의 범프(250)의 성분이 확산된 영역과 범프(250)의 패드 단자(PE)의 성분이 확산된 영역에서 범프(250)와 패드 단자(PE)가 상호 접하며 직접 결합할 수 있다. 직접 결합된 범프(250)와 패드 단자(PE)의 계면은 용융 및 응고를 거치면서 비평탄한 형상을 가질 수 있다. 또, 상호 성분들의 확산하면서 계면 부위에는 서로 다른 이종 물질들의 합금이 형성될 수 있다.
예시된 바와 달리, 구동 부재(260)의 범프(250)와 패드 단자(PE)는 이방성 도전필름을 통해 부착될 수도 있다.
이하, 상술한 표시 패널(100)의 단면 구조에 대해 더욱 상세히 설명한다.
도 4는 도 1의 IV-IV'선을 따라 절단한 단면도이다.
도 4를 참조하면, 표시 패널(100)은 베이스 기판(101), 베이스 기판(101) 상에 배치된 복수의 도전층, 복수의 절연층, 및 유기발광층을 포함한다.
더욱 구체적으로 설명하면, 베이스 기판(101)은 그 위에 배치되는 각 층들을 지지할 수 있다. 베이스 기판은 표시 영역(DA) 및 비표시 영역(NDA)에 걸쳐 배치될 수 있다. 베이스 기판(101)은 고분자 수지 등의 절연 물질로 이루어질 수 있다. 상기 고분자 물질의 예로는 폴리에테르술폰(polyethersulphone: PES), 폴리아크릴레이트(polyacrylate: PA), 폴리아릴레이트(polyarylate: PAR), 폴리에테르이미드(polyetherimide: PEI), 폴리에틸렌 나프탈레이트(polyethylene napthalate: PEN), 폴리에틸렌 테레프탈레이드(polyethylene terepthalate: PET), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리알릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(polycarbonate: PC), 셀룰로오스 트리아세테이트(cellulose triacetate: CAT), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 또는 이들의 조합을 들 수 있다. 베이스 기판(101)은 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수 있다. 플렉시블 기판을 이루는 물질의 예로 폴리이미드(PI)를 들 수 있지만, 이에 제한되는 것은 아니다. 베이스 기판(101)은 유리, 석영 등으로 이루어진 리지드(rigid) 기판일 수도 있다.
베이스 기판(101) 상에 버퍼층(102)이 배치될 수 있다. 버퍼층(102)은 표시 영역(DA)과 비표시 영역(NDA) 전체에 걸쳐 배치될 수 있다. 버퍼층(102)은 불순물 이온이 확산되는 것을 방지하고, 수분이나 외기의 침투를 방지하며, 표면 평탄화 기능을 수행할 수 있다. 버퍼층(102)은 베이스 기판(101)의 표시 영역(DA)과 비표시 영역(NDA) 대부분을 덮을 수 있다.
버퍼층(102)은 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 포함할 수 있다.
버퍼층(102) 상에는 반도체층(105)이 배치될 수 있다. 반도체층(105)은 박막 트랜지스터의 채널을 이룬다. 반도체층(105)은 표시 영역(DA)의 각 화소에 배치되고, 경우에 따라 비표시 영역(NDA)에도 배치될 수 있다. 도면에서는 비표시 영역(NDA) 중 패드 영역(PA)에는 반도체층(105)이 배치되지 않은 경우가 예시되어 있지만, 경우에 따라 패드 영역(PA)에도 반도체층(105)이 배치될 수 있다.
반도체층(105)은 소스/드레인 영역 및 활성 영역을 포함할 수 있다. 반도체층(105)은 다결정 실리콘을 포함할 수 있다. 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있다. 상기 결정화 방법의 예로는 RTA(rapid thermal annealing)법, SPC(solid phase crystallization)법, ELA(excimer laser annealing)법, MIC(metal induced crystallization)법, MILC(metal induced lateral crystallization)법, SLS(sequential lateral solidification)법 등을 들 수 있으나, 이에 제한되는 것은 아니다. 반도체층(105)에서 박막 트랜지스터(TFT)의 소스/드레인 전극(130a, 130b)과 연결되는 부위(소스/드레인 영역)에는 불순물 이온(PMOS 트랜지스터의 경우 p형 불순물 이온)이 도핑되어 있을 수 있다. 붕소b 등 3가 도펀트가 p형 불순물 이온으로 사용될 수 있다. 다른 실시예에서, 반도체층(105)은 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘이나, 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 예를 들어 인듐, 아연, 갈륨, 주석, 티타늄, 알루미늄, 하프늄(Hf), 지르코늄(Zr), 마그네슘(Mg) 등을 함유하는 이성분계 화합물(ABx), 삼성분계 화합물(ABxCy), 사성분계 화합물(ABxCyDz)을 포함할 수 있다. 일 실시예에서, 반도체층(105)은 ITZO(인듐, 주석, 티타늄을 포함하는 산화물)나 IGZO(인듐, 갈륨, 주석을 포함하는 산화물)를 포함할 수 있다.
반도체층(105) 상에는 제1 절연층(161)이 배치될 수 있다. 제1 절연층(161)은 대체로 표시 영역(DA)과 비표시 영역(NDA)를 포함하는 베이스 기판(101)의 전체면에 걸쳐 배치될 수 있다.
제1 절연층(161)은 게이트 절연 기능을 갖는 게이트 절연막일 수 있다.
제1 절연층(161)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들면, 제1 절연층(161)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 도면에서는 제1 절연층(161)이 단일막으로 이루어져 있음을 도시하였으나, 경우에 따라 제1 절연층(161)은 서로 다른 물질의 적층막으로 이루어진 다층막일 수 있다.
제1 절연층(161) 상에는 제1 게이트 도전층(110)이 배치될 수 있다. 일 실시예에서 제1 게이트 도전층(110)은 박막 트랜지스터(TFT)의 게이트 전극(110a), 유지 커패시터(Cst)의 제1 전극(110b) 및 제1 패드 전극(110c)을 포함할 수 있다. 뿐만 아니라, 제1 게이트 도전층(110)은 게이트 전극(110a)에 주사 신호를 전달하는 주사 신호선을 더 포함할 수 있다.
박막 트랜지스터(TFT)의 게이트 전극(110a), 유지 커패시터(Cst)의 제1 전극(110b) 및 제1 패드 전극(110c)은 동일한 공정 하에서 동일한 물질로 형성될 수 있다. 일례로, 제1 게이트 도전층(110)은 각각 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 또한, 도면에서는 제1 게이트 도전층(110)이 단일막인 경우만을 도시하였으나, 경우에 따라, 제1 게이트 도전층(110)은 다층막으로 형성될 수 있다. 이 경우, 제1 게이트 도전층(110)의 다층막은 상술한 금속 중 서로 다른 금속의 적층막으로 형성될 수 있다.
제1 게이트 도전층(110) 상에는 제2 절연층(162)이 배치될 수 있다. 제2 절연층(162)은 표시 영역(DA)과 비표시 영역(NDA)에 걸쳐 배치되되, 패드 영역(PA)에는 배치되지 않을 수 있다.
제2 절연층(162)은 제1 게이트 도전층(110)과 제2 게이트 도전층(120)을 절연시킬 수 있다. 제2 절연층(162)은 층간 절연막일 수 있다.
제2 절연층(162)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 하프늄 산화물, 알루미늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 아연 산화물 등의 무기 절연 물질이나 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다. 도면에서는 제2 절연층(162)이 단일막으로 도시되었으나, 이에 제한되는 것은 아니고 서로 다른 물질을 포함하는 적층막으로 이루어진 다층막일 수 있다.
도면에서는 제2 절연층(162)이 패드 영역(PA)에 배치되지 않고 제1 패드 전극(110c)을 노출시키는 것이 도시되었지만, 이에 제한되지 않고, 제2 절연층(162)은 제1 패드 전극(110c)을 부분적으로 덮도록 배치될 수도 있다.
제2 절연층(162) 상에는 제2 게이트 도전층(120)이 배치될 수 있다. 제2 게이트 도전층(120)은 유지 커패시터(Cst)의 제2 전극(120a)과 제2 패드 전극(120b)을 포함할 수 있다. 유지 커패시터(Cst)의 제2 전극(120a)은 제2 절연층(162)을 사이에 두고 제1 전극(110b)과 중첩할 수 있다. 즉, 제1 전극(110b)과 제2 전극(120a)은 제2 절연층(162)을 유전막으로 하는 유지 커패시터(Cst)를 이룰 수 있다.
제2 게이트 도전층(120)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 일 실시예에서, 제2 게이트 도전층(120)은 상술한 제1 게이트 도전층(110)과 동일한 물질로 이루어질 수 있다.
도면에서는 단일막의 제2 게이트 도전층(120)을 도시하였으나, 경우에 따라, 제2 게이트 도전층(120)은 다층막으로 이루어질 수도 있다.
제2 패드 전극(120b)은 패드 영역(PA)에 배치된다. 제2 패드 전극(120b)은 제1 패드 전극(110c)과 전기적으로 연결될 수 있다. 제2 패드 전극(120b)은 제1 패드 전극(110c) 상에 직접 배치될 수 있다.
제2 패드 전극(120b)은 제1 패드 전극(110c)보다 크기가 작을 수 있다. 그에 따라, 제1 패드 전극(110c)은 제2 패드 전극(120b)과 중첩되는 영역과 비중첩되는 영역을 포함할 수 있다. 제2 패드 전극(120b)이 제1 패드 전극(110c)과 중첩하는 영역은 제2 패드 전극(120b)이 배치되지 않은 영역에 비해 제2 패드 전극(120b)의 두께만큼 두께 방향으로 돌출하고, 그에 따라 단차가 형성될 수 있다.
제2 게이트 도전층(120) 상에는 제3 절연층(163)이 배치된다. 제3 절연층(163)은 제2 게이트 도전층(120)과 제1 소스/드레인 도전층(130)을 절연시킬 수 있다.
제3 절연층(163)은 대체로 표시 영역(DA)의 제2 게이트 도전층(120)을 덮으며, 비표시 영역(NDA)의 패드 영역(PA)에서 제2 패드 전극(120b) 및/또는 제1 패드 전극(110c)을 부분적으로 덮을 수 있다.
구체적으로, 패드 영역(PA) 상 제3 절연층(163)은 제2 패드 전극(120b) 및/또는 제1 패드 전극(110c)의 일부를 노출시키는 복수의 개구를 포함할 수 있다. 개구는 후술하는 제3 패드 전극(130d)을 제2 패드 전극(120b) 및/또는 제1 패드 전극(110c)과 전기적으로 연결하는 컨택홀의 역할을 할 수 있다. 개구는 제3 절연층(163)에 홀 형상으로 형성되거나, 제3 절연층(163)이 아일랜드 형상의 복수의 절연 패턴으로 분리되고 그 분리된 절연 패턴들 사이에 정의될 수 있다. 제3 절연층(163)의 개구에 대한 상세한 설명은 후술하기로 한다.
제3 절연층(163)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 하프늄 산화물, 알루미늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 아연 산화물 등의 무기 절연 물질이나 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다. 도면에서는 단일막으로 구성되는 제3 절연층(163)을 도시하였으나, 이에 제한되는 것은 아니고, 제3 절연층(163)은 다층막으로 구성될 수 있다.
제3 절연층(163) 상에는 제1 소스/드레인 도전층(130)이 배치될 수 있다. 일 실시예에서 제1 소스/드레인 도전층(130)은 박막 트랜지스터(TFT)의 소스 전극(SE, 130a), 드레인 전극(DE, 130b), 전원 전압 전극(130c) 및 제3 패드 전극(130d)을 포함할 수 있다. 박막 트랜지스터(TFT)의 소스 전극(SE, 130a)과 드레인 전극(DE, 130b)은 제3 절연층(163), 제2 절연층(162) 및 제1 절연층(161)을 관통하는 컨택홀을 통해 각각 반도체층(105)의 소스 영역 및 드레인 영역과 전기적으로 연결될 수 있다.
제3 패드 전극(130d)은 패드 영역(PA)에 배치된다. 제3 패드 전극(130d)은 제2 패드 전극(120b) 및 제1 패드 전극(110c)과 중첩할 수 있다. 제3 패드 전극(130d)은 패드 영역(PA)에서 제3 절연층(163) 상에 배치되는데, 제3 절연층(163)이 배치되지 않는 제3 절연층(163)의 개구를 통해 제2 패드 전극(120b) 및/또는 제1 패드 전극(110c)과 전기적으로 연결될 수 있다.
제3 패드 전극(130d)은 제2 패드 전극(120d)보다 크기가 클 수 있다. 제3 패드 전극(130d)의 크기는 제1 패드 전극(120d)과 실질적으로 동일할 수 있지만, 이에 제한되는 것은 아니다.
그에 따라, 제3 패드 전극(130d)은 제2 패드 전극(120b)과 중첩되는 영역과 비중첩되는 영역을 포함할 수 있다. 제3 패드 전극(130d)이 제2 패드 전극(120b)과 중첩하는 영역은 제2 패드 전극(120b)이 배치되지 않은 영역에 비해 제2 패드 전극(120b)의 두께만큼 두께 방향으로 돌출할 수 있다. 뿐만 아니라, 하부의 제3 절연층(163)이 위치하는 여부에 따라서도 제3 패드 전극(130d)의 두께 방향 돌출 정도는 달라질 수 있다. 그에 따라 하나의 패드 단자(PE) 내의 제3 패드 전극(130d)의 상면은 요부와 철부를 포함하면서, 요부와 철부가 전기적으로 연결된 표면 요철을 포함하게 된다.
제1 소스/드레인 도전층(130)의 상부에는 제1 비아층(171) 등이 적층되는데, 제1 소스/드레인 도전층(130)의 상부의 층들은 비표시 영역(DA)의 패드 영역(PA)에는 배치되지 않아, 제3 패드 전극(130d)을 노출할 수 있다. 상술한 구동 부재의 범프는 노출된 제3 패드 전극(130d)의 상면에 접속할 수 있다.
제1 소스/드레인 도전층(130)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 몰리브덴(Mo) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제1 소스/드레인 도전층(130)은 도면에 도시된 바와 같이 각각 단일막일 수 있다. 다만, 이에 제한되는 것은 아니고, 제1 소스/드레인 도전층(130)은 다층막일 수 있다. 예를 들어, 제1 소스/드레인 도전층(130)은 Ti/Al/Ti, Mo/Al/Mo, Mo/AlGe/Mo, Ti/Cu 등의 적층 구조로 형성될 수 있다.
제1 소스/드레인 도전층(130) 상에는 제1 비아층(171)이 배치될 수 있다. 제1 비아층(171)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다.
제1 비아층(171) 상에는 제2 소스/드레인 도전층(140)이 배치될 수 있다. 제2 소스/드레인 도전층(140)은 데이터 신호선(DL, 140a), 연결 전극(CE, 140b), 전원 전압 라인(140c)을 포함할 수 있다. 데이터 신호선(DL, 140a)은 제1 비아층(171)을 관통하는 컨택홀을 통해 박막 트랜지스터(TFT)의 소스 전극(130a)과 전기적으로 연결될 수 있다. 연결 전극(CE, 140b)은 제1 비아층(171)을 관통하는 컨택홀을 통해 박막 트랜지스터(TFT)의 드레인 전극(DE, 130b)과 전기적으로 연결될 수 있다. 전원 전압 라인(140c)은 제1 비아층(171)을 관통하는 컨택홀을 통해 전원 전압 전극(130c)과 전기적으로 연결될 수 있다.
제2 소스/드레인 도전층(140)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 몰리브덴(Mo) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제2 소스/드레인 도전층(140)이 단일막일 수 있지만, 이에 제한되는 것은 아니고, 다층막으로 이루어질 수도 있다. 예를 들어, 제2 소스/드레인 도전층(140)은 Ti/Al/Ti, Mo/Al/Mo, Mo/AlGe/Mo, Ti/Cu 등의 적층 구조로 형성될 수 있다.
제2 소스/드레인 도전층(140) 상에는 제2 비아층(172)이 배치된다. 제2 비아층(172)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다.
제2 비아층(172) 상에는 애노드 전극(ANO, 150)이 배치된다. 애노드 전극(150)은 제2 비아층(172)을 관통하는 컨택홀을 통해 연결 전극(140b)과 연결되고, 그를 통해 박막 트랜지스터(TFT)의 드레인 전극(130b)과 전기적으로 연결될 수 있다.
애노드 전극(150) 상에는 화소 정의막(164)이 배치될 수 있다. 화소 정의막(164)은 애노드 전극(150)을 노출하는 개구부를 포함할 수 있다. 화소 정의막(164)은 유기 절연 물질 또는 무기 절연 물질로 이루어질 수 있다. 일 실시예로, 화소 정의막(164)은 포토 레지스트, 폴리이미드계 수지, 아크릴계 수지, 실리콘 화합물, 폴리아크릴계 수지 등의 재료를 포함할 수 있다.
애노드 전극(150) 상면 및 화소 정의막(164)의 개구부 내에는 유기층(EL)이 배치될 수 있다. 도면에서는 유기층(EL)이 화소 정의막(164) 개구부 내에만 배치된 것으로 도시하였으나, 이에 제한되지 않고, 유기층(EL)은 화소 정의막(164)의 개구부에서 화소 정의막(164) 상면에까지 연장되어 배치될 수 있다.
유기층(EL)은 유기 발광층(EL1), 정공 주입/수송층(EL2), 전자 주입/수송층(EL3)을 포함할 수 있다. 도면에서는 정공 주입/수송층(EL2), 전자 주입/수송층(EL3)이 하나의 층으로 이루어진 경우를 예시하였지만, 각각 주입층과 수송층의 복수층이 적층될 수도 있다. 또, 정공 주입/수송층(EL2)과 전자 주입/수송층(EL3) 중 적어도 하나는 복수의 화소에 걸쳐 배치된 공통층일 수 있다.
유기층(EL)과 화소 정의막(164) 상에는 캐소드 전극(CAT, 160)이 배치된다. 캐소드 전극(160)은 복수의 화소에 걸쳐 배치된 공통 전극일 수 있다.
유기층(EL) 상에는 박막 봉지층(180)이 배치된다. 박막 봉지층(180)은 유기 발광 소자(OLED)를 덮을 수 있다. 박막 봉지층(180)은 무기막과 유기막이 교대로 적층된 적층막일 수 있다. 예컨대, 박막 봉지층(180)은 순차 적층된 제1 무기막(181), 유기막(182), 및 제2 무기막(183)을 포함할 수 있다.
박막 봉지층(180) 상에는 터치 부재(200)가 배치될 수 있다. 일 실시예에 있어서, 터치 부재(200)는 정전용량 타입(electrostatic capacitive type)일 수 있다. 터치 부재(200)는 박막 봉지층(180) 상에 별도의 접착층 없이 직접 배치될 수도 있고, 접착층을 통해 결합될 수도 있다.
이하, 일 실시예에 따른 패드 영역(PA)의 패드 단자(PE)의 구조에 관하여 자세히 설명하기로 한다.
도 5는 도 1의 패드 단자(PE)의 평면도이고, 도 6은 일 실시예에 따른 도 5의 하나의 패드 단자(PE)를 확대한 도면이고, 도 7은 도 6의 Ⅶ-Ⅶ'선을 따라 절단한 단면도이고, 도 8은 도 6의 Ⅷ-Ⅷ'선을 따라 절단한 단면도이고, 도 9는 도 6의 Ⅸ-Ⅸ'선을 따라 절단한 단면도이다.
도 5 내지 도 9를 참조하면, 패드 영역(PA)는 복수의 패드 단자(PE)를 포함한다. 각 패드 단자(PE)는 X, Y 방향으로 소정의 거리를 두고 이격하여 배치될 수 있다. 복수의 패드 단자(PE)는 표시 영역(DA)에서 연장하는 배선(미도시)을 통해 표시 영역(DA)과 전기적으로 연결될 수 있다.
각 패드 단자(PE)는 제1 패드 전극(110c), 제2 패드 전극(120b) 및 제3 패드 전극(130d)을 포함한다. 패드 단자(PE)에서 제2 패드 전극(120b)은 제1 패드 전극(110c)과 제3 패드 전극(130d)에 비해 작은 크기를 갖는다. 즉, 제1 패드 전극(110c)과 제3 패드 전극(130d)은 제2 패드 전극(120b)의 측면으로부터 외측으로 연장될 수 있다. 그에 따라 패드 단자(PE)는 제3 패드 전극(130d) 및/또는 제1 패드 전극(110c)은 배치되면서 동시에 제2 패드 전극(120b)이 배치된 영역과 제2 패드 전극(120b)이 배치되지 않은 영역을 포함할 수 있다. 패드 단자(PE)는 제2 패드 전극(120b)이 배치된 영역과 제2 패드 전극(120b)이 배치되지 않은 영역 사이에 제2 패드 전극(120b)의 두께에 상당하는 단차를 포함할 수 있다.
제3 절연층(163)은 복수개의 개구를 포함할 수 있다. 각 개구는 X 방향으로 연장되고, 복수의 개구가 Y 방향으로 나란히 배치될 수 있다.
복수개의 개구 사이에는 상기 개구에 비해 상부(두께 방향)로 돌출되는 볼록부가 형성될 수 있다. 일 실시예에서 상기 볼록부는 패터닝된 띠 형상을 가질 수 있다. 도면에서는 직선 형태의 띠 형상의 볼록부를 도시하였으나, 이에 제한되지 않고, 실질적으로 띠 형상으로 볼 수 있는 경우까지도 포함할 수 있다. '실질적으로 띠 형상'는 X 방향으로 연장되는 볼록부가 중간에 단절되지 않고 도면상 좌측의 제3 절연층(163)과 우측의 제3 절연층(163)과 연결된 구조를 가짐을 의미하며, 일례로 상기 볼록부가 커브형인 경우도 실질적으로 띠 형상으로 볼 수 있다. 상기 복수개의 개구는 제2 패드 전극(120b)이 배치된 영역과 제2 패드 전극(120b)이 배치되지 않은 영역에 걸쳐 배치될 수 있다.
도 7 내지 도 9에 도시된 바와 같이, 제2 패드 전극(120b)은 제1 패드 전극(110c) 상에 직접 배치될 수 있다. 그 결과, 제2 패드 전극(120b) 및 제3 절연층(163)의 상기 볼록부 상에 배치되는 제3 패드 전극(130d)은 제3 절연층(163)의 상기 볼록부 상에 배치되는 제3 패드 전극(130d)에 비해 제2 패드 전극(120b)의 두께(t2)만큼 Z 방향으로 돌출될 수 있다. 이와 유사하게, 제2 패드 전극(120b) 및 제3 절연층(163)의 상기 개구 상에 배치되는 제3 패드 전극(130d)은 제3 절연층(163)의 상기 개구 상에 배치되는 제3 패드 전극(130d)에 비해 제2 패드 전극(120b)의 두께(t2)만큼 Z 방향으로 돌출될 수 있다.
제1 패드 전극(110c)의 노출된 상면 및 제2 패드 전극(120b) 상에 제3 절연층(163)이 배치될 수 있다. 복수개의 개구와 복수개의 볼록부가 교차 반복되는 구조를 포함하는 제3 절연층(163)에 걸쳐 제3 패드 전극(130d)가 연장되어 배치될 수 있다. 도면에서는 제3 패드 전극(130d)이 제1 패드 전극(110c) 및 제3 절연층(163) 전체에 걸쳐 연장됨을 도시하였으나, 이에 제한되는 것은 아니고, 제2 패드 전극(120b)의 중심을 기준으로 제3 패드 전극(130d)이 제1 패드 전극(110c)과 직접 접촉하는 영역까지의 일부 제1 패드 전극(110c) 및 일부 제3 절연층(163) 상에 배치될 수 있다. 즉, 제2 패드 전극(120b)의 중심으로부터 제3 패드 전극(130d)이 제1 패드 전극(110c)과 직접 접촉하는 영역을 제외한 일부 영역에서 제3 패드 전극(130d)은 제1 패드 전극(110c) 및 제3 절연층(163)과 비중첩할 수 있다.
제3 절연층(163)의 복수개의 볼록부와 복수개의 개구가 교차 반복되는 구조로 인해, 제3 절연층(163) 상에 직접 배치되는 제3 패드 전극(130d)은 제3 절연층(163)의 상기 구조로 인해 소정의 요철 구조를 가질 수 있다. 구체적으로, 제2 패드 전극(120b) 및 제3 절연층(163)의 상기 볼록부 상에 배치되는 제3 패드 전극(130d)은 제2 패드 전극(120b) 및 제3 절연층(163)의 상기 개구 상에 배치되는 제3 패드 전극(130d)에 비해 상기 볼록부의 두께(t2)만큼 Z 방향으로 돌출될 수 있다.
제2 패드 전극(120b)이 배치되지 않은 영역에서 제3 패드 전극(130d)은 제1 패드 전극(110c)과 직접 전기적으로 연결될 수 있다. 또한, 제2 패드 전극(120b)이 배치된 영역에 있어, 상기 복수의 개구를 통해 제3 패드 전극(130d)은 제2 패드 전극(120b)의 노출된 상면에 직접 접촉하여 제2 패드 전극(120b)과 전기적으로 연결될 수 있다. 또한. 제3 패드 전극(130d)은 제1 패드 전극(110c) 상에 직접 배치된 제3 절연층(163)의 볼록부와 제2 패드 전극(120b) 상에 직접 배치된 제3 절연층(163)의 볼록부 사이의 개구에서 제1 패드 전극(110c) 및 제2 패드 전극(120b)과 동시에 접촉하여 전기적으로 연결될 수도 있다. 즉, 제3 패드 전극(130d)은 제1 패드 전극(110c) 및 제2 패드 전극(120b)과 전 영역에 걸쳐서 전기적으로 연결되는 것이 아니라 제3 절연층(163)의 일부를 제거한 복수의 개구를 통하여 연결될 수 있다.
이와 같이 제3 패드 전극(130d)이 표면 요철을 포함하는 경우, 패드 단자(PE)에 대한 구동 부재의 접합 신뢰성이 개선될 수 있다. 즉, 도 3을 참조하여 설명한 바와 같이 구동 부재의 범프를 패드 단자(PE) 위에 위치시키고 일정한 가압하에 초음파 처리를 행하는 경우, 도 5에 도시된 각 패드 단자(PE)마다 받게 되는 가압 스트레스 및 마찰력이 상이할 수 있다. 이것은 모든 패드 단자(PE)의 균일한 접합 신뢰성을 저해하는 원인이 될 수 있다.
본 실시예에서와 같이 패드 단자(PE)의 표면에 요철을 포함하면, 가압 스트레스가 철부에 집중되면서 철부에서의 마찰력이 증가하고, 그에 따라 제3 패드 전극(130d)과 범프가 잘 용융되면서 이들간의 결합이 잘 이루어질 수 있다. 따라서, 위치별 패드 단자(PE)에 따른 편차 없이 균일한 접합이 이루어질 수 있고, 구동 부재의 접합 신뢰성이 개선될 수 있다.
이하, 다른 실시예들에 대해 설명한다. 이하의 실시예에서 이미 설명한 실시예와 동일한 구성에 대해서는 동일한 참조 부호로서 지칭하고, 그 설명을 생략하거나 간략화한다.
도 10은 다른 실시예에 따른 하나의 패드 단자를 확대한 평면도이고, 도 11, 도 12, 도 13 각각은 도 10의 XI-XI', XII- XII', XⅢ-XⅢ'선을 따라 절단한 단면도이다.
도 10 내지 도 13을 참조하면, 본 실시예에 따른 표시 장치는 제3 절연층(163)의 볼록부가 패터닝된 아일랜드 형상을 가질 수 있다는 점에서 도 5 내지 도 9의 실시예와 차이가 있다.
더욱 구체적으로 설명하면, 제3 절연층(163)은 복수개의 개구를 포함하고 상기 복수개의 개구 사이에는 상기 복수개의 개구에 비해 상부로 돌출되는 볼록부가 형성될 수 있다. 상기 볼록부는 본 실시예에서 패터닝된 아일랜드 형상을 가질 수 있다. 도면에서는 상기 아일랜드 형상의 볼록부가 원형인 것만을 도시하였으나, 이에 제한되지 않고, 상기 복수개의 개구 사이에 배치되는 볼록부가 제1 패드 전극(110c) 및 제2 패드 전극(120b) 상에서 X, Y 방향으로 소정의 간격으로 이격되있으면 족하고, 상기 볼록부의 형상은 제한되지 않는다.
본 실시예의 경우에도, 패드 단자(PE)의 표면에 요철을 포함하면, 가압 스트레스가 철부에 집중되면서 철부에서의 마찰력이 증가하고, 그에 따라 제3 패드 전극(130d)과 범프가 잘 용융되면서 이들간의 결합이 잘 이루어질 수 있다. 따라서, 위치별 패드 단자(PE)에 따른 편차 없이 균일한 접합이 이루어질 수 있고, 구동 부재의 접합 신뢰성이 개선될 수 있다.
도 14는 또 다른 실시예에 따른 하나의 패드 단자(PE)를 확대한 평면도이고, 도 15는 또 다른 실시예에 따른 하나의 패드 단자(PE)를 확대한 평면도이고, 도 15는 도 15의 XⅤ-XⅤ'선을 따라 절단한 단면도이다.
도 14 내지 도 15의 실시예는 제1 패드 전극(110c) 상에 X 방향으로 제2 패드 전극(120b) 복수개가 배치될 수 있음을 예시한다.
더욱 구체적으로 설명하면, 도 14 내지 도 15에 도시된 바와 같이 표시 장치의 제2 패드 전극(120b)은 제1 패드 전극(110c) 상에 Y 방향보다 짧은 X 방향으로 제2 패드 전극(120b) 복수개가 배치될 수 있다. 도 14 및 도 15는 각각 제2 패드 전극(120b) 상에 X, Y 방향으로 연장되는 띠 형상의 요철 구조를 포함하는 표시 장치를 도시한다. 도면에서는 패드 영역(PA) 상에 2개의 제2 패드 전극(120b) 만을 도시하였으나, 이에 제한되는 것은 아니고, 2개 이상의 제2 패드 전극(120b)이 배치될 수 있다. Y 방향보다 짧은 X 방향으로 제2 패드 전극(120b) 복수개가 배치되는 영역은 제2 패드 전극(120b)이 배치되지 않은 영역에 비해 t1만큼 Z 방향으로 단차가 형성될 수 있다. 즉, 복수의 제2 패드 전극(120b), 제3 절연층(163)의 볼록부 및 제3 패드 전극(130d)가 배치된 패드 단자(PE)는 제3 절연층(163)의 볼록부 및 제3 패드 전극(130d)가 배치된 패드 단자(PE)에 비해 t1만큼 Z 방향으로 돌출하는 돌출부를 형성할 수 있다. 다만, 도면에서, 본 실시예에 따른 패드 단자(PE) 폭이 Y 방향으로의 폭보다 X 방향으로의 폭이 더 짧게 도시되었으나, 이에 제한되는 것은 아니고 Y 방향으로의 폭보다 X 방향으로의 폭이 더 길수도 있으며, Y 방향으로의 폭이 X 방향으로의 폭과 동일할 수 있다.
본 실시예의 경우에도, 패드 단자(PE)의 표면에 요철을 포함하면, 가압 스트레스가 철부에 집중되면서 철부에서의 마찰력이 증가하고, 그에 따라 제3 패드 전극(130d)과 범프가 잘 용융되면서 이들간의 결합이 잘 이루어질 수 있다. 따라서, 위치별 패드 단자(PE)에 따른 편차 없이 균일한 접합이 이루어질 수 있고, 구동 부재의 접합 신뢰성이 개선될 수 있다.
도 16A는 또 다른 실시예에 따른 하나의 패드 단자(PE)를 확대한 평면도이고, 도 16B는 또 다른 실시예에 따른 하나의 패드 단자(PE)를 확대한 평면도이고, 도 17는 도 16A의 XⅦ-XⅦ'선을 따라 절단한 단면도이다.
도 16 내지 도 17의 또 다른 실시예는 Y 방향으로 제2 패드 전극(120b) 복수개가 배치될 수 있음을 예시한다.
더욱 구체적으로 설명하면, 도 16 내지 도 17에 도시된 바와 같이 표시 장치의 제2 패드 전극(120b)은 제1 패드 전극(110c) 상에 X 방향보다 긴 Y 방향으로 제2 패드 전극(120b) 복수개가 배치될 수 있다. 도 16A 및 도 16B는 각각 제2 패드 전극(120b) 상에 X, Y 방향으로 연장되는 띠 형상의 요철 구조를 포함하는 표시 장치를 도시한다. 도면에서는 패드 영역(PA) 상에 2개의 제2 패드 전극(120b) 만을 도시하였으나, 이에 제한되는 것은 아니고, 2개 이상의 제2 패드 전극(120b)이 배치될 수 있다. X 방향보다 긴 Y 방향으로 제2 패드 전극(120b) 복수개가 배치되는 영역은 제2 패드 전극(120b)이 배치되지 않은 영역에 비해 t1만큼 Z 방향으로 단차가 형성될 수 있다. 즉, 복수의 제2 패드 전극(120b), 제3 절연층(163)의 볼록부 및 제3 패드 전극(130d)가 배치된 패드 단자(PE)는 제3 절연층(163)의 볼록부 및 제3 패드 전극(130d)가 배치된 패드 단자(PE)에 비해 t1만큼 Z 방향으로 돌출하는 돌출부를 형성할 수 있다. 다만, 도면에서, 본 실시예에 따른 패드 단자(PE) 폭이 Y 방향으로의 폭보다 X 방향으로의 폭이 더 짧게 도시되었으나, 이에 제한되는 것은 아니고 Y 방향으로의 폭보다 X 방향으로의 폭이 더 길수도 있으며, Y 방향으로의 폭이 X 방향으로의 폭과 동일할 수 있다.
본 실시예의 경우에도, 패드 단자(PE)의 표면에 요철을 포함하면, 가압 스트레스가 철부에 집중되면서 철부에서의 마찰력이 증가하고, 그에 따라 제3 패드 전극(130d)과 범프가 잘 용융되면서 이들간의 결합이 잘 이루어질 수 있다. 따라서, 위치별 패드 단자(PE)에 따른 편차 없이 균일한 접합이 이루어질 수 있고, 구동 부재의 접합 신뢰성이 개선될 수 있다.
도 18은 또 다른 실시예에 따른 하나의 패드 단자(PE)를 확대한 평면도이고, 도 19는 도 18의 XⅨ-XⅨ'선을 따라 절단한 단면도이다.
도 18 내지 도 19를 참조하면, 본 실시예에 따른 표시 장치는 X 방향으로 제2 패드 전극(120b) 복수개가 배치될 수 있고, 제3 절연층(163)의 볼록부가 패터닝된 아일랜드 형상을 가진다는 점에서 도 5 내지 도 9의 실시예와 차이가 있다.
도 18 내지 도 19에 도시된 바와 같이 표시 장치의 제2 패드 전극(120b)은 제1 패드 전극(110c) 상에 Y 방향보다 짧은 X 방향으로 제2 패드 전극(120b) 복수개가 배치될 수 있다. 도면에서는 패드 영역(PA) 상에 2개의 제2 패드 전극(120b) 만을 도시하였으나, 이에 제한되는 것은 아니고, 2개 이상의 제2 패드 전극(120b)이 배치될 수 있다. Y 방향보다 짧은 X 방향으로 제2 패드 전극(120b) 복수개가 배치되는 영역은 제2 패드 전극(120b)이 배치되지 않은 영역에 비해 t1만큼 Z 방향으로 단차가 형성될 수 있다. 즉, 복수의 제2 패드 전극(120b), 제3 절연층(163)의 볼록부 및 제3 패드 전극(130d)가 배치된 패드 단자(PE)는 제3 절연층(163)의 볼록부 및 제3 패드 전극(130d)가 배치된 패드 단자(PE)에 비해 t1만큼 Z 방향으로 돌출하는 돌출부를 형성할 수 있다. 다만, 도면에서, 본 실시예에 따른 패드 단자(PE) 폭이 Y 방향으로의 폭보다 X 방향으로의 폭이 더 짧게 도시되었으나, 이에 제한되는 것은 아니고 Y 방향으로의 폭보다 X 방향으로의 폭이 더 길수도 있으며, Y 방향으로의 폭이 X 방향으로의 폭과 동일할 수 있다.
또한, 제3 절연층(163)은 복수개의 개구를 포함하고 상기 복수개의 개구 사이에는 상기 복수개의 개구에 비해 상부로 돌출되는 볼록부가 형성될 수 있다. 상기 볼록부는 본 실시예에서 패터닝된 아일랜드 형상을 가질 수 있다. 도면에서는 상기 아일랜드 형상의 볼록부가 원형인 것만을 도시하였으나, 이에 제한되지 않고, 상기 복수개의 개구 사이에 배치되는 볼록부가 제1 패드 전극(110c) 및 제2 패드 전극(120b) 상에서 X, Y 방향으로 소정의 간격으로 이격되있으면 족하고, 볼록부의 형상은 제한되지 않는다.
본 실시예의 경우에도, 패드 단자(PE)의 표면에 요철을 포함하면, 가압 스트레스가 철부에 집중되면서 철부에서의 마찰력이 증가하고, 그에 따라 제3 패드 전극(130d)과 범프가 잘 용융되면서 이들간의 결합이 잘 이루어질 수 있다. 따라서, 위치별 패드 단자(PE)에 따른 편차 없이 균일한 접합이 이루어질 수 있고, 구동 부재의 접합 신뢰성이 개선될 수 있다.
도 20은 또 다른 실시예에 따른 하나의 패드 단자(PE)를 확대한 평면도이고, 도 21은 도 20의 XXI-XXI'선을 따라 절단한 단면도이다.
도 20 내지 도 21의 또 다른 실시예는 Y 방향으로 제2 패드 전극(120b) 복수개가 배치될 수 있고, 제3 절연층(163)의 볼록부가 패터닝된 아일랜드 형상을 가진다는 점에서 도 5 내지 도 9의 실시예와 차이가 있다.
더욱 구체적으로 설명하면, 도 16 내지 도 17에 도시된 바와 같이 표시 장치의 제2 패드 전극(120b)은 제1 패드 전극(110c) 상에 X 방향보다 긴 Y 방향으로 제2 패드 전극(120b) 복수개가 배치될 수 있다. 도 16A 및 도 16B는 각각 제2 패드 전극(120b) 상에 X, Y 방향으로 연장되는 띠 형상의 요철 구조를 포함하는 표시 장치를 도시한다. 도면에서는 패드 영역(PA) 상에 2개의 제2 패드 전극(120b) 만을 도시하였으나, 이에 제한되는 것은 아니고, 2개 이상의 제2 패드 전극(120b)이 배치될 수 있다. X 방향보다 긴 Y 방향으로 제2 패드 전극(120b) 복수개가 배치되는 영역은 제2 패드 전극(120b)이 배치되지 않은 영역에 비해 t1만큼 Z 방향으로 단차가 형성될 수 있다. 즉, 복수의 제2 패드 전극(120b), 제3 절연층(163)의 볼록부 및 제3 패드 전극(130d)가 배치된 패드 단자(PE)는 제3 절연층(163)의 볼록부 및 제3 패드 전극(130d)가 배치된 패드 단자(PE)에 비해 t1만큼 Z 방향으로 돌출하는 돌출부를 형성할 수 있다. 다만, 도면에서, 본 실시예에 따른 패드 단자(PE) 폭이 Y 방향으로의 폭보다 X 방향으로의 폭이 더 짧게 도시되었으나, 이에 제한되는 것은 아니고 Y 방향으로의 폭보다 X 방향으로의 폭이 더 길수도 있으며, Y 방향으로의 폭이 X 방향으로의 폭과 동일할 수 있다.
또한, 제3 절연층(163)은 복수개의 개구를 포함하고 상기 복수개의 개구 사이에는 상기 복수개의 개구에 비해 상부로 돌출되는 볼록부가 형성될 수 있다. 상기 볼록부는 본 실시예에서 패터닝된 아일랜드 형상을 가질 수 있다. 도면에서는 상기 아일랜드 형상의 볼록부가 원형인 것만을 도시하였으나, 이에 제한되지 않고, 상기 복수개의 개구 사이에 배치되는 볼록부가 제1 패드 전극(110c) 및 제2 패드 전극(120b) 상에서 X, Y 방향으로 소정의 간격으로 이격되있으면 족하고, 볼록부의 형상은 제한되지 않는다.
본 실시예의 경우에도, 패드 단자(PE)의 표면에 요철을 포함하면, 가압 스트레스가 철부에 집중되면서 철부에서의 마찰력이 증가하고, 그에 따라 제3 패드 전극(130d)과 범프가 잘 용융되면서 이들간의 결합이 잘 이루어질 수 있다. 따라서, 위치별 패드 단자(PE)에 따른 편차 없이 균일한 접합이 이루어질 수 있고, 구동 부재의 접합 신뢰성이 개선될 수 있다.
도 22는 또 다른 실시예에 따른 표시 장치의 패드 영역의 단면도이고, 도 23은 하나의 패드 단자를 확대한 도면이고, 도 24는 도 23의 XXIV-XXIV'선을 따라 절단한 단면도이고, 도 25은 도 23의 XXV-XXV'선을 따라 절단한 단면도이고, 도 26은 도 23의 XXVI-XXVI'선을 따라 절단한 단면도이다.
도 22 내지 도 26의 또 다른 실시예는 제3 절연층(163)이 하나의 개구를 가진다는 점에서 도 5 내지 도 9의 실시예와 차이가 있다.
더욱 구체적으로 설명하면, 제1 패드 전극(110c) 상에 배치되는 제3 절연층(163)은 제1 패드 전극(110c)의 상면 및 제2 패드 전극(120b)의 상면을 노출시키는 하나의 개구만을 포함할 수 있다.
제3 패드 전극(130d)은 하나의 개구를 가지는 제3 절연층(163) 상에 배치될 수 있다. 도면에서는 제3 패드 전극(130d)이 패드 영역(PA)의 제3 절연층(163) 전체에 걸쳐 배치됨을 도시하지만, 이에 제한되는 것은 아니고, 제3 패드 전극(130d)은 제3 절연층(163)의 개구를 제외한 영역과 비중첩할 수 있다.
제3 패드 전극(130d)은 제3 절연층(163)의 하나의 개구에서 제1 패드 전극(110c) 및 제 2 도전 전극(120a)과 전기적으로 연결될 수 있다. 즉, 제3 패드 전극(130d)은 제1 패드 전극(110c) 및 제2 패드 전극(120b)과 전 영역에 걸쳐서 전기적으로 연결되는 것이 아니라, 제3 절연층(163)의 일부를 제거한 하나의 개구를 통하여 연결될 수 있다.
본 실시예의 경우에도, 제3 패드 전극(130d)이 제2 패드 전극(120b)과 중첩하는 영역은 제2 패드 전극(120b)이 배치되지 않은 영역에 비해 제2 패드 전극(120b)의 두께만큼 두께 방향으로 돌출할 수 있다. 그에 따라 하나의 패드 단자(PE) 내의 제3 패드 전극(130d)의 상면은 돌출부를 포함하고, 패드 단자(PE)의 표면에 돌출부를 포함하면, 가압 스트레스가 돌출부에 집중되면서 돌출부에서의 위치별 패드 단자(PE)에 따른 편차 없이 균일한 접합이 이루어질 수 있고, 구동 부재의 접합 신뢰성이 개선될 수 있다.
도 27은 또 다른 실시예에 따른 하나의 패드 단자를 확대한 평면도이고, 도 28는 도 27의 XXVIII-XXVIII'선을 따라 절단한 단면도이다.
도 27 내지 도 28을 참조하면, 제3 절연층(163)은 하나의 개구를 갖고, X 방향으로 제2 패드 전극(120b) 복수개가 배치된다는 점에서 도 5 내지 도 9의 실시예와 차이가 있다.
더욱 구체적으로 설명하면, 제2 패드 전극(120b)은 제1 패드 전극(110c) 상에서 X 방향으로 복수개가 배치될 수 있다. 또한, 제1 패드 전극(110c) 상에 배치되는 제3 절연층(163)은 제1 패드 전극(110c)의 상면 및 제2 패드 전극(120b)의 상면을 노출시키는 하나의 개구만을 포함할 수 있다. 즉, X 방향으로 복수개가 배치되는 제2 패드 전극(120b)은 제3 절연층(163)의 하나의 개구에 중첩되어 배치될 수 있다.
제3 패드 전극(130d)은 하나의 개구를 가지는 제3 절연층(163) 상에 배치될 수 있다. 도면에서는 제3 패드 전극(130d)이 패드 영역(PA)의 제3 절연층(163) 전체에 걸쳐 배치됨을 도시하지만, 이에 제한되는 것은 아니고, 제3 패드 전극(130d)은 제3 절연층(163)의 개구를 제외한 영역과 비중첩할 수 있다.
제3 패드 전극(130d)은 제3 절연층(163)의 하나의 개구에서 제1 패드 전극(110c) 및 X 방향으로 배치되는 복수개의 제 2 도전 전극(120a)과 전기적으로 연결될 수 있다. 즉, 제3 패드 전극(130d)은 제1 패드 전극(110c) 및 X 방향을 배치되는 복수개의 제2 패드 전극(120b)과 전 영역에 걸쳐서 전기적으로 연결되는 것이 아니라, 제3 절연층(163)의 일부를 제거한 하나의 개구를 통하여 연결될 수 있다.
본 실시예의 경우에도, 제3 패드 전극(130d)이 제2 패드 전극(120b)과 중첩하는 영역은 제2 패드 전극(120b)이 배치되지 않은 영역에 비해 제2 패드 전극(120b)의 두께만큼 두께 방향으로 돌출할 수 있다. 그에 따라 하나의 패드 단자(PE) 내의 제3 패드 전극(130d)의 상면은 돌출부를 포함하고, 패드 단자(PE)의 표면에 돌출부를 포함하면, 가압 스트레스가 돌출부에 집중되면서 돌출부에서의 위치별 패드 단자(PE)에 따른 편차 없이 균일한 접합이 이루어질 수 있고, 구동 부재의 접합 신뢰성이 개선될 수 있다.
도 29은 또 다른 실시예에 따른 하나의 패드 단자를 확대한 평면도이고, 도 30은 도 29의 XXX-XXX'선을 따라 절단한 단면도이다.
도 29 내지 도 30을 참조하면, 제3 절연층(163)은 하나의 개구를 갖고, Y 방향으로 제2 패드 전극(120b) 복수개가 배치된다는 점에서 도 5 내지 도 9의 실시예와 차이가 있다.
더욱 구체적으로 설명하면, 제2 패드 전극(120b)은 제1 패드 전극(110c) 상에서 Y 방향으로 복수개가 배치될 수 있다. 또한, 제1 패드 전극(110c) 상에 배치되는 제3 절연층(163)은 제1 패드 전극(110c)의 상면 및 제2 패드 전극(120b)의 상면을 노출시키는 하나의 개구만을 포함할 수 있다. 즉, Y 방향으로 복수개가 배치되는 제2 패드 전극(120b)은 제3 절연층(163)의 하나의 개구에 중첩되어 배치될 수 있다.
제3 패드 전극(130d)은 하나의 개구를 가지는 제3 절연층(163) 상에 배치될 수 있다. 도면에서는 제3 패드 전극(130d)이 패드 영역(PA)의 제3 절연층(163) 전체에 걸쳐 배치됨을 도시하지만, 이에 제한되는 것은 아니고, 제3 패드 전극(130d)은 제3 절연층(163)의 개구를 제외한 영역과 비중첩할 수 있다.
제3 패드 전극(130d)은 제3 절연층(163)의 하나의 개구에서 제1 패드 전극(110c) 및 Y 방향으로 배치되는 복수개의 제 2 도전 전극(120a)과 전기적으로 연결될 수 있다. 즉, 제3 패드 전극(130d)은 제1 패드 전극(110c) 및 Y 방향을 배치되는 복수개의 제2 패드 전극(120b)과 전 영역에 걸쳐서 전기적으로 연결되는 것이 아니라, 제3 절연층(163)의 일부를 제거한 하나의 개구를 통하여 연결될 수 있다.
본 실시예의 경우에도, 제3 패드 전극(130d)이 제2 패드 전극(120b)과 중첩하는 영역은 제2 패드 전극(120b)이 배치되지 않은 영역에 비해 제2 패드 전극(120b)의 두께만큼 두께 방향으로 돌출할 수 있다. 그에 따라 하나의 패드 단자(PE) 내의 제3 패드 전극(130d)의 상면은 돌출부를 포함하고, 패드 단자(PE)의 표면에 돌출부를 포함하면, 가압 스트레스가 돌출부에 집중되면서 돌출부에서의 위치별 패드 단자(PE)에 따른 편차 없이 균일한 접합이 이루어질 수 있고, 구동 부재의 접합 신뢰성이 개선될 수 있다.
이상에서 본 발명의 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
101: 베이스 기판
110: 제1 게이트 도전층
120: 제2 게이트 도전층
130: 제1 소스/드레인 도전층
140: 제2 소스/드레인 도전층

Claims (20)

  1. 표시 영역 및 상기 표시 영역 주변에 배치된 비표시 영역을 포함하는 표시 장치로서,
    기판; 및
    상기 기판 상의 상기 비표시 영역에 배치된 적어도 하나의 패드 단자로서, 제1 도전 패턴 및 요부들과 철부들이 전기적으로 연결된 표면 요철을 포함하는 제2 도전 패턴을 포함하는 적어도 하나의 패드 단자를 포함하되,
    상기 제2 도전 패턴은 상기 제1 도전 패턴 상에 배치되고, 상기 제1 도전 패턴과 전기적으로 연결되며, 상기 제2 도전 패턴은 상기 제1 도전 패턴의 측면으로부터 외측으로 연장되고,
    상기 패드 단자는 두께 방향으로 상기 제2 도전 패턴이 상기 제1 도전 패턴과 중첩하는 제1 영역 및 상기 제2 도전 패턴이 상기 제1 도전 패턴과 중첩하지 않는 제2 영역을 포함하며,
    상기 제1 영역에서의 상기 제2 도전 패턴의 철부들 중 하나의 상면은 상기 제2 영역에서의 상기 제2 도전 패턴의 상기 철부들 중 하나의 상면에 비해 두께 방향으로 돌출하는 표시 장치.
  2. 삭제
  3. 제1 항에 있어서,
    상기 제1 영역에서의 상기 제2 도전 패턴의 상기 철부들 중 상기 하나의 상기 상면은 상기 제2 영역에서의 상기 제2 도전 패턴의 상기 철부들 중 상기 하나의 상기 상면보다 상기 두께 방향으로 상기 제1 도전 패턴의 두께만큼 돌출되는 표시 장치.
  4. 제3 항에 있어서,
    상기 패드 단자는 상기 제1 도전 패턴 하부에 배치된 제3 도전 패턴을 더 포함하는 표시 장치.
  5. 제4 항에 있어서,
    상기 제3 도전 패턴은 상기 제1 도전 패턴의 상기 측면으로부터 외측으로 연장되고, 상기 제3 도전 패턴은 상기 제1 영역에서 상기 제1 도전 패턴과 접하는 표시 장치.
  6. 제5 항에 있어서,
    상기 제3 도전 패턴은 상기 제2 영역에서 상기 제2 도전 패턴과 접하는 표시 장치.
  7. 제1 항에 있어서,
    상기 제1 영역에서의 상기 제2 도전 패턴의 상기 상면의 일부는 상기 철부들을 이루고, 상기 제2 영역에서의 상기 제2 도전 패턴의 상기상면의 다른 일부는 상기 요부들을 이루는 표시 장치.
  8. 제7 항에 있어서,
    상기 제2 도전 패턴은 상기 제1 도전 패턴의 상면과 상기 측면에 모두 접하는 표시 장치.
  9. 제1 항에 있어서,
    상기 제1 도전 패턴은 복수의 제1 도전 패턴 영역을 포함하고, 상기 복수의 상기 제1 도전 패턴 영역은 서로 이격되어 배치되며, 하나의 상기 제2 도전 패턴이 상기 복수의 상기 제1 도전 패턴 영역 덮는 표시 장치.
  10. 제1 항에 있어서,
    상기 패드 단자는 상기 제1 도전 패턴의 상부에 배치되고 상기 제1 도전 패턴을 부분적으로 노출하는 개구를 포함하는 절연 패턴을 더 포함하며,
    상기 제2 도전 패턴은 복수의 절연 패턴 상에 배치되고 상기 개구를 통해 상기 제1 도전 패턴과 접하는 표시 장치.
  11. 제10 항에 있어서,
    상기 제1 영역에서의 상기 제2 도전 패턴의 상기 철부들 중 상기 하나의 상기 상면은 상기 제2 영역에서의 상기 제2 도전 패턴의 상기 철부들중 상기 하나의 상기 상면보다 상기 두께 방향으로 돌출되는 표시 장치.
  12. 제1 항에 있어서,
    상기 기판의 상기 비표시 영역에 부착되는 구동 부재를 더 포함하되,
    상기 구동 부재는 상기 패드 단자와 전기적으로 접속하는 범프를 포함하는 표시 장치.
  13. 제12 항에 있어서,
    상기 패드 단자와 상기 범프는 서로 직접 접하는 표시 장치.
  14. 제13 항에 있어서,
    상기 패드 단자와 상기 범프는 초음파 접합된 표시 장치.
  15. 제1 항에 있어서,
    상기 비표시 영역 및 상기 표시 영역에 걸쳐 배치되고 상기 패드 단자와 연결된 신호 배선을 더 포함하는 표시 장치.
  16. 제15 항에 있어서,
    상기 표시 영역은 복수의 화소를 포함하고, 상기 각 화소는 적어도 하나의 박막 트랜지스터를 포함하고, 상기 신호 배선은 상기 박막 트랜지스터와 전기적으로 연결된 표시 장치.
  17. 박막 트랜지스터를 포함하는 표시 영역 및 상기 표시 영역 주변에 배치되고 제1 영역과 제2 영역을 갖는 패드 영역을 포함하는 비표시 영역을 포함하는 표시 장치로서,
    기판;
    상기 기판 상의 제1 도전층;
    상기 제1 도전층 상의 제1 절연층;
    상기 제1 절연층 상의 제2 도전층;
    상기 제2 도전층 상의 제2 절연층; 및
    상기 제2 절연층 상의 제3 도전층을 포함하고,
    상기 제1 도전층은 상기 표시 영역의 상기 박막 트랜지스터의 게이트 전극 및 상기 패드 영역에 배치된 제1 패드 전극을 포함하고,
    상기 제2 도전층은 상기 패드 영역에 배치된 제2 패드 전극을 포함하고,
    상기 제3 도전층은 상기 표시 영역의 상기 박막 트랜지스터의 소스/드레인 전극 및 상기 패드 영역에 배치된 제3 패드 전극을 포함하되,
    상기 제1 패드 전극, 상기 제2 패드 전극 및 상기 제3 패드 전극은 두께 방향으로 중첩 배치되어 서로 전기적으로 연결되고,
    상기 제3 패드 전극은 표면 요철을 포함하며,
    상기 제3 패드 전극은 두께 방향으로 상기 패드 영역의 상기 제1 영역에서 상기 제2 패드 전극과 중첩하되, 상기 패드 영역의 상기 제2 영역에서의 상기 제2 패드 전극과 비중첩하고,
    상기 제1 영역에서의 상기 제3 패드 전극의 철부의 상면은 상기 제2 영역에서의 상기 제3 패드 전극의 철부의 상면보다 상기 두께 방향으로 돌출되는 표시 장치.
  18. 제17 항에 있어서,
    상기 제2 패드 전극은 상기 제1 패드 전극 및 상기 제3 패드 전극보다 크기가 작은 표시 장치.
  19. 제17 항에 있어서,
    상기 기판의 상기 비표시 영역에 부착되는 구동 부재를 더 포함하되, 상기 구동 부재는 상기 제3 패드 전극의 상기 표면 요철과 접하는 범프를 포함하는 표시 장치.
  20. 제19 항에 있어서,
    상기 제3 패드 전극과 상기 범프는 초음파 접합된 표시 장치.
KR1020180053673A 2018-05-10 2018-05-10 표시 장치 KR102511074B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180053673A KR102511074B1 (ko) 2018-05-10 2018-05-10 표시 장치
US16/408,009 US10886348B2 (en) 2018-05-10 2019-05-09 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180053673A KR102511074B1 (ko) 2018-05-10 2018-05-10 표시 장치

Publications (2)

Publication Number Publication Date
KR20190130091A KR20190130091A (ko) 2019-11-21
KR102511074B1 true KR102511074B1 (ko) 2023-03-16

Family

ID=68463311

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180053673A KR102511074B1 (ko) 2018-05-10 2018-05-10 표시 장치

Country Status (2)

Country Link
US (1) US10886348B2 (ko)
KR (1) KR102511074B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102533660B1 (ko) * 2018-07-04 2023-05-17 삼성디스플레이 주식회사 표시 장치
CN109742118B (zh) * 2019-01-08 2022-04-29 京东方科技集团股份有限公司 显示面板、阵列基板及其制备方法
KR20210008221A (ko) * 2019-07-11 2021-01-21 삼성디스플레이 주식회사 표시 장치
KR20210060732A (ko) * 2019-11-18 2021-05-27 삼성디스플레이 주식회사 표시 장치의 제조 방법
KR20210090766A (ko) * 2020-01-10 2021-07-21 삼성디스플레이 주식회사 표시 장치
JP7427969B2 (ja) * 2020-01-22 2024-02-06 セイコーエプソン株式会社 電気光学装置および電子機器
KR20220061316A (ko) * 2020-11-05 2022-05-13 삼성디스플레이 주식회사 표시 장치
KR20220097712A (ko) 2020-12-30 2022-07-08 삼성디스플레이 주식회사 표시 장치
KR20230110404A (ko) 2022-01-14 2023-07-24 삼성디스플레이 주식회사 표시장치
KR20240034970A (ko) * 2022-09-07 2024-03-15 삼성디스플레이 주식회사 표시 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102137474B1 (ko) * 2013-10-18 2020-07-27 삼성디스플레이 주식회사 패드 전극 구조물 및 상기 패드 전극 구조물을 포함하는 유기 발광 표시 장치
KR102432645B1 (ko) * 2015-06-18 2022-08-17 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
US10510821B2 (en) * 2016-06-10 2019-12-17 Innovation Counsel Llp Display device
KR102654925B1 (ko) * 2016-06-21 2024-04-05 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
KR20180005312A (ko) * 2016-07-05 2018-01-16 삼성디스플레이 주식회사 표시 장치
JP2018025671A (ja) * 2016-08-10 2018-02-15 株式会社ジャパンディスプレイ 表示装置
US10381418B2 (en) * 2016-08-30 2019-08-13 Samsung Display Co., Ltd. Organic light emitting diode display device
JP2018116236A (ja) * 2017-01-20 2018-07-26 株式会社ジャパンディスプレイ 表示装置
JP2019086628A (ja) * 2017-11-06 2019-06-06 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
US10886348B2 (en) 2021-01-05
KR20190130091A (ko) 2019-11-21
US20190348487A1 (en) 2019-11-14

Similar Documents

Publication Publication Date Title
KR102511074B1 (ko) 표시 장치
US11031446B2 (en) Display device
US11908398B2 (en) Display device
US9899428B2 (en) Display device having terminal electrode including stepped surface
US10777631B2 (en) Display device
KR20200102622A (ko) 표시 장치
US11171194B2 (en) Display apparatus
KR102572135B1 (ko) 표시 패널
US20160197097A1 (en) Display device
US20220246706A1 (en) Display device
KR20230007578A (ko) 표시 장치 및 표시 장치의 제조 방법
US11249329B2 (en) Display device, method of fabricating the same, and polarizing film for display device
KR20220025987A (ko) 표시 장치
TWI835816B (zh) 顯示裝置
KR20200130550A (ko) 표시 장치 및 표시 장치의 제조 방법
US20220271112A1 (en) Display device
US20220165832A1 (en) Display device
CN113972244A (zh) 显示装置
KR20230064677A (ko) 박막트랜지스터, 박막트랜지스터의 제조방법, 박막트랜지스터 어레이 기판 및 박막트랜지스터 어레이 기판의 제조방법
KR20230090379A (ko) 표시패널 및 그의 제조방법
KR20220092698A (ko) 표시 장치 및 표시 장치의 제조 방법
CN115132779A (zh) 显示面板、包括其的显示装置及显示面板的制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant