KR20240034970A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20240034970A
KR20240034970A KR1020220113832A KR20220113832A KR20240034970A KR 20240034970 A KR20240034970 A KR 20240034970A KR 1020220113832 A KR1020220113832 A KR 1020220113832A KR 20220113832 A KR20220113832 A KR 20220113832A KR 20240034970 A KR20240034970 A KR 20240034970A
Authority
KR
South Korea
Prior art keywords
elastic protrusions
display device
electrodes
pad
disposed
Prior art date
Application number
KR1020220113832A
Other languages
English (en)
Inventor
류승수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220113832A priority Critical patent/KR20240034970A/ko
Priority to US18/322,959 priority patent/US20240081112A1/en
Priority to EP23191240.3A priority patent/EP4336989A1/en
Priority to CN202311085916.7A priority patent/CN117677236A/zh
Publication of KR20240034970A publication Critical patent/KR20240034970A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 표시 영역 및 패드 영역을 포함하는 기판, 기판 상의 패드 영역에 배치되는 복수의 패드 전극들, 패드 전극들 각각의 상에 배치되는 복수의 제1 탄성 돌기들 및 평면 상에서 볼 때 기판 상에서 패드 전극들 사이에 배치되는 복수의 제2 탄성 돌기들을 포함하는 복수의 탄성 돌기들, 제1 탄성 돌기들 각각의 상에 배치되는 도전층, 및 기판과 마주보는 베이스부 및 베이스부의 일면에 부착되고 패드 전극들과 각각 중첩하는 복수의 범프 전극들을 포함하고, 패드 영역과 중첩하는 구동칩을 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다. 더욱 상세하게는, 본 발명은 시각 정보를 제공하는 표시 장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시 장치의 중요성이 부각되고 있다. 이에 따라, 액정 표시 장치(liquid crystal display device), 유기 발광 표시 장치(organic light emitting display device), 플라즈마 표시 장치(plasma display device) 등과 같은 표시 장치의 사용이 증가하고 있다.
한편, 표시 장치는 일반적으로 영상을 표시하는 표시 패널 및 표시 패널을 구동하는 회로 부재를 포함한다. 예를 들어, 회로 부재는 구동칩, 인쇄 회로 기판(printed circuit board, PCB) 등을 포함하며, 이들은 대부분 표시 패널의 가장자리 실장된다. 예를 들어, 구동칩은 이방성 도전 필름(anisotropic conductive film, ACF)을 통해 표시 패널에 직접 실장되기도 하며, 테이프 캐리어 패키지(tape carrier package, TCP) 또는 연성 필름에 실장되어 이방성 도전 필름을 통해 표시 패널과 연결되기도 한다.
본 발명의 목적은 불량이 개선된 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적이 이와 같은 목적에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 표시 영역 및 패드 영역을 포함하는 기판, 상기 기판 상의 상기 패드 영역에 배치되는 복수의 패드 전극들, 상기 패드 전극들 각각의 상에 배치되는 복수의 제1 탄성 돌기들 및 평면 상에서 볼 때 상기 기판 상에서 상기 패드 전극들 사이에 배치되는 복수의 제2 탄성 돌기들을 포함하는 복수의 탄성 돌기들, 상기 제1 탄성 돌기들 각각의 상에 배치되는 도전층, 및 상기 기판과 마주보는 베이스부 및 상기 베이스부의 일면에 부착되고 상기 패드 전극들과 각각 중첩하는 복수의 범프 전극들을 포함하고, 상기 패드 영역과 중첩하는 구동칩을 포함할 수 있다.
일 실시예에 있어서, 상기 탄성 돌기들 각각은 유기 고분자 물질을 포함할 수 있다.
일 실시예에 있어서, 상기 탄성 돌기들 각각은 단면 상에서 볼 때 한 변이 둥근 직사각형 형상, 반원 형상, 반타원 형상, 삼각형 형상 또는 코너부가 둥근 직사각형의 형상을 가질 수 있다.
일 실시예에 있어서, 상기 도전층의 상면은 상기 제2 탄성 돌기들 각각의 상면과 동일한 레벨에 위치할 수 있다.
일 실시예에 있어서, 상기 패드 전극들 및 상기 범프 전극들은 제1 방향을 따라 반복적으로 배열되고, 상기 패드 전극들 각각 및 상기 범프 전극들 각각은 상기 제1 방향과 교차하는 제2 방향으로 연장될 수 있다.
일 실시예에 있어서, 상기 제1 탄성 돌기들 각각의 폭은 상기 제2 탄성 돌기들 각각의 폭과 동일할 수 있다.
일 실시예에 있어서, 단면 상에서 볼 때, 상기 제1 탄성 돌기들 및 상기 제2 탄성 돌기들은 상기 제1 방향을 따라 동일한 간격으로 서로 이격되도록 배치될 수 있다.
일 실시예에 있어서, 상기 범프 전극들 각각의 폭은 상기 탄성 돌기들 각각의 폭 및 상기 탄성 돌기들 중 상기 제1 방향으로 인접하는 두 개의 탄성 돌기들 사이의 간격의 합의 N배(단, N은 자연수)일 수 있다.
일 실시예에 있어서, 상기 패드 전극들 중 하나의 패드 전극 상에 배치된 상기 제1 탄성 돌기들의 개수는 상기 패드 전극들 중 상기 제1 방향으로 인접하는 두 개의 패드 전극들 사이에 배치된 상기 제2 탄성 돌기들의 개수와 동일할 수 있다.
일 실시예에 있어서, 상기 패드 전극들 중 하나의 패드 전극 상에 배치된 상기 제1 탄성 돌기들의 개수는 상기 패드 전극들 중 상기 제1 방향으로 인접하는 두 개의 패드 전극들 사이에 배치된 상기 제2 탄성 돌기들의 개수와 상이할 수 있다.
일 실시예에 있어서, 상기 제1 탄성 돌기들은 상기 패드 전극들 각각의 중심부와 중첩하고, 상기 제2 탄성 돌기들은 상기 패드 전극들 중 인접하는 두 개의 패드 전극들 사이의 중심부와 중첩할 수 있다.
일 실시예에 있어서, 평면 상에서 볼 때, 상기 제1 탄성 돌기들은 지그재그로 배치되고, 상기 제2 탄성 돌기들은 지그재그로 배치될 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 기판 상의 상기 표시 영역에 순차적으로 배치되는 액티브 패턴, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 트랜지스터를 더 포함하고, 상기 도전층은 상기 소스 전극 및 상기 드레인 전극과 동일한 물질을 포함할 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 기판과 상기 구동칩 사이에 배치되고, 상기 패드 전극들 및 상기 범프 전극들을 덮는 접착층을 더 포함할 수 있다.
일 실시예에 있어서, 상기 접착층은 절연성 고분자 물질을 포함할 수 있다.
일 실시예에 있어서, 상기 도전층의 상면은 상기 범프 전극들과 접촉할 수 있다.
일 실시예에 있어서, 상기 도전층의 상면은 상기 범프 전극들과 접촉하고, 상기 제2 탄성 돌기들 각각의 상면은 상기 범프 전극들 각각과 적어도 부분적으로 접촉할 수 있다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 표시 영역 및 패드 영역을 포함하는 기판, 상기 기판 상의 상기 패드 영역에 배치되는 복수의 패드 전극들, 상기 기판과 마주보는 베이스부 및 상기 베이스부의 일면에 부착되고 상기 패드 전극들과 각각 중첩하는 복수의 범프 전극들을 포함하고, 상기 패드 영역과 중첩하는 구동칩 및 상기 기판 상의 상기 패드 영역에 배치되고, 적어도 하나가 상기 범프 전극들과 중첩하는 복수의 탄성 돌기들을 포함할 수 있다. 상기 범프 전극들 중 하나의 범프 전극과 중첩하는 상기 탄성 돌기들의 부분들의 각각의 폭의 합은 상기 탄성 돌기들 각각의 폭의 N배(단, N은 자연수)일 수 있다.
일 실시예에 있어서, 상기 탄성 돌기들 각각은 유기 고분자 물질을 포함할 수 있다.
일 실시예에 있어서, 상기 탄성 돌기들 각각은 단면 상에서 볼 때 한 변이 둥근 직사각형 형상, 반원 형상, 반타원 형상, 삼각형 형상 또는 코너부가 둥근 직사각형의 형상을 가질 수 있다.
일 실시예에 있어서, 상기 탄성 돌기들은 상기 패드 전극들 각각의 상에 배치되는 복수의 제1 탄성 돌기들 및 평면 상에서 볼 때 상기 기판 상에서 상기 패드 전극들 사이에 배치되고, 각각의 외면이 노출되는 복수의 제2 탄성 돌기들을 포함할 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 제1 탄성 돌기들 각각의 상에 배치되는 도전층을 더 포함할 수 있다.
일 실시예에 있어서, 상기 패드 전극들 및 상기 범프 전극들은 제1 방향을 따라 반복적으로 배열되고, 상기 패드 전극들 각각 및 상기 범프 전극들 각각은 상기 제1 방향과 교차하는 제2 방향으로 연장될 수 있다.
일 실시예에 있어서, 상기 제1 탄성 돌기들 각각의 폭은 상기 제2 탄성 돌기들 각각의 폭과 동일할 수 있다.
일 실시예에 있어서, 단면 상에서 볼 때, 상기 제1 탄성 돌기들 및 상기 제2 탄성 돌기들은 상기 제1 방향을 따라 동일한 간격으로 서로 이격되도록 배치될 수 있다.
일 실시예에 있어서, 상기 범프 전극들 각각의 폭은 상기 탄성 돌기들 각각의 폭 및 상기 탄성 돌기들 중 상기 제1 방향으로 인접하는 두 개의 탄성 돌기들 사이의 간격의 합의 N배(단, N은 자연수)일 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 기판 상의 패드 영역에 배치되는 복수의 패드 전극들, 패드 전극들 각각의 상에 배치되는 복수의 제1 탄성 돌기들, 평면 상에서 바라볼 때 기판 상에서 패드 전극들 사이에 배치되는 복수의 제2 탄성 돌기들 및 구동칩을 포함할 수 있다. 구동칩은 기판과 마주보는 베이스부 및 베이스부의 저면에 부착되는 복수의 범프 전극들을 포함할 수 있다. 이때, 범프 전극들 각각의 폭은 탄성 돌기들 각각의 폭 및 인접하는 두 개의 탄성 돌기들 사이의 간격의 합의 N배(단, N은 자연수)일 수 있다. 이에 따라, 구동칩을 기판에 본딩하는 과정에서 발생하는 표시 장치의 쇼트(short) 결함이나 오픈(open) 불량이 개선될 수 있다.
다만, 본 발명의 효과가 상기 효과로 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 2는 도 1의 I-I' 라인을 따라 자른 단면도이다.
도 3은 도 1의 A 영역의 일 예를 확대 도시한 평면도이다.
도 4는 도 3의 II-II' 라인을 따라 자른 단면의 일 예를 나타내는 단면도이다.
도 5 내지 도 8은 도 3의 II-II' 라인을 따라 자른 단면의 다른 예들을 나타내는 단면도들이다.
도 9 및 도 10은 도 4의 범프 전극의 폭, 탄성 돌기의 폭 및 인접하는 탄성 돌기들 사이의 간격의 관계를 설명하기 위한 단면도들이다.
도 11은 도 2의 B 영역을 확대 도시한 단면도이다.
도 12는 도 1의 A 영역이 다른 예를 확대 도시한 평면도이다.
도 13은 도 12의 III-III' 라인을 따라 자른 단면도이다.
도 14 및 도 15는 도 13의 범프 전극의 폭, 탄성 돌기의 폭 및 인접하는 탄성 돌기들 사이의 간격의 관계를 설명하기 위한 단면도들이다.
도 16은 도 1의 A 영역의 또 다른 예를 확대 도시한 평면도이다.
도 17은 도 16의 IV-IV' 라인을 따라 자른 단면도이다.
도 18 및 도 19는 도 17의 범프 전극의 폭, 탄성 돌기의 폭 및 인접하는 탄성 돌기들 사이의 간격의 관계를 설명하기 위한 단면도들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들에 따른 표시 장치에 대하여 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성 요소에 대하여는 동일한 참조 부호를 사용하고 동일한 구성 요소에 대한 중복된 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다. 도 2는 도 1의 I-I' 라인을 따라 자른 단면도이다. 도 3은 도 1의 A 영역의 일 예를 확대 도시한 평면도이다.
도 1, 도 2 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(DD)는 표시 패널(DP), 복수의 패드 전극들(PD), 구동칩(IC), 복수의 탄성 돌기들(BP), 회로 기판(CB), 제1 접착층(AL1) 및 제2 접착층(AL2)을 포함할 수 있다.
표시 패널(DP)은 기판(SUB), 기판(SUB) 상의 표시 영역(DA)에 배치되는 표시부(DSP) 및 표시부(DSP) 상에 배치되고 표시부(DSP)를 둘러싸는 봉지층(ENC)을 포함할 수 있다. 표시 패널(DP)의 구성 요소들에 대한 구체적인 설명은 후술하기로 한다.
기판(SUB)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 주변에 위치할 수 있다. 예를 들어, 비표시 영역(NDA)은 표시 영역(DA)의 적어도 일부를 둘러쌀 수 있다. 표시 영역(DA)은 광을 생성하거나, 외부의 광원으로부터 제공된 광의 투과율을 조절하여 이미지를 표시할 수 있는 영역일 수 있다. 비표시 영역(NDA)은 이미지를 표시하지 않는 영역일 수 있다.
기판(SUB) 상의 표시 영역(DA)에는 복수의 화소들(PX)이 배열될 수 있다. 화소들(PX) 각각은 구동 소자 및 상기 구동 소자와 전기적으로 연결되는 발광 소자를 포함할 수 있다. 화소들(PX) 각각은 구동 신호에 따라 광을 생성할 수 있다. 화소들(PX)은 매트릭스 형태로 표시 영역(DA)에 전체적으로 배열될 수 있다. 기판(SUB) 상의 표시 영역(DA)에는 화소들(PX) 각각에 게이트 신호, 데이터 신호 등을 제공하는 신호 배선들 및 전원을 제공하는 전원 배선들이 배치될 수 있다.
비표시 영역(NDA)에는 구동부들이 배치될 수 있다. 예를 들어, 상기 구동부들은 상기 게이트 신호를 생성하는 게이트 구동부, 상기 데이터 신호를 생성하는 데이터 구동부 등을 포함할 수 있다.
비표시 영역(NDA)은 벤딩 영역(BA) 및 패드 영역(PA)을 포함할 수 있다. 벤딩 영역(BA)은 평면 상에서 볼 때, 표시 영역(DA)과 패드 영역(PA) 사이에 위치할 수 있다. 벤딩 영역(BA)과 중첩하는 기판(SUB)의 부분은 제1 방향(DR1)으로 연장되는 벤딩축을 기준으로 벤딩될 수 있다. 또한, 패드 영역(PA)은 표시 장치(DD)의 일 측을 따라 연장되는 형상을 가질 수 있다. 예를 들어, 패드 영역(PA)은 기판(SUB)의 상면과 평행하는 제1 방향(DR1)을 따라 연장되는 형상을 가질 수 있다.
기판(SUB) 상의 패드 영역(PA)에 복수의 패드 전극들(PD)이 배치될 수 있다. 도 3에 도시된 바와 같이, 패드 전극들(PD)은 제1 방향(D1)을 따라 서로 이격하여 배치될 수 있다. 또한, 패드 전극들(PD) 각각은 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 연장될 수 있다. 패드 전극들(PD) 각각은 금속, 투명 도전성 물질 등을 포함할 수 있다. 패드 전극들(PD) 각각에 포함될 수 있는 물질의 예로는, 금(Au), 은(Ag), 알루미늄(Al), 구리(Cu) 등과 같은 금속 및 인듐 주석 산화물(indium tin oxide, ITO), 인듐 아연 산화물(indium zinc oxide, IZO), 인듐 아연 주석 산화물(indium zinc tin oxide, IZTO) 등과 같은 투명 도전성 물질을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다만, 패드 전극들(PD) 각각에 포함될 수 있는 물질은 이에 한정되는 것은 아니며, 패드 전극들(PD) 각각은 다른 물질을 포함할 수도 있다. 일 실시예에 있어서, 패드 전극들(PD) 각각은 ITO/Ag/ITO를 포함하는 다층 구조를 가질 수 있다.
패드 전극들(PD)은 복수의 입력 패드 전극들(PD1) 및 복수의 출력 패드 전극들(PD2)을 포함할 수 있다. 평면 상에서 바라볼 때, 출력 패드 전극들(PD2)은 제1 행에 제1 방향(DR1)을 따라 반복적으로 배열되고, 입력 패드 전극들(PD1)은 상기 제1 행에 인접한 제2 행에 제1 방향(DR1)을 따라 반복적으로 배열될 수 있다. 입력 패드 전극(PD1) 및 출력 패드 전극(PD2) 각각은 패드 전극으로 지칭될 수 있다.
출력 패드 전극들(PD2)은 구동칩(IC)에서 출력되는 구동 신호를 제공받을 수 있다. 즉, 구동칩(IC)에서 출력되는 상기 구동 신호는 출력 패드 전극들(PD2)을 통해 화소들(PX)에 제공될 수 있다.
입력 패드 전극들(PD1)은 회로 기판(CB)에서 제공된 제어 신호, 전원 등을 구동칩(IC)에 전달할 수 있다. 즉, 회로 기판(CB)에서 출력된 제어 신호, 전원 등은 입력 패드 전극들(PD1)을 통해 구동칩(IC)에 제공될 수 있다.
기판(SUB) 상의 패드 영역(PA)에 구동칩(IC)이 배치될 수 있다. 구동칩(IC)은 화소들(PX)에 제공되는 신호들, 전압들 등을 제어할 수 있다. 일 실시예에 있어서, 기판(SUB)이 유리를 포함하는 경우, 구동칩(IC)은 기판(SUB) 상에 직접 배치되는 칩 온 글래스(chip on glass, COG) 구조일 수 있다. 다른 실시예에 있어서, 기판(SUB)이 투명 수지 기판을 포함하는 경우, 구동칩(IC)은 기판(SUB) 상에 직접 배치되는 칩 온 플라스틱(chip on plastic, COP) 구조일 수도 있다. 다만, 본 발명은 이에 한정되는 것은 아니며, 기판(SUB) 상의 패드 영역(PA)에 연성 필름(flexible film)이 배치되고, 구동칩(IC)은 상기 연성 필름 상에 직접 배치되는 칩 온 필름(chip on film, COF) 구조일 수도 있다.
구동칩(IC)은 기판(SUB)과 마주보는 베이스부(BS) 및 베이스부(BS)의 저면에 부착되는 복수의 범프 전극들(BE)을 포함할 수 있다. 도 3에 도시된 바와 같이, 범프 전극들(BE)은 제1 방향(DR1)을 따라 서로 이격하여 배치될 수 있다. 또한, 범프 전극들(BE) 각각은 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 연장될 수 있다. 범프 전극들(BE) 각각은 패드 전극들(PD) 각각과 중첩할 수 있다. 예를 들어, 범프 전극들(BE) 각각은 구리, 금 등과 같은 금속을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 또한, 베이스부(BS)는 폴리이미드 등과 같은 플라스틱을 포함할 수 있다.
범프 전극들(BE)은 복수의 입력 범프 전극들(BE1) 및 복수의 출력 범프 전극들(BE2)을 포함할 수 있다. 평면 상에서 바라볼 때, 출력 범프 전극들(BE2)은 상기 제1 행에 제1 방향(DR1)을 따라 반복적으로 배열되고, 입력 범프 전극들(BE1)은 상기 제1 행에 인접한 상기 제2 행에 제1 방향(DR1)을 따라 반복적으로 배열될 수 있다. 입력 범프 전극(BE1) 및 출력 범프 전극(BE2) 각각은 범프 전극으로 지칭될 수 있다.
출력 범프 전극들(BE2) 각각은 화소들(PX)에 제공하는 구동 신호를 출력할 수 있다. 출력 범프 전극들(BE2) 각각은 출력 패드 전극들(PE2) 각각과 대응되도록 중첩할 수 있다.
입력 범프 전극들(BE1) 각각은 회로 기판(CB)에서 제공되는 제어 신호, 전원 등을 입력받을 수 있다. 입력 범프 전극들(BE1) 각각은 입력 패드 전극들(PD1) 각각과 대응되도록 중첩할 수 있다.
기판(SUB)과 구동칩(IC) 사이의 패드 영역(PA)에 복수의 탄성 돌기들(EP)이 배치될 수 있다. 구체적으로, 탄성 돌기들(EP) 각각은 패드 전극(PD)과 범프 전극(BE) 사이에 배치될 수 있다. 탄성 돌기들(EP)을 통해 패드 전극(PD)과 범프 전극(BE)이 전기적으로 연결될 수 있다. 이를 통해, 탄성 돌기들(EP)은 표시 패널(DP)과 구동칩(IC)을 전기적으로 연결시킬 수 있다. 탄성 돌기들(EP) 각각은 유기 고분자 물질을 포함할 수 있다. 예를 들어, 탄성 돌기들(EP) 각각은 에폭시 수지, 아크릴 수지, 우레탄 수지, 포토레지스트 등과 같은 유기 고분자 물질을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 탄성 돌기들(EP)에 대한 구체적인 설명은 후술하기로 한다.
기판(SUB)과 구동칩(IC) 사이의 패드 영역(PA)에 제1 접착층(AL1)이 배치될 수 있다. 제1 접착층(AL1)은 패드 전극들(PD)과 범프 전극들(BE)을 덮을 수 있다. 제1 접착층(AL1)은 패드 전극들(PD)과 구동칩(IC)을 본딩시킬 수 있다. 즉, 제1 접착층(AL1)은 표시 패널(DP)과 구동칩(IC)을 본딩시킬 수 있다. 제1 접착층(AL1)은 절연성 고분자 물질을 포함할 수 있다. 예를 들어, 제1 접착층(AL1)은 에폭시 수지, 아크릴 수지, 페놀 수지, 멜라민 수지, 디알릴프탈레이트 수지, 우레아 수지, 폴리이미드 수지, 폴리스티렌 수지, 폴리우레탄 수지, 폴리에틸렌 수지, 폴리아세트산비닐 수지 등과 같은 절연성 고분자 물질을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
기판(SUB) 상의 패드 영역(PA)에 회로 기판(CB)이 배치될 수 있다. 구체적으로, 회로 기판(CB)은 패드 영역(PA)과 부분적으로 중첩할 수 있다. 즉, 회로 기판(CB)의 제1 부분은 패드 영역(PA)과 중첩하고, 회로 기판(CB)의 제2 부분은 패드 영역(PA)과 중첩하지 않을 수 있다. 회로 기판(CB)은 제2 접착층(AL2)을 통해 기판(SUB)과 본딩될 수 있다. 이에 따라, 회로 기판(CB)은 표시 패널(DP)과 전기적으로 연결될 수 있다. 제2 접착층(AL2)은 제1 접착층(AL1)과 동일한 물질을 포함할 수 있다.
화소들(PX)은 회로 기판(CB)으로부터 구동 신호, 제어 신호, 전원 등을 전달받을 수 있다. 일 실시예에 있어서, 회로 기판(CB)은 인쇄 회로 기판(printed circuit board, PCB), 연성 인쇄 회로 기판(flexible printed circuit board, FPCB) 또는 연성 플랫 케이블(flexible flat cable, FFC)을 포함할 수 있다.
본 명세서에서, 제1 방향(DR1) 및 제1 방향(DR1)과 교차하는 제2 방향(DR2)은 평면을 정의할 수 있다. 예를 들어, 제2 방향(DR2)은 제1 방향(DR1)과 수직일 수 있다.
본 발명의 표시 장치(DD)는 유기 발광 표시 장치(organic light emitting display device, OLED), 액정 표시 장치(liquid crystal display device, LCD), 전계 방출 표시 장치(field emission display device, FED), 플라즈마 표시 장치(plasma display device, PDP), 전기 영동 표시 장치(electrophoretic image display device, EPD) 또는 양자점 표시 장치(quantum dot display device)를 포함할 수도 있다.
도 4는 도 3의 II-II' 라인을 따라 자른 단면의 일 예를 나타내는 단면도이다. 도 5 내지 도 8은 도 3의 II-II' 라인을 따라 자른 단면의 다른 예들을 나타내는 단면도들이다.
도 3 및 도 4를 참조하면, 상술한 바와 같이, 기판(SUB) 상의 패드 영역(PA)에 복수의 패드 전극들(PD), 복수의 탄성 돌기들(EP), 제1 접착층(AL1) 및 구동칩(IC)이 배치될 수 있다.
일 실시예에 있어서, 탄성 돌기들(EP)은 복수의 제1 탄성 돌기들(EP1) 및 복수의 제2 탄성 돌기들(EP2)을 포함할 수 있다. 제1 탄성 돌기들(EP1)은 패드 전극들(PD) 각각의 상에 배치될 수 있다. 즉, 하나의 패드 전극(PD)에 복수의 제1 탄성 돌기들(EP1)이 배치될 수 있다. 평면 상에서 볼 때, 제2 탄성 돌기들(EP2)은 기판(SUB) 상에서 패드 전극들(PD) 사이에 배치될 수 있다.
하나의 패드 전극(PD) 상에 배치되는 제1 탄성 돌기들(EP1)의 개수는 인접하는 두 개의 패드 전극들(예를 들어, 입력 패드 전극들(PD1) 또는 출력 패드 전극들(PD2)) 사이에 배치되는 제2 탄성 돌기들(EP2)의 개수와 동일할 수 있다. 예를 들어, 하나의 패드 전극(PD) 상에 배치되는 제1 탄성 돌기들(EP1)의 개수는 4개이고, 인접하는 상기 두 개의 패드 전극들 사이에 배치되는 제2 탄성 돌기들(EP2)의 개수는 4개일 수 있다. 선택적으로, 하나의 패드 전극(PD) 상에 배치되는 제1 탄성 돌기들(EP1)의 개수는 인접하는 상기 두 개의 패드 전극들 사이에 배치되는 제2 탄성 돌기들(EP2)의 개수와 상이할 수도 있다.
제1 탄성 돌기들(EP1) 각각은 패드 전극들(PD) 각각의 중심부와 중첩하고, 제2 탄성 돌기들(EP2) 각각은 인접하는 두 개의 패드 전극들(예를 들어, 입력 패드 전극들(PD1) 또는 출력 패드 전극들(PD2)) 사이의 중심부와 중첩할 수 있다. 즉, 제1 탄성 돌기들(EP1)은 패드 전극들(PD) 각각의 상기 중심부와 중첩하도록 제2 방향(DR2)을 따라 반복적으로 배열되고, 제2 탄성 돌기들(EP2)은 인접하는 상기 두 개의 패드 전극들 사이의 상기 중심부와 중첩하도록 제2 방향(DR2)을 따라 반복적으로 배열될 수 있다.
단면 상에서 볼 때, 제1 탄성 돌기들(EP1) 각각의 형상과 제2 탄성 돌기들(EP2) 각각의 형상은 동일할 수 있다. 예를 들어, 탄성 돌기들(EP) 각각은 단면 상에서 볼 때 코너부가 둥근 직사각형의 형상을 가질 수 있다 (도 4 참조). 선택적으로, 탄성 돌기들(EP) 각각은 단면 상에서 볼 때 반원의 형상을 가질 수도 있다 (도 5 참조). 선택적으로, 탄성 돌기들(EP) 각각은 단면 상에서 볼 때 반타원의 형상을 가질 수도 있다 (도 6 참조). 선택적으로, 탄성 돌기들(EP) 각각은 단면 상에서 볼 때 삼각형의 형상을 가질 수도 있다 (도 7 참조). 선택적으로, 탄성 돌기들(EP) 각각은 단면 상에서 볼 때 한 변이 둥근 직사각형의 형상을 가질 수도 있다 (도 8 참조). 다만, 본 발명의 구성은 이에 한정되는 것은 아니며, 탄성 돌기들(EP) 각각은 단면 상에서 볼 때 다양한 형상을 가질 수도 있다.
표시 장치(DD)는 제1 탄성 돌기들(EP1) 각각의 상에 배치되는 도전층(CL)을 더 포함할 수 있다. 일 실시예에 있어서, 도전층(CL)은 제1 탄성 돌기들(EP1) 각각의 외면을 둘러쌀 수 있다. 이때, 제2 탄성 돌기들(EP2) 각각의 외면은 노출될 수 있다. 예를 들어, 도전층(CL)은 금속, 합금 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
일 실시예에 있어서, 도전층(CL)의 상면은 제2 탄성 돌기들(EP2) 각각의 상면과 동일한 레벨에 위치할 수 있다.
일 실시예에 있어서, 도전층(CL)은 소스 전극(예를 들어, 도 11의 소스 전극(SE)) 및 드레인 전극(예를 들어, 도 11의 드레인 전극(DE))과 동일한 물질을 포함할 수 있다. 즉, 도전층(CL)은 상기 소스 전극 및 상기 드레인 전극과 동일한 공정을 통해 형성될 수 있다. 다만, 본 발명의 구성은 이에 한정되는 것은 아니며, 도전층(CL)은 상기 소스 전극 및 상기 드레인 전극과 다른 층에 배치되는 금속층과 동일한 물질을 포함할 수도 있다.
범프 전극들(BE) 각각은 도전층(CL)의 상면과 접촉하고, 제2 탄성 돌기들(EP2)과 접촉하지 않을 수 있다. 즉, 도전층(CL)을 통해 패드 전극들(PD)과 범프 전극들(BE)이 전기적으로 연결될 수 있다. 다시 말하면, 도전층(CL)을 통해 기판(SUB)과 구동칩(IC)이 전기적으로 연결될 수 있다. 선택적으로, 범프 전극들(BE) 각각은 도전층(CL)의 상면과 적어도 부분적으로 접촉하고, 제2 탄성 돌기들(EP2) 각각의 상면과 적어도 부분적으로 중첩할 수도 있다.
도 9 및 도 10은 도 4의 범프 전극의 폭, 탄성 돌기의 폭 및 인접하는 탄성 돌기들 사이의 간격의 관계를 설명하기 위한 단면도들이다. 예를 들어, 도 9가 구동칩(IC)이 기판(SUB) 상에 얼라인된 상태를 나타내는 단면도인 경우로 가정하면, 도 10은 구동칩(IC)이 기판(SUB) 상에서 원하는 위치에서 제1 방향(D1)으로 일정 거리(x)만큼 쉬프트된 상태를 나타내는 단면도이다.
도 9 및 도 10을 참조하면, 일 실시예에 있어서, 제1 탄성 돌기들(EP1) 각각의 폭(W1)은 제2 탄성 돌기들(EP2) 각각의 폭(W1)과 동일할 수 있다. 여기서, 제1 탄성 돌기(EP1)의 폭(W1) 및 제2 탄성 돌기(EP2)의 폭(W1) 각각은 제1 방향(DR1)으로의 폭을 의미할 수 있다.
일 실시예에 있어서, 단면 상에서 바라볼 때, 탄성 돌기들(EP)은 제1 방향(DR1)을 따라 동일한 간격(d)으로 서로 이격하여 배치될 수 있다. 예를 들어, 단면 상에서 바라볼 때, 제1 열에 위치하는 제1 탄성 돌기(EP1)와 상기 제1 열에 인접한 제2 열에 위치하는 제2 탄성 돌기(EP2) 사이의 간격(d)은 상기 제2 열에 위치하는 제2 탄성 돌기(EP2)와 상기 제2 열에 인접한 제3 열에 위치하는 제1 탄성 돌기(EP1) 사이의 간격(d)과 동일할 수 있다.
일 실시예에 있어서, 범프 전극들(BE) 각각의 폭(W2)은 탄성 돌기들(EP) 각각의 폭(W1) 및 제1 방향(DR1)으로 인접하는 두 개의 탄성 돌기들(EP) 사이의 간격(d)의 합의 N배(단, N은 자연수)일 수 있다. 예를 들어, 범프 전극들(BE) 각각의 폭(W2)은 탄성 돌기들(EP) 각각의 폭(W1) 및 제1 방향(DR1)으로 인접하는 두 개의 탄성 돌기들(EP) 사이의 간격의 합과 동일할 수 있다.
상기와 같은 조건을 만족하는 경우, 범프 전극들(BE) 각각이 탄성 돌기들(BP)과 중첩하는 부분의 폭의 합은 탄성 돌기들(BP) 각각의 폭(W1)의 N배(단, N은 자연수)일 수 있다. 예를 들어, 도 9에 도시된 바와 같이, 범프 전극들(BE) 각각이 제1 탄성 돌기(EP1)와 중첩하는 부분의 폭(W1)은 탄성 돌기들(EP) 각각의 폭(W1)과 동일할 수 있다. 또한, 도 10에 도시된 바와 같이, 범프 전극들(BE) 각각이 제1 탄성 돌기(BP1)와 중첩하는 부분의 폭(즉, 제1 탄성 돌기(EP1)의 폭(W1)과 구동칩(IC)이 원하는 위치에서 쉬프트된 간격(x)의 차이) 및 제2 탄성 돌기(EP2)와 중첩하는 부분의 폭(x)의 합은 탄성 돌기들(EP) 각각의 폭(W1)과 동일할 수 있다.
상술한 바와 같이, 범프 전극들(BE) 각각의 폭(W2)이 탄성 돌기들(EP) 각각의 폭(W1) 및 제1 방향(DR1)으로 인접하는 두 개의 탄성 돌기들(EP) 사이의 간격(d)의 합의 N배(단, N은 자연수)인 경우, 구동칩(IC)이 기판(SUB) 상에서 얼라인된 상태에서 기판(SUB)을 누르는 압력의 크기는 구동칩(IC)이 원하는 위치에서 쉬프트된 상태에서 기판(SUB)을 누르는 압력의 크기와 동일할 수 있다.
구동칩은 접착층 및 접착층 내에 배열되는 복수의 도전볼들을 포함하는 이방성 도전 필름(anisotropic conductive film, ACF)을 통해 표시 패널에 본딩될 수 있다. 다만, 상기 표시 패널에 상기 구동칩을 본딩하는 과정에서, 도전볼들이 전극들의 측면에 밀집되어 인접한 상기 전극들 사이에서 쇼트(short) 결함이 발생하거나, 상기 도전볼들이 상기 전극들 사이에 적절히 배치되지 않아 오픈(open) 불량이 발생하였다.
본 발명의 일 실시예에 따른 표시 장치(DD)는 기판(SUB) 상의 패드 영역(PA)에 배치되는 복수의 패드 전극들(PD), 패드 전극들(PD) 각각의 상에 배치되는 복수의 제1 탄성 돌기들(EP1), 평면 상에서 바라볼 때 기판(SUB) 상에서 패드 전극들(PD) 사이에 배치되는 복수의 제2 탄성 돌기들(EP2) 및 구동칩(IC)을 포함할 수 있다. 구동칩(IC)은 기판(SUB)과 마주보는 베이스부(BS) 및 베이스부(BS)의 저면에 부착되는 복수의 범프 전극들(BE)을 포함할 수 있다. 이때, 범프 전극들(BE) 각각의 폭(W2)은 탄성 돌기들(EP) 각각의 폭(W1) 및 인접하는 두 개의 탄성 돌기들(EP) 사이의 간격(d)의 합의 N배(단, N은 자연수)일 수 있다. 이에 따라, 구동칩(IC)을 기판(SUB)에 본딩하는 과정에서 발생하는 표시 장치(DD)의 쇼트(short) 결함이나 오픈(open) 불량이 개선될 수 있다.
도 11은 도 2의 B 영역을 확대 도시한 단면도이다.
도 2 및 도 11을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(DD)의 표시 패널(DP)은 기판(SUB), 기판(SUB) 상에 배치되는 표시부(DSP) 및 표시부(DSP) 상에 배치되는 봉지층(ENC)을 포함할 수 있다. 여기서, 표시부(DSP)는 버퍼층(BUF), 트랜지스터(TR), 제1 절연층(IL1), 제2 절연층(IL2), 제3 절연층(IL3), 화소 정의막(PDL) 및 발광 소자(LED)를 포함할 수 있다. 트랜지스터(TR)는 액티브 패턴(ACT), 게이트 전극(GAT), 소스 전극(SE) 및 드레인 전극(DE)을 포함하고, 발광 소자(LED)는 애노드 전극(ADE), 발광층(EL) 및 캐소드 전극(CTE)을 포함할 수 있다.
기판(SUB)은 투명한 물질 또는 불투명한 물질을 포함할 수 있다. 기판(SUB)은 투명 수지 기판으로 이루어질 수 있다. 기판(SUB)으로 이용될 수 있는 투명 수지 기판의 예로는 폴리이미드 기판을 들 수 있다. 이러한 경우, 상기 폴리이미드 기판은 제1 폴리이미드층, 베리어 필름층, 제2 폴리이미드층 등을 포함할 수 있다. 다른 예시적인 실시예에 있어서, 기판(SUB)은 석영(quartz) 기판, 합성 석영(synthetic quartz) 기판, 불화칼슘(calcium fluoride) 기판, 불소가 도핑된 석영(F-doped quartz) 기판, 소다라임 유리(soda-lime) 기판, 무알칼리(non-alkali) 유리 기판 등을 포함할 수도 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
기판(SUB) 상에 버퍼층(BUF)이 배치될 수 있다. 버퍼층(BUF)은 기판(SUB)으로부터 금속 원자들이나 불순물들이 트랜지스터(TR)로 확산되는 현상을 방지할 수 있다. 또한, 버퍼층(BUF)은 기판(SUB)의 표면이 균일하지 않을 경우, 기판(SUB)의 표면의 평탄도를 향상시킬 수 있다. 예를 들어, 버퍼층(BUF)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등과 같은 무기 물질을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
버퍼층(BUF) 상에 액티브 패턴들(ACT)이 배치될 수 있다. 액티브 패턴(ACT)은 금속 산화물 반도체, 무기물 반도체(예를 들어, 아몰퍼스 실리콘(amorphous silicon), 폴리 실리콘(poly silicon)), 또는 유기물 반도체 등을 포함할 수 있다. 액티브 패턴들(ACT)은 소스 영역, 드레인 영역 및 상기 소스 영역과 상기 드레인 영역 사이에 위치하는 채널 영역을 포함할 수 있다.
상기 금속 산화물 반도체는 인듐(In), 아연(Zn), 갈륨(Ga), 주석(Sn), 티타늄(Ti), 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr), 마그네슘(Mg) 등을 함유하는 이성분계 화합물(ABx), 삼성분계 화합물(ABxCy), 사성분계 화합물(ABxCyDz) 등을 포함할 수 있다. 예를 들어, 상기 금속 산화물 반도체는 아연 산화물(ZnOx), 갈륨 산화물(GaOx), 주석 산화물(SnOx), 인듐 산화물(InOx), 인듐 갈륨 산화물(IGO), 인듐 아연 산화물(IZO), 인듐 주석 산화물(ITO), 인듐 아연 주석 산화물(IZTO), 인듐 갈륨 아연 산화물(IGZO) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
버퍼층(BUF) 상에 제1 절연층(IL1)이 배치될 수 있다. 제1 절연층(IL1)은 액티브 패턴(ACT)을 충분히 덮을 수 있으며, 액티브 패턴(ACT)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 제1 절연층(IL1)은 액티브 패턴(ACT)을 덮으며, 균일한 두께로 액티브 패턴(ACT)의 프로파일을 따라 배치될 수도 있다. 예를 들어, 제1 절연층(IL1)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 탄화물(SiCx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy) 등과 같은 무기 물질을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제1 절연층(IL1) 상에 게이트 전극(GAT)이 배치될 수 있다. 게이트 전극(GAT)은 액티브 패턴(ACT)의 상기 채널 영역과 중첩할 수 있다. 게이트 전극(GAT)은 금속, 합금 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 상기 금속의 예로는, 은(Ag), 몰리브데늄(Mo), 알루미늄(Al), 텅스텐(W), 구리(Cu), 니켈(Ni), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc) 등을 들 수 있다. 상기 도전성 금속 산화물의 예로는, 인듐 주석 산화물, 인듐 아연 산화물 등을 들 수 있다. 또한, 상기 금속 질화물의 예로는, 알루미늄 질화물(AlNx), 텅스텐 질화물(WNx), 크롬 질화물(CrNx) 등을 들 수 있다. 이들은 각각 단독으로 또는 서로 조합되어 사용될 수 있다.
제1 절연층(IL1) 상에 제2 절연층(IL2)이 배치될 수 있다. 제2 절연층(IL2)은 게이트 전극(GAT)을 충분히 덮을 수 있으며, 게이트 전극들(GAT)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 제2 절연층(IL2)은 게이트 전극(GAT)을 덮으며, 균일한 두께로 게이트 전극(GAT) 각각의 프로파일을 따라 배치될 수도 있다. 예를 들어, 제2 절연층(IL2)은 실리콘 산화물, 실리콘 질화물, 실리콘 탄화물, 실리콘 산질화물, 실리콘 산탄화물 등과 같은 무기 물질을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
층간 절연층(ILD) 상에 소스 전극(SE) 및 드레인 전극(DE)이 배치될 수 있다. 소스 전극(SE1)은 제1 절연층(IL1) 및 제2 절연층(IL2)의 제1 부분을 관통하는 콘택홀을 통해 액티브 패턴(ACT)의 상기 소스 영역에 접속될 수 있다. 드레인 전극은 제1 절연층(IL1) 및 제2 절연층(IL2)의 제2 부분을 관통하는 콘택홀을 통해 액티브 패턴(ACT)의 상기 드레인 영역에 접속될 수 있다. 예를 들어, 소스 전극(SE) 및 드레인 전극(DE) 각각은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
이에 따라, 액티브 패턴(ACT), 게이트 전극(GAT), 소스 전극(SE) 및 드레인 전극(DE)을 포함하는 트랜지스터(TR)가 기판(SUB) 상이 표시 영역(DA)에 배치될 수 있다.
제2 절연층(IL2) 상에 제3 절연층(IL3)이 배치될 수 있다. 제3 절연층(IL3)은 소스 전극(SE) 및 드레인 전극(DE)을 충분히 커버할 수 있다. 제3 절연층(IL3)은 무기 물질 또는 유기 물질을 포함할 수 있다. 예를 들어, 제3 절연층(IL3)은 페놀 수지(phenolic resin), 아크릴 수지(polyacrylates resin), 폴리이미드 수지(polyimides rein), 폴리아미드 수지(polyamides resin), 실록산 수지(siloxane resin), 에폭시 수지(epoxy resin) 등과 같은 유기 물질을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제3 절연층(IL3) 상에 애노드 전극(ADE)이 배치될 수 있다. 애노드 전극(ADE)은 제3 절연층(IL3)을 관통하는 콘택홀을 통해 트랜지스터(TR)의 드레인 전극(DE)에 접속될 수 있다. 예를 들어, 애노드 전극(ADE)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 일 실시예에 있어서, 애노드 전극(ADE)은 ITO/Ag/ITO를 포함하는 적층 구조를 가질 수 있다.
제3 절연층(IL3) 상에 화소 정의막(PDL)이 배치될 수 있다. 화소 정의막(PDL)은 애노드 전극(ADE)의 양측부를 덮을 수 있다. 화소 정의막(PDL)은 유기 물질 또는 유기 물질을 포함할 수 있다. 예를 들어, 화소 정의막(PDL)은 에폭시 수지, 실록산 수지 등과 같은 유기 물질을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 실시예에 있어서, 화소 정의막(PDL)은 블랙 안료, 블랙 염료 등을 함유하는 차광 물질을 더 포함할 수도 있다.
애노드 전극(ADE) 상에 발광층(EL)이 배치될 수 있다. 발광층(EL)은 기 설정된 색의 광을 방출하는 유기물을 포함할 수 있다. 예를 들어, 발광층(EL)은 적색의 광, 녹색의 광 또는 청색의 광을 방출하는 유기물을 포함할 수 있다.
발광층(EL) 및 화소 정의막(PDL) 상에 캐소드 전극(CTE)이 배치될 수 있다. 예를 들어, 캐소드 전극(CTE)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
이에 따라, 애노드 전극(ADE), 발광층(EL) 및 캐소드 전극(CTE)을 포함하는 발광 소자(LED)가 기판(SUB) 상의 표시 영역(DA)에 배치될 수 있다.
캐소드 전극(CTE) 상에 봉지층(ENC)이 배치될 수 있다. 봉지층(ENC)은 외부로부터 발광 소자(LED)에 불순물, 수분, 외기 등이 침투하는 것을 방지할 수 있다. 봉지층(ENC)은 적어도 하나의 무기층 및 적어도 하나의 유기층을 포함할 수 있다. 예를 들어, 상기 무기층은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용 수 있다. 상기 유기층은 폴리아크릴레이트 등과 같은 고분자 경화물을 포함할 수 있다.
도 12는 도 1의 A 영역이 다른 예를 확대 도시한 평면도이다. 도 13은 도 12의 III-III' 라인을 따라 자른 단면도이다. 도 14 및 도 15는 도 13의 범프 전극의 폭, 탄성 돌기의 폭 및 인접하는 탄성 돌기들 사이의 간격의 관계를 설명하기 위한 단면도들이다.
예를 들어, 도 14가 구동칩(IC)이 기판(SUB) 상에 얼라인된 상태를 나타내는 단면도인 경우로 가정하면, 도 15는 구동칩(IC)이 기판(SUB) 상에서 원하는 위치에서 제1 방향(D1)으로 일정 거리(x)만큼 쉬프트된 상태를 나타내는 단면도이다.
도 12 내지 도 15를 참조하면, 기판(SUB) 상의 패드 영역(PA)에 복수의 패드 전극들(PD), 복수의 탄성 돌기들(BP), 제1 접착층(AL1) 및 구동칩(IC)이 배치될 수 있다. 다만, 도 12 내지 도 15를 참조하여 설명하는 표시 장치는 탄성 돌기들(EP)의 개수를 제외하고는 도 3 내지 도 10을 참조하여 설명한 표시 장치(DD)와 실질적으로 동일하거나 유사할 수 있다. 이하에서, 중복되는 설명은 생략하거나 간략화하기로 한다.
하나의 패드 전극(PD) 상에 배치되는 제1 탄성 돌기들(EP1)의 개수는 인접하는 두 개의 패드 전극들(예를 들어, 입력 패드 전극들(PD1) 또는 출력 패드 전극들(PD2)) 사이에 배치되는 제2 탄성 돌기들(EP2)의 개수와 동일할 수 있다. 예를 들어, 하나의 패드 전극(PD) 상에 배치되는 제1 탄성 돌기들(EP1)의 개수는 8개이고, 인접하는 상기 두 개의 패드 전극들 사이에 배치되는 제2 탄성 돌기들(EP2)의 개수는 8개일 수 있다. 선택적으로, 하나의 패드 전극(PD) 상에 배치되는 제1 탄성 돌기들(EP1)의 개수는 인접하는 상기 두 개의 패드 전극들 사이에 배치되는 제2 탄성 돌기들(EP2)의 개수와 상이할 수도 있다.
일 실시예에 있어서, 평면 상에서 볼 때, 제1 탄성 돌기들(EP1)은 지그재그로 배치되고, 제2 탄성 돌기들(EP2)은 지그재그로 배치될 수 있다. 즉, 평면 상에서 볼 때, 제1 탄성 돌기들(EP1)의 배치 방식과 제2 탄성 돌기들(EP2)의 배치 방식은 동일할 수 있다. 다만, 본 발명의 구성은 이에 한정되는 것은 아니며, 평면 상에서 볼 때, 제1 탄성 돌기들(EP1)의 배치 방식과 제2 탄성 돌기들(EP2)의 배치 방식은 상이할 수도 있다.
일 실시예에 있어서, 제1 탄성 돌기들(EP1) 각각의 폭(W1)은 제2 탄성 돌기들(EP2) 각각이 폭(W1)과 동일할 수 있다.
일 실시예에 있어서, 단면 상에서 바라볼 때, 탄성 돌기들(EP)은 제1 방향(DR1)을 따라 동일한 간격(d)으로 서로 이격하여 배치될 수 있다.
일 실시예에 있어서, 범프 전극들(BE) 각각의 폭(W2)은 탄성 돌기들(EP) 각각의 폭(W1) 및 제1 방향(DR1)으로 인접하는 두 개의 탄성 돌기들(EP)의 간격(d)의 합의 N배(단, N은 자연수)일 수 있다. 예를 들어, 범프 전극들(BE) 각각의 폭(W2)은 탄성 돌기들(EP) 각각의 폭(W1) 및 제1 방향(DR1)으로 인접하는 두 개의 탄성 돌기들(EP)의 간격의 합의 2배일 수 있다.
상기와 같은 조건을 만족하는 경우, 범프 전극들(BE) 각각이 탄성 돌기들(BP)과 중첩하는 부분의 폭의 합은 탄성 돌기들(BP) 각각의 폭(W1)의 N배(단, N은 자연수)일 수 있다. 예를 들어, 도 14에 도시된 바와 같이, 범프 전극들(BE) 각각이 제1 탄성 돌기들(EP1)과 중첩하는 부분들 각각의 폭의 합은 탄성 돌기들(EP) 각각의 폭(W1)의 2배일 수 있다. 또한, 도 15에 도시된 바와 같이, 범프 전극들(BE) 각각이 제1 탄성 돌기들(EP1)과 중첩하는 부분들 각각의 폭 및 제2 탄성 돌기(EP2)와 중첩하는 부분의 폭(x)의 합은 탄성 돌기들(EP) 각각의 폭(W1)의 2배일 수 있다.
도 16은 도 1의 A 영역의 또 다른 예를 확대 도시한 평면도이다. 도 17은 도 16의 IV-IV' 라인을 따라 자른 단면도이다. 도 18 및 도 19는 도 17의 범프 전극의 폭, 탄성 돌기의 폭 및 인접하는 탄성 돌기들 사이의 간격의 관계를 설명하기 위한 단면도들이다.
예를 들어, 도 18이 구동칩(IC)이 기판(SUB) 상에 얼라인된 상태를 나타내는 단면도인 경우로 가정하면, 도 19는 구동칩(IC)이 기판(SUB) 상에서 원하는 위치에서 제1 방향(D1)으로 일정 거리(x)만큼 쉬프트된 상태를 나타내는 단면도이다.
도 16 내지 도 19를 참조하면, 기판(SUB) 상의 패드 영역(PA)에 복수의 패드 전극들(PD), 복수의 탄성 돌기들(BP), 제1 접착층(AL1) 및 구동칩(IC)이 배치될 수 있다. 다만, 도 16 내지 도 19를 참조하여 설명하는 표시 장치는 탄성 돌기들(EP)의 개수를 제외하고는 도 3 내지 도 10을 참조하여 설명한 표시 장치(DD)와 실질적으로 동일하거나 유사할 수 있다. 이하에서, 중복되는 설명은 생략하거나 간략화하기로 한다.
하나의 패드 전극(PD) 상에 배치되는 제1 탄성 돌기들(EP1)의 개수는 인접하는 두 개의 패드 전극들(예를 들어, 입력 패드 전극들(PD1) 또는 출력 패드 전극들(PD2)) 사이에 배치되는 제2 탄성 돌기들(EP2)의 개수와 동일할 수 있다. 예를 들어, 하나의 패드 전극(PD) 상에 배치되는 제1 탄성 돌기들(EP1)의 개수는 12개이고, 인접하는 상기 두 개의 패드 전극들 사이에 배치되는 제2 탄성 돌기들(EP2)의 개수는 12개일 수 있다. 선택적으로, 하나의 패드 전극(PD) 상에 배치되는 제1 탄성 돌기들(EP1)의 개수는 인접하는 상기 두 개의 패드 전극들 사이에 배치되는 제2 탄성 돌기들(EP2)의 개수와 상이할 수도 있다.
일 실시예에 있어서, 평면 상에서 볼 때, 제1 탄성 돌기들(EP1)은 지그재그로 배치되고, 제2 탄성 돌기들(EP2)은 지그재그로 배치될 수 있다. 즉, 평면 상에서 볼 때, 제1 탄성 돌기들(EP1)의 배치 방식과 제2 탄성 돌기들(EP2)의 배치 방식은 동일할 수 있다. 다만, 본 발명의 구성은 이에 한정되는 것은 아니며, 평면 상에서 볼 때, 제1 탄성 돌기들(EP1)의 배치 방식과 제2 탄성 돌기들(EP2)의 배치 방식은 상이할 수도 있다.
일 실시예에 있어서, 제1 탄성 돌기들(EP1) 각각의 폭(W1)은 제2 탄성 돌기들(EP2) 각각이 폭(W1)과 동일할 수 있다.
일 실시예에 있어서, 단면 상에서 바라볼 때, 제1 탄성 돌기들(EP1) 및 제2 탄성 돌기들(EP2)은 제1 방향(DR1)을 따라 동일한 간격(d)으로 서로 이격하여 배치될 수 있다.
일 실시예에 있어서, 범프 전극들(BE) 각각의 폭(W2)은 탄성 돌기들(EP) 각각의 폭(W1) 및 제1 방향(DR1)으로 인접하는 두 개의 탄성 돌기들(EP)의 간격(d)의 합의 N배(단, N은 자연수)일 수 있다. 예를 들어, 범프 전극들(BE) 각각의 폭(W2)은 탄성 돌기들(EP) 각각의 폭(W2) 및 제1 방향(DR1)으로 인접하는 두 개의 탄성 돌기들(EP)의 간격의 합의 3배일 수 있다.
상기와 같은 조건을 만족하는 경우, 범프 전극들(BE) 각각이 탄성 돌기들(EP)과 중첩하는 부분의 폭의 합은 탄성 돌기들(EP) 각각의 폭(W1)의 N배(단, N은 자연수)일 수 있다. 예를 들어, 도 18에 도시된 바와 같이, 범프 전극들(BE) 각각이 제1 탄성 돌기들(EP1)과 중첩하는 부분들 각각의 폭의 합은 탄성 돌기들(EP) 각각의 폭(W1)의 3배일 수 있다. 또한, 도 19에 도시된 바와 같이, 범프 전극들(BE) 각각이 제1 탄성 돌기들(EP1)과 중첩하는 부분들 각각의 폭 및 제2 탄성 돌기(EP2)와 중첩하는 부분의 폭(x)의 합은 탄성 돌기들(EP) 각각의 폭(W1)의 3배일 수 있다.
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 표시 장치를 구비할 수 있는 다양한 디스플레이 기기들에 적용될 수 있다. 예를 들어, 본 발명은 고해상도 스마트폰, 휴대폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 네비게이션 시스템, 텔레비전, 컴퓨터 모니터, 노트북 등에 적용될 수 있다.
DD: 표시 장치 DA: 표시 영역
PA: 패드 영역 SUB: 기판
EP: 탄성 돌기들 PD: 패드 전극들
BE: 범프 전극들 BS: 베이스부
IC: 구동칩 CL: 도전층

Claims (26)

  1. 표시 영역 및 패드 영역을 포함하는 기판;
    상기 기판 상의 상기 패드 영역에 배치되는 복수의 패드 전극들;
    상기 패드 전극들 각각의 상에 배치되는 복수의 제1 탄성 돌기들 및 평면 상에서 볼 때 상기 기판 상에서 상기 패드 전극들 사이에 배치되는 복수의 제2 탄성 돌기들을 포함하는 복수의 탄성 돌기들;
    상기 제1 탄성 돌기들 각각의 상에 배치되는 도전층; 및
    상기 기판과 마주보는 베이스부 및 상기 베이스부의 일면에 부착되고 상기 패드 전극들과 각각 중첩하는 복수의 범프 전극들을 포함하고, 상기 패드 영역과 중첩하는 구동칩을 포함하는 표시 장치.
  2. 제1 항에 있어서, 상기 탄성 돌기들 각각은 유기 고분자 물질을 포함하는 것을 특징으로 하는 표시 장치.
  3. 제1 항에 있어서, 상기 탄성 돌기들 각각은 단면 상에서 볼 때 한 변이 둥근 직사각형 형상, 반원 형상, 반타원 형상, 삼각형 형상 또는 코너부가 둥근 직사각형의 형상을 갖는 것을 특징으로 하는 표시 장치.
  4. 제1 항에 있어서, 상기 도전층의 상면은 상기 제2 탄성 돌기들 각각의 상면과 동일한 레벨에 위치하는 것을 특징으로 하는 표시 장치.
  5. 제1 항에 있어서, 상기 패드 전극들 및 상기 범프 전극들은 제1 방향을 따라 반복적으로 배열되고, 상기 패드 전극들 각각 및 상기 범프 전극들 각각은 상기 제1 방향과 교차하는 제2 방향으로 연장되는 것을 특징으로 하는 표시 장치.
  6. 제5 항에 있어서, 상기 제1 탄성 돌기들 각각의 폭은 상기 제2 탄성 돌기들 각각의 폭과 동일한 것을 특징으로 하는 표시 장치.
  7. 제6 항에 있어서, 단면 상에서 볼 때, 상기 제1 탄성 돌기들 및 상기 제2 탄성 돌기들은 상기 제1 방향을 따라 동일한 간격으로 서로 이격되도록 배치되는 것을 특징으로 하는 표시 장치.
  8. 제7 항에 있어서, 상기 범프 전극들 각각의 폭은 상기 탄성 돌기들 각각의 폭 및 상기 탄성 돌기들 중 상기 제1 방향으로 인접하는 두 개의 탄성 돌기들 사이의 간격의 합의 N배(단, N은 자연수)인 것을 특징으로 하는 표시 장치.
  9. 제5 항에 있어서, 상기 패드 전극들 중 하나의 패드 전극 상에 배치된 상기 제1 탄성 돌기들의 개수는 상기 패드 전극들 중 상기 제1 방향으로 인접하는 두 개의 패드 전극들 사이에 배치된 상기 제2 탄성 돌기들의 개수와 동일한 것을 특징으로 하는 표시 장치.
  10. 제5 항에 있어서, 상기 패드 전극들 중 하나의 패드 전극 상에 배치된 상기 제1 탄성 돌기들의 개수는 상기 패드 전극들 중 상기 제1 방향으로 인접하는 두 개의 패드 전극들 사이에 배치된 상기 제2 탄성 돌기들의 개수와 상이한 것을 특징으로 하는 표시 장치.
  11. 제1 항에 있어서, 상기 제1 탄성 돌기들은 상기 패드 전극들 각각의 중심부와 중첩하고, 상기 제2 탄성 돌기들은 상기 패드 전극들 중 인접하는 두 개의 패드 전극들 사이의 중심부와 중첩하는 것을 특징으로 하는 표시 장치.
  12. 제1 항에 있어서, 평면 상에서 볼 때, 상기 제1 탄성 돌기들은 지그재그로 배치되고, 상기 제2 탄성 돌기들은 지그재그로 배치되는 것을 특징으로 하는 표시 장치.
  13. 제1 항에 있어서,
    상기 기판 상의 상기 표시 영역에 순차적으로 배치되는 액티브 패턴, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 트랜지스터를 더 포함하고,
    상기 도전층은 상기 소스 전극 및 상기 드레인 전극과 동일한 물질을 포함하는 것을 특징으로 하는 표시 장치.
  14. 제1 항에 있어서,
    상기 기판과 상기 구동칩 사이에 배치되고, 상기 패드 전극들 및 상기 범프 전극들을 덮는 접착층을 더 포함하는 것을 특징으로 하는 표시 장치.
  15. 제14 항에 있어서, 상기 접착층은 절연성 고분자 물질을 포함하는 것을 특징으로 하는 표시 장치.
  16. 제1 항에 있어서, 상기 도전층의 상면은 상기 범프 전극들과 접촉하는 것을 특징으로 하는 표시 장치.
  17. 제1 항에 있어서, 상기 도전층의 상면은 상기 범프 전극들과 접촉하고, 상기 제2 탄성 돌기들 각각의 상면은 상기 범프 전극들 각각과 적어도 부분적으로 접촉하는 것을 특징으로 하는 표시 장치.
  18. 표시 영역 및 패드 영역을 포함하는 기판;
    상기 기판 상의 상기 패드 영역에 배치되는 복수의 패드 전극들;
    상기 기판과 마주보는 베이스부 및 상기 베이스부의 일면에 부착되고 상기 패드 전극들과 각각 중첩하는 복수의 범프 전극들을 포함하고, 상기 패드 영역과 중첩하는 구동칩; 및
    상기 기판 상의 상기 패드 영역에 배치되고, 적어도 하나가 상기 범프 전극들과 중첩하는 복수의 탄성 돌기들을 포함하고,
    상기 범프 전극들 중 하나의 범프 전극과 중첩하는 상기 탄성 돌기들의 부분들 각각의 폭의 합은 상기 탄성 돌기들 각각의 폭의 N배(단, N은 자연수)인 것을 특징으로 하는 표시 장치.
  19. 제18 항에 있어서, 상기 탄성 돌기들 각각은 유기 고분자 물질을 포함하는 것을 특징으로 하는 표시 장치.
  20. 제18 항에 있어서, 상기 탄성 돌기들 각각은 단면 상에서 볼 때 한 변이 둥근 직사각형 형상, 반원 형상, 반타원 형상, 삼각형 형상 또는 코너부가 둥근 직사각형의 형상을 갖는 것을 특징으로 하는 표시 장치.
  21. 제18 항에 있어서, 상기 탄성 돌기들은,
    상기 패드 전극들 각각의 상에 배치되는 복수의 제1 탄성 돌기들; 및
    평면 상에서 볼 때 상기 기판 상에서 상기 패드 전극들 사이에 배치되는 복수의 제2 탄성 돌기들을 포함하는 것을 특징으로 하는 표시 장치.
  22. 제21 항에 있어서,
    상기 제1 탄성 돌기들 각각의 상에 배치되는 도전층을 더 포함하는 것을 특징으로 하는 표시 장치.
  23. 제21 항에 있어서, 상기 패드 전극들 및 상기 범프 전극들은 제1 방향을 따라 반복적으로 배열되고, 상기 패드 전극들 각각 및 상기 범프 전극들 각각은 상기 제1 방향과 교차하는 제2 방향으로 연장되는 것을 특징으로 하는 표시 장치.
  24. 제23 항에 있어서, 상기 제1 탄성 돌기들 각각의 폭은 상기 제2 탄성 돌기들 각각의 폭과 동일한 것을 특징으로 하는 표시 장치.
  25. 제24 항에 있어서, 단면 상에서 볼 때, 상기 제1 탄성 돌기들 및 상기 제2 탄성 돌기들은 상기 제1 방향을 따라 동일한 간격으로 서로 이격되도록 배치되는 것을 특징으로 하는 표시 장치.
  26. 제25 항에 있어서, 상기 범프 전극들 각각의 폭은 상기 탄성 돌기들 각각의 폭 및 상기 탄성 돌기들 중 상기 제1 방향으로 인접하는 두 개의 탄성 돌기들 사이의 간격의 합의 N배(단, N은 자연수)인 것을 특징으로 하는 표시 장치.
KR1020220113832A 2022-09-07 2022-09-07 표시 장치 KR20240034970A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020220113832A KR20240034970A (ko) 2022-09-07 2022-09-07 표시 장치
US18/322,959 US20240081112A1 (en) 2022-09-07 2023-05-24 Display device including elastic protrusions on pad area of substrate
EP23191240.3A EP4336989A1 (en) 2022-09-07 2023-08-14 Display device including elastic protrusions on pad area of substrate
CN202311085916.7A CN117677236A (zh) 2022-09-07 2023-08-28 包括衬底的焊盘区域上的弹性突起的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220113832A KR20240034970A (ko) 2022-09-07 2022-09-07 표시 장치

Publications (1)

Publication Number Publication Date
KR20240034970A true KR20240034970A (ko) 2024-03-15

Family

ID=87575996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220113832A KR20240034970A (ko) 2022-09-07 2022-09-07 표시 장치

Country Status (4)

Country Link
US (1) US20240081112A1 (ko)
EP (1) EP4336989A1 (ko)
KR (1) KR20240034970A (ko)
CN (1) CN117677236A (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040050245A (ko) * 2002-12-09 2004-06-16 삼성전자주식회사 박막 트랜지스터 기판, 이의 제조방법, 이를 갖는액정표시장치 및 이의 제조방법
TWI223363B (en) * 2003-11-06 2004-11-01 Ind Tech Res Inst Bonding structure with compliant bumps
WO2007039960A1 (ja) * 2005-10-05 2007-04-12 Sharp Kabushiki Kaisha 配線基板及びそれを備えた表示装置
US9148957B2 (en) * 2011-03-04 2015-09-29 Sharp Kabushiki Kaisha Electronic circuit substrate, display device, and wiring substrate
KR102511074B1 (ko) * 2018-05-10 2023-03-16 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20240081112A1 (en) 2024-03-07
EP4336989A1 (en) 2024-03-13
CN117677236A (zh) 2024-03-08

Similar Documents

Publication Publication Date Title
CN110265567B (zh) 显示装置及其制造方法
KR20200039973A (ko) 스트레쳐블 표시 장치 및 그 제조 방법
JP2008070873A (ja) 平板表示装置
KR20200101556A (ko) 표시 장치 및 그 제조 방법
US10268092B2 (en) Display device
TW202127404A (zh) 顯示裝置
KR102676985B1 (ko) 스트레쳐블 표시 장치
KR20200145985A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20220140474A (ko) 유기 발광 표시 장치
KR20210053559A (ko) 스트레쳐블 표시 장치
KR20200079856A (ko) 터치 패널 및 이를 포함하는 스트레쳐블 표시장치
KR102433358B1 (ko) 표시 장치
EP4336989A1 (en) Display device including elastic protrusions on pad area of substrate
CN115207018A (zh) 显示装置
KR20210028773A (ko) 표시 장치
KR20200104475A (ko) 표시 장치
KR20200036288A (ko) 표시장치
US11824064B2 (en) Display device, method of manufacturing the same, and tiled display device including the same
CN220755381U (zh) 显示装置
US20230005962A1 (en) Display device
JP7453418B2 (ja) 表示装置および複合型表示装置
JP2024095529A (ja) フレキシブル表示装置
CN115707298A (zh) 显示装置
KR20210060718A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20240071524A (ko) 표시 장치 및 이의 제조 방법