JP7453418B2 - 表示装置および複合型表示装置 - Google Patents

表示装置および複合型表示装置 Download PDF

Info

Publication number
JP7453418B2
JP7453418B2 JP2022568218A JP2022568218A JP7453418B2 JP 7453418 B2 JP7453418 B2 JP 7453418B2 JP 2022568218 A JP2022568218 A JP 2022568218A JP 2022568218 A JP2022568218 A JP 2022568218A JP 7453418 B2 JP7453418 B2 JP 7453418B2
Authority
JP
Japan
Prior art keywords
display device
connection pad
light emitting
substrate
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022568218A
Other languages
English (en)
Other versions
JPWO2022124161A1 (ja
Inventor
弘晃 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2022124161A1 publication Critical patent/JPWO2022124161A1/ja
Application granted granted Critical
Publication of JP7453418B2 publication Critical patent/JP7453418B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本開示は、発光ダイオード（Light Emitting Diode：ＬＥＤ）素子等の自発光型の発光素子を備える表示装置、および複数の表示装置を結合（タイリング）して構成される複合型表示装置に関する。
従来技術の表示装置および複合型表示装置は、例えば特許文献１～５に記載されている。
特開２００５－１４８２４８号公報 特開昭５７－１１４１８９号公報 特開２００３－２９５７８５号公報 特開２０１２－１０４４９７号公報 特開２００７－３３５４２９号公報
本開示の表示装置は、第１辺およびそれに隣接する第２辺を有する基板と、前記基板上に位置する複数の発光素子と、前記基板上に位置し、前記発光素子の発光／非発光を制御する複数の発光制御信号線と、前記基板上の前記第１辺側の端縁部および前記第２辺側の端縁部に位置し、前記複数の発光制御信号線のそれぞれに接続される接続パッドと、を備え、複数の前記接続パッドは、前記基板上の前記第１辺側の端縁部に前記第１辺に沿って位置し、前記複数の発光素子のうち第１群の前記発光素子のそれぞれの発光／非発光を制御する第１発光制御信号線に接続される複数の第１接続パッドと、前記基板上の前記第２辺側の端縁部に位置し、前記複数の発光素子のうち第２群の前記発光素子の発光／非発光を制御する第２発光制御信号線に接続される第２接続パッドと、含み、前記基板上の前記第２辺側の端縁部に、前記第２発光制御信号線以外の配線に接続される他の接続パッドが位置しており、前記第２接続パッドは、前記他の接続パッドよりも前記第１辺に近接する位置にある構成である。
本開示の複合型表示装置は、複数の表示装置と、前記複数の表示装置の側面同士を結合させることによって構成される複合型表示装置であって、前記複数の表示装置は、第１表示装置および第２表示装置を含み、前記第１表示装置における前記第１辺に隣接する側面と、前記第２表示装置における前記側面と対向する側面と、が結合されている構成である。
本発明の目的、特色、および利点は、下記の詳細な説明と図面とからより明確になるであろう。
本開示の一実施形態の表示装置の概略的構成を示す平面図である。 本開示の他の実施形態の表示装置の概略的構成を示す平面図である。 図１に示す表示装置の要部を示す部分平面図である。 図３の表示装置を切断面線ＩＶ－ＩＶから見た断面図である。 図１の表示装置の要部の配線構造を示す部分平面図である。 図２の表示装置の要部の配線構造を示す部分平面図である。 図２の表示装置の変形例について要部の配線構造を示す部分平面図である。 図３の表示装置を切断面線Ｖ－Ｖから見た断面図である。 図１に示す表示装置の第１面側の回路構成を模式的に示すブロック回路図である。 図１に示す表示装置の第２面側の回路構成を模式的に示すブロック回路図である。 本開示の表示装置における画素回路の構成を示す回路図である。 図７の表示装置の変形例について要部の配線構造を示す部分平面図である。 図７の表示装置の変形例について要部の配線構造を示す部分平面図である。 本開示の一実施形態の複合型表示装置の要部を示す部分平面図である。
本発明の目的、特色、および利点は、下記の詳細な説明と図面とからより明確になるであろう。
まず、本開示の表示装置が基礎とする構成について説明する。従来から、複数の表示装置を平面状に並べてタイリングして構成される、マルチディスプレイまたはタイリングパネルとも呼ばれる大型の複合型表示装置が知られている。複合型表示装置を構成する複数の自発光型の表示装置は、有効表示領域の外側の非表示領域となる額縁部を、極力小さくするかなくすことが要望されている。また、個々の表示装置は、発光素子を一方主面（表面）側に搭載するための基板と、基板の他方主面（裏面）側に設置される駆動部と、発光素子と駆動部を電気的に接続し、基板の側面に配置される側面配線と、を備える場合がある。この場合、基板の一方主面上の端縁部に、側面配線に接続される一方主面側の側面配線接続パッドが位置し、基板の他方主面上の端縁部に、側面配線に接続される他方主面側の側面配線接続パッドが位置している。
上記の構成は、発光素子としてマイクロＬＥＤ（μＬＥＤ）素子を備えた自発光型の表示装置に適用される場合があった。また従来、有機ＥＬ（Electroluminescence）素子を備えた有機ＥＬ表示装置も提案されている。有機ＥＬ表示装置を構成する基板の第１面（表面であり表示側の面）には、有機ＥＬ素子を駆動制御する薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）を含む画素回路を備えた複数の画素部が、マトリクス状に配置されている（例えば、前述の特許文献１～５を参照。）
上記の構成の自発光型の表示装置の複数を結合させて複合型表示装置、所謂マルチディスプレイを構成する場合、以下の点が重要である。即ち、一つの表示装置における結合される辺部の最外配列部に配列された複数の画素部と、上記一つの表示装置に結合される他の表示装置における結合される辺部の最外配列部に配列された複数の画素部と、の間の画素ピッチ（結合部画素ピッチともいう）を、最外配列部以外に配列された複数の画素部の画素ピッチ（非結合部画素ピッチともいう）に近似させるか、非結合部画素ピッチと同じにすることが望まれる。それは、結合部画素ピッチが非結合部画素ピッチよりも大きいと、結合部での表示画像の連続性が失われやすくなり、視認者が表示画像に違和感を感じたり、結合部が目視されやすくなる、という理由による。
自発光型の表示装置において、複数の画素部の各画素部は、発光素子の発光／非発光を制御する発光制御信号を供給する発光制御信号線が接続される。そして、発光制御信号線に接続される接続パッドが、基板の一方主面上における、複数の画素部を含む表示部（有効部）の外側の額縁部（非有効部）に配置される。この接続パッドは、導電性ペーストを塗布し焼成して形成される側面配線にも接続されることから、薄膜形成法によって形成される発光制御信号線、発光素子に接続される画素部の電極パッド等と比較して、微細化することが難しい。従って、複数の接続パッドを、基板の一辺において、狭ピッチ化された画素ピッチに対応づけて配置しようとすると、接続パッド間の間隔が小さくなり、複数の接続パッドの全体の配置が困難になる場合があった。また、接続パッドの面積を小さくすると、側面配線との接続面積が小さくなり、接続抵抗が大きくなる。それにより、表示ムラ等が生じて表示品位が劣化する場合があった。また、複数の接続パッド間の間隔が小さくなると、接続パッド同士の間で電気的な短絡を生じるおそれがあった。
そこで、基板の一辺において、複数の接続パッドの全てを、画素ピッチに厳密に対応づけずに額縁部に配置しようとすると、額縁部の幅および長さが大きくなりやすい。額縁部の幅が大きくなると、結合部画素ピッチが狭ピッチ化された非結合部画素ピッチよりも大きくなりやすい。即ち、結合部画素ピッチを非結合部画素ピッチと同等にすることが難しくなる。また、基板の一辺に沿った方向における額縁部の長さが長くなると、結果的に基板の一辺に隣接する辺における額縁部の幅が大きくなる。
また、額縁部を小さくするために、基板の一辺において、最外部の画素部間に接続パッドを配置する構成も考えられる。しかしながら、基板の一辺に沿って配置できる接続パッドの数は（画素数－１）個であり、基板の一辺にすべての接続パッドを配置することができない、という課題が生ずる。従来から、上述した各種の課題を解決し得る技術が求められている。
以下、添付図面を参照して、本開示の表示装置の各種実施形態について説明する。
本開示の表示装置は、図１に示すように、第１辺ｍ１およびそれに隣接する第２辺ｍ２を有する基板２と、基板２上に位置する複数の発光素子６（図３に示す）と、基板２上に位置し、発光素子６の発光／非発光を制御する複数の発光制御信号線Ｌ１，Ｌ２と、基板２上の第１辺ｍ１側の端縁部２ｅ１および第２辺ｍ２側の端縁部２ｅ２に位置し、複数の発光制御信号線Ｌ１，Ｌ２のそれぞれに接続される接続パッド８と、を備える構成である。なお、図１において、符号３は画素部を示し、複数の画素部３のそれぞれには発光素子６が備わっている。複数の画素部３は、基板２の第１面２ａ上の有効領域Ａに、例えばマトリクス状に配列されている。
本開示の表示装置は、上記の構成により以下の効果を奏する。微細化が難しい複数の接続パッド８を、基板２上の第１辺ｍ１側の端縁部２ｅ１および第２辺ｍ２側の端縁部２ｅ２に配置することから、複数の接続パッド８同士の間の間隔を、電気的な短絡が生じにくい間隔として配置することができる。その結果、複数の接続パッド８同士の間で電気的な短絡が生じること、および額縁部（端縁部２ｅ１，２ｅ２にほぼ相当する）が大きくなることを抑えて、基板２上に配置することができる。また、複数の接続パッド８を、額縁部をより小さくして基板２上に配置することも可能となる。
端縁部２ｅ１は、第１辺ｍ１に沿った辺縁部であり、基板２の第１面２ａ上における第１辺ｍ１から第１面２ａの中央側に向かって１０μｍ～５００μｍ程度の幅を有する部位であるが、この幅の値に限らない。また端縁部２ｅ１の幅は、画素ピッチの１／２程度以下であってもよい。端縁部２ｅ２および端縁部２ｅ３（図２に示す）も、端縁部２ｅ１と同様の構成である。接続パッド８は、１辺の長さが５０μｍ～５００μｍ程度、好適には７０μｍ～３００μｍ程度の矩形状であるが、１辺の長さはこれらの値に限らない。また、接続パッド８の形状は、５角形状等の多角形状、台形状、円形状、楕円形状等の種々の形状であってもよい。なお、「～」は「乃至」を意味し、以下同様とする。
本開示の表示装置は、発光素子６の発光／非発光を制御する複数の発光制御信号線Ｌ１，Ｌ２を有しており、発光制御信号線Ｌ１，Ｌ２は以下のような構成および機能を有する。図１１に示すように、表示装置は、基板２の第１面２ａ上の所定の方向（例えば、行方向）に配置された走査信号線（ゲート信号線）１０２と、走査信号線１０２と交差させて所定の方向と交差する方向（例えば、列方向）に配置された発光制御信号線Ｌ１（Ｌ２）と、走査信号線１０２と発光制御信号線Ｌ１（Ｌ２）によって区分けされた複数の画素部３と、各画素部３に備わった発光素子６と、を有する。走査信号線１０２及び発光制御信号線Ｌ１（Ｌ２）は、基板２の側面２ｃに配置された側面配線１０を介して基板２の第２面（裏面）２ｂにある裏面配線に接続される。裏面配線は、第２面２ｂに設置されたＩＣ，ＬＳＩ等の駆動素子等の駆動部に接続される。即ち、表示装置は基板２の裏面にある駆動部によって表示が駆動制御される。
各画素部３には、発光素子６の発光、非発光、発光強度等を制御するための発光制御部１２２が配置されている。発光制御部１２２は、発光素子６のそれぞれに発光信号を入力するためのスイッチ素子としての薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）１１２と、発光制御信号（発光制御信号線Ｌ１（Ｌ２）を伝達する信号）の電圧レベルに応じた、正電圧（アノード電圧：３～１５Ｖ程度）と負電圧（カソード電圧：－３Ｖ～３Ｖ程度）の電位差（発光信号）に基づいて発光素子６を電流駆動するための駆動素子としてのＴＦＴ１１３と、を含む。即ち、発光制御信号線Ｌ１（Ｌ２）は、ＴＦＴ１１２のソース電極に接続されており、発光制御信号の電圧レベルによってＴＦＴ１１３のゲート電圧が制御され、ゲート電圧レベルに応じたＴＦＴ１１３ソース－ドレイン間電流によって、発光素子６の輝度を制御する。ＴＦＴ１１３のゲート電極とソース電極とを接続する接続線上には容量素子が配置されており、容量素子はＴＦＴ１１３のゲート電極に入力された発光制御信号の電圧を次の書き換えまでの期間（１フレームの期間）保持する保持容量として機能する。
発光素子６は、その下方にある絶縁層を貫通するスルーホール等の貫通導体１２３ａ，１２３ｂを介して、発光制御部１２２、正電源（ＶＤＤ）入力線１１６、負電源（ＶＳＳ）入力線１１７に電気的に接続されている。即ち、発光素子６の正電極は、貫通導体１２３ａ及び発光制御部１２２を介して正電源入力線１１６に接続されており、発光素子６の負電極は、貫通導体１２３ｂを介して負電源入力線１１７に接続されている。
図１は、本開示の一実施形態の表示装置１ａの概略的構成を示す平面図である。自発光型の表示装置１ａは以下の構成を有する。複数の接続パッド８は、基板２上の第１辺ｍ１側の端縁部２ｅ１に第１辺ｍ１に沿って位置し、複数の発光素子６のうち第１群３ａの発光素子６のそれぞれの発光／非発光を制御する第１発光制御信号線Ｌ１に接続される複数の第１接続パッド８１と、基板２上の第２辺ｍ２側の端縁部２ｅ２に位置し、複数の発光素子６のうち第２群３ｂの発光素子６の発光／非発光を制御する第２発光制御信号線Ｌ２に接続される第２接続パッド８２と、を含む。この構成の場合、複数の接続パッド８のうち大部分である複数の第１接続パッド８１を、短絡が生じにくい間隔でもって端縁部２ｅ１に配置し、端縁部２ｅ１に配置しきれなかった第２接続パッド８２を端縁部２ｅ２に配置することができる。その結果、複数の接続パッド８同士の間で電気的な短絡が生じること、および額縁部が大きくなることを確実に抑えて、基板２上に配置することができる。短絡が生じにくい間隔は、３０μｍ～１００μｍ程度であるが、これらの値に限らず適宜設定することができる。第２群３ｂの発光素子６は、マトリクス状に配列された複数の画素部３のうち、第２辺ｍ２に最も近い１列に含まれる画素部３の群に備わった発光素子６であってもよい。例えば、第２群３ｂの発光素子６が、マトリクス状に配列された複数の画素部３のうち、第２辺ｍ２に最も近い２列に含まれる画素部３の群に備わった発光素子６である場合、第２接続パッド８２は２つあってもよい。さらに第２接続パッド８２は３つ以上あってもよい。
図１の表示装置において、基板２上の第２辺ｍ２側の端縁部２ｅ２に、第２発光制御信号線Ｌ２以外の配線に接続される他の接続パッドが位置しており、第２接続パッド８２は、他の接続パッドよりも第１辺に近接する位置にある構成であってもよい。この構成の場合、図５に示すように、第１発光制御信号線Ｌ１における第１接続パッド８と直近の画素部３（発光素子６）とを接続する接続部位の長さ（長さＬ１ｃとする）と、第２発光制御信号線Ｌ２における第２接続パッド８２と直近の画素部３ｂ１とを接続する接続部位の長さ（長さＬ２ｃとする）と、を近づけることができる。即ち、Ｌ１ｃとＬ２ｃとの差をほぼ最小にすることができる。その結果、第１発光制御信号線Ｌ１の長さと第２発光制御信号線Ｌ２の長さとを、ほぼ同じとすることができ、第１発光制御信号線Ｌ１の抵抗と第２発光制御信号線Ｌ２の抵抗をほぼ同じにすることができる。従って、第１発光制御信号線Ｌ１と第２発光制御信号線Ｌ２とに、同じ発光制御信号を入力したときに、第１発光制御信号線Ｌ１を伝送される発光制御信号の電流値および電圧レベルと、第２発光制御信号線Ｌ２を伝送される発光制御信号の電流値および電圧レベルとが、異なるという問題点が発生することを抑えることができる。その結果、表示装置の表示品位が向上する。また、第２接続パッド８２の存在によって、基板２の第２面２ｂの側に位置する各種配線のレイアウトの自由度が妨げられることを抑えることができる。したがって、基板２の第２面２ｂの側に位置する各種配線のレイアウトが容易になる。
また第２接続パッド８２は、複数の第１接続パッド８のうち最も第２辺ｍ２の近くに位置する第１接続パッド８１ａに隣接する構成であってもよい。この構成の場合、上記の各種の効果がより向上する。
上記の他の接続パッドは、発光素子６に電源電流を供給する電源配線に接続される電源接続パッド１８１（図９に示す）であってもよく、ゲート信号線４に接続される第５接続パッド１８（図９に示す）であってもよい。
図１の表示装置１ａにおいて、図５に示すように、複数の発光素子６は、基板２上の第１辺ｍ１側の端縁部２ｅ１に第１辺ｍ１に沿って位置する複数の最外部発光素子６ｍを含み、第１接続パッド８１は、複数の最外部発光素子６ｍ同士の間に位置している構成であってもよい。この構成の場合、基板２の第１辺ｍ１において、最外部の画素部３間に第１接続パッド８１を配置することができることから、第１辺ｍ１における額縁部をより小さくすることができる。ただし、基板２の第１辺ｍ１に沿って配置できる接続パッド８の数は（画素数－１）個であり、基板２の第１辺ｍ１にすべての接続パッド８を配置できない。そこで、余った１個の接続パッド８（第２接続パッド８２）を第２辺ｍ２の側の端縁部２ｅ２に配置する。
また図５に示すように、表示装置１ａにおいて、第２群３ｂの発光素子６は、第２辺ｍ２側の端縁部２ｅ２に沿って位置し、第２接続パッド８２は、第２群３ｂの発光素子６同士の間に位置している構成であってもよい。この構成の場合、基板２の第２辺ｍ２において、最外部の画素部３間に第２接続パッド８２を配置することができることから、第２辺ｍ２における額縁部をより小さくすることができる。
また図７に示すように、表示装置１ｂにおいて、第２接続パッド８２の大きさが第１接続パッド８１の大きさよりも大きい構成であってもよい。この構成の場合、第２発光制御信号線Ｌ２における第２接続パッド８２と直近の画素部３ｂ１とを接続する接続部位の長さＬ２ｃを短くして、Ｌ１ｃにより近づけることができる。Ｌ１ｃとＬ２ｃをほぼ同じにすることもできる。その結果、第１発光制御信号線Ｌ１の長さと第２発光制御信号線Ｌ２の長さとを、より同じに近づけることができ、第１発光制御信号線Ｌ１の抵抗と第２発光制御信号線Ｌ２の抵抗を、より同じに近づけることができる。従って、第１発光制御信号線Ｌ１と第２発光制御信号線Ｌ２とに、同じ発光制御信号を入力したときに、第１発光制御信号線Ｌ１を伝送される発光制御信号の電流値および電圧レベルと、第２発光制御信号線Ｌ２を伝送される発光制御信号の電流値および電圧レベルとが、異なるという問題点が発生することをより抑えることができる。それにより、表示装置１ｂの表示品位が向上する、という効果も奏する。
上記の目的効果をより効果的に達成するために、第２接続パッド８２の第２辺ｍ２に沿った方向の長さが、第１接続パッド８１の第１辺ｍ１に沿った方向の長さよりも長い構成であってもよい。さらに、図７に示すように、第２接続パッド８２は、第１辺ｍ１と第２辺ｍ２間の角部側に延出する延出部を有していてもよい。すなわち、第２接続パッド８２は、第２辺ｍ２に沿って第１辺ｍ１側に向かって延出する延出部８２ｅを有していてもよい。延出部８２ｅの幅が第２接続パッド８２の本体部の幅よりも小さくてもよい。この構成の場合、第２辺ｍ２における額縁部の幅が大きくなることを抑えることができる。
表示装置１ａにおいて、図３に示すように、基板２は、複数の発光素子６が位置する側の第１面２ａと、第１面２ａと反対側の第２面２ｂ（図４に示す）と、第１面２ａと第２面２ｂをつなぐ側面２ｃと、第１面２ａの端縁部から側面２ｃを介して第２面２ｂの端縁部にかけて位置する側面配線１０と、を有し、第１接続パッド８１および第２接続パッド８２は、それぞれ側面配線１０に接続されている構成であってもよい。この構成の場合、基板２の第２面２ｂの側に駆動部を配置し、側面配線１０を介して画素部３と駆動部とを電気的に接続することができる。その結果、従来額縁部に配置する場合があった駆動部を第２面２ｂの側に配置することができることから、狭額縁化に有利である。
図２は、他の実施形態の表示装置１ｂの概略的構成を示す平面図である。なお、前述の実施形態と対応する部分には同一参照符を付す。本実施形態に係る自発光型の表示装置１ｂは以下の構成を有する。基板２は、第１辺ｍ１に隣接するとともに第２辺ｍ２に対向する第３辺ｍ３を有し、基板２上の第３辺ｍ３側の端縁部２ｅ３に位置し、複数の発光素子６のうち第３群３ｃの発光素子６の発光／非発光を制御する第３発光制御信号線Ｌ３に接続される第３接続パッド８３を備える構成であってもよい。この構成の場合、複数の接続パッド８のうち大部分である複数の第１接続パッド８１を、短絡が生じにくい間隔でもって端縁部２ｅ１に配置し、端縁部２ｅ１に配置しきれなかった、第２接続パッド８２および第３接続パッド８３を端縁部２ｅ２，２ｅ３に配置することができる。その結果、複数の接続パッド８同士の間で電気的な短絡が生じること、および額縁部が大きくなることをより確実に抑えて、基板２上に配置することができる。第３群３ｃの発光素子６は、マトリクス状に配列された複数の画素部３のうち、第３辺ｍ３に最も近い１列に含まれる画素部３の群に備わった発光素子６であってもよい。例えば、第３群３ｃの発光素子６が、マトリクス状に配列された複数の画素部３のうち、第３辺ｍ３に最も近い２列に含まれる画素部３の群に備わった発光素子６である場合、第３接続パッド８３は２つあってもよい。さらに第２接続パッド８２は３つ以上あってもよい。
表示装置１ｂにおいて、図６に示すように、基板２上の第３辺ｍ３側の端縁部２ｅ３に、第３発光制御信号線Ｌ３以外の配線に接続される他の接続パッドが位置しており、第３接続パッド８３は、他の接続パッドよりも第１辺ｍ１に近接する位置にある構成であってもよい。この構成の場合、上記の長さＬ１ｃと、第３発光制御信号線Ｌ３における第３接続パッド８３と直近の画素部３ｃ１とを接続する接続部位の長さ（長さＬ３ｃとする）と、を近づけることができる。即ち、Ｌ１ｃとＬ３ｃとの差をほぼ最小にすることができる。その結果、第１発光制御信号線Ｌ１の長さと第３発光制御信号線Ｌ３の長さとを、ほぼ同じとすることができ、第１発光制御信号線Ｌ１の抵抗と第３発光制御信号線Ｌ３の抵抗をほぼ同じにすることができる。従って、第１発光制御信号線Ｌ１と第３発光制御信号線Ｌ３とに、同じ発光制御信号を入力したときに、第１発光制御信号線Ｌ１を伝送される発光制御信号の電流値および電圧レベルと、第３発光制御信号線Ｌ３を伝送される発光制御信号の電流値および電圧レベルとが、異なるという問題点が発生することを抑えることができる。それにより、表示装置１ｂの表示品位が向上する、という効果も奏する。また、第３接続パッド８３の存在によって、基板２の第２面２ｂの側に位置する各種配線のレイアウトの自由度が妨げられることを抑えることができる。したがって、基板２の第２面２ｂの側に位置する各種配線のレイアウトが容易になる。
また第３接続パッド８３は、複数の第１接続パッド８のうち最も第３辺ｍ３の近くに位置する第１接続パッド８１ｂに隣接する構成であってもよい。この構成の場合、上記の各種の効果がより向上する。
上記の他の接続パッドは、発光素子６に電源電流を供給する電源配線に接続される電源接続パッドであってもよく、ゲート信号線４に接続される接続パッドであってもよい。
表示装置１ｂは、図６に示すように、第３群３ｃの発光素子６は、第３辺ｍ３側の端縁部２ｅ３に沿って位置し、第３接続パッド８３は、第３群３ｃの発光素子６同士の間に位置している構成であってもよい。この構成の場合、基板２の第３辺ｍ３において、最外部の画素部３間に第３接続パッド８３を配置することができることから、第３辺ｍ３における額縁部をより小さくすることができる。
表示装置１ｂにおいて、図７に示すように、第３接続パッド８３の大きさが第１接続パッド８１の大きさよりも大きい構成であってもよい。この構成の場合、第３発光制御信号線Ｌ３における第３接続パッド８３と直近の画素部３ｃ１とを接続する接続部位の長さＬ３ｃを短くして、Ｌ１ｃにより近づけることができる。Ｌ１ｃとＬ３ｃをほぼ同じにすることもできる。その結果、第１発光制御信号線Ｌ１の長さと第３発光制御信号線Ｌ３の長さとを、より同じに近づけることができ、第１発光制御信号線Ｌ１の抵抗と第３発光制御信号線Ｌ３の抵抗を、より同じに近づけることができる。従って、第１発光制御信号線Ｌ１と第３発光制御信号線Ｌ３とに、同じ発光制御信号を入力したときに、第１発光制御信号線Ｌ１を伝送される発光制御信号の電流値および電圧レベルと、第３発光制御信号線Ｌ３を伝送される発光制御信号の電流値および電圧レベルとが、異なるという問題点が発生することをより抑えることができる。
上記の目的効果をより効果的に達成するために、第３接続パッド８３の第３辺ｍ３に沿った方向の長さが、第１接続パッド８１の第１辺ｍ１に沿った方向の長さよりも長い構成であってもよい。さらに、図７に示すように、第３接続パッド８３は、第１辺ｍ１と第３辺ｍ３間の角部側に延出する延出部を有していてもよい。すなわち、第３接続パッド８３は、第３辺ｍ３に沿って第１辺ｍ１側に向かって延出する延出部８３ｅを有していてもよい。延出部８３ｅの幅が第３接続パッド８３の本体部の幅よりも小さくてもよい。この構成の場合、第３辺ｍ３における額縁部の幅が大きくなることを抑えることができる。
図１２は、図７の表示装置の変形例について要部の配線構造を示す部分平面図である。第１接続パッド８１は、第１辺ｍ１に沿った方向の長さよりも第１辺ｍ１に沿った方向と直交する方向の長さが長い構成であってもよい。この場合、第１接続パッド８１が直近の画素部３（発光素子６）に近接することから、第１接続パッド８１と直近の画素部３とを接続する接続部位の長さＬ１ｃをより短くすることができる。その結果、第１接続パッド８１と直近の画素部３との間の信号伝送経路長が短くなり、第１接続パッド８１から画素部３に信号を効率よく伝送させることができる。また、側面配線１０を形成するための導電性ペーストが第１接続パッド８１の奥行方向に伸展しやすくなり、その結果、側面配線１０と第１接続パッド８１との接触面積が増大し、側面配線１０と第１接続パッド８１との接続抵抗が小さくなる。第１接続パッド８１は、長方形、帯状、楕円形、長円形等の長手方向と短手方向を有する形状であってよい。第１接続パッド８１における第１辺ｍ１に沿った方向と直交する方向の長さは、第１接続パッド８１における第１辺ｍ１に沿った方向の長さの１倍を超え３倍以下程度であってもよいが、この範囲に限らない。図１２に示す第１接続パッド８１の構成は、図３，図５，図６に示す表示装置にも適用できる。
図１３は、図７の表示装置の変形例について要部の配線構造を示す部分平面図である。第１接続パッド８１は、第１辺ｍ１側の部位（例えば、辺部）の長さが第１辺ｍ１と反対側の部位（例えば、辺部）の長さよりも長い構成であってもよい。より具体的には、第１接続パッド８１は、第１辺ｍ１側の端に、第１辺ｍ１に沿った方向に延出する延出部８１ｅを有する構成であってもよい。この場合、側面配線１０を形成するための導電性ペーストが第１接続パッド８１に効果的に引き込まれ、第１接続パッド８１の奥行方向に伸展しやすくなる。その結果、側面配線１０と第１接続パッド８１との接触面積が増大し、側面配線１０と第１接続パッド８１との接続抵抗が小さくなる。延出部８１ｅは、基板２上の第１辺ｍ１側の端縁部２ｅ１に第１辺ｍ１に沿って位置する最外部発光素子６ｍと、基板２の端と、の間（額縁部）に配置され得る。この場合、導電性ペーストが最外部発光素子６ｍに達することを抑えることができる。第１接続パッド８１は、台形状等の形状であってもよい。第１接続パッド８１における第１辺ｍ１側の部位の長さは、第１接続パッド８１における第１辺ｍ１と反対側の部位の長さの１倍を超え３倍程度以下あってもよいが、この範囲に限らない。図１３に示す第１接続パッド８１の構成は、図３，図５，図６に示す表示装置にも適用できる。
図１２に示す第１接続パッド８１の構成と図１３に示す第１接続パッド８１の構成を組み合わせた構成を採用していてもよい。
図２に示すように、表示装置１ｂにおいて、基板２は、複数の発光素子６が位置する側の第１面２ａと、第１面２ａと反対側の第２面２ｂと、第１面２ａと第２面２ｂをつなぐ側面２ｃと、第１面２ａの端縁部から側面２ｃを介して第２面２ｂの端縁部にかけて位置する側面配線１０と、を有し、第３接続パッド８３は、側面配線１０に接続されている構成であってもよい。この構成の場合、基板２の第２面２ｂの側に駆動部を配置し、側面配線１０を介して画素部３と駆動部とを電気的に接続することができる。その結果、従来額縁部に配置する場合があった駆動部を第２面２ｂの側に配置することができることから、狭額縁化に有利である。
駆動部は、例えば、基板２の第２面２ｂ上にＣＯＧ（Chip On Glass）方式によって搭載されたＩＣ、ＬＳＩ等の駆動素子であってもよい。また駆動部は、基板２の第２面２ｂ上に化学気相成長（Chemical Vapor Deposition：ＣＶＤ）法等の薄膜形成法によって形成された、低温多結晶シリコン（Low Temperature Poly Silicon：ＬＴＰＳ）から成る半導体層を有する薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）を備えた薄膜回路であってもよい。また駆動部は、基板２の第２面２ｂ上に位置する外部接続端子に接続されたフレキシブル配線基板に備わった駆動素子であってもよい。また駆動部は、フレキシブル配線基板の配線に電気的に接続された外部の駆動素子であってもよい。
表示装置１ａ，１ｂにおいて、図１及び図２に示すように、第２辺ｍ２側の端縁部２ｅ２に、複数の発光素子６に電源電流を供給する電源配線に接続される電源接続パッド１８１が位置する構成であってもよい。この構成の場合、接続パッド８の群と電源接続パッド１８１の群とが異なる辺に位置していることから、配線構造が簡易化され、また狭額縁化に有利である。
表示装置１ａ，１ｂは、複数の画素部３それぞれは、発光素子として、平面視で一辺の長さが１μｍ以上１００μｍ以下である矩形状のマイクロ発光ダイオード素子を備えている構成であってもよい。この構成の場合、高精細化に有利である。
本開示に係る実施形態の複合型表示装置は、前述の複数の表示装置１ａ（１ｂ）の側面同士を結合させることによって構成される複合型表示装置であって、複数の表示装置１ａ（１ｂ）は、第１表示装置１ａ（１ｂ）およびそれと同一構成の第２表示装置１ａ（１ｂ）を含み、第１表示装置１ａ（１ｂ）における第１辺ｍ１に隣接する第１側面の部位と、第２表示装置１ａ（１ｂ）における第１側面と対向する第２側面と、が結合されている構成である。なお、表示装置１ａ（１ｂ）は、表示装置１ａまたは表示装置１ｂであることを示す。複合型表示装置は、上記の構成により以下の効果を奏する。複数の接続パッド８を、それらの間で電気的な短絡が生じることを抑えて配置することができることから、信頼性が向上する。また、狭額縁部を有する表示装置１ａ（１ｂ）を用いることから、額縁部が目立ちにくくなり、表示品位が向上する。
本開示の表示装置の具体的構成について、以下に詳細に説明する。図３は、図１の表示装置１ａの要部の構成を模式的に示す部分平面図であり、図４は、図３の表示装置１ａを切断面線ＩＶ－ＩＶから見た断面図であり、図８は図３の表示装置１ａを切断面線Ｖ－Ｖから見た断面図である。図５は、図１の表示装置１ａの要部の配線構造を示す部分平面図であり、図６は、図２の表示装置１ｂの要部の配線構造を示す部分平面図であり、図７は、図２の表示装置１ｂの変形例について要部の配線構造を示す部分平面図である。なお、図４および図８において、図解を容易にするため、基板２の第２面２ｂ側の回路構成は省略している。
本実施形態の表示装置１ａ，１ｂは、例えば、母基板をレーザ光照射によって裏面側から切断し、複数層の金属遮光層を具備した、タイリング用の狭額縁の複数の基板を用いて、実現されてもよい。この場合、母基板の切断用のレーザ光としては、高出力のＣＯ2レーザまたはＹＡＧレーザ等を採用することができる。レーザ光Ｌ（図４に示す）のビーム径は、５μｍ～５ｍｍ程度である。なお、以下の説明において表示装置１ａ，１ｂを総称する場合、表示装置１と表記する。
次に、金属遮光層を備えた前述の表示装置１の具体的構成について述べる。表示装置１は、基板２と、基板２の第１面２ａ上における一辺側の端縁部Ｗに積層される第１金属遮光層３１と、第１金属遮光層３１上、および第１面２ａ上における第１金属遮光層３１から露出する領域２ａ１に、積層される第１絶縁層３１ｉと、第１絶縁層３１ｉ上における第１金属遮光層３１に重ならない領域２ａ１に積層される第２金属遮光層３２と、第２金属遮光層３２上、および第１絶縁層３１ｉ上における第１金属遮光層３１に重なる領域２３ａに、積層される第２絶縁層３２ｉと、を備えている。
上記の構成により、第１金属遮光層３１と、その上方に第１金属遮光層３１に重ならない部位２ａ１に位置する第２金属遮光層３２と、を備えることから、タイリングパネル作製時の母基板の裏面側からのレーザ光照射による母基板の分割時に、レーザ光の照射部に発生する熱の絶縁層（特に第２絶縁層３２ｉ）への影響を効果的に抑えることができる。その結果、レーザ光照射による絶縁層の昇華物質が周囲の配線等に付着することを抑えることができる。また、レーザ光による切断位置のばらつきによって、側面配線１０が第１金属遮光層３１の露出部である端面を介して異なる信号を伝送する接続パッド８同士が短絡することを抑えることができる。また、金属遮光層が第１金属遮光層３１と第２金属遮光層３２とに分割されていることから、静電気放電が発生しにくい構成の金属遮光層となる。
また表示装置１は、基板２の第１面２ａ上にマトリックス状に配列された画素部３と、基板２の第２面２ｂ上に位置する電源供給回路７と、基板２の第１面２ａ上の端縁部Ｗ付近に位置し、側面配線１０に電気的に接続される複数の第１接続パッド８と、基板２の第２面２ｂ上の端縁部Ｗ付近に位置し、側面配線１０に電気的に接続される複数の裏面側の第７接続パッド８０と、複数の側面配線１０と、を備えていてもよい。第１金属遮光層３１および第２金属遮光層３２の幅は、例えば５０μｍ～２００μｍ程度である。
表示装置１は、さらに、基板２の第１面２ａ上における第１辺ｍ１側の端縁部Ｗに、第１辺ｍ１が延びる方向に互いに間隔ΔＬ１をあけて積層される複数の第１金属遮光層３１と、複数の第１金属遮光層３１上および基板２の第１面２ａ上における複数の第１金属遮光層３１の間から露出する領域２ａ１に積層される第１絶縁層３１ｉと、第１絶縁層３１ｉ上における、平面視において第１辺ｍ１が延びる方向に互いに隣接する２つの第１金属遮光層３１の間の領域２ａ１に積層される複数の第２金属遮光層３２と、複数の第２金属遮光層３２上および平面視において第１絶縁層３１ｉの、複数の第２金属遮光層３２の間から露出する領域２３ａに積層される第２絶縁層３２ｉと、を備える。
レーザ光Ｌの遮光層としての第１金属遮光層３１および第２金属遮光層３２の材料は、アルミニウム、クロム、モリブデン、あるいはこれら金属の合金であってもよい。また第１金属遮光層３１および第２金属遮光層３２は、それぞれ単層であってもよいが、複数層を積層した積層構造であってもよい。第１および第２金属遮光層３１，３２の材料が、反射率の高いアルミニウムである場合、第１および第２金属遮光層３１，３２のレーザ光Ｌの照射側に、透明な絶縁層を設けてもよい。この場合、第１および第２金属遮光層３１，３２によって反射率が低下することなくレーザ光Ｌが反射されるとともに、透明な絶縁層によって熱吸収が低減される。その結果、レーザ光Ｌは、基板２の第２面２ｂ側の外部へ、熱吸収を抑えて効率的に反射される。従って、第２絶縁層３２ｉおよび有機絶縁層２４，２６等への熱的ダメージを低減する効果が大きくなる。
また、第１金属遮光層３１および第２金属遮光層３２の材料は、より好適にはモリブデンなどであってもよい。モリブデンは、レーザ光を効率的に吸収し伝熱するため、反射光の強度を抑えることができるとともに、表示装置１の温度上昇を抑えることができる。即ち、第１および第２金属遮光層３１，３２で反射された反射光の２次反射および吸収による熱的ダメージの低減効果を大きくすることができる。
また、第１金属遮光層３１および第２金属遮光層３２は、Ｍｏ／Ａｌ／Ｍｏ、ＭｏＮｄ／ＡｌＮｄ／ＭｏＮｄ等から成る構成であってもよい。ここで、「Ｍｏ／Ａｌ／Ｍｏ」は、Ｍｏ層上にＡｌ層が積層され、Ａｌ層上にＭｏ層が積層された積層構造を示す。また、「ＭｏＮｄ」はＭｏとＮｄの合金であることを示す。
また第１金属遮光層３１および第２金属遮光層３２の材料は、黒色を呈する酸化クロムであってもよい。即ち、レーザ光Ｌを吸収して減衰する層であってもよい。
また表示装置１は、図３に示すように、第１金属遮光層３１は複数あり、それぞれの第１金属遮光層３１は、端縁部Ｗに一辺（例えば、第１辺ｍ１）に平行な方向において互いに間隔をあけて積層されており、第２金属遮光層３２は、第１絶縁層３１ｉ上における隣接する第１金属遮光層３１間の領域２ａ１に積層されている構成であってもよい。なお、領域２ａ１は、上記の第１金属遮光層３１に重ならない部位でもある。この場合、第１金属遮光層３１および第２金属遮光層３２が、より細かく分割されて、それぞれより小面積とされていることから、静電気放電がより発生しにくい構成の金属遮光層となる。
第１金属遮光層３１および第２金属遮光層３２は、平面視で一連となっていてもよい。この場合、基板２の第２面２ｂの側から入射した光（レーザ光）が第２絶縁層３２ｉに到達することをより抑えることができる。その結果、第２絶縁層３２ｉがレーザ光の熱の影響を受けることをより効果的に抑えることができる。
第２金属遮光層３２は、平面視において第１金属遮光層３１に重なる重畳部位（オーバーラップ部位）ＬＷを有していてもよい。この場合、基板２の第２面２ｂの側から入射した光（レーザ光）が第２絶縁層３２ｉに到達することをさらに抑えることができる。その結果、第２絶縁層３２ｉがレーザ光の熱の影響を受けることをさらに効果的に抑えることができる。重畳部位ＬＷの長さは５μｍ～５００μｍ程度であってもよい。
また重畳部位ＬＷは、基板２の第２面２ｂの側から入射した光（レーザ光）が第１金属遮光層３１の端で回折した回折光が、第２絶縁層３２ｉに到達しない長さを有していてもよい。この場合も上記と同様の効果を奏する。この場合の重畳部位ＬＷの長さは２０μｍ～７００μｍ程度である。
第１金属遮光層３１および第２金属遮光層３２は、光反射性を有している構成であってもよい。この場合、基板２の第２面２ｂの側から入射した光（レーザ光）が第１金属遮光層３１および第２金属遮光層３２で反射されることから、第２絶縁層３２ｉがレーザ光の熱の影響を受けることをさらに効果的に抑えることができる。第１金属遮光層３１および第２金属遮光層３２は、例えば可視光の光反射率が高い、金属材料、合金材料等から成っていてもよい。金属材料としては、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、錫（Ｓｎ）等がある。また、合金材料としては、アルミニウムを主成分とするアルミニウム合金であるジュラルミン（Ａｌ－Ｃｕ合金、Ａｌ－Ｃｕ－Ｍｇ合金、Ａｌ－Ｚｎ－Ｍｇ－Ｃｕ合金）等がある。これらの材料の光反射率は、アルミニウムが９０％～９５％程度、銀が９３％程度、金が６０％～７０％程度、クロムが６０％～７０％程度、ニッケルが６０％～７０％程度、白金が６０％～７０％程度、錫が６０％～７０％程度、アルミニウム合金が８０％～８５％程度である。従って、光反射性を有する、第１金属遮光層３１および第２金属遮光層３２の好適な材料として、アルミニウム、銀、金、アルミニウム合金等が挙げられる。
第１金属遮光層３１および第２金属遮光層３２は、光散乱性を有している構成であってもよい。この場合、一般に、薄膜の表面、基板の表面が光学的な鏡面となる算術表面粗さは、使用波長の１０分の１程度である。従って、人の目の感度が最も高い５５０ｎｍの波長の光であれば、算術表面粗さが５５ｎｍ以下の表面は光学的な鏡面となりやすい。そこで、算術表面粗さが５５ｎｍ以上の表面は光散乱面となりやすいことから、光散乱性を有している、第１金属遮光層３１および第２金属遮光層３２の各表面は、５５ｎｍ～１０μｍ程度の算術表面粗さであってもよい。好適には１μｍ～１０μｍ程度、より好適には２μｍ～７μｍ程度であってよい。
第１絶縁層３１ｉは、光散乱性粒子を含む構成であってもよい。この場合、基板２の第２面２ｂの側から入射した光（レーザ光）が第１絶縁層３１ｉに含まれる光散乱性粒子によって散乱され、第２絶縁層３２ｉがレーザ光の熱の影響を受けることを効果的に抑えることができる。光散乱性粒子は、例えば、金属材料、合金材料、ガラス材料、セラミック材料、金属酸化物材料等から成る。金属材料としては、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、錫（Ｓｎ）等がある。また、合金材料としては、アルミニウムを主成分とするアルミニウム合金であるジュラルミン（Ａｌ－Ｃｕ合金、Ａｌ－Ｃｕ－Ｍｇ合金、Ａｌ－Ｚｎ－Ｍｇ－Ｃｕ合金）等がある。ガラス材料としては、ホウケイ酸ガラス、結晶化ガラス、石英、ソーダガラス等が挙げられる。セラミック材料としては、アルミナ、窒化アルミニウム、窒化珪素等が挙げられる。金属酸化物材料としては、酸化チタン等が挙げられる。光散乱性粒子は、ガラス材料、金属酸化物材料等の透明材料から成る場合、基板２の第２面２ｂの側から入射したレーザ光を散乱および屈折させて、第２絶縁層３２ｉの側へ到達しにくくすることができる。また光散乱性粒子は、金属材料、合金材料等の金属光沢色等の光反射性を有する場合、基板２の第２面２ｂの側から入射したレーザ光を反射および散乱させて、第２絶縁層３２ｉの側へ到達しにくくすることができる。
光散乱性粒子の平均粒径は、５５ｎｍ～１０μｍ程度であってもよい。好適には１μｍ～１０μｍ程度、より好適には２μｍ～７μｍ程度であってよい。
第１絶縁層３１ｉは、酸化珪素（ＳｉＯ2）、窒化珪素（Ｓｉ3Ｎ4）等の無機材料から成る構成であってもよい。この場合、基板２の第２面２ｂの側から入射したレーザ光が、第２絶縁層３２ｉよりも先に入射する第１絶縁層３１ｉの耐レーザ性が向上する。
第２絶縁層３２ｉは、アクリル樹脂、ポリカーボネート樹脂等の有機材料から成る構成であってもよい。この場合、基板２の第２面２ｂの側から入射したレーザ光の熱の影響を受けにくい第２絶縁層３２ｉが、厚みの厚い平坦化層等を構成することができる。
また第２絶縁層３２ｉは、黒色化樹脂いわゆるブラックマトリックス等から成る遮光層であってもよい。この場合、表示装置１を用いて表示装置を作製した際に、遮光層が黒色の背景色となり、表示画像のコントラストを向上させる。
基板２の第１面２ａの端縁部Ｗから基板２の側面２ｃを経て第２面２ｂの側にかけて位置する側面配線１０を備え、側面配線１０は、第１金属遮光層３１および／または第２金属遮光層３２に重なる位置にある構成であってもよい。この場合、隣接する側面配線１０同士が第１金属遮光層３１の露出部および／または第２金属遮光層３２の露出部を介して短絡することを抑えることができる。側面配線１０は、Ａｇ、Ｃｕ、Ａｌ、ステンレススチール等の導電性粒子、未硬化の樹脂成分、アルコール溶媒および水等を含む導電性ペーストを、基板２の第１面２ａから側面２ｃおよび第２面２ｂにかけての所望の部位に塗布した後、加熱法、紫外線等の光照射によって硬化させる光硬化法、光硬化加熱法等の方法によって形成することができる。側面配線１０は、メッキ法、蒸着法、ＣＶＤ（Chemical Vapor Deposition）法等の薄膜形成法によっても形成することができる。また、基板２の第１面２ａと側面２ｃと第２面２ｂとにおける側面配線１０を形成する部位に、溝を予め形成しておいてもよい。これにより、側面配線１０と成る導電性ペーストが、基板２における所望の部位に配置されやすくなる。
第１金属遮光層３１および第２金属遮光層３２は、電気的にフローティング（浮遊状態）とされている構成であってもよい。即ち、第１金属遮光層３１および第２金属遮光層３２は、アノード電位部、カソード電位部等の特定の電位部に非接続の状態であってもよい。この場合、第１金属遮光層３１および第２金属遮光層３２における、特定の電位部との接続部からその反対側の端部に発生する電位勾配によって、第１金属遮光層３１および第２金属遮光層３２に電蝕による劣化が発生することを防ぐことができる。
また第１金属遮光層３１および第２金属遮光層３２は、基板２の全周にわたって配置されていてもよい。例えば、基板２が矩形状である場合、全ての辺（４辺）がレーザ切断される辺であれば、全ての辺に第１金属遮光層３１および第２金属遮光層３２が配置されていてもよい。なお、基板２がレーザ切断される辺とレーザ切断されない辺とを有する場合、少なくともレーザ切断される辺に第１金属遮光層３１および第２金属遮光層３２が配置されていてもよい。
第１絶縁層３１ｉは、無機材料から成る。第２絶縁層３２ｉは、有機材料から成る。基板２の第１面２ａ上に、発光素子６と、発光素子６を駆動制御するＴＦＴと、発光素子６とＴＦＴとを接続する後述のゲート信号線４およびソース信号線５等の配線層と、を備え、第１金属遮光層３１および第２金属遮光層３２の少なくとも一方は、配線層と同じ材料から成る構成であってもよい。この場合、工程数を削減することができる。
図９は図１に示す表示装置の第１面２ａ側の回路構成を模式的に示すブロック回路図であり、図１０は表示装置の第２面２ｂ側の回路構成を模式的に示すブロック回路図である。基板２は、例えば、透明または不透明なガラス基板、プラスチック基板、セラミック基板等である。基板２は、第１面２ａと第２面２ｂとを接続する第３面（側面）２ｃを有している。基板２は、少なくとも第１辺ｍ１およびそれに隣接する第２辺ｍ２を有する形状である。例えば基板２の形状は、三角形板状、矩形板状、平行四辺形板状、台形板状、六角形板状等であってもよく、その他の形状であってもよい。基板２の形状が、三角形板状、矩形板状、六角形板状等の形状である場合には、複数の表示装置１をタイリングして、複合型かつ大型の表示装置（以下、マルチディスプレイともいう）を作製することが容易になる。本実施形態では、例えば図１，２に示すように、基板２は、矩形板状の形状を有している。また基板２は、第１辺ｍ１に隣接するとともに第２辺ｍ２に対向する第３辺ｍ３を有する形状であってもよい。この場合、例えば基板２の形状は、矩形板状、平行四辺形板状、台形板状、六角形板状等であってもよく、その他の形状であってもよい。第２辺ｍ２とそれに対向する第３辺ｍ３は、互いに平行であってもよいが、完全な平行でなくてもよい。
画素部３は、基板２の第１面２ａ上に、複数のものが所定のピッチでマトリックス状に配置されている。複数の画素部３は、複数のゲート信号線４と複数のソース信号線５との交差部に対応して配置され、各画素部３は発光素子６を有している。複数のゲート信号線４は、所定方向（図９における左右方向であり、例えば行方向）に沿って配置されている。複数のソース信号線５は、所定方向と交差する方向（例えば列方向）に複数のゲート信号線４と交差して配置されている。複数の画素部３は、複数のゲート信号線４と複数のソース信号線５との交差部に対応して配置されている。複数の画素部３は、例えば図９に示すように、所定の画素ピッチで行列状に配列されている。
複数の画素部３の各々は、発光素子６および電極パッド６２を有している。発光素子６は、例えば、発光ダイオード（Light Emitting Diode：ＬＥＤ）素子、有機エレクトロルミネッセンス素子、半導体レーザ素子等の自発光型の素子である。本実施形態では、発光素子６として、ＬＥＤ素子を用いる。発光素子６は、マイクロＬＥＤ素子であってもよい。発光素子６がマイクロＬＥＤ素子である場合、発光素子６は、第１面２ａ上に配置された状態で、一辺の長さが１μｍ程度以上１００μｍ程度以下あるいは３μｍ程度以上１０μｍ程度以下である矩形状の平面視形状を有していてもよい。
発光素子６は、アノード端子およびカソード端子を有し、電極パッド６２は、アノードパッド６２ａおよびカソードパッド６２ｂを有している。発光素子６のアノード端子およびカソード端子は、例えば、導電性接着剤、はんだ等の導電性接合材を介して、アノードパッド６２ａおよびカソードパッド６２ｂにそれぞれ電気的に接続されている。
各画素部３は、複数の発光素子６、複数のアノードパッド６２ａ、および単体または複数のカソードパッド６２ｂを有していてもよい。複数のアノードパッド６２ａには、複数の発光素子６の複数のアノード端子がそれぞれ電気的に接続され、単体または複数のカソードパッド６２ｂには、複数の発光素子６の複数のカソード端子が電気的に接続される。カソードパッド６２ｂが単体である場合、複数の発光素子６に対する共通のカソードパッド６２ｂとすることができる。複数の発光素子６は、赤色光を発光する発光素子６１Ｒ、緑色光を発光する発光素子６１Ｇ、および青色光を発光する発光素子６１Ｂであってもよい。この場合、各画素部３は、カラーの階調表示が可能になる。各画素部３は、赤色光を発光する発光素子６１Ｒの代わりに、橙色光、赤橙色光、赤紫色光、または紫色光を発光する発光素子を有していてもよい。また、各画素部３は、緑色光を発光する発光素子６１Ｇの代わりに、黄緑色光を発光する発光素子を有していてもよい。
電源供給部としての電源供給回路７は、例えば図１０に示すように、第２面２ｂ上に配置されている。電源供給回路７は、複数の画素部３に供給される第１電源電圧ＶＤＤおよび第２電源電圧ＶＳＳを生成する。電源供給回路７は、第１電源電圧ＶＤＤを出力するＶＤＤ端子と、第２電源電圧ＶＳＳを出力するＶＳＳ端子とを有している。第１電源電圧ＶＤＤは、例えば１０Ｖ～１５Ｖ程度のアノード電圧である。第２電源電圧ＶＳＳは、第１電源電圧ＶＤＤよりも低電圧であり、例えば０Ｖ～３Ｖ程度のカソード電圧である。電源供給回路７は、例えば、フレキシブル回路基板（Flexible Circuit Board：ＦＰＣ）によって構成されていてもよい。電源供給部は、電源電圧制御用のＩＣ，ＬＳＩ等の半導体素子を備えた回路モジュールであってもよい。さらに電源供給部は、電源供給回路７と、発光素子６の発光、非発光、発光強度等を制御する制御信号を生成するための、ＩＣチップによって構成された制御素子と、を有していてもよい。制御素子は、制御部として電源供給回路７に含まれていてもよい。
また、駆動回路部１３が第２面２ｂ上に配置されている。駆動回路部１３は、第２面２ｂ上に配置された第２ソース信号線１７を介して第１面２ａ上に配置されたソース信号線５に電気的に接続されている。駆動回路部１３と電源供給回路７は、それらの動作の同期をとるために電気的に接続されていてもよい。
表面側の電源接続パッド１０８は、例えば図９に示すように、第１面２ａ上における第２辺ｍ２側の端縁部Ｗに配置されている。端縁部Ｗは、第２辺ｍ２に沿った辺縁部であり、第１面２ａ上における第２辺ｍ２から第１面２ａの中央側に向かって１０μｍ～５００μｍ程度の幅を有する部位であるが、この幅の値に限らない。電源接続パッド１０８は、複数の第１電源接続パッド１８１と複数の第２電源接続パッド１８２とを有している。第１電源接続パッド１８１は、複数の画素部３に第１電源電圧ＶＤＤを供給するための接続パッドであり、第２電源接続パッド１８２は、複数の画素部３に第２電源電圧ＶＳＳを供給するための接続パッドである。第１電源接続パッド１８１および第２電源接続パッド１８２は、それぞれ１辺の長さが５０μｍ～５００μｍ程度、好適には７０μｍ～３００μｍ程度の矩形状であるが、１辺の長さはこれらの値に限らず、形状も５角形状等の多角形状、台形状、円形状、楕円形状等の種々の形状であってもよい。以下、配線パッドについて同様の構成を採り得る。
表示装置１は、例えば図９に示すように、第１引き回し配線１１ａおよび第２引き回し配線１１ｂを有している。第１引き回し配線１１ａおよび第２引き回し配線１１ｂは、第１面２ａ上に位置している。第１引き回し配線１１ａおよび第２引き回し配線１１ｂは、例えば、Ｍｏ／Ａｌ／Ｍｏ、ＭｏＮｄ／ＡｌＮｄ／ＭｏＮｄ等から成る。ここで、「Ｍｏ／Ａｌ／Ｍｏ」は、Ｍｏ層上にＡｌ層が積層され、Ａｌ層上にＭｏ層が積層された積層構造を示す。その他についても同様である。第１引き回し配線１１ａは、発光素子６のアノード端子と複数の第１電源接続パッド１８１とを接続している。第２引き回し配線１１ｂは、発光素子６のカソード端子と複数の第２電源接続パッド１８２とを接続している。
第１引き回し配線１１ａおよび第２引き回し配線１１ｂは、面状の配線パターンであってもよい。この場合、第１引き回し配線１１ａおよび第２引き回し配線１１ｂは、それらの間に配置された絶縁層（図示せず）によって電気的に互いに絶縁される。電極パッド６２のアノードパッド６２ａは、第１引き回し配線１１ａの一部として形成されていてもよい。
図１０に示すように、裏面側の電源接続パッド９は、第２面２ｂ上に位置している。電源接続パッド９は、例えば、第２辺ｍ２側の端縁部に配置されていてもよい。この端縁部は、上述した端縁部Ｗと同様の構成を有していてもよい。電源接続パッド９は、複数の第３電源接続パッド９１と複数の第４電源接続パッド９２とを有している。第３電源接続パッド９１は、複数の画素部３に第１電源電圧ＶＤＤを供給するための接続パッドであり、第４電源接続パッド９２は、複数の画素部３に第２電源電圧ＶＳＳを供給するための接続パッドである。
表示装置１は、複数の第１電源接続パッド１８１の個数と複数の第３電源接続パッド９１の個数とが等しく、複数の第２電源接続パッド１８２の個数と複数の第４電源接続パッド９２の個数とが等しい構成である。複数の第１電源接続パッド１８１と複数の第３電源接続パッド９１とは、平面視において、すなわち、第１面２ａに直交する方向から見たときに、それぞれ重なっていてもよい。複数の第２電源接続パッド１８２と複数の第４電源接続パッド９２とは、平面視において、それぞれ重なっていてもよい。
表示装置１は、第３引き回し配線１２を有している。第３引き回し配線１２は、第２面２ｂ上に位置している。第３引き回し配線１２は、例えば、Ｍｏ／Ａｌ／Ｍｏ、ＭｏＮｄ／ＡｌＮｄ／ＭｏＮｄ、Ａｇ等から成る。例えば図１０に示すように、第３引き回し配線１２は、電源供給回路７のＶＤＤ端子と複数の第３電源接続パッド９１とを接続し、電源供給回路７のＶＳＳ端子と複数の第４電源接続パッド９２とを接続している。
複数の側面配線１０は、基板２の側面である第３面２ｃを介して、第１面２ａ上から第２面２ｂ上にかけて配置されている。本実施形態では、例えば図８に示すように、複数の側面配線１０は、第１面２ａ上から、第３面２ｃおよび第２面２ｂ上にかけて配置されている。複数の側面配線１０は、複数の第１電源接続パッド１８１と複数の第３電源接続パッド９１とをそれぞれ接続している。複数の側面配線１０は、複数の第２電源接続パッド１８２と複数の第４電源接続パッド９２とをそれぞれ接続している。
表示装置１は、複数の側面配線１０の代わりに、第１面２ａから第２面２ｂにかけて貫通する複数の貫通導体を有する構成であってもよい。また、複数の側面配線１０を有するとともに複数の貫通導体を有する構成であってもよい。本実施形態の表示装置１は、好適には少なくとも複数の側面配線１０を有する構成であってよい。
表示装置１は、第１面２ａ上から第２面２ｂ上にかけて配置され、複数のゲート信号線４と電源供給回路７の制御部とを接続するゲート配線を有している。ゲート配線は、例えば図９，１０に示すように、第５接続パッド１８、第６接続パッド１９、第１ゲート配線２０、第２ゲート配線２１、および第３ゲート配線２２を有している。第３ゲート配線２２は側面配線として形成されている。
第５接続パッド１８は、例えば図９に示すように、第１面２ａ上における第２辺ｍ２側の端縁部に配置されている。第６接続パッド１９は、例えば図１０に示すように、第２面２ｂ上における第２辺ｍ２側の端縁部に配置されている。第５接続パッド１８と第６接続パッド１９とは、平面視において、重なっていてもよい。第１ゲート配線２０は、例えば図９に示すように、第１面２ａ上に配置され、複数のゲート信号線４と第５接続パッド１８とを接続している。第２ゲート配線２１は、例えば図１０に示すように、第２面２ｂ上に配置され、電源供給回路７の制御部と第６接続パッド１９とを接続している。第３ゲート配線２２は、例えば図９，１０に示すように、第１面２ａ上から、第３面２ｃ上および第２面２ｂ上にかけて配置され、第５接続パッド１８と第６接続パッド１９とを接続している。
接続パッド８（例えば、第１接続パッド８１）と、それに対応する裏面側の第７接続パッド８０は、導電性材料から成っている。第１接続パッド８および第７接続パッド８０は、単一の金属層から成っていてもよく、複数の金属層が積層されて成っていてもよい。第１接続パッド８および第７接続パッド８０は、例えば、Ａｌ、Ａｌ／Ｔｉ、Ｔｉ／Ａｌ／Ｔｉ、Ｍｏ、Ｍｏ／Ａｌ／Ｍｏ、ＭｏＮｄ／ＡｌＮｄ／ＭｏＮｄ、Ｃｕ、Ｃｒ、Ｎｉ、Ａｇ等から成っていてもよい。
図８に示すように、接続パッド８は２層の導体層８ａ１，８ｂａ２を積層して成る構成であってもよい。導体層８ａ１はＡｌ、Ａｌ／Ｔｉ、Ｔｉ／Ａｌ／Ｔｉ、Ｍｏ、Ｍｏ／Ａｌ／Ｍｏ、ＭｏＮｄ／ＡｌＮｄ／ＭｏＮｄ、Ｃｕ、Ｃｒ、Ｎｉ、Ａｇ等から構成されていてもよく、導体層８ａ１上の導体層８ａ２はＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）等から成る透明導電層から構成されていてもよい。また、接続パッド８における第１面２ａの内方側の端部に絶縁層２５，２６が配置されていてもよい。これにより、接続パッド８が第１面２ａの内方側に配置された配線導体等と短絡することを抑制できる。絶縁層２５，２６は、例えばＳｉＯ2、Ｓｉ3Ｎ4、アクリル樹脂等のポリマー材料等から成る。第７接続パッド８０の表面は、ＩＴＯ、ＩＺＯ等から成る透明導電層によって被覆されていてもよい。
各画素部３は、基板２上に、発光素子６のそれぞれに発光信号を入力するためのスイッチ素子としての第１の薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）と、発光制御信号（画像信号線SLを伝達する信号）のレベル（電圧）に応じた、正電圧（アノード電圧：１０Ｖ～１５Ｖ程度）と負電圧（カソード電圧：０Ｖ～３Ｖ程度）の電位差（発光信号）から発光素子６を電流駆動するための駆動素子としての第２の薄膜トランジスタと、を含む。
第１および第２のＴＦＴは、例えば、アモルファスシリコン（ａ－Ｓｉ）、低温多結晶シリコン（Low-Temperature Poly Silicon：ＬＴＰＳ）等から成る半導体膜を有し、ゲート電極、ソース電極、ドレイン電極の３端子を有する構成である。また第１および第２のＴＦＴは、双方ともｎチャネル型ＴＦＴである構成、双方ともｐチャネル型ＴＦＴである構成、一方がｎチャネル型ＴＦＴで他方がｐチャネル型ＴＦＴである構成を採用できる。そして、ゲート電極に所定電位の電圧（２．５Ｖ～３．５Ｖ程度）を印加することにより、ソース電極とドレイン電極の間の半導体膜（チャンネル）に電流を流す、スイッチング素子(ゲートトランスファ素子)として機能する。基板２がガラス基板から成り、駆動素子は、ＬＴＰＳから成る半導体膜を有するＴＦＴを用いて構成された駆動回路である場合、基板２上にＴＦＴをＣＶＤ（Chemical Vapor Deposition）法等の薄膜形成法によって直接的に形成することができる。
図１４は、本開示の複合型表示装置の一実施形態を示す図であり、要部の部分平面図である。図１４に示すように、本開示の表示装置１を複数用いて複合型表示装置１００を構成することができる。複合型表示装置１００は、複数の表示装置１の側面同士を結合させることによって構成される。複数の表示装置１は、第１表示装置１Ａおよび第２表示装置１Ｂを含み、第１表示装置１Ａにおける第１辺ｍ１に隣接する第１側面２ｃ１と、第２表示装置１Ｂにおける第１側面２ｃ１と対向する第２側面２ｃ２と、が結合される。第１表示装置１Ａの第１側面２ｃ１と第２表示装置１Ｂの第２側面２ｃ２を結合させる結合材９０は、樹脂接着剤であってもよい。樹脂接着剤は、例えば、エポキシ樹脂、ポリアミド樹脂、エポキシ樹脂とポリアミド樹脂を混合した樹脂、アクリル樹脂、シリコーン樹脂、ウレタン樹脂等の、光硬化性または熱硬化性の樹脂材料から成る。樹脂接着剤は、樹脂材料に黒色の無機顔料を混入させた黒色樹脂材料であってもよい。この場合、第１表示装置と第２表示装置との結合部（タイリング部）が目立たないことから、表示画像の連続性が維持されやすくなる。無機顔料は、カーボンブラックなどの炭素系顔料、チタンブラックなどの窒化物系顔料、Ｃｒ－Ｆｅ－Ｃｏ系、Ｃｕ－Ｃｏ－Ｍｎ（マンガン）系、Ｆｅ－Ｃｏ－Ｍｎ系、Ｆｅ－Ｃｏ－Ｎｉ－Ｃｒ系等の金属酸化物系顔料等であってもよい。
複合型表示装置１００は、３つ以上の表示装置１を結合させることによって構成されていてもよい。また、複合型表示装置１００は、ベース基板を備え、ベース基板上に複数の表示装置１が固定部材を介して固定されていてもよい。固定部材は、ねじ、クリップ、嵌合部材等の機械的な固定要素を含んでいてもよく、接着剤等の化学的な固定要素を含んでいてもよい。また、固定部材は、表示装置１の基板２の縁部が嵌め込まれる枠体を含み、その枠体が機械的な固定要素、化学的な固定要素によってベース基板に固定される構成であってもよい。
結合材は、黒色であって、表面に入射光を吸収する凹凸構造を有していてもよい。例えば、結合材は、シリコーン樹脂等の母材中にカーボンブラック等の黒色顔料を混入させて形成した黒色樹脂であって、黒色樹脂の表面に算術平均粗さが１０μｍ～５０μｍ程度、好適には２０μｍ～３０μｍ程度の凹凸構造が転写法等によって形成された構成であってもよい。この場合、結合材の光吸収性が格段に向上する。
本実施形態によれば、複数の表示装置１をタイリングして複合型表示装置を作製する場合、それぞれの表示装置１の表面側と裏面側を、Ａｇ等から成る側面配線１０によって電気的に接続する。従来のように、基板２の側面配線１０の形成部位に、レーザ光を遮光する単層の金属遮光層を配置した場合、隣接する側面配線１０同士が金属遮光層を介して短絡するおそれがあったが、本実施形態では、金属遮光層が、積層方向において異なる位置にある、第１金属遮光層３１および第２金属遮光層３２に分離されていることから、隣接する側面配線１０同士が第１金属遮光層３１を介して短絡することを防ぐことができる。また本実施形態では、平面視において、第１金属遮光層３１および第２金属遮光層３２が一連となるように、重畳部位ＬＷを有している場合、基板２の第２面２ｂの側からレーザ光を照射しても、第２絶縁層３２ｉ等がレーザ光の熱の影響を受けることを効果的に抑えることができる。また、第１金属遮光層３１および第２金属遮光層３２が電気的にフローティング（浮遊状態）とされている場合、第１金属遮光層３１および第２金属遮光層３２に電蝕による劣化が生じることを防ぐことができる。また、金属遮光層が第１金属遮光層３１と第２金属遮光層３２とに分割されていることから、静電気放電が発生しにくい構成の金属遮光層となる。
また、図４に示すように、第１金属遮光層３１および第２金属遮光層３２は、第２絶縁層３２ｉのみならず厚みが厚い平坦化層等としての有機層である絶縁層（有機絶縁層）２４，２６よりもレーザ光Ｌに近い側に位置するので、第２絶縁層３２ｉのみならず有機絶縁層２４，２６に対するレーザ光Ｌの熱の影響も抑えることができる。即ち、有機絶縁層２４，２６がレーザ光Ｌの熱によって昇華し、その後固化して第１面２ａ上の配線等に異物として付着することを抑えることができる。
第１金属遮光層３１および第２金属遮光層３２のそれぞれの厚みは、５０ｎｍ～１μｍ程度であるが、第１金属遮光層３１の厚みを第２金属遮光層３２の厚みよりも厚くしてもよい。この場合、レーザ光Ｌに近い側の第１金属遮光層３１がレーザ光の熱を効率的に吸収し、第２金属遮光層３２がレーザ光の熱の影響を受けにくくすることができる。第１金属遮光層３１の厚みが、第２金属遮光層３２の厚みの１倍を超え５倍以下程度としてもよいが、この値に限らない。５倍を超えると、表示装置１の薄型化を阻害する傾向がある。
以上、本開示の実施形態について詳細に説明したが、また、本開示は上述の実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲内において、種々の変更、改良等が可能である。上記各実施形態をそれぞれ構成する全部または一部を、適宜、矛盾しない範囲で組み合わせ可能であることは、言うまでもない。
本開示の表示装置によれば、微細化が難しい複数の接続パッドを、それらの間で電気的な短絡が生じること、および額縁部が大きくなることを抑えて、基板上に配置することができる。また、複数の接続パッドを、額縁部をより小さくして基板上に配置することも可能となる。
本開示の表示装置は、ＬＥＤ表示装置、有機ＥＬ表示装置等の発光表示装置および液晶表示の表示装置として構成し得る。また本開示の表示装置は、各種の電子機器に適用できる。その電子機器としては、複合型かつ大型の表示装置（マルチディスプレイ）、自動車経路誘導システム（カーナビゲーションシステム）、船舶経路誘導システム、航空機経路誘導システム、スマートフォン端末、携帯電話、タブレット端末、パーソナルデジタルアシスタント（ＰＤＡ）、ビデオカメラ、デジタルスチルカメラ、電子手帳、電子書籍、電子辞書、パーソナルコンピュータ、複写機、ゲーム機器の端末装置、テレビジョン、商品表示タグ、価格表示タグ、産業用のプログラマブル表示装置、カーオーディオ、デジタルオーディオプレイヤー、ファクシミリ、プリンター、現金自動預け入れ払い機（ＡＴＭ）、自動販売機、ヘッドマウントディスプレイ（ＨＭＤ）、デジタル表示式腕時計、スマートウォッチなどがある。
本開示は、その精神または主要な特徴から逸脱することなく、他のいろいろな形態で実施できる。したがって、前述の実施形態はあらゆる点で単なる例示に過ぎず、本発明の範囲は特許請求の範囲に示すものであって、明細書本文には何ら拘束されない。さらに、特許請求の範囲に属する変形や変更は全て本発明の範囲内のものである。
１，１ａ，１ｂ 表示装置
２ 基板
２ａ 第１面
２ｂ 第２面
２ｃ 第３面（側面）
３ 画素部
６ 発光素子
８ 接続パッド
８１ 第１接続パッド
８２ 第２接続パッド
８３ 第３接続パッド
１０ 側面配線
Ｌ１ 第１発光制御信号線
Ｌ２ 第２発光制御信号線
Ｌ３ 第３発光制御信号線
ｍ１ 第１辺
ｍ２ 第２辺
ｍ３ 第３辺

Claims (16)

  1. 第１辺およびそれに隣接する第２辺を有する基板と、
    前記基板上に位置する複数の発光素子と、
    前記基板上に位置し、前記発光素子の発光／非発光を制御する複数の発光制御信号線と、
    前記基板上の前記第１辺側の端縁部および前記第２辺側の端縁部に位置し、前記複数の発光制御信号線のそれぞれに接続される接続パッドと、を備え、
    複数の前記接続パッドは、前記基板上の前記第１辺側の端縁部に前記第１辺に沿って位置し、前記複数の発光素子のうち第１群の前記発光素子のそれぞれの発光／非発光を制御する第１発光制御信号線に接続される複数の第１接続パッドと、前記基板上の前記第２辺側の端縁部に位置し、前記複数の発光素子のうち第２群の前記発光素子の発光／非発光を制御する第２発光制御信号線に接続される第２接続パッドと、を含み、
    前記基板上の前記第２辺側の端縁部に、前記第２発光制御信号線以外の配線に接続される他の接続パッドが位置しており、
    前記第２接続パッドは、前記他の接続パッドよりも前記第１辺に近接する位置にある、表示装置。
  2. 前記複数の発光素子は、前記基板上の前記第１辺側の端縁部に前記第１辺に沿って位置する複数の最外部発光素子を含み、
    前記第１接続パッドは、前記複数の最外部発光素子同士の間に位置している、請求項１に記載の表示装置。
  3. 前記第２群の発光素子は、前記第２辺側の端縁部に沿って位置し、
    前記第２接続パッドは、前記第２群の発光素子同士の間に位置している、請求項１または２に記載の表示装置。
  4. 前記第２接続パッドの大きさが前記第１接続パッドの大きさよりも大きい、請求項１～３のいずれか１項に記載の表示装置。
  5. 前記第２接続パッドは、前記第２辺に沿って前記第１辺側に向かって延出する延出部を有する、請求項４に記載の表示装置。
  6. 前記基板は、前記複数の発光素子が位置する側の第１面と、前記第１面と反対側の第２面と、前記第１面と前記第２面をつなぐ側面と、前記第１面の端縁部から前記側面を介して前記第２面の端縁部にかけて位置する側面配線と、を有し、
    前記第１接続パッドおよび前記第２接続パッドは、それぞれ前記側面配線に接続されている、請求項１～５のいずれか１項に記載の表示装置。
  7. 前記基板は、前記第１辺に隣接するとともに前記第２辺に対向する第３辺を有し、
    前記基板上の前記第３辺側の端縁部に位置し、前記複数の発光素子のうち第３群の前記発光素子の発光／非発光を制御する第３発光制御信号線に接続される第３接続パッドを備える、請求項１～６のいずれか１項に記載の表示装置。
  8. 前記基板上の前記第３辺側の端縁部に、前記第３発光制御信号線以外の配線に接続される他の接続パッドが位置しており、
    前記第３接続パッドは、前記他の接続パッドよりも前記第１辺に近接する位置にある、請求項７に記載の表示装置。
  9. 前記第３群の発光素子は、前記第３辺側の端縁部に沿って位置し、
    前記第３接続パッドは、前記第３群の発光素子同士の間に位置している、請求項７または８に記載の表示装置。
  10. 前記第３接続パッドの大きさが前記第１接続パッドの大きさよりも大きい、請求項７～９のいずれか１項に記載の表示装置。
  11. 前記第３接続パッドは、前記第３辺に沿って前記第１辺側に向かって延出する延出部を有する、請求項７または１０に記載の表示装置。
  12. 前記基板は、前記複数の発光素子が位置する側の第１面と、前記第１面と反対側の第２面と、前記第１面と前記第２面をつなぐ側面と、前記第１面の端縁部から前記側面を介して前記第２面の端縁部にかけて位置する側面配線と、を有し、
    前記第３接続パッドは、前記側面配線に接続されている、請求項７～１１のいずれか１項に記載の表示装置。
  13. 前記基板は、前記第２面側に前記側面配線に電気的に接続される駆動部を備える、請求項６または１２に記載の表示装置。
  14. 前記第２辺側の端縁部に、前記複数の発光素子に電源電流を供給する電源配線に接続される電源接続パッドが位置する、請求項１～１３のいずれか１項に記載の表示装置。
  15. 前記発光素子は、マイクロ発光ダイオード素子である、請求項１～１４のいずれか１項に記載の表示装置。
  16. 請求項１～１５のいずれか１項に記載の複数の表示装置と、
    前記複数の表示装置の側面同士を結合させることによって構成される複合型表示装置であって、
    前記複数の表示装置は、第１表示装置および第２表示装置を含み、
    前記第１表示装置における前記第１辺に隣接する第１側面と、前記第２表示装置における前記第１側面と対向する第２側面と、が結合されている複合型表示装置。
JP2022568218A 2020-12-08 2021-12-01 表示装置および複合型表示装置 Active JP7453418B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020203733 2020-12-08
JP2020203733 2020-12-08
PCT/JP2021/044113 WO2022124161A1 (ja) 2020-12-08 2021-12-01 表示装置および複合型表示装置

Publications (2)

Publication Number Publication Date
JPWO2022124161A1 JPWO2022124161A1 (ja) 2022-06-16
JP7453418B2 true JP7453418B2 (ja) 2024-03-19

Family

ID=81973902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022568218A Active JP7453418B2 (ja) 2020-12-08 2021-12-01 表示装置および複合型表示装置

Country Status (4)

Country Link
US (1) US20240038954A1 (ja)
JP (1) JP7453418B2 (ja)
CN (1) CN116569244A (ja)
WO (1) WO2022124161A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003121867A (ja) 2001-10-11 2003-04-23 Samsung Electronics Co Ltd ビジュアルインスペクション手段を備えた薄膜トランジスタ基板及びビジュアルインスペクション方法
JP2005221598A (ja) 2004-02-04 2005-08-18 Hitachi Displays Ltd 表示装置
JP2010232276A (ja) 2009-03-26 2010-10-14 Casio Computer Co Ltd 発光装置及びその製造方法
US20180190631A1 (en) 2016-12-30 2018-07-05 Lg Display Co., Ltd. Display device and multi-screen display device using the same
US20180188579A1 (en) 2016-12-30 2018-07-05 Lg Display Co., Ltd. Display device, multi-screen display device using the same and method for manufacturing the same
WO2019167966A1 (ja) 2018-02-28 2019-09-06 京セラ株式会社 表示装置、ガラス基板およびガラス基板の製造方法
WO2020241117A1 (ja) 2019-05-29 2020-12-03 京セラ株式会社 発光素子搭載基板およびそれを用いた表示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003121867A (ja) 2001-10-11 2003-04-23 Samsung Electronics Co Ltd ビジュアルインスペクション手段を備えた薄膜トランジスタ基板及びビジュアルインスペクション方法
JP2005221598A (ja) 2004-02-04 2005-08-18 Hitachi Displays Ltd 表示装置
JP2010232276A (ja) 2009-03-26 2010-10-14 Casio Computer Co Ltd 発光装置及びその製造方法
US20180190631A1 (en) 2016-12-30 2018-07-05 Lg Display Co., Ltd. Display device and multi-screen display device using the same
US20180188579A1 (en) 2016-12-30 2018-07-05 Lg Display Co., Ltd. Display device, multi-screen display device using the same and method for manufacturing the same
WO2019167966A1 (ja) 2018-02-28 2019-09-06 京セラ株式会社 表示装置、ガラス基板およびガラス基板の製造方法
WO2020241117A1 (ja) 2019-05-29 2020-12-03 京セラ株式会社 発光素子搭載基板およびそれを用いた表示装置

Also Published As

Publication number Publication date
WO2022124161A1 (ja) 2022-06-16
JPWO2022124161A1 (ja) 2022-06-16
US20240038954A1 (en) 2024-02-01
CN116569244A (zh) 2023-08-08

Similar Documents

Publication Publication Date Title
JP7034235B2 (ja) 表示装置、ガラス基板およびガラス基板の製造方法
US10008555B2 (en) Display device and method of manufacturing the same
KR102380057B1 (ko) 표시장치
JP2008070873A (ja) 平板表示装置
JP2006227616A (ja) 表示装置及びこの製造方法
KR102473310B1 (ko) 표시 장치
US10268092B2 (en) Display device
JP7449360B2 (ja) 配線基板、それを用いた発光装置及び表示装置
KR20120061129A (ko) 표시 장치
JP2021089356A (ja) 表示装置
JP7449280B2 (ja) マイクロｌｅｄ素子基板および表示装置
JP7325547B2 (ja) 表示装置および表示装置の製造方法
WO2020250667A1 (ja) 発光素子基板および表示装置
KR20220000559A (ko) 투명 표시장치
JP7453418B2 (ja) 表示装置および複合型表示装置
JP7418568B2 (ja) 表示装置および複合型表示装置
CN113097405A (zh) 发光显示面板
JP2022038445A (ja) 遮光層積層型基板
WO2023008243A1 (ja) 画素構造体および表示装置
WO2023038096A1 (ja) 表示装置およびマルチディスプレイ
JP7478257B2 (ja) 表示装置
WO2023063164A1 (ja) 表示装置
JP7105362B2 (ja) マイクロｌｅｄ素子搭載基板およびそれを用いた表示装置
EP4336989A1 (en) Display device including elastic protrusions on pad area of substrate
KR20230095438A (ko) 표시 패널

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240307

R150 Certificate of patent or registration of utility model

Ref document number: 7453418

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150