CN220755381U - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN220755381U
CN220755381U CN202322111821.XU CN202322111821U CN220755381U CN 220755381 U CN220755381 U CN 220755381U CN 202322111821 U CN202322111821 U CN 202322111821U CN 220755381 U CN220755381 U CN 220755381U
Authority
CN
China
Prior art keywords
bumps
output
row
bump
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202322111821.XU
Other languages
English (en)
Inventor
李峻贤
金动澔
丁海龟
林柱晧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN220755381U publication Critical patent/CN220755381U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

公开了显示装置。显示装置包括衬底、驱动芯片和控制信号线，衬底包括包含焊盘区域的非显示区域。驱动芯片包括基础部分、多个输出凸块和多个检测凸块，基础部分面对衬底，与焊盘区域重叠，并且包括输出凸块区域，多个输出凸块附接到基础部分的下表面，与输出凸块区域重叠，并且通过多个晶体管彼此并行连接，多个检测凸块附接到基础部分的下表面，多个检测凸块中的每个电连接到自多个输出凸块之中的一输出凸块并且与输出凸块区域重叠。控制信号线通过多个晶体管电连接到多个输出凸块。

Description

显示装置
技术领域
本公开涉及显示装置。
背景技术
随着信息技术的发展，作为用户与信息之间的通信介质的显示装置的重要性正在突显。因此，诸如液晶显示装置、有机发光显示装置、等离子体显示装置等的显示装置的使用正在增加。
实用新型内容
本公开的实施方式可通过冗余提供具有减少的缺陷的显示装置。
本公开的显示装置的实施方式可包括衬底、发光元件、焊盘部分、驱动芯片和控制信号线，衬底包括显示区域和定位在显示区域周围并且包括与显示区域的一侧相邻的焊盘区域的非显示区域，发光元件在衬底上布置在显示区域中，焊盘部分在衬底上布置在焊盘区域中并且包括多个输出焊盘。驱动芯片可包括基础部分、多个虚设凸块、多个输出凸块和多个检测凸块，基础部分面对衬底，与焊盘区域重叠并且包括多个虚设凸块区域、定位在多个虚设凸块区域之间的输出凸块区域和定位在多个虚设凸块区域之间的数据输出区域，多个虚设凸块附接到基础部分的下表面并且与多个虚设凸块区域和输出凸块区域重叠，多个输出凸块附接到基础部分的下表面，与输出凸块区域重叠，并且通过多个晶体管彼此并行连接，多个检测凸块附接到基础部分的下表面并且与输出凸块区域重叠，多个检测凸块中的每个电连接到自多个输出凸块之中的一输出凸块。控制信号线可通过多个晶体管电连接到多个输出凸块。
在实施方式中，控制信号线可电连接到定位在第一行中的输出凸块。显示装置还可包括电连接到定位在与第一行相邻的第二行中的输出凸块的第一连接线和电连接到定位在与第二行相邻的第三行中的输出凸块的第二连接线。
在实施方式中，在显示装置中，多个晶体管可包括布置在非显示区域中并且连接到控制信号线的第一晶体管、布置在非显示区域中并且连接到第一连接线的第二晶体管以及布置在非显示区域中并且连接到第二连接线的第三晶体管。
在实施方式中，第一晶体管、第二晶体管和第三晶体管中的每个可为开关晶体管。
在实施方式中，控制信号线、第一连接线和第二连接线可布置在同一层中。
在实施方式中，在输出凸块区域中，多个虚设凸块可布置在第n列中(其中，n为大于0的自然数)，多个检测凸块可布置在与第n列相邻的第n+1列中，并且多个输出凸块可布置在与第n+1列相邻的第n+2列中。
在实施方式中，多个虚设凸块、多个检测凸块和多个输出凸块可布置在三行中。
在实施方式中，在输出凸块区域中，多个虚设凸块的数量可大于多个检测凸块的数量并且大于多个输出凸块的数量。
在实施方式中，在输出凸块区域中，多个检测凸块可布置在第一行和与第一行相邻的第二行中的每个的第5n-4列和第5n-1列中(其中，n为大于0的自然数)，多个虚设凸块可布置在第一行和第二行中的每个的第5n列以及与第二行相邻的第三行中，并且多个输出凸块可布置在第一行和第二行中的每个的第5n-3列和第5n-2列中。
在实施方式中，在输出凸块区域中，多个检测凸块可布置在第一行的第5n-4列和第5n-1列以及第三行的第5n-3列和第5n-2列中(其中，n为大于0的自然数)，多个虚设凸块可布置在第一行的第5n列、与第一行相邻的第二行和第三行中的每个的第5n-4列、第5n-1列和第5n列中，并且多个输出凸块可布置在第一行和第二行中的每个的第5n-3列和第5n-2列中。
在实施方式中，在输出凸块区域中，多个检测凸块可布置在第一行和与第一行相邻的第二行中的每个的第5n-4列和第5n-1列中(其中，n为大于0的自然数)，虚设凸块可布置在第一行和第二行中的每个的第5n列中，并且多个输出凸块可布置在第一行和第二行中的每个的第5n-3列和第5n-2列中。
在实施方式中，在输出凸块区域中，多个检测凸块可布置在第一行的第5n-4列和第5n-1列中(其中，n为大于0的自然数)，多个虚设凸块可布置在第一行的第5n列和与第一行相邻的第二行中，并且多个输出凸块可布置在第一行的第5n-3列和第5n-2列中。
在实施方式中，在输出凸块区域中，多个检测凸块可布置在第二行的第5n-3列和第5n-2列中(其中，n为大于0的自然数)，多个虚设凸块可布置在与第二行相邻的第一行和第二行中的每个的第5n-4列、第5n-1列和第5n列中，并且多个输出凸块可布置在第一行的第5n-3列和第5n-2列中。
在实施方式中，在输出凸块区域中，检测凸块可布置在第一行和与第一行相邻的第二行中的每个的第5n-2列中(其中，n为大于0的自然数)，多个虚设凸块可布置在第一行和第二行中的每个的第5n-4列、第5n-1列和第5n列中，并且输出凸块可布置在第一行和第二行中的每个的第5n-3列中。
在实施方式中，高电压可施加到多个虚设凸块中的每个。
在实施方式中，多个虚设凸块中的每个可处于浮置状态，或者接地电压可施加到多个虚设凸块中的每个。
在实施方式中，显示装置还可包括多个第二输出凸块，多个第二输出凸块附接到基础部分的下表面，与数据输出区域重叠，并且施加有数据电压。
在实施方式中，显示装置还可包括扇出线，扇出线电连接到多个第二输出凸块中的对应的一个，并且将数据电压提供到发光元件。
在实施方式中，控制信号可施加到多个输出凸块之中的若干输出凸块，并且多个输出凸块之中的其它输出凸块处于浮置状态。
在实施方式中，多个检测凸块中的对应的检测凸块可测量施加到多个输出凸块之中的若干输出凸块的控制信号的波形。
在实施方式中，电压可施加到多个输出凸块之中的若干输出凸块，并且多个输出凸块之中的其它输出凸块处于浮置状态。
在实施方式中，多个检测凸块中的对应的检测凸块可测量施加到多个输出凸块之中的若干输出凸块的电压的电平。
在实施方式中，多个输出凸块、多个检测凸块和多个虚设凸块中的每个可布置为与多个输出焊盘中的一输出焊盘对应。
本公开的显示装置的实施方式可包括包含有显示区域和焊盘区域的衬底、在衬底上布置在显示区域中的发光元件、在衬底上布置在焊盘区域中并且包括多个输出焊盘的焊盘部分、驱动芯片和控制信号线。驱动芯片可包括基础部分、多个输出凸块和多个检测凸块，基础部分面对衬底并且与焊盘区域重叠，多个输出凸块附接到基础部分的下表面，通过多个晶体管彼此并行连接并且控制信号或电压施加到多个输出凸块中的若干输出凸块，多个检测凸块附接到基础部分的下表面，多个检测凸块中的每个电连接到自多个输出凸块之中的一输出凸块，并且多个检测凸块中的至少一个检测凸块测量控制信号的波形或电压的电平。控制信号线可通过多个晶体管电连接到多个输出凸块。
在实施方式中，控制信号线可电连接到定位在第一行中的输出凸块。显示装置还可包括电连接定位在与第一行相邻的第二行中的输出凸块的第一连接线和电连接定位在与第二行相邻的第三行中的输出凸块的第二连接线。
在实施方式中，多个输出凸块中的每个可布置为与多个输出焊盘中的一输出焊盘对应，并且多个检测凸块中的每个可布置为与多个输出焊盘中的一输出焊盘对应。
本公开的显示装置可包括衬底、驱动芯片和控制信号线，衬底包括非显示区域，非显示区域包括焊盘区域，驱动芯片包括基础部分、多个输出凸块和多个检测凸块，基础部分面对衬底，与焊盘区域重叠，并且包括输出凸块区域，多个输出凸块附接到基础部分的下表面，与输出凸块区域重叠，并且通过多个晶体管彼此并行连接，多个检测凸块附接到基础部分的下表面，多个检测凸块中的每个电连接到自多个输出凸块之中的一输出凸块，并且与输出凸块区域重叠控制信号线通过多个晶体管电连接到多个输出凸块。
在实施方式中，基础部分还可包括多个虚设凸块区域和定位在多个虚设凸块区域之间的数据输出区域，输出凸块区域可定位在多个虚设凸块区域之间，并且驱动芯片还可包括多个虚设凸块，多个虚设凸块附接到基础部分的下表面并且与多个虚设凸块区域和输出凸块区域重叠。
在实施方式中，显示装置还可包括焊盘部分，焊盘部分在衬底上布置在焊盘区域中并且包括多个输出焊盘。
在实施方式中，衬底还可包括显示区域，非显示区域可定位在显示区域周围，焊盘区域可与显示区域的一侧相邻，并且显示装置还可包括发光元件，发光元件在衬底上布置在显示区域中。
在根据本公开的实施方式的显示装置中，驱动芯片的控制信号或电压施加到的所有输出凸块可通过连接线和控制信号线并行连接。此外，电连接到输出凸块的检测凸块可通过测量施加到输出凸块的控制信号的波形或电压的电平来检测驱动芯片是否有缺陷。因此，当驱动芯片中发生缺陷时，驱动芯片中发生缺陷的时间(例如，驱动芯片中的缺陷产生影响的时间)可延迟。
附图说明
通过结合附图的下面的详细描述，将更清楚地理解说明性、非限制性的实施方式。
图1是示出根据实施方式的显示装置的平面视图。
图2是沿图1的线I-I′截取的剖视图。
图3是图2的区域B的放大剖视图。
图4是图1的区域A的实例的放大平面视图。
图5是用于解释检测图1和图4的驱动芯片中的缺陷的方法的驱动芯片的框图。
图6、图7和图8是用于解释检测图5的驱动芯片中的缺陷的方法的实例的平面视图。
图9、图10和图11是用于解释检测图5的驱动芯片中的缺陷的方法的另一实例的平面视图。
图12、图13、图14、图15、图16、图17和图18是图1的区域A的其它实例的放大平面视图。
具体实施方式
在下文中，将参照附图详细地解释根据本公开的实施方式的显示装置。在附图中，相同的附图标记用于相同的部件，并且将省略相同的部件的冗余描述。
图1是示出根据实施方式的显示装置的平面视图。图2是沿图1的线I-I′截取的剖视图。
参照图1和图2，根据实施方式的显示装置DD可包括显示面板DP、焊盘部分PDP、驱动芯片IC、电路板CB和各向异性导电膜ACF。
显示面板DP可包括衬底SUB、在衬底SUB上布置在显示区域DA中的显示部分DSP以及布置在显示部分DSP上并围绕显示部分DSP的封装层ENC。稍后将对显示面板DP的部件的详细描述进行描述。
衬底SUB可包括显示区域DA和非显示区域NDA。非显示区域NDA可定位在显示区域DA周围。例如，非显示区域NDA可围绕显示区域DA或部分地围绕显示区域DA。显示区域DA可为能够通过生成光或调节从外部光源提供的光的透射率来显示图像的区域。非显示区域NDA可为不显示图像的区域。
非显示区域NDA可包括弯曲区域BA和焊盘区域PA。当在平面视图观察时，弯曲区域BA可定位在显示区域DA与焊盘区域PA之间。衬底SUB的与弯曲区域BA重叠的部分可基于在第一方向DR1上延伸的弯曲轴弯曲。此外，焊盘区域PA可具有沿显示装置DD的一侧延伸的形状。例如，焊盘区域PA可具有平行于衬底SUB的上表面沿第一方向DR1延伸的形状。
多个像素PX可在衬底SUB上排列在显示区域DA中。像素PX中的每个可包括驱动元件和电连接到驱动元件的发光元件。像素PX中的每个可根据驱动信号生成光。像素PX可以矩阵形式完全排列在显示区域DA中。像素PX可为包括在显示部分DSP中的部件。
用于驱动像素PX的驱动器可在衬底SUB上布置在非显示区域NDA中。例如，扫描驱动器SDV、发光驱动器EDV和驱动芯片IC可在衬底SUB上布置在非显示区域NDA中。
连接到像素PX的数据线DL、扫描线SL、发光控制线EML和驱动电压线PL可在衬底SUB上布置在显示区域DA中。此外，连接到扫描驱动器SDV的第一控制信号线CSL1、连接到发光驱动器EDV的第二控制信号线CSL2和连接到像素PX的扇出线FL可在衬底SUB上布置在非显示区域NDA中。
扫描线SL可电连接到扫描驱动器SDV，并且可沿第一方向DR1延伸。扫描线SL可从扫描驱动器SDV接收扫描信号，并且将扫描信号提供到像素PX。
发光控制线EML可电连接到发光驱动器EDV，并且可沿第一方向DR1延伸。发光控制线EML可从发光驱动器EDV接收发光控制信号，并且将发光控制信号提供到像素PX。例如，发光控制信号的有效时段可为显示装置DD的发光时段，并且发光控制信号的无效时段可为显示装置DD的非发光时段。
数据线DL可通过扇出线FL电连接到驱动芯片IC，并且可沿与第一方向DR1交叉的第二方向DR2延伸。也就是说，数据线DL可连接到扇出线FL。扇出线FL可布置在与显示区域DA的下侧相邻的非显示区域NDA中。扇出线FL可从驱动芯片IC接收数据电压，并且将数据电压提供到数据线DL。数据线DL可将数据电压提供到像素PX。
驱动电压线PL可电连接到驱动芯片IC，并且可沿第二方向DR2延伸。驱动电压线PL可从驱动芯片IC接收驱动电压，并且将驱动电压提供到像素PX。例如，驱动电压可为用于驱动像素PX的高电源电压。
第一控制信号线CSL1可电连接到驱动芯片IC。第一控制信号线CSL1可从驱动芯片IC接收第一控制信号，并且将第一控制信号提供到扫描驱动器SDV。
第二控制信号线CSL2可电连接到驱动芯片IC。第二控制信号线CSL2可从驱动芯片IC接收第二控制信号，并且将第二控制信号提供到发光驱动器EDV。
驱动芯片IC可生成第一控制信号、第二控制信号、驱动电压和数据电压。扫描驱动器SDV可从驱动芯片IC接收第一控制信号，并且基于第一控制信号生成扫描信号。发光驱动器EDV可从驱动芯片IC接收第二控制信号，并且基于第二控制信号生成发光控制信号。
焊盘部分PDP可在衬底SUB上布置在焊盘区域PA中。焊盘部分PDP可包括输入焊盘IPD和输出焊盘OPD。如图4中所示，可提供有多个输入焊盘IPD和多个输出焊盘OPD。输入焊盘IPD和输出焊盘OPD中的每个可包括金属、透明导电材料和类似物。例如，输入焊盘IPD和输出焊盘OPD中的每个可包括诸如金(“Au”)、银(“Ag”)、铝(“Al”)、铜(“Cu”)的金属和诸如氧化铟锡(“ITO”)、氧化铟锌(“IZO”)和氧化铟锌锡(“IZTO”)的透明导电材料。这些可单独使用或彼此组合使用。在实施方式中，输入焊盘IPD和输出焊盘OPD中的每个可具有包括ITO/Ag/ITO的多层结构。
输入焊盘IPD可将从电路板CB提供的电压、控制信号和类似物传送到驱动芯片IC。也就是说，从电路板CB输出的电压、控制信号和类似物可通过输入焊盘IPD提供到驱动芯片IC。
输出焊盘OPD可接收从驱动芯片IC提供的电压、控制信号和类似物。也就是说，从驱动芯片IC输出的电压、控制信号和类似物可通过输出焊盘OPD提供到像素PX、扫描驱动器SDV和发光驱动器EDV。
驱动芯片IC可在衬底SUB上布置在焊盘区域PA中。驱动芯片IC可控制提供到像素PX的信号和电压。在实施方式中，当衬底SUB包括玻璃时，驱动芯片IC可具有直接布置在衬底SUB上的玻璃上芯片(“COG”)结构。在另一实施方式中，当衬底SUB包括透明树脂衬底时，驱动芯片IC可具有直接布置在衬底SUB上的塑料上芯片(“COP”)结构。然而，本公开不限于此，并且柔性膜在衬底SUB上布置在焊盘区域PA中，并且驱动芯片IC可具有直接布置在柔性膜上的膜上芯片(“COF”)结构。
驱动芯片IC可包括面对衬底SUB的基础部分BS和附接到基础部分BS的下表面的凸块部分BP。凸块部分BP可包括输入凸块IBP和输出凸块组OBG。如图4中所示，可提供有多个输入凸块IBP和多个输出凸块组OBG。输入凸块IBP可与输入焊盘IPD重叠，并且输出凸块组OBG可与输出焊盘OPD重叠。例如，输入凸块IBP和输出凸块组OBG中的每个可包括诸如铜、金和类似物的金属。这些可单独使用或彼此组合使用。此外，基础部分BS可包括诸如聚酰亚胺的塑料。
输入凸块IBP可接收从电路板CB提供的电压、控制信号和类似物。此外，输出凸块组OBG可输出提供到像素PX的电压、提供到扫描驱动器SDV的控制信号和提供到发光驱动器EDV的控制信号。
各向异性导电膜ACF可在衬底SUB与驱动芯片IC之间布置在焊盘区域PA中。各向异性导电膜ACF可接合焊盘部分PDP和驱动芯片IC。由于此，各向异性导电膜ACF可电连接衬底SUB和驱动芯片IC。在实施方式中，各向异性导电膜ACF可包括粘合层AL和排列在粘合层AL中的多个导电颗粒CP。
粘合层AL可包括绝缘聚合物材料。例如，粘合层AL可包括诸如环氧树脂、丙烯酸树脂、酚树脂、三聚氰胺树脂、邻苯二甲酸二烯丙酯树脂、尿素树脂、聚酰亚胺树脂、聚苯乙烯树脂、聚氨酯树脂、聚乙烯树脂、聚乙烯乙酸酯树脂和类似物的绝缘聚合物材料。这些可单独使用或彼此组合使用。
导电颗粒CP可布置在焊盘部分PDP与凸块部分BP之间。具体地，导电颗粒CP可布置在输入焊盘IPD与输入凸块IBP之间并且在输出焊盘OPD与输出凸块组OBG之间。因此，导电颗粒CP可电连接衬底SUB和驱动芯片IC。在实施方式中，导电颗粒CP中的每个可包括包含有绝缘聚合物材料的核和围绕核并包括导电金属材料的导电层。
电路板CB可在衬底SUB上布置在焊盘区域PA中。具体地，电路板CB可部分地与焊盘区域PA重叠。也就是说，电路板CB的第一部分可与焊盘区域PA重叠，并且电路板CB的排除了第一部分的第二部分可不与焊盘区域PA重叠。电路板CB可通过各向异性导电膜ACF接合到衬底SUB。因此，电路板CB可电连接到显示面板DP。
像素PX可从电路板CB接收电压、控制信号和类似物。在实施方式中，电路板CB可包括印刷电路板(“PCB”)、柔性印刷电路板(“FPCB”)或柔性扁平排线(“FFC”)。
图1示出了扫描驱动器SDV布置在与显示区域DA的左侧相邻的非显示区域NDA中，并且发光驱动器EDV布置在与显示区域DA的右侧相邻的非显示区域NDA中，但本公开不限于此。例如，扫描驱动器SDV和发光驱动器EDV中的每个可布置在非显示区域NDA中的不同位置处。
在本说明书中，平面可由第一方向DR1和与第一方向DR1交叉的第二方向DR2限定。例如，第二方向DR2可垂直于第一方向DR1。
图3是图2的区域B的放大剖视图。
参照图2和图3，根据实施方式的显示装置DD的显示面板DP可包括衬底SUB、布置在衬底SUB上的显示部分DSP和布置在显示部分DSP上的封装层ENC。这里，显示部分DSP可包括缓冲层BUF、晶体管TR、第一绝缘层IL1、第二绝缘层IL2、第三绝缘层IL3、像素限定层PDL和发光元件LED。晶体管TR可包括有源图案ACT、栅电极GAT、源电极SE和漏电极DE，并且发光元件LED可包括阳极ADE、发光层EL和阴极CTE。
衬底SUB可包括透明材料或不透明材料。衬底SUB可由透明树脂衬底制成。能够用作衬底SUB的透明树脂衬底的实例可包括聚酰亚胺衬底。在这种情况下，聚酰亚胺衬底可包括第一聚酰亚胺层、阻挡膜层和第二聚酰亚胺层。在另一实施方式中，衬底SUB可包括石英衬底(例如，合成石英衬底、F掺杂石英衬底)、氟化钙衬底、碱石灰玻璃衬底、无碱玻璃衬底和类似物。这些可单独使用或彼此组合使用。
缓冲层BUF可布置在衬底SUB上。缓冲层BUF可防止金属原子或杂质从衬底SUB扩散到晶体管TR中。此外，当衬底SUB的表面不均匀时，缓冲层BUF可改善衬底SUB的表面的平坦度。例如，缓冲层BUF可包括诸如硅氧化物、硅氮化物、硅氮氧化物和类似物的无机材料。这些可单独使用或彼此组合使用。
有源图案ACT可布置在缓冲层BUF上。有源图案ACT可包括金属氧化物半导体、无机半导体(例如，非晶硅、多晶硅和类似物)或有机半导体。有源图案ACT可包括源区、漏区和定位在源区与漏区之间的沟道区。
金属氧化物半导体可包括包含有铟(“In”)、锌(“Zn”)、镓(“Ga”)、锡(“Sn”)、钛(“Ti”)、铝(“Al”)、铪(“Hf”)、锆(“Zr”)、镁(“Mg”)和类似物的二组分化合物(“ABx”)、三元化合物(“ABxCy”)、四组分化合物(“ABxCyDz”)和类似物。例如，金属氧化物半导体可包括锌氧化物(“ZnOx”)、镓氧化物(“GaOx”)、锡氧化物(“SnOx”)、铟氧化物(“InOx”)、氧化铟镓(“IGO”)、氧化铟锌(“IZO”)、氧化铟锡(“ITO”)、氧化铟锌锡(“IZTO”)、氧化铟镓锌(“IGZO”)和类似物。这些可单独使用或彼此组合使用。
第一绝缘层IL1可布置在缓冲层BUF上。第一绝缘层IL1可充分地覆盖有源图案ACT，并且可在有源图案ACT周围不产生台阶的情况下具有基本上平坦的上表面。替代性地，第一绝缘层IL1可覆盖有源图案ACT，并且可沿有源图案ACT的轮廓以均匀的厚度布置。例如，第一绝缘层IL1可包括无机材料，诸如硅氧化物(“SiOx”)、硅氮化物(“SiNx”)、硅碳化物(“SiCx”)和硅氮氧化物(“SiOxNy”)、硅碳氧化物(“SiOxCy”)和类似物。这些可单独使用或彼此组合使用。
栅电极GAT可布置在第一绝缘层IL1上。栅电极GAT可与有源图案ACT的沟道区重叠。栅电极GAT可包括金属、合金、金属氮化物、导电金属氧化物、透明导电材料和类似物。金属的实例可包括银(“Ag”)、钼(“Mo”)、铝(“Al”)、钨(“W”)、铜(“Cu”)、镍(“Ni”)、铬(“Cr”)、钛(“Ti”)、钽(“Ta”)、铂(“Pt”)、钪(“Sc”)和类似物。导电金属氧化物的实例可包括氧化铟锡、氧化铟锌和类似物。此外，金属氮化物的实例可包括铝氮化物(“AlNx”)、钨氮化物(“WNx”)、铬氮化物(“CrNx”)和类似物。这些可单独使用或彼此组合使用。
第二绝缘层IL2可布置在第一绝缘层IL1上。第二绝缘层IL2可充分地覆盖栅电极GAT，并且可在栅电极GAT周围不产生台阶的情况下具有基本上平坦的上表面。替代性地，第二绝缘层IL2可覆盖栅电极GAT，并且可沿每个栅电极GAT的轮廓以均匀的厚度布置。例如，第二绝缘层IL2可包括无机材料，诸如硅氧化物、硅氮化物、硅碳化物、硅氮氧化物、硅碳氧化物和类似物。这些可单独使用或彼此组合使用。
源电极SE和漏电极DE可布置在第二绝缘层IL2上。源电极SE可通过穿过第一绝缘层IL1和第二绝缘层IL2的第一部分的接触孔连接到有源图案ACT的源区。漏电极DE可通过穿过第一绝缘层IL1和第二绝缘层IL2的第二部分的接触孔连接到有源图案ACT的漏区。例如，源电极SE和漏电极DE中的每个可包括金属、合金、金属氮化物、导电金属氧化物、透明导电材料和类似物。这些可单独使用或彼此组合使用。
因此，包括有源图案ACT、栅电极GAT、源电极SE和漏电极DE的晶体管TR可在显示区域DA中布置在衬底SUB上。
第三绝缘层IL3可布置在第二绝缘层IL2上。第三绝缘层IL3可充分地覆盖源电极SE和漏电极DE。第三绝缘层IL3可包括无机材料或有机材料。例如，第三绝缘层IL3可包括有机材料，诸如酚树脂、聚丙烯酸酯树脂、聚酰亚胺树脂、聚酰胺树脂、硅氧烷树脂、环氧树脂和类似物。这些可单独使用或彼此组合使用。
阳极ADE可布置在第三绝缘层IL3上。阳极ADE可通过穿过第三绝缘层IL3的接触孔连接到晶体管TR的漏电极DE。例如，阳极ADE可包括金属、合金、金属氮化物、导电金属氧化物、透明导电材料和类似物。这些可单独使用或彼此组合使用。在实施方式中，阳极ADE可具有包括ITO/Ag/ITO的堆叠结构。
像素限定层PDL可布置在第三绝缘层IL3上。像素限定层PDL可覆盖阳极ADE的两侧。像素限定层PDL可包括无机材料或有机材料。例如，像素限定层PDL可包括有机材料，诸如环氧树脂、硅氧烷树脂和类似物。这些可单独使用或彼此组合使用。在另一实施方式中，像素限定层PDL还可包括包含有黑色颜料或黑色染料的阻光材料。
发光层EL可布置在阳极ADE上。发光层EL可包括发射预设颜色的光的有机材料。例如，发光层EL可包括发射红色光、绿色光或蓝色光的有机材料。
阴极CTE可布置在发光层EL和像素限定层PDL上。例如，阴极CTE可包括金属、合金、金属氮化物、导电金属氧化物、透明导电材料和类似物。这些可单独使用或彼此组合使用。
因此，包括阳极ADE、发光层EL和阴极CTE的发光元件LED可在衬底SUB上布置在显示区域DA中。
封装层ENC可布置在阴极CTE上。封装层ENC可防止杂质、湿气、空气和类似物从外部渗透发光元件LED。封装层ENC可包括至少一个无机层和至少一个有机层。例如，无机层可包括硅氧化物、硅氮化物、硅氮氧化物和类似物。这些可单独使用或彼此组合使用。有机层可包括诸如聚丙烯酸酯的聚合物固化材料和类似物。
图4是图1的区域A的实例的放大平面视图。
参照图1、图2和图4，根据本公开的实施方式的显示装置DD可包括衬底SUB、焊盘部分PDP以及第一控制信号线CSL1和第二控制信号线CSL2、第一连接线CL1和第二连接线CL2、第一信号线SL1、第二信号线SL2和第三信号线SL3、第一晶体管T1、第二晶体管T2和第三晶体管T3以及驱动芯片IC。这里，驱动芯片IC可包括面对衬底SUB的基础部分BS和附接到基础部分BS的下表面的凸块部分BP。
在实施方式中，当在平面视图中观察时，焊盘部分PDP、凸块部分BP、第一晶体管T1、第二晶体管T2和第三晶体管T3、第一连接线CL1和第二连接线CL2、第一信号线SL1、第二信号线SL2和第三信号线SL3可相对于穿过驱动芯片IC的中心的虚拟线VL对称地布置，并且第一控制信号线CSL1与第二控制信号线CSL2可相对于穿过驱动芯片IC的中心的虚拟线VL对称地布置。虚拟线VL可在第二方向DR2上延伸。因此，在下面的描述中，将仅描述定位在虚拟线VL的左侧上的部件。
基础部分BS可划分为第一区域1A和第二区域2A。第一区域1A和第二区域2A中的每个可沿第一方向DR1延伸。第一区域1A可与电路板CB相邻，并且第二区域2A可与显示区域DA相邻。
焊盘部分PDP可包括多个输入焊盘IPD和多个输出焊盘OPD。凸块部分BP可包括多个输入凸块IBP和多个输出凸块组OBG。这里，输出凸块组OBG中的每个可包括第一输出凸块OBP1、第二输出凸块OBP2、检测凸块DTB和虚设凸块DB。
输入焊盘IPD可与驱动芯片IC的第一区域1A重叠。例如，输入焊盘IPD可具有彼此相同的形状。此外，输入焊盘IPD可沿第一方向DR1重复地布置。
输出焊盘OPD可与基础部分BS的第二区域2A重叠。例如，输出焊盘OPD可具有彼此相同的形状。此外，输出焊盘OPD可沿第一方向DR1和第二方向DR2重复地布置。在实施方式中，输出焊盘OPD可沿第一方向DR1在第二区域2A的第一行1R、与第一行1R相邻的第二行2R和与第二行2R相邻的第三行3R中重复地布置。也就是说，输出焊盘OPD可沿第二区域2A中的三行布置。由于由驱动芯片IC控制的像素PX的数量为大的，因此输出焊盘OPD的数量可大于输入焊盘IPD的数量。
输入凸块IBP可布置为分别对应于输入焊盘IPD。也就是说，输入凸块IBP中的每个可至少部分地与输入焊盘IPD中的对应的一个重叠。换句话说，输入凸块IBP可与基础部分BS的第一区域1A重叠，并且可沿第一方向DR1重复地布置。输入凸块IBP中的每个可电连接到输入焊盘IPD中的对应的一个。例如，输入凸块IBP可具有彼此相同的形状。
基础部分BS的第二区域2A可包括虚设凸块区域DMA、输出凸块区域OBA和数据输出区域DTA。虚设凸块区域DMA中的每个可定位在输出凸块区域OBA的右侧或左侧上。也就是说，输出凸块区域OBA中的每个可定位在虚设凸块区域DMA之间。此外，数据输出区域DTA的中心可与虚拟线VL重合。
第一输出凸块OBP1可布置为分别对应于输出焊盘OPD。也就是说，第一输出凸块OBP1中的每个可至少部分地与输出焊盘OPD中的对应的一个重叠。换句话说，第一输出凸块OBP1可在第二区域2A中排列为三行。具体地，第一输出凸块OBP1可与输出凸块区域OBA重叠，并且可沿第一方向DR1和第二方向DR2重复地布置。在输出凸块区域OBA中，第一输出凸块OBP1中的每个可电连接到输出焊盘OPD中的对应的一个。
当显示装置DD处于驱动状态时，控制信号施加到至少一个第一输出凸块OBP1，并且控制信号可通过与至少一个第一输出凸块OBP1对应的输出焊盘OPD提供到第一控制信号线CSL1。例如，当控制信号仅施加到定位在第一行1R中的第一输出凸块OBP1时，分别定位在第二行2R和第三行3R中的第一输出凸块OBP1可处于浮置状态。与此不同，当显示装置DD处于非驱动状态时，电压可施加到至少一个第一输出凸块OBP1。
第二输出凸块OBP2可布置为分别对应于输出焊盘OPD。也就是说，第二输出凸块OBP2中的每个可至少部分地与输出焊盘OPD中的对应的一个重叠。换句话说，第二输出凸块OBP2可在第二区域2A中排列为三行。具体地，第二输出凸块OBP2可与数据输出区域DTA重叠，并且可沿第一方向DR1和第二方向DR2重复地布置。在数据输出区域DTA中，第二输出凸块OBP2中的每个可电连接到输出焊盘OPD中的对应的一个。数据电压可施加到第二输出凸块OBP2，并且数据电压可通过与第二输出凸块OBP2对应的输出焊盘OPD提供到扇出线FL。
虚设凸块DB可布置为分别对应于输出焊盘OPD。也就是说，虚设凸块DB中的每个可至少部分地与输出焊盘OPD中的对应的一个重叠。换句话说，虚设凸块DB可在第二区域2A中布置为三行。在实施方式中，虚设凸块DB之中的若干虚设凸块DB可与虚设凸块区域DMA重叠，并且可沿第一方向DR1和第二方向DR2重复地布置。虚设凸块DB之中的其它虚设凸块DB可与输出凸块区域OBA重叠，并且可沿第一方向DR1和第二方向DR2重复地布置。虚设凸块DB可不电连接到与虚设凸块DB对应的输出焊盘OPD。
虚设凸块DB可使相邻的第一输出凸块OBP1之间的电位差最小化。在实施方式中，高电压可施加到虚设凸块DB。在另一实施方式中，虚设凸块DB可处于浮置状态。在另一实施方式中，接地电压可施加到虚设凸块DB。
检测凸块DTB可布置为分别对应于输出焊盘OPD。也就是说，检测凸块DTB中的每个可至少部分地与输出焊盘OPD中的对应的一个重叠。换句话说，检测凸块DTB可在第二区域2A中布置为三行。具体地，检测凸块DTB可与输出凸块区域OBA重叠，并且可沿第一方向DR1和第二方向DR2重复地布置。在输出凸块区域OBA中，检测凸块DTB中的每个可电连接到输出焊盘OPD中的对应的一个。
在实施方式中，对应于检测凸块DTB的输出焊盘OPD可连接到对应于第一输出凸块OBP1的输出焊盘OPD。因此，检测凸块DTB中的每个可电连接到第一输出凸块OBP1中的定位在同一行(例如，第一行1R、第二行2R或第三行3R)中的对应的一个。
当显示装置DD处于驱动状态时，检测凸块DTB可通过测量施加到第一输出凸块OBP1的控制信号的波形来检测驱动芯片IC是否有缺陷。与此不同，当显示装置DD处于非驱动状态时，检测凸块DTB可通过测量施加到第一输出凸块OBP1的电压的电平来检测驱动芯片IC是否有缺陷。驱动芯片IC中的缺陷可意味着驱动芯片IC在高温、高湿度环境或一般用户环境中的翘起和腐蚀。稍后将对此的详细描述进行描述。
在实施方式中，仅虚设凸块DB可布置在虚设凸块区域DMA中，并且仅第二输出凸块OBP2可布置在数据输出区域DTA中。
第一输出凸块OBP1、虚设凸块DB和检测凸块DTB可布置在输出凸块区域OBA中。在实施方式中，在输出凸块区域OBA中，虚设凸块DB可布置在第n列中，检测凸块DTB可布置在与第n列相邻的第n+1列中，并且第一输出凸块OBP1可布置在与第n+1列相邻的第n+2列中(其中，n为大于0的自然数)。
扇出线FL可分别连接到定位在数据输出区域DTA中的第一行1R中的输出焊盘OPD。因此，扇出线FL中的每个可电连接到定位在数据输出区域DTA中的第一行1R中的第二输出凸块OBP2中的对应的一个。
第一控制信号线CSL1可分别连接到定位在输出凸块区域OBA中的第一行1R中的输出焊盘OPD。因此，第一控制信号线CSL1中的每个可电连接到定位在输出凸块区域OBA中的第一行1R中的第一输出凸块OBP1中的对应的一个。
第一连接线CL1可连接到定位在输出凸块区域OBA中的第二行2R中的输出焊盘OPD和第一控制信号线CSL1中的每个。因此，第一连接线CL1可电连接到定位在输出凸块区域OBA中的第二行2R中的第一输出凸块OBP1和第一控制信号线CSL1中的每个。
第二连接线CL2可连接到定位在输出凸块区域OBA中的第三行3R中的输出焊盘OPD和第一控制信号线CSL1中的每个。因此，第二连接线CL2可电连接到定位在输出凸块区域OBA中的第三行3R中的输出焊盘OPD和第一控制信号线CSL1中的每个。
也就是说，在输出凸块区域OBA中，定位在第一行1R中的第一输出凸块OBP1、定位在第二行2R中的第一输出凸块OBP1和定位在第三行3R中的第一输出凸块OBP1可通过第一连接线CL1、第二连接线CL2和第一控制信号线CSL1并行连接。
第一晶体管T1可在衬底SUB上布置在非显示区域NDA中。第一晶体管T1可包括第一电极、第二电极和栅电极。第一晶体管T1的第一电极可连接到第一控制信号线CSL1。第一晶体管T1的第二电极可连接到第二晶体管T2的第二电极。第一晶体管T1的栅电极可连接到第一信号线SL1。第一信号可通过第一信号线SL1施加到第一晶体管T1的栅电极。
第二晶体管T2可在衬底SUB上布置在非显示区域NDA中。第二晶体管T2可包括第一电极、第二电极和栅电极。第二晶体管T2的第一电极可连接到第一连接线CL1。第二晶体管T2的第二电极可连接到第三晶体管T3的第二电极。第二晶体管T2的栅电极可连接到第二信号线SL2。第二信号可通过第二信号线SL2施加到第二晶体管T2的栅电极。
第三晶体管T3可在衬底SUB上布置在非显示区域NDA中。第三晶体管T3可包括第一电极、第二电极和栅电极。第三晶体管T3的第一电极可连接到第二连接线CL2。第三晶体管T3的第二电极可连接到第二晶体管T2的第二电极。第三晶体管T3的栅电极可连接到第三信号线SL3。第三信号可通过第三信号线SL3施加到第三晶体管T3的栅电极。
在实施方式中，第一晶体管T1、第二晶体管T2和第三晶体管T3中的每个可为开关晶体管。
在实施方式中，第一控制信号线CSL1、第二控制信号线CSL2、第一连接线CL1、第二连接线CL2、第一信号线SL1、第二信号线SL2和第三信号线SL3可在衬底SUB上布置在同一层上(或中)。
在根据本公开的实施方式的显示装置DD中，驱动芯片IC的控制信号或电压施加到的所有第一输出凸块OBP1可通过第一连接线CL1和第二连接线CL2以及控制信号线(例如，第一控制信号线CSL1或第二控制信号线CSL2)并行连接。此外，电连接到第一输出凸块OBP1的检测凸块DTB可通过测量施加到第一输出凸块OBP1的控制信号的波形或电压的电平来检测驱动芯片IC是否有缺陷。因此，当驱动芯片IC中发生缺陷时，驱动芯片IC中发生缺陷的时间(例如，驱动芯片IC中的缺陷产生影响的时间)可延迟。
图5是用于解释检测图1和图4的驱动芯片中的缺陷的方法的驱动芯片的框图。图6、图7和图8是用于解释检测图5的驱动芯片中的缺陷的方法的实例的平面视图。图9、图10和图11是用于解释检测图5的驱动芯片中的缺陷的方法的另一实例的平面视图。
参照图5、图6、图7、图8、图9、图10和图11，驱动芯片IC可包括第一缺陷检测器DDP1、第二缺陷检测器DDP2、第三缺陷检测器DDP3、第一信号反相器SI1和第二信号反相器SI2。第一缺陷检测器DDP1、第二缺陷检测器DDP2和第三缺陷检测器DDP3中的每个可包括控制信号发生器CSG、电压发生器VG、波形测量器WM和电压测量器VM。这里，控制信号发生器CSG、电压发生器VG、波形测量器WM、电压测量器VM以及第一信号反相器SI1和第二信号反相器SI2中的每个可为驱动芯片IC的软件部件。
第一缺陷检测器DDP1可为用于检测在驱动芯片IC的与第一行1R对应的部分中发生的缺陷的部件，第二缺陷检测器DDP2可为用于检测在驱动芯片IC的与第二行2R对应的部分中发生的缺陷的部件，并且第三缺陷检测器DDP3可为用于检测在驱动芯片IC的与第三行3R对应的部分中发生的缺陷的部件。
驱动芯片IC可通过施加到第一输出凸块OBP1的控制信号或电压来检测驱动芯片IC是否有缺陷。首先，将描述显示装置DD处于驱动状态的情况作为实例。当显示装置DD处于驱动状态时，控制信号发生器CSG可生成控制信号CS，并且电压发生器VG可不生成电压。
例如，如图6中所示，可将由第一缺陷检测器DDP1的控制信号发生器CSG生成的控制信号CS施加到定位在第一行1R中的第一输出凸块OBP1并且可使定位在第二行2R和第三行3R中的每个中的第一输出凸块OBP1处于浮置状态(S10)。在这种情况下，第一晶体管T1可因通过第一信号线SL1提供的第一信号导通，第二晶体管T2可因通过第二信号线SL2提供的第二信号关断，并且第三晶体管T3可因通过第三信号线SL3提供的第三信号关断。在这种情况下，第一信号可具有低电平，并且第二信号和第三信号中的每个可具有高电平。
施加到定位在第一行1R中的第一输出凸块OBP1的控制信号CS可施加到定位在第一行1R中的检测凸块DTB。然后，第一缺陷检测器DDP1的波形测量器WM可基于第二信号S2测量提供到检测凸块DTB的控制信号CS的波形。例如，当施加到第一输出凸块OBP1的控制信号CS的峰值相比于施加到检测凸块DTB的控制信号CS的峰值小于预设值时，驱动芯片IC的与第一行1R对应的部分可确定为有缺陷。替代性地，当提供到检测凸块DTB的控制信号CS的峰峰间隔等于或大于预设值时，驱动芯片IC的与第一行1R对应的部分可确定为正常。
当驱动芯片IC的与第一行1R对应的部分确定为正常时，第一缺陷检测器DDP1的波形测量器WM将第一导通信号SON1发送到第一缺陷检测器DDP1的控制信号发生器CSG，第一缺陷检测器DDP1的控制信号发生器CSG可生成控制信号CS，并且可重复上述过程。如果驱动芯片IC的与第一行1R对应的部分确定为有缺陷，则第一缺陷检测器DDP1的波形测量器WM可将第一关断信号SOFF1提供到第一信号反相器SI1和第一缺陷检测器DDP1的控制信号发生器CSG。接收第一关断信号SOFF1的第一缺陷检测器DDP1的控制信号发生器CSG可不生成控制信号CS。也就是说，定位在第一行1R中的第一输出凸块OBP1可处于浮置状态。第一信号反相器SI1可将第一关断信号SOFF1转换为第二导通信号SON2。第二导通信号SON2可提供到第二缺陷检测器DDP2的控制信号发生器CSG。
如果驱动芯片IC的与第一行1R对应的部分确定为有缺陷，则如图7中所示，可使定位在第一行1R和第三行3R中的第一输出凸块OBP1处于浮置状态并且可将由第二缺陷检测器DDP2的控制信号发生器CSG基于第二导通信号SON2生成的控制信号CS施加到定位在第二行2R中的第一输出凸块OBP1(S20)。在这种情况下，第一晶体管T1可因通过第一信号线SL1提供的第一信号关断，第二晶体管T2可因通过第二信号线SL2提供的第二信号导通，并且第三晶体管T3可因通过第三信号线SL3提供的第三信号关断。在这种情况下，第二信号可具有低电平，并且第一信号和第三信号中的每个可具有高电平。
施加到定位在第二行2R中的第一输出凸块OBP1的控制信号CS可施加到定位在第二行2R中的检测凸块DTB。接下来，第二缺陷检测器DDP2的波形测量器WM可基于第二信号S2测量提供到检测凸块DTB的控制信号CS的波形。
当驱动芯片IC的与第二行2R对应的部分确定为正常时，第二缺陷检测器DDP2的波形测量器WM可将第二导通信号SON2提供到第二缺陷检测器DDP2的控制信号发生器CSG，第二缺陷检测器DDP2的控制信号发生器CSG可生成控制信号CS，并且可重复上述过程。如果驱动芯片IC的与第二行2R对应的部分确定为有缺陷，则第二缺陷检测器DDP2的波形测量器WM可将第二关断信号SOFF2提供到第二信号反相器SI2和第二缺陷检测器DDP2的控制信号发生器CSG。接收第二关断信号SOFF2的第二缺陷检测器DDP2的控制信号发生器CSG可不生成控制信号CS。也就是说，定位在第二行2R中的第一输出凸块OBP1可处于浮置状态。第二信号反相器SI2可将第二关断信号SOFF2转换为第三导通信号SON3。第三导通信号SON3可提供到第三缺陷检测器DDP3的控制信号发生器CSG。
如果驱动芯片IC的与第二行2R对应的部分确定为有缺陷，则如图8中所示，可使定位在第一行1R和第二行2R中的第一输出凸块OBP1处于浮置状态并且可将由第三缺陷检测器DDP3的控制信号发生器CSG基于第三导通信号SON3生成的控制信号CS施加到定位在第三行3R中的第一输出凸块OBP1(S30)。在这种情况下，第一晶体管T1可因通过第一信号线SL1提供的第一信号关断，第二晶体管T2可因通过第二信号线SL2提供的第二信号关断，并且第三晶体管T3可因通过第三信号线SL3提供的第三信号导通。在这种情况下，第三信号可具有低电平，并且第一信号和第二信号中的每个可具有高电平。
第三缺陷检测器DDP3可以与第一缺陷检测器DDP1和第二缺陷检测器DDP2的方式相同的方式检测驱动芯片IC是否有缺陷。因此，将省略其描述。
最后，控制信号CS可施加到定位在与驱动芯片IC的确定为正常的部分对应的行中的第一输出凸块OBP1，并且可通过第一控制信号线CSL1(或者图4的第二控制信号线CSL2)将控制信号CS提供到扫描驱动器(或者发光驱动器)。
然而，本申请不限于此，并且第一输出凸块OBP1浮置的顺序和控制信号CS施加到第一输出凸块OBP1的顺序可改变。例如，如图9中所示，可将控制信号CS施加到第一行1R、第二行2R和第三行3R中的每个(S10')。这里，如果驱动芯片IC的与第一行1R对应的部分确定为有缺陷，则如图10中所示，可使定位在第一行1R中的第一输出凸块OBP1处于浮置状态并且可将控制信号CS施加到定位在第二行2R和第三行3R中的第一输出凸块OBP1(S20')。这里，如果驱动芯片IC的与第二行2R对应的部分确定为有缺陷，则如图11中所示，可使定位在第一行1R和第二行2R中的每个中的第一输出凸块OBP1处于浮置状态并且可将控制信号CS施加到定位在第三行3R中的第一输出凸块OBP1(S30')。
在下文中，将描述显示装置DD处于非驱动状态的情况作为实例。当显示装置DD处于非驱动状态时，控制信号发生器CSG不生成控制信号CS，并且电压发生器VG可基于第一信号S1生成电压。除了通过测量电压的电平来检测驱动芯片IC中的缺陷以外，当显示装置DD处于非驱动状态时检测驱动芯片IC中的缺陷的方法可与当显示装置DD处于驱动状态时检测驱动芯片IC中的缺陷的方法基本上相同。因此，将省略冗余描述。
施加到定位在第一行1R中的第一输出凸块OBP1的电压可施加到检测凸块DTB。然后，第一缺陷检测器DDP1的电压测量器VM可基于第一信号S1测量施加到检测凸块DTB的电压的电平。例如，当电压测量器VM确定施加到检测凸块DTB的电压比施加到第一输出凸块OBP1的电压低了预设值时，驱动芯片IC的与第一行1R对应的部分可确定为有缺陷。在第二缺陷检测器DDP2和第三缺陷检测器DDP3中的每个中检测驱动芯片IC中的缺陷的方法可与在第一缺陷检测器DDP1中检测驱动芯片IC中的缺陷的方法相同。
图12、图13、图14、图15、图16、图17和图18是图1的区域A的其它实例的放大平面视图。在下文中，将省略或简化与参照图4描述的描述重复的描述。
图12、图13、图14、图15、图16、图17和图18没有示出分别连接到各个线(例如，第一控制信号线CSL1、第二控制信号线CSL2、第一连接线CL1、第二连接线CL2和连接线CL)的开关晶体管，但开关晶体管可分别连接到这些线。因此，省略其描述。
参照图12，第一输出凸块OBP1、虚设凸块DB和检测凸块DTB可布置在输出凸块区域OBA中。
在实施方式中，布置在图12中所示的输出凸块区域OBA中的虚设凸块DB的数量可大于布置在图4中所示的输出凸块区域OBA中的虚设凸块DB的数量。也就是说，可增加了定位在第一输出凸块OBP1之间的虚设凸块DB的数量。换句话说，输出凸块区域OBA中的虚设凸块DB的数量可大于第一输出凸块OBP1的数量，并且可大于检测凸块DTB的数量。
参照图13，第一输出凸块OBP1、虚设凸块DB和检测凸块DTB可布置在输出凸块区域OBA中。在实施方式中，在输出凸块区域OBA中，检测凸块DTB可布置在第一行1R和第二行2R中的每个的第5n-4列和第5n-1列中。在输出凸块区域OBA中，虚设凸块DB可布置在第一行1R和第二行2R中的每个的第5n列中，并且可布置在第三行3R中。在输出凸块区域OBA中，第一输出凸块OBP1可布置在第一行1R和第二行2R的第5n-3列和第5n-2列中(其中，n为大于0的自然数)。
检测凸块DTB中的每个可电连接到第一输出凸块OBP1中的对应的一个。此外，定位在第一行1R中的第一输出凸块OBP1可连接到第一控制信号线CSL1(或第二控制信号线CSL2)，并且定位在第二行2R中的第一输出凸块OBP1可通过第一连接线CL1和第二连接线CL2连接到第一控制信号线CSL1。也就是说，第一输出凸块OBP1可通过第一连接线CL1、第二连接线CL2和第一控制信号线CSL1(或第二控制信号线CSL2)并行连接。
参照图14，第一输出凸块OBP1、虚设凸块DB和检测凸块DTB可布置在输出凸块区域OBA中。在实施方式中，在输出凸块区域OBA中，检测凸块DTB可布置在第一行1R的第5n-4列和第5n-1列中并且在第三行3R的第5n-3列和第5n-2列中。在输出凸块区域OBA中，虚设凸块DB可布置在第一行1R的第5n列中并且在第二行2R和第三行3R中的每个的第5n-4列、第5n-1列和第5n列中。在输出凸块区域OBA中，第一输出凸块OBP1可布置在第一行1R和第二行2R中的每个的第5n-3列和第5n-2列中(其中，n为大于0的自然数)。
检测凸块DTB中的每个可电连接到第一输出凸块OBP1中的对应的一个。此外，定位在第一行1R中的第一输出凸块OBP1可连接到第一控制信号线CSL1(或第二控制信号线CSL2)，并且定位在第二行2R中的第一输出凸块OBP1可通过第一连接线CL1和第二连接线CL2连接到第一控制信号线CSL1。也就是说，第一输出凸块OBP1可通过第一连接线CL1、第二连接线CL2和第一控制信号线CSL1(或第二控制信号线CSL2)并行连接。
参照图15、图16、图17和图18，输出焊盘OPD可仅布置在第一行1R和第二行2R中。此外，输出凸块组OBG中的每个的第一输出凸块OBP1、第二输出凸块OBP2、虚设凸块DB和检测凸块DTB可仅布置在第一行1R和第二行2R中。也就是说，第一输出凸块OBP1、第二输出凸块OBP2、虚设凸块DB和检测凸块DTB可仅布置在两行中。
返回参照图15，第一输出凸块OBP1、虚设凸块DB和检测凸块DTB可布置在输出凸块区域OBA中。在实施方式中，在输出凸块区域OBA中，检测凸块DTB可布置在第一行1R和第二行2R中的每个的第5n-4列和第5n-1列中。在输出凸块区域OBA中，虚设凸块DB可排列在第一行1R和第二行2R中的每个的第5n列中。在输出凸块区域OBA中，第一输出凸块OBP1可布置在第一行1R和第二行2R中的每个的第5n-3列和第5n-2列中(其中，n为大于0的自然数)。
检测凸块DTB中的每个可电连接到第一输出凸块OBP1中的对应的一个。此外，定位在第一行1R中的第一输出凸块OBP1可连接到第一控制信号线CSL1(或第二控制信号线CSL2)，并且定位在第二行2R中的第一输出凸块OBP1可通过第一连接线CL1和第二连接线CL2连接到第一控制信号线CSL1。也就是说，第一输出凸块OBP1可通过第一连接线CL1、第二连接线CL2和第一控制信号线CSL1(或第二控制信号线CSL2)并行连接。
返回参照图16，第一输出凸块OBP1、虚设凸块DB和检测凸块DTB可布置在输出凸块区域OBA中。在实施方式中，在输出凸块区域OBA中，检测凸块DTB可布置在第一行1R的第5n-4列和第5n-1列中。在输出凸块区域OBA中，虚设凸块DB可布置在第一行1R的第5n列中，并且可布置在第二行2R中。在输出凸块区域OBA中，第一输出凸块OBP1可布置在第一行1R的第5n-3列和第5n-2列中(其中，n为大于0的自然数)。
检测凸块DTB中的每个可电连接到第一输出凸块OBP1中的对应的一个。此外，第一控制信号线CSL1(或第二控制信号线CSL2)可电连接到第一输出凸块OBP1中的对应的一个，并且相邻的第一控制信号线CSL1可通过桥接线BL连接。也就是说，第一输出凸块OBP1可通过第一控制信号线CSL1(或第二控制信号线CSL2)和桥接线BL并行连接。
返回参照图17，第一输出凸块OBP1、虚设凸块DB和检测凸块DTB可布置在输出凸块区域OBA中。在实施方式中，在输出凸块区域OBA中，检测凸块DTB可布置在第二行2R的第5n-3列和第5n-2列中。在输出凸块区域OBA中，虚设凸块DB可布置在第一行1R和第二行2R中的每个的第5n-4列、第5n-1列和第5n列中。在输出凸块区域OBA中，第一输出凸块OBP1可布置在第一行1R的第5n-3列和第5n-2列中(其中，n为大于0的自然数)。
检测凸块DTB中的每个可电连接到第一输出凸块OBP1中的对应的一个。此外，第一控制信号线CSL1(或第二控制信号线CSL2)可电连接到第一输出凸块OBP1中的对应的一个，并且相邻的第一控制信号线CSL1可通过桥接线BL连接。也就是说，第一输出凸块OBP1可通过第一控制信号线CSL1(或第二控制信号线CSL2)和桥接线BL并行连接。
返回参照图18，第一输出凸块OBP1、虚设凸块DB和检测凸块DTB可布置在输出凸块区域OBA中。在实施方式中，在输出凸块区域OBA中，检测凸块DTB可布置在第一行1R和第二行2R中的每个的第5n-2列中。在输出凸块区域OBA中，虚设凸块DB可布置在第一行1R和第二行2R中的每个的第5n-4列、第5n-1列和第5n列中。在输出凸块区域OBA中，第一输出凸块OBP1可布置在第一行1R和第二行2R中的每个的第5n-3列中(其中，n为大于0的自然数)。
检测凸块DTB中的每个可电连接到第一输出凸块OBP1中的对应的一个。此外，定位在第一行1R中的第一输出凸块OBP1可电连接到第一控制信号线CSL1(或第二控制信号线CSL2)，并且定位在第二行2R中的第一输出凸块OBP1可通过连接线CL电连接到第一控制信号线CSL1(或第二控制信号线CSL2)。也就是说，第一输出凸块OBP1可通过连接线CL和第一控制信号线CSL1(或第二控制信号线CSL2)并行连接。
本公开能够应用于各种显示装置。例如，本公开适用于各种显示装置，诸如用于车辆、船舶和飞机的显示装置、便携式通信装置、用于展览或信息传播的显示装置、医疗显示装置和类似物。
前述内容是对实施方式的说明并且将不被解释为对其的限制。本领域技术人员将容易领会的是，在实质上不背离本申请的新颖性教导和优点的情况下，在实施方式中诸多修改是可能的。因此，所有这样的修改旨在包括在如权利要求书中限定的本申请的范围内。因此，将理解的是，前述内容是对各种实施方式的说明，并且将不被解释为限于公开的具体实施方式，并且对公开的实施方式的修改以及其它实施方式旨在包括在随附的权利要求书的范围和精神内。

Claims (10)

1.一种显示装置，其特征在于，包括：
衬底，所述衬底包括非显示区域，所述非显示区域包括焊盘区域；
驱动芯片，所述驱动芯片包括：
基础部分，所述基础部分面对所述衬底，与所述焊盘区域重叠，并且包括输出凸块区域；
多个输出凸块，所述多个输出凸块附接到所述基础部分的下表面，与所述输出凸块区域重叠，并且通过多个晶体管彼此并行连接；以及
多个检测凸块，所述多个检测凸块附接到所述基础部分的所述下表面，并且与所述输出凸块区域重叠，所述多个检测凸块中的每个电连接到自所述多个输出凸块之中的一输出凸块；以及
控制信号线，所述控制信号线通过所述多个晶体管电连接到所述多个输出凸块。
2.根据权利要求1所述的显示装置，其特征在于，所述控制信号线电连接到定位在第一行中的所述输出凸块，
所述显示装置还包括：
第一连接线，所述第一连接线电连接到定位在第二行中的所述输出凸块；以及
第二连接线，所述第二连接线电连接到定位在第三行中的所述输出凸块，并且
所述多个晶体管包括：
第一晶体管，所述第一晶体管布置在所述非显示区域中并且连接到所述控制信号线；
第二晶体管，所述第二晶体管布置在所述非显示区域中并且连接到所述第一连接线；以及
第三晶体管，所述第三晶体管布置在所述非显示区域中并且连接到所述第二连接线。
3.根据权利要求1所述的显示装置，其特征在于，所述基础部分还包括多个虚设凸块区域和定位在所述多个虚设凸块区域之间的数据输出区域，
所述输出凸块区域定位在所述多个虚设凸块区域之间，并且
所述驱动芯片还包括多个虚设凸块，所述多个虚设凸块附接到所述基础部分的所述下表面并且与所述多个虚设凸块区域和所述输出凸块区域重叠。
4.根据权利要求3所述的显示装置，其特征在于，
在所述输出凸块区域中，多个所述虚设凸块布置在第n列中，所述多个检测凸块布置在与所述第n列相邻的第n+1列中，并且所述多个输出凸块布置在与所述第n+1列相邻的第n+2列中，其中所述n为大于0的自然数，
在所述输出凸块区域中，多个所述检测凸块布置在第一行和与所述第一行相邻的第二行中的每个的第5n-4列和第5n-1列中，多个所述虚设凸块布置在所述第一行和所述第二行中的每个的第5n列以及与所述第二行相邻的第三行中，并且多个所述输出凸块布置在所述第一行和所述第二行中的每个的第5n-3列和第5n-2列中，其中所述n为大于0的自然数，
在所述输出凸块区域中，所述多个检测凸块布置在第一行的第5n-4列和第5n-1列以及第三行的第5n-3列和第5n-2列中，多个所述虚设凸块布置在所述第一行的第5n列、与所述第一行相邻的第二行和所述第三行中的每个的所述第5n-4列、所述第5n-1列和所述第5n列中，并且多个所述输出凸块布置在所述第一行和所述第二行中的每个的所述第5n-3列和所述第5n-2列中，其中所述n为大于0的自然数，
在所述输出凸块区域中，多个所述检测凸块布置在第一行和与所述第一行相邻的第二行中的每个的第5n-4列和第5n-1列中，所述虚设凸块布置在所述第一行和所述第二行中的每个的第5n列中，并且多个所述输出凸块布置在所述第一行和所述第二行中的每个的第5n-3列和第5n-2列中，其中所述n为大于0的自然数，
在所述输出凸块区域中，所述多个检测凸块布置在第一行的第5n-4列和第5n-1列中，多个所述虚设凸块布置在所述第一行的第5n列和与所述第一行相邻的第二行中，并且所述多个输出凸块布置在所述第一行的第5n-3列和第5n-2列中，其中所述n为大于0的自然数，
在所述输出凸块区域中，所述多个检测凸块布置在第二行的第5n-3列和第5n-2列中，多个所述虚设凸块布置在与所述第二行相邻的第一行和所述第二行中的每个的第5n-4列、第5n-1列和第5n列中，并且所述多个输出凸块布置在所述第一行的所述第5n-3列和所述第5n-2列中，其中所述n为大于0的自然数，或者
在所述输出凸块区域中，所述检测凸块布置在第一行和与所述第一行相邻的第二行中的每个的第5n-2列中，多个所述虚设凸块布置在所述第一行和所述第二行中的每个的第5n-4列、第5n-1列和第5n列中，并且所述输出凸块布置在所述第一行和所述第二行中的每个的第5n-3列中，其中所述n为大于0的自然数。
5.根据权利要求3所述的显示装置，其特征在于，在所述输出凸块区域中，多个所述虚设凸块的数量大于所述多个检测凸块的数量并且大于所述多个输出凸块的数量。
6.根据权利要求3所述的显示装置，其特征在于，
高电压施加到所述多个虚设凸块中的每个，
所述多个虚设凸块中的每个处于浮置状态，或者
接地电压施加到所述多个虚设凸块中的每个。
7.根据权利要求1所述的显示装置，其特征在于，
控制信号施加到所述多个输出凸块之中的若干输出凸块，并且所述多个输出凸块之中的其它输出凸块处于浮置状态，或者
电压施加到所述多个输出凸块之中的若干输出凸块，并且所述多个输出凸块之中的其它输出凸块处于浮置状态。
8.根据权利要求3所述的显示装置，其特征在于，所述显示装置还包括焊盘部分，所述焊盘部分在所述衬底上布置在所述焊盘区域中并且包括多个输出焊盘，并且
所述多个输出凸块、所述多个检测凸块和所述多个虚设凸块中的每个布置为与所述多个输出焊盘中的一输出焊盘对应。
9.根据权利要求1至8中任何一项所述的显示装置，其特征在于，所述衬底还包括显示区域，
所述非显示区域定位在所述显示区域周围，
所述焊盘区域与所述显示区域的一侧相邻，并且
所述显示装置还包括发光元件，所述发光元件在所述衬底上布置在所述显示区域中。
10.一种显示装置，其特征在于，包括：
衬底，所述衬底包括焊盘区域；
驱动芯片，所述驱动芯片包括：
基础部分，所述基础部分面对所述衬底并且与所述焊盘区域重叠；
多个输出凸块，所述多个输出凸块附接到所述基础部分的下表面，通过多个晶体管彼此并行连接，并且控制信号或电压施加到所述多个输出凸块中的若干输出凸块；以及
多个检测凸块，所述多个检测凸块附接到所述基础部分的所述下表面，所述多个检测凸块中的每个电连接到自所述多个输出凸块之中的一输出凸块，并且所述多个检测凸块中的至少一个检测凸块测量所述控制信号的波形或所述电压的电平；以及
控制信号线，所述控制信号线通过所述多个晶体管电连接到所述多个输出凸块。
CN202322111821.XU 2022-08-26 2023-08-07 显示装置 Active CN220755381U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0107365 2022-08-26
KR1020220107365A KR20240029650A (ko) 2022-08-26 2022-08-26 표시 장치

Publications (1)

Publication Number Publication Date
CN220755381U true CN220755381U (zh) 2024-04-09

Family

ID=89998027

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202322111821.XU Active CN220755381U (zh) 2022-08-26 2023-08-07 显示装置
CN202310987901.3A Pending CN117641970A (zh) 2022-08-26 2023-08-07 显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310987901.3A Pending CN117641970A (zh) 2022-08-26 2023-08-07 显示装置

Country Status (4)

Country Link
US (1) US20240072224A1 (zh)
KR (1) KR20240029650A (zh)
CN (2) CN220755381U (zh)
WO (1) WO2024043572A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101076446B1 (ko) * 2007-04-13 2011-10-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그를 구비하는 평판 표시장치
KR102493578B1 (ko) * 2015-12-24 2023-01-30 엘지디스플레이 주식회사 표시장치
KR102351977B1 (ko) * 2017-07-18 2022-01-17 삼성디스플레이 주식회사 표시 장치
KR20210103040A (ko) * 2020-02-12 2021-08-23 삼성디스플레이 주식회사 표시 장치
KR20210150649A (ko) * 2020-06-03 2021-12-13 삼성디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
CN117641970A (zh) 2024-03-01
WO2024043572A1 (ko) 2024-02-29
KR20240029650A (ko) 2024-03-06
US20240072224A1 (en) 2024-02-29

Similar Documents

Publication Publication Date Title
KR102514449B1 (ko) 표시 장치
CN107785392B (zh) 显示装置
KR102256917B1 (ko) 터치 디스플레이 장치
KR20210085033A (ko) 폴더블 표시 장치
EP3883001B1 (en) Display device
US11557644B2 (en) Transparent display panel and transparent display device including the same
KR20120066542A (ko) 터치방식 영상 표시장치 및 그 제조 방법
KR102605378B1 (ko) 터치 센서를 구비하는 표시장치
CN220755381U (zh) 显示装置
KR102654715B1 (ko) 터치스크린 및 그를 구비하는 표시장치
US20240038953A1 (en) Display device
KR102463349B1 (ko) 표시장치
KR20140147494A (ko) 가요성 표시장치
CN220359680U (zh) 显示装置
KR100766895B1 (ko) 표시 장치
WO2023063164A1 (ja) 表示装置
US20230157054A1 (en) Display device
EP4336989A1 (en) Display device including elastic protrusions on pad area of substrate
US20240160323A1 (en) Touch Display Device
US20240206261A1 (en) Organic light emitting display device
KR20240076029A (ko) 표시 장치
KR20230095438A (ko) 표시 패널
KR20240050990A (ko) 표시 장치
KR20240055236A (ko) 표시 장치
KR20240047022A (ko) 표시장치

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant