KR102351977B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102351977B1
KR102351977B1 KR1020170091080A KR20170091080A KR102351977B1 KR 102351977 B1 KR102351977 B1 KR 102351977B1 KR 1020170091080 A KR1020170091080 A KR 1020170091080A KR 20170091080 A KR20170091080 A KR 20170091080A KR 102351977 B1 KR102351977 B1 KR 102351977B1
Authority
KR
South Korea
Prior art keywords
line
driving voltage
inspection
disposed
substrate
Prior art date
Application number
KR1020170091080A
Other languages
English (en)
Other versions
KR20190009457A (ko
Inventor
이원세
신애
곽원규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170091080A priority Critical patent/KR102351977B1/ko
Priority to US15/838,631 priority patent/US10706753B2/en
Priority to EP18151552.9A priority patent/EP3432062B1/en
Priority to CN201810203786.5A priority patent/CN109273484B/zh
Publication of KR20190009457A publication Critical patent/KR20190009457A/ko
Application granted granted Critical
Publication of KR102351977B1 publication Critical patent/KR102351977B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133302—Rigid substrates, e.g. inorganic substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Lenses (AREA)

Abstract

본 발명의 일 실시예에 따른 표시 장치는 복수의 화소부가 배치되는 표시 영역 및 표시 영역과 인접하는 비표시 영역을 포함하는 제1 기판; 비표시 영역 상에 배치되며, 검사 패드 및 구동 전압 패드를 포함하는 출력 패드부; 비표시 영역 상에 배치되며, 검사 범프를 포함하는 구동 집적회로; 복수의 화소부 및 구동 전압 패드와 전기적으로 연결되는 구동 전압 라인; 및 검사 패드 및 검사 범프와 전기적으로 연결되는 제1 연결 라인과, 제1 연결 라인으로부터 연장되며 적어도 일부가 구동 전압 라인과 중첩되는 제2 연결 라인을 갖는 검사 라인을 포함한다.

Description

표시 장치 {DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Display, OLED) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치 중 액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
한편, 표시 장치 중 유기 발광 표시 장치는 전자와 정공의 재결합에 의해 빛을 발생하는 유기 발광 소자(Organic Light Emitting Diode: OLED)를 이용하여 영상을 표시한다. 이러한 유기 발광 표시 장치는 빠른 응답속도를 가지면서, 휘도 및 시야각이 크고 동시에 낮은 소비 전력으로 구동되는 장점이 있다.
본 발명이 해결하고자 하는 과제는, 정전기 등에 강건한 검사 라인을 갖는 표시 장치를 제공한다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 장치는, 복수의 화소부가 배치되는 표시 영역 및 상기 표시 영역과 인접하는 비표시 영역을 포함하는 제1 기판; 상기 비표시 영역 상에 배치되며, 검사 패드 및 구동 전압 패드를 포함하는 출력 패드부; 상기 비표시 영역 상에 배치되며, 검사 범프를 포함하는 구동 집적회로; 상기 복수의 화소부 및 상기 구동 전압 패드와 전기적으로 연결되는 구동 전압 라인; 및 상기 검사 패드 및 상기 검사 범프와 전기적으로 연결되는 제1 연결 라인과, 상기 제1 연결 라인으로부터 연장되며 적어도 일부가 상기 구동 전압 라인과 중첩되는 제2 연결 라인을 갖는 검사 라인을 포함한다.
상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 표시 장치는, 표시부를 갖는 표시 영역 및 상기 표시 영역과 인접하는 비표시 영역을 포함하는 제1 기판; 상기 비표시 영역 상에 배치되며, 검사 패드를 포함하는 출력 패드부; 상기 비표시 영역 상에서, 상기 출력 패드부 및 상기 표시부 사이에 배치되는 구동 집적회로; 및 상기 비표시 영역 상에 배치되며, 상기 구동 집적회로와 전기적으로 연결되는 검사 라인을 포함하고, 상기 검사 라인은 상기 구동 집적회로 및 상기 검사 패드를 전기적으로 연결시키는 제1 연결 라인과, 상기 제1 연결 라인으로부터 상기 구동 집적회로와 상기 표시부 사이의 영역까지 연장되는 제2 연결 라인을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면, 정전기 등에 강건한 검사 라인을 갖는 표시 장치를 구현할 수 있다.
또한, 정전기 등이 유입되더라도 표시 품질에 영향을 미치지 않는 표시 장치를 구현할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 2는 도 1에 도시한 화소부의 일 실시예를 도시한 등가 회로도이다.
도 3은 도 1에 도시한 A 영역을 확대한 확대도이다.
도 4는 도 1에 도시한 I1-I1'선을 따라 자른 단면도이다.
도 5는 도 3에 도시한 I2-I2'선, I3-I3'선 및 I4-I4'선을 따라 자른 단면도이다.
도 6a 내지 도 6c는 도 1에 도시한 제1 검사 라인의 제2 연결 라인의 실시예를 나타낸 평면도이다.
도 7 내지 도 9는 본 발명의 다른 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 11은 본 발명의 다른 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 12는 본 발명의 다른 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 13은 도 12에 도시한 표시 장치를 밴딩 영역을 따라 구부린 측면도이다.
도 14는 도 12에 도시한 II1-II1'선을 따라 자른 단면도이다.
도 15는 도 12에 도시한 B 영역을 확대한 도면이다.
도 16은 도 15에 도시한 Ⅱ2-Ⅱ2'선 및 Ⅱ3-Ⅱ3'선을 따라 자른 단면도이다.
도 17 내지 도 20은 본 발명의 다른 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 21은 본 발명의 또 다른 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 22은 도 17에 도시한 화소부의 일 실시예를 도시한 등가 회로도이다.
도 23는 도 17에 도시한 Ⅲ1-Ⅲ1'선을 따라 자른 단면도이다.
도 24은 도 17에 도시한 Ⅲ2-Ⅲ2'선을 따라 자른 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "위(on)", "상(on)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래"로 기술된 소자는 다른 소자의 "위"에 놓여질 수 있다. 또한 도면을 기준으로 다른 소자의 "좌측"에 위치하는 것으로 기술된 소자는 시점에 따라 다른 소자의 "우측"에 위치할 수도 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있으며, 이 경우 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는다.
명세서 전체를 통하여 동일하거나 유사한 부분에 대해서는 동일한 도면 부호를 사용한다.
이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다. 도 2는 도 1에 도시한 화소부의 일 실시예를 도시한 등가 회로도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(10)는 제1 기판(110), 표시부(120), 구동 집적회로(driver IC, 130) 및 출력 패드부(140)를 포함할 수 있다.
제1 기판(110)은 절연 기판일 수 있다. 제1 기판(110)은 일 실시예로 유리, 석영, 고분자 수지 등의 물질을 포함할 수 있다. 여기서, 고분자 물질은 폴리에테르술폰(polyethersulphone: PES), 폴리아크릴레이트(polyacrylate: PA), 폴리아릴레이트(polyarylate: PAR), 폴리에테르이미드(polyetherimide: PEI), 폴리에틸렌나프탈레이트(polyethylenenapthalate: PEN), 폴리에틸렌 테레프탈레이드(polyethyleneterepthalate: PET), 폴리페닐렌설파이드 (polyphenylenesulfide: PPS), 폴리알릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(polycarbonate: PC), 셀룰로오스 트리아세테이트(cellulosetriacetate: CAT), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 또는 이들의 조합일 수 있다.
제1 기판(110)의 재료는 표시 장치(10)의 발광 방향에 따라 달라질 수도 있다. 일 실시예로, 제1 기판(110) 방향으로 화상이 표시되는 경우, 제1 기판(110)은 투명한 물질로 형성된다. 이에 반해, 제1 기판(110)의 반대 방향으로 화상이 표시되는 경우, 제1 기판(110)은 반드시 투명한 물질로 형성될 필요는 없다. 일 실시예로, 제1 기판(110)은 철, 크롬, 망간, 니켈, 티타늄, 몰리브덴, 인바 합금 및 스테인레스 스틸(SUS)로 이루어진 군으로부터 선택되는 하나 이상의 물질을 포함할 수 있다.
제1 기판(110)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)은 화상을 표시하는 영역으로 정의된다. 표시부(120)는 상기 표시 영역(DA) 상에 배치된다. 표시부(120) 상에는 화상을 구현하기 위한 복수의 화소부(PX)가 배치된다. 이하, 도 2를 참조하여 복수의 화소부(PX)의 일 실시예를 먼저 설명하기로 한다.
화소부(PX)는 제1 스위칭 소자(TR1), 제2 스위칭 소자(TR2), 스토리지 커패시터(Cst) 및 유기 발광 소자(OLED)를 포함할 수 있다. 즉, 본 발명의 일 실시예에 따른 표시 장치(10)는 유기 발광 표시 장치일 수 있다.
제1 스위칭 소자(TR1)는 제1 방향(d1)으로 연장되는 스캔 라인(SL)과 전기적으로 연결되는 제어 전극, 제2 방향(d2)으로 연장되는 데이터 라인(DL)과 전기적으로 연결되는 일 전극 및 제1 노드(N1)와 전기적으로 연결되는 타 전극을 포함할 수 있다. 이에 따라, 제1 스위칭 소자(TR1)는 스캔 라인(SL)으로부터 제공받은 스캔 신호(S)를 기초로 스위칭 동작을 수행하여, 데이터 라인(DL)으로부터 제공받은 데이터 신호(D)를 제1 노드(N1)에 제공할 수 있다. 즉, 제1 스위칭 소자(TR1)는 스위치 트랜지스터일 수 있다. 여기서, 제1 방향(d1)은 제2 방향(d2)과 일 실시예로 교차될 수 있다. 도 2를 기준으로, 제1 방향(d1)은 행 방향으로, 제2 방향(d2)은 열 방향으로 예시한다.
제2 스위칭 소자(TR2)는 제1 노드(N1)와 전기적으로 연결되는 제어 전극, 제1 구동 전압(ELVDD)을 제공하는 제1 구동 전압 라인(ELVDDL, 도 1 참조)과 전기적으로 연결되는 일 전극 및 제2 구동 전압(ELVSS)을 제공하는 제2 구동 전압 라인(ELVSSL, 도 1 참조)과 전기적으로 연결되는 타 전극을 포함할 수 있다. 여기서, 제1 구동 전압(ELVDD) 및 제2 구동 전압(ELVSS)은 직류 전압이며, 제2 구동 전압(ELVSS)은 제1 구동 전압(ELVDD)보다 전압 레벨이 낮다.
이에 따라, 제2 스위칭 소자(TR2)는 제1 스위칭 소자(TR1)로부터 공급되는 데이터 신호(D)를 기초로 스위칭 동작을 수행하여, 유기 발광 소자(OLED)로 흐르는 구동 전류의 전류량을 제어할 수 있다. 즉, 제2 스위칭 소자(TR2)는 구동 트랜지스터일 수 있다.
스토리지 커패시터(Cst)는 제1 노드(N1)와 전기적으로 연결되는 일 전극 및 제1 구동 전압(ELVDD)을 제공하는 제1 구동 전압 라인(ELVDDL)과 전기적으로 연결되는 타 전극을 포함할 수 있다. 스토리지 커패시터(Cst)는 제1 노드(N1)에 제공되는 전압과 제1 구동 전압(ELVDD) 간의 전압 차를 충전할 수 있다.
다만, 화소부(PX)에 포함되는 구성 및 각 구성 간의 연결 관계는 도 2에 도시된 것으로 제한되는 것은 아니다. 즉, 화소부(PX)는 다른 실시예로, 제2 스위칭 소자(TR2)의 문턱 전압 또는 유기 발광 소자(OLED)의 열화 등을 보상하기 위한 복수의 스위칭 소자를 더 포함할 수 있다.
다시 도 1을 참조하면, 비표시 영역(NDA)은 표시 영역(DA)의 외측에 배치되며, 화상을 표시하지 않는 영역으로 정의된다. 비표시 영역(NDA)은 일 실시예로, 표시 영역(DA)을 둘러싸도록 배치될 수 있다. 도 1에서는 비표시 영역(NDA)이 표시 영역(DA)을 둘러싸는 것으로 도시하였으나, 이에 제한되는 것은 아니다. 비표시 영역(NDA)은 다른 실시예로, 표시 영역(DA)의 일 측 또는 타 측에만 인접하게 배치되거나, 또는 표시 영역(DA)을 기준으로 표시 영역(DA)의 일 측 및 양 측에 각각 인접하게 배치될 수도 있다.
구동 집적회로(130)는 비표시 영역(NDA) 상에 배치될 수 있다. 보다 상세하게는, 구동 집적회로(130)는 표시 영역(DA)과 출력 패드부(140) 사이에 배치될 수 있다. 구동 집적회로(130)는 제1 기판(110) 상에 직접 실장될 수 있다. 한편, 도 1에서는 구동 집적회로(130)를 하나로 도시하였으나, 이에 제한되는 것은 아니며 복수의 구동 집적회로가 비표시 영역(NDA) 상에 배치될 수도 있다.
구동 집적회로(130)는 출력 패드부(140)로부터 제공받은 구동 신호를 기초로, 복수의 스캔 신호(S, 도 2 참조) 및/또는 복수의 데이터 신호(D, 도 2 참조)를 생성하여 복수의 화소부(PX)로 제공할 수 있다. 이를 위해, 제1 기판(110) 상에는 출력 패드부(140)와 구동 집적회로(130)를 전기적으로 연결시키는 복수의 입력 라인(150)이 배치될 수 있다. 또한, 제1 기판(110) 상에는 구동 집적회로(130)와 표시부(120)를 전기적으로 연결시키는 복수의 출력 라인(160)이 배치될 수 있다.
구동 집적회로(130)와 복수의 입력 라인(150)간의 전기적인 연결방법 및 구동 집적회로(130)와 복수의 출력 라인(160)간의 전기적인 연결 방법은 특별히 제한되지 않는다. 구동 집적회로(130)는 일 실시예로, 이방성 도전 필름(anisotropic conductive film, ACF)을 이용하여, 복수의 입력 라인(150) 및 복수의 출력 라인(160) 각각과 전기적으로 연결될 수 있다. 여기서, 이방성 도전 필름은 일 실시예로 접착 수지 및 접착 수지 내에 분산된 복수의 도전 입자를 포함할 수 있다.
구동 집적회로(130)는 복수의 범프부를 포함할 수 있다. 보다 상세하게는, 입력 범프부(131) 및 출력 범프부(132)를 포함할 수 있다.
입력 범프부(131)는 제1 방향(d1)을 따라 소정의 거리 이격된 복수의 입력 범프를 포함한다. 입력 범프부(131)는 출력 패드부(140)와 복수의 입력 라인(150)을 통해 전기적으로 연결될 수 있다. 즉, 입력 범프부(131)는 복수의 입력 라인(150)을 통해 출력 패드부(140)로부터 구동 신호를 제공받을 수 있다.
출력 범프부(132)는 제1 방향(d1)을 따라 소정의 거리 이격된 복수의 출력 범프를 포함한다. 출력 범프부(132)는 입력 범프부(131)와 제2 방향(d2)을 따라 소정의 거리 이격될 수 있다. 출력 범프부(132)는 표시부(120)와 복수의 출력 라인(160)을 통해 전기적으로 연결될 수 있다. 즉, 출력 범프부(132)는 복수의 출력 라인(160)을 통해, 표시부(120)에 복수의 스캔 신호(S) 및/또는 복수의 데이터 신호(D)를 제공할 수 있다.
구동 집적회로(130)는 검사 범프부(133)를 더 포함할 수 있다. 검사 범프부(133)는 출력 범프부(132)의 일 측에 배치되는 제1 검사 범프(133a) 및 출력 범프부(132)의 타 측에 배치되는 제2 검사 범프(133b)를 포함할 수 있다. 제1 검사 범프(133a)는 제1 검사 라인(170a)과 전기적으로 연결될 수 있다. 제2 검사 범프(133b)는 제2 검사 라인(170b)과 전기적으로 연결될 수 있다. 검사 범프부(133), 제1 검사 라인(170a) 및 제2 검사 라인(170b)에 대해서는 도 3을 참조하여 후술하기로 한다.
출력 패드부(140)는 일 실시예로 제1 기판(110)의 가장자리를 따라 제1 방향(d1)으로 연장되도록 배치될 수 있다. 출력 패드부(140)는 인쇄 회로 기판(PCB: Printed Circuit Board, 도면 미도시)과 전기적으로 연결된다. 인쇄 회로 기판은 일 실시예로 연성 인쇄 회로(FPC: Flexible Printed Circuit)일 수 있다. 인쇄 회로 기판이 연성 인쇄 회로인 경우, 연성 인쇄 회로를 제1 기판(110)의 뒷면을 향해 접음으로써, 표시부(120) 외측의 데드 스페이스(dead space)의 면적을 최소화할 수 있다.
출력 패드부(140)는 제1 패드부(141), 제2 패드부(142a, 142b), 제3 패드부(143a, 143b), 제4 패드부(144a, 144b) 및 제5 패드부(145a, 145b)를 포함할 수 있다.
제1 패드부(141)는 전술한 인쇄 회로 기판으로부터 구동 집적회로(130)의 제어를 위한 구동 신호를 입력받는 복수의 제1 패드를 포함할 수 있다. 제1 패드부(141)는 복수의 입력 라인(150)과 전기적으로 연결될 수 있다. 즉, 제1 패드부(141)는 신호 인가용 패드부로 지칭될 수 있다.
제2 패드부(142a, 142b)는 제1 패드부(141)를 기준으로 일 측에 위치하는 제2 패드(142a) 및 타 측에 위치하는 제2 패드(142b)를 포함할 수 있다. 제2 패드부(142a, 142b)는 제1 구동 전압 라인(ELVDDL)과 전기적으로 연결될 수 있다. 즉, 제2 패드부(142a, 142b)는 외부로부터 제1 구동 전압(ELVDD)을 제공받아, 제1 구동 전압 라인(ELVDDL)에 제공할 수 있다.
제3 패드부(143a, 143b)는 제1 패드부(141)를 기준으로 일 측에 위치하는 제3 패드(143a) 및 타 측에 위치하는 제3 패드(143b)를 포함할 수 있다. 제3 패드부(143a, 143b)는 제2 구동 전압 라인(ELVSSL)과 전기적으로 연결될 수 있다. 즉, 제3 패드부(143a, 143b)는 외부로부터 제2 구동 전압(ELVSS)을 제공받아, 제2 구동 전압 라인(ELVSSL)에 제공할 수 있다.
즉, 제2 패드부(142a, 142b) 및 제3 패드부(143a, 143b)는 구동 전압 패드부로 지칭될 수 있다. 한편, 구동 전압 인가를 위한 패드의 개수 및 패드의 배치 형태 등은 도 1에 도시된 것으로 제한되는 것은 아니다.
제4 패드부(144a, 144b)는 제1 패드부(141)를 기준으로 일 측에 위치하는 제4 패드(144a) 및 타 측에 위치하는 제4 패드(144b)를 포함할 수 있다. 제4 패드부(144a, 144b)는 전술한 검사 범프부(133)와 전기적으로 연결될 수 있다. 보다 상세하게는, 제4 패드(144a)는 제1 검사 라인(170a)을 통해 제1 검사 범프(133a)와 전기적으로 연결될 수 있다. 제4 패드(144b)는 제2 검사 라인(170b)을 통해 제2 검사 범프(133b)와 전기적으로 연결될 수 있다. 제4 패드부(144a, 144b)는 제1 검사 라인(170a) 및 제2 검사 라인(170b)을 통해 검사 범프부(133)와 전기적으로 연결됨에 따라, 구동 집적회로(130)의 출력 이상 여부를 점검할 수 있다. 즉, 제4 패드부(144a, 144b)는 검사 패드부로 지칭될 수 있다.
제5 패드부(145a, 145b)는 제1 패드부(141)를 기준으로 일 측에 위치하는 제5 패드(145a) 및 타 측에 위치하는 제5 패드(145b)를 포함할 수 있다. 보다 상세하게는, 제1 기판(110) 상에는 구동 집적회로(130) 및 표시부(120)에 배치되는 구동 회로부와 전기적으로 연결되는 복수의 구동 신호 라인이 더 배치될 수 있다. 한편, 제5 패드부(145a, 145b)는 상기 복수의 구동 신호 라인과 전기적으로 연결될 수 있다. 이를 위해, 복수의 구동 신호 검사 라인이 제1 기판(110) 상에 더 배치될 수 있다. 즉, 제5 패드부(145a, 145b)를 통해, 구동 집적회로(130)에서 구동 회로부로 제공되는 구동 신호의 출력 이상 여부를 점검할 수 있다.
이하, 도 3을 참조하여, 제1 패드부(141)의 일 측에 위치하는 제4 패드(144a), 제1 검사 라인(170a) 및 제1 검사 범프(133a)를 기준으로, 구동 집적회로(130)의 출력 이상 여부 검사를 보다 상세히 설명하기로 한다.
도 3은 도 1에 도시한 A 영역을 확대한 확대도이다.
도 1 및 도 3을 참조하면, 제1 검사 라인(170a)은 제1 연결 라인(170a1) 및 제2 연결 라인(170a2)을 포함할 수 있다. 제1 검사 라인(170a)의 제1 연결 라인(170a1)은 제4 패드(144a)와 제1 검사 범프(133a)를 전기적으로 연결시키는 라인으로 정의된다. 제1 검사 라인(170a)의 제2 연결 라인(170a2)은 제1 연결 라인(170a1)으로부터 표시부(120) 방향으로 연장되되, 후술하는 제1 구동 전압 라인(ELVDDL) 및 제2 구동 전압 라인(ELVSSL) 중 적어도 하나와 적어도 일부가 중첩(overlap)되는 라인으로 정의된다.
본 명세서에서 ““제1 구성과 제2 구성이 중첩된다””라고 표현하면, 제1 구성과 제2 구성이 제1 기판(110) 상에서 서로 다른 층에 배치되되, 적어도 일부가 제1 기판(110)에 대해 수직 방향으로 중첩되는 것을 의미한다.
즉, 제1 검사 라인(170a)의 제2 연결 라인(170a2)은 제1 구동 전압 라인(ELVDDL) 및 제2 구동 전압 라인(ELVSSL) 중 적어도 하나와 적어도 일부가 중첩됨에 따라, 제1 구동 전압 라인(ELVDDL) 및 제2 구동 전압 라인(ELVSSL) 중 적어도 하나와 커패시터를 형성할 수 있다. 이에 대해서는 후술하기로 한다.
먼저, 제1 검사 라인(170a)의 제1 연결 라인(170a1)에 대해 설명하기로 한다.
제4 패드(144a)는 구동 집적회로(130)의 제1 검사 범프(133a)로부터 제1 검사 라인(170a)의 제1 연결 라인(170a1)을 통해 검사 신호를 제공받을 수 있다. 상기 제4 패드(144a)에 제공된 검사 신호를 기초로, 구동 집적회로(130)의 출력 이상 여부를 점검할 수 있다. 일 실시예로, 구동 집적회로(130)로부터 제1 검사 라인(170a)의 제1 연결 라인(170a1)을 통해 제공된 검사 신호의 파형과 사전에 설정된 신호의 파형을 비교함으로써, 구동 집적회로(130)의 출력 이상 여부를 점검할 수 있다.
구동 집적회로(130)의 출력 이상 여부를 검사하기 위해, 제1 검사 범프(133a)는 출력 범프부(132)와 인접하게 배치될 수 있다. 일 실시예로, 제1 검사 범프(133a)와 출력 범프부(132) 사이에는 별도의 다른 범프가 배치되지 않을 수 있다. 즉, 제1 검사 범프(133a)를 출력 범프부(132)와 인접하게 배치시킴으로써, 구동 집적회로(130)에서 표시부(120)로 제공되는 신호들의 출력 이상 여부를 보다 정확히 점검할 수 있다.
한편, 검사 범프부(133)에 포함되는 검사 범프의 개수, 각 검사 범프의 배치 형태, 제4 패드부(144a, 144b)에 포함되는 제4 패드의 개수 및 제4 패드의 배치 형태 등은 도 1 및 도 3에 도시된 것으로 제한되는 것은 아니다.
다음으로, 제1 검사 라인(170a)의 제2 연결 라인(170a2)에 대해 설명하기로 한다. 다만, 제2 연결 라인(170a2)을 설명하기 전, 제1 구동 전압 라인(ELVDDL) 및 제2 구동 전압 라인(ELVSSL)에 대해 먼저 설명하기로 한다.
전술한 바와 같이, 출력 패드부(140)는 인쇄 회로 기판으로부터 제공받은 구동 집적회로(130)의 제어를 위한 구동 신호를 입력 범프부(131)에 제공할 수 있다. 또한, 구동 집적회로(130)는 출력 범프부(132)를 통해, 표시부(120)의 화상 표시를 위한 신호를 표시부(120)에 제공할 수 있다.
한편, 출력 패드부(140)는 제1 구동 전원(ELVDD) 및 제2 구동 전압(ELVSS)을 구동 집적회로(130)를 경유하지 않고, 표시부(120)에 직접 제공할 수 있다. 이를 위해, 출력 패드부(140)와 표시부(120) 사이에는 제1 구동 전압 라인(ELVDDL) 및 제2 구동 전압 라인(ELVSSL)이 배치될 수 있다. 즉, 제1 구동 전압 라인(ELVDDL) 및 제2 구동 전압 라인(ELVSSL)은 바이패스(bypass) 라인일 수 있다.
제1 구동 전압 라인(ELVDDL)은 출력 패드부(140), 보다 상세하게는 제2 패드부(142a, 142b)로부터 제공받은 제1 구동 전압(ELVDD)을 표시부(120)에 제공할 수 있다. 제1 구동 전압 라인(ELVDDL)은 복수의 보조 라인(PL)을 포함할 수 있다. 복수의 보조 라인(PL)은 제1 구동 전압 라인(ELVDDL)과 전기적으로 연결된다. 복수의 보조 라인(PL)은 제1 구동 전압 라인(ELVDDL)으로부터 제공받은 제1 구동 전압(ELVDD)을 표시부(120)에 포함된 복수의 화소부(PX) 각각으로 제공한다. 이를 위해, 복수의 보조 라인(PL)은 복수의 화소부(PX) 각각과 전기적으로 연결될 수 있다.
제1 구동 전압 라인(ELVDDL)은 비표시 영역(NDA)을 적어도 부분적으로 둘러싸도록 제1 기판(110) 상에 배치될 수 있다. 일 실시예로, 제1 구동 전압 라인(ELVDDL)은 도 1에 도시된 것과 같이, 표시 영역(DA)을 부분적으로 둘러싸도록, 표시 영역(DA)의 일 측에 배치될 수 있다.
제2 구동 전압 라인(ELVSSL)은 출력 패드부(140), 보다 상세하게는 제3 패드부(143a, 143b)로부터 제공받은 제2 구동 전압(ELVSS)을 표시부(120)에 제공할 수 있다. 일 실시예로, 제2 구동 전압 라인(ELVSSL)은 후술하는 공통 전극(280, 도 4 참조)과 비표시 영역(NDA)에서 서로 전기적으로 연결됨으로써, 제2 구동 전압(ELVSS)을 공통 전극(280)에 제공할 수 있다.
제2 구동 전압 라인(ELVSSL)은 비표시 영역(NDA)을 적어도 부분적으로 둘러싸도록 제1 기판(110) 상에 배치될 수 있다. 일 실시예로, 제2 구동 전압 라인(ELVSSL)은 도 1에 도시된 것과 같이, 표시 영역(DA)을 완전히 둘러싸도록 배치될 수 있다.
제1 구동 전압 라인(ELVDDL) 및 제2 구동 전압 라인(ELVSSL)은 일 실시예로 서로 동일 층에 형성될 수 있다. 또한, 제1 구동 전압 라인(ELVDDL) 및 제2 구동 전압 라인(ELVSSL)은 서로 절연된다. 이에 따라, 제1 구동 전압 라인(ELVDDL) 및 제2 구동 전압 라인(ELVSSL)이 서로 단락(short)되지 않기 위해, 제2 구동 전압 라인(ELVSSL)은 일 실시예로 도 1을 기준으로 제1 구동 전압 라인(ELVDDL)의 외측에 배치될 수 있다.
제1 검사 라인(170a)의 제2 연결 라인(170a2)에 대해 설명하기로 한다.
전술한 바와 같이, 제1 검사 라인(170a)의 제1 연결 라인(170a1)은 구동 집적회로(130)의 출력 이상 여부를 검사하기 위해, 제4 패드(144a) 및 제1 검사 범프(133a)를 전기적으로 연결시킨다. 또한, 검사의 정확성을 향상시키기 위해, 제1 검사 범프(133a)는 일 실시예로 출력 범프부(132)에 이웃하도록 배치될 수 있다. 다만, 제1 검사 라인(170a)의 제1 연결 라인(170a1)에 예를 들어, 정전기 등이 유입됨에 따라 상대적으로 큰 전하가 가해지는 경우, 상기 정전기 등은 제1 검사 범프(133a)와 이웃하는 출력 범프부(132)에 유입될 수 있다. 이는 곧, 표시부(120)에 제공되는 복수의 스캔 신호(S) 및/또는 복수의 데이터 신호(D)에 영향을 미칠 수 있음을 의미하며, 결과적으로 표시부(120)의 표시 품질의 불량을 야기시킬 수 있다.
제1 검사 라인(170a)은 제1 연결 라인(170a1)으로부터 표시부(120) 방향으로 연장되는 제2 연결 라인(170a2)을 추가로 포함한다. 즉, 제1 검사 라인(170a)은 제2 연결 라인(170a2)을 추가로 포함함으로써, 전체 검사 라인의 길이를 연장시킬 수 있다. 저항(resistance) 값은 라인의 길이에 비례한다.
이에 따라, 제1 검사 라인(170a)은 제1 연결 라인(170a1)으로부터 연장되는 제2 연결 라인(170a2)을 포함함으로써, 전체 제1 검사 라인(170a)의 저항 값을 증가시킬 수 있다. 이를 통해, 정전기 또는 큰 전하에 강건한 구조를 구현함에 따라, 출력 범프부(132)에 유입될 수 있는 정전기 등을 최소화시킬 수 있다. 일 실시예로, 전체 제1 검사 라인(170a)의 저항 값은 약 1kΩ 이상일 수 있다.
또한, 제1 검사 라인(170a)의 제2 연결 라인(170a2)은 제1 구동 전압 라인(ELVDDL) 및 제2 구동 전압 라인(ELVSSL) 중 적어도 하나와 적어도 일부가 중첩될 수 있다. 만약, 제1 검사 라인(170a)의 제2 연결 라인(170a2)이 제1 구동 전압 라인(ELVDDL)과 중첩되는 경우라면, 제1 검사 라인(170a)은 제2 연결 라인(170a2) 및 제1 구동 전압 라인(ELVDDL) 사이에서 형성되는 커패시터를 추가로 포함할 수 있다. 또한, 제1 검사 라인(170a)의 제2 연결 라인(170a2)이 제2 구동 전압 라인(ELVSSL)과 중첩되는 경우라면, 제1 검사 라인(170a)은 제2 연결 라인(170a2) 및 제2 구동 전압 라인(ELVSSL) 사이에서 형성되는 커패시터를 추가로 포함할 수 있다. 나아가, 제1 검사 라인(170a)의 제2 연결 라인(170a2)이 제1 구동 전압 라인(ELVDDL) 및 제2 구동 전압 라인(ELVSSL) 모두와 중첩되는 경우라면, 제1 검사 라인(170a)은 제2 연결 라인(170a2) 및 제1 구동 전압 라인(ELVDDL) 사이에서 형성되는 커패시터 및 제2 연결 라인(170a2) 및 제2 구동 전압 라인(ELVSSL) 사이에서 형성되는 커패시터를 모두 포함할 수 있다. 이하, 도 1 내지 도 6에서는 제1 검사 라인(170a)의 제2 연결 라인(170a2)이 제1 구동 전압 라인(ELVDDL) 및 제2 구동 전압 라인(ELVSSL) 모두와 중첩되는 것으로 예를 들어 설명하기로 한다.
즉, 제1 검사 라인(170a)은 제2 연결 라인(170a2)을 포함함으로써, 전체 제1 검사 라인(170a)의 커패시터 용량을 증가시킬 수 있다. 이를 통해, 정전기 또는 큰 전하에 강건한 구조를 구현함으로써, 출력 범프부(132)에 유입될 수 있는 정전기 등을 최소화시킬 수 있다. 일 실시예로, 전체 제1 검사 라인(170a)의 커패시터 용량은 약 0.05pf 이상일 수 있다.
따라서, 본 발명의 일 실시예에 따른 표시 장치(10)는 제1 검사 라인(170a)이 제2 연결 라인(170a2)을 포함함으로써, 제1 검사 라인(170a)의 저항 값 및 커패시터 용량을 증가시켜 정전기에 강건한 구조를 구현할 수 있다. 또한, 정전기 방지를 위한 별도의 회로를 추가하지 않아도 되므로, 비표시 영역(NDA)의 공간을 효율적으로 활용할 수 있다.
나아가, 충분히 정전기 등에 강건한 구조로 설계되는 경우라면, 제1 검사 라인(170a)의 제2 연결 라인(170a2)의 배치 형태, 제1 구동 전압 라인(ELVDDL) 및 제2 구동 전압 라인(ELVSSL)과의 중첩 면적 및 중첩되는 위치 등은 도 1에 도시된 것으로 제한되는 것은 아니다. 여기서, 충분히 정전기 등에 강건한 구조는 전체 제1 검사 라인(170a)을 기준으로 저항 값이 약 1kΩ 이상이거나, 또는 커패시터 용량이 약 0.05pf 이상인 경우를 일 예로 들 수 있다.
이하, 제1 검사 라인(170a), 제1 구동 전압 라인(ELVDDL) 및 제2 구동 전압 라인(ELVSSL)의 적층 구조 및 제1 검사 라인(170a)의 폭 등에 대해서, 보다 상세히 설명하기로 한다. 다만, 설명의 편의를 위해, 표시 영역(DA)에 배치되는 구성들의 적층 구조를, 도 1에 도시한 화소부(PX)를 I1-I1'선을 따라 자른 단면을 기준으로 먼저 설명하기로 한다.
도 4는 도 1에 도시한 I1-I1'선을 따라 자른 단면도이다. 다만, 도 1 내지 도 3에서 설명한 내용과 중복되는 설명은 생략하기로 한다. 또한, 도 1에 도시한 화소부(PX)를 I1-I1'선을 따라 자른 단면의 경우, 도 2에서 설명한 제2 스위칭 소자(TR2) 및 이와 전기적으로 연결되는 유기 발광 소자(OLED)를 중심으로 설명하기로 한다.
도 4를 참조하면, 버퍼층(210)은 제1 기판(110) 상에 배치될 수 있다. 버퍼층(210)은 제1 기판(110) 상에 배치될 수 있다. 버퍼층(210)은 제1 기판(110)을 통한 외부로부터의 수분 및 산소의 침투를 방지할 수 있다. 또한, 버퍼층(210)은 제1 기판(110)의 표면을 평탄화할 수 있다. 버퍼층(210)은 일 실시예로 질화 규소(SiNx)막, 산화 규소(SiO2)막 및 산질화규소(SiOxNy)막 중 어느 하나를 포함할 수 있다. 버퍼층(210)은 제1 기판(110)의 종류 또는 공정 조건 등에 따라 생략될 수도 있다.
반도체 패턴(ACT)을 포함하는 반도체층은 버퍼층(210) 상에 배치될 수 있다. 반도체층에 대해 반도체 패턴(ACT)을 기준으로 설명하기로 한다. 반도체 패턴(ACT)은 일 실시예로, 다결정 실리콘, 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘 및 산화물 반도체 중에서 선택되는 하나 또는 두 개 이상을 혼합하여 형성될 수 있다. 반도체 패턴(ACT)은 일 실시예로 불순물이 도핑되지 않은 채널 영역(ACTa), 불순물이 도핑된 소스 영역(ACTb) 및 드레인 영역(ACTc)을 포함할 수 있다. 소스 영역(ACTb)은 채널 영역(ACTa)의 일 측에 위치하며, 후술하는 소스 전극(SE)과 전기적으로 연결된다. 드레인 영역(ACTc)은 채널 영역(ACTa)의 타 측에 위치하며, 후술하는 드레인 전극(DE)과 전기적으로 연결된다.
제1 절연층(220)은 반도체 패턴(ACT)을 포함하는 반도체층 상에 배치될 수 있다. 제1 절연층(220)은 일 실시예로 게이트 절연층일 수 있다. 제1 절연층(220)은 일 실시예로 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 등의 무기 절연물질, BCB(BenzoCycloButene), 아크릴계 물질, 및 폴리이미드와 같은 유기 절연 물질로 이루어진 군에서 선택된 어느 하나 또는 하나 이상의 물질을 혼합하여 형성할 수 있다.
게이트 전극(GE)을 포함하는 게이트 도전체는 제1 절연층(220) 상에 배치될 수 있다. 게이트 도전체는 도 2에 도시한 스캔 라인(SL)도 포함할 수 있다. 게이트 전극(GE)은 스캔 라인(SL)으로부터 연장될 수 있으며, 반도체 패턴(ACT)과 중첩될 수 있다. 게이트 도전체는 예컨대, 알루미늄 합금을 포함하는 알루미늄(Al) 계열의 금속, 은 합금을 포함하는 은(Ag) 계열의 금속, 구리 합금을 포함하는 구리(Cu)계열의 금속, 몰리브덴 합금을 포함하는 몰리브덴(Mo) 계열 금속, 크롬(Cr), 티탄(Ti), 및 탄탈륨(Ta) 중 어느 하나 이상을 포함할 수 있다.
제2 절연층(230)은 게이트 전극(GE)을 포함하는 게이트 도전체 상에 배치될 수 있다. 제2 절연층(230)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 등의 무기 절연물질, BCB(BenzoCycloButene), 아크릴계 물질, 및 폴리이미드와 같은 유기 절연 물질로 이루어진 군에서 선택된 어느 하나 또는 하나 이상의 물질을 혼합하여 형성할 수 있다.
소스 전극(SE) 및 드레인 전극(DE)을 포함하는 데이터 도전체는 제2 절연층(230) 상에 배치될 수 있다. 데이터 도전체는 도 2에 도시한 데이터 라인(DL)뿐만 아니라, 도 1에 도시한 제1 구동 전압 라인(ELVDDL) 및 제2 구동 전압 라인(ELVSSL)을 포함할 수 있다. 소스 전극(SE) 및 드레인 전극(DE)은 제2 절연층(230) 상에 서로 이격되어 배치된다. 데이터 도전체는 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질으로 이루어진 군 중 선택된 하나 이상을 포함할 수 있다. 데이터 도전체는 일 실시예로 니켈(Ni), 코발트(Co), 티탄(Ti), 은(Ag), 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 베릴륨(Be), 니오브(Nb), 금(Au), 철(Fe), 셀렌(Se) 또는 탄탈륨(Ta) 등으로 이루어진 단일막 또는 다중막 구조를 가질 수 있다. 또한, 상기 금속에 티탄(Ti), 지르코늄(Zr), 텅스텐(W), 탄탈륨(Ta), 니오브(Nb), 백금(Pt), 하프늄(Hf), 산소(O) 및 질소(N)로 이루어진 군에서 선택된 하나 이상의 원소를 포함시켜 형성한 합금이 소스 전극(SE) 및 드레인 전극(DE)의 재료로서 이용될 수 있다.
전술한, 반도체 패턴(ACT), 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)은 제2 스위칭 소자(TR2)를 구성한다. 도 4에서는 제2 스위칭 소자(TR2)가 탑 게이트 방식인 것으로 도시하였으나, 이에 제한되는 것은 아니다. 즉, 제2 스위칭 소자(TR2)는 바텀 게이트 방식으로 형성될 수도 있다.
한편, 제1 스위칭 소자(TR1) 및 제2 스위칭 소자(TR2)에 포함되는 반도체 패턴의 재료는 서로 상이할 수도 있다. 예를 들어, 스위칭 소자의 역할 또는 제조 공정을 고려하여, 산화물 반도체를 포함하는 스위칭 소자 및 저온 폴리 실리콘을 포함하는 스위칭 소자가 하나의 화소부(PX)에 모두 포함될 수도 있다.
평탄화층(240)은 데이터 도전체 상에 배치될 수 있다. 평탄화층(240)은 단차를 제거함에 따라, 후술하는 화소 전극(250) 및 유기 발광층(270)의 발광 효율을 높일 수 있다. 평탄화층(240)은 일 실시예로 유기 물질을 포함할 수 있다. 예를 들어, 평탄화층(240)은 폴리이미드(polyimide), 폴리아크릴(polyacryl) 및 폴리실록산(polysiloxane) 중 선택된 어느 하나 이상을 포함하여 이루어질 수 있다. 다른 실시예로, 평탄화층(240)은 무기 물질을 포함하여 구성되거나, 또는 무기 물질 및 유기 물질의 복합 형태로 구성될 수도 있다. 평탄화층(240)에는 드레인 전극(DE)의 적어도 일부를 노출시키는 제1 컨택홀(CNT1)이 형성될 수 있다.
화소 전극(250)은 평탄화층(240) 상에 배치될 수 있다. 화소 전극(250)은 제1 컨택홀(CNT1)에 의해 노출된 드레인 전극(DE)과 전기적으로 연결될 수 있다. 즉, 화소 전극(250)은 정공 주입 전극인 애노드(anode)일 수 있다. 화소 전극(250)이 애노드 전극인 경우, 화소 전극(250)은 정공 주입이 용이하도록 일함수가 높은 물질을 포함할 수 있다. 또한, 화소 전극(250)은 반사형 전극, 반투과형 전극 또는 투과형 전극일 수 있다. 화소 전극(250)은 일 실시예로 반사성 재료를 포함할 수 있다. 반사성 재료는 일 실시예로, 은(Ag), 마그네슘(Mg), 크롬(Cr), 금(Au), 백금(Pt), 니켈(Ni), 구리(Cu), 텅스텐(W), 알루미늄(Al), 알루미늄-리튬(Al-Li), 마그네슘-인듐(Mg-In) 및 마그네슘-은(Mg-Ag)으로 이루어진 군에서 선택된 하나 이상을 포함할 수 있다.
화소 전극(250)은 일 실시예로, 단일막으로 형성될 수 있으나, 이에 한정되는 것은 아니다. 즉, 화소 전극(250)은 2 이상의 물질이 적층된 다중막으로 형성될 수도 있다.
화소 전극(250)이 다중막으로 형성되는 경우, 화소 전극(250)은 일 실시예로, 반사막 및 상기 반사막 상에 배치되는 투명 또는 반투명 전극을 포함할 수 있다. 다른 실시예로, 화소 전극(250)은 반사막 및 상기 반사막 하부에 배치되는 투명 또는 반투명 전극을 포함할 수 있다. 예를 들면, 화소 전극(250)은 ITO/Ag/ITO의 3층 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.
여기서, 투명 또는 반투명 전극은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide), In2O3(Indiu, Oxide), (IGO, Indium Gallium Oxide) 및 AZO(Aluminum Zinc Oxide)로 이루어진 군에서 선택된 하나 이상을 포함하여 이루어질 수 있다.
화소 정의막(260)은 화소 전극(250) 상에 배치될 수 있다. 화소 정의막(260)은 화소 전극(250)의 적어도 일부를 노출하는 개구부를 포함한다. 화소 정의막(260)은 유기 물질 또는 무기 물질을 포함할 수 있다. 일 실시예로, 화소 정의막(260)은 포토 레지스트, 폴리이미드계 수지, 아크릴계 수지, 실리콘 화합물, 폴리아크릴계 수지 등의 재료를 포함할 수 있다.
유기 발광층(270)은 화소 전극(250) 및 화소 정의막(260) 상에 배치될 수 있다. 보다 상세하게는, 유기 발광층(270)은 화소 전극(250) 중 화소 정의막(260)의 개구부를 통해 노출되는 영역 상에 배치될 수 있다. 유기 발광층(270)은 일 실시예로, 화소 정의막(260)의 측벽의 적어도 일부를 덮을 수 있다.
유기 발광층(270)은 일 실시예로 적색, 청색 및 녹색 중 하나의 색을 발광할 수 있다. 다른 실시예로, 유기 발광층(270)은 백색을 발광하거나, 또는 시안(cyan), 마젠타(magenta) 및 옐로우(yellow) 중 하나의 색을 발광할 수도 있다. 유기 발광층(270)이 백색을 발광하는 경우, 유기 발광층(270)은 백색 발광 재료를 포함하거나, 또는 적색 발광층, 녹색 발광층 및 청색 발광층이 적층된 형태를 가짐으로써 백색을 발광할 수도 있다.
공통 전극(280)은 유기 발광층(270) 및 화소 정의막(260) 상에 배치될 수 있다. 공통 전극(280)은 일 실시예로 유기 발광층(270) 및 화소 정의막(260) 상에 전면적으로 형성될 수 있다. 공통 전극(280)은 일 실시예로 캐소드(cathode) 전극일 수 있다. 공통 전극(280)은 일 실시예로 Li. Ca, Lif/Ca, LiF/Al, Al, Ag, Mg로 이루어진 군에서 선택된 어느 하나 이상을 포함할 수 있다. 또한, 공통 전극(280)은 일함수가 낮은 재료로 이루어질 수 있다. 공통 전극(280)은 일 실시예로 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide), In2O3(Indiu, Oxide), (IGO, Indium Gallium Oxide) 및 AZO(Aluminum Zinc Oxide)로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 투명 또는 반투명 전극일 수 있다.
전술한, 화소 전극(250), 유기 발광층(270) 및 공통 전극(280)은 유기 발광 소자(OLED)를 구성할 수 있다. 다만, 이에 제한되는 것은 아니며, 유기 발광 소자(OLED)는 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL) 및 전자 주입층(EIL) 등을 더 포함하는 다층 구조일 수 있다.
제2 기판(290)은 제1 기판(110)과 대향되도록 배치될 수 있다. 제2 기판(290)은 별도의 실링(sealing) 부재를 통해 제1 기판(110)과 결합될 수 있다. 제2 기판(289)은 일 실시예로 투명 절연 기판일 수 있다. 제2 기판(290)이 투명 절연 기판인 경우, 투명 절연 기판은 유리 기판, 석영 기판, 투명 수지 기판 등일 수 있다.
도면에는 도시하지 않았으나, 제2 기판(290) 상에는 편광층, 입력 감지층 및 윈도우 층이 배치될 수 있다.
편광층은 외부로부터 입사되는 외부 광의 반사율을 저감시킬 수 있다. 일 실시예로 편광층은 위상 지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 편광층은 생략될 수도 있다. 편광층이 생략되는 경우, 제2 기판(290) 상에는 외광 반사에 의한 색 분리를 개선하기 위해, 블랙 매트릭스(BM) 및 컬러 필터(CF)가 배치될 수 있다.
입력 감지층은 일 실시예로 제2 기판(290) 상에 직접 형성될 수 있다. 다른 실시예로, 입력 감지층은 별도의 접착 부재를 통해 제2 기판(290)과 결합될 수도 있다.
이하, 제1 검사 라인(170a)의 적층 구조에 대해 도 4 및 도 5를 참조하여 보다 상세히 설명하기로 한다.
도 5는 도 3에 도시한 I2-I2'선, I3-I3'선 및 I4-I4'선을 따라 자른 단면도이다. 설명의 편의를 위해, 도 5에서는 제1 구동 전압 라인(ELVDDL), 제2 구동 전압 라인(ELVSSL), 제4 패드(144a), 제1 검사 라인(170a)의 제1 연결 라인(170a1) 및 제1 검사 라인(170a)의 제2 연결 라인(170a2)을 중심으로 도시하기로 한다.
도 5를 참조하면, 제1 검사 라인(170a)은 제1 절연층(220) 상에 배치될 수 있다. 즉, 제1 검사 라인(170a)은 게이트 전극(GE)을 포함하는 게이트 도전체와 동일 층에 배치될 수 있다. 일 실시예로, 제1 검사 라인(170a)은 전술한 상기 게이트 도전체와 동일한 마스크 공정을 통해 동시에 형성될 수 있다.
제1 구동 전압 라인(ELVDDL) 및 제2 구동 전압 라인(ELVSSL)은 제2 절연층(230) 상에 배치될 수 있다. 즉, 제1 구동 전압 라인(ELVDDL) 및 제2 구동 전압 라인(ELVSSL)은 소스 전극(SE) 및 드레인 전극(DE)을 포함하는 데이터 도전체와 동일 층에 배치될 수 있다. 일 실시예로, 제1 구동 전압 라인(ELVDDL) 및 제2 구동 전압 라인(ELVSSL)은 상기 데이터 도전체와 동일한 마스크 공정을 통해 동시에 형성될 수 있다.
제1 구동 전압 라인(ELVDDL) 및 제2 구동 전압 라인(ELVSSL)은 제1 검사 라인(170a) 상에 배치될 수 있다. 한편, 제4 패드(144a)는 일 실시예로 제1 구동 전압 라인(ELVDDL) 및 제2 구동 전압 라인(ELVSSL)과 동일 층에 배치될 수 있다. 즉, 제4 패드(144a)는 제1 검사 라인(170a)과 서로 다른 층에 배치되므로, 전기적으로 연결시키기 위한 별도의 컨택홀이 형성된다.
즉, 제2 절연층(230) 상에는 제1 검사 라인(170a)의 제1 연결 라인(170a1)의 적어도 일부를 노출시키는 제2 컨택홀(CNT2)이 형성될 수 있다. 이에 따라, 제4 패드(144a)는 제2 컨택홀(CNT2)에 의해 노출된 제1 검사 라인(170a)의 제1 연결 라인(170a1)과 직접 접촉할 수 있다. 다만, 제4 패드(144a)와 제1 검사 라인(170a)의 제1 연결 라인(170a1) 간의 연결 방법은 이에 제한되는 것은 아니다. 즉, 제4 패드(144a)와 제1 검사 라인(170a)의 제1 연결 라인(170a1)은 별도의 브릿지 전극을 이용하여 간접적으로 연결될 수도 있다.
제1 검사 라인(170a)의 제1 연결 라인(170a1)은 제1 구동 전압 라인(ELVDDL) 및 제2 구동 전압 라인(ELVSSL)과 다른 층에 배치되되, 서로 중첩되지 않을 수 있다. 이에 반해, 제1 검사 라인(170a)의 제2 연결 라인(170a2)은 제1 구동 전압 라인(ELVDDL) 및 제2 구동 전압 라인(ELVSSL) 중 하나와 적어도 일부가 중첩될 수 있다.
제1 검사 라인(170a)의 폭은 일 실시예로 서로 상이할 수 있다. 제1 검사 라인(170a)의 제1 연결 라인(170a1)의 폭(w1)은 일 실시예로 약 3um 이상일 수 있다. 나아가, 제1 검사 라인(170a)의 제2 연결 라인(170a2)의 폭(w2)은 일 실시예로 약 2.5um 이상일 수 있다. 다만, 이에 제한되는 것은 아니며, 다른 실시예로, 제1 검사 라인(170a)의 폭은 실질적으로 모두 동일할 수도 있다.
제1 검사 라인(170a)이 충분한 저항 값 및/또는 커패시터 용량을 확보할 수 있는 경우라면, 제1 검사 라인(170a)의 형상 및 폭은 특별히 제한되지 않는다.
예를 들어, 제1 검사 라인(170a)은 구부러지는 영역(bent portion, BA1)을 포함할 수 있다. 일 실시예로, 상기 구부러지는 영역(BA1)은 제1 검사 라인(170a)의 제2 연결 라인(170a2)에서 형성될 수 있다. 구부러지는 영역(BA1)의 위치 및 개수, 제1 검사 라인(170a)의 저항 값, 커패시터 용량 및 다른 구성과의 관계에 따라 달라질 수 있으며, 도 1에 도시된 것으로 특별히 제한되지 않는다. 제1 검사 라인(170a)의 다른 실시예를 도 6a 내지 도 6c를 참조하여 예를 들어 설명하기로 한다.
도 6a 내지 도 6c는 도 1에 도시한 제1 검사 라인의 제2 연결 라인의 실시예를 나타낸 평면도이다. 설명의 편의를 위해, 도 6a 내지 도 6c에서 도시한 제2 연결 라인을 모두 170a2로 지칭하기로 한다.
도 6a 내지 도 6c를 참조하면, 제2 연결 라인(170a2)은 복수의 구부러지는 영역(BA2 내지 BA4)을 포함할 수 있다. 구부러지는 영역(BA2 내지 BA4)은 도 6에 도시된 것과 같이 수직으로 구부러질 수도 있으나, 이에 제한되는 것은 아니다. 즉, 구부러지는 영역(BA2 내지 BA4)은 라운드(round) 형상을 갖도록 구부러질 수도 있다.
한편, 도 1 및 도 3에서는 제1 검사 라인(170a)의 제2 연결 라인(170a2)이 제1 구동 전압 라인(ELVDDL) 및 제2 구동 전압 라인(ELVSSL) 모두와 중첩되는 것으로 도시하였으나, 이에 제한되는 것은 아니다. 이에 대해서는, 도 7 내지 도 9를 참조하여 보다 상세히 설명하기로 한다.
도 7 내지 도 9는 본 발명의 다른 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다. 도 7 내지 도 9에서 도시한 도면은 본 발명의 다른 실시예에 따른 표시 장치 중 도 1에 도시한 A 영역의 확대도에 대응된다. 다만, 도 1 내지 도 6에서 설명한 내용과 중복되는 설명은 생략하기로 한다. 나아가, 도 1 내지 도 6에 도시한 구성과 동일한 구성의 경우, 동일한 도면 부호를 사용하기로 한다.
도 7을 참조하면, 제1 검사 라인(170a_2)의 제2 연결 라인(170a2_2)은 제1 구동 전압 라인(ELVDDL)과 중첩되되, 제2 구동 전압 라인(ELVSSL)과는 중첩되지 않을 수 있다. 즉, 제1 검사 라인(170a_2)의 제2 연결 라인(170a2_2)은 반드시, 제1 구동 전압 라인(ELVDDL) 및 제2 구동 전압 라인(ELVSSL) 모두와 중첩될 필요는 없다. 한편, 제1 검사 라인(170a_2)의 제2 연결 라인(170a2_2)은 제2 구동 전압 라인(ELVSSL)과 중첩되지 않는 대신, 제1 구동 전압 라인(ELVDDL)과 중첩되는 면적을 늘림으로써, 충분한 커패시터 용량을 확보할 수 있다.
도 8을 참조하면, 제1 검사 라인(170a_3)의 제2 연결 라인(170a2_3)은 제1 구동 전압 라인(ELVDDL) 및 제2 구동 전압 라인(ELVSSL)과 중첩되는 면적이 상대적으로 넓을 수 있다. 보다 상세하게는, 제1 검사 라인(170a_3)의 제2 연결 라인(170a2_3)은 제1 구동 전압 라인(ELVDDL)과 제1 영역(OA1) 및 제2 영역(OA2)에서 중첩될 수 있다. 또한, 제1 검사 라인(170a_3)의 제2 연결 라인(170a2_3)은 제2 구동 전압 라인(ELVSSL)과 제3 영역(OA3) 및 제4 영역(OA4)에서 중첩될 수 있다.
즉, 제1 검사 라인(170a_3)은 제1 검사 라인(170a_3)의 제2 연결 라인(170a2_3)과 제1 구동 전압 라인(ELVDDL) 및 제2 구동 전압 라인(ELVSSL) 간의 중첩 면적을 늘림으로써, 제1 검사 라인(170a_3)의 충분한 커패시터 용량을 확보할 수 있다. 제1 검사 라인(170a_3)의 제2 연결 라인(170a2_3)과, 제1 구동 전압 라인(ELVDDL) 및 제2 구동 전압 라인(ELVSSL) 간의 중첩되는 위치, 개수 및 중첩 면적의 너비는 도 8에 도시된 것으로 제한되는 것은 아니다.
도 9를 참조하면, 제1 검사 라인(170a_4)의 제2 연결 라인(170a2_4)은 제1 구동 전압 라인(ELVDDL) 및 제2 구동 전압 라인(ELVSSL) 모두와 중첩되지 않을 수 있다. 이 경우, 제1 검사 라인(170a_4)의 제2 연결 라인(170a2_4)의 길이를 추가로 연장시킴으로써, 저항 값 증가를 통해 정전기에 강건한 구조를 구현할 수 있다. 제1 검사 라인(170a_4)이 충분한 저항 값을 확보할 수 있는 경우라면, 제1 검사 라인(170a_4)의 제2 연결 라인(170a2_4)의 형태는 도 9에 도시된 것으로 제한되는 것은 아니다.
도 10은 본 발명의 또 다른 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 10에 도시한 표시 장치(20)는 도 1에 도시한 표시 장치(10)와 제1 구동 전압 라인(ELVDDL')의 배치 형태가 상이한 점에서 특징이 있다. 제1 구동 전압 라인(ELVDDL')은 도 10에 도시된 것과 같이, 표시 영역(DA)을 완전히 둘러싸도록 배치될 수 있다. 즉, 제1 구동 전압 라인(ELVDDL') 및 제2 구동 전압 라인(ELVSSL) 각각이 표시 영역(DA)을 완전히 둘러싸도록 배치될 수 있다.
한편, 도 10에 도시된 것과는 달리, 제1 구동 전압 라인(ELVDDL')이 제2 구동 전압 라인(ELVSSL)의 외측에 배치될 수도 있다.
도 11은 본 발명의 다른 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 11을 참조하면, 구동 집적회로(130_2)는 제1 및 제2 서브 검사 범프(133a_2, 133b_2)를 갖는 검사 범프부(133_2)를 포함할 수 있다. 도 11에 도시한 표시 장치(30)는 도 1에 도시한 표시 장치(10)에 비해, 검사 범프부(133_2)에 포함되는 범프의 개수가 많은 것에서 차이가 있다.
제1 서브 검사 범프부(133a_2)를 기준으로 설명하기로 한다. 제1 서브 검사 범프부(133a_2)는 복수의 검사 범프를 포함할 수 있다. 도 11에서는 2개의 검사 범프를 갖는 것으로 도시하였으나, 이에 제한되는 것은 아니다.
한편, 제1 검사 라인(170a_5)의 제1 연결 라인(170a1_5) 및 제2 연결 라인(170a2_5)은 각각 제1 서브 검사 범프부(133_2)에 포함되는 복수의 검사 범프 중 하나와 전기적으로 연결될 수 있다. 전술한 바와 같이, 구동 집적회로(130_2)로부터 출력되는 신호에 대한 검사 정확성을 높이기 위해, 제1 검사 라인(170a_5)은 출력 범프부(132)와 인접하게 배치되는 검사 범프와 전기적으로 연결될 수 있다.
다만, 구동 집적회로(130_2)로부터 출력되는 신호에 대한 검사 정확성을 충분히 확보할 수 있는 경우라면, 도 11에 도시된 것과 같이 제1 검사 라인(170a_5)은 출력 범프부(132)와 바로 인접하게 배치되지 않은 검사 범프와 전기적으로 연결될 수도 있다.
도 12는 본 발명의 다른 실시예에 따른 표시 장치(40)를 개략적으로 나타낸 평면도이다. 도 13은 도 12에 도시한 표시 장치를 밴딩 영역을 따라 구부린 측면도이다.
도 12 및 도 13을 먼저 참조하면, 제1 기판(110_2)은 비표시 영역(NDA)과 중첩되는 밴딩 영역(Bending Area: BA)을 더 포함할 수 있다. 밴딩 영역(BA)은 밴딩 영역(BA) 상에 위치하는 가상의 밴딩 축을 따라 구부러지는 영역으로 정의된다. 이에 따라, 제1 기판(110_2)은 플렉서블(flexible) 기판일 수 있다. 일 실시예로, 제1 기판(110_2)은 폴리이미드(polyimide: PI)를 포함하는 플렉서블(flexible) 기판일 수 있다. 밴딩 영역(BA)은 일 실시예로 표시부(120)와 구동 집적회로(130) 사이에 배치될 수 있다. 즉, 본 발명의 다른 실시예에 따른 표시 장치(40)는 밴딩 영역(BA) 상의 가상의 밴딩 축을 중심으로 휘어질 수 있다. 이를 통해, 표시부(120) 외측에 배치되는 데드 스페이스(dead space)를 최소화시킬 수 있다.
보호 필름(310a, 310b)은 제1 기판(110_2)을 밴딩하기 전에, 제1 기판(110_2)의 뒷면에 부착될 수 있다. 즉, 제1 기판(110_2)의 뒷면에 보호 필름(310a, 310b)을 붙이고 밴딩 영역(BA)을 구부리게 되면, 제1 기판(110_2) 상에 배치되는 도전성 라인(CL)에 압축 응력을 가해질 수 있다. 이를 통해, 도전성 라인(CL)에 발생될 수 있는 크랙 발생을 방지할 수 있다.
봉지층(300)은 제1 기판(110_2) 상에 배치되는 표시부(120)를 덮도록 배치될 수 있다. 도 4에 도시한 제2 기판(290) 대신 봉지층(300)이 배치될 수 있다. 상기 봉지층(300)은 일 실시예로 유기층 및 무기층 중 적어도 하나가 단층 또는 다층 구조로 적층된 형태일 수 있다.
도 14를 참조하여, 봉지층(300)의 배치 형태에 대해 보다 상세히 설명하기로 한다. 도 14는 도 12에 도시한 II1-II1'선을 따라 자른 단면도이다.
도 14를 참조하면, 봉지층(300)은 외부로부터 유입될 수 있는 수분 및 공기 등이 유기 발광 소자(OLED)에 침투하는 것을 방지할 수 있다. 봉지층(300)은 일 실시예로 제1 무기층(301), 유기층(302) 및 제2 무기층(303)을 포함할 수 있다.
제1 무기층(301)은 공통 전극(280) 상에 배치될 수 있다. 제1 무기층(301)은 실리콘 옥사이드(SiOx), 실리콘 나이트라이드(SiNx), 실리콘 옥시나이트라이드(SiONx)로 이루어진 군에서 선택된 어느 하나 이상을 포함하여 이루어질 수 있다.
유기층(302)은 제1 무기층(301) 상에 배치될 수 있다. 유기층(302)은 에폭시, 아크릴레이트 또는 우레탄아크릴레이트로 이루어진 군에서 선택된 어느 하나를 포함하여 이루어질 수 있다. 유기층(302)은 화소 정의막(260)에 의한 단차를 평탄화시킬 수 있다.
제2 무기층(303)은 유기층(302) 상에 배치될 수 있다. 제2 무기층(303)은 실리콘 옥사이드(SiOx), 실리콘 나이트라이드(SiNx), 실리콘 옥시나이트라이드(SiONx)로 이루어진 군에서 선택된 어느 하나 이상을 포함하여 이루어질 수 있다.
한편, 도 13 및 도 14에서는 제1 무기층(301), 유기층(302) 및 제2 무기층(303)이 각각 단일 층인 것으로 도시하였으나, 이에 제한되는 것은 아니다. 즉, 제1 무기층(301), 유기층(302) 및 제2 무기층(303) 중 적어도 하나의 층은 다층 구조로 형성될 수도 있다.
봉지층(300)은 다른 실시예로 HMDSO층(Hexamethyldisiloxane layer)을 포함할 수 있다. 보다 상세하게는, 봉지층(300)은 제1 무기층(301), 제2 무기층(303) 및 상기 제1 무기층(301)과 제2 무기층(303) 사이에 배치되는 HMDSO층을 포함할 수 있다. 즉, 전술한 유기층(302)이 HMDSO층으로 대체될 수 있다.
상기 HMDSO층은 일 실시예로 제1 무기층(301) 형성 이후, 동일한 챔버(chamber)를 통해 형성될 수 있다. 이를 통해, 봉지층(300) 형성 공정을 간소화할 수 있다. 또한, 스트레스(stress)를 흡수할 수 있는 HMDSO층을 포함함으로써, 봉지층(300)은 충분한 유연성을 가질 수 있다.
한편, 밴딩 영역(BA)에는 출력 패드부(140)와 표시부(120) 또는 구동 집적회로(130)와 표시부(120) 사이에 배치되는 도전성 라인끼리 서로 전기적으로 연결시키는 복수의 연결 전극(CE)이 배치될 수 있다. 복수의 연결 전극(CE)은 제1 기판(110_2) 상에 배치되는 도전성 라인(CL) 각각과 밴딩 영역(BA)에서 전기적으로 연결되는 제1 내지 제4 연결 전극(CE1 내지 CE4)을 포함할 수 있다. 여기서, 도전성 라인(CL)은 제1 기판(110_2) 상에 배치되는 복수의 입력 라인(150), 복수의 출력 라인(160), 제1 검사 라인(170a_6), 제2 검사 라인(170b_6), 제1 구동 전압 라인(ELVDDL) 및 제2 구동 전압 라인(ELVSSL)을 포함할 수 있다. 한편, 도 12에서는 설명의 편의를 위해, 제1 검사 라인(170a_6) 및 제2 검사 라인(170b_6)을 제외하고, 복수의 입력 라인(150), 복수의 출력 라인(160), 제1 구동 전압 라인(ELVDDL) 및 제2 구동 전압 라인(ELVSSL)은 동일한 도면 부호로 도시하기로 한다.
도전성 라인(CL)은 밴딩 영역(BA)에서 인장 응력 또는 압축 응력이 작용되는 경우, 크랙(crack)이 발생할 수 있다. 상기 크랙을 방지하기 위해, 도전성 라인(CL)은 밴딩 영역(BA)에 배치되는 복수의 연결 전극(CE)을 더 포함할 수 있다. 복수의 연결 전극(CE) 및 도전성 라인(CL) 간의 전기적인 연결 관계에 대해서는 후술하기로 한다.
복수의 연결 전극(CE)은 모두 동일 층에 배치되되, 일 실시예로 전술한 데이터 도전체와 동일한 층에 배치될 수 있다. 즉, 복수의 연결 전극(CE)은 제1 구동 전압 라인(ELVDDL) 및 제2 구동 전압 라인(ELVSSL)을 포함하는 데이터 도전체와 동일한 마스크 공정을 통해 형성될 수 있다. 다만, 복수의 연결 전극(CE)과 데이터 도전체가 동일한 층에 형성된다는 의미는, 동일한 마스크 공정을 통해 동시에 형성될 수 있는 것을 의미하는 것이며, 복수의 연결 전극(CE) 및 데이터 도전체 각각의 하부에 배치되는 구성이 모두 동일한 것을 의미하지는 않는다.
한편, 도전성 라인(CL) 중에는 데이터 도전체와 동일 층에 배치되지 않는 라인들(예를 들어, 제1 검사 라인(170a_6))도 포함된다. 즉, 제1 검사 라인(170a_6)도 밴딩 영역(BA)에서는 데이터 도전체와 동일 층에 배치되는 제1 연결 전극(CE)과 전기적으로 연결될 수 있다. 이를 통해, 밴딩 영역(BA)의 일 측에 배치되는 제1 검사 라인(170a_6)의 일부와 밴딩 영역(BA)의 타 측에 배치되는 제1 검사 라인(170a_6)의 일부가 서로 전기적으로 연결될 수 있다.
이하, 복수의 연결 전극(CE) 및 도전성 라인(CL) 간의 전기적인 연결 관계에 대해, 도 15 및 도 16을 참조로 제1 검사 라인(170a_6)의 제2 연결 라인(170a2_6) 및 제1 연결 전극(CE1)을 예로 들어 설명하기로 한다.
도 15는 도 12에 도시한 B 영역을 확대한 도면이다. 도 16은 도 15에 도시한 Ⅱ2-Ⅱ2'선 및 Ⅱ3-Ⅱ3'선을 따라 자른 단면도이다.
도 12, 도 15 및 도 16을 참조하면, 제1 검사 라인(170a_6)의 제2 연결 라인(170a2_6)은 밴딩 영역(BA)과 구동 집적회로(130) 사이에 배치되는 제1 서브 라인(170a2_6a)과, 밴딩 영역(BA)과 표시부(120) 사이에 배치되는 제2 서브 라인(170a2_6b)을 포함할 수 있다.
제1 서브 라인(170a2_6a)은 제2 서브 라인(170a2_6b)과 제1 연결 전극(CE1)을 통해 전기적으로 연결될 수 있다. 보다 상세히 설명하면, 제1 서브 라인(170a2_6a) 및 제2 서브 라인(170a2_6b)은 제1 절연층(220) 상에 배치될 수 있다. 제2 절연층(220)에는 제1 서브 라인(170a2_6a)의 적어도 일부를 노출시키는 제3 컨택홀(CNT3) 및 제2 서브 라인(170a2_6b)의 적어도 일부를 노출시키는 제4 컨택홀(CNT4)이 형성될 수 있다.
한편, 제1 연결 전극(CE1)은 응력 완화층(320) 상에 배치될 수 있다. 즉, 밴딩 영역(BA) 중 적어도 일부 영역에는, 전술한 버퍼층(210), 제1 절연층(220) 및 제2 절연층(230)이 배치되지 않을 수 있다. 응력 완화층(320)에 포함되는 물질은 밴딩 영역(BA)의 밴딩 시, 제1 연결 전극(CE1)에 가해지는 응력을 완화시킬 수 있는 경우라면 특별히 제한되지 않는다. 일 실시예로, 응력 완화층(320)은 유기 물질을 포함할 수 있다.
제1 연결 전극(CE1)은 제3 컨택홀(CNT3)을 통해 노출된 제1 서브 라인(170a2_6a)과 직접 접촉할 수 있으며, 제4 컨택홀(CNT4)을 통해 노출된 제2 서브 라인(170a2_6b)과 직접 접촉할 수 있다.
한편, 밴딩 영역(BA) 상에 배치되는 제1 연결 전극(CE1)은 일 실시예로 복수의 홀(h)을 포함할 수 있다. 제1 연결 전극(CE1)은 상기 복수의 홀(h)을 포함함으로써, 제1 연결 전극(CE1)에 가해지는 응력을 분산시켜, 크랙 발생을 방지할 수 있다. 한편, 제1 연결 전극(CE1)의 형상은 응력을 충분히 분산시킬 수 있는 경우라면, 도면에 도시된 것으로 제한되는 것은 아니다.
한편, 도 16에서는 제1 연결 전극(CE1)이 데이터 도전체와 동일 층에 형성되며, 응력 완화층(320) 상에 제1 연결 전극(CE1)이 배치되는 것으로 도시하였으나, 반드시 이에 제한되는 것은 아니다. 즉, 제1 연결 전극(CE1)은 다른 실시예로 게이트 도전체와 동일 층에 형성될 수도 있으며, 응력 완화층(320)이 생략된 채로 제1 기판(110_2) 상에 직접 형성될 수도 있다.
도 17 내지 도 20은 본 발명의 다른 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 17을 참조하면, 제1 기판(110_3)은 모서리(180)가 라운드 형상을 가질 수 있다. 제1 기판(110_3)의 모서리(180)는 일 실시예로 레이저를 이용하여 형성될 수 있다. 즉, 도 17에 도시한 표시 장치(50)는 도 1에 도시한 표시 장치(10)에 비해, 제1 기판(110_3)의 모서리(180)의 형상이 상이한 것에서 차이가 있다. 제1 기판(110_3)의 모서리(180)의 형상은 도 17에 도시된 것으로 제한되는 것은 아니며, 디자인적으로 자연스러운 곡면 형상을 가질 수 있다.
도 18을 참조하면, 제1 기판(110_4)은 제1 영역(G1)과 제2 영역(G2)으로 구분될 수 있다. 즉, 도 18에 도시한 표시 장치(60)는 도 1에 도시한 표시 장치(10)에 비해, 제1 기판(110_4)의 형상이 상이한 것에서 차이가 있다.
제1 영역(G1)의 형상은 실질적으로 직사각형일 수 있다. 여기서, 실질적으로 직사각형은 직사각형 형상뿐만 아니라, 공정 조건 등에 의한 직사각형에 가까운 형상을 모두 포함한다. 제1 영역(G1)은 폭이 일정한 영역으로도 정의된다.
제2 영역(G2)의 형상은 실질적으로 사다리꼴일 수 있다. 제2 영역(G2)은 도 18을 기준으로 상부에서 하부로 갈수록 폭이 좁아진다. 제2 영역(G2)은 일 실시예로 레이저를 이용하여 모서리를 절단하는 공정을 통해 형성될 수 있다. 즉, 제2 영역(G2)은 외부 커버(도면 미도시)와의 결합 시, 다른 구성과의 간섭을 줄이기 위해, 폭이 좁아지도록 형성될 수 있다.
제2 영역(G2)의 폭이 상부에서 하부로 갈수록 좁아지도록 형성됨에 따라, 제2 영역(G2)에 배치되는 복수의 도전성 라인 간의 이격 거리는 작아질 수 있다. 제1 검사 라인(170a)과 복수의 입력 라인(150)을 기준으로 설명하기로 한다.
제1 검사 라인(170a)의 제1 연결 라인(170a1)은 전술한 바와 같이, 복수의 입력 라인(150)에 인접하도록 배치된다. 한편, 제2 영역(G2)의 폭이 상부에서 하부로 갈수록 좁아지도록 형성됨에 따라, 제1 검사 라인(170a)의 제1 연결 라인(170a1)과 복수의 입력 라인(150) 중 제1 연결 라인(170a1)에 가장 인접한 연결 라인 간의 이격 거리(l1)는 상대적으로 가까워질 수 있다. 이는 곧, 제1 검사 라인(170a)의 제1 연결 라인(170a1)과 복수의 입력 라인(150) 중 제1 연결 라인(170a1)에 가장 인접한 연결 라인이 정전기 등에 상대적으로 더 취약해질 수 있음을 의미한다.
다만, 제1 검사 라인(170a)은 제1 연결 라인(170a1)으로부터 연장되며 적어도 일부가 제1 구동 전압 라인(ELVDDL) 및 제2 구동 전압 라인(ELVSSL) 중 적어도 하나와 중첩되는 제2 연결 라인(170a2)을 포함한다. 즉, 제1 검사 라인(170a)의 저항 값 또는 커패시터 용량을 증가시킴으로써, 상기 정전기 등에 강건한 구조를 구현할 수 있다.
도 19를 참조하면, 제1 기판(110_5)은 제1 영역(G1)과 제2 영역(G2)으로 구분되되, 모서리(180)가 라운드 형상일 수 있다. 즉, 본 발명의 다른 실시예에 따른 표시 장치(70)는 도 18에 도시한 표시 장치(60)에 비해 모서리(180)가 라운드 형상인 점에서 차이가 있다. 제2 영역(G2)의 모서리(181)는 일 실시예로 라운드 형상일 수 있으나, 이에 제한되는 것은 아니다.
도 20을 참조하면, 제1 기판(110_6)은 제1 영역(G1)과 제2 영역(G2)으로 구분될 수 있다.
제1 영역(G1)은 실질적으로 직사각형 형상을 갖되, 모서리(180)가 라운드 형상일 수 있다. 제2 영역(G2)은 실질적으로 직사각형 형상을 갖되, 제2 영역(G2)의 면적이 제1 영역(G1)의 면적에 비해 작다. 즉, 제1 영역(G1)의 제1 폭(w1)은 제2 영역(G2)의 제2 폭(w2)보다 크다. 제2 영역(G2)의 모서리 형상은 특별히 제한되지 않는다.
즉, 본 발명의 다른 실시예에 따른 표시 장치(80)는 도 18에 도시한 표시 장치(60)에 비해 모서리(180)가 라운드 형상이며, 제2 영역(G2)의 형상이 제1 영역(G1)보다 면적이 작은 직사각형인 점에서 차이가 있다.
도 21은 본 발명의 또 다른 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다. 다만, 도 1 내지 도 19에서 설명한 내용과 중복되는 설명은 생략하기로 한다.
도 21을 참조하면, 제1 검사 라인(170a_7)은 제1 연결 라인(170a1_7) 및 제2 연결 라인(170a2_7)을 포함할 수 있다. 제1 검사 라인(170a_7)의 제1 연결 라인(170a1_7)은 제4 패드(144a)와 제1 검사 범프(133a)를 전기적으로 연결시키는 라인으로 정의된다. 제1 검사 라인(170a_7)의 제2 연결 라인(170a2_7)은 제1 연결 라인(170a1_7)으로부터 표시부(120) 방향으로 연장되되, 후술하는 공통 전압 라인(VCOML)과 적어도 일부가 중첩(overlap)되는 라인으로 정의된다. 즉, 제1 검사 라인(170a_7)의 제2 연결 라인(170a2_7)은 공통 전압 라인(VCOML)과 중첩됨에 따라, 커패시터를 형성할 수 있다. 다만, 제1 검사 라인(170a_7)의 제2 연결 라인(170a2_7)과 공통 전압 라인(VCOML)의 중첩되는 위치 및 중첩되는 면적 등은 도 21에 도시된 것으로 제한되는 것은 아니다.
공통 전압 라인(VCOML)은 출력 패드부(140)로부터 제공받은 공통 전압(Vcom)을 표시부(120)에 제공할 수 있다. 보다 상세하게는, 공통 전압 라인(VCOML)은 일 실시예로 출력 패드부(140) 중 제3 패드부(143a, 143b)와 전기적으로 연결될 수 있다. 이에 따라, 공통 전압 라인(VCOML)은 제3 패드부(143a, 143b)로부터 공통 전압(Vcom)을 제공받을 수 있다. 또한, 공통 전압 라인(VCOML)은 일 실시예로, 비표시 영역(NDA)에서 후술하는 공통 전극(490, 도 23 참조)과 전기적으로 연결될 수 있다. 이에 따라, 공통 전압 라인(VCOML)은 공통 전압(Vcom)을 공통 전극(490)에 제공할 수 있다. 여기서, 공통 전압(Vcom)은 일 실시예로 직류(DC) 전압일 수 있다.
공통 전압 라인(VCOML)은 비표시 영역(NDA)을 적어도 부분적으로 둘러싸도록 제1 기판(110) 상에 배치될 수 있다. 일 실시예로, 공통 전압 라인(VCOML)은 도 21에 도시된 것과 같이, 표시 영역(DA)을 완전히 둘러싸도록 배치될 수 있다.
도 22 및 도 23를 참조하여, 화소부(PX')에 대해 설명하기로 한다. 도 22은 도 21에 도시한 화소부의 일 실시예를 도시한 등가 회로도이다. 도 23는 도 21에 도시한 Ⅲ1-Ⅲ1'선을 따라 자른 단면도이다.
도 22을 먼저 참조하면, 화소부(PX')는 스위칭 소자(TR3), 화소 전극(PE), 액정 커패시터(Clc) 및 스토리지 커패시터(Cst2)를 포함할 수 있다. 즉, 본 발명의 다른 실시예에 따른 표시 장치(50)는 액정 표시 장치일 수 있다.
스위칭 소자(TR3)는 스캔 라인(SL), 데이터 라인(DL) 및 화소 전극(PE)과 전기적으로 연결될 수 있다. 스위칭 소자(TR3)는 일 실시예로 박막 트랜지스터와 같은 삼 단자 소자일 수 있다. 스위칭 소자(TR3)는 제어 전극이 스캔 라인(SL)과 연결될 수 있으며, 일 전극이 데이터 라인(DL)과 연결될 수 있다. 스위칭 소자(TR3)의 타 전극은 화소 전극(PE)과 연결될 수 있다.
스위칭 소자(TR3)는 스캔 라인(SL1)으로부터 제공받은 스캔 신호(S)에 따라 턴 온 되어, 데이터 라인(DL)으로부터 제공받은 데이터 신호(D)를 화소 전극(PE)에 제공할 수 있다.
화소 전극(PE)은 공통 전압(Vcom)이 제공되는 공통 전극(490, 도 19 참조)과 용량 결합될 수 있다. 즉, 액정 커패시터(Clc)는 화소 전극(PE)과 공통 전극(490) 사이에 형성될 수 있다. 즉, 도 21에 도시된 표시 장치(90)는 액정 표시 장치이다.
스토리지 커패시터(Cst2)는 일 전극이 화소 전극(PE)과 전기적으로 연결될 수 있으며, 타 전극이 스토리지 전압(Vst)을 제공받는 스토리지 전극과 전기적으로 연결될 수 있다.
한편, 화소부(PX')는 도 22에 도시된 것으로 제한되는 것은 아니다. 일 실시예로, 화소부(PX')는 스위칭 소자(TR3) 이외에도, 시인성 개선 등을 위해, 복수의 스위칭 소자를 더 포함할 수 있다.
도 23를 참조하여, 화소부(PX')에 포함되는 구성 요소들의 적층 구조를 보다 상세히 설명하기로 한다.
도 23를 참조하면, 본 발명의 다른 실시예에 따른 표시 장치(50)는 하부 표시판(31), 액정층(32) 및 상부 표시판(33)을 포함할 수 있다. 하부 표시판(31)은 상부 표시판(33)과 실링(sealing)을 통해 합착될 수 있다. 하부 표시판(31)은 상부 표시판(33)과 서로 마주보도록 배치될 수 있으며, 하부 표시판(31) 및 상부 표시판(33) 사이에는 복수의 액정 분자(32a)를 갖는 액정층(32)이 개재될 수 있다.
먼저 하부 표시판(31)에 대해 설명하기로 한다.
하부 기판(410)은 일 실시예로 투명한 유리 기판 또는 플라스틱 기판일 수 있다.
하부 기판(410) 상에는 게이트 전극(GE2) 및 스캔 라인(SL)을 포함하는 게이트 도전체가 배치될 수 있다. 게이트 전극(GE2)은 스캔 라인(SL)으로부터 연장될 수 있으며, 반도체 패턴(430)과 중첩될 수 있다.
게이트 절연층(420)은 게이트 전극(GE2)을 포함하는 게이트 도전체 상에 배치될 수 있다. 게이트 절연층(420)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 등의 무기 절연물질, BCB(BenzoCycloButene), 아크릴계 물질, 및 폴리이미드와 같은 유기 절연 물질로 이루어진 군에서 선택된 어느 하나 또는 하나 이상의 물질을 혼합하여 형성할 수 있다.
반도체 패턴(430)을 포함하는 반도체층은 게이트 절연층(420) 상에 배치될 수 있다. 반도체층에 대해 반도체 패턴(430)을 기준으로 설명하기로 한다. 반도체 패턴(430)은 게이트 절연층(420) 상에 배치될 수 있다. 반도체 패턴(430)은 스위칭 소자(TR3)의 채널 영역을 형성할 수 있다.
반도체 패턴(430)은 일 실시예로 산화물 반도체를 포함할 수 있다. 예를 들어, 반도체 패턴(430)은 IGZO(In-Ga-Zinc-Oxide), ZnO, ZnO2, CdO, SrO, SrO2, CaO, CaO2, MgO, MgO2, InO, In2O2, GaO, Ga2O, Ga2O3, SnO, SnO2, GeO, GeO2, PbO, Pb2O3, Pb3O4, TiO, TiO2, Ti2O3, 및 Ti3O5을 포함한 산화물 반도체 중에서 선택되는 하나로 형성될 수 있다. 다른 실시예로, 반도체 패턴(430)은 비정질 규소, 다결정 규소 등으로 형성될 수도 있다.
저항성 접촉층(440)은 반도체 패턴(430) 상에 배치될 수 있다. 저항성 접촉층(440)은 인(phosphorus)과 같은 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 한편, 저항성 접촉층(440)은 반도체 패턴(430)이 산화물 반도체로 이루어지는 경우라면, 생략될 수도 있다.
소스 전극(SE2), 드레인 전극(DE2) 및 데이터 라인(DL)을 포함하는 데이터 도전체는 저항성 접촉층(440) 및 게이트 절연층(420) 상에 배치될 수 있다. 한편, 데이터 도전체는 전술한 공통 전압 라인(VCOML)을 포함할 수 있다. 즉, 데이터 도전체는 공통 전압 라인(VCOML)과 동일한 마스크 공정을 통해 형성될 수 있다.
또한 데이터 도전체는 반도체 패턴(430)을 포함하는 반도체층 및 저항성 접촉층(440)과도 동일한 마스크 공정을 통해 동시에 형성될 수 있다. 이 경우, 데이터 라인(DL), 소스 전극(SE2) 및 드레인 전극(DE2)은 반도체 패턴(430)을 제외하고는 평면 상에서 반도체층과 실질적으로 동일한 형태를 가질 수 있다.
전술한, 반도체 패턴(430), 게이트 전극(GE2), 소스 전극(SE2) 및 드레인 전극(DE2)은 스위칭 소자(TR3)를 구성한다.
제1 패시베이션막(450)은 데이터 도전체 상에 배치될 수 있다. 제1 패시베이션막(450)은 일 실시예로 질화 규소와 산화 규소 등의 무기 절연물로 형성될 수 있다. 제1 패시베이션막(450)은 후술하는 유기 절연층(460)의 안료가 반도체 패턴(430)으로 유입되는 것을 방지할 수 있다.
유기 절연층(460)은 제1 패시베이션막(450) 상에 배치될 수 있다. 유기 절연층(460)은 평탄화 특성이 우수하며, 감광성(photosensitivity)을 가지는 유기 물질을 포함할 수 있다. 한편, 유기 절연층(460)은 생략될 수도 있다.
제2 패시베이션막(470)은 유기 절연층(460) 상에 배치될 수 있다. 제2 패시베이션막(470)은 일 실시예로 질화 규소와 산화 규소 등의 무기 절연물로 형성될 수 있다.
화소 전극(PE)은 제2 패시베이션막(470) 상에 배치될 수 있다. 화소 전극(PE)은 공통 전극(490)과 적어도 일부가 중첩된다. 이를 통해, 프린지 필드(fringe field)를 형성하여 복수의 액정 분자(33a)들이 특정 방향으로 회전할 수 있도록 한다. 화소 전극(PE)은 ITO 및 IZO 등의 투명 도전 물질이나, 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 형성될 수 있다. 화소 전극(PE)은 일 실시예로 복수의 슬릿(SLT)을 포함할 수 있다.
화소 전극(PE)은 제5 컨택홀(CNT5)에 의해 노출된 스위칭 소자(TR3)의 드레인 전극(DE2)과 연결될 수 있다.
도면에는 도시하지 않았으나, 하부 표시판(31)은 화소 전극(PE)과 동일 층에 배치되되, 화소 전극(PE)과의 커플링에 의한 빛샘 현상을 방지할 수 있는 차폐 전극을 더 포함할 수 있다. 또한, 하부 표시판(31)은 화소 전극(PE) 상에 배치되며, 일 실시예로 폴리이미드 등으로 형성되는 하부 배향막을 더 포함할 수 있다.
다음으로, 상부 표시판(33)에 대해 설명하기로 한다.
상부 기판(480)은 하부 기판(410)과 대향되도록 배치될 수 있다. 상부 기판(480)은 투명한 유리 또는 플라스틱 등으로 형성될 수 있으며, 일 실시예로 하부 기판(410)과 동일한 재질로 형성될 수 있다.
상부 기판(480) 상에는 화소 영역 외의 영역에 광이 투과되는 것을 차단시키는 블랙 매트릭스(BM: Black matrix)가 배치될 수 있다. 블랙 매트릭스(BM)는 일 실시예로 유기물 또는 크롬을 포함하는 금속성 물질로 형성될 수 있다.
상부 기판(480) 및 블랙 매트릭스(BM) 상에는 컬러 필터(CF)가 배치될 수 있다. 컬러 필터(CF)는 레드(red), 그린(green) 및 블루(blue)의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있으나, 이에 제한되는 것은 아니다. 컬러 필터(CF)는 하부 표시판(31)에 배치될 수도 있다.
컬러 필터(CF) 상에는 오버코트층(OC)이 배치될 수 있다. 오버코트층(OC)은 절연 물질로 형성될 수 있으며, 공통 전극(490)에 대해 평탄성을 제공한다. 오버코트층(OC)은 경우에 따라 생략될 수도 있다.
공통 전극(490)은 오버코트층(OC) 상에 배치될 수 있다. 공통 전극(490)은 화소 전극(PE)과 중첩되도록 배치될 수 있다. 공통 전극(490)은 일 실시예로, 상부 기판(480) 상에 전면적으로 형성될 수 있다. 또한, 공통 전극(490)은 복수의 슬릿을 포함할 수도 있다. 공통 전극(490)은 ITO 및 IZO 등의 투명 도전 물질이나, 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 형성될 수 있다. 한편, 공통 전극(490)은 하부 표시판(31)에 배치될 수도 있다. 이 경우, 화소 전극(PE)과 공통 전극(490)은 하부 기판(410)에 대해 수직 방향으로 중첩되거나, 또는 수평 방향으로 중첩됨에 따라, 프린지 필드를 형성할 수 있다.
도면에는 도시하지 않았으나, 상부 표시판(33)은 공통 전극(490) 상에 배치되며, 일 실시예로 폴리이미드 등으로 형성되는 상부 배향막을 더 포함할 수 있다.
이하, 공통 전압 라인(VCOML)과 제1 검사 라인(170a_7)의 제2 연결 라인(170a2_7) 간의 중첩 구조에 대해 도 24을 참조하여 보다 상세히 설명하기로 한다.
도 24은 도 21에 도시한 Ⅲ2-Ⅲ2'선을 따라 자른 단면도이다.
도 24을 참조하면, 제1 검사 라인(170a_7)의 제2 연결 라인(170a2_7)은 하부 기판(410) 상에 배치될 수 있다. 즉, 제1 검사 라인(170a_7)의 제2 연결 라인(170a2_7)은 전술한 게이트 전극(GE2)을 포함하는 게이트 도전체와 동일 층에 배치될 수 있다. 또한, 제1 검사 라인(170a_7)의 제2 연결 라인(170a2_7)은 게이트 도전체와 동일한 마스크 공정을 통해 동시에 형성될 수 있다.
공통 전압 라인(VCOML)은 일 실시예로 저항성 접촉층(440) 상에 배치될 수 있다. 즉, 공통 전압 라인(VCOML)은 데이터 라인(DL), 소스 전극(SE2) 및 드레인 전극(DE2)과 동일 층에 배치될 수 있다. 공통 전압 라인(VCOML)은 일 실시예로, 반도체 패턴(430), 저항성 접촉층(440), 데이터 라인(DL), 소스 전극(SE2) 및 드레인 전극(DE2)을 포함하는 데이터 도전체와 동일한 마스크 공정을 통해 동시에 형성될 수 있다.
공통 전압 라인(VCOML)은 제1 검사 라인(170a_7)의 제2 연결 라인(170a2_7) 상에 배치되되, 적어도 일부가 중첩됨에 따라 제1 검사 라인(170a_7)의 제2 연결 라인(170a2_7)과 커패시터를 형성할 수 있다.
제1 검사 라인(170a_7)은 제1 연결 라인(170a1_7)으로부터 연장되는 제2 연결 라인(170a2_7)을 포함함으로써, 전체 제1 검사 라인(170a_7)의 저항 값을 증가시킬 수 있다. 나아가, 제1 검사 라인(170a_7)의 제2 연결 라인(170a2_7)은 공통 전압 라인(VCOML)과 적어도 일부가 중첩됨에 따라, 제1 검사 라인(170a_7)의 커패시터 용량을 증가시킬 수 있다.
이를 통해, 정전기 또는 큰 전하에 강건한 구조를 구현함으로써, 출력 범프부(132)에 유입될 수 있는 정전기 등을 최소화시킬 수 있다.
이상에서 본 발명의 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
110: 제1 기판;
120: 표시부;
130: 구동 집적회로;
140: 출력 패드부;
150: 복수의 입력 라인;
160: 복수의 출력 라인;
170a: 제1 검사 라인;
ELVDDL: 제1 구동 전압 라인;
ELVSSL: 제2 구동 전압 라인;
VCOML: 공통 전압 라인;

Claims (20)

  1. 복수의 화소부가 배치되는 표시 영역 및 상기 표시 영역과 인접하는 비표시 영역을 포함하는 제1 기판;
    상기 비표시 영역 상에 배치되며, 검사 패드 및 구동 전압 패드를 포함하는 출력 패드부;
    상기 비표시 영역 상에 배치되며, 검사 범프를 포함하는 구동 집적회로;
    상기 복수의 화소부 및 상기 구동 전압 패드와 전기적으로 연결되는 구동 전압 라인; 및
    제1 연결 라인과 제2 연결 라인을 갖는 검사 라인을 포함하되,
    상기 제1 연결 라인은 상기 검사 패드 및 상기 검사 범프와 전기적으로 연결되고,
    상기 제2 연결 라인은 상기 검사 범프에만 전기적으로 연결되며, 상기 구동 전압 라인과 부분적으로 중첩하고,
    상기 제2 연결 라인이 상기 구동 전압 라인과 중첩하는 영역에서 상기 구동 전압 라인과 상기 제2 연결 라인 사이에 커패시터가 형성되는 표시 장치.
  2. 제1항에 있어서,
    상기 구동 집적회로는 상기 출력 패드부와 전기적으로 연결되는 입력 범프부 및 상기 복수의 화소부와 전기적으로 연결되는 출력 범프부를 더 포함하고,
    상기 검사 범프는 상기 출력 범프부와 인접하게 배치되는 표시 장치.
  3. 제1항에 있어서,
    상기 제1 기판 상에서, 상기 제1 기판과 대향되는 제2 기판을 더 포함하고,
    상기 제2 기판은 유리 절연 기판인 표시 장치.
  4. 제1항에 있어서,
    상기 제1 기판 상에서, 상기 복수의 화소부를 덮도록 배치되는 봉지부를 더 포함하고,
    상기 봉지부는 유기층 및 무기층 중 적어도 하나를 포함하는 표시 장치.
  5. 제1항에 있어서,
    상기 구동 전압 라인은 제1 구동 전압을 제공받는 제1 구동 전압 라인 및 상기 제1 구동 전압보다 전압 레벨이 낮은 제2 구동 전압을 제공받는 제2 구동 전압 라인을 포함하는 표시 장치.
  6. 제5항에 있어서,
    상기 제2 연결 라인은 상기 제1 구동 전압 라인 및 상기 제2 구동 전압 라인 중 적어도 하나의 구동 전압 라인과 중첩되는 표시 장치.
  7. 제5항에 있어서,
    상기 복수의 화소부는 제1 스위칭 소자 및 상기 제1 스위칭 소자와 전기적으로 연결되는 유기 발광 소자를 포함하고,
    상기 제1 스위칭 소자는 상기 제1 구동 전압 라인과 전기적으로 연결되는 일 전극 및 상기 제2 구동 전압 라인과 전기적으로 연결되는 타 전극을 포함하며,
    상기 유기 발광 소자는 일 전극이 상기 제1 스위칭 소자의 타 전극과 전기적으로 연결되며, 타 전극이 상기 제2 구동 전압 라인과 전기적으로 연결되는 표시 장치.
  8. 제1항에 있어서,
    상기 복수의 화소부는 화소 전극, 상기 화소 전극과 용량 결합되는 공통 전극 및 상기 화소 전극과 상기 공통 전극 사이에 개재되는 액정층을 포함하고,
    상기 공통 전극은 상기 구동 전압 라인과 전기적으로 연결되는 표시 장치.
  9. 제1항에 있어서,
    상기 구동 전압 라인은 상기 검사 라인과 서로 다른 층에 배치되는 표시 장치.
  10. 제1항에 있어서,
    상기 제2 연결 라인은 구부러진 영역을 포함하는 표시 장치.
  11. 제1항에 있어서,
    상기 제1 기판은 상기 비표시 영역과 중첩되는 밴딩 영역을 더 포함하고,
    상기 제1 기판은 상기 밴딩 영역에 배치되는 가상의 밴딩 축을 중심으로 구부러지는 표시 장치.
  12. 제11항에 있어서,
    상기 밴딩 영역에 배치되는 연결 전극을 더 포함하고,
    상기 제2 연결 라인은 상기 연결 전극을 통해 서로 전기적으로 연결되는 제1 서브 라인 및 제2 서브 라인을 포함하는 표시 장치.
  13. 표시부를 갖는 표시 영역 및 상기 표시 영역과 인접하는 비표시 영역을 포함하는 제1 기판;
    상기 비표시 영역 상에 배치되며, 검사 패드를 포함하는 출력 패드부;
    상기 비표시 영역 상에서, 상기 출력 패드부 및 상기 표시부 사이에 배치되며, 검사 범프를 포함하는 구동 집적회로; 및
    상기 비표시 영역 상에 배치되며, 상기 구동 집적회로와 전기적으로 연결되는 검사 라인을 포함하고,
    상기 검사 라인은 제1 연결 라인과 제2 연결 라인을 포함하고,
    상기 제1 연결 라인은 상기 검사 패드 및 상기 검사 범프와 전기적으로 연결되고,
    상기 제2 연결 라인은 상기 검사 범프에만 전기적으로 연결되고, 상기 검사 범프로부터 상기 구동 집적회로와 상기 표시부 사이의 영역까지 연장되는 표시 장치.
  14. 제13항에 있어서,
    상기 제1 기판 상에 배치되되, 상기 표시부에 배치되는 복수의 화소부와 전기적으로 연결되는 구동 전압 라인을 더 포함하고,
    상기 출력 패드부는 상기 구동 전압 라인과 전기적으로 연결되는 구동 전압 패드를 더 포함하는 표시 장치.
  15. 제14항에 있어서,
    상기 제2 연결 라인은 상기 구동 전압 라인과 적어도 일부가 중첩되는 표시 장치.
  16. 제14항에 있어서,
    상기 구동 전압 라인은 제1 구동 전압이 제공되는 제1 구동 전압 라인 및 상기 제1 구동 전압과 전압 레벨이 상이한 제2 구동 전압이 제공되는 제2 구동 전압 라인을 포함하고,
    상기 제2 연결 라인은 상기 제1 구동 전압 라인 및 상기 제2 구동 전압 라인 중 적어도 하나와 중첩되는 표시 장치.
  17. 제14항에 있어서,
    상기 검사 라인은 상기 구동 전압 라인과 서로 다른 층에 배치되는 표시 장치.
  18. 제13항에 있어서,
    상기 구동 집적회로는 상기 표시부에 구동 신호를 제공하는 출력 범프부 및 상기 검사 라인과 전기적으로 연결되는 검사 범프를 더 포함하고,
    상기 검사 범프는 상기 출력 범프부와 인접하게 배치되는 표시 장치.
  19. 제13항에 있어서,
    상기 표시부를 덮도록 상기 제1 기판 상에 배치되는 봉지 부재를 더 포함하고,
    상기 봉지 부재는 유기층 및 무기층 중 적어도 하나를 포함하거나, 유리 절연 기판인 표시 장치.
  20. 제13항에 있어서,
    상기 제1 기판과 대향되는 제2 기판 및 상기 제1 기판과 상기 제2 기판 사이에 개재되는 액정층을 더 포함하는 표시 장치.
KR1020170091080A 2017-07-18 2017-07-18 표시 장치 KR102351977B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170091080A KR102351977B1 (ko) 2017-07-18 2017-07-18 표시 장치
US15/838,631 US10706753B2 (en) 2017-07-18 2017-12-12 Display device
EP18151552.9A EP3432062B1 (en) 2017-07-18 2018-01-15 Display device
CN201810203786.5A CN109273484B (zh) 2017-07-18 2018-03-13 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170091080A KR102351977B1 (ko) 2017-07-18 2017-07-18 표시 장치

Publications (2)

Publication Number Publication Date
KR20190009457A KR20190009457A (ko) 2019-01-29
KR102351977B1 true KR102351977B1 (ko) 2022-01-17

Family

ID=60990679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170091080A KR102351977B1 (ko) 2017-07-18 2017-07-18 표시 장치

Country Status (4)

Country Link
US (1) US10706753B2 (ko)
EP (1) EP3432062B1 (ko)
KR (1) KR102351977B1 (ko)
CN (1) CN109273484B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024043572A1 (ko) * 2022-08-26 2024-02-29 삼성디스플레이 주식회사 표시 장치

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019150438A1 (ja) * 2018-01-30 2019-08-08 シャープ株式会社 表示デバイス
KR20200110490A (ko) * 2019-03-13 2020-09-24 삼성디스플레이 주식회사 표시 장치
KR102656012B1 (ko) 2019-03-19 2024-04-11 삼성전자주식회사 Led 디스플레이 패널 및 수리 방법.
CN110148592B (zh) * 2019-05-21 2020-12-11 上海天马有机发光显示技术有限公司 一种显示面板、包含其的显示装置
KR20200138544A (ko) 2019-05-31 2020-12-10 삼성디스플레이 주식회사 표시 장치
KR20200145964A (ko) * 2019-06-21 2020-12-31 삼성디스플레이 주식회사 표시 장치
KR20210099233A (ko) * 2020-02-03 2021-08-12 삼성디스플레이 주식회사 표시 장치
US11893913B2 (en) * 2020-04-15 2024-02-06 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, display panel and display device
KR20210130333A (ko) * 2020-04-21 2021-11-01 삼성디스플레이 주식회사 표시장치 및 그 검사방법
CN111798795A (zh) * 2020-06-30 2020-10-20 云谷（固安）科技有限公司 一种显示装置
KR20220007799A (ko) 2020-07-10 2022-01-19 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
KR20220037534A (ko) 2020-09-17 2022-03-25 삼성디스플레이 주식회사 표시 장치
KR20220051050A (ko) * 2020-10-16 2022-04-26 삼성디스플레이 주식회사 전자장치 및 이의 검사방법
KR20220060621A (ko) 2020-11-04 2022-05-12 삼성디스플레이 주식회사 표시 장치
KR20220115707A (ko) * 2021-02-09 2022-08-18 삼성디스플레이 주식회사 전자 장치 및 전자 장치 검사 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030090448A1 (en) * 2001-10-30 2003-05-15 Makoto Tsumura Liquid crystal display apparatus
US20100052713A1 (en) * 2008-08-26 2010-03-04 Epson Imaging Devices Corporation Display device and test probe for testing display device
US20160179229A1 (en) * 2014-12-22 2016-06-23 Lg Display Co., Ltd. Flexible Organic Light Emitting Diode Display Device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3833124B2 (ja) * 2002-02-19 2006-10-11 セイコーインスツル株式会社 表示装置
KR100870663B1 (ko) 2002-06-28 2008-11-26 엘지디스플레이 주식회사 Ｃｏｇ 방식 액정표시패널의 정전기 보호장치
JP4142029B2 (ja) * 2004-05-07 2008-08-27 セイコーエプソン株式会社 電気光学装置および電子機器
KR101090255B1 (ko) * 2004-11-16 2011-12-06 삼성전자주식회사 표시 장치용 표시판 및 표시 장치의 검사 방법
JP4353171B2 (ja) * 2005-02-02 2009-10-28 セイコーエプソン株式会社 電子機器、光学パネル、検査プローブ、光学パネルの検査装置、光学パネルの検査方法
JP4662339B2 (ja) * 2005-02-04 2011-03-30 エプソンイメージングデバイス株式会社 液晶表示パネル
KR20070077988A (ko) 2006-01-25 2007-07-30 삼성전자주식회사 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 패널
KR101033463B1 (ko) 2008-06-13 2011-05-09 엘지디스플레이 주식회사 액정표시장치용 어레이 기판
US8593061B2 (en) * 2009-08-25 2013-11-26 Seiko Epson Corporation Electro-optical device and electronic apparatus
KR101749161B1 (ko) * 2010-12-29 2017-06-21 삼성디스플레이 주식회사 표시 패널 및 이를 구비한 표시 장치
JP6051011B2 (ja) * 2012-10-22 2016-12-21 株式会社ジャパンディスプレイ 液晶表示装置およびその製造方法
JP6402884B2 (ja) * 2012-12-21 2018-10-10 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 タッチセンサ装置、電子機器、位置算出方法及び位置算出プログラム
KR102018733B1 (ko) * 2013-06-13 2019-09-06 삼성디스플레이 주식회사 플렉서블 표시장치
KR102271167B1 (ko) 2014-09-23 2021-07-01 삼성디스플레이 주식회사 소스 드라이브 집적회로 및 그를 포함한 표시장치
US20160172428A1 (en) * 2014-12-11 2016-06-16 Lg Display Co., Ltd. Flexible display device with corrosion resistant printed circuit film
CN105609049B (zh) * 2015-12-31 2017-07-21 京东方科技集团股份有限公司 显示驱动电路、阵列基板、电路驱动方法和显示装置
JP6603608B2 (ja) * 2016-03-31 2019-11-06 株式会社ジャパンディスプレイ 表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030090448A1 (en) * 2001-10-30 2003-05-15 Makoto Tsumura Liquid crystal display apparatus
US20100052713A1 (en) * 2008-08-26 2010-03-04 Epson Imaging Devices Corporation Display device and test probe for testing display device
US20160179229A1 (en) * 2014-12-22 2016-06-23 Lg Display Co., Ltd. Flexible Organic Light Emitting Diode Display Device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024043572A1 (ko) * 2022-08-26 2024-02-29 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20190027076A1 (en) 2019-01-24
EP3432062A1 (en) 2019-01-23
KR20190009457A (ko) 2019-01-29
US10706753B2 (en) 2020-07-07
CN109273484B (zh) 2023-08-08
CN109273484A (zh) 2019-01-25
EP3432062B1 (en) 2019-06-26

Similar Documents

Publication Publication Date Title
KR102351977B1 (ko) 표시 장치
US10304921B2 (en) Display device
KR102426607B1 (ko) 표시 장치
KR102578806B1 (ko) 터치형 표시패널 및 그의 쇼트 리페어 방법
EP3163621B1 (en) Organic light emitting display device
US11653531B2 (en) Transparent display device having display area including transmissive area and non-transmissive area
KR102601293B1 (ko) 표시 장치, 표시 장치의 검사 장치 및 표시 장치의 검사 방법
KR102591761B1 (ko) 플렉서블 표시 장치
CN113010048A (zh) 显示设备
KR20200117101A (ko) 표시 장치
KR20210032615A (ko) 표시 장치
CN114664895A (zh) 透明显示装置
CN113270444A (zh) 显示装置
US11822744B2 (en) Display device
KR20210107189A (ko) 표시 장치
KR20210057856A (ko) 표시 장치
US11614832B2 (en) Display device
US20230006174A1 (en) Display panel and display apparatus
US20230240107A1 (en) Display device
US20230209874A1 (en) Top emission type electroluminescence display having micro-cavity structure
KR20220096122A (ko) 플렉서블 표시 장치
KR20220094975A (ko) 표시장치
KR20230019345A (ko) 표시 패널 및 표시 장치
KR20240048172A (ko) 표시 장치
CN115696967A (zh) 透明显示装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant