KR20220094975A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20220094975A
KR20220094975A KR1020200186744A KR20200186744A KR20220094975A KR 20220094975 A KR20220094975 A KR 20220094975A KR 1020200186744 A KR1020200186744 A KR 1020200186744A KR 20200186744 A KR20200186744 A KR 20200186744A KR 20220094975 A KR20220094975 A KR 20220094975A
Authority
KR
South Korea
Prior art keywords
layer
electrode
display area
disposed
gate
Prior art date
Application number
KR1020200186744A
Other languages
English (en)
Inventor
조보은
강민지
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200186744A priority Critical patent/KR20220094975A/ko
Publication of KR20220094975A publication Critical patent/KR20220094975A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/3276—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/3225—
    • H01L27/3262—
    • H01L51/5253—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 명세서의 실시예에 따른 표시장치는, 표시장치의 홀 주변 영역에서 발생되는 크랙 및/또는 막 들뜸을 감지하는 감지전극을 포함한다.

Description

표시장치{DISPLAY APPARATUS}
본 명세서는 표시장치에 관한 것으로서, 보다 상세하게는 표시 영역 내의 홀 주변 영역에서 발생되는 크랙을 감지할 수 있는 표시장치에 관한 것이다.
TV, 모니터, 스마트폰, 태블릿 PC, 및 노트북 등에서 영상을 표시하는 표시장치는, 다양한 방식과 형태가 사용되고 있다.
표시장치 중 현재까지 이용되고 있는 액정 표시장치(Liquid Crystal Display Apparatus; LCD)에 이어, 유기발광 표시장치(Organic Light Emitting Display Apparatus; OLED)의 적용 범위가 점차 확대되고 있다.
표시장치는 영상을 구현하기 위하여 복수의 발광소자 또는 액정과, 각각의 발광소자 또는 액정의 동작을 개별적으로 제어하기 위한 박막 트랜지스터를 포함하여, 표시하고자 하는 영상을 기판 상에 표시하도록 한다.
표시장치 중 유기발광 표시장치는 화소를 구동하기 위한 박막 트랜지스터와 박막 트랜지스터로부터 신호를 인가 받아 빛을 발생시키는 발광소자를 포함한다.
발광소자는 발광층에 전압을 인가하는 에노드 전극과 공통전극을 인가하는 캐소드 전극을 포함하여 구성된다. 발광층은 에노드 전극과 캐소드 전극 사이에 배치되어, 에노드 전극으로부터 주입된 정공(hole)이 발광층으로 이동되고, 캐소드 전극으로부터 주입된 전자(electron)가 발광층으로 이동되어, 발광층에서 전자와 정공이 재결합하여 여기자(exciton)를 생성하게 된다. 여기자가 여기 상태에서 기저 상태로 변화됨에 따라, 발광층의 형광성 분자가 발광함으로써 화상을 형성하게 된다. 발광소자 상에는 봉지부가 배치된다. 봉지부는 발광소자에 산소 또는 수분이 침투되는 것을 방지하는 역할을 한다.
표시장치는 외형적인 크기 변화 없이, 카메라 또는 근접 센서 등의 광학장치를 추가한 복잡한 구조로 발전하고 있다. 이에 따라, 표시장치의 제조 공정도 복잡해지고 있으며, 표시장치의 제조 공정 중 크랙이 발생하거나 막 들뜸으로 인하여 수분이 침투하는 현상이 발생되고 있다.
크랙 또는 수분 침투는 시간이 지남에 따라 표시장치 내부로 진행되어 표시장치에 불량을 발생시킬 수 있다. 예를 들어, 신호 배선에 크랙이 생겨 단선되거나, 화소가 발광하지 않는 등의 여러 문제가 발생할 수 있다.
표시장치에 카메라 또는 근접 센서 등의 광학장치를 추가하기 위해서는, 표시장치와의 간섭이 발생하지 않도록, 표시장치의 하부 비표시 영역 또는 베젤 영역에 광학장치를 배치할 수 있다. 광학장치가 표시장치의 하부 비표시 영역 또는 베젤 영역에 배치되는 경우, 표시 영역의 크기는 변동이 없으나, 전체적인 표시장치의 크기가 커지게 되므로 디자인 측면에서 단점을 가지게 된다.
따라서, 표시장치의 크기 증가 없이, 광학장치를 추가하기 위해 표시 영역 내에 표시장치를 관통하는 홀을 형성하고, 홀과 대응되는 영역에 광학장치를 배치할 수 있다.
표시장치 내의 일정영역에 홀을 형성하는 과정에서 표시장치의 홀 주위에는 크랙 또는 막 들뜸이 발생될 수 있다.
크랙 또는 막 들뜸은 시간이 지날수록 크기가 커지는 특성을 가지고 있으므로, 크랙 또는 막 들뜸이 발생하여 표시 영역까지 진행되는 경우, 외부의 수분이 발광소자까지 이동될 수 있다. 유기물질로 구성된 발광소자가 수분과 접촉하는 경우, 발광소자는 쉽게 손상되므로, 발광 휘도가 저하되고, 시간이 지나면서 완전히 발광하지 않을 수 있다.
본 명세서는 표시장치의 홀 주변 영역에서 발생되는 크랙 또는 막 들뜸에 의한 수분 침투를 감지하여, 크랙 또는 수분 침투가 발생한 제품을 조기에 선별하여 수리를 하거나, 외부로 유출시키지 않는 것을 목적으로 한다.
본 명세서의 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 명세서의 실시예에 따른 표시장치는, 영상이 표시되는 표시 영역, 표시 영역을 둘러싸는 제1 비표시 영역, 및 표시 영역 내의 제2 비표시 영역을 포함하는 기판을 포함할 수 있다. 그리고, 표시 영역 상에 배치되는 복수의 게이트 배선과 복수의 데이터 배선, 복수의 게이트 배선과 복수의 데이터 배선에 연결되고, 액티브층, 게이트 전극, 제1 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터, 및 제2 비표시 영역 상에 배치되는 복수의 감지 전극을 포함하며, 복수의 게이트 배선 중 일부는 제2 비표시 영역에 배치되고, 복수의 감지 전극은 복수의 게이트 배선 중 일부와 연결될 수 있다.
본 명세서의 다른 실시예에 따른 표시장치는, 영상이 표시되는 표시 영역, 표시 영역을 둘러싸는 제1 비표시 영역, 및 표시 영역 내의 제2 비표시 영역을 포함하는 기판을 포함할 수 있다. 그리고, 표시 영역 상에 배치되는 복수의 게이트 배선과 복수의 데이터 배선, 복수의 게이트 배선과 복수의 데이터 배선에 연결되고, 액티브층, 게이트 전극, 제1 소스 전극, 및 드레인 전극을 포함하는 박막 트랜지스터, 및 제2 비표시 영역 내에 배치되는 복수의 감지 전극을 포함하며, 복수의 게이트 배선은 제2 비표시 영역 내에 연장되는, 복수의 하측 게이트 배선과 복수의 상측 게이트 배선을 포함하고, 복수의 감지 전극은 복수의 하측 게이트 배선 및 복수의 상측 게이트 배선 중 하나 이상으로 구성될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 명세서의 실시예에 의하면, 표시장치의 홀 주변 영역에서 발생되는 크랙 또는 막 들뜸에 의한 수분 침투를 감지하기 위한 감지전극을 구성하므로, 불량 유출을 방지하고, 제품 신뢰성을 향상시킬 수 있다.
본 명세서의 효과는 이상에서 언급한 효과에 제한되지 않으며, 언급되지 않은 또 다른 효과는 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 명세서의 실시예에 따른 표시장치의 단면도이다.
도 2는 본 명세서의 실시예에 따른 표시장치의 평면도이다.
도 3은 도 2의 I-I'선에 따른 단면도이다.
도 4는 도 2의 "A"영역을 확대한 평면도이다.
도 5a는 본 명세서의 실시예로, 도 4의 II-II'선에 따른 단면도이다.
도 5b는 본 명세서의 다른 실시예로, 도 4의 II-II'선에 따른 단면도이다.
도 6은 본 명세서의 다른 실시예로, 도 2의 "A"영역을 확대한 평면도이다.
도 7은 도 6의 III-III'선에 따른 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 제한되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
또한, 제1, 제2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성 요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
본 명세서의 표시장치는 유기발광 표시장치에 적용될 수 있으나, 이에 제한되지 않으며, LED 표시장치나 양자점 표시장치와 같은 다양한 표시장치에 적용될 수 있다.
이하에서는 도면을 참조하여 본 발명에 대해 설명하기로 한다.
도 1은 본 명세서의 실시예에 따른 표시장치의 단면도이다.
도 2는 본 명세서의 실시예에 따른 표시장치의 평면도이다.
도 1 및 도 2를 참조하면, 표시장치(100)는 기판(110), 박막 트랜지스터층(120), 발광소자층(130), 봉지부(140), 터치배선(150), 접착층(160), 및 전면부재(170)를 포함할 수 있다.
기판(110)은 표시장치(100)의 다른 구성 요소를 지지하기 위한 지지 부재로, 절연 물질로 이루어질 수 있다. 예를 들어, 기판(110)은 유리 또는 수지 등으로 이루어질 수 있다. 또한, 기판(110)은 고분자 또는 폴리이미드(Polyimide, PI) 등과 같은 플라스틱을 포함하여 이루어질 수도 있고, 유연성(flexibility)을 갖는 물질로 이루어질 수도 있다.
기판(110)은 표시 영역(AA), 제1 비표시 영역(NA1), 및 제2 비표시 영역(NA2)을 포함한다.
표시 영역(AA)은 영상을 표시하는 영역이다. 표시 영역(AA)에는 영상을 표시하기 위한 복수의 서브 화소 및 복수의 서브 화소를 구동하기 위한 구동 회로가 배치될 수 있다. 복수의 서브 화소 각각은 빛을 발광하는 개별 단위이며, 복수의 서브 화소 각각에는 후술할 발광소자(131)가 배치될 수 있다. 복수의 서브 화소는 적색 서브 화소, 녹색 서브 화소, 청색 서브 화소 및 백색 서브 화소를 포함할 수 있으나, 이에 제한되지 않는다. 구동 회로는 복수의 서브 화소를 구동하기 위한 다양한 박막 트랜지스터, 스토리지 커패시터 및 배선 등을 포함할 수 있다. 예를 들어, 구동 회로는 구동 박막 트랜지스터, 스위칭 박막 트랜지스터, 센싱 박막 트랜지스터, 스토리지 커패시터, 게이트 배선, 및 데이터 배선 등과 같은 다양한 구성 요소로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
제1 비표시 영역(NA1)은 표시 영역(AA)을 둘러싸는 영역일 수 있다. 제1 비표시 영역(NA1)은 영상이 표시되지 않는 영역이며, 표시 영역(AA)에 배치된 서브 화소를 구동하기 위한 다양한 배선, 및 구동부 등이 배치되는 영역이다. 예를 들어, 제1 비표시 영역(NA1)에는 게이트 구동부, 및 데이터 구동부가 배치될 수 있다. 구동부는 구동칩(chip)으로 형성하여 표시장치에 실장 되거나, GIP(gate driver in panel) 방식으로 표시장치 상에 직접 형성될 수 있다.
박막 트랜지스터층(120)은 기판(110) 상에 배치된다. 박막 트랜지스터층(120)은 복수의 절연층, 평탄화층 및 박막 트랜지스터(TFT)를 포함할 수 있다. 후술할 박막 트랜지스터(TFT)는 게이트 전극(GE), 액티브층(ACT), 소스 전극(SE), 및 드레인 전극(DE)을 포함할 수 있다.
발광소자층(130)은 박막 트랜지스터층(120) 상에 배치된다. 발광소자층(130)은 기판(110)의 표시 영역(AA)과 대응될 수 있다. 발광소자층(130)은 발광소자(131) 및 뱅크(132)를 포함한다. 발광소자(131)는 제1 전극(E1), 발광층(EL) 및 제2 전극(E2)을 포함할 수 있다. 발광소자(131)는 박막 트랜지스터(TFT)를 통해 제 1 전극(E1)으로 공급되는 데이터 신호에 의하여 발광할 수 있다. 발광소자층(130)에서 발생된 광은 전면부재(170)를 향하여 출사되거나, 반대 방향으로 출사될 수 있다.
봉지부(140)는 제1 기판(110) 상에서 박막 트랜지스터층(120) 및 발광소자층(130)을 커버하도록 배치된다. 봉지부(140)는 외부 충격으로부터 박막 트랜지스터층(120) 및 발광소자층(130)을 보호하고, 이들 층으로 산소 또는 수분이 침투하는 것을 방지한다. 봉지부(140)는 적어도 하나의 무기막 및 유기막을 포함할 수 있으며, 이에 한정되는 것은 아니다.
터치배선(150)은 봉지부(140) 상에 배치된다. 터치배선(150)은 표시장치(100)에 입력되는 터치 입력을 감지할 수 있다. 터치 입력은 사용자의 손가락 또는 터치 펜에 의한 입력일 수 있다. 터치배선(150)이 봉지부(140)의 전면에 직접 형성되므로, 터치배선(150)을 부착하기 위한 별도의 접착 부재가 생략될 수 있다. 터치배선(150)은 제1 터치배선과 제2 터치배선을 포함할 수 있다. 제1 터치배선과 제2 터치배선은 메탈 메쉬 구조를 가질 수 있다.
접착층(160)은 터치배선(150) 상에 배치된다. 접착층(160)은 박막 트랜지스터층(120), 발광소자층(130), 봉지부(140), 및 터치배선(150)이 배치된 기판(110)의 전면을 전면부재(170)에 접착할 수 있다. 접착층(160)은 투명한 접착 레진층(optically clear resin layer, OCR) 또는 투명한 접착 레진 필름(optically clear adhesive film, OCA)일 수 있다.
전면부재(170)는 접착층(160)에 의해 기판(110) 상부에 배치된다. 전면부재(170)는 기판(110)을 덮는 커버 글래스 또는 커버 윈도우일 수 있다. 전면부재(170)는 영상을 표시하는 영역과 중첩되므로, 영상을 투과할 수 있는 투명 플라스틱 재질, 투명 글라스 재질, 또는 봉지 필름(보호 필름)일 수 있다. 전면부재(170)의 하부에는 제1 비표시 영역(NA1)의 시인을 방지하기 위한 블랙 매트릭스가 배치될 수 있다.
제2 비표시 영역(NA2)은 표시 영역(AA) 내에 형성될 수 있다. 제2 비표시 영역(NA2)은 박막 트랜지스터(TFT) 및 발광소자(131)가 배치되지 않으며, 게이트 배선 및 데이터 배선이 배치되는 영역일 수 있다.
게이트 배선은 표시 영역(AA) 전체에 배치되며, 제2 비표시 영역(NA2)에 배치되는 복수의 하측 게이트 배선(182)과 복수의 상측 게이트 배선(188)을 포함할 수 있다.
데이터 배선은 표시 영역(AA) 전체에 배치되며, 제2 비표시 영역(NA2)에 배치되는 복수의 좌측 데이터 배선(190)과 복수의 우측 데이터 배선(195)을 포함할 수 있다.
제2 비표시 영역(NA2)은 홀(TH)을 포함할 수 있다. 홀(TH)은 기판(110), 박막 트랜지스터층(120), 발광소자층(130), 봉지부(140), 및 터치배선(150)를 관통하여 형성되며, 접착층(160)과 전면부재(170)는 관통하지 않을 수 있다. 홀(TH)은 표시장치(100) 상부의 외부 광을 표시장치(100) 하부에 배치된 카메라 또는 광학장치로 투과시키기 위해 형성할 수 있다.
예를 들면, 표시장치(100)의 제1 비표시 영역(NA1)이 감소됨에 따라, 카메라 또는 광학장치는 표시장치(100) 하부의 표시 영역(AA) 내에 배치되며, 카메라 또는 광학장치로 표시장치(100) 상부에 존재하는 외부 광을 수광하기 위해, 표시장치(100)의 일정영역을 레이저나 드릴을 사용하여 물리적으로 제거하여 홀(TH)을 형성할 수 있다.
따라서, 표시장치(100)의 홀(TH)은 카메라 또는 광학장치의 설치위치와 대응되도록 배치될 수 있으며, 표시장치(100)의 중앙, 측면, 상면, 및 하면 등에 자유롭게 형성할 수 있다. 도 2는 좌측면에 홀(TH)을 형성한 것으로 도시하였으나, 이에 한정되는 것은 아니다.
도 2를 참조하면, 표시장치(100)의 제1 비표시 영역(NA1) 좌측과 우측 영역에 제1 게이트 구동부(180)와 제2 게이트 구동부(181)가 GIP(gate driver in panel) 방식으로 형성될 수 있다.
제1 게이트 구동부(180)와 제2 게이트 구동부(181)는 게이트 신호를 생성하여 각각의 게이트 배선에 인가하는 복수의 스테이지(ST)를 포함할 수 있다.
각각의 게이트 배선의 일측은 제1 게이트 구동부(180)의 스테이지(ST)에 연결되고, 타측은 제2 게이트 구동부(181)의 스테이지(ST)에 연결될 수 있으며, 각각의 게이트 배선은 동일한 게이트 신호를 양측에서 인가 받을 수 있는 더블 피딩(double feeding) 방식이 적용될 수 있다. 각각의 게이트 배선이 동일한 게이트 신호를 양측에서 인가 받는 경우, 게이트 신호의 딜레이가 저감되고, 고속 구동을 구현할 수 있다.
게이트 배선에 크랙이 발생하거나 손상을 받게 되는 경우, 게이트 배선의 저항이 증가되므로, 박막 트랜지스터(TFT)에 인가되는 게이트 신호가 낮아지게 된다. 박막 트랜지스터(TFT)에 인가되는 게이트 신호가 낮아지는 경우, 게이트 배선을 따라 화소의 휘도가 저하되거나, 발광하지 않는 라인 결함이 발생할 수 있다.
예를 들어, 제2 비표시 영역(NA2)에 배치되는 하측 게이트 배선(182)과 상측 게이트 배선(188)에 라인 결함이 나타나는 경우, 홀(TH) 주변 영역에서 크랙이 발생된 것을 감지할 수 있다.
그리고, 표시장치(100)의 제1 비표시 영역(NA1) 하측에는 데이터 패드(197)가 배치될 수 있다. 데이터 패드(197)는 데이터 신호를 출력하는 데이터 구동부가 실장될 수 있다. 데이터 패드(197)는 데이터 배선에 연결되어, 데이터 구동부에서 출력되는 데이터 신호를 데이터 배선에 인가할 수 있다.
게이트 배선과 데이터 배선은 서브 화소를 구동하기 위한 박막 트랜지스터(TFT)에 연결될 수 있다. 박막 트랜지스터(TFT)를 포함하는 구동회로는 게이트 신호와 데이터 신호로 발광소자(131)를 구동하는 구동신호를 출력하고, 구동신호는 박막 트랜지스터(TFT)의 소스 전극에 연결된 발광소자(131)로 인가될 수 있다.
도 3은 도 2의 I-I'선에 따른 단면도이다. 도 3은 게이트 배선(182), 데이터 배선(196), 박막 트랜지스터(TFT), 발광소자(131), 및 봉지부(140)를 도시하는 단면도이다.
도 3을 참조하면, 박막 트랜지스터(TFT)의 소스 전극(SE)이 제1 소스 전극(SE1)과 제2 소스 전극(SE2)을 포함하는 구성으로, 본 명세서의 실시예가 이에 한정되는 것은 아니다. 소스 전극(SE)은 하나의 전극으로 구성될 수도 있다. 소스 전극과 드레인 전극은 박막 트랜지스터의 구동 방식에 따라 서로 변경될 수 있다. 본 명세서의 제1 소스 전극(SE1)과 제2 소스 전극(SE2)은 제1 드레인 전극과 제2 드레인 전극이 될 수도 있다.
도 3을 참조하면, 기판(110) 상에 박막 트랜지스터(TFT)가 배치되고, 기판(110)과 박막 트랜지스터(TFT) 사이에 버퍼층(121)이 배치될 수 있다. 버퍼층은 기판(110)을 통해 수분 또는 불순물이 침투되는 것을 방지할 수 있다. 버퍼층(121)은 예를 들어, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지는 않는다.
버퍼층(121) 상에 배치되는 박막 트랜지스터(TFT)는 액티브층(ACT), 게이트 전극(GE), 제1 소스 전극(SE1), 제2 소스 전극(SE2), 및 드레인 전극(DE)을 포함할 수 있다.
액티브층(ACT)은 버퍼층(121) 상에 배치된다. 액티브층(ACT)은 박막 트랜지스터(TFT) 구동 시 채널이 형성되는 영역이다. 액티브층(ACT)은 채널 영역, 소스 영역, 및 드레인 영역을 포함할 수 있다. 액티브층(ACT)은 산화물 반도체, 비정질 실리콘 또는 폴리 실리콘 등과 같은 반도체 물질로 이루어질 수 있으나, 이에 제한되지 않는다.
액티브층(ACT) 상에는 게이트 절연층(122)이 배치된다. 게이트 절연층(122)은 액티브층(ACT)과 게이트 전극(GE)을 절연시킬 수 있다. 게이트 절연층(122)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으며, 이에 제한되지는 않는다.
게이트 전극(GE), 복수의 하측 게이트 배선(182), 및 복수의 상측 게이트 배선(188)을 포함하는 게이트 배선은 게이트 절연층(122) 상에 배치된다. 도 3에서는 복수의 하측 게이트 배선(182)을 하나의 배선으로 도시하였다.
게이트 전극(GE)은 액티브층(ACT)의 채널 영역과 중첩하도록 게이트 절연층(122) 상에 배치된다. 게이트 전극(GE)과 게이트 배선은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이들의 합금으로 구성될 수 있으며, 이에 제한되는 것은 아니다.
게이트 전극(GE)과 게이트 배선 상에는 제1 층간 절연층(123), 제2 층간 절연층(124), 및 제3 층간 절연층(125)이 배치될 수 있다. 제1 층간 절연층(123), 제2 층간 절연층(124), 및 제3 층간 절연층(125)에는 제1 소스 전극(SE1)과 드레인 전극(DE) 각각이 액티브층(ACT)에 접속하기 위한 컨택홀이 형성된다. 제1 층간 절연층(123)은 무기물질인 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있고, 제2 층간 절연층(124)과 제3 층간 절연층(125)도 제1 층간 절연층(123)과 같은 무기 물질의 단일층 또는 복층으로 구성될 수 있으며, 이에 한정되는 것은 아니다. 제2 층간 절연층(124) 또는 제3 층간 절연층(125)은 폴리이미드(Polyimide) 또는 포토아크릴(Photo Acryl)과 같은 유기 물질의 단일층 또는 복층으로도 구성될 수 있으며, 이에 한정되는 것은 아니다.
제1 소스 전극(SE1), 드레인 전극(DE), 및 데이터 배선(196)은 제3 층간 절연층(125) 상에 배치될 수 있다. 제1 소스 전극(SE1) 및 드레인 전극(DE)은 게이트 절연층(122), 제1 층간 절연층(123), 제2 층간 절연층(124) 및 제3 층간 절연층(125)의 컨택홀을 통해 액티브층(ACT)과 전기적으로 연결된다. 제1 소스 전극(SE1), 드레인 전극(DE), 및 복수의 데이터 배선(196)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이들의 합금으로 구성될 수 있으며, 이에 한정되는 것은 아니다.
제1 소스 전극(SE1), 드레인 전극(DE), 및 데이터 배선(196) 상에는 제1 평탄화층(126)이 배치될 수 있다. 제1 평탄화층(126)은 기판(110)의 상부를 평탄화하는 절연층이다. 제1 평탄화층(126) 상에는 제2 소스 전극(SE2) 또는 발광소자(131)의 제1 전극(E1)이 배치될 수 있다. 제2 소스 전극(SE2)은 형성되지 않을 수도 있다. 제2 소스 전극(SE2)이 형성되지 않는 구조에서는 제2 평탄화층(127)도 형성되지 않을 수 있다.
제2 소스 전극(SE2)은 제1 평탄화층(126)의 컨택홀을 통해 제1 소스 전극(SE1)과 전기적으로 연결된다.
제1 소스 전극(SE1) 상에는 제2 평탄화층(127)이 배치될 수 있다. 제2 평탄화층(127)은 박막 트랜지스터(TFT) 및 박막 트랜지스터(TFT)와 동일 층에 배치되는 다양한 신호배선과 발광소자(131)의 거리를 증가시킬 수 있으므로, 신호 간섭을 감소시킬 수 있다.
제2 평탄화층(127)에는 제2 소스 전극(SE2)을 노출시키기 위한 컨택홀이 형성된다. 제1 평탄화층(126)과 제2 평탄화층(127)은 유기 물질로 이루어질 수 있다. 예를 들어, 제1 평탄화층(126)과 제2 평탄화층(127)은 폴리이미드(Polyimide) 또는 포토아크릴(Photo Acryl)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되는 것은 아니다.
박막 트랜지스터(TFT), 제1 층간 절연층(123), 제2 층간 절연층(124), 제3 층간 절연층(125), 제1 평탄화층(126), 및 제2 평탄화층(127)을 포함하여, 박막 트랜지스터층(120)을 구성할 수 있다.
발광소자층(130)은 제2 평탄화층(127) 상에 배치될 수 있다. 발광소자층(130)은 발광소자(131) 및 뱅크(132)를 포함할 수 있다.
발광소자(131)는 박막 트랜지스터(TFT)로부터 공급되는 데이터 신호에 의해 광이 출사되는 것을 조절할 수 있다. 발광소자(131)는 제1 전극(E1), 발광층(EL), 및 제2 전극(E2)을 포함한다. 여기서, 제1 전극(E1)은 에노드 전극이고, 제2 전극(E2)은 캐소드 전극일 수 있으나, 이에 한정되는 것은 아니다. 제1 전극(E1)은 캐소드 전극이고, 제2 전극(E2)은 에노드 전극일 수 있다.
표시장치(100)는 탑 에미션(Top Emission) 또는 바텀 에미션(Bottom Emission) 방식으로 구현될 수 있다. 탑 에미션 방식인 경우, 제1 전극(E1)의 하부에는 발광층(EL)에서 출사된 광을 제2 전극(E2) 측으로 반사시키기 위한 반사층이 배치될 수 있다. 예를 들어, 반사층은 알루미늄(Al) 또는 은(Ag)과 같은 반사성이 우수한 물질을 포함할 수 있으나, 이에 제한되지 않는다. 바텀 에미션 방식인 경우, 제1 전극(E1)은 투명 도전성 물질로만 이루어질 수 있다. 이하에서는 본 명세서의 실시예에 따른 표시장치(100)가 탑 에미션 방식인 것으로 가정하여 설명하기로 한다.
제1 전극(E1)은 제2 평탄화층(127) 상에 배치된다. 제1 전극(E1)은 복수의 서브 화소 각각과 대응될 수 있다. 제1 전극(E1)은 제2 평탄화층(127)에 형성된 컨택홀을 통해 박막 트랜지스터(TFT)의 제2 소스 전극(SE2)과 전기적으로 연결될 수 있다. 제2 소스 전극(SE2)이 형성되지 않는 구조인 경우, 제1 전극(E1)은 제1 평탄화층(126) 상에서 제1 소스 전극(SE1)에 전기적으로 연결될 수 있다.
제1 전극(E1)은 발광층(EL)에 정공을 공급하기 위하여 일함수가 높은 도전성 물질로 이루어질 수 있다. 예를 들어, 제1 전극(E1)은 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zinc Oxide, IZO) 등과 같은 투명 도전성 물질로 형성될 수 있으나, 이에 한정되는 것은 아니다.
제1 전극(E1) 및 평탄화층(126) 상에는 뱅크(132)가 배치된다. 뱅크(132)는 제 1 전극(E1)의 가운데 부분은 노출하고, 가장자리는 덮도록 평탄화층(126) 상에 형성될 수 있다. 뱅크(132)는 복수의 서브 화소를 구분하기 위해, 복수의 서브 화소 사이에 배치된 절연층일 수 있다. 뱅크(132)는 유기 절연 물질일 수 있다. 예를 들어, 뱅크(132)는 폴리이미드(polyimide), 아크릴(acryl) 또는 벤조사이클로부텐(benzocyclobutene, BCB)계 수지로 이루어질 수 있으며, 이에 제한되는 것은 아니다.
발광층(EL)은 제1 전극(E1) 및 뱅크(132) 상에 배치될 수 있다. 발광층(EL)은 기판(110)의 전면에 걸쳐서 형성되거나, 제1 전극(E1) 상에 각각 분리되어 형성될 수 있다. 발광층(EL)은 복수의 서브 화소에 공통적으로 형성되는 공통층일 수 있다. 발광층(EL)은 특정 색의 광을 발광하기 위한 유기층일 수 있다. 발광층(EL)은 정공 수송층, 정공 주입층, 정공 저지층, 전자 주입층, 전자 저지층, 및 전자 수송층 등과 같은 다양한 층을 더 포함할 수 있다.
제2 전극(E2)은 발광층(EL) 상에 배치된다. 제2 전극(E2)은 기판(110)의 전면에 걸쳐서 하나의 층으로 형성될 수 있다. 즉, 제2 전극(E2)은 복수의 서브 화소에 공통적으로 형성되는 공통층일 수 있다. 제2 전극(E2)은 발광층(EL)으로 전자를 공급하므로, 일함수가 낮은 도전성 물질로 이루어질 수 있다. 제2 전극(E2)은 예를 들어, 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zin Oxide, IZO) 등과 같은 투명 도전성 물질, MgAg와 같은 금속 합금이나 이테르븀(Yb) 합금 등으로 형성될 수 있고, 금속 도핑층이 더 포함될 수도 있으며, 이에 제한되는 것은 아니다.
봉지부(140)는 발광소자층(130) 상에 배치된다. 봉지부(140)는 표시장치(100)의 외부에서 침투하는 수분 등으로부터 발광소자(131)를 보호한다. 봉지부(140)는 제1 봉지층(141), 이물 커버층(142), 및 제2 봉지층(143)을 포함한다.
제1 봉지층(141)은 제2 전극(E2) 상에 배치되어 수분이나 산소의 침투를 방지할 수 있다. 제1 봉지층(141)은 질화 실리콘(SiNx), 산질화 실리콘(SiNxOy) 또는 산화알루미늄(AlyOz) 등과 같은 무기물로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
이물 커버층(142)은 제1 봉지층(141) 상에 배치되어 표면을 평탄화한다. 이물 커버층(142)은 제조 공정 상 발생할 수 있는 이물 또는 파티클을 커버할 수 있다. 이물 커버층(142)은 유기물, 예를 들어, 실리콘옥시카본(SiOxCz), 아크릴 또는 에폭시 계열의 수지 등으로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
제2 봉지층(143)은 이물 커버층(142) 상에 배치되고, 제1 봉지층(141)과 같이 수분이나 산소의 침투를 방지할 수 있다. 제2 봉지층(143)과 제1 봉지층(141)은 이물 커버층(142)을 밀봉하도록 형성될 수 있다. 따라서, 제2 봉지층(143)에 의하여 발광소자(131)로 침투하는 수분이나 산소가 더 감소될 수 있다. 제2 봉지층(143)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiNxOy) 또는 산화알루미늄(AlyOz) 등과 같은 무기물로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
도 4는 도 2의 "A"영역을 확대한 평면도이다.
도 4를 참조하면, 게이트 배선과 데이터 배선 중 제2 비표시 영역(NA2)에 배치되는 복수의 하측 게이트 배선(182), 복수의 상측 게이트 배선(188), 복수의 좌측 데이터 배선(190), 및 복수의 우측 데이터 배선(195)은 홀(TH) 주변 영역에서, 홀(TH)을 둘러싸는 반원형의 형태로 배치되어 연장될 수 있다.
복수의 하측 게이트 배선(182)은 홀(TH)의 하측 반원형을 따라 배치되어 연장될 수 있고, 복수의 상측 게이트 배선(188)은 홀(TH)의 상측 반원형을 따라 배치되어 연장될 수 있다.
홀(TH)과 게이트 배선 또는 데이터 배선 사이에는 복수의 댐(DM)이 배치될 수 있다. 복수의 댐(DM)은 제1 댐(DM1), 제2 댐(DM2), 제3 댐(DM3), 제4 댐(DM4), 및 제5 댐(DM5)을 포함할 수 있다. 복수의 댐(DM)은 홀(TH)의 외곽 또는 주변을 둘러싸는 폐곡선 형상으로 형성될 수 있다. 복수의 댐(DM)은 봉지부(140)의 이물 커버층(142)이 홀(TH)로 흘러 넘치는 것을 방지하고, 외부의 수분이 표시 영역(AA)으로 침투하는 것을 방지할 수 있다.
제2 비표시 영역(NA2) 내의 홀(TH) 주변 영역에는 감지전극이 배치될 수 있다. 감지전극은 제1 비표시 영역(NA2)의 주변을 따라 배치될 수 있다. 감지전극은 홀(TH)을 형성하는 공정 중에 발생하는 크랙이나, 봉지부(140)의 들뜸에 의해 침투하는 수분을 감지할 수 있다.
감지전극은 홀(TH)의 하측에 배치되는 제1 감지전극(184)과 홀(TH)의 상측에 배치되는 제2 감지전극(187)을 포함할 수 있다. 제1 감지전극(184)과 제2 감지전극(187)은 크랙과 봉지부(140)의 들뜸을 고려하여, 게이트 전극(GE), 제1 소스 전극(SE1), 및 제2 소스 전극(SE2) 중 하나 이상과 동일 층에 배치할 수 있다.
크랙과 봉지부(140)의 들뜸은 박막 트랜지스터층(120) 및 봉지부(140)와 접촉하고 있는 면에서 발생될 가능성이 높으므로, 제1 감지전극(184)과 제2 감지전극(187)은 봉지부(140)와 접촉하며, 박막 트랜지스터층(20)의 구성요소로 형성될 수 있다. 또한, 제1 감지전극(184)과 제2 감지전극(187)은 감지 신호를 용이하게 인가할 수 있는 전극 또는 배선으로 형성할 수 있다.
복수의 댐(DM) 상에 배치되는 제1 소스 전극(SE1)이 단선된 발광층(EL)과 함께 봉지부(140)와 접촉하고 있으며, 게이트 배선을 통한 감지 신호의 인가가 용이하므로, 제1 감지전극(184)과 제2 감지전극(187)을 제1 소스 전극(SE1)과 동일 층에 배치하여 크랙과 수분 침투를 감지할 수 있다. 또는, 단선된 발광층(EL)과 함께 봉지부(140)에 접촉하는 제2 소스 전극(SE2)으로 제3 감지 전극(185)을 배치하여, 크랙과 수분 침투를 감지할 수 있다.
또는, 감지전극을 발광소자층(130)의 제1 전극(E1) 또는 제2 전극(E2)과 동일 층에 배치하여 크랙과 들뜸을 감지할 수 있다. 제1 전극(E1) 또는 제2 전극(E2)은 복수의 댐(DM)에서의 수분 침투를 방지하기 위한 전극 단선구조가 적용되어 있으므로, 제1 전극(E1) 또는 제2 전극(E2)을 제1 소스 전극(SE1) 또는 제2 소스 전극(SE2)에 연결시켜, 제1 전극(E1) 또는 제2 전극(E2)을 감지전극으로 사용할 수 있다.
제1 소스 전극(SE1)과 동일 층에 형성된 제1 감지전극(184)과 제2 감지전극(187)에 감지 신호를 인가하기 위해서 전체 게이트 배선 중 제2 비표시 영역(NA2)에 배치되는 게이트 배선을 이용할 수 있다. 예를 들면, 제1 감지전극(184)과 제2 감지전극(187)은 제2 비표시 영역(NA2)에 배치되는 복수의 게이트 배선 중 일부와 연결될 수 있다.
예를 들면, 제2 비표시 영역(NA2)에 배치되는 복수의 하측 게이트 배선(182)의 가장 상측에 배치된 제1 게이트 배선(183)과, 복수의 상측 게이트 배선(188)의 가장 하측에 배치된 제2 게이트 배선(186)을 복수의 댐(DM) 영역까지 연장하고, 제1 소스 전극(SE1)과 동일 층에 형성된 제1 감지전극(184)과 제2 감지전극(187)에 각각 연결할 수 있다.
제1 게이트 배선(183)과 제2 게이트 배선(186)을 제1 감지전극(184)과 제2 감지전극(187)에 각각 연결하기 위해서는 제1 층간 절연층(123), 제2 층간 절연층(124), 및 제3 층간 절연층(125)에 컨택홀을 형성하여 연결할 수 있다.
그리고, 제2 소스 전극(SE2)과 동일 층에 제3 감지 전극(185)을 형성하는 경우, 제1 평탄화층(126)에 추가로 컨택홀을 형성하여, 제3 감지 전극(185)과 제1 소스 전극(SE1)을 연결시키고, 제1 소스 전극(SE1)을 제1 층간 절연층(123), 제2 층간 절연층(124), 및 제3 층간 절연층(125)에 컨택홀을 형성하여, 제1 게이트 배선(183)에 연결할 수 있다. 제3 감지 전극(185)은 홀(TH)의 상측과 하측에 배치될 수 있다.
제1 감지 전극(184), 제2 감지 전극(187), 및 제3 감지 전극(185) 중 하나 이상을 홀(TH) 주변 영역에 구성하므로, 정밀하고 신속하게 크랙 또는 수분 침투를 감지할 수 있다.
제1 감지전극(184)과 제2 감지전극(187)에 연결된 제1 게이트 배선(183)과, 제2 게이트 배선(186)은 제1 게이트 구동부(180)의 스테이지(ST)와 제2 게이트 구동부(181)의 스테이지(ST)에 연결되어, 게이트 신호를 인가 받을 수 있다.
제1 감지전극(184)과 제2 감지전극(187)에 연결된 제1 게이트 배선(183)과 제2 게이트 배선(186)에 게이트 신호를 인가하여, 크랙 또는 수분 침투를 감지할 수 있다. 이 경우, 제1 게이트 배선(183)과 제2 게이트 배선(186)을 따라 화소의 휘도가 저하되거나 발광하지 않는 라인 결함이 발생하는 것으로, 크랙 또는 수분이 침투한 것을 감지할 수 있다.
또는, 제1 게이트 배선(183)과 제2 게이트 배선(186)을 별도의 감지패드에 연결하여, 감지 신호를 인가 받을 수 있다. 감지패드에는 감지 구동부가 연결되어, 감지 신호를 입력하고, 입력된 감지 신호는 제1 감지전극(184)과 제2 감지전극(187)을 거쳐 다시 감지 구동부로 출력하게 된다. 감지 구동부는 입력되는 감지 신호와 출력되는 감지 신호를 비교하여 크랙 또는 수분이 침투한 것을 감지할 수 있다.
예를 들면, 감지 구동부는 입력되는 감지 신호의 전압 값 및 출력되는 감지 신호의 전압 값을 비교하여 제1 감지전극(184)과 제2 감지전극(187)의 저항을 측정하는 논리 회로를 포함할 수 있고, 저항 값의 변화로 크랙 또는 수분이 침투한 것을 감지할 수 있다. 또는, 감지 구동부는 제1 감지전극(184)과 제2 감지전극(187)에 일정한 전압이 유지될 수 있도록 감지 신호를 인가하고, 크랙 또는 수분 침투에 의해 제1 감지전극(184)과 제2 감지전극(187)에 저항이 상승할 경우, 일정한 전압을 유지하기 위해 인가되는 전압을 높이게 되며, 인가되는 전압의 변화를 감지하여, 크랙을 감지할 수 있다. 크랙 감지 방법은 이에 한정되는 것은 아니다.
도 5a는 본 명세서의 실시예로, 도 4의 II-II'선에 따른 단면도이다.
도 5a는 제2 비표시 영역(NA2)의 홀(TH)에서 복수의 댐(DM)까지의 영역으로, 제1 감지 전극(184)의 배치구조를 도시한다.
도 5a를 참조하면, 제2 비표시 영역(NA2)에는 홀(TH), 복수의 댐(DM), 제1 게이트 배선(183), 및 제1 감지전극(184) 등을 포함할 수 있다. 제2 비표시 영역(NA2)은 홀(TH) 및 홀(TH)과 인접하는 주변 영역일 수 있다. 제2 비표시 영역(NA2)에는 주변을 따라 게이트 배선과 데이터 배선이 배치될 수 있다. 예를 들면, 제2 비표시 영역(NA2)의 둘레 또는 주변을 따라 게이트 배선과 데이터 배선이 배치될 수 있다.
홀(TH)은 기판(110), 박막 트랜지스터층(120), 발광소자층(130), 및 봉지부(140)를 관통하도록 형성될 수 있다. 홀(TH)은 카메라와 같은 광학장치와 대응되도록 형성될 수 있다. 홀(TH)에 의하여 표시장치(100) 상부의 광이 표시장치(100) 하부에 위치한 광학장치로 들어갈 수 있다.
복수의 댐(DM)은 홀(TH)의 외곽 또는 주변을 둘러싸도록 배치될 수 있다. 복수의 댐(DM)은 홀(TH)과 게이트 배선 및 데이터 배선 사이에 배치될 수 있다. 복수의 댐(DM)은 제1 댐(DM1), 제2 댐(DM2), 제3 댐(DM3), 제4 댐(DM4), 및 제5 댐(DM5)을 포함할 수 있다.
제1 댐(DM2), 제3 댐(DM3), 및 제5 댐(DM5)은 홀(TH)의 외곽 또는 주변을 둘러싸는 폐곡선 형상으로 형성될 수 있다. 제1 댐(DM2), 제3 댐(DM3), 및 제5 댐(DM5)은 각각 일정 거리 이격된 복수의 댐으로 구성될 수 있다. 도 5a에서는 제1 댐(DM2), 제3 댐(DM3), 및 제5 댐(DM5)이 3개씩 배치되어 구성된 것으로 도시되었으나, 이에 제한되지 않는다. 제1 댐(DM2)과 제3 댐(DM3) 사이에는 제2 댐(DM2)이 배치되고, 제3 댐(DM3)과 제5 댐(DM5) 사이에는 제4 댐(DM4)이 배치될 수 있다.
제1 댐(DM2), 제3 댐(DM3), 및 제5 댐(DM5)은 제3 층간 절연층(125)으로 이루어진 제1 층 및 제1 평탄화층(126)으로 이루어진 제2 층을 포함할 수 있다.
제1 댐(DM2), 제3 댐(DM3), 및 제5 댐(DM5)은 발광층(EL)을 통해 수분이 표시 영역(AA)으로 침투하는 것을 방지할 수 있다. 예를 들면, 수분 침투에 취약한 발광층(EL)은 제1 댐(DM2), 제3 댐(DM3), 및 제5 댐(DM5)에 의하여 단선(disconnection) 구조를 가질 수 있다. 제1 댐(DM2), 제3 댐(DM3), 및 제5 댐(DM5)의 제1 층의 상면은 제2 층의 하면 보다 작은 폭을 가질 수 있다. 이에, 제1 댐(DM2), 제3 댐(DM3), 및 제5 댐(DM5)의 상부에 배치되는 발광층(EL)은 제1 댐(DM2), 제3 댐(DM3), 및 제5 댐(DM5)에 의하여 연속되지 않고 단절될 수 있다. 발광층(EL) 상에는 제2 전극(E2)이 배치될 수 있으며, 발광층(EL) 상에는 제2 전극(E2)이 배치되는 경우, 발광층(EL) 상의 제2 전극(E2)도 발광층(EL)과 유사하게 단절된 구조를 가지고 발광층(EL)을 커버할 수 있다.
발광층(EL) 상의 제1 봉지층(141)은 단절된 발광층(EL) 또는 제2 전극(E2)을 완전히 커버하도록 배치될 수 있다. 따라서, 홀(TH)의 측면으로 노출된 발광층(EL)을 통해 수분이 침투하더라도, 제1 댐(DM2), 제3 댐(DM3), 및 제5 댐(DM5)에 의하여 침투된 수분이 표시 영역(AA)으로 이동되는 것이 방지될 수 있다. 또한, 제1 봉지층(141)이 단절된 발광층(EL) 또는 제2 전극(E2)을 완전히 커버하므로, 수분 침투가 더 방지될 수 있다.
그리고, 제2 댐(DM2) 및 제4 댐(DM4)은 홀(TH)의 외곽 또는 주변을 둘러싸는 폐곡선 형상으로 형성될 수 있다. 제2 댐(DM2) 및 제4 댐(DM4)은 제3 층간 절연층(125)으로 이루어진 제1 층(201), 제1 평탄화층(126)으로 이루어진 제2 층(202), 및 뱅크(132)로 이루어진 제3 층(203)을 포함할 수 있다. 제2 층(202)은 제1 층(201) 상에 있고, 제3 층(203)은 제2 층(202) 상에 배치될 수 있다.
제2 댐(DM2) 및 제4 댐(DM4)은 이물 커버층(142)이 홀(TH)로 흘러 넘치는 것을 방지할 수 있다. 이물 커버층(142)은 제4 댐(DM4)에 의하여 표시 영역(AA)으로부터 제4 댐(DM4)의 내측까지 형성될 수 있다. 제2 댐(DM2)은 제4 댐(DM4)에서 흘러 넘치는 이물 커버층(142)을 추가로 막기 위해 형성될 수 있다.
제4 댐(DM4)의 상부에서 제1 봉지층(141)과 제2 봉지층(143)은 서로 접촉할 수 있다. 예를 들면, 제4 댐(DM4)과 홀(TH) 사이에서 제1 봉지층(141)과 제2 봉지층(143)은 완전히 접촉할 수 있다. 이에, 홀(TH)을 통한 수분의 침투가 보다 효과적으로 방지될 수 있다.
제1 감지 전극(184)은 제4 댐(DM4)의 제1 층(201) 상에 형성될 수 있다. 제1 감지 전극(184)은 제4 댐(DM4)을 따라, 홀(TH)의 주변 영역에 형성될 수 있다. 제1 감지 전극(184)은 홀(TH)의 주변을 따라 배치될 수 있다.
제1 감지 전극(184)을 형성하기 위해 제4 댐(DM4)의 제2 층(202)과 제3 층(203)의 일부를 제거하여, 제1 감지 전극(184)이 배치될 영역을 형성할 수 있다.
제4 댐(DM4)의 제2 층(202)과 제3 층(203)의 일부를 제거하는 경우, 봉지부(140)가 제4 댐(DM4)의 제1 층(201) 상에 직접 형성되므로, 봉지부(140)의 바로 아래에 제1 감지 전극(184)을 배치할 수 있게 된다. 이에 따라, 제1 감지 전극(184)은 봉지부(140) 들뜸에 의한 불량을 정확하게 감지할 수 있게 된다.
제1 감지 전극(184)은 봉지부(140)의 들뜸으로 인한 수분 침투 경로인 발광층(EL)과 접촉하도록, 제1 소스 전극(SE1)과 동일 층에 동일한 물질로 형성될 수 있다. 복수의 댐(DM)에 발광층(EL)이 형성되지 않는 경우에도, 제1 감지 전극(184)은 봉지부(140)와 직접 접촉하므로, 봉지부(140)의 들뜸으로 인한 수분 침투를 감지할 수 있다.
또한, 제1 감지 전극(184)은 박막 트랜지스터층(120) 내에 배치되는 것으로, 박막 트랜지스터층(120)에 발생되는 크랙도 감지할 수 있다.
도 5a에서는 제1 감지 전극(184)을 제4 댐(DM4)에 배치된 것으로 나타내었으나, 수분 침투나 크랙 발생을 신속하게 감지하기 위해서, 제1 댐(DM)이나 제2 댐(DM)에 배치할 수도 있다. 제1 감지 전극(184)의 배치 위치는 이에 한정되는 것은 아니며, 제3 댐(DM3) 또는 제4 댐(DM4)을 포함한 복수의 댐(DM)에 하나 이상 배치될 수 있다.
도 5a에서는 제1 감지 전극(184)에 대해서 설명하였으나, 제2 감지 전극(187)에도 상술한 제1 감지 전극(184)의 구조를 동일하게 적용할 수 있다.
상술한 바와 같이, 제1 감지 전극(184)에 게이트 신호 또는 감지 신호를 인가하기 위해, 제1 게이트 배선(183)을 연결시킬 수 있다. 제1 게이트 배선(183)은 복수의 게이트 배선 중 하나를 제2 비표시 영역(NA2)의 제1 감지 전극(184)까지 연장시켜 연결시킬 수 있으며, 제1 게이트 배선(183)은 게이트 구동부(180,181) 또는 감지 구동부에 연결되어, 게이트 신호 또는 감지 신호를 제1 감지 전극(184)에 인가할 수 있다.
제3 감지 전극(185)에 감지 신호를 인가하기 위해, 제3 감지 전극(185)은 제2 층(202)의 컨택홀을 통해 제1 감지 전극(184)과 연결할 수 있다.
제3 감지 전극(185)을 배치하기 위해, 제4 댐(DM4)의 제3 층(203)의 일부를 제거할 수 있으며, 제3 감지 전극(185)도 수분의 침투 경로인 발광층(EL)에 접촉하도록 배치할 수 있다. 발광층(EL) 상부에는 봉지부(143)가 형성되므로, 봉지부(143)의 들뜸으로 인한 수분 침투를 감지할 수 있다.
제3 감지 전극(185)은 박막 트랜지스터층(120) 내에 배치되는 것으로, 박막 트랜지스터층(120)에 발생되는 크랙도 감지할 수 있다.
도 5b의 실시예에서 제1 감지 전극(184)은 제3 감지 전극(185)에 게이트 신호 또는 감지 신호를 인가하기 위해, 일측은 제3 감지 전극(185)에 연결되고, 타측은 제1 게이트 배선(183)에 연결될 수 있다.
제1 감지 전극(184)은 제4 댐(DM4)을 따라, 홀(TH)의 주변 영역에 배치되므로, 박막 트랜지스터층(120)에서 발생되는 크랙 또는 수분 침투를 제3 감지 전극(185)과 함께 이중으로 감지할 수 있다.
제3 감지 전극(185)과 제1 감지 전극(184)이 모두 홀(TH)의 주변 영역에 형성되는 경우, 수분 침투와 크랙을 더 정밀하게 감지할 수 있다.
제1 감지 전극(184) 또는 제3 감지 전극(185)에 게이트 신호 또는 감지 신호를 인가하기 위해서, 도 5a의 실시예와 동일하게 제1 게이트 배선(183)을 게이트 구동부(180,181) 또는 감지 구동부에 연결시킬 수 있다.
제3 감지 전극(185)도 제1 감지 전극(184) 및 제2 감지 전극(187)과 함께 상측 및 하측에 각각 배치될 수 있다.
도 6과 도 7은 본 명세서의 다른 실시예를 도시한 도면이다.
도 6은 도 2의 "A"영역을 확대한 평면도이고, 도 7은 도 6의 III-III'선에 따른 단면도이다.
도 6과 도 7을 참조하면, 본 실시예는 박막 트랜지스터(TFT)에 연결되는 복수의 게이트 배선으로, 제2 비표시 영역(NA2)에 발생하는 크랙 또는 수분 침투를 감지할 수 있다.
본 명세서의 실시예는 제1 소스 전극(SE1) 또는 제2 소스 전극(SE2)과 동일 층에 감지 전극을 형성하지 않고, 복수의 게이트 배선 중 제2 비표시 영역(NA2) 내에 연장되는, 복수의 하측 게이트 배선(182)과 복수의 상측 게이트 배선(188) 중 하나 이상을 복수의 감지 전극으로 구성할 수 있다.
복수의 게이트 배선 중 제2 비표시 영역(NA2)의 주변 또는 둘레를 따라 홀(TH) 주변 영역에 배치되는 복수의 하측 게이트 배선(182)과 복수의 상측 게이트 배선(188)은 게이트 구동부(180,181)에 연결되어 게이트 신호를 인가 받을 수 있다. 복수의 하측 게이트 배선(182)과 복수의 상측 게이트 배선(188)은 제2 비표시 영역(NA2)의 주변을 따라 배치될 수 있다.
홀(TH) 주변 영역에 크랙이 발생하여, 박막 트랜지스터층(120)에 전달되는 경우, 박막 트랜지스터층(120)에 포함되는 복수의 하측 게이트 배선(182)과 복수의 상측 게이트 배선(188)에도 손상을 받을 수 있다.
복수의 하측 게이트 배선(182)과 복수의 상측 게이트 배선(188)이 손상을 받는 경우, 복수의 하측 게이트 배선(182)과 복수의 상측 게이트 배선(188)의 저항이 증가되므로, 박막 트랜지스터(TFT)에 인가되는 게이트 신호가 낮아질 수 있다. 이로 인해, 손상된 게이트 배선을 포함하는 박막 트랜지스터(TFT)와 연결되어 있는 발광소자(131)의 휘도가 저하되거나 발광하지 않는 라인 결함이 발생할 수 있다.
따라서, 제2 비표시 영역(NA2)에 배치되는 복수의 하측 게이트 배선(182)과 복수의 상측 게이트 배선(188)에 라인 결함이 나타나는 경우, 홀(TH) 주변 영역에서 크랙이 발생된 것을 감지할 수 있다.
또는, 복수의 하측 게이트 배선(182)과 복수의 상측 게이트 배선(188)을 감지 구동부에 연결시켜, 감지 신호를 인가하는 방식을 적용할 수도 있다. 감지 구동부에 의해 크랙을 감지하는 방식은, 복수의 하측 게이트 배선(182)과 복수의 상측 게이트 배선(188)에 입력되는 감지 신호의 전압 값과, 복수의 하측 게이트 배선(182)과 복수의 상측 게이트 배선(188)을 거쳐 출력되는 감지 신호의 전압 값의 차이로 크랙을 감지할 수 있다.
복수의 하측 게이트 배선(182)과 복수의 상측 게이트 배선(188)을 감지 구동부에 연결시키는 경우, 복수의 하측 게이트 배선(182)과 복수의 상측 게이트 배선(188)은 게이트 배선의 기능을 할 수 없으므로, 게이트 배선을 추가로 구성할 수 있다.
그리고, 봉지부(140) 들뜸으로 인해 수분이 발광층(EL)에 침투하는 경우, 박막 트랜지스터(TFT)에 구동 신호를 인가하여도, 수분이 침투된 발광층(EL)에서는 출사되는 광의 휘도가 저하되거나, 발광하지 않는 결함이 발생할 수 있다. 따라서, 제2 비표시 영역(NA2)의 홀(TH) 주변 영역에서 발광 결함이 나타나는 경우, 홀(TH) 주변 영역에 수분이 침투된 것을 감지할 수 있다.
이와 같이, 감지전극을 추가하지 않더라도 크랙 또는 수분 침투를 감지할 수는 있다.
도 6과 도 7의 실시예는 복수의 댐(DM) 상에 연장되는 감지 전극과 감지 전극에 신호를 인가하기 위한 게이트 배선의 추가 없이, 크랙 또는 수분 침투를 감지할 수 있다. 본 명세서의 실시예에 따른 표시장치는 다음과 같이 설명될 수 있다.
본 명세서에 따른 표시장치는, 영상이 표시되는 표시 영역, 표시 영역을 둘러싸는 제1 비표시 영역, 및 표시 영역 내의 제2 비표시 영역을 갖는 기판을 포함할 수 있다. 그리고, 표시 영역 상에 배치되는 복수의 게이트 배선과 복수의 데이터 배선, 복수의 게이트 배선과 복수의 데이터 배선에 연결되고, 액티브층, 게이트 전극, 제1 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터, 및 제2 비표시 영역 상에 배치되는 복수의 감지 전극을 포함하며, 복수의 게이트 배선 중 일부는 제2 비표시 영역에 배치되고, 복수의 감지 전극은 제2 비표시 영역에 배치되는 복수의 게이트 배선 중 일부와 연결될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 복수의 감지 전극은 제1 감지 전극, 및 제1 감지 전극의 상측에 배치되는 제2 감지 전극을 포함하고, 복수의 게이트 배선은 제1 게이트 배선, 및 제1 게이트 배선의 상측에 배치되는 제2 게이트 배선을 포함하고, 제1 게이트 배선과 제2 게이트 배선은 제2 비표시 영역 내에 연장되어, 제1 감지 전극과 제2 감지 전극에 각각 연결될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제1 감지 전극과 제2 감지전극은 제2 비표시 영역의 주변을 따라 배치될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 복수의 감지 전극 중 하나 이상은 제1 소스 전극과 동일 층에 배치될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 박막 트랜지스터는 제1 소스 전극과 연결되는 제2 소스 전극을 더 포함하며, 복수의 감지 전극 중 하나 이상은 제2 소스 전극과 동일 층에 배치될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제2 비표시 영역에 배치되는 홀, 및 홀의 주변을 둘러싸는 복수의 댐을 더 포함하고, 복수의 댐 중 하나 이상은 제1 층, 제1 층 상에 있는 제2 층, 및 제2 층 상에 있는 제3 층을 포함하고, 복수의 감지 전극 중 하나 이상은 제1 층 및 제2 층 중 하나 이상의 층 상에 배치될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 홀과 대응되는 카메라 또는 광학장치를 더 포함할 수 있다.
본 명세서의 다른 실시예에 따른 표시장치는, 영상이 표시되는 표시 영역, 표시 영역을 둘러싸는 제1 비표시 영역, 및 표시 영역 내의 제2 비표시 영역을 갖는 기판을 포함할 수 있다. 그리고, 표시 영역 상에 배치되는 복수의 게이트 배선과 복수의 데이터 배선, 복수의 게이트 배선과 복수의 데이터 배선에 연결되고, 액티브층, 게이트 전극, 제1 소스 전극, 및 드레인 전극을 포함하는 박막 트랜지스터, 및 제2 비표시 영역 내에 배치되는 복수의 감지 전극을 포함하며, 복수의 게이트 배선은 제2 비표시 영역 내에 연장되는, 복수의 하측 게이트 배선과 복수의 상측 게이트 배선을 포함하고, 복수의 감지 전극은 복수의 하측 게이트 배선 및 복수의 상측 게이트 배선 중 하나 이상으로 구성될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 복수의 감지 전극은, 제1 소스 전극과 동일 층에 배치된 제1 감지 전극과 제2 감지 전극을 더 포함하며, 제1 감지 전극은 제2 비표시 영역 내에 연장된 복수의 하측 게이트 배선 중 일부와 연결되고, 제2 감지 전극은 제2 비표시 영역 내에 연장된 복수의 상측 게이트 배선 중 일부와 연결될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 박막 트랜지스터는 제1 소스 전극과 연결되는 제2 소스 전극을 더 포함하며, 복수의 감지 전극은 제2 소스 전극과 동일 층에 배치된 제3 감지 전극을 더 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 복수의 감지 전극은 제2 비표시 영역의 주변을 따라 배치될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시 장치 110: 기판
120: 박막 트랜지스터층 TFT: 박막 트랜지스터
121: 버퍼층 122: 게이트 절연층
123: 제1 층간 절연층 124: 제2 층간 절연층
125: 제3 층간 절연층 126: 제1 평탄화층
127: 제2 평탄화층 130: 발광소자층
131: 발광소자 132: 뱅크
140: 봉지부 141: 제1 봉지층
142: 이물 커버층 143: 제2 봉지층
150: 터치배선 160: 접착층
170: 전면부재 AA: 표시 영역
NA1, NA2: 비표시 영역 TH: 홀
ACT: 액티브층 GE: 게이트 전극
SE1: 제1 소스 전극 SE2: 제2 소스 전극
DE: 드레인 전극 E1: 제1 전극
EL: 발광층 E2: 제2 전극
180: 제1 게이트 구동부 181: 제2 게이트 구동부
182: 하측 게이트 배선 188: 상측 게이트 배선
183: 제1 게이트 배선 184: 제1 감지 전극
185: 제3 감지 전극 186: 제2 게이트 배선
187: 제2 감지 전극 189: 게이트 감지 전극
190: 좌측 데이터 배선 195: 우측 데이터 배선
197: 데이터 패드 TH: 홀
DM1, DM2, DM3, DM4, DM5: 댐 201: 제1 층
202: 제2 층 203: 제3 층

Claims (11)

  1. 영상이 표시되는 표시 영역, 상기 표시 영역을 둘러싸는 제1 비표시 영역, 및 상기 표시 영역 내의 제2 비표시 영역을 포함하는 기판;
    상기 표시 영역 상에 배치되는 복수의 게이트 배선과 복수의 데이터 배선;
    상기 복수의 게이트 배선과 상기 복수의 데이터 배선에 연결되고, 액티브층, 게이트 전극, 제1 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터; 및
    상기 제2 비표시 영역 상에 배치되는 복수의 감지 전극을 포함하며,
    상기 복수의 게이트 배선 중 일부는 상기 제2 비표시 영역에 배치되고,
    상기 복수의 감지 전극은 상기 제2 비표시 영역에 배치되는 상기 복수의 게이트 배선 중 일부와 연결되는, 표시장치.
  2. 제1 항에 있어서,
    상기 복수의 감지 전극은 제1 감지 전극, 및 상기 제1 감지 전극의 상측에 배치되는 제2 감지 전극을 포함하고,
    상기 복수의 게이트 배선은 제1 게이트 배선, 및 상기 제1 게이트 배선의 상측에 배치되는 제2 게이트 배선을 포함하고,
    상기 제1 게이트 배선과 상기 제2 게이트 배선은 상기 제2 비표시 영역 내에 연장되어, 상기 제1 감지 전극과 상기 제2 감지 전극에 각각 연결되는, 표시장치.
  3. 제2 항에 있어서,
    상기 제1 감지 전극과 상기 제2 감지전극은 상기 제2 비표시 영역의 주변을 따라 배치된, 표시장치.
  4. 제1 항에 있어서,
    상기 복수의 감지 전극 중 하나 이상은 상기 제1 소스 전극과 동일 층에 배치된, 표시장치.
  5. 제1 항에 있어서,
    상기 박막 트랜지스터는 상기 제1 소스 전극과 연결되는 제2 소스 전극을 더 포함하며,
    상기 복수의 감지 전극 중 하나 이상은 상기 제2 소스 전극과 동일 층에 배치된, 표시장치.
  6. 제1 항에 있어서,
    상기 제2 비표시 영역에 배치되는 홀, 및 상기 홀의 주변을 둘러싸는 복수의 댐을 더 포함하고,
    상기 복수의 댐 중 하나 이상은 제1 층, 상기 제1 층 상에 있는 제2 층, 및 상기 제2 층 상에 있는 제3 층을 포함하고,
    상기 복수의 감지 전극 중 하나 이상은 상기 제1 층 및 상기 제2 층 중 하나 이상의 층 상에 배치되는, 표시 장치.
  7. 제6 항에 있어서,
    상기 홀과 대응되는 카메라 또는 광학장치를 더 포함하는, 표시 장치.
  8. 영상이 표시되는 표시 영역, 상기 표시 영역을 둘러싸는 제1 비표시 영역, 및 상기 표시 영역 내의 제2 비표시 영역을 포함하는 기판;
    상기 표시 영역 상에 배치되는 복수의 게이트 배선과 복수의 데이터 배선;
    상기 복수의 게이트 배선과 상기 복수의 데이터 배선에 연결되고, 액티브층, 게이트 전극, 제1 소스 전극, 및 드레인 전극을 포함하는 박막 트랜지스터; 및
    상기 제2 비표시 영역 내에 배치되는 복수의 감지 전극을 포함하며,
    상기 복수의 게이트 배선은 상기 제2 비표시 영역 내에 연장되는, 복수의 하측 게이트 배선과 복수의 상측 게이트 배선을 포함하고,
    상기 복수의 감지 전극은 상기 복수의 하측 게이트 배선 및 상기 복수의 상측 게이트 배선 중 하나 이상으로 구성되는, 표시장치.
  9. 제8 항에 있어서,
    상기 복수의 감지 전극은, 상기 제1 소스 전극과 동일 층에 배치된 제1 감지 전극과 제2 감지 전극을 더 포함하며,
    상기 제1 감지 전극은 상기 제2 비표시 영역 내에 연장된 상기 복수의 하측 게이트 배선 중 일부와 연결되고,
    상기 제2 감지 전극은 상기 제2 비표시 영역 내에 연장된 상기 복수의 상측 게이트 배선 중 일부와 연결되는, 표시장치.
  10. 제8 항에 있어서,
    상기 박막 트랜지스터는 상기 제1 소스 전극과 연결되는 제2 소스 전극을 더 포함하며,
    상기 복수의 감지 전극은 상기 제2 소스 전극과 동일 층에 배치된 제3 감지 전극을 더 포함하는, 표시장치.
  11. 제8 항에 있어서,
    상기 복수의 감지 전극은 상기 제2 비표시 영역의 주변을 따라 배치되는, 표시장치.
KR1020200186744A 2020-12-29 2020-12-29 표시장치 KR20220094975A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200186744A KR20220094975A (ko) 2020-12-29 2020-12-29 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200186744A KR20220094975A (ko) 2020-12-29 2020-12-29 표시장치

Publications (1)

Publication Number Publication Date
KR20220094975A true KR20220094975A (ko) 2022-07-06

Family

ID=82400242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200186744A KR20220094975A (ko) 2020-12-29 2020-12-29 표시장치

Country Status (1)

Country Link
KR (1) KR20220094975A (ko)

Similar Documents

Publication Publication Date Title
US11526244B2 (en) Touch screen panel and display apparatus with integrated touch screen
US10734600B2 (en) Display device having touch sensing part
KR102351977B1 (ko) 표시 장치
KR102297075B1 (ko) 협 베젤 구조를 갖는 대면적 유기발광 다이오드 표시장치
EP3163621B1 (en) Organic light emitting display device
US11004914B2 (en) Display apparatus
KR20210083005A (ko) 터치 디스플레이 패널
US11762491B2 (en) Light emitting display device with integrated touch screen
KR101739348B1 (ko) 유기 발광장치와 이의 제조방법
KR20230037531A (ko) 터치표시장치
KR20210079614A (ko) 유기발광 표시장치
KR20220094975A (ko) 표시장치
KR20220094445A (ko) 표시장치
US11644915B2 (en) Display panel and display device
US11983359B2 (en) Display device
CN220210914U (zh) 显示面板及显示装置
US20230207734A1 (en) Light Emitting Display Device
US20220208879A1 (en) Display panel and display device
KR20220070664A (ko) 표시 장치
KR20240076157A (ko) 표시 장치
KR20220094722A (ko) 표시 장치
KR20220155512A (ko) 표시 장치
KR20220096625A (ko) 표시장치
KR20240080912A (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination