KR20070077988A - 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 패널 - Google Patents
박막 트랜지스터 기판 및 이를 포함하는 액정 표시 패널 Download PDFInfo
- Publication number
- KR20070077988A KR20070077988A KR1020060007936A KR20060007936A KR20070077988A KR 20070077988 A KR20070077988 A KR 20070077988A KR 1020060007936 A KR1020060007936 A KR 1020060007936A KR 20060007936 A KR20060007936 A KR 20060007936A KR 20070077988 A KR20070077988 A KR 20070077988A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- thin film
- metal layer
- liquid crystal
- film transistor
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 44
- 239000010409 thin film Substances 0.000 title claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 229910052751 metal Inorganic materials 0.000 claims abstract description 39
- 239000002184 metal Substances 0.000 claims abstract description 39
- 238000007689 inspection Methods 0.000 claims abstract description 17
- 238000012360 testing method Methods 0.000 claims description 70
- 239000010408 film Substances 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 38
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 abstract description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 77
- 229920002120 photoresistant polymer Polymers 0.000 description 24
- 230000005611 electricity Effects 0.000 description 14
- 230000003068 static effect Effects 0.000 description 14
- 238000005530 etching Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000000151 deposition Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 238000002161 passivation Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 238000011179 visual inspection Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000001846 repelling effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136254—Checking; Testing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Abstract
본 발명은 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 패널에 대한 것이다. 본 발명에 따른 박막 트랜지스터 기판 및 액정 표시 패널은 액정 표시 패널을 테스트하기 위해 박막 트랜지스터 기판에 형성된 검사 패드에 홀을 형성하여 검사 패드의 면적을 줄여 줌으로서, 검사 패드의 저항을 높여 검사 패드로 정전기가 유입되는 것을 최소화할 수 있다.
액정 표시 장치, 액정 표시 패널, 검사 패드, 홀, 정전기
Description
도 1 및 도 2는 본 발명에 따른 박막 트랜지스터 기판의 개략 평면도.
도 3a 내지 도 3d는 본 발명에 따른 검사 패드의 개략 평면도.
도 4는 도 3a의 A-A선에서 취한 개략 단면도.
도 5a 내지 도 5e는 본 발명에 따른 박막 트랜지스터 기판을 제조하는 공정을 순서대로 나타낸 단면도.
도 6은 본 발명의 실시예에 따른 액정 표시 패널은 개략적으로 도시한 개략 사시도.
<도면의 주요 부분에 대한 부호의 설명>
100: 액정 표시 장치 110: 표시 영역
120: 비표시영역 200:a 금속층
200b: 절연층 200c: 투명 도전막
200: 검사패드 201: 홀
202: 접촉부
본 발명은 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 패널에 관한 것으로, 특히 홀이 형성된 검사 패드를 갖는 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 패널에 관한 것이다.
액정 표시 장치는 액정의 광학적 이방성과 분극 성질을 이용한 것으로, 방향성을 갖고 있는 액정 분자의 배향 방향을 분극성을 이용하여 인위적으로 조절함으로써, 배향 방향에 따른 광학적 이방성으로 빛의 투과 및 차단이 가능해진다.
이와 같은 액정 표시 장치는 하부 기판과 상부 기판을 포함하고, 두 개의 기판은 그 사이에 액정이 봉입되어 서로 맞물려 결합되어 액정 패널을 형성한다. 하부 기판(TFT기판)은 투명한 유리 재질로 형성되고 그 상부에는 일정 간격을 갖고 일방향으로 배열되어 있는 다수 개의 게이트 라인과, 게이트 라인과 수직한 방향으로 일정한 간격으로 배열된 다수 개의 데이터 라인과, 상기 게이트 라인과 데이터 라인이 교차하여 정의된 화소 영역에 매트릭스 형태로 형성된 다수의 화소전극과, 상기 게이트 라인 신호에 의해 스위칭되어 데이터 라인 신호를 각 화소 전극에 전달하는 다수의 박막 트랜지스터가 형성된다. 상부 기판(칼라 필터 기판)은 투명한 유리 재질로 되어 있으며, 화소영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스와, 칼라 색상을 표현하기 위한 R,G,B 칼라 필터와, 화상을 구현하기 위한 공통 전극이 형성된다.
이렇게 완성된 액정 패널은 제조 공정 후에 신호라인들의 쇼트, 오픈과 같은 신호라인 불량과 TFT의 불량 여부를 검출하기 위하여 점등과 같은 비주얼 검사 등여러가지 검사를 실시하게 된다.
이때, 상기와 같은 검사를 하기 위해 종래의 액정 표시 패널의 하부 기판 즉, 박막 트랜지스터 기판에는 검사 패드가 형성된다.
하지만, 이러한 검사 패드는 액정 표시 패널 제작을 위한 공정시 발생하는 정전기에 대해 안테나 역할을 하게 된다. 즉, 액정 표시 장치의 제작 공정의 대부분은 유리 기판(glass) 위에서 수행된다. 유리 기판은 부도체이므로 순간적으로 발생하는 전하가 기판 아래로 분산되지 않고, 검사 패드에 집중된다. 따라서, 유리 기판에 형성된 절연막이나 TFT등이 검사 패드로 유입된 정전기에 의해 손상 되어 액정 표시 패널 불량의 원인이 된다.
본 발명의 목적은 전술된 종래 기술의 문제점을 해결하기 위한 것으로서, 정전기를 방지할 수 있는 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 패널을 제공하는 것이다.
상기한 목적을 달성하기 위해 본 발명은 액정표시장치용의 박막 트랜지스터 기판으로서, 상기 박막 트랜지스터 기판은 액정표시장치의 구동을 검사하기 위한 검사 패드를 포함하되, 상기 검사 패드에는 적어도 하나의 홀이 형성된 것을 특징으로 하는 박막 트랜지스터 기판을 제공한다.
이때, 상기 검사 패드는 금속층과, 상기 금속층의 상부에 순차적으로 형성된 절연층 및 투명 도전막을 포함한다.
또한, 상기 투명 도전막은 ITO 또는 IZO를 포함할 수 있다.
상기 금속층에는 적어도 하나의 홀이 형성될 수 있으며, 상기 절연층에는 금속층과 투명 도전막을 전기적으로 연결하기 위한 콘택홀이 형성될 수 있다.
또한, 본 발명은 액정 표시 패널의 구동을 검사하기 위한 검사 패드가 형성된 제 1 기판과, 상기 제 1 기판과 합착되는 제 2 기판을 포함하되, 상기 검사 패드에는 적어도 하나의 홀이 형성된 것을 특징으로 하는 액정 표시 패널을 제공한다.
이때, 상기 검사패드는 금속층과 상기 금속층의 상부에 순차적으로 형성된 절연층 및 투명 도전막을 포함하고, 상기 금속층에는 홀이 형성되며, 상기 절연층에는 금속층과 투명 도전막을 전기적으로 연결하기 위한 콘택홀이 형성될 수 있다.
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상의 동일 부호는 동일한 요소를 지칭한다.
도 1 및 도 2는 본 발명에 따른 박막 트랜지스터 기판의 개략 평면도이고, 도 3a 내지 도 3d는 본 발명에 따른 검사 패드의 개략 평면도이고, 도 4는 도 3a의 A-A선에서 취한 개략 단면도이다.
도 1 및 도 2를 참조하면, 본 발명에 따른 박막 트랜지스터 기판은 유리판을 포함하는 모체 기판(100)과, 상기 모체 기판(100)에 형성된 박막 트랜지스터(미도시)와, 상기 박막 트랜지스터와 연결된 검사 패드(200)를 포함한다. 이때, 상기 박막 트랜지스터 기판은 다수의 신호라인이 형성된 화상이 표시될 표시 영역(110)과, 상기 표시 영역(110)에 전기적 신호를 인가하기 위한 비표시 영역(120)을 포함하는 모체 기판(100)으로 구분될 수 있으며, 상기 검사 패드(200)는 모체 기판(100)의 비표시 영역(120) 상에 형성되어 표시 영역(110)의 신호라인에 검사 신호를 인가한다.
상기에서, 표시 영역(110)에는 다수의 신호라인, 박막 트랜지스터, 액정 커패시터를 포함한다. 여기서, 신호라인은 게이트 라인(112) 및 데이터 라인(122)을 포함한다.
상기 표시 영역(110)은 일 방향으로 연장하는 다수의 게이트 라인(112)과, 상기 게이트 라인(112)과 교차하는 다수의 데이터 라인(122)과, 상기 게이트 라인(112)과 데이터 라인(122)에 의해 정의된 화소 영역에 형성된 화소 전극(미도시)과, 게이트 라인(112), 데이터 라인(122) 및 화소 전극에 접속된 박막 트랜지스터와, 화소 영역의 가장자리 일부에 형성되고 화소 영역으로 연장된 연장부를 갖는 유지 전극 배선(미도시)을 포함한다.
상기 비표시 영역(120)에는 표시 영역(110)의 다수의 신호 라인들과 접속된 연결 패드(240)와, 액정 표시 패널의 검사 과정에서 사용하기 위해 표시 영역(110)의 신호 라인들과 접속된 검사 패드(200)가 형성된다.
상기 연결 패드(240)는 상기 다수의 신호 라인들에 신호를 인가하기 위한 구동 IC(미도시)를 연결하기 위한 것으로서, 비표시 영역(120)에 형성된다. 상기 검사 패드(200)는 연결 패드(240)와 표시 영역(110) 사이를 제외한 영역에 형성될 수 있다. 이는 연결 패드(240)와 표시 영역(110) 사이에는 다수의 배선이 형성되어 있기 때문이다. 바람직하게는 도 1에 도시된 바와 같이 연결 패드(240)의 일측에 형성되는 것이 효과적이다. 물론 연결 패드(240)의 양측에 형성될 수도 있다.
상기의 검사 패드(200)는 액정 표시 패널의 제조공정 중 구동 IC 및 편광판(미도시)을 설치하기 전 액정 표시 패널의 정상작동 여부를 테스트하기 위한 신호 입력부로서, 연결 패드(240)와는 별도로 표시 영역(210)의 신호 라인들에 접속되며 상기 검사 패드(200)는 제 1 검사 패드(210) 및 제 2 검사 패드(220)을 포함한다. 이때, 상기 제 1 검사 패드(210)는 다수개의 게이트 라인(112)과 연결되고, 제 2 검사 패드(220)는 다수개의 데이터 라인(122)과 연결된다.
한편, 본 발명에 따른 검사 패드(200)는 도 4a에 도시된 바와 같이 다수개의 홀이 형성되어 정전기를 최소화할 수 있다.
즉, 검사 패드(200)는 박막 트랜지스터 기판의 제조공정 시 동시에 제작되므로 도 4b에 도시된 바와 같이 금속층(200a)과, 상기 금속층(200a) 상에 형성된 절연층(200b)과, 상기 절연층(200b)을 덮는 인듐 틴 옥사이드(Indium Tin Oxide, ITO)와 같은 투명 도전막(200c)을 포함하고, 상기 금속층(200a) 및 상기 금속층(200a) 상에 형성된 절연층(200c)에는 다수개의 홀(201)이 형성된다. 이때, 홀(201)이 형성된 금속층(200a)과 상기 투명 도전막(200c)은 접촉부(202)에서 전기적 으로 연결된다. 이때, 도면에서 상기 접촉부(202)는 홀(201)이 형성되지 않은 금속층(200a)의 표면에 위치하는 것으로 도시되어 있으나 이에 한정되지 않는다. 즉, 금속층(200a)과 투명 도전막(200c)이 연결될 수 있는 영역이면 어떤 위치라도 가능하다.
한편, 상기와 같은 구조를 가진 본 발명에 따른 박막 트랜지스터 기판 역시 정전기가 유입될 수 있다. 정전기는 전기적 작용인 쿨롱(Coulomb)력에 대전물체 가까이 있는 물체를 흡인하거나 반발하게 하는 성질이 있는데, 이를 정전기의 역학현상이라 한다. 이 현상은 일반적으로 대전물체의 표면전하에 의해 작용하기 때문에 무게에 비해 표면적이 큰 물체에 발생하기 쉽다. 이때, 두 개의 전하 간에 작용하는 정전력 F[N]는 각각의 전하량 Q1, Q2[C]에 비례하고 양전하간의 거리r[m]의 제곱에 반비례하며, 이 힘은 같은 부호끼리는 반발력, 다른 부호끼리는 흡인력이 작용한다. 따라서, 본 발명에 따른 검사 패드(200) 역시 금속층 및 절연층 상부에 형성된 투명 도전막(200c)의 표면적은 변함이 없으므로, 종래와 동일한 반발력 및 흡인력을 갖는다고 볼 수 있다.
하지만, 저항은 길이 및 물체의 고유값인 비저항에 비례하고 표면적에 반비례하므로 본 발명에 따른 검사 패드(200)는 금속층(200a)에 홀을 형성하여 금속층(200a)의 표면적을 줄임으로서, 금속층(200a)의 저항을 높여 검사 패드(200) 전체의 저항을 높인다. 이에 따라, 검사 패드(200)에 유입될 수 있는 정전기를 최소화할 수 있다. 또한, 본 발명에 따른 박막 트랜지스터 기판의 정전기 방지 구조는 다른 회로적인 삽입이 전혀 필요하지 않다. 따라서, 중소형 액정 표시 장치에서 항상 이슈화되는 공간적 마진을 전혀 고려할 필요없이 효과적으로 정전기를 방지할 수 있다.
또한, 도 3a에는 본 발명에 따른 검사 패드(200)에 형성된 홀을 다수개의 사각형상으로 도시하였으나, 이에 한정되는 것은 아니며, 검사 패드(200)의 목적에 벗어나지 않는 한 금속층의 면적을 줄일 수 있는 여러 가지 형상의 홀을 형성할 수 있다. 즉, 상기 홀의 형상은 도 3b 내지 도 3d에 도시된 바와 같이 삼각형, 원형, 일 수 있으며, 타원형, 마름모일 수도 있다. 이때, 상기 홀은 도 3a 내지 도 3d에 도시된 것처럼 정렬되어 형성될 수 있으나, 도 3d에 도시된 바와 같이 불규칙하게 형성될 수도 있다. 또한, 홀의 개수 역시 하나 이상이면 모두 가능하다.
이하에서는 이러한 구조와 작용 효과를 가지는 본 발명에 따른 검사 패드를 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 공정과 함께 설명하고자 한다. 이때, 상기 제조 공정은 5매 마스크 공정을 기준으로 간략하게 설명한다.
도 5a 내지 도 5e는 본 발명의 제 1 실시예에 따른 박막 트랜지스터 기판을 제조하는 공정을 순서대로 나타낸 단면도이다.
도 5a를 참조하면, 투명 절연 기판(105) 상에 제 1 도전성막을 형성한 다음, 이를 제 1 감광막 마스크 패턴(미도시)을 이용한 사진 식각공정을 통해 금속층(200a)과 게이트 전극(310)을 형성한다.
먼저 상기의 투명 절연 기판(105) 상에 CVD법, PVD법 및 스퍼터링법 등을 이용한 증착 방법을 통해 제 1 도전성 막을 형성한다. 제 1 도전성 막으로는 Cr, MoW, Cr/Al, Cu, Al(Nd), Mo/Al, Mo/Al(Nd) 및 Cr/Al(Nd) 중 적어도 어느 하나를 사용하는 것이 바람직하다. 상기 제 1 도전성막으로 다층막을 형성할 수도 있다. 이후, 감광막을 도포한 다음, 제 1 마스크를 이용한 리소그라피 공정을 실시하여 제 1 감광막 마스크 패턴을 형성한다. 제 1 감광막 마스크 패턴을 식각 마스크로 하는 식각공정을 실시하여 게이트 라인(미도시) 및 게이트 전극(310)을 형성하는 것이 바람직하다. 이후, 소정의 스트립 공정을 실시하여 제 1 감광막 마스크 패턴을 제거한다.
도 5b를 참조하면, 도 5a에 도시된 전체 구조 상에 게이트 절연막(112), 활성층(320) 및 오믹 접촉층(330)을 순차적으로 형성한 다음, 제 2 감광막 마스크 패턴(미도시)을 이용한 식각공정을 실시하여 박막 트랜지스터의 활성영역을 형성한다. 이때, 금속층(200a) 전체 구조 상에도 상기 게이트 절연막(112)이 형성되어 절연층(200b)을 형성한다.
전체 기판 상에 PECVD법, 스퍼터링법 등을 이용한 증착 방법을 통해 게이트 절연막(112)을 형성한다. 이때, 게이트 절연막(112)으로는 산화 실리콘 또는 질화 실리콘을 포함하는 무기 절연 물질을 사용하는 것이 바람직하다. 게이트 절연막(112) 상에 상술한 증착 방법을 통해 활성층(320) 및 오믹 접촉층(330)을 순차적으로 형성한다. 활성층(320)으로는 비정질 실리콘층을 사용하고, 오믹 접촉층(330)으로는 실리사이드 또는 N형 불순물이 고농도로 도핑된 비정질 실리콘층을 사용한다. 이후, 오믹 접촉층 상에 감광막을 도포한 다음, 제 2 마스크를 이용한 포토리소그라피 공정을 통해 제 2 감광막 마스크 패턴을 형성한다. 상기의 제 2 감광막 마스 크 패턴을 식각 마스크로 하고, 게이트 절연막(112)을 식각 정지막으로 하는 식각 공정을 실시하여 오믹 접촉층(330) 및 활성층(320)을 제거하여 게이트 전극(미도시) 상부에 활성영역을 형성한다. 이후, 소정의 스트립 공정을 실시하여 잔류하는 제 2 감광막 마스크 패턴을 제거한다.
도 5c를 참조하면, 박막 트랜지스터의 활성 영역이 형성된 전체 구조상에 제 2 도전성막을 형성한 다음, 이를 제 3 감광막 마스크 패턴(미도시)을 이용한 식각공정을 실시하여 소스 및 드레인 전극(340a, 340b), 드레인 라인(미도시) 및 유지 전극 배선(미도시)을 형성한다.
전체 기판 상에 제 2 도전성막을 CVD법, PVD법 및 스퍼터링법 등을 이용한 증착 방법을 통해 제 2 도전성 막을 형성한다. 이때, 제 2 도전성막으로는 Mo, Al, Cr, Ti 중 적어도 하나의 금속 단일층 또는 다중층을 사용하는 것이 바람직하다. 물론 제 2 도전성막은 제 1 도전성막과 동일한 물질을 사용할 수도 있다. 이후, 제 2 도전성막 상에 감광막을 도포한 다음, 마스크를 이용한 리소그라피 공정을 실시하여 제 3 감광막 마스크 패턴을 형성한다. 상기 제 3 감광막 마스크 패턴을 식각 마스크로 하는 식각공정을 실시하여 제 2 도전성막을 식각한 다음, 제 3 감광막 마스크 패턴을 제거한 후, 식각된 제 2 도전성막을 식각마스크로 하는 식각을 실시하여 제 2 도전성막 사이의 노출된 영역의 오믹 접촉층(330)을 제거하여 소스 전극(340a)과 드레인 전극(340b) 사이에는 활성층(320)으로 이루어진 채널을 형성하고, 드레인 라인(미도시)과 유지 전극 배선(미도시)을 형성한다. 여기서, 제 3 감광막 마스크 패턴을 제거하지 않고 오믹 접촉층(330)을 제거하여 소스 전극(340a)과 드 레인 전극(340b) 사이의 활성층(320)을 노출시킬 수도 있다. 이때, 식각 공정은 먼저 습식 식각을 실시하여 제 3 감광막 마스크 패턴이 형성되지 않은 영역의 제 2 도전성막을 제거하고, 건식 식각 공정을 실시하여 오믹 접촉층(330)을 제거한다. 또한 습식 식각과 건식 식각 사이에 O2 플라즈마를 이용한 애싱 공정을 실시하여 제 3 감광막 패턴을 제거할 수도 있다.
상술한 공정에 의해, 드레인 라인(미도시)은 하부에 형성된 게이트 라인(미도시)과 교차하는 방향으로 연장되고, 유지 전극 배선(미도시)은 드레인 라인(미도시)과 동일한 방향으로 연장된다. 또한, 소스 전극(340a)은 드레인 라인(미도시)에서 연장되어 활성영역의 일부와 중첩되고, 드레인 전극(미도시)은 활성영역의 일부와 중첩되고, 일부가 화소 영역으로 연장되어 화소 전극(140)에 접속된다.
도 5d를 참조하면, 드레인 라인(미도시)과 유지 전극 배선(미도시)이 형성된 투명 절연 기판(105) 상에 보호막(350)을 형성하고, 제 4 감광막 마스크 패턴을 이용한 식각공정을 통해 보호막(350)의 일부를 제거하여 콘택홀(355)을 형성한다. 이때, 절연층(200b) 역시 일부를 제거하여 콘택홀(355)을 형성한다.
상기 보호막(350)은 게이트 절연막(112)과 동일한 절연물질을 사용하는 것이 바람직하다. 또한, 보호막(350)은 다층으로 형성할 수 있다. 예를 들어 무기 보호막과 유기 보호막의 두 층으로 형성할 수 있다. 상기의 보호막(350) 상에 감광막을 도포한 다음 마스크를 이용한 포토리소그라피 공정을 실시하여 콘택영역을 개방하는 제 4 감광막 마스크 패턴(미도시)을 형성한다. 이후, 제 4 감광막 마스크 패턴 을 식각마스크로 하는 식각공정을 실시하여 드레인 전극(340b), 게이트 선(미도시)의 끝부분인 게이트 패드, 데이터 선(미도시)의 끝부분인 데이터 패드와 유지 전극 배선(미도시)의 일부를 노출하는 다수의 콘택홀(355)을 형성하고 절연층(200b)의 일부를 제거한다. 잔류하는 제 3 감광막 마스크 패턴은 소정의 스트립 공정을 실시하여 제거한다.
도 5e를 참조하면, 패터닝된 보호막(350) 상에 제 3 도전성막을 형성한 다음, 제 5 감광막 마스크 패턴(미도시)을 이용하여 제 3 도전성막을 패터닝하여 화소 전극(360), 게이트 패드, 데이터 패드 및 유지 전극 배선(미도시)들 사이를 연결하는 패드(미도시)를 형성한다. 이때, 상기 화소 전극(360)은 절연층(200b) 상에도 형성되어 투명 도전막(200c)을 형성한다. 여기서, 제 3 도전성막은 인듐 주석 산화물(Indium Tin Oxide : ITO)이나 인듐 아연 산화물(Indium Zinc Oxide : IZO)을 포함하는 투명 도전막을 사용하는 것이 바람직하다.
우선 도 5d에 도시된 전체 구조 상에 소정의 증착방법으로 제 3 도전성막을 형성한 다음, 감광막을 도포하고, 마스크를 이용한 리소그라피 공정을 실시하여 제 5 감광막 마스크 패턴을 형성한다. 제 5 감광막 마스크 패턴에 의해 화소 전극(140) 영역, 게이트 패드 영역, 데이터 패드 영역, 유지 전극 배선(미도시)들 사이를 연결하는 패드 영역 및 화소 전극(140)과 연결되는 드레인 전극(340b)의 소정 영역을 제외한 나머지 영역을 개방한다. 다음으로, 제 5 감광막 마스크 패턴을 식각마스크로 하는 식각공정을 통해 제 3 도전성막의 개방영역을 제거하고, 소정의 스트립 공정을 통해 제 5 감광막 마스크 패턴을 제거하면 게이트 패드, 데이터 패 드, 유지 전극 패드 및 화소 전극(미도시)이 형성된다.
마지막으로 도 5e에 도시된 전체 구조 상에 배향막(미도시)을 형성한다. 이로써, 본 발명에 따른 검사 패드가 형성된 박막 트랜지스터 기판이 제작된다.
상술한 실시예의 박막 트랜지스터 기판(100)은 5매 마스크 공정으로 형성되었지만, 이에 한정되지 않고, 5매 이상의 마스크 공정 또는 5매 이하의 마스크 공정을 통해서도 형성될 수 있다.
도 6은 본 발명의 실시예에 따른 액정 표시 패널은 개략적으로 도시한 개략 사시도이다.
도 6을 참조하면, 본 발명의 실시예에 따른 액정 표시 패널은 검사 패드(200)가 형성된 박막 트랜지스터 기판(100)과, 상기 박막 트랜지스터 기판(100) 상에 접합되는 컬러 필터 기판(400)을 포함한다.
상기 박막 트랜지스터 기판(100)은 다수의 신호라인이 형성되며 화상이 표시될 표시 영역(110)과, 상기 표시 영역(110)에 전기적 신호를 인가하기 위한 비표시 영역(120)으로 구분된 모체 기판(100)과, 상기 비표시 영역(120)의 기판 상에 형성되어 표시 영역(110)의 신호라인에 검사 신호를 인가하는 검사 패드(200)를 포함한다.
상기 컬러 필터 기판(400)은 박막 트랜지스터 기판(100)의 표시 영역(110)에 대응되는 영역의 가장자리에 형성된 블랙 매트릭스(미도시)와, 상기 블랙 매트릭스 내부의 화소 영역에 형성된 칼라 필터와, 화소 전극과 대응하는 공통 전극(미도시) 을 포함한다. 공통 전극과 접속된 접지 라인(미도시)을 더 포함한다.
이때, 상기 박막 트랜지스터 기판(100)의 화소 전극과 컬러 필터 기판(400)의 공통 전극 사이에는 액정(미도시)이 주입되어 있다.
상기의 검사 패드(200)는 홀이 형성된 금속층 및 절연층과, 상기 금속층 및 절연층에 도포되어 금속층과 연결된 ITO가 형성된 1 검사 패드(210) 및 제 2 검사 패드(220)을 포함한다. 이때, 상기 제 1 검사 패드(210)는 다수개의 게이트 라인과 연결되고, 제 2 검사 패드(220)는 다수개의 데이터 라인과 연결된다. 한편, 상기 검사 패드(200)로 입력된 검사 신호는 표시 영역의 신호 라인으로 유입된다. 또한, 상기 검사 패드(200)는 상술한 구조에 한정되지 않고, 액정 표시 패널의 크기 및 용도에 따라 한 개가 형성될 수 있으며, 두 개 이상의 다수개가 형성될 수도 있다. 또한, 상기 검사 패드(200)에 형성된 홀의 형상 역시 도 에 도시된 사각형상에 한정되지 않고 검사 패드(200)의 목적에 벗어나지 않는 한 원형, 타원형, 삼각형, 마름모 등의 여러 가지 형상일 수 있다.
이러한 구조를 갖는 본 발명에 따른 액정 표시 패널은 구동 IC(미도시) 및 편광판을 설치하기 전 상기 검사 패드(200)에 전기적 신호를 인가하여 게이트 라인 및 데이터 라인의 단선여부를 검사한다. 이때, 상기 게이트 라인이 단선 될 경우 일부 박막 트랜지스터가 구동되지 않고, 데이터 라인이 단선될 경우 일부 박막 트랜지스터에 데이터 신호가 인가되지 않는 불량이 발생된다.
이때, 상기 검사 패드(200)는 상기와 같은 신호라인의 불량 또는 비주얼 검사를 위해 검사기의 탐침과 접속되도록 개방되어 있다. 따라서, 상기 검사 패드 (200)로 검사기의 전기적 신호가 표시 영역(110)의 신호라인에 인가되거나, 표시 영역(110)으로부터의 출력을 검사기가 판독할 수 있다.
한편, 상기 검사 패드(200)는 액정 표시 패널의 테스트를 위해 어느 정도 이상의 면적을 가져야 한다. 따라서, 상기 검사 패드(200)는 안테나 역할을 하여 정전기가 유입되기 쉽다. 상기 검사 패드(200)는 액정 표시 패널의 테스트 후에는 절연체를 도포하여 정전기의 유입을 막을 수 있지만, 상기 액정 표시 패널 신호라인의 불량 또는 비주얼 검사를 위해 검사기의 탐침과 접속되도록 테스트 전에는 개방되어 대기 중에 노출되어 있다. 이에 따라 액정 표시 패널의 제조공정부터 액정 표시 패널의 테스트가 끝나기 전까지 상기 검사 패드(200)로 정전기가 유입될 수 있다. 하지만, 본 발명에 따른 액정 표시 패널은 상기 박막 트랜지스터 기판의 검사 패드(200)에 홀을 형성하여 검사 패드(200)의 저항을 높여 정전기가 유입될 가능성을 최소화 한다.
이상에서는 도면 및 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
전술된 구성을 갖는 본 발명의 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 패널은 액정 표시 패널을 테스트하기 위해 박막 트랜지스터 기판에 형성된 검사 패드에 홀을 형성하여 검사 패드의 면적을 줄여 줌으로서, 검사 패드의 저항을 높여 정전기가 검사 패드로 유입되는 것을 최소화할 수 있다.
Claims (7)
- 액정표시장치용의 박막 트랜지스터 기판으로서,상기 박막 트랜지스터 기판은 액정표시장치의 구동을 검사하기 위한 검사 패드를 포함하되, 상기 검사 패드에는 적어도 하나의 홀이 형성된 것을 특징으로 하는 박막 트랜지스터 기판.
- 청구항 1에 있어서,상기 검사 패드는 금속층과,상기 금속층의 상부에 순차적으로 형성된 절연층 및 투명 도전막을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
- 청구항 2에 있어서,상기 투명 도전막은 ITO 또는 IZO를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
- 청구항 2에 있어서,상기 금속층에는 적어도 하나의 홀이 형성된 것을 특징으로 하는 박막 트랜지스터 기판.
- 청구항 2에 있어서,상기 절연층에는 금속층과 투명 도전막을 전기적으로 연결하기 위한 콘택홀이 형성된 것을 특징으로 하는 박막 트랜지스터 기판.
- 액정 표시 패널의 구동을 검사하기 위한 검사 패드가 형성된 제 1 기판과,상기 제 1 기판과 합착되는 제 2 기판을 포함하되, 상기 검사 패드에는 적어도 하나의 홀이 형성된 것을 특징으로 하는 액정 표시 패널.
- 청구항 6에 있어서,상기 검사패드는 금속층과 상기 금속층의 상부에 순차적으로 형성된 절연층 및 투명 도전막을 포함하고,상기 금속층에는 홀이 형성되며, 상기 절연층에는 금속층과 투명 도전막을 전기적으로 연결하기 위한 콘택홀이 형성된 것을 특징으로 하는 액정 표시 패널.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060007936A KR20070077988A (ko) | 2006-01-25 | 2006-01-25 | 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 패널 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060007936A KR20070077988A (ko) | 2006-01-25 | 2006-01-25 | 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 패널 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070077988A true KR20070077988A (ko) | 2007-07-30 |
Family
ID=38502437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060007936A KR20070077988A (ko) | 2006-01-25 | 2006-01-25 | 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 패널 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070077988A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013159407A1 (zh) * | 2012-04-27 | 2013-10-31 | 深圳市华星光电技术有限公司 | 液晶显示装置及其制造方法 |
| US10706753B2 (en) | 2017-07-18 | 2020-07-07 | Samsung Display Co., Ltd. | Display device |
-
2006
- 2006-01-25 KR KR1020060007936A patent/KR20070077988A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013159407A1 (zh) * | 2012-04-27 | 2013-10-31 | 深圳市华星光电技术有限公司 | 液晶显示装置及其制造方法 |
| US10706753B2 (en) | 2017-07-18 | 2020-07-07 | Samsung Display Co., Ltd. | Display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100654569B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| US6760092B2 (en) | Method for fabricating an array substrate for a liquid crystal display with an insulating stack made from TFT layers between crossed conductors | |
| KR100661725B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| US7220611B2 (en) | Liquid crystal display panel and fabricating method thereof | |
| US7733456B2 (en) | Liquid crystal display device having contact structure and method of fabricating the same | |
| KR100726090B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR20080071231A (ko) | 액정 표시 장치 | |
| JP2005122186A (ja) | 薄膜トランジスタ・アレイ基板、その製造方法、それを利用した液晶表示装置、液晶表示装置の製造方法及び液晶表示装置の検査方法 | |
| KR100443835B1 (ko) | 정전기 방지를 위한 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| US20110279766A1 (en) | Connecting terminal and display apparatus including same | |
| KR101320651B1 (ko) | 수평 전계 인가형 액정표시패널의 제조방법 | |
| KR20070077988A (ko) | 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 패널 | |
| US20110169004A1 (en) | Display device and manufacturing method therefor | |
| KR20070036915A (ko) | 박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법 | |
| KR20050026588A (ko) | 액정표시소자 및 그 제조방법 | |
| KR100520824B1 (ko) | 액정표시소자 | |
| KR101102020B1 (ko) | 액정표시패널 및 그 제조방법 | |
| KR100558716B1 (ko) | 액정표시패널 및 그 제조 방법 | |
| KR101023276B1 (ko) | 액정표시장치 및 그 제조 방법과 검사방법 | |
| KR100558715B1 (ko) | 액정표시패널 및 그 제조 방법 | |
| KR101030530B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100694576B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| KR101136207B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100621858B1 (ko) | 액정표시소자의 제조방법 | |
| KR101232145B1 (ko) | 액정표시장치의 검사용 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |