KR20210060732A - 표시 장치의 제조 방법 - Google Patents

표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20210060732A
KR20210060732A KR1020190147989A KR20190147989A KR20210060732A KR 20210060732 A KR20210060732 A KR 20210060732A KR 1020190147989 A KR1020190147989 A KR 1020190147989A KR 20190147989 A KR20190147989 A KR 20190147989A KR 20210060732 A KR20210060732 A KR 20210060732A
Authority
KR
South Korea
Prior art keywords
adhesive member
bumps
providing
display panel
electronic component
Prior art date
Application number
KR1020190147989A
Other languages
English (en)
Inventor
박찬재
이상덕
우희주
육기경
이현아
장대환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190147989A priority Critical patent/KR20210060732A/ko
Priority to US16/944,707 priority patent/US11552155B2/en
Priority to CN202011146268.8A priority patent/CN112820737A/zh
Publication of KR20210060732A publication Critical patent/KR20210060732A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13456—Cell terminals located on one side of the display only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/81125—Bonding areas on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H01L2224/81207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

일 실시예의 표시 장치의 제조 방법은 복수 개의 범프들을 포함하는 전자 부품을 제공하는 단계, 상기 복수 개의 범프들 사이에 제1 접착 부재를 제공하는 단계, 표시 패널을 제공하는 단계, 상기 전자 부품 및 상기 표시 패널을 정렬하는 단계, 및 초음파를 인가하여 접합하는 단계 포함한다. 상기 제1 접착 부재를 제공하는 단계에서 상기 복수 개의 범프들 각각의 상면의 적어도 일부는 상기 제1 접착 부재 사이에서 노출된다. 따라서, 일 실시예의 표시 장치의 제조 방법은 공정 시간이 단축될 수 있고, 전자 부품과 표시 패널 간의 전도성이 뛰어난 표시 장치를 제조할 수 있다.

Description

표시 장치의 제조 방법{DISPLAY MODULE AND DISPLAY MODULE TESTING METHOD}
본 발명은 표시 장치의 제조 방법에 관한 것이다. 보다 상세하게는 전자 부품, 및 표시 패널을 접합하는 방법에 관한 것이다.
텔레비전, 휴대 전화, 태블릿 컴퓨터, 네비게이션, 게임기 등과 같은 멀티 미디어 장치에 사용되는 다양한 표시장치들이 개발되고 있다.
표시 장치는 영상을 표시하는 표시 패널을 포함한다. 표시 패널은, 복수 개의 게이트 라인들, 복수 개의 데이터 라인들, 복수 개의 게이트 라인들과 복수 개의 데이터 라인들에 연결된 복수 개의 화소들을 포함한다. 표시장치는 게이트 라인들 또는 데이터 라인들에 영상 표시에 필요한 전기적 신호를 제공하는 전자 부품을 포함할 수 있다.
한편, 전자 부품은 이방성 도전 필름(Anisotropic conductive film) 또는 초음파 접합을 이용하여 표시 패널에 전기적으로 연결될 수 있다. 이 중, 초음파 접합을 이용하여 표시 패널과 전자 부품을 연결하는 경우, 이방성 도전 필름에 의해 표시 패널과 전자 부품을 연결하는 경우에 비해 전도성이 향상되며 공정 시간이 단축 될 수 있다.
본 발명은 공정 시간이 단축된 표시 장치의 제조 방법을 제공하는 것을 일 목적으로 한다.
본 발명은 표시 패널과 전자 부품 사이의 전도성이 향상된 표시 장치의 제조 방법을 제공하는 것을 일 목적으로 한다.
본 발명의 일 실시예에 따른 표시 장치의 제조 방법은 복수 개의 범프들을 포함하는 전자 부품을 제공하는 단계, 상기 복수 개의 범프들 사이에 제1 접착 부재를 제공하는 단계, 복수 개의 신호 패드들을 포함하는 표시 패널을 제공하는 단계, 상기 복수 개의 범프들 및 상기 복수 개의 신호 패드들이 서로 일대일 대응되도록 상기 전자 부품 및 상기 표시 패널을 정렬하는 단계, 및 상기 복수 개의 범프들 및 상기 복수 개의 신호 패드들에 초음파 및 압력을 인가하여 상기 복수 개의 범프들 및 상기 복수 개의 신호 패드들을 접합하는 단계를 포함할 수 있다. 상기 제1 접착 부재를 제공하는 단계에서 상기 복수 개의 범프들 각각의 상면의 적어도 일부는 상기 제1 접착 부재 사이에서 노출될 수 있다.
상기 제1 접착 부재를 제공하는 단계에서, 상기 복수 개의 범프들 각각의 상면은 상기 제1 접착 부재 사이에서 노출될 수 있다.
상기 제1 접착 부재를 제공하는 단계에서, 상기 복수 개의 범프들 각각은 상기 제1 접착 부재와 평면상에서 비중첩할 수 있다.
상기 제1 접착 부재를 제공하는 단계에서, 상기 제1 접착 부재는 상기 복수 개의 범프들 사이에서 돌출되도록 제공될 수 있다.
상기 제1 접착 부재를 제공하는 단계와 상기 전자 부품 및 상기 표시 패널을 정렬하는 단계 사이에, 상기 제1 접착 부재를 건조 또는 부분 경화하는 단계를 더 포함할 수 있다.
상기 접합하는 단계에서, 상기 복수 개의 범프들 및 상기 복수 개의 신호 패드들에 열을 인가할 수 있다.
상기 제1 접착 부재는 열경화성 접착 부재이고, 상기 접합하는 단계에서 상기 제1 접착 부재에 열을 인가할 수 있다.
일 실시예에서, 상기 복수 개의 신호 패드들 사이에 제2 접착 부재를 제공하는 단계를 더 포함할 수 있다.
상기 제2 접착 부재를 제공하는 단계에서, 상기 복수 개의 신호 패드들 각각의 상면의 적어도 일부는 상기 제2 접착 부재 사이에서 노출될 수 있다.
상기 제2 접착 부재를 제공하는 단계에서, 상기 복수 개의 신호 패드들 각각의 상면은 상기 제2 접착 부재 사이에서 노출될 수 있다.
상기 제1 접착 부재를 제공하는 단계에서, 상기 제1 접착 부재는 상기 복수 개의 범프들 사이에서 비돌출되도록 제공될 수 있다.
상기 제1 접착 부재 및 상기 제2 접착 부재 중 어느 하나는 주제를 포함하며, 나머지 하나는 상기 주제와 경화 반응하는 경화제를 포함할 수 있다.
상기 초음파 및 상기 압력을 인가하여 상기 범프 및 상기 신호 패드를 접합하는 단계에서 상기 주제 및 상기 경화제는 서로 혼합될 수 있다.
본 발명의 일 실시예에 따른 표시 장치의 제조 방법은 복수 개의 범프들을 포함하는 전자 부품을 제공하는 단계, 복수 개의 신호 패드들을 포함하는 표시 패널을 제공하는 단계, 상기 복수 개의 범프들 사이에 제1 접착 부재를 제공하는 단계, 상기 복수 개의 범프들 및 상기 복수 개의 신호 패드들이 서로 일대일 대응되도록 상기 전자 부품 및 상기 표시 패널을 정렬하는 단계 및 초음파 및 압력을 인가하여 상기 복수 개의 범프들 및 상기 복수 개의 신호 패드들을 접합하는 단계를 포함할 수 있다. 상기 제1 접착 부재를 제공하는 단계에서 상기 제1 접착 부재는 평면상에서 상기 복수 개의 범프들 각각의 적어도 일부와 평면상에서 비중첩하게 제공될 수 있다.
상기 제1 접착 부재를 제공하는 단계에서, 상기 제1 접착 부재는 상기 복수 개의 범프들 각각과 평면상에서 비중첩하게 제공될 수 있다.
상기 전자 부품에 상기 제1 접착 부재를 제공하는 단계에서 상기 제1 접착 부재는 상기 복수 개의 범프들 사이에서 돌출되도록 제공될 수 있다.
상기 전자 부품에 상기 제1 접착 부재를 제공하는 단계와 상기 전자 부품 및 상기 표시 패널을 정렬하는 단계 사이에, 상기 제1 접착 부재를 건조 또는 부분 경화하는 단계가 더 포함될 수 있다.
일 실시예에서, 상기 복수 개의 신호 패드들 사이에 제2 접착 부재를 제공하는 단계를 더 포함할 수 있다. 상기 제2 접착 부재를 제공하는 단계에서 상기 제2 접착 부재는 상기 복수 개의 신호 패드들과 평면상에서 비중첩하게 제공되거나, 또는 상기 복수 개의 신호 패드들과 평면상에서 중첩하게 제공될 수 있다.
상기 제1 접착 부재는 상기 복수 개의 범프들 사이에서 비돌출되도록 제공될 수 있다.
상기 복수 개의 범프들 각각의 두께는 상기 복수 개의 신호 패드들 각각의 두께보다 클 수 있다. 상기 제1 접착 부재는 주제를 포함하고, 상기 제2 접착 부재는 상기 주제와 경화 반응하는 경화제를 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 장치의 제조 방법에 의할 때, 공정 시간이 단축될 수 있다.
본 발명의 일 실시예에 따른 표시 장치의 제조 방법에 의할 때, 표시 패널과 전자 부품 사이의 전도성이 향상된 표시 장치를 제공 할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 표시 장치의 사시도이다.
도 2는 본 발명의 일 실시 예에 따른 표시 장치의 분해 사시도이다.
도 3은 본 발명의 일 실시 예에 따른 표시 패널의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 5a는 본 발명의 일 실시예에 따른 표시 패널의 일부분 및 전자 부품을 나타낸 사시도이다.
도 5b는 본 발명의 일 실시예에 따른 표시 패널의 일부분과 전자 부품을 절단한 단면도이다.
도 5c는 본 발명의 일 실시예에 따른 표시 패널의 일부분과 전자 부품을 절단한 단면도이다.
도 6a 내지 도 6c는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법의 개략도이다.
도 7a 내지 도 7g는 도 6a 내지 도 6c의 각 단계를 도시한 단면도이다.
도 8은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법의 개략도이다.
도 9a 내지 도 9c는 도 8의 각 단계를 도시한 단면도이다.
도 10a 내지 도 10c는 도 8의 각 단계를 도시한 단면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결 된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
“및/또는”은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
또한, 본 명세서에서 “상에” 배치된다고 하는 것은 상부뿐 아니라 하부에 배치되는 경우도 포함하는 것일 수 있다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락상 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로, 본 명세서에서 정의된 것으로 해석된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시 예에 따른 표시 장치의 사시도이다. 도 2는 본 발명의 일 실시 예에 따른 표시 장치의 분해 사시도이다. 도 3은 본 발명의 일 실시 예에 따른 표시 패널의 단면도이다.
본 명세서에서, 휴대 전화 단말기에 적용될 수 있는 표시 장치(DD)를 예시적으로 도시하였다. 도시하지 않았으나, 메인보드에 실장된 전자 모듈들, 카메라 모듈, 전원 모듈 등이 표시 장치(DD)과 함께 브라켓/케이스 등에 배치됨으로써 휴대 전화 단말기를 구성할 수 있다. 본 발명에 따른 표시 장치(DD)는 텔레비전, 모니터 등과 같은 대형 전자장치를 비롯하여, 태블릿, 자동차 네비게이션, 게임기, 스마트 시계 등과 같은 중소형 전자장치 등에 적용될 수 있다.
도 1을 참조하면, 표시 장치(DD)는 표시면(DD-IS)을 통해 이미지(IM)를 표시할 수 있다. 도 1을 통해 이미지(IM)의 일 예로 아이콘 이미지들이 도시되었다. 표시면(DD-IS)은 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 면과 평행한다. 표시면(DD-IS)의 법선 방향, 즉 표시 장치(DD)의 두께 방향은 제3 방향(DR3)이 지시한다. 본 명세서 내에서 "평면상에서 보았을 때 또는 평면상에서"의 의미는 제3 방향(DR3)에서 바라보는 경우를 의미할 수 있다. 이하에서 설명되는 각 층들 또는 유닛들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)에 의해 구분된다. 그러나, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향, 예를 들어 반대 반향으로 변환될 수 있다.
또한, 표시면(DD-IS)은 이미지(IM)가 표시되는 표시 영역(DD-DA) 및 표시 영역(DD-DA)에 인접한 비표시 영역(DD-NDA)을 포함한다. 비표시 영역(DD-NDA)은 이미지가 표시되지 않는 영역이다. 다만, 이에 한정되지 않으며, 비표시 영역(DD-NDA)은 표시 영역(DD-DA)의 어느 일 측에 인접하거나 생략될 수 있다.
도 2를 참조하면, 표시 장치(DD)는 윈도우(WM), 표시모듈(DM), 전자 부품(DC), 및 수납 부재(BC)를 포함할 수 있다. 수납 부재(BC)는 표시모듈(DM)을 수용하며, 윈도우(WM)와 결합될 수 있다. 일 실시예에서, 수납 부재(BC)는 생략될 수 도 있다.
윈도우(WM)는 표시모듈(DM) 상부에 배치되고, 표시모듈(DM)로부터 제공되는 영상을 외부로 투과시킬 수 있다. 윈도우(WM)는 투과 영역(TA) 및 비투과 영역(NTA)을 포함한다. 투과 영역(TA)은 표시 영역(DD-DA)에 중첩하며, 표시 영역(DD-DA)에 대응하는 형상을 가질 수 있다. 표시 장치(DD)의 표시 영역(DD-DA)에 표시되는 이미지(IM)는 윈도우(WM)의 투과 영역(TA)을 통해 외부에서 시인될 수 있다.
비투과 영역(NTA)은 비표시 영역(DD-NDA)에 중첩하며, 비표시 영역(DD-NDA)에 대응하는 형상을 가질 수 있다. 비투과 영역(NTA)은 투과 영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 그러나, 본 발명의 기술적 사상은 이에 한정되지 않으며, 비투과 영역(NTA)은 생략될 수도 있다.
윈도우(WM)는 유리, 사파이어, 또는 플라스틱 등으로 구성될 수 있다. 또한, 윈도우(WM)가 단일층으로 도시되었지만, 윈도우(WM)는 복수 개의 층들을 포함할 수 있다. 윈도우(WM)는 베이스 층 및 비투과 영역(NTA)에 중첩하며 베이스 층 배면에 배치된 적어도 하나의 인쇄층을 포함할 수 있다. 인쇄층은 소정의 컬러를 가질 수 있다. 일 예로, 인쇄층은 블랙 색상으로 제공되거나, 블랙 색상 외의 다른 컬러로 제공될 수 있다.
표시모듈(DM)은 윈도우(WM) 및 수납 부재(BC) 사이에 배치된다. 표시모듈(DM)은 표시 패널(DP) 및 입력 감지층(ISU)를 포함한다. 본 명세서에서, 표시 패널(DP) 및 입력 감지층(ISU)은 전자 패널로 설명될 수 있다.
표시 패널(DP)은 영상을 생성하며, 생성된 영상을 윈도우(WM)로 전달할 수 있다. 본 발명의 실시 예에 따르면, 표시 패널(DP)은 발광형 표시 패널일 수 있고, 특별히 그 종류가 제한되지 않는다. 예컨대, 표시 패널(DP)은 유기발광 표시 패널 또는 퀀텀닷 발광 표시 패널일 수 있다. 유기발광 표시 패널의 발광층은 유기발광물질을 포함할 수 있다. 퀀텀닷 발광 표시 패널의 발광층은 퀀텀닷, 또는 퀀텀로드 등을 포함할 수 있다. 이하, 표시 패널(DP)은 유기발광 표시 패널로 설명된다.
이하에서, 본 발명의 표시 패널(DP)은 유기발광 표시 패널인 것으로 설명된다. 그러나, 본 발명의 기술적 사상은 이에 한정되지 않으며, 실시 예에 따라 다양한 표시 패널이 본 발명에 적용될 수 있다.
도 3을 참조하면, 표시 패널(DP)은 기판(SUB), 기판(SUB) 상에 배치된 회로 소자층(DP-CL), 표시 소자층(DP-OLED), 및 절연층(TFL)을 포함한다.
표시 패널(DP)은 표시 영역(DP-DA) 및 비표시 영역(DP-NDA)을 포함한다. 표시 패널(DP)의 표시 영역(DP-DA)은 도 1에 도시된 표시 영역(DD-DA) 또는 도 2에 도시된 투과 영역(TA)에 대응하며, 비표시 영역(DP-NDA)은 도 1에 도시된 비표시 영역(DD-NDA) 또는 도 2에 도시된 비투과 영역(NTA)에 대응한다.
기판(SUB)은 적어도 하나의 플라스틱 필름을 포함할 수 있다. 기판(SUB)은 플렉서블한 기판으로 플라스틱 기판, 유리 기판, 메탈 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다. 기판(SUB)은 합성수지 필름을 포함할 수 있다. 합성수지층은 열 경화성 수지를 포함할 수 있다. 기판(SUB)은 다층구조를 가질 수 있다. 예컨대 기판(SUB)은 합성수지층, 접착층, 및 합성수지층의 3층 구조를 가질 수도 있다. 특히, 합성수지층은 폴리이미드계 수지층일 수 있고, 그 재료는 특별히 제한되지 않는다. 합성수지층은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다. 그밖에 기판(SUB)은 유리 기판, 금속 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.
회로 소자층(DP-CL)은 적어도 하나의 중간 절연층과 회로 소자를 포함한다. 중간 절연층은 적어도 하나의 중간 무기막과 적어도 하나의 중간 유기막을 포함한다. 상기 회로 소자는 신호 라인들, 화소의 구동 회로 등을 포함한다. 회로 소자층(DP-CL)에 대한 상세한 설명은 후술한다.
표시 소자층(DP-OLED)은 복수 개의 유기발광 다이오드들을 포함할 수 있다. 표시 소자층(DP-OLED)은 화소 정의막과 같은 유기막을 더 포함할 수 있다. 다른 실시 예에 따르면, 표시 패널이 액정 표시 패널로 제공될 경우, 표시 소자층은 액정층으로 제공될 수 있다.
절연층(TFL)은 표시 소자층(DP-OLED)을 밀봉한다. 일 예로, 절연층(TFL)은 박막 봉지층일 수 있다. 절연층(TFL)은 수분, 산소, 및 먼지 입자와 같은 이물질로부터 표시 소자층(DP-OLED)을 보호한다. 다만, 이제 한정되지 않으며, 절연층(TFL)을 대신하여 봉지기판이 제공될 수 있다. 이 경우, 봉지기판은 기판(SUB)과 대향하며, 봉지기판 및 기판 사이에 회로 소자층(DP-CL) 및 표시 소자층(DP-OLED)이 배치될 수 있다.
입력 감지층(ISU)은 윈도우(WM)와 표시 패널(DP) 사이에 배치될 수 있다. 입력 감지층(ISU)은 외부에서 인가되는 입력을 감지한다. 외부에서 인가되는 입력은 다양한 형태로 제공될 수 있다. 예를 들어, 외부 입력은 사용자 신체의 일부, 스타일러스 펜, 광, 열, 또는 압력 등 다양한 형태의 외부 입력들을 포함한다. 또한, 사용자의 손 등 신체의 일부가 접촉하는 입력은 물론, 근접하거나 인접하는 공간 터치(예를 들어, 호버링)도 입력의 일 형태일 수 있다.
입력 감지층(ISU)은 표시 패널(DP) 상에 직접 배치될 수 있다. 본 명세서에서 "A 구성이 B 구성 상에 직접 배치된다"는 것은 A 구성과 B 구성 사이에 접착층이 배치되지 않고, A 구성과 B 구성이 서로 접촉하는 것을 의미한다. 본 실시예에서 입력 감지층(ISU) 및 표시 패널(DP)은 연속공정에 의해 제조될 수 있다. 그러나, 본 발명의 기술적 사상은 이에 한정되지 않으며, 입력 감지층(ISU)은 개별 패널로 제공되어, 접착층을 통해 표시 패널(DP)과 결합될 수 있다. 다른 예로, 입력 감지층(ISU)은 생략될 수 있다.
다시 도 2를 참조하면, 전자 부품(DC)은 비표시 영역(DP-NDA)에 중첩하며 표시 패널(DP) 상에 배치될 수 있다. 본 발명에 따르면, 전자 부품(DC)은 표시 패널(DP)에 구동 신호를 전달하는 구동칩일 수 있다. 예컨대, 전자 부품(DC)은 외부로부터 전달된 제어 신호에 기반하여 표시 패널(DP)의 동작에 필요한 구동 신호를 생성할 수 있다. 전자 부품(DC)은 생성된 구동 신호를 표시 패널(DP)의 회로 소자층(DP-CL)에 전달할 수 있다.
본 발명의 실시 예에 따르면, 전자 부품(DC)은 초음파 접합 방식으로 표시 패널(DP)과 전기적으로 연결될 수 있다. 예들 들어, 전자 부품(DC)에 포함된 범프와 표시 패널(DP)에 포함된 신호 패드가 초음파 접합 방식을 통해 서로 접촉될 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 패널의 평면도이다. 도 5a는 본 발명의 일 실시예에 따른 표시 패널의 일부분 및 전자 부품을 나타낸 사시도이다.
도 4를 참조하면, 표시 패널(DP)은 구동회로(GDC), 복수 개의 신호 라인들(SGL), 복수 개의 신호 패드들(DP-PD), 복수 개의 연결 신호 패드들(DP-CPD) 및 복수 개의 화소들(PX, 이하 화소들)을 포함할 수 있다. 화소들(PX)은 표시 영역(DP-DA)에 배치된다. 화소들(PX) 각각은 유기발광 다이오드와 그에 연결된 화소 구동회로를 포함한다. 구동회로(GDC), 신호 라인들(SGL), 신호 패드들(DP-PD), 연결 신호 패드들(DP-CPD), 및 화소 구동회로는 도 2에 도시된 회로 소자층(DP-CL)에 포함될 수 있다.
구동회로(GDC)는 복수 개의 게이트 라인들(GL)에 게이트 신호들을 순차적으로 출력한다.　구동회로(GDC)는 화소들(PX)에 또 다른 제어 신호를 더 출력할 수 있다. 구동회로(GDC)는 화소들(PX)의 구동회로와 동일한 공정, 예컨대 LTPS(Low Temperature Polycrystalline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성된 복수 개의 박막 트랜지스터들을 포함할 수 있다.
신호 라인들(SGL)은 게이트 라인들(GL), 데이터 라인들(DL), 전원 라인(PL), 및 제어신호 라인(CSL)을 포함한다. 게이트 라인들(GL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결되고, 데이터 라인들(DL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결된다. 전원 라인(PL)은 화소들(PX)에 연결된다. 제어신호 라인(CSL)은 구동회로(GDC)에 제어신호들을 제공할 수 있다.
신호 라인들(SGL)은 표시 영역(DP-DA) 및 비표시 영역(DP-NDA)과 중첩한다. 신호 라인들(SGL) 각각은 패드부 및 라인부를 포함할 수 있다. 라인부는 표시 영역(DP-DA) 및 비표시 영역(DP-NDA)과 중첩한다. 패드부는 라인부의 말단에 연결된다. 패드부는 비표시 영역(DP-NDA)에 배치되고, 신호 패드들(DP-PD) 중 대응하는 신호 패드와 중첩하게 배치 된다.
이하, 본 명세서에서, 비표시 영역(DP-NDA) 중 신호 패드들(DP-PD)이 배치된 영역은 칩 영역(NDA-DC)으로 정의하고, 연결 신호 패드들(DP-CPD)이 배치된 영역은 제1 패드 영역(NDA-PC1)으로 정의한다.
신호 패드들(DP-PD)은 제1 방향(DR1)을 따라 제1 행에 배열된 제1 행 신호 패드들(DP-PD1) 및 제1 방향(DR1)을 따라 제2 행에 배열된 제2 행 신호 패드들(DP-PD2)을 포함한다. 다만, 실시예가 이에 한정되는 것은 아니다. 예를 들어, 신호 패드들(DP-PD)은 제1 방향(DR1)을 따라 한 행에 배열될 수 있다.
제1 패드 영역(NDA-PC1) 상에 회로 기판(PCB)의 어느 일 부분이 배치될 수 있다. 연결 신호 패드들(DP-CPD)은 회로 기판(PCB)과 전기적으로 연결되어, 회로 기판(PCB)으로부터 수신된 전기 신호를 신호 패드들(DP-PD)에 전달한다. 회로 기판(PCB)은 리지드하거나 플렉서블할 수 있다. 예를 들어, 회로 기판(PCB)이 플렉서블할 경우, 플렉서블 인쇄회로 기판(Flexible printed circuit board)으로 제공될 수 있다.
회로 기판(PCB)은 표시 패널(DP)의 동작을 제어하는 타이밍 제어회로를 포함할 수 있다. 이하, 본 명세서에서는 전자 부품(DC)이 구동 집적 회로인 것으로 설명된다. 그러나 본 발명의 일 실시예에서 전자 부품(DC)은 회로 기판(PCB)일 수도 있다. 타이밍 제어회로는 집적 칩의 형태로 회로 기판(PCB)에 실장될 수 있다. 또한, 도시되지 않았지만, 회로 기판(PCB)은 입력 감지층(ISU)을 제어하는 입력감지회로를 포함할 수 있다.
회로 기판(PCB)은 표시 패널(DP)과 전기적으로 연결되는 구동 패드들(PCB-PD)을 포함할 수 있다. 구동 패드들(PCB-PD)은 회로 기판(PCB)에 정의된 제2 패드 영역(NDA-PC2)에 배치될 수 있다.
도 5a를 참조하면, 일 실시예에서 칩 영역(NDA-DC) 상에 도 2에 도시된 전자 부품(DC)이 실장 될 수 있다. 신호 패드들(DP-PD)은 전자 부품(DC)과 전기적으로 연결되어, 전자 부품(DC)으로부터 수신된 전기적 신호를 신호 라인들(SGL)에 전달한다. 신호 패드들(DP-PD) 각각은 대응되는 구동 패드부들(DC-P) 각각과 전기적으로 연결될 수 있다. 본 발명의 일 실시 예에 따르면, 전자 부품(DC)은 초음파 접합 방법에 의해 표시 패널(DP)과 전기적으로 연결될 수 있다. 예컨대, 전자 부품(DC)에 포함된 구동 패드부(DC-P)는 초음파 접합 방법에 의해 표시 패널(DP)에 포함된 신호 패드들(DP-PD)과 접촉되어 전기적으로 연결될 수 있다. 도 5a의 표시 패널(DP)에서는 편의상 회로 기판(PCB)을 생략하여 도시하였다.
도 5b는 본 발명의 일 실시예에 따른 표시 패널의 일부분과 전자 부품을 절단한 단면도이다. 도 5b는 도2에 도시된 I-I' 선을 따라 절단한 단면의 일부를 도시한 것이다. 도 5b를 참조하면, 전자 부품(DC)은 베이스 기판(DC-BS), 구동 패드부(DC-P) 및 패드 절연층(DC-IL)을 포함한다. 구동 패드부(DC-P)는 구동 패드(DC-PD) 및 범프(DC-BP)를 포함한다.
베이스 기판(DC-BS)의 상면은 전자 부품(DC)의 상면(DC-US)에 대응될 수 있다. 표시패널(DP)과 마주한 패드 절연층(DC-IL)의 하면은 전자 부품(DC)의 하면(DC-DS)에 대응될 수 있다. 일 예로, 베이스 기판(DC-BS)은 실리콘 재질을 포함할 수 있다.
구동 패드(DC-PD)는 베이스 기판(DC-BS)의 하면에 배치될 수 있다. 구동 패드(DC-PD)는 전자 부품(DC)의 회로 소자(미도시)에 전기적으로 연결될 수 있다. 패드 절연층(DC-IL)은 구동 패드(DC-PD)의 일 부분을 노출시키며 베이스 기판(DC-BS)의 하면 상에 배치될 수 있다. 이 경우, 구동 패드(DC-PD)의 일 부분을 노출시키는 관통홀이 패드 절연층(DC-IL)에 정의될 수 있다. 본 명세서에서, 패드 절연층(DC-IL)은 생략될 수도 있다. 범프(DC-BP)는 구동 패드(DC-PD) 상에 직접 배치될 수 있다.
도 5b를 참조하면, 기판(SUB)의 상면에 회로 소자층(DP-CL)이 배치될 수 있다. 회로 소자층(DP-CL)은 버퍼층(BFL) 및 복수 개의 절연층들(10, 20, 30)을 포함할 수 있다. 버퍼층(BFL)은 무기물질을 포함하는 무기층일 수 있다. 버퍼층(BFL)은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다. 버퍼층(BFL)은 다층으로 형성될 수 있다. 버퍼층(BFL)은 실리콘옥사이드층과 실리콘나이트라이드층이 교번하게 적층된 층일 수 있다.
버퍼층(BFL) 상에는 복수 개의 절연층들(10, 20, 30)이 배치될 수 있다. 제1 절연층(10), 제2 절연층(20), 및 제3 절연층(30)은 순차로 적층될 수 있다. 복수 개의 절연층들(10, 20, 30) 각각은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 복수 개의 절연층들(10, 20, 30) 각각은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다.
제2 절연층(20) 상에는 패드부(DL-P)가 배치될 수 있다. 제2 절연층(20), 및 패드부(DL-P) 상에는 제3 절연층(30)이 배치될 수 있다. 제3 절연층(30)은 패드부(DL-P)의 일부를 노출시킬 수 있다. 즉 제3 절연층(30)에는 패드부(DL-P)를 노출 시키는 개구부가 정의될 수 있다. 신호 패드(DP-PD)는 패드부(DL-P) 상에 배치되어 패드부(DL-P)와 접촉할 수 있다. 신호 패드(DP-PD)는 패드부(DL-P) 및 제3 절연층(30) 상에 배치될 수 있다. 신호 패드(DP-PD)는 제3 절연층(30)에 정의된 개구부를 통해 패드부(DL-P)와 접촉할 수 있다. 따라서, 신호 패드(DP-PD)는 패드부(DL-P)로부터 전달되는 전기 신호를 수신하거나, 패드부(DL-P)로 전기 신호를 전달할 수 있다.
본 발명의 실시 예에 따르면, 범프(DC-BP)는 초음파 접합 방법에 의해, 신호 패드(DP-PD)와 접촉할 수 있다. 이에 따라, 범프(DC-BP) 및 신호 패드(DP-PD)는 서로 전기적으로 연결될 수 있다.
범프(DC-BP)와 신호 패드(DP-PD)가 도전성 접착 필름(Anisotropic Adhesive Film) 등의 도전성 접착 부재에 의해 연결되는 경우, 이웃하는 신호 패드(PD-DP) 사이, 또는 이웃하는 구동 패드(DC-PD) 사이가 도전 입자에 의해 전기적으로 연결될 수 있다. 또는 신호 패드(DP-PD)와 구동 패드(DC-PD) 사이에 도전 입자가 배치되지 않아 신호 패드(DP-PD)와 구동 패드(DC-PD)가 전기적을 연결되지 않을 수 있다. 일 실시예에서는, 범프(DC-BP)가 초음파 접합 방법에 의해 신호 패드(DP-PD)와 직접 접촉하므로 상술한 문제가 발생하지 않는다.
충진제(RS)는 전자 부품(DC) 및 기판(SUB) 사이에 배치될 수 있다. 충진제(RS)는 초음파 본딩된 범프(DC-BP) 및 신호 패드(DP-PD)의 외면을 감싸며 전자 부품(DC) 및 기판(SUB) 사이에 배치될 수 있다. 충진제(RS)가 전자 부품(DC) 및 표시패널(DP) 사이에 배치됨으로써, 범프들(DC-BP) 및 신호 패드들(DP-PD)을 외부 공기와 차단시킬 수 있다. 그 결과, 범프(DC-BP)들 및 신호 패드들(DP-PD)이 부식되는 것을 방지될 수 있다.
도 5c는 본 발명의 일 실시예에 따른 표시 패널의 일부분과 전자 부품을 절단한 단면도이다. 도 5c에는 도 5b에서 도시된 단면과 대응되는 단면이 도시 되었다.
도 5c를 참조하면, 회로 소자층(DP-CL)은 돌기부(30a)를 더 포함할 수 있다. 돌기부(30a)는 패드부(DL-P)와 신호 패드(DP-PD1) 사이에 배치될 수 있다. 돌기부(30a)는 신호 패드(DP-PD1)에 의해 커버될 수 있다.
돌기부(30a)는 제3 절연층(30)과 동시에 형성될 수 있다. 돌기부(30a)는 제3 절연층(30)과 동일한 재료를 포함할 수 있다. 그러나, 실시예가 이에 한정되는 것은 아니며 제3 절연층(30)과 별도로 형성될 수도 있고, 제3 절연층(30)과 상이한 재료를 포함할 수 있다.
회로 소자층(DP-CL)이 돌기부(30a)를 더 포함하는 경우, 신호 패드(DP-PD1) 중 돌기부(30a)와 중첩되는 부분이 돌출된다. 따라서, 신호 패드(DP-PD1)의 표면적이 증가할 수 있고, 신호 패드(DP-PD1)와 범프(DC-BP)의 접촉 면적이 증가할 수 있다. 또한, 신호 패드(DP-PD1)와 범프(DC-BP)를 접합할 때, 신호 패드(DP-PD1)의 돌출된 부분이 큰 압력을 받게 된다. 보다 구체적으로, 초음파 접합을 위한 압력 인가 시 신호 패드(DP-PD1)의 돌출된 부분은 돌기부(30a)가 없는 경우에 비하여 더 큰 압력을 갖게 된다. 따라서, 신호 패드(DP-PD1)와 범프(DC-BP)가 더 한정적으로 접착될 수 있다. 따라서, 표시 장치(DD)의 내구성이 향상될 수 있다.
도 5c에는, 신호 패드(DP-PD1)와 중첩하는 돌기부(30a)가 하나인 것이 예시적으로 도시되었으나, 돌기부(30a)는 2개 이상이 배치될 수도 있다. 돌기부(30a)가 복수 개로 배치되는 경우 돌기부(30a)는 일정한 간격으로 이격될 수 있다. 일 실시예에서, 신호 패드(DP-PD1) 중 돌기부(30a)와 중첩되는 부분은 신호 패드(DP-PD1) 전체 면적을 기준으로 약 1/2이하일 수 있다. 신호 패드(DP-PD1) 중 돌기부(30a)와 중첩되는 부분의 면적이 신호 패드(DP-PD1) 전체 면적의 1/2를 초과하는 경우 신호 패드(DP-PD1)와 패드부(DL-P)의 접촉 면적이 충분히 확보되지 않을 수 있다.
이하부터는 전자 부품(DC) 및 표시 패널(DP)의 초음파 접합 방법에 대하여 상세하게 설명한다.
도 6a 내지 도 6c는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법의 개략도이다.
도 6a 내지 도 6c는 표시 장치(DD)의 제조 방법(S1)의 순서를 특정한 것은 아니다. 도 6a 내지 도 6c에서 각 단계의 순서는 변경되어 실시될 수도 있다.
도 6a를 참조하면, 일 실시예의 표시 장치(DD)의 제조 방법(S1)은 전자 부품(DC)을 제공하는 단계(S10), 제1 접착 부재(RS1-P)를 제공하는 단계(S20), 표시 패널(DP)을 제공하는 단계(S30), 전자 부품(DC) 및 표시 패널(DP)을 정렬하는 단계(S40), 및 접합하는 단계(S50)를 포함할 수 있다.
도 6b를 참조하면, 일 실시예의 표시 장치(DD)의 제조 방법(S1)은 제1 접착 부재(RS1-P)를 건조 또는 부분 경화하는 단계(S21)를 더 포함할 수 있다. 제1 접착 부재(RS1-P)를 건조 또는 부분 경화하는 단계(S21)는 제1 접착 부재(RS1-P)를 제공하는 단계(S20)와 전자 부품(DC) 및 표시 패널(DP)을 정렬하는 단계(S40), 및 접합하는 단계(S50) 사이에 포함될 수 있다.
도 6c를 참조하면, 일 실시예의 표시 장치(DD)의 제조 방법(S1)은 보호 필름(PF)을 제공하는 단계(S22), 및 보호 필름(PF)을 제거하는 단계(S31)를 더 포함할 수 있다. 보호 필름(PF)을 제공하는 단계(S22)는 제1 접착 부재를 제공하는 단계(S20)와 전자 부품(DC) 및 표시 패널(DP)을 정렬하는 단계(S40) 사이에 포함될 수 있다. 예를 들어, 보호 필름(PF)을 제공하는 단계(S22)는 제1 접착 부재(RS1-P)를 건조 또는 부분 경화하는 단계(S21) 이후에 포함될 수 있다. 보호 필름(PF)을 제거하는 단계(S31)는 표시 패널(DP)을 제공하는 단계(S30) 이후에 포함될 수 있다.
도 7a 내지 도 7g는 도 6a 내지 도 6c의 각 단계를 도시한 단면도이다. 도 7a 내지 도 7g에서 전자 부품(DC) 및 표시 패널(DP)의 단면은 도 5b에 도시된 단면과 대응되는 영역을 도시한 것이다.
도 7a는 전자 부품(DC)을 제공하는 단계(S10), 및 제1 접착 부재(RS1-P)를 제공하는 단계(S20)를 도시한 단면도이다. 도 7a를 참조하면, 복수 개의 범프들(DC-BP) 사이에 제1 접착 부재(RS1-P)가 제공될 수 있다. 범프들(DC-BP) 각각은 구동 패드(DC-PD)와 접촉하는 하면 및 상기 하면과 대향하는 상면을 포함할 수 있다.
제1 접착 부재(RS1-P)는 범프들(DC-BP)을 커버하지 않는 것일 수 있다. 보다 구체적으로, 범프들(DC-BP) 각각의 상면의 적어도 일부는 제1 접착 부재(RS1-P) 사이에서 노출될 수 있다. 범프들(DC-BP) 각각의 상면은 제1 접착 부재(RS1-P) 사이에서 완전히 노출될 수도 있다. 즉, 제1 접착 부재(RS1-P)는 범프들(DC-BP)의 사이에 배치되어 범프들(DC-BP) 각각의 상면과 비접촉하거나, 범프들(DC-BP) 각각의 상면의 일부(예를 들어, 엣지 부분)와 접촉할 수 있다.
범프들(DC-BP) 각각의 적어도 일부는 제1 접착 부재(RS1-P)와 평면상에서 비중첩할 수 있다. 범프들(DC-BP) 각각은 제1 접착 부재(RS1-P)와 평면상에서 완전히 비중첩 할 수도 있다.
제1 접착 부재(RS1-P)가 범프들(DC-BP)을 커버하는 경우 이후 범프(DC-BP)와 신호 패드(DP-PD)를 접합할 때 범프(DC-BP)와 신호 패드(DP-PD)의 접합면에 제1 접착 부재(RS1-P)가 남아있을 수 있다. 이 경우, 범프(DC-BP)와 신호 패드(DP-PD)사이의 전도성이 떨어질 수 있다.
일 실시예의 표시 장치 제조 방법(S1)에서는 제1 접착 부재(RS1-P)가 범프들(DC-BP)을 커버하지 않는다. 따라서, 범프(DC-BP)와 신호 패드(DP-PD)를 접합할 때 범프(DC-BP)와 신호 패드(DP-PD)의 접합면에 제1 접착 부재(RS1-P)가 남는 것을 방지 또는 최소화할 수 있다. 따라서, 일 실시예에서 범프(DC-BP)와 신호 패드(DP-PD) 사이의 전도성이 향상될 수 있다. 이에 따라, 전자 부품(DC)과 표시 패널(DP) 사이에서 원활한 신호 전달이 가능할 수 있다.
도 7a를 참조하면, 제1 접착 부재(RS1-P)는 범프들(DC-BP) 사이에서 돌출되도록 제공될 수 있다. 그러나 실시예가 이에 한정되는 것은 아니며, 제1 접착 부재(RS1-P)는 범프들(DC-BP) 사이에서 비돌출되도록 제공될 수 있다. 즉, 제1 접착 부재(RS1-P)는 범프들(DC-BP)의 상면의 위치와 법선 방향(제3 방향, DR3)에서 동일한 위치 또는 더 낮은 위치까지 배치될 수 있다. 제1 접착 부재(RS1-P)가 범프들(DC-BP) 사이에서 비돌출되도록 제공되는 경우 표시 패널(DP)에 제2 접착 부재(RS2-P)가 제공될 수 있으며, 상세한 내용은 후술한다.
도 7a를 참조하면, 제1 접착 부재(RS1-P)가 범프들(DC-BP) 각각의 상면의 엣지 부분에 접촉된 것으로 도시되었다. 그러나, 제1 접착 부재(RS1-P)가 범프들(DC-BP) 사이에서 돌출되게 배치되는 경우에도, 제1 접착 부재(RS1-P)의 돌출 높이 또는 제1 접착 부재(RS1-P)의 물성(예를 들어, 표면 에너지 등) 등에 따라 제1 접착 부재(RS1-P)가 범프들(DC-BP) 각각의 상면의 엣지 부분에 접촉하지 않게 배치될 수 도 있다.
도 7b는 제1 접착 부재(RS1-P)를 건조 또는 부분 경화하는 단계(S21)를 도시한 단면도이다.
제1 접착 부재(RS1-P)는 열 개시제를 포함할 수 있다. 이 경우, 제1 접착 부재(RS1-P)에 열을 인가하여 제1 접착 부재(RS1-P)를 경화시킬 수 있다.
제1 접착 부재(RS1-P)의 종류는 특별히 한정되지 않는다. 예를 들어, 제1 접착 부재(RS1-P)는 에폭시계 모노머, 아크릴계 모노머, 우레탄계 모노머, 올레핀계 모노머, 아미드계 모노머, 이미드계 모노머, 실록산계 모노머, 또는 폴리올계 모노머 중 적어도 하나를 포함할 수 있다. 제1 접착 부재(RS1-P)는 올리고머를 포함할 수도 있다. 상술한 모노머 및 올리고머는 일관능기 또는 다관능기일 수 있다. 예를 들어, 제1 접착 부재(RS1-P)는 에폭시계 모노머, 또는 아크릴계 모노머 중 어느 하나를 포함할 수 있다.
일 실시예에서, 제1 접착 부재(RS1-P)는 건조 또는 부분 경화되어 건조 또는 부분 경화된 제1 접착 부재(RS1-D)를 형성할 수 있다. 이에 따라, 전자 부품(DC)과 표시 패널(DP)을 접합할 때 제1 접착 부재(RS1-P)가 흐르는 것을 방지할 수 있다. 또한, 제1 접착 부재(RS1-P)를 부분 경화 하는 경우 이후 제1 접착 부재(RS1-P)를 완전 경화 시키는 것보다, 경화 시간이 단축될 수 있다.
도 7c는 보호 필름(PF)을 제공하는 단계(S22)를 도시한 단면도이다. 일 실시예에서, 전자 부품(DC) 상에 보호 필름(PF)이 제공될 수 있다. 보호 필름(PF)은 제1 접착 부재(RS1-P)를 건조 또는 부분 경화 시킨 후 제공될 수 있다.
일 실시예에서, 보호 필름(PF)은 특별히 한정되는 것은 아니나 플라스틱 필름일 수 있다. 또는, 셀룰로오스를 포함하는 종이 필름일 수 있다. 보호 필름(PF)의 한 면은 점착성을 갖고, 다른 한 면은 점착성을 갖지 않는 이형지일 수 있다. 보호 필름(PF)에서 점착성을 갖는 면이 전자 부품(DC) 상에 배치될 수 있다. 보호 필름(PF)은 전자 부품(DC) 상에 배치되어 전자 부품(DC)의 운반 시 전자 부품(DC)이 손상되는 것을 방지할 수 있다. 도 7c에서는 보호 필름(PF)이 건조 또는 부분 경화된 제1 접착 부재(RS1-D)와 접촉하는 것으로 도시 되었으나, 제1 접착 부재(RS1-P)가 범프들(DC-BP) 사이에서 비돌출 되는 경우, 보호 필름(PF)은 범프들(DC-BP)과 접촉할 수 있다.
전술한 바와 같이 일 실시예의 표시 장치(DD)의 제조 방법(S1)에서 표시 패널(DP)을 정렬하는 단계(S40) 이전에 보호 필름(PF)을 제거하는 단계(S31)가 포함될 수 있다.
도 7d는 표시 패널(DP)을 제공하는 단계(S30)를 도시한 단면도이다. 도 7e는 전자 부품(DC) 및 표시 패널(DP)을 정렬하는 단계(S40)를 도시한 단면도이다. 도 7d 및 도 7e를 참조하면, 일 실시예에서 표시 패널(DP)에는 별도의 접착 부재가 제공되지 않을 수 있다. 도 7a에서 참조했던 바와 같이, 제1 접착 부재(RS-P1)가 범프들(DC-BP) 사이에서 돌출되어 제공될 수 있으므로, 표시 패널(DP)에 접착 부재가 제공되지 않더라도 전자 부품(DC)과 표시 패널(DP) 사이가 빈 공간 없이 충진될 수 있다.
도 7e를 참조하면, 일 실시예에서 전자 부품(DC)은 표시 패널(DP) 상부에 정렬될 수 있다. 그러나, 실시예가 이에 한정 되는 것은 아니며 표시 패널(DP)이 전자 부품(DC)의 상부에 정렬될 수도 있다.
전자 부품(DC) 및 표시 패널(DP)을 정렬하는 단계(S40)에서, 전자 부품(DC) 및 표시 패널(DP)은 범프들(DC-BP) 및 신호 패드들(DP-PD)이 서로 일대일 대응되도록 정렬될 수 있다.
도 7f는 접합하는 단계(S50)를 도시한 단면도이다. 도 7f를 참조하면, 각각 대응되는 범프(DC-BP)들 및 신호 패드(DP-PD)들에는 초음파, 압력, 및 열(UHP)이 인가될 수 있다. 일 실시예에서, 초음파, 압력, 및 열(UHP)은 별도의 외력 인가 부재(PS)로부터 제공되는 것일 수 있다. 일 실시예에서, 초음파, 압력, 및 열(UHP) 중 열은 인가되지 않을 수도 있다.
도 7f 에서 외력 인가 부재(PS)가 전자 부품(DC) 상에 배치되어 범프(DC-BP)와 신호 패드(DP-PD)에 초음파, 압력, 및 열(UHP)을 제공하는 것으로 도시되었으나 실시예가 이에 한정되는 것은 아니다. 일 실시예에서, 외력 인가 부재(PS)는 표시 패널 상에 배치되어 배치되어 범프(DC-BP)와 신호 패드(DP-PD)에 초음파, 압력, 및 열(UHP)을 제공할 수도 있다.
범프(DC-BP)와 신호 패드(DP-PD) 사이의 계면에 초음파 진동 및 압력이 인가될 경우, 범프(DC-BP)와 신호 패드(DP-PD) 사이의 계면에 마찰열이 발생된다. 이에 따라, 범프(DC-BP)와 신호 패드(DP-PD) 사이의 계면이 마찰열에 의해 서로 반응할 수 있다. 이에 따라, 범프(DC-BP)와 신호 패드(DP-PD)는 서로 접착될 수 있다. 또한, 베이스 기판(DC-BS)의 상면에 열이 인가됨에 따라, 범프(DC-BP)와 신호 패드(DP-PD)는 더 신속하게 접착될 수 있다.
일 실시예에서, 범프(DC-BP) 및 구동 패드부(DC-P)는 도전성 물질을 포함할 수 있다. 범프(DC-BP) 및 구동 패드부(DC-P)는 도전성 금속을 포함할 수 있다. 보다 구체적으로, 범프(DC-BP)는 금(Au)을 포함할 수 있다. 금은 낮은 경도를 갖기 때문에 초음파, 압력, 및 열(UHP)이 인가되는 경우 신호 패드(DP-PD)가 포함하는 금속과 쉽게 반응할 수 있다. 따라서, 범프(DC-BP)의 금과 신호 패드(DP-PD)의 금속이 서로 반응하여 확산 현상이 일어나고, 범프(DC-BP) 및 신호 패드(DP-PD)가 접합될 수 있다.
접합하는 단계(S50)에서, 건조 또는 부분 경화된 제1 접착 부재(RS1-D)에 열이 인가될 수 있다. 제1 접착 부재(RS1-P)를 건조 또는 부분 경화하는 단계(S21)가 생략된 경우 제1 접착 부재(RS1-P)에 열이 인가될 수 있다. 제1 접착 부재(RS1-P)는 열 개시제를 포함하는 열경화성 접착부재일 수 있다. 따라서, 접합하는 단계(S50)에서 제1 접착 부재(RS1-P)에 열이 인가되는 경우, 제1 접착 부재(RS1-P)가 완전 경화되어 충진제(RS)를 형성할 수 있다.
일 실시예에서, 전자 부품(DC) 및 표시 패널(DP)을 접합 한 이후에 전자 부품(DC) 및 표시 패널(DP) 사이의 공간에 접착 부재를 채우는 경우 공정 시간이 증가할 수 있다. 일 실시예에서는, 전자 부품(DC) 및 표시 패널(DP)의 접합 전에 접착 부재를 도포한다. 따라서, 공정 시간이 절감될 수 있다. 또한, 부분 경화 단계를 거치는 경우 접착 부재의 경화 시간이 단축되고, 공정 시간이 더욱 절감될 수 있다.
도 8은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법의 개략도이다. 도 8을 참조하면, 일 실시예에 따른 표시 장치(DD)의 제조 방법(S1)은 제2 접착 부재(RS2-P)를 제공하는 단계(S32)를 더 포함할 수 있다. 도 8에서 제2 접착 부재(RS2-P)를 제공하는 단계(S32)의 순서를 특정한 것은 아니다. 제2 접착 부재(RS2-P)를 제공하는 단계(S32)는 전자 부품(DC) 및 표시 패널(DP)을 정렬하는 단계(S40)의 전이라면 어느 단계에서든지 포함될 수 있다.
도 9a 내지 도 9c는 도 8의 각 단계를 도시한 단면도이다. 도 10a 내지 도 10c는 도 8의 각 단계를 도시한 단면도이다. 도 9a 내지 도 9c, 및 도 10a 내지 도 10c에서 전자 부품(DC) 및 표시 패널(DP)의 단면은 도 5b에 도시된 단면과 대응되는 영역을 도시한 것이다. 이하부터, 별도의 언급이 없는 경우, 표시 장치의 제조 방법(S1)의 각 단계에 대해서는 전술한 것과 동일한 설명이 적용될 수 있다.
도 9a 및 도 10a는 제1 접착 부재(RS1-P)를 제공하는 단계(S20)를 도시한 단면도이다.
도 9a를 참조하면, 제1 접착 부재(RS1-P)는 범프들(DC-BP)의 상면의 위치와 법선 방향(제3 방향, DR3)에서 실질적으로 동일한 높이의 위치까지 배치될 수 있다. 제1 접착 부재(RS1-P)는 범프들(DC-BP) 사이에서 평탄하게 배치될 수 있으나, 제1 접착 부재(RS1-P)와 범프(DC-BP) 사이의 표면 에너지 차이에 따라 제1 접착 부재(RS1-P)의 상면은 볼록한 형상 또는 오목한 형상을 가질 수도 있다. 제1 접착 부재의(RS1-P) 상면이 볼록하거나 오목한 형상을 갖는 경우에도, 제1 접착 부재(RS1-P)의 평균 두께가 패드 절연층(IL) 상면과 신호 패드(DP-PD) 상면 사이의 거리와 동일한 경우, 제1 접착 부재(RS1-P)는 범프들(DC-BP)의 상면의 위치와 법선 방향(제3 방향, DR3)에서 실질적으로 동일한 위치까지 배치된 것으로 해석될 수 있다.
도 10a를 참조하면, 제1 접착 부재(RS1-P)는 범프들(DC-BP)의 상면의 위치와 법선 방향(제3 방향, DR3)에서 더 낮은 위치까지 배치될 수도 있다.
도 9b 및 도 10b는 제2 접착 부재를 제공하는 단계(S32)를 도시한 단면도이다. 도 9b를 참조하면, 복수 개의 신호 패드들(DP-PD) 사이에 제2 접착 부재(RS2-P)가 제공될 수 있다. 신호 패드들(DP-PD) 각각은 패드부(DL-P)와 접촉하는 하면 및 상기 하면과 대향하는 상면을 포함할 수 있다.
이하부터, 제2 접착 부재(RS2-P)에 대해서 별도로 설명되지 않는 부분은 전술한 제1 접착 부재(RS1-D)에 대한 설명과 동일한 설명이 적용될 수 있다.
제2 접착 부재(RS2-P)는 신호 패드들(DP-PD)을 커버하지 않는 것일 수 있다. 보다 구체적으로, 신호 패드들(DP-PD) 각각의 상면의 적어도 일부는 제2 접착 부재(RS2-P) 사이에서 노출될 수 있다. 신호 패드들(DP-PD) 각각의 상면은 제2 접착 부재(RS2-P) 사이에서 완전히 노출될 수도 있다. 즉, 제2 접착 부재(RS2-P)는 신호 패드들(DP-PD)의 사이에 배치되어 신호 패드들(DP-PD) 각각의 상면과 비접촉하거나, 신호 패드들(DP-PD) 각각의 상면의 일부(예를 들어, 엣지 부분)와 접촉할 수 있다.
신호 패드들(DP-PD) 각각의 적어도 일부는 제2 접착 부재(RS2-P)와 평면상에서 비중첩할 수 있다. 신호 패드들(DP-PD) 각각은 제2 접착 부재(RS2-P)와 평면상에서 완전히 비중첩 할 수도 있다.
도 9b 및 도 10b를 참조하면, 제2 접착 부재(RS2-P)는 신호 패드들(DP-PD) 사이에서 돌출되거나 비돌출 되도록 제공될 수 있다.
제2 접착 부재(RS2-P)가 신호 패드들(DP-PD)을 커버하는 경우 이후 범프(DC-BP)와 신호 패드(DP-PD)를 접합할 때 범프(DC-BP)와 신호 패드들(DP-PD)의 접합면에 제2 접착 부재(RS2-P)가 남아있을 수 있다. 이 경우, 범프(DC-BP)와 신호 패드(DP-PD) 사이의 전도성이 떨어질 수 있다.
일 실시예의 표시 장치 제조 방법(S1)에서는 제2 접착 부재(RS2-P)가 신호 패드들(DP-PD)을 커버하지 않는다. 따라서, 범프(DC-BP)와 신호 패드들(DP-PD)을 접합할 때 범프(DC-BP)와 패드부(DL-P)의 접합면에 제2 접착 부재(RS2-P)가 남는 것을 방지 또는 최소화할 수 있다. 따라서, 일 실시예에서 범프(DC-BP)와 신호 패드(DP-PD) 사이의 전도성이 향상될 수 있다. 이에 따라, 전자 부품(DC)과 표시 패널(DP) 사이에서 원활한 신호 전달이 가능할 수 있다.
도 9b를 참조하면, 제2 접착 부재(RS2-P)는 신호 패드들(DP-PD)의 상면의 위치와 법선 방향(제3 방향, DR3)에서 실질적으로 동일한 높이의 위치까지 배치될 수 있다. 도 10b를 참조하면 제2 접착 부재(RS2-P)는 신호 패드들(DP-PD)의 상면의 위치와 법선 방향(제3 방향, DR3)에서 더 높은 높이의 위치까지 배치될 수 있다.
일 실시예에서, 제2 접착 부재(RS2-P)는 제1 접착 부재(RS1-P)와 동일한 접착 부재일 수 있다. 예를 들어, 제2 접착 부재(RS2-P)는 열경화제를 포함하는 열경화성 접착 부재일 수 있다.
일 실시예에서, 제1 접착 부재(RS1-P) 및 제2 접착 부재(RS2-P) 중 어느 하나는 주제를 포함하고, 나머지 하나는 주제와 경화 반응하는 경화제일 수 있다. 즉 제1 접착 부재(RS1-P) 및 제2 접착 부재(RS2-P)는 서로 만나 경화 반응을 일으키는 이액형 접착 부재일 수 있다. 일 실시예에서, 범프들(DC-BP)의 두께는 신호 패드들(DP-PD)의 두께보다 클 수 있다. 따라서, 제1 접착 부재(RS1-P)가 제2 접착 부재(RS2-P)보다 더 많은 양이 배치될 수 있다. 이 때, 제1 접착 부재(RS1-P)가 주제이고 제2 접착 부재(RS2-P)가 경화제일 수 있다. 특별히 한정되는 것은 아니나. 주제 또는 경화제는, 에폭시계 모노머 및 아크릴계 모노머 중 적어도 하나를 포함할 수 있다.
도 9c 및 도 10c는 접합하는 단계(S50)를 도시한 단면도이다.
도 9c 및 도 10c를 참조하면, 제1 접착 부재(RS1-P) 및 제2 접착 부재(RS2-P)에 초음파, 압력, 및 열(UHP)이 인가될 수 있다. 제1 접착 부재(RS1-P) 및 제2 접착 부재(RS2-P)가 열경화성 접착 부재인 경우, 제1 접착 부재(RS1-P) 및 제2 접착 부재(RS2-P)에 인가되는 열을 통해 제1 접착 부재(RS1-P) 및 제2 접착 부재(RS2-P)가 경화되어 충진제(RS, 도 5b)를 형성할 수 있다.
일 실시예에서, 열은 인가되지 않을 수도 있다. 특히, 제1 접착 부재(RS1-P) 및 제2 접착 부재(RS2-P) 중 어느 하나가 주제이고 나머지 하나가 경화제인 경우 열이 인가되지 않을 수 있다. 제1 접착 부재(RS1-P) 및 제2 접착 부재(RS2-P)는 초음파 진동 및 압력에 의하여 서로 혼합될 수 있다. 따라서, 제1 접착 부재(RS1-P) 및 제2 접착 부재(RS2-P)는 경화되어 충진제(RS, 도 5b)를 형성할 수 있다. 일 실시예에서, 제1 접착 부재(RS1-P) 및 제2 접착 부재(RS2-P) 중 어느 하나가 주제이고 나머지 하나가 경화제인 경우 접착 부재에 열을 인가하지 않아도 경화 반응이 일어난다. 따라서, 열에 의해 전자 부품(DC) 또는 표시 패널(DP)이 손상되는 것을 방지할 수 있다.
일 실시예의 표시 장치의 제조 방법은 복수 개의 범프들 사이에 제1 접착 부재를 제공하는 단계를 포함한다. 제1 접착 부재를 제공하는 단계에서 범프들 각각의 상면의 적어도 일부는 제1 접착 부재 사이에서 노출된다. 따라서, 일 실시예의 표시 장치의 제조 방법은 공정 시간을 단축시킬 수 있다. 또한, 일 실시예의 표시 장치의 제조 방법에 의해 제조된 표시 장치는 표시 패널과 전자 부품 사이의 전도성이 향상될 수 있다.
실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
DD: 표시 장치 DP: 표시 패널
DC-BP: 범프 DC-PD: 구동 패드
RS1-P: 제1 접착 부재 RS2-P: 제2 접착 부재
DL-P: 패드부 DP-PD: 신호 패드

Claims (20)

  1. 복수 개의 범프들을 포함하는 전자 부품을 제공하는 단계;
    상기 복수 개의 범프들 사이에 제1 접착 부재를 제공하는 단계;
    복수 개의 신호 패드들을 포함하는 표시 패널을 제공하는 단계;
    상기 복수 개의 범프들 및 상기 복수 개의 신호 패드들이 서로 일대일 대응되도록 상기 전자 부품 및 상기 표시 패널을 정렬하는 단계; 및
    상기 복수 개의 범프들 및 상기 복수 개의 신호 패드들에 초음파 및 압력을 인가하여 상기 복수 개의 범프들 및 상기 복수 개의 신호 패드들을 접합하는 단계; 를 포함하고,
    상기 제1 접착 부재를 제공하는 단계에서 상기 복수 개의 범프들 각각의 상면의 적어도 일부는 상기 제1 접착 부재 사이에서 노출되는 표시 장치의 제조 방법.
  2. 제1 항에 있어서,
    상기 제1 접착 부재를 제공하는 단계에서,
    상기 복수 개의 범프들 각각의 상면은 상기 제1 접착 부재 사이에서 노출되는 표시 장치의 제조 방법.
  3. 제1 항에 있어서,
    상기 제1 접착 부재를 제공하는 단계에서,
    상기 복수 개의 범프들 각각은 상기 제1 접착 부재와 평면상에서 비중첩하는 표시 장치의 제조 방법.
  4. 제1 항에 있어서,
    상기 제1 접착 부재를 제공하는 단계에서,
    상기 제1 접착 부재는 상기 복수 개의 범프들 사이에서 돌출되도록 제공되는 표시 장치의 제조 방법.
  5. 제1 항에 있어서,
    상기 제1 접착 부재를 제공하는 단계와 상기 전자 부품 및 상기 표시 패널을 정렬하는 단계 사이에, 상기 제1 접착 부재를 건조 또는 부분 경화하는 단계를 더 포함하는 표시 장치의 제조 방법.
  6. 제1 항에 있어서,
    상기 접합하는 단계에서, 상기 복수 개의 범프들 및 상기 복수 개의 신호 패드들에 열을 인가하는 표시 장치의 제조 방법.
  7. 제1 항에 있어서,
    상기 제1 접착 부재는 열경화성 접착 부재이고,
    상기 접합하는 단계에서 상기 제1 접착 부재에 열을 인가하는 표시 장치의 제조 방법.
  8. 제1 항에 있어서,
    상기 복수 개의 신호 패드들 사이에 제2 접착 부재를 제공하는 단계를 더 포함하는 표시 장치의 제조 방법.
  9. 제8 항에 있어서,
    상기 제2 접착 부재를 제공하는 단계에서, 상기 복수 개의 신호 패드들 각각의 상면의 적어도 일부는 상기 제2 접착 부재 사이에서 노출되는 표시 장치의 제조 방법.
  10. 제8 항에 있어서,
    상기 제2 접착 부재를 제공하는 단계에서, 상기 복수 개의 신호 패드들 각각의 상면은 상기 제2 접착 부재 사이에서 노출되는 표시 장치의 제조 방법.
  11. 제8 항에 있어서,
    상기 제1 접착 부재를 제공하는 단계에서,
    상기 제1 접착 부재는 상기 복수 개의 범프들 사이에서 비돌출되도록 제공되는 표시 장치의 제조 방법.
  12. 제8 항에 있어서,
    상기 제1 접착 부재 및 상기 제2 접착 부재 중 어느 하나는 주제를 포함하며, 나머지 하나는 상기 주제와 경화 반응하는 경화제를 포함하는 표시 장치의 제조 방법.
  13. 제12 항에 있어서,
    상기 초음파 및 상기 압력을 인가하여 상기 범프 및 상기 신호 패드를 접합하는 단계에서 상기 주제 및 상기 경화제는 서로 혼합되는 표시 장치의 제조 방법.
  14. 복수 개의 범프들을 포함하는 전자 부품을 제공하는 단계;
    복수 개의 신호 패드들을 포함하는 표시 패널을 제공하는 단계;
    상기 복수 개의 범프들 사이에 제1 접착 부재를 제공하는 단계;
    상기 복수 개의 범프들 및 상기 복수 개의 신호 패드들이 서로 일대일 대응되도록 상기 전자 부품 및 상기 표시 패널을 정렬하는 단계; 및
    초음파 및 압력을 인가하여 상기 복수 개의 범프들 및 상기 복수 개의 신호 패드들을 접합하는 단계를 포함하고,
    상기 제1 접착 부재를 제공하는 단계에서
    상기 제1 접착 부재는 평면상에서 상기 복수 개의 범프들 각각의 적어도 일부와 평면상에서 비중첩하게 제공되는 표시 장치의 제조 방법.
  15. 제14 항에 있어서,
    상기 제1 접착 부재를 제공하는 단계에서,
    상기 제1 접착 부재는 상기 복수 개의 범프들 각각과 평면상에서 비중첩하게 제공되는 표시 장치의 제조 방법.
  16. 제14 항에 있어서,
    상기 전자 부품에 상기 제1 접착 부재를 제공하는 단계에서
    상기 제1 접착 부재는 상기 복수 개의 범프들 사이에서 돌출되도록 제공되는 표시 장치의 제조 방법.
  17. 제14 항에 있어서,
    상기 전자 부품에 상기 제1 접착 부재를 제공하는 단계와 상기 전자 부품 및 상기 표시 패널을 정렬하는 단계 사이에, 상기 제1 접착 부재를 건조 또는 부분 경화하는 단계를 더 포함하는 표시 장치의 제조 방법.
  18. 제14 항에 있어서,
    상기 복수 개의 신호 패드들 사이에 제2 접착 부재를 제공하는 단계를 더 포함하고,
    상기 제2 접착 부재를 제공하는 단계에서 상기 제2 접착 부재는 상기 복수 개의 신호 패드들과 평면상에서 비중첩하게 제공되거나, 또는 상기 복수 개의 신호 패드들과 평면상에서 중첩하게 제공되는 표시 장치의 제조 방법.
  19. 제18 항에 있어서,
    상기 제1 접착 부재는 상기 복수 개의 범프들 사이에서 비돌출되도록 제공되는 표시 장치의 제조 방법.
  20. 제18 항에 있어서,
    상기 복수 개의 범프들 각각의 두께는 상기 복수 개의 신호 패드들 각각의 두께보다 크고,
    상기 제1 접착 부재는 주제를 포함하고,
    상기 제2 접착 부재는 상기 주제와 경화 반응하는 경화제를 포함하는 표시 장치의 제조 방법.
KR1020190147989A 2019-11-18 2019-11-18 표시 장치의 제조 방법 KR20210060732A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190147989A KR20210060732A (ko) 2019-11-18 2019-11-18 표시 장치의 제조 방법
US16/944,707 US11552155B2 (en) 2019-11-18 2020-07-31 Method for manufacturing display device
CN202011146268.8A CN112820737A (zh) 2019-11-18 2020-10-23 显示装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190147989A KR20210060732A (ko) 2019-11-18 2019-11-18 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210060732A true KR20210060732A (ko) 2021-05-27

Family

ID=75853021

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190147989A KR20210060732A (ko) 2019-11-18 2019-11-18 표시 장치의 제조 방법

Country Status (3)

Country Link
US (1) US11552155B2 (ko)
KR (1) KR20210060732A (ko)
CN (1) CN112820737A (ko)

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270642A (ja) 2001-03-12 2002-09-20 Sony Corp 半導体装置の製造方法
US7102240B2 (en) * 2004-06-11 2006-09-05 Samsung Electro-Mechanics Co., Ltd. Embedded integrated circuit packaging structure
KR100614564B1 (ko) 2004-08-20 2006-08-25 (주)아이셀론 언더필 수지와 초음파를 이용한 칩 범프 및 기판 패드의접합방법
US7710739B2 (en) * 2005-04-28 2010-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP4717604B2 (ja) * 2005-11-17 2011-07-06 パナソニック株式会社 配線基板およびそれを用いた半導体装置
JP4752586B2 (ja) 2006-04-12 2011-08-17 ソニー株式会社 半導体装置の製造方法
KR20090122514A (ko) 2008-05-26 2009-12-01 (주)아이셀론 플립 칩 패키지 및 그 제조방법
JP2011095333A (ja) * 2009-10-27 2011-05-12 Toshiba Corp 実装構造体
KR20130054027A (ko) * 2011-11-16 2013-05-24 삼성전기주식회사 기판 접합 방법
JP6151597B2 (ja) * 2013-07-29 2017-06-21 デクセリアルズ株式会社 導電性接着フィルムの製造方法、導電性接着フィルム、接続体の製造方法
US20150064851A1 (en) 2013-09-03 2015-03-05 Rohm And Haas Electronic Materials Llc Pre-applied underfill
JP6129696B2 (ja) 2013-09-11 2017-05-17 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP2015079586A (ja) * 2013-10-15 2015-04-23 デクセリアルズ株式会社 異方性導電フィルム
KR102332272B1 (ko) * 2014-11-18 2021-12-01 삼성디스플레이 주식회사 이방성 도전 필름 및 이를 갖는 표시장치
KR20160088512A (ko) * 2015-01-15 2016-07-26 삼성디스플레이 주식회사 전자기기 및 전자기기의 본딩 방법
KR102595086B1 (ko) * 2016-07-08 2023-10-27 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR101740006B1 (ko) * 2016-11-23 2017-06-09 지스마트 주식회사 내구성이 강화된 투명전광판용 연성회로기판 및 그 조립방법
KR20180070774A (ko) * 2016-12-16 2018-06-27 삼성디스플레이 주식회사 기판, 전자 장치 및 이를 구비하는 표시 장치
JP2018116236A (ja) * 2017-01-20 2018-07-26 株式会社ジャパンディスプレイ 表示装置
JP2018129629A (ja) * 2017-02-07 2018-08-16 セイコーエプソン株式会社 圧電センサー及び圧電デバイス
KR102446203B1 (ko) * 2017-12-12 2022-09-23 삼성디스플레이 주식회사 구동칩 및 이를 포함하는 표시 장치
KR102508326B1 (ko) * 2017-12-13 2023-03-09 삼성디스플레이 주식회사 표시장치
KR102457039B1 (ko) * 2017-12-27 2022-10-20 삼성디스플레이 주식회사 본딩 장치 및 이를 이용한 표시 패널의 제조 방법
KR102499724B1 (ko) * 2018-01-12 2023-02-14 삼성디스플레이 주식회사 표시장치 및 연성 회로 기판
US10757808B2 (en) * 2018-01-16 2020-08-25 Samsung Display Co., Ltd. Display device and method of fabricating the same
KR102426718B1 (ko) * 2018-02-05 2022-08-01 삼성디스플레이 주식회사 표시장치
KR102523979B1 (ko) * 2018-02-14 2023-04-21 삼성디스플레이 주식회사 표시 장치
KR102518133B1 (ko) * 2018-04-11 2023-04-06 삼성디스플레이 주식회사 표시 장치
KR102555446B1 (ko) * 2018-04-26 2023-07-13 삼성디스플레이 주식회사 표시 장치
KR102511074B1 (ko) * 2018-05-10 2023-03-16 삼성디스플레이 주식회사 표시 장치
KR102507222B1 (ko) * 2018-05-14 2023-03-07 삼성디스플레이 주식회사 표시 장치
KR102657249B1 (ko) * 2018-08-27 2024-04-15 삼성디스플레이 주식회사 표시 패널, 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
US11552155B2 (en) 2023-01-10
US20210151543A1 (en) 2021-05-20
CN112820737A (zh) 2021-05-18

Similar Documents

Publication Publication Date Title
KR102636836B1 (ko) 표시 장치
US10080281B2 (en) Display apparatus and method for manufacturing the same
US11150752B2 (en) Display device and portable device including the same
CN111628100A (zh) 显示设备
KR20200115756A (ko) 회로기판 및 이를 포함한 표시장치
KR20210149265A (ko) 표시장치 및 이의 제조 방법
CN111741599A (zh) 电路板和制造该电路板的方法
US11877483B2 (en) Display device with circuit film coupled to lateral surface of base substrate
TWI457645B (zh) 觸控式顯示裝置
US11539026B2 (en) Display device and method of fabricating the same
KR20190079086A (ko) 플렉서블 표시장치
KR20210054619A (ko) 접착 부재 및 이를 포함한 표시장치
KR20210149269A (ko) 표시장치 및 이의 제조 방법
KR102623375B1 (ko) 표시장치 및 이의 제조 방법
KR20210027579A (ko) 표시장치 및 이의 제조 방법
KR102113793B1 (ko) 표시 장치
KR20210060732A (ko) 표시 장치의 제조 방법
KR20160080249A (ko) 터치 스크린 일체형 표시 장치 및 이의 제조 방법
CN113889505A (zh) 显示装置
KR20210043790A (ko) 접착 부재, 이를 포함한 표시장치, 및 표시장치의 제조 방법
KR20210006562A (ko) 표시 장치 및 이의 제조 방법
CN110610960A (zh) 显示模块和包括显示模块的显示装置
KR20220058784A (ko) 표시장치의 제조 방법
CN114613257B (zh) 显示装置及显示设备
CN217740539U (zh) 显示装置

Legal Events

Date Code Title Description
A201 Request for examination