KR20210043790A - 접착 부재, 이를 포함한 표시장치, 및 표시장치의 제조 방법 - Google Patents

접착 부재, 이를 포함한 표시장치, 및 표시장치의 제조 방법 Download PDF

Info

Publication number
KR20210043790A
KR20210043790A KR1020190126246A KR20190126246A KR20210043790A KR 20210043790 A KR20210043790 A KR 20210043790A KR 1020190126246 A KR1020190126246 A KR 1020190126246A KR 20190126246 A KR20190126246 A KR 20190126246A KR 20210043790 A KR20210043790 A KR 20210043790A
Authority
KR
South Korea
Prior art keywords
bump
adhesive member
electronic component
signal pad
display panel
Prior art date
Application number
KR1020190126246A
Other languages
English (en)
Inventor
이상덕
박찬재
육기경
이현아
장대환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190126246A priority Critical patent/KR20210043790A/ko
Priority to CN202080034246.4A priority patent/CN113811993A/zh
Priority to US17/608,077 priority patent/US12061399B2/en
Priority to PCT/KR2020/009319 priority patent/WO2021071060A1/ko
Priority to EP20874530.7A priority patent/EP4044241A4/en
Publication of KR20210043790A publication Critical patent/KR20210043790A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H01L27/32—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L51/52—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/129—Chiplets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/28—Adhesive materials or arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H01L2224/81207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시장치는, 제1 범프 부분 및 평면상에서 상기 제1 범프 부분 보다 작은 면적을 가지며 상기 제1 범프 부분을 에워싸는 제2 범프 부분을 갖는 범프를 포함하는 전자 부품, 상기 전자 부품과 마주하고, 상기 범프에 접촉한 신호 패드를 포함하는 표시패널, 상기 표시패널 및 상기 전자 부품 사이에 배치되고, 상기 평면상에서 상기 제1 범프 부분에 중첩한 개구부가 정의된 접착 부재를 포함하고, 상기 범프는 상기 개구부를 통해 상기 신호 패드에 접촉되는 것을 특징으로 한다.

Description

접착 부재, 이를 포함한 표시장치, 및 표시장치의 제조 방법{ADHESIVE MEMBER AND DISPLAY DEVICE COMPRISING ADHESIVE MEMBER AND METHOD FOR MANUFACTURING THEREOF}
본 발명은 표시장치에 관한 것으로, 보다 상세하게는 전자 부품과 표시패널을 연결하는 접착 부재, 이를 포함한 표시장치, 및 표시장치의 제조 방법에 관한 것이다.
텔레비전, 휴대 전화, 태블릿 컴퓨터, 네비게이션, 게임기 등과 같은 멀티 미디어 장치에 사용되는 다양한 표시장치들이 개발되고 있다.
표시장치는 영상을 표시하는 표시패널을 포함한다. 표시패널은, 복수 개의 게이트 라인들, 복수 개의 데이터라인들, 복수 개의 게이트 라인들과 복수 개의 데이터라인들에 연결된 복수 개의 화소들을 포함한다. 표시장치는 게이트 라인들 또는 데이터라인들에 영상 표시에 필요한 전기적 신호를 제공하는 전자 부품을 포함할 수 있다.
한편, 전자 부품은 이방성 도전 필름(Anisotropic conductive film) 또는 초음파(Ultrasonography) 본딩을 이용하여 표시패널에 전기적으로 연결될 수 있다. 이 중, 초음파 본딩을 이용한 표시패널과 전자 부품 간의 연결 방식은 이방성 도전 필름에 비해 전도성을 더욱 높여주며 공정 과정이 단순해질 수 있다.
본 발명의 목적은 전자 부품과 표시패널 간의 접속 신뢰성을 향상시킬 수 있는 접착 부재, 이를 포함한 표시장치, 및 표시장치의 제조 방법을 제공하는 데 있다.
본 발명의 목적을 달성하기 위한 일 실시 예에 따른 표시장치는, 제1 범프 부분 및 평면상에서 상기 제1 범프 부분 보다 작은 면적을 가지며 상기 제1 범프 부분을 에워싸는 제2 범프 부분을 갖는 범프를 포함하는 전자 부품, 상기 전자 부품과 마주하고, 상기 범프에 접촉한 신호 패드를 포함하는 표시패널, 상기 표시패널 및 상기 전자 부품 사이에 배치되고, 상기 평면상에서 상기 제1 범프 부분에 중첩한 개구부가 정의된 접착 부재를 포함하고, 상기 범프는 상기 개구부를 통해 상기 신호 패드에 접촉되는 것을 특징으로 한다.
본 발명의 실시 예에 따르면, 상기 제2 범프 부분의 평면상 면적은 상기 제1 범프 부분의 평면상 면적에 5 % 이상 내지 50 % 이하인 것을 특징으로 한다.
본 발명의 실시 예에 따르면, 상기 접착 부재는 상기 제1 범프 부분에 비접촉하는 것을 특징으로 한다.
본 발명의 실시 예에 따르면, 상기 평면상에서, 상기 개구부는 상기 범프에 전체적으로 중첩하는 것을 특징으로 한다.
본 발명의 실시 예에 따르면, 상기 접착 부재는 서로 마주한 상기 신호 패드 및 상기 범프 사이에 비접촉한다.
본 발명의 실시 예에 따르면, 상기 접착 부재는 상기 제2 범프 부분과 상기 평면상에서 이격된다.
본 발명의 실시 예에 따르면, 상기 범프, 상기 신호 패드, 및 상기 접착 부재에 의한 내부 공간이 정의된다.
본 발명의 실시 예에 따르면, 상기 평면상에서, 상기 접착 부재는 상기 신호 패드 및 상기 제2 범프 부분 사이에 적어도 일부 중첩한다.
본 발명의 실시 예에 따르면, 상기 접착 부재는 상기 제1 범프 부분에 비접촉한다.
본 발명의 실시 예에 따르면, 상기 평면상에서, 상기 접착 부재는 상기 제2 범프 부분의 평면상 면적에 30 % 이상 내지 70 % 이하로 중첩한다.
본 발명의 실시 예에 따르면, 상기 평면상에서, 상기 접착 부재의 최 외각은 사각 형상으로 제공되는 것을 특징으로 한다.
본 발명의 실시 예에 따르면, 상기 접착 부재는 가시광의 파장 영역에서 30~80%의 투과도를 가진다.
본 발명의 실시 예에 따르면, 상기 개구부는 평면상에서 서로 이격되며 일 방향으로 나열된 복수 개로 서브 개구부들을 포함한다.
본 발명의 실시 예에 따르면, 상기 접착 부재는 비전도성을 가지며 열 개시제를 포함하는 것을 특징으로 한다.
본 발명의 실시 예에 따르면, 상기 표시패널은 상기 신호 패드에 대응하며 제1 방향으로 나열된 복수 개의 신호 패드들을 포함하고, 상기 전자 부품은 상기 범프에 대응하며 상기 제1 방향으로 나열되고, 상기 신호 패드들에 각각 접촉한 복수 개의 범프들을 포함하고, 상기 평면상에서, 상기 접착 부재는 상기 신호 패드들 및 상기 범프들에 비중첩하는 것을 특징으로 한다.
본 발명의 목적을 달성하기 위한 다른 실시 예에 따른 표시장치의 제조 방법은, 신호 패드를 포함한 표시패널 및 범프를 포함한 전자 부품을 제공하는 단계, 개구부가 정의된 접착 부재를 상기 표시패널 및 상기 전자 부품 사이에 배치하는 단계, 상기 신호 패드 및 상기 범프가 상기 개구부를 사이에 두고 마주하도록 정렬시키는 단계, 상기 전자 부품에 열 압력을 가압함으로써, 상기 개구부를 통과한 상기 범프를 상기 신호 패드에 접촉시키는 단계, 상기 범프 및 상기 신호 패드 간의 계면에 초음파 진동을 가하는 단계를 포함한다.
본 발명의 실시 예에 따르면, 평면상에서, 상기 범프는 상기 개구부에 70 % 이상 중첩하는 것을 특징으로 한다.
본 발명의 실시 예에 따르면, 상기 범프는 상기 개구부에 전체적으로 중첩하고, 상기 범프, 상기 신호 패드, 및 상기 접착 부재에 의한 내부 공간이 정의된다.
본 발명의 실시 예에 따르면, 상기 표시패널 및 상기 전자 부품 사이에 배치된 상기 접착 부재의 평면상 면적은 상기 범프의 평면상 면적 보다 작게 제공되는 것을 특징으로 한다.
본 발명의 목적을 달성하기 위한 다른 실시 예에 따른 접착 부재는 전자 부품 및 전자패널 사이에 배치되어 상기 전자 부품 및 상기 전자패널을 연결하는 접착 부재에 있어서, 일정 간격을 따라 제1 방향으로 나열되며 평면상에서 상기 전자 부품의 범프들에 각각 중첩하는 복수 개의 개구부들이 정의되고, 열 개시제를 포함한다.
본 발명의 실시 예에 따르면, 범프는 접착 부재에 정의된 개구부를 통과하여 신호 패드에 접촉된다. 따라서, 범프 및 신호 패드 간의 초음파 본딩 공정 시에, 접착 부재의 형상 변화가 줄어들 수 있다. 접착 부재의 형상 변화가 방지됨에 따라, 접착 부재에 의해 전자 부품이 표시패널로부터 들뜨는 현상이 방지될 수 있다.
따라서, 전자 부품 및 표시패널 간의 전기적 접속 신뢰성이 전반적으로 향상될 수 있다.
도 1a는 본 발명의 실시 예에 따른 표시장치의 사시도이다.
도 1b는 본 발명의 실시 예에 따른 표시장치의 분해 사시도이다.
도 2는 본 발명의 실시 예에 따른 표시모듈의 단면도이다.
도 3은 본 발명의 실시 예에 따른 표시패널의 평면도이다.
도 4a는 도 3에 도시된 일 예에 따른 화소의 등가 회로도이다.
도 4b는 본 발명의 실시 예에 따른 표시패널의 확대된 단면도이다.
도 4c는 본 발명의 실시 예에 따른 절연층의 단면도이다.
도 5a는 본 발명의 일 실시 예에 따른 도 3에 도시된 AA 영역을 확대한 확대도이다.
도 5b는 도 5a에 도시된 I-I'를 따라 절단한 단면도이다.
도 6은 본 발명의 실시 예에 따른 표시장치의 분해 사시도이다.
도 7a는 본 발명의 실시 예에 따른 접착 부재의 평면도이다.
도 7b는 본 발명의 실시 예에 따른 전자 부품의 평면도이다.
도 8a 및 도 8b는 본 발명의 일 실시 예에 따른 도 7에 도시된 II-II'를 따라 절단한 표시장치의 단면도이다.
도 9a는 본 발명의 다른 실시 예에 따른 접착 부재의 평면도이다.
도 9b는 도 9a에 도시된 III-III'를 따라 절단한 표시장치의 단면도이다.
도 10a는 본 발명의 다른 실시 예에 따른 접착 부재의 평면도이다.
도 10b 및 도 10c는 도 10a에 도시된 IV-IV'를 따라 절단한 표시장치의 단면도이다.
도 11a는 본 발명의 다른 실시 예에 따른 접착 부재의 평면도이다.
도 11b는 도 11a에 도시된 V-V'를 따라 절단한 표시장치의 단면도이다.
도 12는 본 발명의 실시 예에 따른 표시장치의 분해 사시도이다.
도 13은 접착 부재의 특성을 보여주는 그래프이다.
도 14는 본 발명의 실시 예에 따른 표시장치의 단면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결 된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
“및/또는”은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의됩니다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1a는 본 발명의 실시 예에 따른 표시장치의 사시도이다. 도 1b는 본 발명의 실시 예에 따른 표시장치의 분해 사시도이다. 도 2는 본 발명의 실시 예에 따른 표시모듈의 단면도이다.
본 명세서에서, 핸드폰 단말기에 적용될 수 있는 표시장치(DD)를 예시적으로 도시하였다. 도시하지 않았으나, 메인보드에 실장된 전자모듈들, 카메라 모듈, 전원모듈 등이 표시장치(DD)과 함께 브라켓/케이스 등에 배치됨으로써 핸드폰 단말기를 구성할 수 있다. 본 발명에 따른 표시장치(DD)는 텔레비전, 모니터 등과 같은 대형 전자장치를 비롯하여, 테블릿, 자동차 네비게이션, 게임기, 스마트 와치 등과 같은 중소형 전자장치 등에 적용될 수 있다.
도 1a를 참조하면, 표시장치(DD)는 표시면(DD-IS)을 통해 이미지(IM)를 표시할 수 있다. 도 1a를 통해 이미지(IM)의 일 예로 아이콘 이미지들이 도시되었다. 표시면(DD-IS)은 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 면과 평행한다. 표시면(DD-IS)의 법선 방향, 즉 표시장치(DD)의 두께 방향은 제3 방향(DR3)이 지시한다. 본 명세서 내에서 “평면상에서 보았을 때 또는 평면상에서”의 의미는 제3 방향(DR3)에서 바라보는 경우를 의미할 수 있다. 이하에서 설명되는 각 층들 또는 유닛들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)에 의해 구분된다. 그러나, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향, 예를 들어 반대 반향으로 변환될 수 있다.
또한, 표시면(DD-IS)은 이미지(IM)가 표시되는 표시 영역(DD-DA) 및 표시 영역(DD-DA)에 인접한 비표시 영역(DD-NDA)을 포함한다. 비표시 영역(DD-NDA)은 이미지가 표시되지 않는 영역이다. 다만, 이에 한정되지 않으며, 비표시 영역(DD-NDA)은 표시 영역(DD-DA)의 어느 일 측에 인접하거나 생략될 수 있다.
도 1b를 참조하면, 표시장치(DD)는 윈도우(WM), 표시모듈(DM), 전자 부품(DC), 및 수납 부재(BC)를 포함할 수 있다. 수납 부재(BC)는 표시모듈(DM)을 수용하며, 윈도우(WM)와 결합될 수 있다.
윈도우(WM)는 표시모듈(DM) 상부에 배치되고, 표시모듈(DM)로부터 제공되는 영상을 외부로 투과시킬 수 있다. 윈도우(WM)는 투과 영역(TA) 및 비투과 영역(NTA)을 포함한다. 투과 영역(TA)은 표시 영역(DD-DA)에 중첩하며, 표시 영역(DD-DA)에 대응하는 형상을 가질 수 있다. 표시장치(DD)의 표시 영역(DD-DA)에 표시되는 이미지(IM)는 윈도우(WM)의 투과 영역(TA)을 통해 외부에서 시인될 수 있다.
비투과 영역(NTA)은 비표시 영역(DD-NDA)에 중첩하며, 비표시 영역(DD-NDA)에 대응하는 형상을 가질 수 있다. 비투과 영역(NTA)은 투과 영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 그러나, 본 발명의 기술적 사상은 이에 한정되지 않으며, 비투과 영역(NTA)은 생략될 수도 있다.
윈도우(WM)는 유리, 사파이어, 또는 플라스틱 등으로 구성될 수 있다. 또한, 윈도우(WM)가 단일층으로 도시되었지만, 윈도우(WM)는 복수 개의 층들을 포함할 수 있다. 윈도우(WM)는 베이스 층 및 비투과 영역(NTA)에 중첩하며 베이스 층 배면에 배치된 적어도 하나의 인쇄층을 포함할 수 있다. 인쇄층은 소정의 컬러를 가질 수 있다. 일 예로, 인쇄층은 블랙 색상으로 제공되거나, 블랙 색상 외의 다른 컬러로 제공될 수 있다.
표시모듈(DM)은 윈도우(WM) 및 수납 부재(BC) 사이에 배치된다. 표시모듈(DM)은 표시패널(DP) 및 입력 감지층(ISU)를 포함한다. 본 명세서에서, 표시패널(DP) 및 입력 감지층(ISU)은 전자 패널로 설명될 수 있다.
표시패널(DP)은 영상을 생성하며, 생성된 영상을 윈도우(WM)로 전달할 수 있다. 본 발명의 실시 예에 따르면, 표시패널(DP)은 발광형 표시패널일 수 있고, 특별히 그 종류가 제한되지 않는다. 예컨대, 표시패널(DP)은 유기발광 표시패널 또는 퀀텀닷 발광 표시패널일 수 있다. 유기발광 표시패널의 발광층은 유기발광물질을 포함할 수 있다. 퀀텀닷 발광 표시패널의 발광층은 퀀텀닷, 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시패널(DP)은 유기발광 표시패널로 설명된다.
이하에서, 본 발명의 표시패널(DP)은 유기발광 표시패널인 것으로 설명된다. 그러나, 본 발명의 기술적 사상은 이에 한정되지 않으며, 실시 예에 따라 다양한 표시패널이 본 발명에 적용될 수 있다.
도 2를 참조하면, 표시패널(DP)은 기판(SUB), 기판(SUB) 상에 배치된 회로 소자층(DP-CL), 표시 소자층(DP-OLED), 및 절연층(TFL)을 포함한다.
표시패널(DP)은 표시 영역(DP-DA) 및 비표시 영역(DP-NDA)을 포함한다. 표시패널(DP)의 표시 영역(DP-DA)은 도 1a에 도시된 표시 영역(DD-DA) 또는 도 1b에 도시된 투과 영역(TA)에 대응하며, 비표시 영역(DP-NDA)은 도 1a에 도시된 비표시 영역(DD-NDA) 또는 도 1b에 도시된 비투과 영역(NTA)에 대응한다.
기판(SUB)은 적어도 하나의 플라스틱 필름을 포함할 수 있다. 기판(SUB)은 플렉서블한 기판으로 플라스틱 기판, 유리 기판, 메탈 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.
회로 소자층(DP-CL)은 적어도 하나의 중간 절연층과 회로 소자를 포함한다. 중간 절연층은 적어도 하나의 중간 무기막과 적어도 하나의 중간 유기막을 포함한다. 상기 회로 소자는 신호 라인들, 화소의 구동 회로 등을 포함한다.
표시 소자층(DP-OLED)은 복수 개의 유기발광 다이오드들을 포함한다. 표시 소자층(DP-OLED)은 화소 정의막과 같은 유기막을 더 포함할 수 있다. 다른 실시 예에 따르면, 표시패널이 액정 표시패널로 제공될 경우, 표시 소자층은 액정층으로 제공될 수 있다.
절연층(TFL)은 표시 소자층(DP-OLED)을 밀봉한다. 일 예로, 절연층(TFL)은 박막 봉지층일 수 있다. 절연층(TFL)은 수분, 산소, 및 먼지 입자와 같은 이물질로부터 표시 소자층(DP-OLED)을 보호한다. 다만, 이제 한정되지 않으며, 절연층(TFL)을 대신하여 봉지기판이 제공될 수 있다. 이 경우, 봉지기판은 기판(SUB)과 대향하며, 봉지기판 및 기판 사이에 회로 소자층(DP-CL) 및 표시 소자층(DP-OLED)이 배치될 수 있다.
입력 감지층(ISU)은 윈도우(WM)와 표시패널(DP) 사이에 배치될 수 있다. 입력 감지층(ISU)은 외부에서 인가되는 입력을 감지한다. 외부에서 인가되는 입력은 다양한 형태로 제공될 수 있다. 예를 들어, 외부 입력은 사용자 신체의 일부, 스타일러스 펜, 광, 열, 또는 압력 등 다양한 형태의 외부 입력들을 포함한다. 또한, 사용자의 손 등 신체의 일부가 접촉하는 입력은 물론, 근접하거나 인접하는 공간 터치(예를 들어, 호버링)도 입력의 일 형태일 수 있다.
입력 감지층(ISU)은 표시패널(DP) 상에 직접 배치될 수 있다. 본 명세서에서 "A 구성이 B 구성 상에 직접 배치된다"는 것은 A 구성과 B 구성 사이에 접착층이 배치되지 않는 것을 의미한다. 본 실시예에서 입력 감지층(ISU)은 표시패널(DP)과 연속공정에 의해 제조될 수 있다. 그러나, 본 발명의 기술적 사상은 이에 한정되지 않으며, 입력 감지층(ISU)은 개별 패널로 제공되어, 접착층을 통해 표시패널(DP)과 결합될 수 있다. 다른 예로, 입력 감지층(ISU)은 생략될 수 있다.
다시 도 1b를 참조하면, 전자 부품(DC)은 비표시 영역(DP-NDA)에 중첩하며 표시패널(DP) 상에 배치될 수 있다. 본 발명에 따르면, 전자 부품(DC)은 표시패널(DP)에 구동 신호를 전달하는 구동칩일 수 있다. 예컨대, 전자 부품(DC)은 외부로부터 전달된 제어 신호에 기반하여 표시패널(DP)의 동작에 필요한 구동 신호를 생성할 수 있다. 전자 부품(DC)은 생성된 구동 신호를 표시패널(DP)의 회로 소자층(DP-CL)에 전달할 수 있다.
본 발명의 실시 예에 따르면, 전자 부품(DC)은 초음파 본딩 방식을 통해 표시패널(DP)과 전기적으로 연결될 수 있다. 예컨대, 전자 부품(DC)에 포함된 범프와 표시패널(DP)에 포함된 신호 패드가 초음파 본딩 방식을 통해 서로 접촉될 수 있다.
도 3은 본 발명의 실시 예에 따른 표시패널의 평면도이다. 도 4a는 도 3에 도시된 일 예에 따른 화소의 등가 회로도이다. 도 4b는 본 발명의 실시 예에 따른 표시패널의 확대된 단면도이다. 도 4c는 본 발명의 실시 예에 따른 절연층의 단면도이다.
도 3을 참조하면, 표시패널(DP)은 구동회로(GDC), 복수 개의 신호라인들(SGL), 복수 개의 신호 패드들(DP-PD), 복수 개의 연결 신호 패드들(DP-CPD) 및 복수 개의 화소들(PX, 이하 화소들)을 포함할 수 있다. 화소들(PX)은 표시 영역(DP-DA)에 배치된다. 화소들(PX) 각각은 유기발광 다이오드와 그에 연결된 화소 구동회로를 포함한다. 구동회로(GDC), 신호라인들(SGL), 신호 패드들(DP-PD), 연결 신호 패드들(DP-CPD), 및 화소 구동회로는 도 2에 도시된 회로 소자층(DP-CL)에 포함될 수 있다.
구동회로(GDC)는 복수 개의 게이트 라인들(GL)에 게이트 신호들을 순차적으로 출력한다.　구동회로(GDC)는 화소들(PX)에 또 다른 제어 신호를 더 출력할 수 있다. 구동회로(GDC)는 화소들(PX)의 구동회로와 동일한 공정, 예컨대 LTPS(Low Temperature Polycrystalline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성된 복수 개의 박막 트랜지스터들을 포함할 수 있다.
신호 라인들(SGL)은 게이트 라인들(GL), 데이터 라인들(DL), 전원 라인(PL), 및 제어신호라인(CSL)을 포함한다. 게이트 라인들(GL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결되고, 데이터 라인들(DL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결된다. 전원 라인(PL)은 화소들(PX)에 연결된다. 제어신호라인(CSL)은 구동회로(GDC)에 제어신호들을 제공할 수 있다.
신호 라인들(SGL)은 표시 영역(DP-DA) 및 비표시 영역(DP-NDA)에 중첩한다. 신호 라인들(SGL) 각각은 패드부 및 라인부를 포함할 수 있다. 라인부는 표시 영역(DP-DA) 및 비표시 영역(DP-NDA)에 중첩한다. 패드부는 라인부의 말단에 연결된다. 패드부는 비표시 영역(DP-NDA)에 배치되고, 신호 패드들(DP-PD) 중 대응하는 신호 패드에 중첩한다.
이하, 본 명세서에서, 비표시 영역(DP-NDA) 중 신호 패드들(DP-PD)이 배치된 영역은 칩 영역(NDA-DC)으로 정의되고, 연결 신호 패드들(DP-CPD)이 배치된 영역은 제1 패드 영역(NDA-PC1)으로 정의될 수 있다.
본 발명의 실시 예에 따르면, 칩 영역(NDA-DC) 상에 도 1b에 도시된 전자 부품(DC)이 실장될 수 있다. 신호 패드들(DP-PD)은 전자 부품(DC)과 전기적으로 연결되어, 전자 부품(DC)으로부터 수신된 전기적 신호를 신호 라인들(SGL)에 전달한다.
자세하게, 신호 패드들(DP-PD)은 제1 방향(DR1)을 따라 제1 행에 배열된 제1 행 신호 패드들(DP-PD1) 및 제1 방향(DR1)을 따라 제2 행에 배열된 제2 행 신호 패드들(DP-PD2)을 포함한다. 다만, 이에 한정되지 않으며, 신호 패드들(DP-PD)은 제1 방향(DR1)을 따라 한 행에 배열될 수 있다.
제1 패드 영역(NDA-PC1) 상에 회로기판(PB)의 어느 일 부분이 배치될 수 있다. 연결 신호 패드들(DP-CPD)은 회로기판(PB)과 전기적으로 연결되어, 회로기판(PB)으로부터 수신된 전기적 신호를 신호 패드들(DP-PD)에 전달한다. 회로기판(PB)은 리지드하거나 플렉서블할 수 있다. 예를 들어, 회로기판(PB)이 플렉서블할 경우, 플렉서블 인쇄회로기판(Flexible printed circuit board)으로 제공될 수 있다.
회로기판(PB)은 표시패널(DP)의 동작을 제어하는 타이밍 제어회로를 포함할 수 있다. 본 명세서에서, 회로기판(PB) 역시 전자 부품으로 설명될 수 있다. 타이밍 제어회로는 집적 칩의 형태로 회로기판(PB)에 실장될 수 있다. 또한, 도시되지 않았지만, 회로기판(PB)은 입력 감지층(ISU)을 제어하는 입력감지회로를 포함할 수 있다.
회로기판(PB)은 표시패널(DP)과 전기적으로 연결되는 구동 패드들(PB-PD)을 포함할 수 있다. 구동 패드들(PB-PD)은 회로기판(PB)에 정의된 제2 패드 영역(NDA-PC2)에 배치될 수 있다.
본 발명의 실시 예에 따르면, 회로기판(PB)은 초음파 본딩 방식을 통해 표시패널(DP)과 전기적으로 연결될 수 있다. 예컨대, 회로기판(PB)에 구동 패드들(PB-PD)은 초음파 본딩 방식을 통해 표시패널(DP)에 포함된 연결 신호 패드들(DP-CPD)과 전기적으로 접촉될 수 있다.
도 4a를 참조하면, 표시 영역(DP-DA)은 화소들(PX)이 배치된 영역으로 정의될 수 있다. 화소들(PX) 각각은 유기발광 다이오드(OLED)와 그에 연결된 화소 구동회로를 포함한다.
자세하게, 화소(PX)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 커패시터(CP), 및 유기발광 다이오드(OLED)를 포함할 수 있다. 화소 구동회로는 스위칭 트랜지스터와 구동 트랜지스터를 포함하면 충분하지만, 도 4a에 도시된 실시 예에 제한되지 않는다. 한편, 도 4a에 도시된 바에 따르면, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)가 P MOS 트랜지스터로 도시되었으나, 이에 한정되진 않으며 N MOS 트랜지스터로 제공될 수 있다.
제1 트랜지스터(T1)는 게이트 라인(GL) 및 데이터 라인(DL)에 연결된다. 유기발광 다이오드(OLED)는 전원 라인(PL)이 제공하는 제1 전원 전압(ELVDD) 및 제2 전원 전압(ELVSS)을 수신한다. 제1 전원 전압(ELVDD)은 제2 트랜지스터(T2)를 통해 유기발광 다이오드(OLED)의 제1 전극에 제공되고, 제2 전원 전압(ELVSS)은 유기발광 다이오드(OLED)의 제2 전극에 제공된다. 제2 전원 전압(ELVSS)은 제1 전원 전압(ELVDD)보다 낮은 전압일 수 있다.
도 4b를 참조하면, 표시패널(DP)은 복수 개의 절연층들 및 반도체 패턴, 도전 패턴, 신호 라인 등을 포함할 수 있다. 코팅, 증착 등의 방식으로 의해 절연층, 반도체층 및 도전층을 형성한다. 이후, 포토리소그래피의 방식으로 절연층, 반도체층 및 도전층을 선택적으로 패터닝할 수 있다. 이러한 방식으로 회로 소자층(DP-CL) 및 표시 소자층(DP-OLED)에 포함된 반도체 패턴, 도전 패턴, 신호 라인 등을 형성한다. 도 4b에 도시된 표시패널(DP)은 도 4a에 도시된 화소 구동회로가 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)에 비해 추가된 소자를 갖는 것으로 설명된다. 기판(SUB)은 회로 소자층(DP-CL) 및 표시 소자층(DP-OLED)을 지지하는 베이스기판일 수 있다.
자세하게, 기판(SUB)은 합성수지 필름을 포함할 수 있다. 합성수지층은 열 경화성 수지를 포함할 수 있다. 기판(SUB)은 다층구조를 가질 수 있다. 예컨대 기판(SUB)은 합성수지층, 접착층, 및 합성수지층의 3층 구조를 가질 수도 있다. 특히, 합성수지층은 폴리이미드계 수지층일 수 있고, 그 재료는 특별히 제한되지 않는다. 합성수지층은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다. 그밖에 베이스층은 유리 기판, 금속 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.
기판(SUB)의 상면에 적어도 하나의 무기층을 형성한다. 무기층은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다. 무기층은 다층으로 형성될 수 있다. 다층의 무기층들은 배리어층 및/또는 버퍼층을 구성할 수 있다. 본 실시예에서 표시패널(DP)은 버퍼층(BFL)을 포함하는 것으로 도시되었다.
버퍼층(BFL)은 기판(SUB)과 반도체 패턴 사이의 결합력을 향상시킨다. 버퍼층(BFL)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함할 수 있다. 실리콘옥사이드층과 실리콘나이트라이드층은 교번하게 적층될 수 있다.
버퍼층(BFL) 상에 반도체 패턴이 배치된다. 반도체 패턴은 폴리실리콘을 포함할 수 있다. 그러나 이에 제한되지 않고, 반도체 패턴은 비정질실리콘 또는 금속 산화물을 포함할 수도 있다.
도 4b는 일부의 반도체 패턴을 도시한 것일 뿐이고, 평면상에서 화소(PX)의 다른 영역에 반도체 패턴이 더 배치될 수 있다. 반도체 패턴은 화소들(PX)에 걸쳐 특정한 규칙으로 배열될 수 있다. 반도체 패턴은 도핑 여부에 따라 전기적 성질이 다르다. 반도체 패턴은 도핑영역과 비-도핑영역을 포함할 수 있다. 도핑영역은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. P타입의 트랜지스터는 P형 도판트로 도핑된 도핑영역을 포함한다.
도핑영역은 전도성이 비-도핑영역보다 크고, 실질적으로 전극 또는 신호 라인의 역할을 갖는다. 비-도핑영역이 실질적으로 트랜지스터의 액티브(또는 채널)에 해당한다. 다시 말해, 반도체 패턴의 일부분은 트랜지스터의 액티브일수 있고, 다른 일부분은 트랜지스터의 소스 또는 드레인일 수 있고, 또 다른 일부분은 연결 전극 또는 연결 신호라인일 수 있다.
도 4b에 도시된 것과 같이, 제1 트랜지스터(T1)의 소스(S1), 액티브(A1), 드레인(D1)이 반도체 패턴으로부터 형성되고, 제2 트랜지스터(T2)의 소스(S2), 액티브(A2), 드레인(D2)이 반도체 패턴으로부터 형성된다. 소스(S1, S2) 및 드레인(D1, D2)은 단면 상에서 액티브(A1, A2)로부터 서로 반대 방향으로 연장된다. 도 4b에는 반도체 패턴으로부터 형성된 연결 신호 라인(SCL)의 일부분을 도시하였다. 별도로 도시하지 않았으나, 연결 신호 라인(SCL)은 평면상에서 제2 트랜지스터(T2)의 드레인(D2)에 연결될 수 있다.
버퍼층(BFL) 상에 제1 절연층(10)이 배치된다. 제1 절연층(10)은 복수 개의 화소들(PX)에 공통으로 중첩하며, 반도체 패턴을 커버한다. 제1 절연층(10)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(10)은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서 제1 절연층(10)은 단층의 실리콘옥사이드층일 수 있다. 제1 절연층(10)뿐만 아니라 후술하는 회로 소자층(DP-CL)의 절연층은 무기층 및/또는 유기층일 있으며, 단층 또는 다층 구조를 가질 수 있다. 무기층은 상술한 물질 중 적어도 하나를 포함할 수 있다.
제1 절연층(10) 상에 게이트(G1, G2)가 배치된다. 게이트(G1, G2)는 금속패턴의 일부일 수 있다. 게이트(G1, G2)는 액티브(A1, A2)에 중첩한다. 반도체 패턴을 도핑하는 공정에서 게이트(G1, G2)는 마스크와 같다.
제1 절연층(10) 상에 게이트(G1, G2)를 커버하는 제2 절연층(20)이 배치된다. 제2 절연층(20)은 화소들(PX)에 공통으로 중첩한다. 제2 절연층(20)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 본 실시예에서 제2 절연층(20)은 단층의 실리콘옥사이드층일 수 있다.
제2 절연층(20) 상에 상부 전극(UE)이 배치될 수 있다. 상부 전극(UE)은 제2 트랜지스터(T2)의 게이트(G2)와 중첩할 수 있다. 상부 전극(UE)은 금속 패턴의 일부분일 수 있다. 게이트(G2)의 일부분과 그에 중첩하는 상부 전극(UE)은 커패시터(CP, 도4a 참조)를 정의할 수 있다.
제2 절연층(20) 상에 상부 전극(UE)을 커버하는 제3 절연층(30)이 배치된다. 본 실시 예에서 제3 절연층(30)은 단층의 실리콘옥사이드층일 수 있다. 제3 절연층(30) 상에 제1 연결 전극(CNE1)이 배치될 수 있다. 제1 연결 전극(CNE1)은 제1 내지 제3 절연층(10 내지 30)을 관통하는 컨택홀(CNT-1)을 통해 연결 신호 라인(SCL)에 접속될 수 있다.
제3 절연층(30) 상에 제1 연결 전극(CNE1)을 커버하는 제4 절연층(40)이 배치된다. 제4 절연층(40)은 단층의 실리콘옥사이드층일 수 있다. 제4 절연층(40) 상에 제5 절연층(50)이 배치된다. 제5 절연층(50)은 유기층일 수 있다. 제5 절연층(50) 상에 제2 연결 전극(CNE2)이 배치될 수 있다. 제2 연결 전극(CNE2)은 제4 절연층(40) 및 제5 절연층(50)을 관통하는 컨택홀(CNT-2)을 통해 제1 연결 전극(CNE1)에 접속될 수 있다.
제5 절연층(50) 상에 제2 연결 전극(CNE2)을 커버하는 제6 절연층(60)이 배치된다. 제6 절연층(60)은 유기층일 수 있다. 제6 절연층(60) 상에 제1 전극(AE)이 배치된다. 제1 전극(AE)은 제6 절연층(60)을 관통하는 컨택홀(CNT-3)을 통해 제2 연결 전극(CNE2)에 연결된다. 화소 정의막(PDL)에는 개구부(OP)가 정의된다. 화소 정의막(PDL)의 개구부(OP)는 제1 전극(AE)의 적어도 일부분을 노출시킨다.
도 4b에 도시된 것과 같이, 표시 영역(DP-DA)은 발광영역(PXA)과 발광영역(PXA)에 인접한 차광영역(NPXA)을 포함할 수 있다. 차광영역(NPXA)은 발광영역(PXA)을 에워쌀 수 있다. 본 실시예에서 발광영역(PXA)은 개구부(OP)에 의해 노출된 제1 전극(AE)의 일부 영역에 대응하게 정의되었다.
정공 제어층(HCL)은 발광영역(PXA)과 차광영역(NPXA)에 공통으로 배치될 수 있다. 정공 제어층(HCL)은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다. 정공 제어층(HCL) 상에 발광층(EML)이 배치된다. 발광층(EML)은 개구부(OP)에 대응하는 영역에 배치될 수 있다. 즉, 발광층(EML)은 화소들 각각에 분리되어 형성될 수 있다.
발광층(EML) 상에 전자 제어층(ECL)이 배치된다. 전자 제어층(ECL)은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다. 정공 제어층(HCL)과 전자 제어층(ECL)은 오픈 마스크를 이용하여 복수 개의 화소들에 공통으로 형성될 수 있다. 전자 제어층(ECL) 상에 제2 전극(CE)이 배치된다. 제2 전극(CE)은 일체의 형상을 갖고, 복수 개의 화소들(PX)에 공통적으로 배치된다.
도 4c를 참조하면, 제2 전극(CE) 상에 절연층(TFL)이 배치된다. 절연층(TFL)은 캡핑층(CPL)과 박막 봉지층(TFE)을 포함할 수 있다. 박막 봉지층(TFE)은 제1 무기층(IOL1), 유기층(IOL2), 및 제 무기층(IOL3)을 포함할 수 있다.
도 5a는 본 발명의 일 실시 예에 따른 도 3에 도시된 AA 영역을 확대한 확대도이다. 도 5b는 도 5a에 도시된 I-I’를 따라 절단한 단면도이다.
도 5a를 참조하면, 도 3에 도시된 두 개의 데이터 라인들(DL1, D2L) 및 제2 행 신호 패드들(DP-PD2) 중 두 개의 신호 패드들(DP-PD2a, DP-PD2b)이 예시적으로 도시되었다. 도시되지 않았지만, 도 3에 도시된 신호 라인들(SGL) 각각은 도 5a에 도시된 구조를 가질 수 있다. 한편, 도 3에서 설명된 신호 라인들(SGL) 각각이 라인부 및 패드부를 포함하는 것으로 설명되었으나, 라인부 및 패드부는 개별 구성으로 제공될 수도 있다. 패드부는 라인부 보다 제2 방향(DR2)에 따른 동일한 길이에서 더 큰 면적을 가질 수 있다.
제1 데이터 라인(DL1)은 제1 라인부(DL-L1) 및 제1 패드부(DL-P1)를 포함한다. 신호 패드(DP-PD2a)는 제1 패드부(DL-P1)에 중첩하며, 제1 패드부(DL-P1)에 전기적으로 접촉할 수 있다. 신호 패드(DP-PD2a)는 제1 패드부(DL-P1)에 전체적으로 중첩할 수 있다.
제2 데이터 라인(DL2)은 제2 라인부(DL-L2) 및 제2 패드부(DL-P2)를 포함한다. 신호 패드(DP-PD2b)는 제2 패드부(DL-P2)에 중첩하며, 제2 패드부(DL-P2)에 전기적으로 접촉할 수 있다. 신호 패드(DP-PD2b)는 제2 패드부(DL-P2)에 전체적으로 중첩할 수 있다.
도 5b를 참조하면, 도 4b를 통해 설명된 기판(SUB), 버퍼층(BFL), 및 제1 내지 제3 절연층(10~30)의 적층 구조가 도시되었다. 예시적으로, 제1 라인부(DL-L1), 제1 패드부(DL-P1), 제2 라인부(DL-L2) 및 제2 패드부(DL-P2)는 제1 절연층(10) 상에 배치되며, 게이트(G1, G2)와 동일 층 상에 배치될 수 있다.
제1 패드부(DL-P1)는 제2 절연층(20) 및 제3 절연층(30)을 관통하는 컨택홀(CNT)을 통해 신호 패드(DP-PD2a)에 전기적으로 접촉할 수 있다. 신호 패드(DP-PD2a)는 제3 절연층(30) 상에 배치될 수 있다.
제2 패드부(DL-P2)는 제2 절연층(20) 및 제3 절연층(30)을 관통하는 컨택홀(CNT)을 통해 신호 패드(DP-PD2b)에 전기적으로 접촉할 수 있다. 신호 패드(DP-PD2b)는 제3 절연층(30) 상에 배치될 수 있다.
한편, 본 발명에 따르면, 컨택홀(CNT)이 두 개의 제2 및 제3 절연층들(20, 30)을 관통하는 것으로 설명되나, 컨택홀(CNT)은 적어도 하나의 절연층을 관통한 구조일 수 있다. 예컨대, 데이터 라인들(DL1, DL2) 각각의 패드부 및 라인부는 도 4b에 도시된 제2 절연층(20) 상에 배치될 수 있다. 이 경우, 데이터 라인들(DL1, DL2) 각각의 패드부 및 라인부는 상부 전극(UE)과 동일한 공정에 의해 제2 절연층(20) 상에 형성될 수 있다. 즉, 신호 패드 및 데이터 라인의 패드부 및 라인부의 배치 구조는 다양하게 변형될 수 있다.
도 6은 본 발명의 실시 예에 따른 표시장치의 분해 사시도이다. 도 7a는 본 발명의 실시 예에 따른 접착 부재의 평면도이다. 도 7b는 본 발명의 실시 예에 따른 전자 부품의 평면도이다.
도 6을 참조하면, 전자 부품(DC)은 상면(DC-US) 및 하면(DC-DS)을 포함한다. 본 명세서에서, 전자 부품(DC)의 하면(DC-DS)은 표시패널(DP)과 마주하는 면일 수 있다. 전자 부품(DC)은 도 3을 통해 설명된 기판(SUB) 상에 배치된 신호 패드들(DP-PD)에 각각 중첩한 복수 개의 범프들(DC-BP)을 포함한다.
범프들(DC-BP, 이하 ‘범프’로 설명)은 제1 방향(DR1)을 따라 제1 행에 배열된 제1 범프들(DC-BP1, 이하 ‘제1 범프’로 설명) 및 제1 방향(DR1)을 따라 제2 행에 배열된 제2 범프들(DC-BP2, 이하 ‘제2 범프’로 설명)을 포함한다. 제1 범프(DC-BP1) 및 제2 범프(DC-BP2)는 전자 부품(DC)의 하면으로부터 외부에 노출된 형상을 가질 수 있다.
제1 범프(DC-BP1)는 제1 행 신호 패드들(DP-PD1, 이하 ‘제1 신호 패드’로 설명)과 초음파 본딩 방식을 통해 전기적으로 서로 접촉된다. 제2 범프(DC-BP2)는 제2 행 신호 패드들(DP-PD2, 이하 ‘제2 신호 패드’로 설명)과 초음파 본딩 방식을 통해 전기적으로 서로 접촉된다.
접착 부재(FR)는 전자 부품(DC) 및 표시패널(DP)의 기판(SUB) 사이에 배치될 수 있다. 접착 부재(FR)가 전자 부품(DC) 및 표시패널(DP) 사이에 배치됨으로써, 범프(DC-BP) 및 신호 패드(DP-PD)를 외부 공기와 차단시킬 수 있다. 그 결과, 외부 공기에 의한 범프(DC-BP) 및 신호 패드(DP-PD)의 산화가 방지될 수 있다.
본 발명의 실시 예에 따르면, 접착 부재(FR)에는 범프(DC-BP)에 중첩하는 복수 개의 개구부들(ONP)이 정의된다. 도 7a에 도시된 바와 같이, 개구부들(ONP)은 제1 범프(DC-BP1)에 중첩한 제1 개구부들(ONP-1) 및 제2 범프(DC-BP2)에 중첩한 제2 개구부들(ONP-2)을 포함한다. 제1 개구부들(ONP-1) 및 제2 개구부들(ONP-2) 각각은 일정 간격을 따라 제1 방향(DR1)으로 나열된 형상을 가질 수 있다. 이하, 본 명세서에서, 설명의 편의를 위해 접착 부재(FR)에 포함된 개구부들은 ‘개구부’로 설명된다.
본 발명의 실시 예에 따르면, 전자 부품(DC) 및 기판(SUB) 사이에 접착 부재(FR)를 형성하는 공정은, 전자 부품(DC) 및 신호 패드(DP-PD)를 접촉시키는 초음파 본딩 공정과 동시에 진행될 수 있다. 자세하게, 접착 부재(FR)는 비전도성이며, 열 개시제를 포함한 필름 타입의 접착 레진으로 제공될 수 있다. 접착 부재(FR)는 외부 열에 따라 경화 특성이 변화될 수 있다.
예컨대, 외부 열을 통해 접착 부재(FR)의 온도가 제1 기준점에서 제2 기준점으로 상승하는 제1 구간 동안 접착 부재(FR)의 점도 특성이 낮아질 수 있다. 즉, 제1 구간 동안 접착 부재(FR)의 경화 특성이 낮아질 수 있다. 이후, 접착 부재(FR)의 온도가 제2 기준점 이상으로 상승하는 제2 구간 동안 접착 부재(FR)의 점도 특성이 높아질 수 있다. 즉, 제2 구간 동안 접착 부재(FR)의 경화 특성이 상승할 수 있다.
특히, 제1 구간 동안, 전자 부품(DC)은 외부 압력을 통해 기판(SUB)의 칩 영역(NDA-DC) 상에 배치될 수 있다. 전자 부품(DC)의 상면(DC-US)에 외부 압력을 가함과 동시에 열이 전자 부품(DC) 및 기판(SUB) 사이에 배치된 접착 부재(FR)에 전달될 수 있다. 또한, 제1 구간 동안, 범프(DC-BP) 및 신호 패드(DP-PD)는 서로 접촉되며, 초음파 본딩 공정이 진행될 수 있다.
한편, 접착 부재에 범프에 중첩한 개구부가 정의되지 않을 경우, 범프와 신호 패드 사이에 접착 부재가 중첩할 수 있다. 외부 압력으로 인해 범프와 신호 패드가 서로 접착됨에 따라, 범프와 신호 패드 사이에 중첩한 접착 부재의 부분이 다른 공간으로 이동된다. 이 경우, 상기 다른 공간에 채워진 접착 부재가 팽창함에 따라 범프와 신호 패드 사이에 들뜸이 발생되거나, 접착 부재의 잔재가 범프 및 신호 패드 사이에 남을 수 있다. 그 결과, 범프 및 신호 패드 간의 전기적 접속 신뢰성이 저하될 수 있다.
본 발명의 실시 예에 따르면, 접착 부재(FR)에 정의된 개구부(ONP)가 범프(DC-BP)에 중첩할 수 있다. 외부 압력으로 인해 범프(DC-BP) 및 신호 패드(DP-PD)가 접촉되는 경우, 범프(DC-BP)가 개구부(ONP)를 통과하여 신호 패드(DP-PD)에 접착될 수 있다. 즉, 외부 압력으로 범프(DC-BP) 및 신호 패드(DP-PD)가 접착되는 동안, 접착 부재(FR)의 형상 변화가 방지될 수 있다. 즉, 범프(DC-BP) 및 신호 패드(DP-PD) 간의 초음파 진동으로 인해, 공정에 따른 일부 접착 부재(FR)의 형상 변화가 일부 발생할 수 있지만, 전반적으로 접착 부재(FR)의 형상 변화가 줄어들 수 있다.
또한, 범프(DC-BP) 및 신호 패드(DP-PD) 간의 초음파 본딩 전에, 접착 부재(FR)는 사각 형상의 필름 타입으로 제공될 수 있다. 본 발명에 따르면, 범프(DC-BP) 및 신호 패드(DP-PD) 간의 초음파 본딩 후에도, 접착 부재(FR)의 최 외각 형상은 평면상에서 사각 형상을 가질 수 있다.
따라서, 범프(DC-BP) 및 신호 패드(DP-PD) 사이에 들뜸 현상이 방지될 수 있으며, 범프(DC-BP) 및 신호 패드(DP-PD) 사이에 접착 부재(FR)의 잔재가 발생하는 것을 방지할 수 있다. 이에 대해서는, 추후 보다 자세히 설명한다.
이하, 도 7b를 참조하여 도 6에 도시된 전자 부품(DC)의 범프(DC-BP)에 대해 보다 자세히 설명한다.
제1 범프(DC-BP1)는 제1 범프 부분(BP1a) 및 제2 범프 부분(BP1b)을 포함한다. 평면상에서, 제2 범프 부분(BP1b)은 제1 범프 부분(BP1a) 보다 작은 면적을 가지며 제1 범프 부분(BP1a)을 에워쌀 수 있다. 예컨대, 제2 범프 부분(BP1b)의 평면상 면적은 제1 범프 부분(BP1a)의 평면상 면적에 5 % 이상 내지 50 % 이하일 수 있다. 제1 범프 부분(BP1a) 및 제2 범프 부분(BP1b)은 동일한 공정에 의한 일체 형상으로 제공될 수 있다.
제2 범프(DC-BP2)는 제1 범프 부분(BP2a) 및 제2 범프 부분(BP2b)을 포함한다. 평면상에서, 제2 범프 부분(BP2b)은 제1 범프 부분(BP2a) 보다 작은 면적을 가지며 제1 범프 부분(BP2a)을 에워쌀 수 있다. 예컨대, 제2 범프 부분(BP2b)의 평면상 면적은 제1 범프 부분(BP2a)의 평면상 면적에 5 % 이상 내지 50 % 이하일 수 있다. 제1 범프 부분(BP2a) 및 제2 범프 부분(BP2b)은 동일한 공정에 의한 일체 형상으로 제공될 수 있다.
본 발명의 일 실시 예에 따르면, 평면상에서 개구부(ONP)는 범프(DC-BP)에 전체적으로 중첩할 수 있다. 즉, 개구부(ONP)의 평면상 면적과 범프(DC-BP)의 평면상 면적이 동일할 수 있다. 여기서 ‘동일’이란 범프(DC-BP)와 신호 패드(DP-PD) 간의 초음파 본딩 공정에 의한 오차 범위를 포함한 것일 수 있다.
자세하게, 범프(DC-BP) 및 신호 패드(DP-PD) 간의 초음파 본딩 이전에, 범프(DC-BP)와 신호 패드(DP-PD) 사이에 접착 부재(FR)가 배치된다. 이 경우, 범프(DC-BP) 및 신호 패드(DP-PD) 각각에 개구부(ONP)가 전체적으로 중첩하도록 전자 부품(DC) 및 기판(SUB)이 정렬될 수 있다. 상술된 정렬을 위해, 접착 부재(FR)는 가시광의 파장 영역에서 30~80%의 투과도를 가질 수 있다. 즉, 본 발명에 따른 접착 부재(FR)가 투과도를 가짐에 따라, 전자 부품(DC) 및 기판(SUB) 간의 정렬 마크가 확인될 수 있다.
범프(DC-BP) 및 신호 패드(DP-PD) 간의 초음파 본딩 후에, 접착 부재(FR)는 범프(DC-BP) 및 신호 패드(DP-PD)의 측면을 감싸는 구조일 수 있으며, 서로 마주한 범프(DC-BP) 및 신호 패드(DP-PD) 사이에 비접촉할 수 있다.
도 8a 및 도 8b는 본 발명의 일 실시 예에 따른 도 7에 도시된 II-II’를 따라 절단한 표시장치의 단면도이다.
도 8a 및 도 8b는 전자 부품(DC)의 범프(DC-BP) 및 표시패널(DP)의 신호 패드(DP-PD) 간의 초음파 본딩을 위한 구조를 보여준다. 특히, 도 8a 및 도 8b를 통해선, 제1 범프(DC-BP1) 및 제1 신호 패드(DP-PD1) 간의 초음파 본딩에 따른 표시장치의 구조를 예시적으로 도시하였다. 도시되지 않았지만, 전자 부품(DC)의 제2 범프(DC-BP2) 및 제2 신호 패드(DP-PD2) 역시 도 8a 및 도 8b에 도시된 구조와 동일한 구조를 가질 수 있다.
자세하게, 도 8a를 참조하면, 전자 부품(DC)은 베이스기판(DC-BS), 구동 패드부(DC-P), 및 패드 절연층(DC-IL)을 포함한다. 구동 패드부(DC-P)는 제1 구동 패드(DC-PD1) 및 제1 범프(DC-BP1)를 포함한다.
베이스기판(DC-BS)의 상면은 전자 부품(DC)의 상면(DC-US)에 대응될 수 있다. 표시패널(DP)과 마주한 패드 절연층(DC-IL)의 하면은 전자 부품(DC)의 하면(DC-DS)에 대응될 수 있다. 일 예로, 베이스기판(DC-BS)은 실리콘 재질을 포함할 수 있다.
제1 구동 패드(DC-PD1)는 베이스기판(DC-BS)의 하면에 배치될 수 있다. 제1 구동 패드(DC-PD1)는 전자 부품(DC)의 회로 소자(미도시)에 전기적으로 연결될 수 있다. 패드 절연층(DC-IL)은 제1 구동 패드(DC-PD1)의 일 부분을 노출시키며 베이스기판(DC-BS)의 하면 상에 배치될 수 있다. 이 경우, 제1 구동 패드(DC-PD1)의 일 부분을 노출시키는 관통홀이 패드 절연층(DC-IL)에 정의될 수 있다. 제1 범프(DC-BP1)는 제1 구동 패드(DC-PD1) 상에 직접 배치될 수 있다. 한편, 실시 예에 따라, 제1 구동 패드(DC-PD1)는 생략될 수 있다.
표시패널(DP)은 제3 방향(DR3)에서 전자 부품(DC)과 마주할 수 있다. 특히, 범프(DC-BP) 및 신호 패드(DP-PD) 간의 초음파 본딩 이전에, 제1 범프(DC-BP1)는 접착 부재(FR)에 정의된 제1 개구부(ONP-1)를 사이에 두고 제1 신호 패드(DP-PD1)와 이격될 수 있다. 제1 신호 패드(DP-PD1)는 제1 데이터 라인(DL1)의 제1 패드부(DL-P1)에 전기적으로 접속될 수 있다.
접착 부재(FR)는 제1 두께(DT1)를 가지며, 표시패널(DP) 및 전자 부품(DC) 사이에 배치될 수 있다. 접착 부재(FR)에 정의된 제1 개구부(ONP-1)의 개수는 제1 범프(DC-BP1)의 개수에 대응할 수 있다.
도 8b를 참조하면, 전자 부품(DC)의 상면(DC-US)에 가압된 외부 열 압력에 의해 제1 범프(DC-BP1)가 제1 개구부(ONP-1)를 통과하여 제1 신호 패드(DP-PD1)에 전기적으로 접촉될 수 있다. 제1 범프(DC-BP1)와 제1 신호 패드(DP-PD1) 간의 계면에 초음파 진동이 가해질 경우, 상기 계면에 마찰열이 발생된다. 이와 동시에, 베이스기판(DC-BS)의 상면(DC-US)에 가해진 외부 열 압력에 의해, 제1 범프(DC-BP1)와 제1 신호 패드(DP-PD1) 간의 계면이 마찰열에 의해 서로 접착(또는 용접)될 수 있다.
특히, 제1 범프(DC-BP1)는 도 8a에 도시된 제1 개구부(ONP-1)를 통과하여 제1 신호 패드(DP-PD1)에 접촉된다. 따라서, 제1 범프(DC-BP) 및 제1 신호 패드(DP-PD1) 간의 초음파 본딩 공정 시에, 접착 부재(FR)의 형상 변화가 줄어들 수 있다.
즉, 접착 부재(FR)의 형상 변화가 방지됨에 따라, 전자 부품(DC)의 범프(DC-BP)가 신호 패드(DP-PD)로부터 들뜨는 현상이 방지될 수 있다. 그 결과, 전자 부품(DC) 및 표시패널(DP) 간의 전기적 접속 신뢰성이 전반적으로 향상될 수 있다.
도 9a는 본 발명의 다른 실시 예에 따른 접착 부재의 평면도이다. 도 9b는 도 9a에 도시된 III-III’를 따라 절단한 표시장치의 단면도이다.
도 9a에 도시된 접착 부재(FRz)는 도 7a에 도시된 접착 부재(FR)와 비교하여, 개구부(ONPz)의 평면상 면적이 축소된 형상을 가질 수 있다.
자세하게, 도 9a를 참조하면, 접착 부재(FRz)에는 복수 개의 개구부들(ONPz)이 정의된다. 제1 범프(DC-BP1)에 중첩한 제1 개구부들(ONPz-1) 및 제2 범프(DC-BP2)에 중첩한 제2 개구부들(ONPz-2)을 포함한다. 이하, 제1 개구부들(ONPz-1) 및 제2 개구부들(ONPz-2) 각각은 제1 개구부 및 제2 개구부로 설명된다.
본 발명의 실시 예에 따르면, 제1 개구부(ONPz-1)의 평면상 면적은 제1 범프(DC-BP1)의 평면상 면적 보다 작을 수 있다. 접착 부재(FRz)는 도 7b에 도시된 제1 범프(DC-BP1)의 제2 범프 부분(BP1b)에 적어도 일부 중첩하고, 제1 범프(DC-BP1)의 제1 범프 부분(BP1a)에 비중첩할 수 있다. 특히, 평면상에서, 접착 부재(FRz)는 제2 범프 부분(BP1b)의 평면상 면적에 30 % 이상 내지 70 % 이하로 중첩할 수 있다.
마찬가지로, 제2 개구부(ONPz-2)의 평면상 면적은 제2 범프(DC-BP2)의 평면상 면적 보다 작을 수 있다. 접착 부재(FRz)는 도 7b에 도시된 제2 범프(DC-BP2)의 제2 범프 부분(BP2b)에 중첩하고, 제2 범프(DC-BP2)의 제1 범프 부분(BP2a)에 비중첩할 수 있다. 특히, 평면상에서, 접착 부재(FRz)는 제2 범프 부분(BP2b)의 평면상 면적에 30 % 이상 내지 70 % 이하로 중첩할 수 있다.
상술된 바에 따라, 범프(DC-BP) 및 신호 패드(DP-PD) 간의 초음파 본딩 후에, 접착 부재(FRz)의 일 부분이 범프(DC-BP)에 중첩할 수 있다. 즉, 접착 부재(FRz)의 잔재가 제2 범프 부분(BP1b) 및 제1 신호 패드(DP-PD1) 사이 또는 제2 범프 부분(BP2b) 및 제2 신호 패드(DP-PD2) 사이에 잔존할 수 있다. 그러나, 접착 부재(FRz)는 제1 범프 부분들(BP1a, BP2a) 각각에 비중첩, 즉 비접촉할 수 있다.
도 9b를 참조하면, 접착 부재(FRz)는 제1 범프(DC-BP1)에 중첩한 충진 영역(BPA)을 포함한다. 충진 영역(BPA)은 도 7b에 도시된 제1 범프(DC-BP1)의 제2 범프 부분(BP1b)에 적어도 일부 중첩한다.
본 발명에 따르면, 접착 부재(FRz)는 제2 두께(DT2)를 가질 수 있다. 특히, 도 9b에 도시된 접착 부재(FRz)의 제2 두께(DT2)는 도 8b에 도시된 접착 부재(FR)의 제1 두께(DT1)보다 작을 수 있다. 이는, 충진 영역(BPA)에 중첩한 접착 부재(FRz)가 제1 범프(DC-BP1) 및 제1 신호 패드(DP-PD1)를 통해 가압됨에 따라 다른 공간으로 이동될 수 있다. 즉, 상기 다른 공간에 중첩한 접착 부재(FRz)의 크기가 팽창되는 것을 고려하여, 접착 부재(FRz)의 크기가 형성될 수 있다.
도 10a는 본 발명의 다른 실시 예에 따른 접착 부재의 평면도이다. 도 10b 및 도 10c는 도 10a에 도시된 IV-IV’를 따라 절단한 표시장치의 단면도이다.
도 10a에 도시된 접착 부재(FRw)는 도 7a에 도시된 접착 부재(FR)와 비교하여, 개구부(ONPz)의 평면상 면적이 확대된 형상을 가질 수 있다.
자세하게, 도 10a를 참조하면, 접착 부재(FRw)에는 복수 개의 개구부들(ONPw)이 정의된다. 제1 범프(DC-BP1)에 중첩한 제1 개구부들(ONPw-1) 및 제2 범프(DC-BP2)에 중첩한 제2 개구부들(ONPw-2)을 포함한다. 이하, 제1 개구부들(ONPw-1) 및 제2 개구부들(ONPw-2) 각각은 제1 개구부 및 제2 개구부로 설명된다.
본 발명의 실시 예에 따르면, 제1 개구부(ONPw-1)의 평면상 면적은 제1 범프(DC-BP1)의 평면상 면적 보다 클 수 있다. 예컨대, 제1 개구부(ONPw-1)는 제1 범프(DC-BP1)에 전체적으로 중첩한다. 또한, 제1 개구부(ONPw-1)는 제1 방향(DR1)에서 이웃한 두 개의 제1 범프들(DC-BP1) 사이 및 제2 방향(DR2)에서 이웃한 제1 범프(DC-BP1) 및 제2 범프(DC-BP2) 사이에 일부 중첩할 수 있다.
제2 개구부(ONPw-2)의 평면상 면적은 제2 범프(DC-BP2)의 평면상 면적 보다 클 수 있다. 예컨대, 제2 개구부(ONPw-2)는 제2 범프(DC-BP2)에 전체적으로 중첩한다. 또한, 제2 개구부(ONPw-2)는 제1 방향(DR1)에서 이웃한 두 개의 제2 범프들(DC-BP2) 사이 및 제2 방향(DR2)에서 이웃한 제1 범프(DC-BP1) 및 제2 범프(DC-BP2) 사이에 일부 중첩할 수 있다.
도 10b를 참조하면, 평면상에서, 접착 부재(FRw)는 제1 범프(DC-BP1)와 이격될 수 있다. 접착 부재(FRw)는 제1 방향(DR1)에서 이웃한 두 개의 제1 범프들(DC-BP1) 사이에 배치되고, 상기 이웃한 두 개의 제1 범프들(DC-BP1) 각각으로부터 평면상에서 일정 거리(DK)만큼 이격된다.
도 10c를 참조하면, 범프(DC-BP) 및 신호 패드(DP-PD) 간의 초음파 본딩 후에, 접착 부재(FRw)는 평면상에서 제1 범프(DC-BP1)로부터 이격된다. 그 결과, 제1 범프(DC-BP1), 제1 신호 패드(DP-PD1), 및 접착 부재(FRw)에 의한 내부 공간(INP)이 정의될 수 있다.
도 11a는 본 발명의 다른 실시 예에 따른 접착 부재의 평면도이다. 도 11b는 도 11a에 도시된 V-V’를 따라 절단한 표시장치의 단면도이다.
도 11a에 도시된 접착 부재(FRy)는 도 7a에 도시된 접착 부재(FR)와 비교하여, 개구부(ONPy)의 형상이 변화된다.
자세하게, 도 11a 및 도 11b를 참조하면, 접착 부재(FRy)에는 복수 개의 개구부들(ONPy)이 정의된다. 제1 범프(DC-BP1)에 중첩한 제1 개구부들(ONPy-1) 및 제2 범프(DC-BP2)에 중첩한 제2 개구부들(ONPy-2)을 포함한다.
본 발명의 실시 예에 따르면, 제1 개구부(ONPy-1)는 제1 범프 부분(BP1a)에 중첩한 복수 개의 제1 서브 개구부들을 포함한다. 제1 서브 개구부들은 서로 이격되고 제2 방향으로 일정 간격을 따라 나열될 수 있다. 제2 개구부(ONPy-2)는 제1 범프 부분(BP2a)에 중첩한 복수 개의 제2 서브 개구부들을 포함한다. 제2 서브 개구부들은 서로 이격되고 제2 방향으로 일정 간격을 따라 나열될 수 있다.
특히, 도 11a에 도시된 바에 따르면, 평면상에서 제1 서브 개구부들 및 제2 서브 개구부들이 원형 형상을 갖는 것으로 도시되었으나, 서브 개구부의 형상은 이에 한정되지 않으며 다양한 형상으로 변형될 수 있다.
도 12는 본 발명의 실시 예에 따른 표시장치의 분해 사시도이다. 도 13은 접착 부재의 특성을 보여주는 그래프이다. 도 14는 본 발명의 실시 예에 따른 표시장치의 단면도이다.
이하, 도 12 내지 도 14를 통해, 전자 부품(DC)의 범프(DC-BP)와 표시패널(DP)의 신호 패드(DP-PD)를 서로 본딩하는 초음파 본딩 공정에 대해 보다 자세히 설명한다.
도 12를 참조하면, 열 압력 기구(PS)는 전자 부품(DC) 상에 배치되어, 전자 부품(DC)에 압력을 가할 수 있다. 또한, 열 압력 기구(PS)는 전자 부품(DC) 및 표시패널(DP) 사이에 배치된 접착 부재(FR)과, 범프(DC-BP) 및 신호 패드(DP-PD) 간의 계면에 열을 가할 수 있다. 특히, 열 압력 기구(PS)로부터 가해진 열에 의해 접착 부재(FR)의 경화 특성이 변화될 수 있다.
접착 부재(FR)에는 범프(DC-BP)와 중첩한 개구부(ONP)가 정의된다. 본 발명의 따르면, 평면상에서 범프(DC-BP)는 개구부(ON)에 70 % 이상 중첩할 수 있다.
도 13을 참조하면, 그래프의 가로 방향은 온도(TO)를 나타내며, 그래프의 세로 방향은 접착 부재(FR)의 점도 특성(HD)을 나타낸다. 외부 열을 통해 접착 부재(FR)의 온도가 제1 기준점(Ta)에서 제2 기준점(Ta)으로 상승하는 제1 구간 동안 접착 부재(FR)의 점도가 낮아질 수 있다. 예시적으로, 제1 기준점(Ta) 내지 제2 기준점(Tb)의 온도는 0도 이상 내지 30도 이하일 수 있다.
이후, 접착 부재(FR)의 온도가 제2 기준점(Tb) 이상으로 상승하는 제2 구간 동안 접착 부재(FR)의 점도가 높아질 수 있다. 즉, 제2 구간 동안 접착 부재(FR)의 경화 특성이 상승할 수 있다. 또한, 접착 부재(FR)의 온도가 제3 기준점(Tc) 이상으로 상승할 경우, 접착 부재(FR)의 점도는 실질적으로 변화하지 않을 수 있다. 즉, 제3 기준점(Tc)을 기점으로 접착 부재(FR)의 경화 특성이 가장 높을 수 있다. 예시적으로, 제2 기준점(Tb) 내지 제3 기준점(Tc)의 온도는 30도 이상 내지 190도 이하일 수 있다.
도 12 및 도 14를 참조하면, 열 압력 기구(TS)가 전자 부품(DC)의 상면(DC-US)을 가압함에 따라, 전자 부품(DC)의 범프(DC-BP)가 개구부(ONP)를 통과하여 신호 패드(DP-PD)에 접착될 수 있다. 이와 동시에, 열 압력 기구(TS)는 접착 부재(FR) 및 범프(DC-BP)와 신호 패드(DP-PD)의 계면에 열을 가할 수 있다.
이 후, 범프(DC-BP) 및 신호 패드(DP-PD) 간의 계면에 초음파 진동이 발생할 수 있다. 그 결과, 범프(DC-BP)의 하면과 신호 패드(DP-PD)의 상면이 마찰로 인해 서로 용접될 수 있다.
이상에서와 같이 도면과 명세서에서 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
DC: 전자 부품
DC-BP: 범프
BP1a, BP2a: 제1 범프 부분
BP1b, BP2b: 제2 범프 부분
FR: 접착 부재
ONP: 개구부
INP: 내부 공간
DP: 표시패널
DP-PD: 신호 패드

Claims (20)

  1. 제1 범프 부분 및 평면상에서 상기 제1 범프 부분 보다 작은 면적을 가지며 상기 제1 범프 부분을 에워싸는 제2 범프 부분을 갖는 범프를 포함하는 전자 부품;
    상기 전자 부품과 마주하고, 상기 범프에 접촉한 신호 패드를 포함하는 표시패널; 및
    상기 표시패널 및 상기 전자 부품 사이에 배치되고, 상기 평면상에서 상기 제1 범프 부분에 중첩한 개구부가 정의된 접착 부재를 포함하고,
    상기 범프는 상기 개구부를 통해 상기 신호 패드에 접촉되는 것을 특징으로 하는 표시장치.
  2. 제 1 항에 있어서,
    상기 제2 범프 부분의 평면상 면적은 상기 제1 범프 부분의 평면상 면적에 5 % 이상 내지 50 % 이하인 것을 특징으로 하는 표시장치.
  3. 제 2 항에 있어서,
    상기 접착 부재는 상기 제1 범프 부분에 비접촉하는 것을 특징으로 하는 표시장치.
  4. 제 1 항에 있어서,
    상기 평면상에서, 상기 개구부는 상기 범프에 전체적으로 중첩하는 것을 특징으로 하는 표시장치.
  5. 제 4 항에 있어서,
    상기 접착 부재는 서로 마주한 상기 신호 패드 및 상기 범프 사이에 비접촉하는 표시장치.
  6. 제 4 항에 있어서,
    상기 접착 부재는 상기 제2 범프 부분과 상기 평면상에서 이격되는 표시장치.
  7. 제 6 항에 있어서,
    상기 범프, 상기 신호 패드, 및 상기 접착 부재에 의한 내부 공간이 정의되는 표시장치.
  8. 제 1 항에 있어서,
    상기 평면상에서, 상기 접착 부재는 상기 신호 패드 및 상기 제2 범프 부분 사이에 적어도 일부 중첩하는 표시장치.
  9. 제 8 항에 있어서,
    상기 접착 부재는 상기 제1 범프 부분에 비접촉하는 표시장치.
  10. 제 9 항에 있어서,
    상기 평면상에서, 상기 접착 부재는 상기 제2 범프 부분의 평면상 면적에 30 % 이상 내지 70 % 이하로 중첩하는 표시장치.
  11. 제 1 항에 있어서,
    상기 평면상에서, 상기 접착 부재의 최 외각은 사각 형상으로 제공되는 것을 특징으로 하는 표시장치.
  12. 제 1 항에 있어서,
    상기 접착 부재는 가시광의 파장 영역에서 30~80%의 투과도를 갖는 표시장치.
  13. 제 1 항에 있어서,
    상기 개구부는 평면상에서 서로 이격되며 일 방향으로 나열된 복수 개로 서브 개구부들을 포함하는 표시장치.
  14. 제 1 항에 있어서,
    상기 접착 부재는 비전도성을 가지며 열 개시제를 포함하는 것을 특징으로 하는 표시장치.
  15. 제 1 항에 있어서,
    상기 표시패널은 상기 신호 패드에 대응하며 제1 방향으로 나열된 복수 개의 신호 패드들을 포함하고,
    상기 전자 부품은 상기 범프에 대응하며 상기 제1 방향으로 나열되고, 상기 신호 패드들에 각각 접촉한 복수 개의 범프들을 포함하고,
    상기 평면상에서, 상기 접착 부재는 상기 신호 패드들 및 상기 범프들에 비중첩하는 것을 특징으로 하는 표시장치.
  16. 신호 패드를 포함한 표시패널 및 범프를 포함한 전자 부품을 제공하는 단계;
    개구부가 정의된 접착 부재를 상기 표시패널 및 상기 전자 부품 사이에 배치하는 단계;
    상기 신호 패드 및 상기 범프가 상기 개구부를 사이에 두고 마주하도록 정렬시키는 단계;
    상기 전자 부품에 열 압력을 가압함으로써, 상기 개구부를 통과한 상기 범프를 상기 신호 패드에 접촉시키는 단계; 및
    상기 범프 및 상기 신호 패드 간의 계면에 초음파 진동을 가하는 단계를 포함하는 표시장치의 제조 방법.
  17. 제 16 항에 있어서,
    평면상에서, 상기 범프는 상기 개구부에 70 % 이상 중첩하는 것을 특징으로 하는 표시장치의 제조 방법.
  18. 제 16 항에 있어서,
    상기 범프는 상기 개구부에 전체적으로 중첩하고,
    상기 범프, 상기 신호 패드, 및 상기 접착 부재에 의한 내부 공간이 정의되는 표시장치의 제조 방법.
  19. 제 16 항에 있어서,
    상기 표시패널 및 상기 전자 부품 사이에 배치된 상기 접착 부재의 평면상 면적은 상기 범프의 평면상 면적 보다 작게 제공되는 것을 특징으로 하는 표시장치의 제조 방법.
  20. 전자 부품 및 전자패널 사이에 배치되어 상기 전자 부품 및 상기 전자패널을 연결하는 접착 부재에 있어서,
    일정 간격을 따라 제1 방향으로 나열되고, 평면상에서 상기 전자 부품의 범프들에 각각 중첩하는 복수 개의 개구부들이 정의되고, 비전도성이며 열 개시제를 포함한 접착 부재.

KR1020190126246A 2019-10-11 2019-10-11 접착 부재, 이를 포함한 표시장치, 및 표시장치의 제조 방법 KR20210043790A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190126246A KR20210043790A (ko) 2019-10-11 2019-10-11 접착 부재, 이를 포함한 표시장치, 및 표시장치의 제조 방법
CN202080034246.4A CN113811993A (zh) 2019-10-11 2020-07-15 粘合构件和包括粘合构件的显示装置及其制造方法
US17/608,077 US12061399B2 (en) 2019-10-11 2020-07-15 Adhesive member and display device comprising adhesive member and method for manufacturing
PCT/KR2020/009319 WO2021071060A1 (ko) 2019-10-11 2020-07-15 접착 부재, 이를 포함한 표시장치, 및 표시장치의 제조 방법
EP20874530.7A EP4044241A4 (en) 2019-10-11 2020-07-15 ADHESIVE ELEMENT, DISPLAY PANEL, DISPLAY DEVICE THEREFROM AND METHOD FOR PRODUCING A DISPLAY DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190126246A KR20210043790A (ko) 2019-10-11 2019-10-11 접착 부재, 이를 포함한 표시장치, 및 표시장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210043790A true KR20210043790A (ko) 2021-04-22

Family

ID=75437192

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190126246A KR20210043790A (ko) 2019-10-11 2019-10-11 접착 부재, 이를 포함한 표시장치, 및 표시장치의 제조 방법

Country Status (5)

Country Link
US (1) US12061399B2 (ko)
EP (1) EP4044241A4 (ko)
KR (1) KR20210043790A (ko)
CN (1) CN113811993A (ko)
WO (1) WO2021071060A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11720143B2 (en) 2020-01-20 2023-08-08 Samsung Display Co., Ltd. Adhesive member, display device including the same, and method of fabricating display device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0436737Y2 (ko) 1987-08-27 1992-08-31
JPH06326159A (ja) 1993-05-11 1994-11-25 Nitto Denko Corp 半導体装置
WO1998041354A1 (en) 1997-03-17 1998-09-24 Hitachi, Ltd. Method of solid-phase welding members
US6731260B2 (en) * 1997-10-13 2004-05-04 Sanyo Electric Co., Ltd. Display device
JP2001156203A (ja) 1999-11-24 2001-06-08 Matsushita Electric Works Ltd 半導体チップ実装用プリント配線板
JP3423930B2 (ja) * 1999-12-27 2003-07-07 富士通株式会社 バンプ形成方法、電子部品、および半田ペースト
JP3781967B2 (ja) * 2000-12-25 2006-06-07 株式会社日立製作所 表示装置
KR100614564B1 (ko) * 2004-08-20 2006-08-25 (주)아이셀론 언더필 수지와 초음파를 이용한 칩 범프 및 기판 패드의접합방법
KR101134168B1 (ko) * 2005-08-24 2012-04-09 삼성전자주식회사 반도체 칩 및 그 제조 방법과, 그를 이용한 표시 패널 및그 제조 방법
TWI418603B (zh) * 2007-03-16 2013-12-11 Mitsubishi Gas Chemical Co 光穿透型電磁波屏蔽積層體及其製造方法、光穿透型電波吸收體，以及接著劑組成物
KR20090015357A (ko) 2007-08-08 2009-02-12 엘에스엠트론 주식회사 필름타입 언더필 및 이를 이용한 패키지 반도체와 반도체패키징 방법
JP5712884B2 (ja) 2011-09-28 2015-05-07 日立化成株式会社 フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP2013122957A (ja) 2011-12-09 2013-06-20 Dexerials Corp 接続方法、接続構造体、絶縁性接着部材、及び、接着部材付電子部品及びその製造方法
WO2015008330A1 (ja) 2013-07-16 2015-01-22 日立化成株式会社 感光性樹脂組成物、フィルム状接着剤、接着シート、接着剤パターン、接着剤層付半導体ウェハ及び半導体装置
JP6476517B2 (ja) 2015-02-02 2019-03-06 ナミックス株式会社 フィルム状接着剤、それを用いた半導体装置
KR20180070774A (ko) 2016-12-16 2018-06-27 삼성디스플레이 주식회사 기판, 전자 장치 및 이를 구비하는 표시 장치
KR102341124B1 (ko) * 2017-09-26 2021-12-22 삼성디스플레이 주식회사 전자패널, 표시장치, 및 그 제조 방법
CN108074962A (zh) 2018-02-11 2018-05-25 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11720143B2 (en) 2020-01-20 2023-08-08 Samsung Display Co., Ltd. Adhesive member, display device including the same, and method of fabricating display device

Also Published As

Publication number Publication date
EP4044241A4 (en) 2023-10-25
US20220317489A1 (en) 2022-10-06
EP4044241A1 (en) 2022-08-17
US12061399B2 (en) 2024-08-13
CN113811993A (zh) 2021-12-17
WO2021071060A1 (ko) 2021-04-15

Similar Documents

Publication Publication Date Title
US11209875B2 (en) Adhesive member and display device including the same
US11194432B2 (en) Display device
KR102078175B1 (ko) 표시모듈
KR20200115756A (ko) 회로기판 및 이를 포함한 표시장치
KR102635524B1 (ko) 표시장치 및 이의 제조 방법
KR20200115757A (ko) 회로기판 및 이의 제조방법
US11410967B2 (en) Display device and method of manufacturing the same
US12061399B2 (en) Adhesive member and display device comprising adhesive member and method for manufacturing
US11720143B2 (en) Adhesive member, display device including the same, and method of fabricating display device
US12057430B2 (en) Display device including connection pad part and electronic component connected to connection pad part
KR20200018535A (ko) 표시모듈
KR20210033568A (ko) 표시장치 및 이의 제조 방법
KR20210005368A (ko) 표시장치
US11422654B2 (en) Input detection unit and electronic device including same
US11871630B2 (en) Display device
US20240057414A1 (en) Display device and manufacturing method for the same
EP4149236A1 (en) Display device and method of providing the same
US20220406873A1 (en) Display device and method for manufacturing the same
US20220037446A1 (en) Electronic device
KR20210077105A (ko) 표시 장치
CN117858575A (zh) 显示装置
CN117334699A (zh) 显示装置
KR20210044342A (ko) 회로기판의 제조 방법 및 이를 포함한 표시장치