CN117334699A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN117334699A
CN117334699A CN202310781144.4A CN202310781144A CN117334699A CN 117334699 A CN117334699 A CN 117334699A CN 202310781144 A CN202310781144 A CN 202310781144A CN 117334699 A CN117334699 A CN 117334699A
Authority
CN
China
Prior art keywords
layer
transistor
semiconductor layer
present disclosure
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310781144.4A
Other languages
English (en)
Inventor
崔召熙
李俊昊
柳成彬
李成秦
李帝贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN117334699A publication Critical patent/CN117334699A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种显示装置包括：基板，包括显示区域和非显示区域；第一晶体管，包括位于基板上的第一氧化物半导体层、位于第一氧化物半导体层上的第一绝缘层以及位于第一绝缘层上的第一栅极；第二晶体管，包括位于基板上的第二氧化物半导体层、位于第一绝缘层上的第二栅极以及位于第二栅极上的第二绝缘层；以及第三晶体管，包括位于基板上的第三氧化物半导体层和位于第二绝缘层上的第三栅极。

Description

显示装置
相关申请的交叉引用
本申请要求于2022年6月30日在韩国提交的韩国专利申请第10-2022-0080936号的权益和优先权，出于所有目的，其通过引用并入本文中，如同在本文中完全阐述一样。
技术领域
本公开涉及一种显示装置。
背景技术
显示装置的示例包括液晶显示装置(LCD)、场发射显示装置(FED)和有机发光显示装置(OLED)。在这些显示装置中，有机发光显示装置(OLED)可以是自发光显示装置。自发光显示装置可以包括多个子像素，并且可以通过在每个子像素中包括发光器件来发光，而无需单独的光源。由于与其他显示装置相比，自发光显示装置的响应速度快、发光效率高、亮度高并且视角大，因此，自发光显示装置得到了广泛的发展。
此外，由于发光器件可以形成在柔性基板上，所以屏幕可以配置成诸如弯曲或折叠的各种形状，并且由于其优异的薄的性能，屏幕可以适合作为用于诸如智能手表的小型电子产品的显示装置。
此外，为了用作诸如具有许多静止图像的智能手表的显示装置，需要包括能够防止静止图像中的漏电流的新型晶体管的显示装置。因此，已经提出了将氧化物半导体用作有利于阻挡漏电流的薄膜晶体管的半导体层。
发明内容
在使用不同类型的半导体层(例如，多晶半导体层和氧化物半导体层)的显示装置中，形成多晶半导体层的工艺和形成氧化物半导体层的工艺分开进行，因此工艺复杂。此外，由于多晶半导体层和氧化物半导体层相对于化学气体具有不同的特性，因此需要更加复杂的工艺。
使用氧化物半导体层的薄膜晶体管比使用多晶半导体层的薄膜晶体管对于阈值电压的变化反应更灵敏。此外，当电流应力导致使用氧化物半导体层的薄膜晶体管发生变化时，使用氧化物半导体层的薄膜晶体管导致影响显示装置的图像和可靠性的问题。此外，由于使用氧化物半导体层的薄膜晶体管对于单位电压变化值具有大的电流变化值，因此存在在需要精确电流控制的低灰度级区域中出现缺陷的问题。
本公开的发明人已经认识到上述问题，并且进行了大量的研究和实验以减少晶体管的阈值电压的变化并提高显示装置的性能。通过大量的研究和实验，发明了一种能够降低由于电流应力引起的电流变化率并提高显示装置的性能的新型显示装置。
本公开的一个或多个方面是提供一种能够通过提高晶体管的性能来提高显示装置的性能的显示装置。
本公开的另外的特征、优点以及方面在本公开中阐明，并且通过本公开也将部分地变得明显，或者可以通过本公开的实践获知。可以通过在本公开或从本公开推导出的内容、书面描述及其权利要求以及附图中具体指出的结构来实现和获得本公开的其他特征、优点以及方面。
为了实现这些和其他优点并根据本公开的目的，如本文体现和广泛描述的，一种显示装置包括：包括显示区域和非显示区域的基板；包括位于基板上的第一氧化物半导体层、位于第一氧化物半导体层上的第一绝缘层以及位于第一绝缘层上的第一栅极的第一晶体管；包括位于基板上的第二氧化物半导体层、位于第一绝缘层上的第二栅极以及位于所述第二栅极上的第二绝缘层的第二晶体管；以及包括位于基板上的第三氧化物半导体层和位于第二绝缘层上的第三栅极的第三晶体管。
在另一方面中，一种显示装置包括：包括显示区域和非显示区域的基板；包括位于基板上的第一氧化物半导体层、位于第一氧化物半导体层上的第一绝缘层、和位于第一绝缘层上的第一栅极的第一晶体管；包括位于基板上的第二氧化物半导体层、位于第二氧化物半导体层上的第一绝缘层和位于第一绝缘层上的第二栅极的第二晶体管；以及包括位于基板上的第三氧化物半导体层、位于第三氧化物半导体层上的第一绝缘层、位于第一绝缘层上的第二绝缘层以及位于第二绝缘层上的第三栅极的第三晶体管。
其它系统、方法、特征以及优点对于本领域技术人员在查阅以下附图和具体实施方式之后将是明显的或将变得明显。所有这些附加的系统、方法、特征以及优点旨在包括在本说明书中、在本公开的范围内并受到如下权利要求的保护。本部分的任何内容都不应被视为对这些权利要求的限制。下面结合本发明的方面讨论进一步的方面和优点。
应理解，对本公开的前述描述和以下描述都是示例性和说明性的，并且旨在提供对要求保护的本发明的进一步说明。
附图说明
本公开包括附图以提供对本公开的进一步理解，并且附图并入本公开并构成本公开的一部分，附图示出了本公开的方面和实施例并且与说明书一起用于解释本公开的原理。
图1示出了根据本公开的一个实施例的显示装置；
图2是示出根据本公开的一个实施例的显示装置的平面图；
图3是示出根据本公开的一个实施例的显示装置的平面图；
图4示出了根据本公开的一个实施例的显示装置的像素驱动电路；
图5是根据本公开的一个实施例的沿图1的线I-I′截取的剖视图；
图6示出了根据本公开的另一实施例的显示装置；以及
图7A至图7C示出了根据本公开的另一实施例的工序的顺序。
在全部的附图和具体实施方式中，除非另有说明，否则相同的附图标记应被理解为指代相同的元件、特征以及结构。为了清楚、说明和方便起见，层、区域以及元件的尺寸、长度以及厚度及其描述可以被夸大。
具体实施方式
现在详细地参考本公开的实施例，其示例可以在附图中示出。在下面的描述中，当公知的功能或配置的详细描述会不必要地使本公开的方面模糊时，为了简单起见，可以省略对其的详细描述。所描述的处理步骤和/或操作的逐步进展是一个示例；然而，除非步骤和/或操作必须以特定顺序发生，否则步骤和/或操作的顺序不限于本文所述的顺序而是可以改变。
通过参考附图描述的示例实施例来阐明本公开的优点和特征以及其实现方法。然而，本公开可以以不同的形式体现，而不应被解释为限于本文具体描述的示例实施例。而是这些示例实施例是示例，并且提供这些示例是为了使本公开可以是彻底和完整的，以帮助本领域技术人员在不限制本公开的保护范围的情况下充分理解本公开。在描述本公开的各个实施例的附图中公开的形状、大小、面积、比例、角度、数字等仅仅是示例，因此，本公开不限于所示出的细节。在整个说明书中，相似的附图标记指代相似的元件。
当使用术语“包括”、“具有”、“包含”、“含有”、“构成”、“组成”、“形成”等时，除非使用诸如“仅”或类似的术语，否则可以添加一个或多个其他元件。在本公开中使用的术语仅用于描述特定的实施例，而不旨在限制本公开的范围。这里使用的术语仅用于描述示例实施例，而不旨在限制本公开的范围。除非上下文另有明确指示，单数形式的术语可以包括复数形式。词语“示例性的”用来表示作为一个例子或示例。实施例是示例实施例。方面是示例方面。本文作为“示例”描述的任何实现方式不必被解释为比其他实现方式更优或更有利。
在一个或多个方面中，元件、特征或对应信息(例如，水平、范围、规模、尺寸等)被解释为包括误差或公差范围，即使没有提供这种误差或公差范围的明确描述。误差或公差范围可能由各种因素引起(例如，工艺因素、内部或外部影响、噪声等)。此外，术语“可以”包含了术语“能够”的所有含义。
在描述位置关系时，例如使用“上”、“上方”、“下方”、“上面”、“下”、“下部”、“靠近”、“附近”或“相邻”、“旁边”、“临近”等来描述两个部分的位置关系，除非使用诸如“立即地”、“直接地”或“紧密地”等更具有限制性的词，否则一个或多个其他部分可以位于这两个部分之间。例如，当一个结构被描述为位于另一个结构“上”、“上方”、“下方”、“上面”、“下”、“下部”、“靠近”、“附近”或“相邻”、“旁边”、“临近”时，该描述应被解释为包括这些结构彼此接触的情况，以及在这些结构之间设置一个或多个附加结构的情况。此外，术语“前”、“后”、“背部”、“左”、“右”、“上”、“下”、“向下”、“向上”、“上”、“下”、“列”、“行”、“垂直”、“水平”等指的是任意的参照系。
在描述时间关系时，当将时间顺序描述为例如“之后”、“随后”、“接着”和“之前”、“先前”、“前面”或类似的情况时，可以包括非连续或非顺序的情况，除非使用更具有限制性的术语，例如“刚刚”、“立即”或“直接”。
应理解，尽管术语“第一”、“第二”等在本文中可以用于描述各种元件，但这些元件不应受这些术语的限制。这些术语仅用于区分一个元件和另一个元件。例如，在不脱离本公开的范围的情况下，第一元件可以是第二元件，类似地，第二元件可以是第一元件。此外，第一元件、第二元件等可以根据本领域技术人员的方便任意命名，而不会脱离本公开的范围。术语“第一”、“第二”等可用于将部件彼此区分开，但部件的功能或结构不受部件前面的序号或部件名称的限制。
在描述本公开的部件时，可以使用术语“第一”、“第二”、“A”、“B”、“(a)、“(b)”或类似的术语。这些术语旨在从其他元件中识别相应的元件，并且这些术语不用于元件元素的本质、基础、顺序或数量。
对于一个元件与另一元件或层“连接”、“接合”、“附接”或“粘附”的表述，除非另有说明，否则该元件或层不仅可以与另一元件或层直接连接、接合、附接或粘附，也可以与另一元件或层间接连接、接合、附接或粘附，这些元件或层之间设置或插设有一个或多个中间元件或层。对于一个元件或层与另一元件或层“接触”、“重叠”等的表述，除非另有说明，否则该元件或层不仅可以与另一元件或层直接接触、重叠等，也可以与另一元件或层间接接触、重叠等，这些元件或层之间设置或插设有一个或多个中间元件或层。
术语“至少一个”应理解为包括一个或多个相关的所列项的任意和所有组合。例如，“第一项、第二项和第三项中的至少一个”的含义是指第一项、第二项和第三项中的两个以上的所有项的组合，以及第一项、第二项或第三项中的仅一个。
“第一元件、第二元件”和/或“第三元件”的表述应被理解为第一元件、第二元件和第三元件中的一个，或被理解为第一元件、第二元件和第三元件的任意或所有组合。举例来说，A、B和/或C可以指只有A；只有B；只有C；A、B和C的任意或某种组合；或者A、B和C的全部；此外，表述“元件A/元件B”可以被理解为元件A和/或元件B。
在一个或多个方面中，除非另有说明，否则术语“之间”和“之中”可仅仅为了方便而互换使用。例如，表述“在多个元件之间”可以被理解为在多个元件之中。在另一示例中，表述“在多个元件之中”可以被理解为在多个元件之间。在一个或多个示例中，元件的数量可以是两个。在一个或多个示例中，元件的数量可以大于两个。
在一个或多个方面中，除非另有说明，否则措辞“彼此”和“相互”可仅为方便而互换使用。例如，表述“彼此不同”可以被理解为相互不同。在另一示例中，表述“相互不同”可以被理解为彼此不同。在一个或多个示例中，前述表述中涉及的元件的数量可以是两个。在一个或多个示例中，前述表述中涉及的元件的数量可以超过两个。在一个或多个方面中，除非另有说明，表述“其中的一个或多个”和“其一个或多个”可仅仅为了方便而互换使用。
在本公开中，“显示装置”可以包括诸如液晶模块(LCM)、有机发光显示模块(OLED模块)、量子点(QD)模块等的狭义显示装置，该显示装置包括显示面板和用于驱动显示面板的驱动部。此外，“显示装置”可以包括作为笔记本电脑、电视、电脑显示器、汽车装置或包括其他类型车辆的设备显示装置的完整产品或最终产品，或者诸如作为智能手机、电子平板等的移动电子设备的成套电子装置或成套装置或成套设备，其包括LCM、OLED模块、QD模块等。
因此，本公开的显示装置可以包括狭义显示装置本身(例如LCM、OLED模块、QD模块等)和/或作为用户端设备的应用产品或成套设备(包括LCM、OLED模块、QD模块等)。
此外，在本公开的一些实施例中，配置有显示面板和驱动部的LCM、OLED模块、QM模块等可以表述为狭义的“显示装置”，并且包括LCM、OLED模块、QM模块等的作为最终产品的电子设备可以被区分并且表述为“成套装置”。”例如，狭义显示装置可以包括液晶显示面板、有机发光二极管(OLED)显示面板或量子点显示面板，以及作为驱动显示面板的控制部的源极PCB。成套装置还可以包括成套PCB，成套PCB是电连接到源极PCB以驱动整个成套装置的成套控制部。
本公开的实施例使用的显示面板可以使用诸如液晶显示面板、有机发光二极管(OLED)显示面板、量子点(QD)显示面板、电致发光显示面板的所有类型的显示面板，但实施例不限于此。本公开的显示面板不限于具有用于有机发光二极管(OLED)显示面板的柔性基板以及下背板支撑结构的能够进行边框弯曲的特定显示面板。此外，应用于根据本公开的实施例的显示装置的显示面板不限制显示面板的形状或尺寸。
例如，如果显示面板是有机发光(OLED)显示面板，则其可以包括多条栅极线和多条数据线，以及形成在栅极线和/或数据线的交叉处的像素。此外，显示面板可以被配置为包括阵列，该阵列包括作为用于选择性地向每个像素施加电压的元件的薄膜晶体管、位于阵列上的发光元件层以及设置在阵列上以覆盖发光元件层的封装基板或封装层。封装层可以保护薄膜晶体管和发光元件层免受外部冲击，并且可以防止水分或氧气渗透到发光元件层中。此外，形成在阵列上的层可以包括无机发光层，例如纳米尺寸的材料层或量子点。
本公开的各个实施例的特征可以部分地或整体地彼此结合，并且可以共同进行各种的互操作、关联或驱动。本公开的实施例可以彼此独立实施，或者可以以相互依赖或相关联的关系一起实施。在一个或多个方面中，根据本公开的各个实施例的每个装置的部件可操作地接合和配置。
除非另有定义，否则本文使用的术语(包括技术术语和科学术语)与示例实施例所属领域的普通技术人员通常理解含义具有相同含义。还应当理解，除非本文另有明确定义，术语(例如在常用字典中定义的术语)应被解释为具有例如与其在相关领域的上下文中的含义一致的含义，并且不应以理想化或过度正式的含义来解释。
在下文的描述中，参照附图详细描述了本公开的各种示例实施例。对于每个附图的元件的附图标记，相同的元件可以在其他附图中示出，并且除非另有说明，类似的附图标记可以指代类似的元件。此外，为了便于描述，附图中所示的每个元件的比例、尺寸、大小和厚度可以不同于实际的比例、尺寸、大小和厚度，因此，本公开的实施例不限于附图中所示的比例、尺寸、大小和厚度。图1示出了根据本公开的实施例的显示装置。
根据本公开的实施例的显示装置1000可以包括显示面板102。显示面板102可以包括设置在基板101上的显示区域AA和设置在显示区域AA周围的非显示区域NA。
基板101可以由具有柔性的能够弯曲的塑料材料形成。例如，基板101可以包含聚酰亚胺(PT)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯(PC)、聚醚砜(PES)、聚芳酯(PAR)、聚砜(PSF)、环烯烃共聚物(COC)等中的一种，但本公开的实施例不限于此。例如，不排除玻璃作为基板101的材料。在本公开的另一实施例中，基板101可以包含诸如硅晶片的半导体材料。
显示区域AA可以是设置有多个子像素PX以显示图像的区域。多个子像素PX中的每一个可以是单独的发光单元。多个子像素PX的每一个中可以设置发光元件和驱动电路。例如，多个子像素PX中可以设置用于显示图像的显示元件和用于驱动显示元件的电路部。例如，当显示装置1000是有机发光显示装置时，显示元件可以包括有机发光元件，当显示装置1000是液晶显示装置时，显示元件可以包括液晶元件。多个子像素PX可以包括红色子像素PX、绿色子像素PX和蓝色子像素PX，可选地，还可以包括白色子像素PX，但本公开的实施例不限于此。
非显示区域NA可以是不显示图像的区域。非显示区域NA可以是设置用于驱动设置在显示区域AA中的多个子像素PX的各种布线(或线)和驱动IC的区域。例如，非显示区域NA中可以设置有数据驱动部104和栅极驱动部103中的至少一个，但本公开的实施例不限于此。
非显示区域NA可以是围绕显示区域AA的区域。例如，非显示区域NA可以在显示区域AA周围。例如，非显示区域NA可以是从显示区域AA延伸的区域或者可以是未设置多个子像素PX的区域，但本公开的实施例不限于此。不显示图像的非显示区域NA可以是边框区域或者还可以包括基板101被弯曲的弯曲区域BA，但本公开的实施例不限于此。
多条数据线DL和多条栅极线GL可以设置在显示区域AA中。例如，多条数据线DL可以按行或列布置，多条栅极线GL可以按列或行布置。子像素PX可以设置在由数据线DL和/或栅极线GL形成的区域中。
显示区域AA的子像素PX可以包括由半导体层形成的薄膜晶体管或晶体管。例如，由半导体层形成的薄膜晶体管或晶体管可以包括氧化物半导体材料，但本公开的实施例不限于此。例如，薄膜晶体管可以是晶体管，但不受术语限制。
根据本公开的实施例，包括栅极驱动电路的栅极驱动部103可以设置在非显示区域NA中。栅极驱动部103的栅极驱动电路可以依次向多条栅极线GL供应扫描信号，以依次驱动显示区域AA的每个像素行。例如，像素行可以是由与一条栅极线连接的像素形成的行。栅极驱动电路也可以称为扫描驱动电路，但不受术语限制。
栅极驱动电路可以由具有多晶半导体层的薄膜晶体管形成，可以由具有氧化物半导体层的薄膜晶体管形成，或者可以由一对具有多晶半导体层的薄膜晶体管和具有氧化物半导体层的薄膜晶体管形成。当设置在非显示区域NA和显示区域AA中的薄膜晶体管采用相同的半导体材料时，可以通过同一工艺同时形成晶体管，但本公开的实施例不限于此。
栅极驱动电路可以包括移位寄存器、电平转换器等。
如在根据本公开的实施例的显示装置中，栅极驱动电路可以以面板内栅极(GIP)形式实现并直接设置在基板101上。
包括栅极驱动电路的栅极驱动部103可以依次向多条栅极线GL供应导通电压或截止电压的扫描信号。
根据本公开的实施例的栅极驱动部103可以采用将多晶半导体材料用作半导体层的薄膜晶体管直接形成在基板101上，或者可以通过采用将多晶半导体材料用作半导体层的薄膜晶体管和将氧化物半导体材料用作半导体层的薄膜晶体管配置C-MOS而形成。
具有氧化物半导体层的薄膜晶体管和具有多晶半导体层的薄膜晶体管在其沟道中具有高电子迁移率，并且可以实现高分辨率和低功耗。
根据本公开的实施例的显示装置1000还可以包括数据驱动部104，数据驱动部104包括数据驱动电路。当栅极线GL被包括栅极驱动电路的栅极驱动部103选择时，数据驱动部104的数据驱动电路可以将数字形式的图像数据转换成模拟数据电压并将该数据电压供应到多条数据线DL。
设置在基板101上的多条栅极线GL可以包括多条扫描线和多条发光控制线等。多条扫描线和多条发光控制线可以是将不同类型的栅极信号(例如，扫描信号和发射控制信号)传输到不同类型的晶体管(例如，扫描晶体管和发射控制晶体管)的栅极节点的布线。
包括栅极驱动电路的栅极驱动部103可以包括将扫描信号输出到多条扫描线(其为栅极线GL的一种类型)的扫描驱动电路和将发射控制信号输出到多条发光控制线(其为栅极线GL的另一种类型)的发光驱动电路。
根据本公开的实施例的显示面板102还可以包括基板101被弯曲的弯曲区域BA。弯曲区域BA可以是基板101被弯曲的区域。除了弯曲区域BA之外，基板101可以保持平坦状态。
数据线DL可以设置为穿过弯曲区域BA，并且各种数据线DL可以设置到并且连接到数据焊盘。
图2和图3示出了根据本公开的实施例的显示装置。
参照图2和图3，根据本公开的实施例的显示装置1000可以包括显示区域AA和非显示区域NA。显示区域AA可以具有图像显示和触摸感测功能。非显示区域NA可以位于显示区域AA之外。显示区域AA可以表述为有源区域、像素矩阵区域或触摸感测区域，但不受术语限制。非显示区域NA可以表述为边框区域、非有源区域或触摸非感测区域，但不受术语限制。
根据本公开的实施例的显示装置1000可以包括显示面板102和封装部300。
显示面板102可以被配置为显示图像。例如，显示面板102可以包括具有多个薄膜晶体管(TFT)的电路元件层和具有多个发光元件的发光元件层，用于图像显示。封装部300可以设置为密封(或封装)显示面板102上的发光元件层。封装部300上可以设置具有触摸感测功能的触摸部，并且其间具有缓冲层。缓冲层可以具有相对较大的厚度并由有机材料形成，但本公开的实施例不限于此。缓冲层的一端和封装部300的端部可以布置为台阶形状以具有台阶形状的端部轮廓，但本公开的实施例不限于此。此外，显示装置1000还可以包括位于触摸部上的光学功能膜，光学功能膜包括偏光膜、光学透明粘合剂(OCA)、盖基板、保护膜(或保护层)等，但本公开的实施例不限于此。
包括用于显示图像的多个子像素PX的像素阵列和多条第一信号线可以设置在显示面板102的显示区域AA中。多个子像素PX可以包括红色子像素、绿色子像素和蓝色子像素，并且还可以包括用于亮度增强的白色子像素，但本公开的实施例不限于此。
多个子像素PX中的每一个可以连接到包括栅极线GL、数据线DL和电源线PL的多条第一信号线。多个子像素PX中的每一个可以包括发光元件和独立驱动发光元件的像素电路。可以应用有机发光二极管、量子点发光二极管或无机发光二极管作为发光元件，但本公开的实施例不限于此。在下文中，以有机发光二极管作为示例进行描述。
显示面板102的非显示区域NA中可以设置有包括与显示区域AA连接的多条信号线和多个焊盘D-PD的电路元件层。非显示区域NA的信号线可以包括与显示区域AA的多条第一信号线(GL、DL、PL等)分别连接的链接线、电源线等。用于将非显示区域NA的多条第二信号线与像素驱动部连接的多个焊盘D-PD可以设置在非显示区域NA的一侧(或一部分)上设置的焊盘区域中。显示面板102可以包括多个焊盘D-PD中的下焊盘，并且可以具有与设置在稍后描述的触摸部上的上焊盘连接的结构。
用于驱动显示区域AA的多条栅极线GL的栅极驱动部103可以设置在显示面板102的非显示区域NA的一个部分或两个部分上。包括一个或多个薄膜晶体管的栅极驱动部103可以与显示区域AA的薄膜晶体管一起形成在电路元件层处。栅极驱动部103可以通过设置在非显示区域NA中的信号线GCL和焊盘D-PD接收来自驱动部的控制信号。
驱动部可以安装在设置有焊盘D-PD的焊盘区域，或者可以安装在电路膜上，并且可以通过各向异性导电膜与焊盘D-PD连接，但本公开的实施例不限于此。电路膜可以是COF(膜上芯片)、FPC(柔性印刷电路)和FFC(柔性扁平电缆)中的任一种，但本公开的实施例不限于此。驱动部可以包括时序控制器、伽马电压产生部和数据驱动部，但本公开的实施例不限于此。
设置在显示面板102上的封装部300可以与整个显示区域AA重叠。封装部300可以设置为延伸到非显示区域NA中并且与设置在非显示区域NA中的坝部DAM重叠。封装部300可以密封并且保护显示面板102的发光元件。例如，封装部300可以通过阻挡水分和氧气渗透来保护发光元件。例如，封装部300可以包括至少一层或多层的无机封装层和阻挡颗粒流入或流动的至少一层或多层的有机封装层的层叠结构，但本公开的实施例不限于此。封装部300可以具有这样的结构，其中具有足以充分覆盖颗粒的较大厚度的有机封装层设置在具有较小厚度的无机封装层之间。有机封装层可以是颗粒覆盖层(PCL)，但不受术语限制。
坝部DAM可以设置在非显示区域NA中。坝部DAM可以限制封装部300的有机封装层的端部，从而防止有机封装层向下流动或塌陷。例如，坝部DAM可以包括多个坝DAM1和DAM2。例如，坝部DAM可以围绕包括显示区域AA和显示面板102的栅极驱动部103的区域。例如，坝部DAM可以具有闭环形状，但本公开的实施例不限于此。
触摸部可以设置在封装部300上。触摸部可以使用电容方法，其中将反映由于用户触摸引起的电容变化量的信号提供给触摸驱动部。触摸部可以使用向触摸驱动部独立地提供反映每个触摸电极的电容变化的信号的自电容方法，或者向触摸驱动部提供反映第一触摸电极与第二触摸电极之间的电容变化量的信号的互电容方法，但本公开的实施例不限于此。
由于构成自电容方法的触摸部的多个触摸电极中的每一个都包括形成在触摸电极本身上的电容，因此其可以用作检测由于用户的触摸引起的电容变化的自电容式触摸传感器。多个触摸电极中的每一个可以单独地连接到多条触摸线。例如，多个触摸电极中的每一个可以电连接到与触摸电极交叉的多条触摸线之一并且与其他触摸线电绝缘。例如，第m触摸电极(其中，m为自然数)可以通过至少一个触摸接触孔电连接到第m触摸线，并且与除了第m触摸线之外的其他触摸线电绝缘。第m+1触摸电极可以通过至少一个触摸接触孔电连接到第m+1触摸线并且与除第m+1触摸线之外的其他触摸线电绝缘。例如，触摸电极和触摸线可以形成于不同层并且触摸绝缘层插设在触摸电极与触摸线之间，并且触摸电极和触摸线通过贯穿触摸绝缘层的接触孔连接，但本公开的实施例不限于此。
在下文中，以互电容式触摸部作为示例进行描述。
参照图3，触摸部可以设置在显示区域AA中并且可以包括提供电容式触摸传感器的多个触摸电极TE1和TE2以及多个连接电极BE1和BE2。触摸部可以包括多条触摸路由线RL1、RL2和RL3以及设置在非显示区域NA中的多个触摸焊盘T-PD。当形成触摸部时，焊盘D-PD中的上焊盘可以与触摸焊盘T-PD的上焊盘由相同的金属材料形成并且形成在同一层，或者可以与触摸电极TE1和TE2由相同的金属材料形成并且形成在同一层，但本公开的实施例不限于此。
触摸部可以包括多个第一触摸电极通道TX1至TXn和多个第二触摸电极通道RX1至RXm。多个第一触摸电极通道TX1至TXn可以在显示区域AA中沿第一方向(或X轴方向或水平方向)布置，并且沿第一方向布置的多个第一触摸电极TE1在第一触摸电极通道中彼此电连接。多个第二触摸电极通道RX1至RXm可以在显示区域AA中沿第二方向(或Y轴方向或垂直方向)布置，并且沿第二方向布置的多个第二触摸电极TE2彼此电连接。相邻的第一触摸电极TE1和第二触摸电极TE2可以构成互电容式的各个触摸传感器。
每个第一触摸电极通道TXi(i=1，...，n)中沿第一方向X布置的每个第一触摸电极TE1可以通过第一连接电极BE1连接到相邻的第一触摸电极TE1。每个第二触摸电极通道RXi(i＝1，…，m)中沿第二方向Y布置的每个第二触摸电极TE2可以通过第二连接电极BE2连接到相邻的第二触摸电极TE2。例如，第一触摸电极TE1可以是发送(Tx)电极，但不受术语限制。例如，第二触摸电极TE2可以是接收(Rx)电极，但不受术语限制。多条第一触摸电极通道TX1至TXn可以是发送通道，但不受术语限制。多条第二触摸电极通道RX1至RXm可以是接收通道或读出通道，但不受术语限制。第一触摸电极TE1和第二触摸电极TE2中的每一个可以具有菱形形状，但本公开的实施例不限于此。例如，第一触摸电极TE1和第二触摸电极TE2中的每一个可以具有各种多边形形状。
多条触摸路由线RL1、RL2和RL3以及多个触摸焊盘T-PD可以设置在触摸部的非显示区域NA中。多条触摸路由线RL1、RL2和RL3可以连接到显示区域AA的触摸电极通道TX1至TXn和RX1至RXm。多个触摸焊盘T-PD可以连接到多条触摸路由线RL1、RL2和RL3。多条触摸路由线RL1、RL2和RL3可以在围绕显示区域AA的非显示区域NA中与封装部300重叠。触摸驱动部可以安装在电路膜上并且可以通过各向异性导电膜连接到设置在非显示区域NA中的多个触摸焊盘T-PD，但本公开的实施例不限于此。
设置在显示区域AA中的多个第一触摸电极通道TX1至TXn中的每一个的一个部分可以通过设置在非显示区域NA中的多条第一触摸路由线RL1和触摸焊盘T-PD连接到触摸驱动部。多条第一触摸路由线RL1可以经由左侧非显示区域NA和右侧非显示区域NA中的任一个以及非显示区域NA的下部区域分别连接到设置在非显示区域NA的下部区域中的多个触摸焊盘T-PD。
设置在显示区域AA中的多个第二触摸电极通道RX1至RXm中的每一个的两个部分可以通过设置在非显示区域NA中的多条第二触摸路由线RL2、多条第三触摸路由线RL3和触摸焊盘T-PD连接到触摸驱动部。由于可以用作读出通道的多个第二触摸电极通道RX1至RXm比第一触摸电极通道TX1至TXn长，从而每个第二触摸电极通道RXi的两个部分可以通过第二触摸路由线RL2和第三触摸路由线RL3连接到触摸驱动部，以减少RC延迟并提高触摸感测性能。
例如，多条第二触摸路由线RL2可以经由非显示区域NA的左部区域和右部区域中的另一个和非显示区域NA的下部区域连接到非显示区域NA的上部区域中的第二触摸电极通道RX1至RXm的一个部分并且可以分别连接到非显示区域NA的下部区域中的多个触摸焊盘T-PD。多条第三触摸路由线RL3可以连接到非显示区域NA的下部区域中的第二触摸电极通道RX1至RXm的另一部分(或另一端)并且可以经由非显示区域NA的下部区域分别连接到设置在非显示区域NA的下部区域中的多个触摸焊盘T-PD。
触摸驱动部可以驱动多个第一触摸电极通道TX1至TXn，接收从多个第二触摸电极通道RX1至RXm输出的读出信号，并使用读出信号产生触摸感测数据。例如，触摸驱动部可以通过差分放大器比较两个相邻通道的读出信号，以产生指示触摸存在的触摸感测信号，并且可以将触摸感测信号以数字方式转换为触摸感测数据并将触摸感测数据输出到触摸控制器。触摸控制器可以基于触摸感测数据检测触摸区域的触摸坐标，并且将检测到的触摸坐标提供到主机系统。
根据本公开的实施例的触摸部可以设置在封装部300上方，并且在显示区域AA中，与封装部300类似的缓冲层插设在触摸部与封装部300之间。因此，与附接触摸面板的方法相比，可以通过简化制造工艺来降低制造成本，并且可以通过减少触摸部与显示面板102之间的寄生电容来提高触摸感测性能，从而可以提高显示装置1000的可靠性。
由于触摸部的缓冲层的端部和封装部的端部以台阶形状布置，所以触摸部的缓冲层的端部和封装部的端部可以具有台阶轮廓。触摸路由线RL1、RL2和RL3可以沿着缓冲层和封装部300的台阶端部设置。例如，触摸路由线RL1、RL2和RL3中的每一条可以包括沿着封装部300的端部设置的下路由线，以及沿着缓冲层的端部设置并通过封装部300的端部上的接触孔与下路由连接的上路由线。因此，触摸路由线RL1、RL2和RL3可以稳定地形成在有机缓冲层的台阶端部和封装部300中而没有断线缺陷，从而可以提高显示装置1000的产率和显示装置1000的可靠性。
图4示出了根据本公开的实施例的显示装置的像素驱动电路。
图4示出了包括七个薄膜晶体管和一个存储电容器的驱动电路，但本公开的实施例不限于此。例如，本公开不限于图4的实施例并且可以应用于各种配置的内部补偿电路。七个薄膜晶体管中的一个可以是驱动薄膜晶体管，其余的薄膜晶体管可以是用于内部补偿的开关薄膜晶体管。例如，其可以由6个薄膜晶体管和1个存储电容器构成。
参照图4，每个子像素PX可以包括发光元件和像素电路。
发光元件可以通过从第一晶体管T1供应的驱动电流发光。多个有机层可以设置在发光元件的阳极与阴极之间。有机层可以包括空穴传递层、电子传递层和发光层中的至少一层或多层。空穴传递层可以是将空穴注入或传输到发光层中的层。例如，空穴传递层可以是空穴注入层、空穴传输层和电子阻挡层，但本公开的实施例不限于此。电子传递层可以是将电子注入或传输到发光层中的层。例如，电子传递层可以是电子传输层、电子注入层和空穴阻挡层，但本公开的实施例不限于此。发光元件的阳极可以连接到第四节点N4，发光元件的阴极可以连接到提供有低电位驱动电压VSS的布线(或线)。
第一晶体管T1可以根据源极与栅极之间的源极-栅极电压Vsg来控制施加到发光元件的驱动电流。第一晶体管T1可以是p型MOSFET(即PMOS)，或者可以实现为低温多晶硅(LTPS)晶体管，但本公开的实施例不限于此。在本公开的另一个实施例中，第一晶体管T1可以是n型MOSFET(即，NMOS)，或者可以实现为氧化物晶体管，但本公开的实施例不限于此。第一晶体管T1的源极可以连接到第一节点N1，第一晶体管T1的栅极可以连接到第二节点N2，并且第一晶体管T1的漏极可以连接到第三节点N3。第一晶体管T1可以是驱动晶体管，但本公开的实施例不限于此。
n型薄膜晶体管(或n型晶体管)可以是通过使用氧化物半导体材料用于半导体层而形成的氧化物晶体管。例如，氧化物晶体管可以是由诸如铟氧化物、镓氧化物、锌氧化物或IGZO的氧化物半导体材料形成的具有沟道的晶体管，但本公开的实施例不限于此。
p型薄膜晶体管(或p型晶体管)可以是通过使用诸如硅的半导体用于半导体层而形成的多晶晶体管。例如，多晶晶体管可以为LTPS或低温多晶硅晶体管，并且可以为具有使用低温工艺形成的多晶硅沟道的晶体管，但本公开的实施例不限于此。
第二晶体管T2可以将从数据线DL供应的数据电压Vdata施加到作为第一晶体管T1的源极的第一节点N1。例如，第二晶体管T2可以被配置为切换第一晶体管T1的第一节点N1与数据线DL之间的电连接。第二晶体管T2可以是p型MOSFET(即，PMOS)或者可以实现为LTPS晶体管，但本公开的实施例不限于此。在本公开的另一个实施例中，第二晶体管T2可以是n型MOSFET(即，NMOS)或者可以实现为氧化物晶体管，但本公开的实施例不限于此。第二晶体管T2可以包括与数据线DL连接的源极、与第一节点N1连接的漏极以及与传输第二扫描信号Scan2(n)的第二扫描信号线连接的栅极。因此，响应于作为导通电压的低电平的第二扫描信号Scan2(n)，第二晶体管T2可以将从数据线DL供应的数据电压Vdata施加到作为第一晶体管T1的源极的第一节点N1。第二晶体管T2可以是开关晶体管，但本公开的实施例不限于此。
第三晶体管T3可以将第一晶体管T1的栅极与漏极进行二极管连接。例如，第三晶体管T3可以电连接在第一晶体管T1的第二节点N2与第三节点N3之间。第三晶体管T3可以是n型MOSFET(即，NMOS)或实现为氧化物晶体管以最小化截止时段期间的漏电流，但本公开的实施例不限于此。在本公开的另一个实施例中，第三晶体管T3可以是p型MOSFET(即，PMOS)或者可以实现为LTPS晶体管，但本公开的实施例不限于此。第三晶体管T3可以包括与第三节点N3连接的漏极或源极、与第二节点N2连接的源极或漏极以及与传输第一扫描信号Scan1(n)的第一扫描信号线连接的栅极。因此，响应于作为导通电压的高电平第一扫描信号Scan1(n)，第三晶体管T3可以将第一晶体管T1的栅极与漏极进行二极管连接。第三晶体管T3可以是开关晶体管或采样晶体管，但本公开的实施例不限于此。
第四晶体管T4可以将初始化信号(或初始化电压)Vini(n)施加到作为第一晶体管T1的漏极的第三节点N3。例如，第四晶体管T4可以被配置为切换第一晶体管T1的第三节点N3与初始化信号线或初始化电压线之间的电连接。第四晶体管T4可以是p型MOSFET(即，PMOS)或者可以实现为LTPS晶体管，但本公开的实施例不限于此。在另一个实施例中，第四晶体管T4可以是n型MOSFET(即，NMOS)或者可以实现为氧化物晶体管，但本公开的实施例不限于此。第四晶体管T4可以包括与传输初始化信号Vini(n)的初始化信号线连接的源极、与第三节点N3连接的漏极以及与传输第三扫描信号Scan3(n)的第三扫描信号线连接的栅极。因此，响应于作为导通电压的低电平第三扫描信号Scan3(n)，第四晶体管T4可以将初始化信号Vini(n)施加到作为第一晶体管T1的漏极的第三节点N3。第四晶体管T4可以是开关晶体管或采样晶体管，但本公开的实施例不限于此。
第五晶体管T5可以将高电位驱动电压VDD施加到作为第一晶体管T1的源极的第一节点N1。例如，第五晶体管T5可以被配置为切换第一晶体管T1的第一节点N1与高电位驱动电压线之间的电连接。第五晶体管T5可以是p型MOSFET(即，PMOS)或者可以实现为LTPS晶体管，但本公开的实施例不限于此。在本公开的另一个实施例中，第五晶体管T5可以是n型MOSFET(即，NMOS)或者可以实现为氧化物晶体管，但本公开的实施例不限于此。第五晶体管T5可以包括与传输高电位驱动电压VDD的高电位驱动电压线连接的源极、与第一节点N1连接的漏极以及与传输发光信号EM(n)的发光信号线连接的栅极。因此，响应于作为导通电压的低电平的发光信号EM(n)，第五晶体管T5可以将高电位驱动电压VDD施加到作为第一晶体管T1的源极的第一节点N1。第五晶体管T5可以是开关晶体管，但本公开的实施例不限于此。
第六晶体管T6可以在第一晶体管T1与发光元件之间形成电流路径。例如，第六晶体管T6可以被配置为切换第一晶体管T1的第三节点N3与发光元件的第一电极之间的电连接。第六晶体管T6可以是p型MOSFET(即，PMOS)或者可以实现为LTPS晶体管，但本公开的实施例不限于此。在另一个实施例中，第六晶体管T6可以是n型MOSFET(即，NMOS)或者可以实现为氧化物晶体管，但本公开的实施例不限于此。第六晶体管T6可以包括与第三节点N3连接的源极、与第四节点N4连接的漏极以及与传输发光信号EM(n)的发光信号线连接的栅极。响应于发光信号EM(n)，第六晶体管T6可以在作为第六晶体管T6的源极的第三节点N3与作为第六晶体管T6的漏极的第四节点N4之间形成电流路径。因此，响应于作为导通电压的低电平的发光信号EM(n)，第六晶体管T6可以在第一晶体管T1和发光元件之间形成电流路径。第六晶体管T6可以是开关晶体管或采样晶体管，但本公开的实施例不限于此。
第七晶体管T7可以将复位电压VAR施加到作为发光元件的阳极的第四节点N4。例如，第七晶体管T7可以被配置为切换发光元件的第一电极与复位电压线之间的电连接。第七晶体管T7可以是p型MOSFET(即，PMOS)或者可以实现为LTPS晶体管，但本公开的实施例不限于此。在本公开的另一个实施例中，第七晶体管T7可以是n型MOSFET(即，NMOS)或者可以实现为氧化物晶体管，但本公开的实施例不限于此。第七晶体管T7可以包括与传输复位电压VAR的复位电压线连接的源极、与第四节点N4连接的漏极以及与传输第三扫描信号Scan3(n+1)的第三扫描信号线连接的栅极。因此，响应于具有作为导通电平的低电平并且被提供到第(n+1)像素线的第三扫描信号Scan3(n+1)，第七晶体管T7可以将复位电压VAR施加到作为发光元件的阳极的第四节点N4。第七晶体管T7可以为开关晶体管，但本公开的实施例不限于此。
存储电容器Cst可以将存储在每个子像素PX中的数据电压Vdata保持一帧。例如，存储电容器Cst可以被配置为在一个帧时段内将与数据电压Vdata对应的电压施加到第一晶体管T1的栅极。存储电容器Cst可以包括与第二节点N2连接的第一电极以及与传输高电位驱动电压VDD的高电位驱动电压线连接的第二电极。例如，存储电容器Cst的一个电极可以连接到第一晶体管T1的栅极，并且存储电容器Cst的另一电极可以连接到传输高电位驱动电压VDD的高电位驱动电压线。
发光元件可以包括发光二极管。
高电位驱动电压线和低电位驱动电压线可以是与设置在显示面板102中的多个子像素PX共同连接的公共电压线，但本公开的实施例不限于此。
根据本公开的实施例的显示装置以子像素中包括的第三晶体管T3为n型晶体管作为示例进行描述，但本公开的实施例不限于此。例如，第二晶体管T2可以为n型，但本公开的实施例不限于此。
图5是根据本公开的实施例的沿图1的线I-I′截取的剖视图。
参照图5，根据本公开的实施例的显示装置可以包括显示区域AA和非显示区域NA。非显示区域NA可以设置在显示区域AA周围。
显示装置可以包括显示区域AA中的栅极线和数据线，并且可以包括连接到与栅极线交叉的数据线的子像素。子像素可以包括发光元件。
在显示区域AA中，可以形成第一晶体管370、第二晶体管360和第三晶体管340。第一晶体管370可以是图4中描述的第一晶体管T1，但本公开的实施例不限于此。第二晶体管360可以是图4中描述的第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6以及第七晶体管T7之一，但本公开的实施例不限于此。第三晶体管340可以是图4中描述的第三晶体管T3，但本公开的实施例不限于此。
例如，第一晶体管370可以根据从数据线施加的数据电压向发光元件提供驱动电流。第二晶体管360可以根据从栅极线施加的栅极电压来控制第一晶体管370的驱动。第三晶体管340可以感测第一晶体管370的阈值电压并补偿阈值电压的变化，以调节第一晶体管370的驱动。例如，第三晶体管340可以感测第一晶体管370的阈值电压，以调节第一晶体管370的驱动。
显示区域AA和非显示区域NA可以位于基板101上。基板101可以由有机层和无机层交替地设置的多层结构构成，但本公开的实施例不限于此。例如，可以通过交替地设置诸如聚酰亚胺的有机层和诸如硅氧化物(SiOx)的无机层来形成基板101。例如，基板101可以包括第一层101a和第二层101c。第一层101a和第二层101c可以由诸如聚酰亚胺(PT)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯(PC)、聚醚砜(PES)、聚芳酯(PAR)和聚砜(PSF)或环烯烃共聚物(COC)的材料形成，但本公开的实施例不限于此。例如，可以不排除玻璃作为第一层101a和第二层101c的材料。
第三层101b可以设置在第一层101a与第二层101c之间。第三层101b可以由硅氧化物(SiOx)或硅氮化物(SiNx)形成，但本公开的实施例不限于此。第三层101b可以是绝缘层或中间层，但不受术语限制。
第一缓冲层301a可以设置在基板101上。例如，第一缓冲层301a可以阻挡可能从外部渗透的水分等。第一缓冲层301a可以具有一个或多个层，但本公开的实施例不限于此。第一缓冲层301a可以由硅氧化物(SiOx)等制成，但本公开的实施例不限于此。例如，第一缓冲层301a可以具有硅氧化物(SiOx)和硅氮化物(SiNx)的多层，但本公开的实施例不限于此。例如，可以通过层叠硅氧化物(SiOx)和硅氮化物(SiNx)形成第一缓冲层301a，但本公开的实施例不限于此。例如，第一缓冲层301a的硅氧化物(SiOx)的厚度可以小于第一缓冲层301a的硅氮化物(SiNx)的厚度，但本公开的实施例不限于此。例如，第一缓冲层301a的硅氧化物(SiOx)的厚度可以为第一缓冲层301a的硅氮化物(SiNx)的厚度可以为/>但本公开的实施例不限于此。例如，第一缓冲层301a可以是多缓冲层，但不受术语限制。
第二缓冲层301b可以设置在第一缓冲层301a上。第二缓冲层301b可以进一步保护发光元件不被水分渗透。例如，第二缓冲层301b可以具有硅氧化物(SiOx)层、硅氮化物(SiNx)层的单层或硅氧化物(SiOx)层和硅氮化物(SiNx)层的双层，但本公开的实施例不限于此。例如，第二缓冲层301b可以是有源缓冲层，但不受术语限制。
当第一缓冲层301a包括一层或多层时，可以省略第二缓冲层301b。例如，可以形成第一缓冲层301a和第二缓冲层301b中的至少一个或多个，但本公开的实施例不限于此。
第一绝缘层302可以设置在第二缓冲层301b上。例如，第一绝缘层302可以包括硅氧化物(SiOx)或硅氮化物(SiNx)的单层，或者由硅氧化物(SiOx)和硅氮化物(SiNx)的双层形成，但本公开的实施例不限于此。第一绝缘层302可以包括至少一层或多层，但本公开的实施例不限于此。第一绝缘层302可以是栅极绝缘层，但不受术语限制。
第二绝缘层307可以设置在第一绝缘层302上。例如，由于第二绝缘层307由不含氢粒子的硅氧化物(SiOx)形成，所以第二绝缘层307可以保护使用氧化物半导体层(其可靠性可能被氢粒子损坏)的第一晶体管370的第一半导体层315、第二晶体管360的第二半导体层311以及第三晶体管340的第三半导体层312中的至少一个和多个。例如，第二绝缘层307可以包括硅氧化物(SiOx)或硅氮化物(SiNx)的单层，或者可以由硅氧化物(SiOx)和硅氮化物(SiNx)的双层形成，但本公开的实施例不限于此。第二绝缘层307可以包括一层或多层，但本公开的实施例不限于此。例如，第二绝缘层307可以是层间绝缘层，但不受术语限制。
第三缓冲层310a可以设置在第二绝缘层307上。例如，由于第三缓冲层310a包括不含氢粒子的硅氧化物(SiOx)，所以第三缓冲层310a可以保护使用氧化物半导体层(其可靠性可能被氢粒子损坏)的第一晶体管370的第一半导体层315、第二晶体管360的第二半导体层311以及第三晶体管340的第三半导体层312中的至少一个和多个。例如，第三缓冲层310a可以包括硅氧化物(SiOx)或硅氮化物(SiNx)的单层，或者可以由硅氧化物(SiOx)和硅氮化物(SiNx)的双层形成，但本公开的实施例不限于此。
第四缓冲层310b可以设置在第三缓冲层310a上。例如，第四缓冲层310b可以包括具有优异的捕获(或捕捉)氢粒子能力的硅氮化物(SiNx)，但本公开的实施例不限于此。例如，第四缓冲层310b可以包括硅氧化物(SiOx)或硅氮化物(SiNx)的单层，或者可以由硅氧化物(SiOx)和硅氮化物(SiNx)的双层形成，但本公开的实施例不限于此。硅氮化物(SiNx)层可以比硅氧化物(SiOx)层具有更好的捕获(或捕捉)氢粒子的能力。在本公开的另一个实施例中，可以使用第三缓冲层310a和第四缓冲层310b中的至少一个，但本公开的实施例不限于此。
例如，第三缓冲层310a和/或第四缓冲层310b可以将第一晶体管370的第一半导体层315与第二晶体管360的第二半导体层311分隔开，并为第一半导体层315和第二半导体层311提供基底。
第三绝缘层313a可以设置在第四缓冲层310b上。例如，第三绝缘层313a可以包括硅氧化物(SiOx)或硅氮化物(SiNx)的单层，或者可以由硅氧化物(SiOx)和硅氮化物(SiNx)的双层形成，但本公开的实施例不限于此。第三绝缘层313a可以是栅极绝缘层，但不受术语限制。在本公开的实施例中，第三绝缘层313a可以称为第一绝缘层，但本公开的实施例不限于此。
根据本公开的实施例，晶体管可以设置在显示区域AA中。例如，晶体管可以包括第一晶体管370和第二晶体管360。栅极驱动部可以设置在非显示区域NA中。
根据本公开的实施例的第一晶体管370可以设置在基板101上。根据本公开的实施例的第一晶体管370可以包括位于基板101上的第一半导体层315、位于第一半导体层315上的第三绝缘层313a、位于第三绝缘层313a上的第一栅极373以及位于第一栅极373上的第四绝缘层313b。
例如，第一晶体管370可以设置在缓冲层上。第一晶体管370可以包括第一半导体层315和第一栅极373。例如，第一半导体层315可以是第一氧化物半导体层或有源层，但不受术语限制。
根据本公开的实施例的第一半导体层315可以设置在缓冲层上。例如，第一半导体层315可以设置在第四缓冲层310b上。第一半导体层315可以包含氧化物半导体材料，但本公开的实施例不限于此。例如，与具有多晶半导体材料用于半导体层的晶体管相比，具有氧化物半导体材料用于半导体层的晶体管具有优异的漏电流阻断效果并且可以相对降低制造成本。例如，为了降低功耗和制造成本，在本公开的实施例中，第一晶体管可以包含氧化物半导体材料，并且第二晶体管和第三晶体管中的至少一个或多个可以包含氧化物半导体材料。
例如，氧化物半导体材料可以包含基于IGZO(InGaZnO)的氧化物半导体材料、基于IZO(InZnO)的氧化物半导体材料、基于IGZTO(InGaZnSnO)的氧化物半导体材料、基于ITZO(InSnZnO)的氧化物半导体材料、基于FIZO(FeInZnO)的氧化物半导体材料、基于ZnO的氧化物半导体材料、基于SIZO(SiInZnO)的氧化物半导体材料、基于ZnON(Zn-氧氮化物)的氧化物半导体材料中的至少一种或多种，但本公开的实施例不限于此。
根据本公开的另一个实施例，可以通过使用氧化物半导体材料形成一个子像素的所有或者部分晶体管(例如驱动晶体管)，并且可以通过使用氧化物半导体材料形成一个子像素的部分第二晶体管(例如开关晶体管和/或采样晶体管)。
第一半导体层315可以包含氧化物半导体材料。过去，有利于高速工作的多晶半导体层形成为第一晶体管的半导体层。然而，包括多晶半导体层的第一晶体管存在由于在截止状态下产生的漏电流而导致功耗增大的问题。因此，本公开的实施例提出一种包含有利于减少或阻断漏电流产生的氧化物半导体层作为其半导体层的晶体管。
在晶体管的情况下，源极节点电压可能由于栅极处的电压变化而波动，这可以称为反冲现象。栅极节点的电压可能由于源极节点或漏极节点的电压变化而波动。由此，在需要精确电流控制的低灰度级区域可能出现缺陷。在本公开的实施例中，提供了一种由于栅极节点处的电压变化而引起源极节点处的电压变化小的晶体管。
第一半导体层315可以包括第一沟道区域315C、第一源极区域315S和第一漏极区域315D。第一沟道区域315C可以是未掺杂杂质的本征区。第一源极区域315S和第一漏极区域315D可以包括掺杂有杂质的导电区域。
第三绝缘层313a可以设置在第一半导体层315上。例如，第三绝缘层313a可以覆盖第一半导体层315。
第一栅极373可以设置在第三绝缘层313a上。第一栅极373可以与第一半导体层315重叠。例如，第一栅极373可以与第一半导体层315的第一沟道区域315C重叠。例如，第三绝缘层313a可以设置在第一栅极373与第一半导体层315之间。例如，第一栅极373可以位于第三绝缘层313a与第四绝缘层313b之间。
第一栅极373可以包含金属材料。例如，第一栅极373可以包含钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、钨(W)、铜(Cu)或其合金中的一种的单层或多层，但本公开的实施例不限于此。
根据本公开的实施例的第二晶体管360可以设置在基板101上。根据本公开的实施例的第二晶体管360可以包括位于基板101上的第二半导体层311、位于第二半导体层311上的第三绝缘层313a、位于第三绝缘层313a上的第二栅极314以及位于第二栅极314上的第四绝缘层313b。
例如，第二晶体管360可以设置在缓冲层上。第二晶体管360可以包括第二半导体层311和第二栅极314。例如，第二半导体层311可以是第二氧化物半导体层或有源层，但不受术语限制。例如，第二晶体管360是开关晶体管，例如图4中描述的第四晶体管T4、图4中描述的第六晶体管T6以及图4中描述的第七晶体管T7中的一个或多个，但本公开的实施例不限于此。
根据本公开的实施例的第二半导体层311可以设置在缓冲层上。例如，第二半导体层311可以设置在第四缓冲层310b上。第二半导体层311可以包含氧化物半导体材料，但本公开的实施例不限于此。例如，与包含多晶半导体材料用于半导体层的晶体管相比，包含氧化物半导体材料用于半导体层的晶体管具有优异的漏电流阻断效果并且可以相对降低制造成本。例如，为了降低功耗和制造成本，在本公开的实施例中，第一晶体管可以包含氧化物半导体材料，并且第二晶体管和第三晶体管中的至少一个可以包含氧化物半导体材料。
第二半导体层311可以包括第二沟道区域311C、第二源极区域311S和第二漏极区域311D。第二沟道区域311C可以是未掺杂杂质的本征区。第二源极区域311S和第二漏极区域311D可以包括掺杂有杂质的导电区域。
第二半导体层311可以与第一半导体层315设置在同一层。例如，第二晶体管360的第二半导体层311可以与第一晶体管370的第一半导体层315设置在同一层。
第三绝缘层313a可以设置在第二半导体层311上。第三绝缘层313a可以覆盖第二半导体层311。
第二栅极314可以设置在第三绝缘层313a上。第二栅极314可以与第二半导体层311重叠。例如，第二栅极314可以与第二半导体层311的第二沟道区域311C重叠。例如，第三绝缘层313a可以设置在第二栅极314与第二半导体层311之间。例如，第二栅极314可以位于第三绝缘层313a与第四绝缘层313b之间。
第二栅极314可以与第一栅极373设置在同一层。例如，第二晶体管360的第二栅极314可以与第一晶体管370的第一栅极373设置在同一层。
第一半导体层315与第一栅极373之间的距离可以与第二半导体层311与第二栅极314之间的距离相同。例如，第一晶体管370的第一半导体层315与第一栅极373之间的距离可以与第二晶体管376的第二半导体层311与第二栅极314之间的距离相同。
第二栅极314可以包含金属材料。例如，第二栅极314可以包含钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、钨(W)、铜(Cu)或其合金中的一种的单层或多层形成，但本公开的实施例不限于此。
根据本公开的实施例的显示装置还可以包括第三晶体管340。
根据本公开的实施例的第三晶体管340可以设置在基板101上。根据本公开的实施例的第三晶体管340可以包括位于基板101上的第三半导体层312、位于第三半导体层312上的第三绝缘层313a、位于第三绝缘层313a上的第四绝缘层313b以及位于第四绝缘层313b上的第三栅极344。
例如，第三晶体管340可以设置在缓冲层上。第三晶体管340可以包括第三半导体层312和第三栅极344。例如，第三半导体层312可以是第三氧化物半导体层或有源层，但不受术语限制。第三晶体管340可以是开关晶体管或采样晶体管，但不受术语限制。例如，第三晶体管340可以是图4中描述的第三晶体管T3，但本公开的实施例不限于此。
根据本公开的实施例的第三半导体层312可以设置在缓冲层上。例如，第三半导体层312可以设置在第四缓冲层310b上。第三半导体层312可以与第一半导体层315设置在同一层。例如，第三晶体管340的第三半导体层312可以与第一晶体管370的第一半导体层315设置在同一层。第三半导体层312可以与第二半导体层311设置在同一层，例如，第三晶体管340的第三半导体层312可以与第二晶体管360的第二半导体层311设置在同一层。第三半导体层312可以与第一半导体层315和第二半导体层311中的至少一个设置在同一层。例如，第三晶体管340的第三半导体层312可以与第一晶体管370的第一半导体层315和第二晶体管360的第二半导体层311中的至少一个设置在同一层。
第三半导体层312可以包含氧化物半导体材料，但本公开的实施例不限于此。例如，与包含多晶半导体材料用于半导体层的晶体管相比，包含氧化物半导体材料用于半导体层的晶体管具有优异的漏电流阻断效果并且可以相对降低制造成本。例如，为了降低功耗和制造成本，在本公开的实施例中，第一晶体管可以包含氧化物半导体材料，并且第二晶体管和第三晶体管中的至少一个或多个可以包含氧化物半导体材料。
第三半导体层312可以包括第三沟道区域312C、第三源极区域312S和第三漏极区域312D。第三沟道区域312C可以是未掺杂杂质的本征区。第三源极区域312S和第三漏极区域312D可以是掺杂有杂质的导电区域。
第三绝缘层313a可以设置在第三半导体层312上。例如，第三绝缘层313a可以覆盖第三半导体层312。
第三栅极344可以包含金属材料。例如，第三栅极344可以包含与第一栅极373和/或第二栅极314相同的材料，但本公开的实施例不限于此。例如，第三栅极344可以包含钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、钨(W)、铜(Cu)及其合金中的一种的单层或多层，但本公开的实施例不限于此。
例如，第三半导体层312与第三栅极344之间可以产生电容。电容可以是寄生电容、内部电容或辅助电容，但不受术语限制。
第三晶体管340可以比第一晶体管370和/或第二晶体管360更灵敏地响应阈值电压的变化，因此为了根据阈值电压的变化来调节灵敏度，可以调节第三半导体层312与第三栅极344之间的电容。因此，本公开的发明人已经进行了大量的研究和实验来调节第三半导体层312与第三栅极344之间的电容。通过大量的研究和实验，发明了能够通过在第三绝缘层313a上进一步包括绝缘层来调节第三半导体层312与第三栅极344之间的电容的显示装置。下面对此进行说明。
根据本公开的实施例，还可以包括第四绝缘层313b。第四绝缘层313b可以位于第三绝缘层313a上。由于进一步形成了第四绝缘层313b，因此可以减小第三晶体管370的第三半导体层312与第三栅极344之间的电容。由于第三半导体层312与第三栅极344之间的电容减小，第三晶体管340对阈值电压变化的灵敏度可能降低。另外，由于第三半导体层312与第三栅极344之间的电容减小，从而可以改善第三晶体管340的初始亮度的均匀性的降低，并且可以解决诸如亮度降低的问题。在本公开的实施例中，第四绝缘层313b可以称为第二绝缘层，但本公开的实施例不限于此。
根据本公开的实施例，尽管附图中并未示出，第四绝缘层313b可以设置在第三栅极344上。
如图5所示，第四绝缘层313b可以设置在第一晶体管370的第三绝缘层313a上。第三栅极344可以设置在第四绝缘层313b上。例如，第四绝缘层313b可以设置在第三半导体层312与第三栅极344之间。例如，第三绝缘层313a和第四绝缘层313b可以设置在第三半导体层312与第三栅极344之间。例如，第四绝缘层313b可以设置在第三绝缘层313a与第三栅极344之间。
由于第四绝缘层313b设置在包含氧化物半导体材料的第一半导体层315上方，所以第四绝缘层313b可以包含不含氢粒子的无机材料。例如，第四绝缘层313b可以包含硅氧化物(SiOx)层或硅氮化物(SiNx)层，或者可以由硅氧化物(SiOx)层和硅氮化物(SiNx)层的双层形成，但本公开的实施例不限于此。第四绝缘层313b可以是栅极绝缘层，但不受术语限制。例如，第三绝缘层313a可以包含与第四绝缘层313b相同或不同的材料，但本公开的实施例不限于此。
根据本公开的实施例，为了加宽第一晶体管370的调节灰度级的范围，可以将第一半导体层315与第一栅极373之间的电容配置为较小。因此，可以将第三绝缘层313a的厚度配置为相对较小。此外，在第三绝缘层313a的厚度较厚以调节第三半导体层312与第三栅极344之间的电容的情况下，难以调节第一晶体管370的元件特性。因此，由于进一步形成第四绝缘层313b，从而可以降低对第三晶体管340的阈值电压的灵敏度，并且可以保持第一晶体管370的元件特性。
根据本公开的实施例，可以调节第四绝缘层313b的厚度以调节第三半导体层312与第三栅极344之间的电容。例如，随着设置在第三半导体层312与第三栅极344之间的第三绝缘层313a和/或第四绝缘层313b的厚度增加，可以减小第三半导体层312与第三栅极344之间的电容，从而可以减小第三半导体层312的电压波动。例如，可以减小第三栅极344与第三源极区域312S之间的电容以及第三栅极344与第三漏极区域312D之间的电容，从而当栅极节点、源极节点和漏极节点中的至少一个的电压变化时，可以减小其他节点的电压波动。由此，减小了显示装置的电压波动，从而可以提高显示装置的性能。例如，第三绝缘层313a的厚度可以与第四绝缘层313b的厚度不同。例如，第三绝缘层313a的厚度可以小于第四绝缘层313b的厚度。例如，当第三绝缘层313a的厚度与第四绝缘层313b的厚度不同或小于第四绝缘层313b的厚度时，可以改善第三半导体层312的电压变化。
根据本公开的实施例，第三栅极344可以设置在与第一栅极373不同的层。例如，第三晶体管340的第三栅极344可以设置在与第一晶体管370的第一栅极373不同的层。例如，第一栅极373可以设置在第三绝缘层313a上。例如，第三栅极344可以设置在第四绝缘层313b上。
根据本公开的实施例，第三栅极344可以设置在与第二栅极314不同的层。例如，第三晶体管340的第三栅极344可以设置在与第二晶体管360的第二栅极314不同的层。例如，第二栅极314可以设置在第三绝缘层313a上。例如，第三栅极344可以设置在第四绝缘层313b上。
第一栅极373和第二栅极314可以设置在与第三栅极344不同的层。例如，第一晶体管370的第一栅极373和第二晶体管360的第二栅极314可以设置在与第三晶体管340的第三栅极344不同的层。
第一晶体管370和/或第三晶体管340的发光元件的电流量的变化量与阈值电压的变化量之比大于第二晶体管360的发光元件的电流量的变化量与阈值电压的变化量之比，因此可能需要精确的控制或调节以确保晶体管的元件特性。例如，第三晶体管340的发光元件的电流量的变化量与阈值电压的变化量之比大于第一晶体管370的发光元件的电流量的变化量与阈值电压的变化量之比，因此可能需要精确控制或调节，以确保晶体管的元件特性。第一晶体管370的第一半导体层315与第一栅极373之间的距离可以与第三晶体管340的第三半导体层312与第三栅极344之间的距离不同。例如，第一晶体管370的第一半导体层315与第一栅极373之间的距离可以小于第三晶体管340的第三半导体层312与第三栅极344之间的距离。第一半导体层315与第一栅极373之间的距离可以小于第三半导体层312与第三栅极344之间的距离。第二半导体层311与第二栅极314之间的距离可以与第三半导体层312与第三栅极344之间的距离不同。例如，第二半导体层311与第二栅极314之间的距离可以小于第三半导体层312与第三栅极344之间的距离。例如，第二晶体管360的第二半导体层311与第二栅极314之间的距离可以小于第三晶体管340的第三半导体层312与第三栅极344之间的距离。因此，由于每个晶体管的发光元件的电流量的变化量与阈值电压的变化量之比不同，所以调节栅极与半导体层之间的距离，以有效地控制发光元件中的电流量并确保晶体管的元件特性。
由于施加到第三半导体层312的第三沟道区域312C的有效电压与第三半导体层312和第三栅极344之间的电容(Cgi)成反比，所以可以通过调节第三半导体层312与第三栅极344之间的距离来调节施加到第三半导体层312的有效电压。例如，可以减小第三栅极344与第三源极区域312S之间的电容以及第三栅极344与第三漏极区域312D之间的电容，从而当栅极节点、源极节点和漏极节点的电压中的每一个发生变化时，可以减小其他节点的电压波动。
根据本公开的实施例，第三半导体层312与第三栅极344之间的电容可以与第一半导体层315与第一栅极373之间的电容不同。例如，第三半导体层312与第三栅极344之间的电容可以小于第一半导体层315与第一栅极373之间的电容。第三晶体管340的第三半导体层312与第三栅极344之间的电容可以和第一晶体管370的第一半导体层315与第一栅极373之间的电容不同。例如，第三晶体管340的第三半导体层312与第三栅极344之间的电容可以小于第一晶体管370的第一半导体层315与第一栅极373之间的电容。由于电容与两个电极之间的距离成反比，从而如果每个晶体管的半导体层与栅极之间的面积相同，则每个电容的大小(或值)是不同的。当应用相反的原理时，第三栅极344的布置(或层)可以与第一栅极373的布置(或层)或第二栅极314的布置(或层)不同。
根据本公开的实施例，第三半导体层312与第三栅极344之间的电容可以与第二半导体层311与第二栅极314之间的电容不同。例如，第三晶体管340的第三半导体层312与第三栅极344之间的电容可以小于第二晶体管360的第二半导体层311与第二栅极314之间的电容。
根据本公开的实施例，第五绝缘层316可以设置在第三栅极344上。第五绝缘层316可以设置在第一晶体管370和第三晶体管340的第四绝缘层313b上。例如，第五绝缘层316可以覆盖第三晶体管340的第三栅极344。由于第五绝缘层316设置在氧化物半导体材料的第一半导体层315和第二半导体层311上方，因此第五绝缘层316可以包含不含氢粒子的无机层。由于第五绝缘层316设置在氧化物半导体材料的第三半导体层312上方，因此第五绝缘层316可以包含不含氢粒子的无机层。例如，第五绝缘层316可以包含硅氧化物(SiOx)层、硅氮化物(SiNx)层或硅氧化物(SiOx)层和硅氮化物(SiNx)层的双层，但本公开的实施例不限于此。第五绝缘层316可以包括一层或多层，但本公开的实施例不限于此。例如，第五绝缘层316可以是层间绝缘层，但不受术语限制。在本公开的实施例中，第五绝缘层316可以称为第三绝缘层，但本公开的实施例不限于此。
第一栅极373可以设置在与第三栅极344不同的层。例如，第一栅极373可以设置在第四缓冲层310b与第三绝缘层313a之间。例如，第三栅极344可以设置在第四绝缘层313b与第五绝缘层316之间。
根据本公开的实施例，可以在第五绝缘层316上设置源极和漏极。
例如，可以在第一晶体管370的第五绝缘层316上设置第一源极375S和第一漏极375D。第一源极375S和第一漏极375D可以分别连接到第一源极区域315S和第一漏极区域315D。例如，第一源极375S和第一漏极375D可以通过接触孔分别连接到第一源极区域315S和第一漏极区域315D。例如，接触孔可以形成为穿过第三绝缘层313a、第四绝缘层313b和第五绝缘层316。第一源极375S和第一漏极375D可以包含钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、钨(W)、铜(Cu)及其合金中的至少一种的单层或多层，但本公开的实施例不限于此。
例如，可以在第二晶体管360的第五绝缘层316上设置第二源极319S和第二漏极319D。第二源极319S和第二漏极319D可以分别连接到第二源极区域311S和第二漏极区域311D。例如，第二源极319S和第二漏极319D可以通过接触孔分别连接到第二源极区域311S和第二漏极区域311D。例如，接触孔可以形成为穿过第三绝缘层313a、第四绝缘层313b和第五绝缘层316。第二源极319S和第二漏极319D可以包含钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、钨(W)、铜(Cu)及其合金中的至少一种的单层或多层，但本公开的实施例不限于此。
第二源极319S和第二漏极319D可以包含与第一源极375S和第一漏极375D相同的材料，但本公开的实施例不限于此。例如，第二源极319S和第二漏极319D可以由与第一源极375S和第一漏极375D相同的材料同时形成在第五绝缘层316上，从而可以减少掩模工序的数量。
例如，可以在第三晶体管340的第五绝缘层316上设置第三源极328S和第三漏极328D。第三源极328S和第三漏极328D可以分别连接到第三源极区域312S和第三漏极区域312D。例如，第三源极328S和第三漏极328D可以通过接触孔分别连接到第三源极区域312S和第三漏极区域312D。例如，接触孔可以形成为穿过第三绝缘层313a、第四绝缘层313b和第五绝缘层316。第三源极328S和第三漏极328D可以包含钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、钨(W)、铜(Cu)及其合金中的至少一种的单层或多层，但本公开的实施例不限于此。
第一源极375S和第一漏极375D可以由与第三源极328S和第三漏极328D相同的材料形成，但本公开的实施例不限于此。第三源极328S和第三漏极328D可以由与第一源极375S和第一漏极375D和/或第二源极319S和第二漏极319D相同的材料形成，但本公开的实施例不限于此。例如，第一源极375S和第一漏极375D以及第二源极328S和第二漏极328D可以由相同的材料同时形成在第五绝缘层316上，从而可以减少掩模工序的数量。例如，第三源极319S和第三漏极319D可以由与第一源极375S和第一漏极375D以及第二源极328S和第二漏极328D相同的材料同时形成在第五绝缘层316上，从而可以减少掩模工序的数量。
在本公开的实施例中，为了便于说明而区分源极和漏极，并且源极和漏极可以互换。例如，源极可以变成漏极，并且漏极可以变成源极。作为另一示例，本公开的一个实施例的源极可以是本公开的另一个实施例的漏极，并且本公开的一个实施例的漏极可以是本公开的另一个实施例的源极。
根据本公开的实施例，可以由氧化物半导体层形成第一晶体管370的第一半导体层315、第二晶体管360的第二半导体层311和第三晶体管340的第三半导体层312。因此，可以有利地减少或阻止漏电流的产生，并且可以提供能够防止静止图像中的漏电流的显示装置。
参照图5，第一晶体管370还可以包括第四栅极371。
第四栅极371可以设置在第三缓冲层310a中。第四栅极371可以设置在第三缓冲层310a与第四缓冲层310b之间。例如，第四栅极371可以与第一半导体层315重叠。第四栅极371可以是光阻挡层，但不受术语限制。
例如，第四栅极371可以插入第三缓冲层310a或容纳在第三缓冲层310a中。例如，第四栅极371可以插设在第三缓冲层310a与第四缓冲层310b之间，或可以被容纳在第三缓冲层310a和第四缓冲层310b中。第四栅极371可以设置在第三缓冲层310a上，第三缓冲层310a设置在第二绝缘层307上方。第四缓冲层310b可以覆盖第四栅极371。例如，第三缓冲层310a和第四缓冲层310b可以具有依次层叠(或堆叠)的结构，但本公开的实施例不限于此。
第三缓冲层310a和第四缓冲层310b可以包含硅氧化物(SiOx)。由于第三缓冲层310a和第四缓冲层310b包含不含氢粒子的硅氧化物(SiOx)，因此它们可以包括氧化物半导体层(其可靠性可能会被氢粒子损坏的)的第一晶体管370和第二晶体管360提供基底。
根据本公开的实施例的第四栅极371可以包含具有优异捕获氢粒子的能力的材料。例如，第四栅极371可以包含包括钛(Ti)材料的金属层。例如，第四栅极371可以由钛的单层、钼(Mo)和钛(Ti)的双层、钼(Mo)和钛(Ti)的合金或TiN形成，但本公开的实施例不限于此。例如，第四栅极371可以包含包括钛(Ti)的另一金属层。
钛(Ti)可以通过捕获(或捕捉)在第三缓冲层310a和第四缓冲层310b中扩散的氢粒子来防止氢粒子到达第一半导体层315。因此，根据本公开的实施例的第一晶体管370包括由能够捕获氢粒子的诸如钛(Ti)的金属层形成的第四栅极371，从而可以改善氧化物半导体层的可靠性被氢粒子损坏的问题。
根据本公开的实施例的第四栅极371可以大于第一半导体层315以与第一半导体层315重叠。例如，第四栅极371可以形成为大于第一半导体层315以与第一半导体层315完全重叠。
第一晶体管370的第一源极375S可以电连接到第四栅极371。例如，第一源极375S可以通过接触孔电连接到第四栅极371。例如，接触孔可以形成在第四缓冲层310b、第三绝缘层313a、第四绝缘层313b和第五绝缘层316中或者形成为穿过第四缓冲层310b、第三绝缘层313a、第四绝缘层313b和第五绝缘层316。
根据本公开的实施例，当第四栅极371设置在第三缓冲层310a中并且第一源极375S电连接到第四栅极371时，可以获得电流增大的效果。根据本公开的实施例，由于第一晶体管370具有双栅极(或两栅极)结构，所以可以更精确地控制流过第一沟道区域315C的电流的流动并且第一晶体管370可以以更小的尺寸形成，从而可以实现高分辨率的显示装置。
根据本公开的实施例，当第四栅极371设置在第三缓冲层310a与第四缓冲层310b之间，并且第一源极375S与第四栅极371电连接时，可以获得电流增加的效果。根据本公开的实施例，由于第一晶体管370具有双栅(或两栅极)的结构，所以可以更精确地控制流过第一沟道区域315C的电流的流动，并且第一晶体管370可以形成更小的尺寸，从而可以实现高分辨率的显示装置。
参照图5，第二晶体管360还可以包括第五栅极308。第五栅极308可以设置在第三缓冲层310a下方。第五栅极308可以与第二半导体层311重叠。第五栅极308可以设置在第一绝缘层302上。例如，第五栅极308可以设置在第一绝缘层302的顶表面(或上表面)上。例如，第五栅极308可以是光阻挡层，但不受术语限制。
例如，第五栅极308可以设置在与第四栅极371不同的层。例如，第四栅极371可以设置在与第五栅极308和第六栅极304中的至少一个或多个不同的层。
第五栅极308与第二半导体层311之间的距离可以和第四栅极371与第一半导体层315之间的距离不同。例如，第五栅极308与第二半导体层311之间的距离可以大于第四栅极371与第一半导体层315之间的距离。
第五栅极308与第二栅极314之间的距离可以与第四栅极371与第一栅极373之间的距离不同。例如，第五栅极308与第二栅极314之间的距离可以大于第四栅极371与第一栅极373之间的距离。
第五栅极308可以包含与第四栅极371相同的材料，并且其描述与第四栅极371的描述基本相同，因此这里可以省略其详细描述。
第五栅极308可以电连接到第二栅极314。因此，第二晶体管360可以具有双栅极结构或两栅极结构，但不受术语限制。由于第二晶体管360具有双栅极(或两栅极)结构，因此可以更精确地控制流过第二沟道区域311C的电流的流动并且第二晶体管360可以以更小的尺寸形成，从而可以实现高分辨率的显示装置。
根据本公开的实施例，由于第一晶体管370的第四栅极371设置为比第二晶体管360的第五栅极314更靠近第一半导体层315，因此可以加宽用于控制第一晶体管370的灰度级的范围。因此，由于即使在低灰度级下也可以精确地控制发光元件，所以可以提供能够解决在低灰度级下发生的屏幕污染问题的显示装置。
参照图5，第三晶体管340还可以包括第六栅极304。第六栅极304可以设置在第三缓冲层310a下方。第六栅极304可以与第三半导体层312重叠。第六栅极304可以设置在第一绝缘层302上。例如，第六栅极304可以设置在第一绝缘层302的顶表面(或上表面)上。例如，第六栅极304可以是光阻挡层，但不受术语限制。
例如，第六栅极304可以与第四栅极371设置在不同的层。例如，第六栅极304可以与第五栅极308设置在同一层。例如，第四栅极电极371可以设置在与第五栅极308和第六栅极304中的至少一个或多个不同的层。
第六栅极304可以包含与第四栅极371相同的材料，其描述与第四栅极371的描述基本相同，因此这里可以省略其详细描述。
第六栅极304与第三半导体层312之间的距离可以和第四栅极371与第一半导体层315之间的距离不同。例如，第六栅极304与第三半导体层312之间的距离可以大于第四栅极371与第一半导体层315之间的距离。
第五栅极308与第二半导体层311之间的距离可以与第六栅极304与第三半导体层312之间的距离相同。
第六栅极304与第三栅极344之间的距离可以和第四栅极371与第一栅极373之间的距离不同。例如，第六栅极304与第三栅极344之间的距离可以大于第四栅极371与第一栅极373之间的距离。
第五栅极308与第二栅极314之间的距离可以和第六栅极304与第三栅极344之间的距离不同。例如，第五栅极308与第二栅极314之间的距离可以大于第六栅极304与第三栅极344之间的距离。
第六栅极304可以电连接到第三栅极344。因此，第三晶体管340可以具有双栅极结构或两栅极结构，但不受术语限制。由于第三晶体管340具有双栅极(或两栅极)结构，因此可以更精确地控制流过第三沟道区域312C的电流的流动并且第三晶体管340可以以更小的尺寸形成，从而可以实现高分辨率的显示装置。
参照图5，根据本公开的实施例的显示装置还可以包括存储电容器350。存储电容器350可以设置在显示区域AA中。
存储电容器350可以将通过数据线施加的数据电压存储一定时段，然后将数据电压提供到发光元件。
存储电容器350可以包括彼此对应的两个电极和两个电极之间的介电层。存储电容器350可以包括第一存储电极305和第二存储电极309。例如，第一存储电极305可以是第一电容电极，但不受术语限制。例如，第二存储电极309可以是第二电容电极，但不受术语限制。
第一存储电极305和第六栅极304可以由相同的材料形成并且设置在同一层。
第二绝缘层307可以设置在第一存储电极305与第二存储电极309之间。第一存储电极305可以电连接到第三源极328S。
第三缓冲层310a和第四缓冲层310b可以设置在第二存储电极309上。第三绝缘层313a和第四绝缘层313b可以设置在第四缓冲层310b上，第五绝缘层316可以设置在第四绝缘层313b上。由于第三缓冲层310a、第四缓冲层310b、第三绝缘层313a、第四绝缘层和第五绝缘层316的说明与上面说明的基本相同，所以这里可以省略详细说明。
参照图5，在非显示区域NA中可以包括栅极驱动部。栅极驱动部可以是包括面板内栅极(GIP)电路的驱动部。例如，栅极驱动部可以是GIP型，但本公开的实施例不限于此。
第四晶体管330可以设置在基板101上。第四晶体管330可以是开关晶体管，但不受术语限制。
第四晶体管330可以设置在非显示区域NA中。第四晶体管330可以向第二晶体管360和第三晶体管340施加栅极电压。
第四晶体管330可以包括第四半导体层303和第七栅极306。
可以由多晶半导体层形成第四半导体层303。第四半导体层303可以包括供电子或空穴移动的沟道。第四半导体层303可以是有源层，但不受术语限制。
第四半导体层303可以包括第四沟道区域303C、第四源极区域303S以及第四漏极区域303D。第四源极区域303S和第四漏极区域303D可以设置为其间插设有第四沟道区域303C。
第四源极区域303S和第四漏极区域303D可以包括包含预定浓度的第5族或第3族杂质离子(例如磷(P)或硼(B))的本征多晶半导体材料的区域。第四沟道区域303C可以包含本征多晶半导体材料并提供电子或空穴移动的路径。
根据本公开的另一实施例，第四半导体层303可以包含氧化物半导体层。当第四半导体层303包含氧化物半导体层时，设置在非显示区域NA和显示区域AA中的晶体管可以通过相同的半导体材料在同一工艺中同时形成，从而可以简化工艺。例如，由于第一半导体层315、第二半导体层311、第三半导体层312和第四半导体层303由氧化物半导体层形成，因此它们可以在同一工艺中同时形成，并且可以简化工艺。因此，可以简化制造工艺。例如，由于第一半导体层315、第二半导体层311、第三半导体层312和第四半导体层303包含氧化物半导体材料，因此可以通过相同的工艺同时形成第一半导体层315、第二半导体层311、第三半导体层312和第四半导体层303。因此，可以简化制造工艺。
第四晶体管330的第七栅极306可以与第四半导体层303的第四沟道区域3030C重叠。第一绝缘层302可以设置在第七栅极306与第四半导体层303之间。例如，第七栅极306可以是第四栅极，但本公开的实施例不限于此。
根据本公开的实施例的第四晶体管330可以具有第七栅极306设置在第四半导体层303上的顶栅结构。因此，由于由形成第七栅极的材料形成的第一存储电极305、第五栅极308和第六栅极304通过一个掩模工艺形成，从而可以减少掩模工序。第七栅极306可以与第五栅极308形成在同一层。例如，第七栅极306可以与第六栅极304形成在同一层。例如，第七栅极306可以与第一存储电极305形成在同一层。例如，第七栅极306可以与第一存储电极305、第五栅极308和第六栅极304中的至少一个或多个形成在同一层。
第七栅极306可以包含金属材料。例如，第七栅极306可以由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、钨(W)、铜(Cu)及其合金的至少一种的单层或多层形成，但本公开的实施例不限于此。
第二绝缘层307可以设置在第七栅极306上。第二绝缘层307可以包含硅氮化物(SiNx)。例如，硅氮化物(SiNx)的第二绝缘层307可以包含氢粒子。在形成第四半导体层303并在第四半导体层303上沉积第二绝缘层307之后，当进行热处理工艺时，第二绝缘层307中包含的氢粒子可以渗透到第四源极区域303S和第四漏极区域303D中，以有助于改善并稳定多晶半导体材料的导电性。该热处理可以称为氢化工艺。
第四晶体管330可以包括第二绝缘层307上的第三缓冲层310a、第二绝缘层307上的第四缓冲层310b、第三绝缘层313a、第四绝缘层313b和第五绝缘层316。由于第三缓冲层310a、第四缓冲层310b、第三绝缘层313a、第四绝缘层313b和第五绝缘层316的说明与上面说明的基本相同，这里可以省略详细说明。
可以在第五绝缘层316上设置第四源极317S和第四漏极317D。第四源极317S和第四漏极317D可以分别连接到第四源极区域303S和第四漏极区域303D。例如，第四源极317S和第四漏极317D可以分别通过接触孔连接到第四源极区域303S和第四漏极区域303D。例如，接触孔可以形成为穿过第二绝缘层307、第三缓冲层310a、第四缓冲层310b、第三绝缘层313a、第四绝缘层313b和第五绝缘层316，或形成在第二绝缘层307、第三缓冲层310a、第四缓冲层310b、第三绝缘层313a、第四绝缘层313b和第五绝缘层316中。
参照图5，根据本公开的实施例的显示装置还可以包括第一钝化层320和第二钝化层322。
第一钝化层320可以设置在第一晶体管370、第二晶体管360、第三晶体管340和第四晶体管330上。例如，第一钝化层320可以设置在第一源极375S、第一漏极375D、第二源极319S、第二漏极319D、第三源极328S、第三漏极328D、第四源极317S和第四漏极317D上。
例如，第一保护层320可以将第一晶体管370、第二晶体管360、第三晶体管340和第四晶体管330的顶表面(上表面)平坦化。
第二钝化层322可以设置在第一钝化层320上。第一钝化层320和第二钝化层322可以包含诸如聚酰亚胺或丙烯酸树脂的有机材料的层，但本公开的实施例不限于此。第一钝化层320可以是第一平坦化层，但不受术语限制。第二钝化层322可以是第二平坦化层，但不受术语限制。
根据本公开的实施例，可以包括基板101上的第一缓冲层、第一缓冲层上的第一绝缘层、第一绝缘层上的第二缓冲层以及第二缓冲层上的第一半导体层、第二半导体层和第三半导体层。可以进一步包括在第一半导体层、第二半导体层和第三半导体层上的第三绝缘层，以及在第三绝缘层上的第一栅极和第二栅极。可以进一步包括在第一栅极和第二栅极上的第四绝缘层以及在第四绝缘层上的第三栅极。可以包括在第三栅极上的第五绝缘层，以及在第五绝缘层上的第一源极和第一漏极、第二源极和第二漏极以及第三源极和第三漏极。
根据本公开的实施例，第一半导体层、第二半导体层和第三半导体层可以设置在同一层。第一栅极和第二栅极可以设置在同一层。第一栅极可以设置在与第三栅极不同的层。第二栅极可以设置在与第三栅极不同的层。第一绝缘层的厚度可以与第二绝缘层的厚度不同。
根据本公开的实施例，第一半导体层、第一栅极以及第一源极和第一漏极可以构成第一晶体管。第二半导体层、第二栅极以及第二源极和第二漏极可以构成第二晶体管。第三半导体层、第三栅极以及第三源极和第三漏极可以构成第三晶体管。
根据本公开的实施例，第一半导体层与第一栅极之间的距离可以与第三半导体层和第三栅极之间的距离不同。第二半导体层与第二栅极之间的距离可以和第三半导体层与第三栅极之间的距离不同。第三半导体层与第三栅极之间的电容可以和第一半导体层与第一栅极之间的电容不同。第三半导体层与第三栅极之间的电容可以和第二半导体层与第二栅极之间的电容不同。
参照图5，可以在第二钝化层322上设置发光元件部或发光元件层。发光元件部或发光元件层可以包括第一电极323、第二电极327和发光元件325。
第一电极323可以是阳极。第一电极323可以配置在每个子像素中。第一电极323可以具有包括透明导电层和具有高反射效率的不透明导电层的多层结构。透明导电层可以包含诸如氧化铟锡(ITO)或氧化铟锌(IZO)的具有较高功函数的材料，但本说明书的实施例不限于此。不透明导电层可以具有包括Al、Ag、Cu、Pb、Mo、Ti及其合金中的单层或多层结构，但本公开的实施例不限于此。例如，可以由透明导电层、不透明导电层和透明导电层依次层叠的结构或者透明导电层和不透明导电层依次层叠的结构形成第一电极323，但本公开的实施例不限于此。
当显示装置1000是顶部发光显示装置时，第一电极323可以是反射光的反射电极并且可以包含不透明导电材料。例如，第一电极510可以包含银(Ag)、铝(Al)、金(Au)、钼(Mo)、钨(W)、铬(Cr)及其合金中的至少一种或多种，但本公开的实施例不限于此。例如，第一电极323可以具有银(Ag)/钯(Pd)/铜(Cu)的三层结构，但本公开的实施例不限于此。
当显示装置1000是底部发光显示装置时，第一电极323可以包含透光的透明导电材料。例如，第一电极323可以包含氧化铟锡(ITO)和氧化铟锌(IZO)中的至少一种或多种，但本公开的实施例不限于此。
第二电极327可以是阴极。例如，第二电极327可以面对第一电极323，并且发光元件325位于第二电极327与第一电极323之间。第二电极327可以形成在发光元件325的顶表面(或上表面)和侧表面上。第二电极327可以一体地形成在显示区域AA的整个表面上。当显示装置1000是顶部发光型发光显示装置时，第二电极327可以包含透光的透明导电材料。例如，第二电极327可以由氧化铟锡(ITO)和氧化铟锌(IZO)中的至少一种形成，但本公开的实施例不限于此。
在本公开的另一个实施例中，第二电极327可以由透光的半透明导电材料形成。例如，第二电极327可以包含诸如LiF/Al、CsF/Al、Mg:Ag、Ca/Ag、Ca:Ag、LiF/Mg:Ag、LiF/Ca/Ag、和LiF/Ca:Ag的合金中的至少一种或多种，但本公开的实施例不限于此。
当显示装置1000是底部发光显示装置时，第二电极327可以是反射光的反射电极并且可以包含不透明导电材料。例如，第二电极327可以包含银(Ag)、铝(Al)、金(Au)、钼(Mo)、钨(W)、铬(Cr)及其合金中的至少一种或多种，但本公开的实施例不限于此。
发光元件325可以设置在第一电极323与第二电极327之间。发光元件325可以包含按照空穴传递层、发光层和电子传递层的顺序或者相反的顺序层叠在第一电极323上的空穴传递层、发光层和电子传递层。例如，空穴传递层可以是将空穴注入或传输到发光层中的层。例如，空穴传递层可以是空穴注入层、空穴传输层和电子阻挡层，但本公开的实施例不限于此。电子传递层可以是将电子注入或传输到发光层中的层。例如，电子传递层可以是电子传输层、电子注入层和空穴阻挡层，但本公开的实施例不限于此。
发光元件可以包括一个发光部。一个发光部可以包括针对各个子像素PX的发射红光、绿光和蓝光的红色发光层、绿色发光层和蓝色发光层。
发光元件可以包括两个以上的发光部。发光部可以表示为叠层，但不受术语限制。两个以上的发光部可以包括第一发光部和第二发光部。第一发光部和第二发光部可以包括针对各个子像素的发射红光、绿光和蓝光的红色发光层、绿色发光层和蓝色发光层。第一发光部和第二发光部中包括的两个以上的发光层可以是发射相同颜色的发光层。作为本公开的另一实施例，第一发光部包括的第一发光层可以为蓝色发光层、天蓝色发光层、深蓝色发光层、蓝色发光层和红色发光层、天蓝色发光层和红色发光层，以及深蓝色发光层和红色发光层，但本公开的实施例不限于此。例如，第二发光部中包括的第二发光层可以包括黄色发光层、黄绿色发光层、绿色发光层、黄色发光层和红色发光层、黄绿色发光层和红色发光层、绿色发光层和红色发光层，黄色发光层、黄绿色发光层和绿色发光层的组合，黄色发光层、黄绿色发光层、绿色发光层和红色发光层的组合，两个黄绿色发光层与一个绿色发光层的组合，一个黄绿色发光层和两个绿色发光层的组合，两个黄绿色发光层、一个绿色发光层和红色发光层的组合或一个黄绿色发光层、两个绿色发光层和红色发光层的组合，但本公开的实施例不限于此。电荷产生层可以设置在第一发光部与第二发光部之间。电荷产生层可以包括n型电荷产生层和p型电荷产生层。第一发光部和第二发光部中的每一个可以包括空穴注入层、空穴传输层、空穴阻挡层、电子阻挡层、电子传输层和电子注入层中的一个或多个，但本公开的实施例不限于此。
两个以上的发光部可以包括第一发光部、第二发光部和第三发光部。第一发光部中包括的第一发光层可以与以上描述的第一发光层相同。第二发光部中包括的第二发光层可以与以上描述的第二发光层相同。第三发光部中包括的第三发光层可以具有与第一发光层相同的构造，但本公开的实施例不限于此。第一电荷产生层可以设置在第一发光部与第二发光部之间。第一电荷产生层可以包括n型电荷产生层和p型电荷产生层。第二电荷产生层可以设置在第二发光部与第三发光部之间。第二电荷产生层可以包括n型电荷产生层和p型电荷产生层。第一发光部、第二发光部和第三发光部中的每一个可以包括空穴注入层、空穴传输层、空穴阻挡层、电子阻挡层、电子传输层和电子注入层中的一个或多个，但本公开的实施例不限于此。
两个以上的发光部可以包括第一发光部、第二发光部、第三发光部和第四发光部。第一发光部、第二发光部、第三发光部和第四发光部中的至少两个以上的发光层可以包括发射相同颜色的发光层。例如，第一发光部、第二发光部、第三发光部和第四发光部中的至少或多个两个发光层可以包括蓝色发光层，但本公开的实施例不限于此。第一发光部、第二发光部、第三发光部和第四发光部中的至少一个或多个发光层可以包括与蓝色发光层不同的发光层。例如，第一发光部、第二发光部、第三发光部和第四发光部中的至少一个或多个发光层可以包括黄色发光层、黄绿色光发光层、绿色发光层、黄色发光层和红光发光层、黄绿色发光层和红色发光层，绿色发光层和红光发光层，黄色发光层、黄绿色发光层和绿色发光层的组合，黄色发光层、黄绿色发光层、绿色发光层和红色发光层的组合，两个黄绿色发光层和一个绿色发光层的组合，一个黄绿色发光层和两个绿色发光层的组合，两个黄绿色发光层、一个绿色发光层和红色发光层的组合或一个黄绿色发光层、两个绿色发光层和红色发光层的组合，但本公开的实施例不限于此。第一电荷产生层可以设置在第一发光部与第二发光部之间。第一电荷产生层可以包括n型电荷产生层和p型电荷产生层。第二电荷产生层可以设置在第二发光部与第三发光部之间。第二电荷产生层可以包括n型电荷产生层和p型电荷产生层。第三电荷产生层可以设置在第三发光部与第四发光部之间。第三电荷产生层可以包括n型电荷产生层和p型电荷产生层。第一发光部、第二发光部、第三发光部和第四发光部中的每一个可以包括空穴注入层、空穴传输层、空穴阻挡层、电子阻挡层、电子传输层和电子注入层中的一个以上的层，但本公开的实施例不限于此。
连接电极321可以设置在第一钝化层320上。发光元件部可以通过连接电极321连接到晶体管。例如，第二晶体管360的第一电极323和第二源极319S可以通过连接电极321彼此连接。
第一电极323可以连接到通过穿过第二钝化层322的接触孔暴露的连接电极321。连接电极321可以连接到通过穿过第一钝化层320的接触孔暴露的第二源极319S。
堤层324可以暴露每个子像素的第一电极323。堤层324可以划分多个子像素PX。堤层324可以是像素限定层，但不受术语限制。堤层324可以最小化相邻子像素之间的眩光并且防止相邻子像素之间的光干涉。堤层324可以防止在各种视角下发生混色。堤层324可以由不透明材料(例如黑色材料)形成。在这种情况下，堤层324可以包含由彩色颜料、有机黑色材料和碳中的至少一种制成的光阻挡材料，但本公开的实施例不限于此。例如，堤层324可以包含诸如硅氮化物(SiNx)或硅氧化物(SiOx)的材料以及诸如苯并环丁烯(BCB)、丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂的材料中的至少一种，但本公开的实施例不限于此。
可以在堤层324上进一步设置间隔件326。间隔件326可以缓冲其上形成有发光元件的基板101与上基板之间的空白空间，从而最小化外部冲击对显示装置的损坏。间隔件326可以包含与堤层324相同的材料并且可以与堤层151同时形成，但本公开的实施例不限于此。
发光元件325可以设置在阳极323、堤层324和间隔件326上。发光元件325可以包括红色发光层、绿色发光层、蓝色发光层和白色发光层中的至少一个或多个，以发射特定颜色的光。当发光元件325包括白色发光层时，可以在发光元件325上设置用于将来自白色发光层的白光转换成不同颜色的光的滤色器。例如，滤色器可以设置在触摸部上，但本公开的实施例不限于此。作为另一示例，滤色器可以设置在触摸部与封装部之间，但本公开的实施例不限于此。例如，从发光元件325发射的光可以在朝向封装部的方向上行进并且通过滤色器显示图像。例如，滤色器可以包括红色滤色器、绿色滤色器和蓝色滤色器，但本公开的实施例不限于此。例如，从发光元件325发射的光可以通过红色滤色器、绿色滤色器和蓝色滤色器显示图像。
封装部可以进一步设置在第二电极327上。封装部可以防止氧气或水分的渗透。
封装部可以包括第一封装层328a、第二封装层328b和第三封装层328c，但本公开的实施例不限于此。例如，封装部可以包括至少两层以上，但本公开的实施例不限于此。例如，封装部可以在显示区域AA的外围或非显示区域NA的中具有斜面。
第一封装层328a和第三封装层328c可以包含硅氮化物(SiNx)、硅氮化物(SiNx)和铝氧化物(AlyOz)中的至少一种或多种，但本公开的实施例不限于此。
第二封装层328b可以覆盖在制造工艺中可能出现的异物或颗粒。第二封装层328b可以将第一封装层328a的表面平坦化。例如，第二封装层328b可以包含丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、碳氧化硅(SiOCz)和聚乙烯中的至少一种或多种，但本公开的实施例不限于此。第一封装层328a、第二封装层328b和第三封装层328c可以依次层叠，但本公开的实施例不限于此。例如，无机材料的第一封装层328a、有机材料的第二封装层328b和无机材料的第三封装层328c可以依次设置，但本公开的实施例不限于此。
参照图5，触摸部可以进一步设置在封装部上。例如，用于识别用户触摸的触摸部可以设置在封装部上。由于对触摸部的描述与参照图2和图3的描述基本相同，相同的附图标记指代相同的元件，并且可以省略或简化其重复的描述。与图2和图3一起提供触摸部的描述。
可以在封装部的第三封装层328c上设置第五缓冲层710。第五缓冲层710可以阻止在触摸部的制造工艺中使用的化学溶液(例如显影溶液或蚀刻溶液)或来自外部的水分渗透到包含有机材料的发光元件325中。能够防止设置在第五缓冲层710上的多个触摸传感器金属由于外部冲击而断开连接的问题，并且能够阻挡在触摸部的驱动期间可能出现的干扰信号。第五缓冲层710可以是触摸缓冲层，但不受术语限制。
第五缓冲层710可以包含硅氧化物(SiOx)、硅氮化物(SiNx)及其组合中的至少一种的单层或多层，但本公开的实施例不限于此。作为另一示例，第五缓冲层710可以包含丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂等，但本公开的实施例不限于此。
触摸部可以包括第六绝缘层730、触摸电极部和第三钝化层750。例如，第六绝缘层730可以是触摸绝缘层、下绝缘层或下触摸绝缘层，但不受术语限制。例如，第三钝化层750可以是触摸绝缘层、上绝缘层或上触摸绝缘层，但不受术语限制。
触摸电极部可以包括用于感测用户触摸的多个触摸电极。多个触摸电极可以用作根据互电容方法或自电容方法感测用户触摸的触摸传感器。触摸电极部可以包括在同一平面上沿第一方向布置的多个第一触摸电极通道TX1和沿与第一方向垂直的第二方向布置的多个第二触摸电极通道RX1。多个第一触摸电极通道TX1可以是触摸信号发射电极或触摸TX电极，多个第二触摸电极通道RX1可以是触摸信号接收电极或触摸RX电极，但不受术语限制。
根据本公开的实施例的触摸电极部可以实现为包括多个触摸电极的触摸面板。例如，当发光元件具有顶部发光结构时，附加型触摸面板可以设置或结合在封装部或光学膜上，并且当发光元件具有底部发光结构时，附加型触摸面板可以设置或结合在基板的后表面上。
根据本公开的另一个实施例的触摸电极部可以根据盒内式方法直接形成在封装部上。例如，当发光元件具有顶部发光结构时，盒内式触摸电极可以直接形成在封装部的前表面上，但本公开的实施例不限于此。
可以在第五缓冲层710上设置第一连接电极BE1。例如，第一连接电极BE1可以将多个第一触摸电极通道TX1彼此连接。例如，第一连接电极BE1可以将多个触摸电极通道TX1和RX1中的各个触摸电极通道彼此电连接，而通过设置在不同的平面上而不电连接。第一连接电极BE1可以是触摸电极连接线、触摸桥接电极或触摸桥接线，但不受术语限制。
例如，第一连接电极BE1可以设置在沿第一方向(或X轴方向)彼此相邻的多个第一触摸电极通道TX1之间。第一连接电极BE1可以将与在第一方向(或X轴方向)上彼此间隔开并且相邻设置的多个第一触摸电极通道TX1连接的第一触摸电极电连接，但本公开的实施例不限于此。
第六绝缘层730可以设置在第五缓冲层710和第一连接电极BE1上。第六绝缘层730可以包括将第一触摸电极通道TX1与第一连接电极BE1电连接的孔。因此，第六绝缘层730可以将第一触摸电极通道TX1与第一连接电极BE1电绝缘。
第六绝缘层730可以包含硅氮化物(SiNx)层或硅氧化物(SiOx)层的单层或其多层，但本公开的实施例不限于此。
第一触摸电极通道TX1和第二触摸电极通道RX1可以设置在第六绝缘层730上。
第一触摸电极通道TX1和第二触摸电极通道RX1可以彼此隔开预定间隔。在第一方向(或X轴方向)上相邻的至少一个或多个第一触摸电极通道TX1可以彼此间隔开。在第一方向(或X轴方向)上相邻的至少一个或多个第一触摸电极通道TX1中的每一个可以连接到第一连接电极BE1。例如，沿第一方向(或X轴方向)彼此相邻的第一触摸电极通道TX1中的每一个可以通过第六绝缘层730中的孔连接到第一连接电极BE1。
在第二方向(或Y轴方向)上相邻的第二触摸电极通道RX1可以通过第二连接电极BE2连接。
第三钝化层750可以设置在第一触摸电极通道TX1和第二触摸电极通道RX1上。
第三钝化层750可以设置为覆盖第六绝缘层730、第一触摸电极通道TX1和第二触摸电极通道RX1。
第三钝化层750可以包含BCB(苯并环丁烯)、丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂和聚酰亚胺树脂中的至少一种或多种，但本公开的实施例不限于此。第三钝化层750可以是平坦化层或绝缘层，但不受术语限制。
为了向显示区域AA中的触摸部的触摸电极部施加电信号，可以在非显示区域NA中设置触摸线。触摸线可以是触摸连接线或触摸路由线，但不限于此。
触摸驱动电路可以接收来自第一触摸电极通道TX1的触摸驱动信号。此外，触摸驱动电路可以向第二触摸电极通道RX1发送触摸驱动信号。触摸驱动电路可以通过与多个第一触摸电极通道TX1连接的第一触摸电极和与第二触摸电极通道RX1连接的第二触摸电极之间的互电容来检测用户的触摸。例如，当对显示装置1000进行触摸操作时，第一触摸电极与第二触摸电极之间可能发生电容变化。触摸驱动电路可以通过感测电容变化来检测触摸坐标。
图6示出了根据本公开的另一实施例的显示装置。图7A至图7C示出了根据本公开的另一实施例的工艺步骤。
在根据本公开的实施例的显示装置中，可以在半导体层上形成至少两个以上的绝缘层。因此，可以降低根据第三晶体管340的阈值电压的变化的灵敏度。
在形成第一晶体管370、第二晶体管360和第三晶体管340的第一栅极373、第二栅极314和第三栅极344之后，可以同时执行第一半导体层315、第二半导体层311和第三半导体层312的导体化工艺。在这种情况下，即使在相同掺杂条件下执行第一半导体层315、第二半导体层311和第三半导体层312的导体化工艺，第一半导体层315、第二半导体层311和第三半导体层312的掺杂浓度不同，使得第一晶体管370、第二晶体管360和第三晶体管340的元件特性劣化。此外，由于第一半导体层315、第二半导体层311和第三半导体层312的掺杂浓度不同，所以电阻增大或导通状态下的电流特性降低。因此，出现第一晶体管370、第二晶体管360和第三晶体管340的元件特性劣化的问题。
在形成第一晶体管370、第二晶体管360和第三晶体管340的第一栅极373、第二栅极314和第三栅极344之后，可以不同地执行第一半导体层315、第二半导体层311和第三半导体层312的导体化工艺。例如，第三绝缘层313a形成在第一半导体层315、第二半导体层311和第三半导体层312上，并且第一栅极373和第二栅极314形成在第三绝缘层313a上。然后，在用光致抗蚀剂覆盖第三晶体管340之后，可以执行第一晶体管370和第二晶体管360的第一半导体层315和第二半导体层311的导体化工艺。然后，可以形成第一晶体管370和第二晶体管360的第一栅极373和第二栅极314，以及第三晶体管340的第三绝缘层313a上的第四绝缘层313b。然后，在用光致抗蚀剂覆盖第一晶体管370和第二晶体管360之后，可以执行第三晶体管340的第三半导体层312的导体化工艺。在第三半导体层312的导体化工艺期间，由于第三绝缘层313a和第四绝缘层313b的厚度，掺杂浓度难以到达第三半导体层312。因此，在第一半导体层315、第二半导体层311和第三半导体层312的导体化工艺期间，导电区域的厚度不同，使得第一半导体层315、第二半导体层311和第三半导体层312的掺杂浓度可以不同。将第一晶体管370和第二晶体管360相比，第三晶体管370的导电区域的厚度因第三绝缘层313a和/或第四绝缘层313b而不同。因此，认识到第一晶体管370、第二晶体管360和第三晶体管340的元件特性劣化。因此，本公开的发明人进行了大量的研究和实验以改善第一晶体管370、第二晶体管360和第三晶体管340的元件特性。通过大量的研究和实验，发明了能够改善第一晶体管370、第二晶体管360和第三晶体管340的元件特性的新显示装置。下面将对其进行说明。
图6至图7C示出了图5的晶体管中的第一晶体管370和第三晶体管340。第二晶体管360、第四晶体管330和存储电容器350可以配置为与图5中描述的这些元件基本相同。
参照图6，第三绝缘层313a可以设置在第一晶体管370的第一半导体层315上。例如，第三绝缘层313a可以设置为与第三晶体管340的第三半导体层312相邻(或接触)。例如，第三绝缘层313a可以设置在第一晶体管370的第一半导体层312、第二晶体管360的第二半导体层311和第三晶体管340的第三半导体层312上。例如，第三绝缘层313a可以设置为遍及第一晶体管370的第一半导体层315、第二晶体管360的第二半导体层311以及第三晶体管340的第三半导体层312。
根据本公开的实施例，第四绝缘层313b可以设置在第三晶体管340的第三绝缘层313a上。例如，第四绝缘层313b可以与第三晶体管340的第三半导体层312重叠。例如，第四绝缘层313b可以与第三半导体层312的第三沟道区域312C重叠。
第三晶体管340的第四绝缘层313b可以在第三源极328S和第三漏极328D中(或内部)。例如，第三晶体管340的第四绝缘层313b可以设置在第三源极328S和第三漏极328D上。例如，第四绝缘层313b和第三栅极344可以在第三源极328S和第三漏极328D中(或内部)。例如，第四绝缘层313b和第三栅极344可以设置在第三源极328S和第三漏极328D上。因此，由于第三晶体管340包括第三绝缘层313a和第四绝缘层313b，从而可以降低根据由于第三晶体管340的阈值电压引起的阈值电压的变化的灵敏度。
根据本公开的实施例，第五绝缘层316可以位于第一晶体管370的第一栅极373和第二晶体管360的第二栅极314上。例如，第一晶体管370可以包括第一半导体层315、第一半导体层315上的第三绝缘层313a、第三绝缘层313a上的第一栅极373和第一栅极373上的第五绝缘层316。例如，第二晶体管360可以包括第二半导体层311、第二半导体层311上的第三绝缘层313a、第三绝缘层313a上的第二栅极314、以及第二栅极314上的第五绝缘层316。
根据本公开的实施例，第三晶体管340的第五绝缘层316可以位于第三栅极344上。例如，第三晶体管340的第五绝缘层316可以设置在第四绝缘层313b和第三栅极344上。例如，第五绝缘层316可以覆盖第四绝缘层313b和第三栅极344。例如，第三晶体管340可以包括第三半导体层312、第三半导体层312上的第三绝缘层313a、第三绝缘层313a上的第四绝缘层313b、第四绝缘层313b上的第三栅极344、以及第三栅极344上的第五绝缘层316。例如，第五绝缘层316可以接触第三晶体管340的第三栅极344的顶表面(或上表面)。例如，第五绝缘层316可以接触第三晶体管340的第三绝缘层313a的顶表面(或上表面)。例如，第五绝缘层316可以接触第三栅极344的顶表面(或上表面)和第三绝缘层313a的顶表面(或上表面)。
参照图7A，第三绝缘层313a形成在第一晶体管370和第三晶体管340上，并且第一栅极373形成在第一晶体管370中。第四绝缘层313b形成在第一栅极373和第三绝缘层313a上，并且第三栅极344形成在第四绝缘层313b上。此外，除了第三晶体管340的第四绝缘层313b之外，第一晶体管370的第四绝缘层313b可以被蚀刻(由箭头指示)。例如，蚀刻可以是湿蚀刻或者干蚀刻，但本公开的实施例不限于此。例如，可以以相同的方式蚀刻第二晶体管360的第四绝缘层313b。通过将第三栅极344用作掩模，可以不蚀刻第三晶体管340的部分第三绝缘层313a和部分第四绝缘层313b。例如，除了第三晶体管340的第三栅极344下方的第三绝缘层313a和第四绝缘层313b之外，可以蚀刻第一晶体管370的第四绝缘层313b和第二晶体管360的第四绝缘层313b。例如，第三晶体管340的第三绝缘层313a、第四绝缘层313b和第三栅极344可以与第三半导体层312的一部分重叠。
参照图7B，可以执行第一晶体管370的第一半导体层315和第三晶体管340的第三半导体层312的导体化工艺(由箭头指示)。例如，可以同时执行第一晶体管370的第一半导体层315和第三晶体管340的第三半导体层312的导体化工艺(由箭头指示)。例如，也可以同时进行第二晶体管360的第二半导体层311的导体化工艺。因此，第三半导体层312可以包括第三源极区域312S、第三沟道区域312C和第三漏极区域312D。第一半导体层315可以包括第一源极区域315S、第一沟道区域315C和第一漏极区域315D。第二半导体层311可以包括第二源极区域311S、第二沟道区域311C和第二漏极区域311D。
根据本说明书的实施例，由于第一晶体管370和第三晶体管340的导电区域的厚度相同，从而第一半导体层315和第三半导体层312可以在其导体化工艺期间以相同的掺杂浓度掺杂。例如，由于在第一晶体管370和第三晶体管340的导电区域中存在第三绝缘层313a，从而第一半导体层315和第三半导体层312可以在其导体化工艺期间以相同的掺杂浓度掺杂。例如，由于第一晶体管370和第三晶体管340的导电区域只有第三绝缘层313a，从而第一半导体层315和第三半导体层312可以在其导体化工艺工艺期间以相同的掺杂浓度掺杂。例如，由于第一晶体管370、第二晶体管360和第三晶体管340的导电区域具有相同的厚度，从而第一半导体层315、第二半导体层311和第三半导体层340可以在其导体化工艺期间以相同的掺杂浓度掺杂。例如，由于第三绝缘层313a设置在第一晶体管370、第二晶体管360和第三晶体管340的导电区域中，从而第一半导体层315、第二半导体层311和第三半导体层312可以在其导体化工艺期间以相同的掺杂浓度掺杂。例如，由于第一晶体管370、第二晶体管360和第三晶体管340的导电区域中只有第三绝缘层313a，从而第一半导体层315、第二半导体层311和第三半导体层312可以在其导体化工艺期间以相同的掺杂浓度掺杂。因此，能够解决因第三绝缘层313a与第四绝缘层313b的厚度不同而导致第三半导体层312的掺杂浓度不同的问题，由此可以改善第三晶体管340的元件特性。
参照图7C，第五绝缘层316形成在第一栅极373和第三栅极344上。例如，第五绝缘层316形成在第一栅极373、第二栅极314和第三栅极344上。第五绝缘层316可以覆盖第一栅极373和第三栅极344。例如，第五绝缘层316可以覆盖第一栅极373、第二栅极314和第三栅极344。第五绝缘层316可以设置在第四绝缘层313b和第三栅极344上。例如，第五绝缘层316可以覆盖第四绝缘层313b和第三栅极344。
可以通过在第五绝缘层316上形成第一源极375S、第一漏极375D、第三源极328S和第三漏极328D，来配置第一晶体管370和第三晶体管340。可以通过与第一晶体管370相同的工艺来配置第二晶体管360。可以通过在第五绝缘层316上形成第二源极319S和第二漏极319D来配置第二晶体管360。
根据本公开的实施例，配置包括第三绝缘层313a和第四绝缘层313b的第三晶体管340，并且蚀刻第三晶体管340的第四绝缘层313b，然后进行第三半导体层312的导体化工艺，从而能够解决由于第三绝缘层313a和第四绝缘层313b的厚度不同导致第三晶体管340的第三半导体层312的掺杂浓度不同的问题。根据本公开的实施例，由于第一半导体层315、第二半导体层311和第三半导体层312由氧化物半导体层形成，因此可以同时进行第一半导体层315、第二半导体层311和第三半导体层312的导体化工艺。因此，可以简化工艺并且可以降低显示装置的制造成本。
根据本公开的一个或多个实施例的显示装置可以应用于或包括在移动设备、可视电话、智能手表、手表电话、可穿戴设备、可折叠设备、可卷曲设备、可弯曲设备、柔性设备、弯曲设备、滑动设备、可变设备、电子笔记本、电子书、便携式多媒体播放器(PMP)、个人数字助理(PDA)、MP3播放器、移动医疗设备、台式电脑、笔记本电脑、上网本计算机、工作站、导航设备、车载导航设备、车载显示设备、车载设备、影院设备、影院显示设备、电视、墙纸设备、标牌设备、游戏设备、膝上型计算机、监视器、相机、便携式摄像机和家用电器设备中。此外，本公开的一个或多个实施例的显示装置可以应用于或包括在有机发光照明装置或无机发光照明装置中。
根据本公开的实施例的显示装置描述如下。
根据本公开的一个或多个实施例的显示装置可以包括：基板，包括显示区域和非显示区域；第一晶体管，包括位于基板上的第一氧化物半导体层、位于第一氧化物半导体层上的第一绝缘层以及位于第一绝缘层上的第一栅极；第二晶体管，包括位于基板上的第二氧化物半导体层、位于第一绝缘层上的第二栅极以及位于第二栅极上的第二绝缘层；以及第三晶体管，包括位于基板上的第三氧化物半导体层和位于第二绝缘层上的第三栅极。
根据本公开的一个或多个实施例，第二晶体管的第一绝缘层可以位于第二氧化物半导体层与第二栅极之间。
根据本公开的一个或多个实施例，第三晶体管的第一绝缘层可以位于第三氧化物半导体层与第二绝缘层之间，并且，第二晶体管的第二绝缘层可以与第三晶体管的第二绝缘层间隔开。
根据本公开的一个或多个实施例的显示装置可以包括：基板，包括显示区域和非显示区域；第一晶体管，包括位于基板上的第一氧化物半导体层、位于第一氧化物半导体层上的第一绝缘层和位于第一绝缘层上的第一栅极；第二晶体管，包括位于基板上的第二氧化物半导体层、位于第二氧化物半导体层上的第一绝缘层和位于第一绝缘层上的第二栅极；以及第三晶体管，包括位于基板上的第三氧化物半导体层、位于第三氧化物半导体层上的第一绝缘层、位于第一绝缘层上的第二绝缘层以及位于第二绝缘层上的第三栅极。
根据本公开的一个或多个实施例，第三氧化物半导体层可以包括第三沟道区域，并且第三晶体管的第二绝缘层可以与第三沟道区域重叠。
根据本公开的一个或多个实施例，第三氧化物半导体层可以包括第三沟道区域，并且第三晶体管的第二绝缘层和第三栅极可以与第三沟道区域重叠。
根据本公开的一个或多个实施例，显示装置还可以包括：位于第一栅极上的第一源极和第一漏极、位于第二栅极上的第二源极和第二漏极以及位于第三栅极上的第三源极和第三漏极。
根据本公开的一个或多个实施例，第二绝缘层可以位于第三源极和第三漏极中(或内部)。
根据本公开的一个或多个实施例，第二绝缘层和第三栅极可以位于第三源极和第三漏极中(或内部)。
根据本公开的一个或多个实施例，显示装置还可以包括位于第一绝缘层上的第三绝缘层，并且第三绝缘层可以覆盖第一绝缘层。
根据本公开的一个或多个实施例，第一晶体管的第一绝缘层可以位于第一晶体管的第一氧化物半导体层上，第二晶体管的第一绝缘层可以位于第二晶体管的第二氧化物半导体层上，并且第三晶体管的第一绝缘层可以位于第三晶体管的第三氧化物半导体层上。
根据本公开的一个或多个实施例，第一氧化物半导体层与第一栅极之间的距离可以等于第二氧化物半导体层与第二栅极之间的距离。
根据本公开的一个或多个实施例，第一氧化物半导体层与第一栅极之间的距离可以与第三氧化物半导体层和第三栅极之间的距离不同。
根据本公开的一个或多个实施例，第一氧化物半导体层与第一栅极之间的距离可以小于第三氧化物半导体层与第三栅极之间的距离。
根据本公开的一个或多个实施例，第二氧化物半导体层与第二栅极之间的距离可以与第三氧化物半导体层和第三栅极之间的距离不同。
根据本公开的一个或多个实施例，第二氧化物半导体层与第二栅极之间的距离可以小于第三氧化物半导体层与第三栅极之间的距离。
根据本公开的一个或多个实施例，第三氧化物半导体层与第三栅极之间的电容可以小于第一氧化物半导体层与第一栅极之间的电容。
根据本公开的一个或多个实施例，第三氧化物半导体层与第三栅极之间的电容可以小于第二氧化物半导体层与第二栅极之间的电容。
根据本公开的一个或多个实施例，第一栅极可以与第三栅极处于不同的层。
根据本公开的一个或多个实施例，第二栅极可以与第三栅极处于不同的层。
根据本公开的一个或多个实施例，显示装置还可以包括位于第一氧化物半导体层下方的第四栅极、位于第二氧化物半导体层下方的第五栅极以及位于第三氧化物半导体层下方的第六栅极。
根据本公开的一个或多个实施例，第四栅极与第一氧化物半导体层之间的距离可以小于第五栅极与第二氧化物半导体层之间的距离。
根据本公开的一个或多个实施例，第四栅极与第一氧化物半导体层之间的距离可以小于第六栅极与第三氧化物半导体层之间的距离。
根据本公开的一个或多个实施例，显示装置还可以包括位于第一栅极上的第一源极和第一漏极、位于第二栅极上的第二源极和第二漏极、以及位于第三栅极上的第三源极和第三漏极。第一源极可以与第四栅极连接。
根据本公开的一个或多个实施例，第一绝缘层的厚度可以与第二绝缘层的厚度不同。
根据本公开的一个或多个实施例，非显示区域可以包括栅极驱动部，并且显示装置还可以包括设置在栅极驱动部中并且包括第四半导体层的第四晶体管。
根据本公开的一个或多个实施例，第四半导体层可以包括多晶半导体层。
根据本公开的一个或多个实施例，显示装置还可以包括显示区域中的发光元件、位于发光元件上的封装部以及位于封装部上的触摸部。
根据本公开的一个或多个实施例，显示装置还可以包括触摸部上或触摸部与封装部之间的滤色器。
根据本公开的一个或多个实施例的显示装置可以包括：基板；第一晶体管，包括基板上的第一源极和第一漏极、第一源极和第一漏极上的第一栅极；第二晶体管，包括基板上的第二源极和第二漏极、第二源极和第二漏极上的第二栅极；第三晶体管，包括基板上的第三源极和第三漏极、第三源极和第三漏极上的第三栅极；第一绝缘层，位于第一晶体管、第二晶体管和第三晶体管中，并且位于第一源极、第一漏极、第二源极、第二漏极、第三源极和第三漏极上；以及第二绝缘层，位于第二晶体管和第三晶体管中，并且第二晶体管中的第二绝缘层与第三晶体管中的第二绝缘层间隔开。
根据本公开的一个或多个实施例，第一晶体管可以不包括第二绝缘层。
根据本发明的一个或多个实施例，在第二晶体管中，第二绝缘层可以位于第二栅极上。
根据本发明的一个或多个实施例，在第三晶体管中，第二绝缘层可以位于第一绝缘层与第二栅极之间。
根据本公开的一个或多个实施例，由于至少两个绝缘层形成在半导体层上，因此可以降低由于晶体管的阈值电压的变化导致的灵敏度。
根据本公开的一个或多个实施例，由于通过蚀刻至少两个绝缘层之一来执行半导体层的导体化工艺，从而能够解决由于至少两个绝缘层的厚度差异而引起半导体层具有不同的掺杂浓度或未被掺杂的问题。因此，可以改善晶体管的元件特性。
对于本领域技术人员来说，显然可以在不脱离本公开的范围的情况下对本公开进行各种修改和变化。因此，本公开旨在覆盖本公开的修改和变化，只要这些修改和变化在所附权利要求及其等同物的范围内。

Claims (10)

1.一种显示装置，包括：
基板，包括显示区域和非显示区域；
第一晶体管，包括位于所述基板上的第一氧化物半导体层、位于所述第一氧化物半导体层上的第一绝缘层以及位于所述第一绝缘层上的第一栅极；
第二晶体管，包括位于所述基板上的第二氧化物半导体层、位于所述第一绝缘层上的第二栅极以及位于所述第二栅极上的第二绝缘层；以及
第三晶体管，包括位于所述基板上的第三氧化物半导体层和位于所述第二绝缘层上的第三栅极。
2.根据权利要求1所述的显示装置，其中，所述第二晶体管的所述第一绝缘层位于所述第二氧化物半导体层与所述第二栅极之间。
3.根据权利要求1所述的显示装置，其中，所述第三晶体管的所述第一绝缘层位于所述第三氧化物半导体层与所述第二绝缘层之间，并且
其中，所述第二晶体管的所述第二绝缘层与所述第三晶体管的所述第二绝缘层间隔开。
4.根据权利要求1所述的显示装置，其中，所述第一氧化物半导体层与所述第一栅极之间的距离等于所述第二氧化物半导体层与所述第二栅极之间的距离。
5.根据权利要求1所述的显示装置，其中，所述第一氧化物半导体层与所述第一栅极之间的距离不同于所述第三氧化物半导体层与所述第三栅极之间的距离。
6.根据权利要求1所述的显示装置，其中，所述第一氧化物半导体层与所述第一栅极之间的距离小于所述第三氧化物半导体层与所述第三栅极之间的距离。
7.根据权利要求1所述的显示装置，其中，所述第二氧化物半导体层与所述第二栅极之间的距离不同于所述第三氧化物半导体层与所述第三栅极之间的距离。
8.根据权利要求1所述的显示装置，其中，所述第二氧化物半导体层与所述第二栅极之间的距离小于所述第三氧化物半导体层与所述第三栅极之间的距离。
9.根据权利要求1所述的显示装置，其中，所述第三氧化物半导体层与所述第三栅极之间的电容小于所述第一氧化物半导体层与所述第一栅极之间的电容。
10.根据权利要求1所述的显示装置，其中，所述第三氧化物半导体层与所述第三栅极之间的电容小于所述第二氧化物半导体层与所述第二栅极之间的电容。
CN202310781144.4A 2022-06-30 2023-06-28 显示装置 Pending CN117334699A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220080936A KR20240002840A (ko) 2022-06-30 2022-06-30 표시 장치
KR10-2022-0080936 2022-06-30

Publications (1)

Publication Number Publication Date
CN117334699A true CN117334699A (zh) 2024-01-02

Family

ID=89274364

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310781144.4A Pending CN117334699A (zh) 2022-06-30 2023-06-28 显示装置

Country Status (3)

Country Link
US (1) US20240008320A1 (zh)
KR (1) KR20240002840A (zh)
CN (1) CN117334699A (zh)

Also Published As

Publication number Publication date
US20240008320A1 (en) 2024-01-04
KR20240002840A (ko) 2024-01-08

Similar Documents

Publication Publication Date Title
US10665661B2 (en) Display device with a touch sensor and having improved reliability and visibility
US20210043692A1 (en) Display device
TW202203188A (zh) 顯示器裝置
US11387294B2 (en) Display device
CN113130554A (zh) 显示设备、显示面板及用于制造该显示面板的方法
US20230309353A1 (en) Display panel and display device
US20220310736A1 (en) Display apparatus
US11989602B2 (en) Display device and sensing system including the same
US11839123B2 (en) Display substrate and display device
CN115942831A (zh) 显示装置
CN115394201A (zh) 显示面板和显示装置
US20240008320A1 (en) Display apparatus
US20220335899A1 (en) Scan signal driving unit and display device including the same
US20240008311A1 (en) Display apparatus
US20240224587A1 (en) Organic light emitting display apparatus
US20240282251A1 (en) Display apparatus
US20240231519A9 (en) Display apparatus
US20230114014A1 (en) Display device
US20240118760A1 (en) Input sensor and electronic device including the same
EP4325575A1 (en) Display device
US20240324349A1 (en) Display apparatus
US20220246710A1 (en) Light emitting display device
US11289563B2 (en) Electrode contact structure, display control driver, and display device
KR20240002837A (ko) 표시 장치
KR20240120344A (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination