KR20210033568A - 표시장치 및 이의 제조 방법 - Google Patents

표시장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20210033568A
KR20210033568A KR1020190114592A KR20190114592A KR20210033568A KR 20210033568 A KR20210033568 A KR 20210033568A KR 1020190114592 A KR1020190114592 A KR 1020190114592A KR 20190114592 A KR20190114592 A KR 20190114592A KR 20210033568 A KR20210033568 A KR 20210033568A
Authority
KR
South Korea
Prior art keywords
sensing
layer
conductive layer
insulating layer
patterns
Prior art date
Application number
KR1020190114592A
Other languages
English (en)
Inventor
양성진
박현식
유춘기
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190114592A priority Critical patent/KR20210033568A/ko
Priority to US17/017,570 priority patent/US11637154B2/en
Priority to CN202010972330.2A priority patent/CN112527141A/zh
Publication of KR20210033568A publication Critical patent/KR20210033568A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H01L27/323—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • H01L27/3276—
    • H01L51/5203—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate

Abstract

일 실시예에 따른 표시장치는 표시패널, 및 상기 표시패널 위에 배치되고, 액티브 영역 및 상기 액티브 영역에 인접한 주변 영역을 포함하는 입력감지유닛을 포함하고, 상기 입력감지유닛은 적어도 상기 주변 영역에 배치되는 제1 도전층, 상기 제1 도전층 상에 배치되고, 상기 제1 도전층의 적어도 일부를 노출시키는 제1 절연층, 상기 제1 절연층 상에 배치되고, 감지패턴들을 포함하는 제2 도전층, 및 상기 제2 도전층 상에 배치되고, 유기물을 포함하는 제2 절연층을 포함하여, 표시장치의 제조공정이 간소화되고 제조비용이 절감될 수 있다.

Description

표시장치 및 이의 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD OF THE SAME}
본 발명은 표시장치, 및 이의 제조 방법에 관한 발명이다. 보다 상세하게는, 공정이 간소화되고 제조비용이 절감된 표시장치, 및 이의 제조 방법에 관한 것이다.
텔레비전, 휴대 전화, 태블릿 컴퓨터, 네비게이션, 게임기 등과 같은 멀티 미디어 장치에 사용되는 다양한 표시장치들이 개발되고 있다. 표시장치들의 입력장치로써 키보드 또는 마우스 등을 포함한다. 또한, 표시장치들은 입력장치로써 터치패널을 구비한다.
본 발명은 공정이 간소화되고 제조비용이 절감된 표시장치를 제공하는 것을 목적으로 한다.
본 발명은 제조비용이 절감된 제조공정을 제공하면서도 절연특성이 우수한 표시장치를 제조할 수 있는 표시장치의 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시 장치는 표시패널, 및 상기 표시패널 위에 배치되고, 액티브 영역 및 상기 액티브 영역에 인접한 주변 영역을 포함하는 입력감지유닛을 포함한다. 상기 입력감지유닛은 적어도 상기 주변 영역에 배치되는 제1 도전층, 상기 제1 도전층 상에 배치되고, 상기 제1 도전층의 적어도 일부를 노출시키는 제1 절연층, 상기 제1 절연층 상에 배치되고, 복수의 감지패턴들을 포함하는 제2 도전층, 및 상기 제2 도전층 상에 배치되고, 유기물을 포함하는 제2 절연층을 포함한다.
상기 유기물은 폴리에스터(polyester)를 포함할 수 있다.
상기 복수의 감지패턴들은 상기 액티브 영역에 중첩한 복수의 제1 감지패턴들 및 평면상에서 상기 제1 감지패턴들과 이격된 복수의 제2 감지패턴들을 포함할 수 있다. 상기 제2 도전층은 상기 제1 감지패턴들 중 이웃한 두 개의 제1 감지패턴들을 연결하는 복수의 제1 연결 패턴들을 더 포함하고, 상기 제1 도전층은 상기 제2 감지패턴들 중 이웃한 두 개의 제2 감지패턴들을 연결하는 복수의 제2 연결 패턴들을 포함할 수 있다.
상기 제1 도전층은 상기 주변 영역에 배치되는 복수의 감지 라인들, 및 상기 복수의 감지 라인들 각각에 연결된 복수의 패드들을 포함할 수 있다.
상기 제2 도전층은 상기 복수의 패드들 각각에 연결되는 복수의 보조 패드들을 더 포함할 수 있다.
상기 제1 절연층은 상기 액티브 영역에 정의되고, 상기 복수의 제2 연결 패턴들 및 상기 제2 감지패턴들 각각을 연결하는 제1 콘택홀, 및 상기 주변 영역에 정의되고, 상기 복수의 패드들 및 상기 복수의 보조 패드들 각각을 연결하는 제2 콘택홀을 포함할 수 있다.
상기 제2 절연층은 상기 복수의 감지패턴들 및 상기 복수의 감지 라인들을 커버할 수 있다.
상기 제2 절연층은 상기 복수의 보조 패드들을 노출시키는 개구부가 정의될 수 있다.
상기 제2 도전층은 투명 전도성 산화물을 포함할 수 있다.
상기 제1 도전층은 금속 물질을 포함할 수 있다.
상기 표시패널은, 표시기판, 상기 표시기판 상에 배치된 표시소자층, 및 상기 표시소자층을 밀봉하는 봉지층을 포함할 수 있다. 상기 제1 도전층은 상기 봉지층 상에 배치될 수 있다.
상기 봉지층은 봉지기판으로 제공될 수 있다. 상기 표시패널은 상기 봉지기판 및 상기 표시기판을 연결하는 결합 부재를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 표시장치의 제조방법은 표시패널을 준비하는 단계, 및 상기 표시패널 상에 입력감지유닛을 형성하는 단계를 포함한다. 상기 입력감지유닛을 형성하는 단계는 베이스면을 제공하는 베이스부재를 형성하는 단계, 상기 베이스부재 상에 제1 도전층을 형성하는 단계, 상기 제1 도전층 상에 상기 제1 도전층의 적어도 일부를 노출시키도록 제1 절연층을 형성하는 단계, 상기 제1 절연층 상에 투명 전도성 산화물을 증착하여 제2 도전층을 형성하는 단계, 상기 베이스부재에 포함된 베이스물질을 경화하는 단계, 및 상기 제2 도전층 상에 유기물을 통해 제2 절연층을 형성하는 단계를 포함한다.
상기 제2 절연층을 형성하는 단계는 스크린 프린팅 공법을 통해 상기 유기물을 코팅하는 것일 수 있다.
상기 유기물은 폴리에스터(polyester)를 포함할 수 있다.
상기 제2 도전층은 복수의 감지패턴들을 포함할 수 있다. 상기 복수의 감지패턴들은 복수의 제1 감지패턴들 및 평면상에서 상기 제1 감지패턴들과 이격된 복수의 제2 감지패턴들을 포함할 수 있다. 상기 제2 도전층은 상기 제1 감지패턴들 중 이웃한 두 개의 제1 감지패턴들을 연결하는 복수의 제1 연결 패턴들을 더 포함하고, 상기 제1 도전층은 상기 제2 감지패턴들 중 이웃한 두 개의 제2 감지패턴들을 연결하는 복수의 제2 연결 패턴들을 포함할 수 있다.
상기 제1 도전층은 복수의 감지 라인들, 및 상기 복수의 감지 라인들 각각에 연결된 복수의 패드들을 포함할 수 있다.
상기 제2 도전층은 상기 복수의 패드들 각각에 연결되는 복수의 보조 패드들을 더 포함할 수 있다.
상기 제2 절연층은 상기 복수의 감지패턴들 및 상기 복수의 감지 라인들을 커버하고, 상기 복수의 보조 패드들을 노출시키는 개구부가 정의될 수 있다.
상기 베이스부재는 상기 제1 도전층이 형성되는 베이스면을 제공하는 봉지기판, 및 상기 봉지기판 및 상기 표시패널을 연결하는 결합 부재를 포함하고, 상기 결합 부재는 상기 베이스물질을 포함하고, 상기 유기물을 경화하는 단계에서 상기 결합 부재에 포함된 상기 베이스물질이 경화될 수 있다.
본 발명의 실시예에 따르면, 표시장치의 입력감지유닛 형성 공정이 간소화되어, 제조비용이 절감되면서도, 절연특성이 우수한 표시장치를 제조할 수 있어 표시장치의 신뢰성이 향상될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 결합 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 3a는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 3b는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시패널의 확대된 단면도이다.
도 5a는 본 발명의 일 실시예에 따른 표시패널의 평면도이다.
도 5b는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 6a는 본 발명의 일 실시예에 따른 입력감지유닛의 평면도이다.
도 6b는 본 발명의 다른 실시예에 따른 입력감지유닛의 평면도이다.
도 7은 도 6a에 도시된 AA` 영역을 확대하여 도시한 평면도이다.
도 8a 및 도 8b는 도 7에 도시된 I-I`을 따라 절단한 단면도들이다.
도 9은 도 6a에 도시된 BB 영역을 확대한 확대도이다.
도 10은 도 9에 도시된 II-II’를 따라 절단된 단면도이다.
도 11은 도 6a에 도시된 감지 패드부 중 일부를 확대한 확대도이다.
도 12는 도 11에 도시된 III-III’를 따라 절단된 단면도이다.
도 13a 내지 도 13d는 본 발명의 일 실시예에 따른 입력감지유닛의 구성들을 층 별로 도시한 평면도들이다.
도 14a 내지 도 14c는 본 발명의 일 실시예에 따른 표시장치의 제조 방법 중 일부 단계를 순차적으로 도시한 단면도들이다.
도 15a 내지 도 15c는 본 발명의 일 실시예에 따른 표시장치의 제조 방법 중 일부 단계를 순차적으로 도시한 단면도들이다.
도 16은 본 발명의 일 실시예에 따른 표시장치의 제조 방법 중 일부 단계를 도시한 단면도이다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다. 본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합 된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 결합 사시도이다. 도 2는 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 1 및 도 2를 참조하면, 표시 장치(EA)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 표시 장치(EA)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 표시 장치(EA)는 텔레비전, 모니터, 또는 외부 광고판과 같은 대형 전자장치를 비롯하여, 퍼스널 컴퓨터, 노트북 컴퓨터, 개인 디지털 단말기, 자동차 내비게이션 유닛, 게임기, 휴대용 전자 기기, 및 카메라와 같은 중소형 전자 장치 등에 사용될 수도 있다. 또한, 이것들은 단지 실시예로서 제시된 것들로서, 본 발명의 개념에서 벗어나지 않은 이상 다른 전자 기기에도 채용될 수 있음은 물론이다. 본 실시예에서, 표시 장치(EA)는 스마트 폰으로 예시적으로 도시되었다.
표시장치(EA)는 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 표시면(FS)에 제3 방향(DR3)을 향해 영상(IM)을 표시할 수 있다. 영상(IM)은 동적인 영상은 물론 정지 영상을 포함할 수 있다. 도 1에서 영상(IM)의 일 예로 시계창 및 아이콘들이 도시되었다. 영상(IM)이 표시되는 표시면(FS)은 표시 장치(EA)의 전면(front surface)과 대응될 수 있으며, 윈도우 패널(WP)의 전면과 대응될 수 있다.
본 실시예에서는 영상(IM)이 표시되는 방향을 기준으로 각 부재들의 전면(또는 전면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향되고, 전면과 배면 각각의 법선 방향은 제3 방향(DR3)과 평행할 수 있다. 한편, 제1 내지 제3 방향들(DR1, DR3, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향들(DR1, DR2, DR3)이 각각 지시하는 방향으로 동일한 도면 부호를 참조한다. 본 명세서에서 "평면 상에서"는 제3 방향(DR3)에서 보았을 때를 의미할 수 있다.
표시장치(EA)는 윈도우 패널(WP), 반사 방지 패널(RPP), 표시 모듈(DM), 및 하우징(HU)을 포함할 수 있다. 본 실시예에서, 윈도우 패널(WP)과 하우징(HU)은 결합되어 표시 장치(EA)의 외관을 구성한다.
윈도우 패널(WP)는 광학적으로 투명한 절연 물질을 포함할 수 있다. 예를 들어, 윈도우 패널(WP)은 유리 또는 플라스틱을 포함할 수 있다. 윈도우 패널(WP)은 다층구조 또는 단층구조를 가질 수 있다. 예를 들어, 윈도우 패널(WP)은 접착제로 결합된 복수 개의 플라스틱 필름을 포함하거나, 접착제로 결합된 유리 기판과 플라스틱 필름을 포함할 수 있다.
윈도우 패널(WP)의 전면(FS)은 상술한 바와 같이, 표시 장치(EA)의 전면을 정의한다. 투과 영역(TA)은 광학적으로 투명한 영역일 수 있다. 예를 들어, 투과 영역(TA)은 약 90% 이상의 가시광선 투과율을 가진 영역일 수 있다.
베젤 영역(BZA)은 투과 영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 베젤 영역(BZA)은 투과 영역(TA)의 형상을 정의한다. 베젤 영역(BZA)은 투과 영역(TA)에 인접하며, 투과 영역(TA)을 에워쌀 수 있다.
베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 베젤 영역(BZA)은 표시 모듈(DM)의 주변 영역(NAA)을 커버하여 주변 영역(NAA)이 외부에서 시인되는 것을 차단할 수 있다. 한편, 이는 예시적으로 도시된 것이고, 본 발명의 일 실시예에 따른 윈도우 패널(WP)에 있어서, 베젤 영역(BZA)은 생략될 수도 있다.
반사 방지 패널(RPP)은 윈도우 패널(WP) 아래에 배치될 수 있다. 반사 방지 패널(RPP)은 윈도우 패널(WP)의 상측으로부터 입사되는 외부광의 반사율을 감소시킨다. 본 발명의 일 실시예에서, 반사 방지 패널(RPP)은 생략될 수도 있으며, 표시 모듈(DM)에 포함되는 구성일 수도 있다.
표시 모듈(DM)은 영상(IM)을 표시하고 외부 입력(TC)을 감지할 수 있다. 외부 입력(TC)은 표시 모듈(DM)의 외부에서 제공되는 다양한 형태의 입력들을 포함할 수 있다. 외부 입력(TC)은 외부에서 인가되는 입력은 다양한 형태로 제공될 수 있다.
예를 들어, 외부 입력(TC)은 사용자의 손 등 신체의 일부에 의한 접촉은 물론 표시 모듈(DM)과 근접하거나, 소정의 거리로 인접하여 인가되는 외부 입력(예를 들어, 호버링)을 포함할 수 있다. 또한, 힘, 압력, 광 등 다양한 형태를 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다. 도 1에서는 외부 입력(TC)의 일 예로 사용자의 손을 표시하였다.
표시 모듈(DM)은 액티브 영역(AA) 및 주변 영역(NAA)을 포함하는 전면(IS)을 포함한다. 액티브 영역(AA)은 전기적 신호에 따라 활성화되는 영역일 수 있다.
본 실시예에서, 액티브 영역(AA)은 영상(IM)이 표시되는 영역이며, 동시에 외부 입력이 감지되는 영역일 수 있다. 투과 영역(TA)은 적어도 액티브 영역(AA)과 중첩한다. 예를 들어, 투과 영역(TA)은 액티브 영역(AA)의 전면 또는 적어도 일부와 중첩한다. 이에 따라, 사용자는 투과 영역(TA)을 통해 영상(IM)을 시인하거나, 외부 입력을 제공할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 액티브 영역(AA) 내에서 영상(IM)이 표시되는 영역과 외부 입력이 감지되는 영역이 서로 분리될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
주변 영역(NAA)은 베젤 영역(BZA)에 의해 커버되는 영역일 수 있다. 주변 영역(NAA)은 액티브 영역(AA)에 인접한다. 주변 영역(NAA)은 액티브 영역(AA)을 에워쌀 수 있다. 주변 영역(NAA)에는 액티브 영역(AA)을 구동하기 위한 구동 회로나 구동 배선 등이 배치될 수 있다.
표시 모듈(DM)은 표시패널(DP), 입력감지유닛(ISL), 및 구동 회로(DC)를 포함한다.
표시패널(DP)은 실질적으로 영상(IM)을 생성하는 구성일 수 있다. 표시패널(DP)이 생성하는 영상(IM)은 투과 영역(TA)을 통해 외부에서 사용자에게 시인된다.
입력감지유닛(ISL)은 외부에서 인가되는 외부 입력을 감지한다. 상술한 바와 같이, 입력감지유닛(ISL)은 윈도우 패널(WP)에 제공되는 외부 입력을 감지할 수 있다.
구동 회로(DC)는 표시패널(DP) 및 입력감지유닛(ISL)과 전기적으로 연결된다. 구동 회로(DC)는 메인 회로 기판(MB), 제1 회로 기판(CF1), 및 제2 회로 기판(CF2)을 포함한다.
제1 회로 기판(CF1)은 표시패널(DP)과 전기적으로 연결된다. 제1 회로 기판(CF1)은 표시패널(DP)과 메인 회로 기판(MB)을 연결할 수 있다. 본 실시예에서, 제1 회로 기판(CF1)은 연성 회로 필름으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 제1 회로 기판(CF1)은 메인 회로 기판(MB)과 연결되지 않을 수도 있고, 제1 회로 기판(CF1)은 리지드한 기판일 수도 있다.
제1 회로 기판(CF1)은 주변 영역(NAA)에 배치된 표시패널(DP)의 패드들(표시 패드들)에 접속될 수 있다. 제1 회로 기판(CF1)은 표시패널(DP)을 구동하기 위한 전기적 신호를 표시패널(DP)에 제공한다. 전기적 신호는 제1 회로 기판(CF1)에서 생성되거나 메인 회로 기판(MB)에서 생성된 것일 수 있다.
제2 회로 기판(CF2)은 입력감지유닛(ISL)과 전기적으로 연결된다. 제2 회로 기판(CF2)은 입력감지유닛(ISL)과 메인 회로 기판(MB)을 연결할 수 있다. 본 실시예에서, 제2 회로 기판(CF2)은 연성 회로 필름으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 제2 회로 기판(CF2)은 메인 회로 기판(MB)과 연결되지 않을 수도 있고, 제2 회로 기판(CF2)은 리지드한 기판일 수도 있다.
제2 회로 기판(CF2)은 주변 영역(NAA)에 배치된 입력감지유닛(ISL)의 패드들(감지 패드들)에 접속될 수 있다. 제2 회로 기판(CF2)은 입력감지유닛(ISL)을 구동하기 위한 전기적 신호를 입력감지유닛(ISL)에 제공한다. 전기적 신호는 제2 회로 기판(CF2)에서 생성되거나 메인 회로 기판(MB)에서 생성된 것일 수 있다.
메인 회로 기판(MB)은 표시 모듈(DM)을 구동하기 위한 각종 구동 회로나 전원 공급을 위한 커넥터 등을 포함할 수 있다. 제1 회로 기판(CF1)과 제2 회로 기판(CF2)은 각각 메인 회로 기판(MB)에 접속될 수 있다. 본 발명에 따르면, 하나의 메인 회로 기판(MB)을 통해 표시 모듈(DM)을 용이하게 제어할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 표시 모듈(DM)에 있어서, 표시패널(DP)과 입력감지유닛(ISL)은 서로 다른 메인 회로 기판에 연결될 수도 있고, 제1 회로 기판(CF1)과 제2 회로 기판(CF2) 중 어느 하나는 메인 회로 기판(MB)에 연결되지 않을 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
하우징(HU)은 윈도우 패널(WP)과 결합된다. 하우징(HU)은 윈도우 패널(WP)과 결합되어 소정의 내부 공간을 제공한다. 표시 모듈(DM)은 내부 공간에 수용될 수 있다.
하우징(HU)은 상대적으로 높은 강성을 가진 물질을 포함할 수 있다. 예를 들어, 하우징(HU)은 유리, 플라스틱, 또는 금속을 포함하거나, 이들의 조합으로 구성된 복수 개의 프레임 및/또는 플레이트를 포함할 수 있다. 하우징(HU)은 내부 공간에 수용된 표시 장치(EA)의 구성들을 외부 충격으로부터 안정적으로 보호할 수 있다.
도 3a는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 3a를 참조하면, 표시 모듈(DM)은 표시패널(DP), 입력감지유닛(ISL), 및 결합 부재(SLM)을 포함할 수 있다.
본 발명의 일 실시예에 따른 표시패널(DP)은 발광형 표시패널일 수 있고, 특별히 제한되지 않는다. 예컨대, 표시패널(DP)은 유기발광 표시패널 또는 퀀텀닷 발광 표시패널일 수 있다.
표시패널(DP)은 제1 기판(BS1), 표시 회로층(ML-D), 및 발광층(EML)을 포함할 수 있다. 입력감지유닛(ISL)은 제2 기판(BS2) 및 감지 회로층(ML-T)을 포함할 수 있다.
제1 기판(BS1) 및 제2 기판(BS2) 각각은 실리콘 기판, 플라스틱 기판, 유리 기판, 절연 필름, 또는 복수의 절연층들을 포함하는 적층 구조체일 수 있다. 제1 기판(BS1)은 회로층 및 표시층 등이 배치되는 표시 기판일 수 있다.
표시 회로층(ML-D)은 제1 기판(BS1) 위에 배치될 수 있다. 표시 회로층(ML-D)은 복수의 절연층들, 복수의 도전층들 및 반도체층을 포함할 수 있다. 표시 회로층(ML-D)의 복수의 도전층들은 신호 배선들 또는 화소의 제어 회로를 구성할 수 있다.
발광층(EML)은 표시 회로층(ML-D) 위에 배치될 수 있다. 발광층(EML)은 광을 발생하거나, 광의 투과율을 제어하는 층일 수 있다. 예를 들어, 유기발광 표시패널의 발광층(EML)은 유기발광물질을 포함할 수 있다. 퀀텀닷 발광 표시패널의 발광층(EML)은 퀀텀닷, 및 퀀텀로드 중 적어도 어느 하나를 포함할 수 있다. 액정 표시패널의 발광층(EML)은 액정층을 포함할 수 있다.
제2 기판(BS2)은 발광층(EML) 위에 배치될 수 있다. 제2 기판(BS2)은 표시패널(DP)을 봉지하는 봉지기판일 수 있다. 제2 기판(BS2)과 발광층(EML) 사이에는 소정의 공간이 정의될 수도 있다. 상기 공간은 공기 또는 비활성 기체로 충진될 수 있다. 또한, 본 발명의 일 실시예에서, 상기 공간은 실리콘계 폴리머, 에폭시계 수지 또는 아크릴계 수지 등과 같은 충진재로 충진될 수도 있다. 다만, 이에 제한되지 않고 발광층(EML) 및 제2 기판(BS2) 사이에는 공간이 정의되지 않고, 발광층(EML)과 제2 기판(BS2)이 서로 접할수도 있다.
감지 회로층(ML-T)은 제2 기판(BS2) 위에 배치될 수 있다. 감지 회로층(ML-T)은 복수의 절연층들 및 복수의 도전층들을 포함할 수 있다. 복수의 도전층들은 외부의 입력을 감지하는 감지 전극, 감지 전극과 연결된 감지 라인, 및 감지 라인과 연결된 감지 패드를 구성할 수 있다.
제1 기판(BS1)과 제2 기판(BS2) 사이에는 결합 부재(SLM)가 배치될 수 있다. 결합 부재(SLM)는 제1 기판(BS1)과 제2 기판(BS2)을 결합할 수 있다. 결합 부재(SLM)는 광 경화성 수지 또는 광 가소성 수지와 같은 유기물을 포함하거나, 프릿 실(frit seal)과 같은 무기물을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 3b는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 3b를 참조하면, 표시 모듈(DM-1)은 표시패널(DP-1), 입력감지유닛(ISL-1)을 포함할 수 있다. 입력감지유닛(ISL-1)은 입력감지층으로 지칭될 수도 있다.
표시패널(DP)은 제1 기판(BS1), 표시 회로층(ML-D), 발광층(EML), 및 박막 봉지층(TFL)을 포함할 수 있다. 입력감지유닛(ISL-1)은 베이스층(TFL) 및 감지 회로층(ML-T)을 포함할 수 있다. 박막 봉지층(TFL)과 베이스층(TFL)은 동일한 구성일 수 있다.
본 발명의 일 실시예에 따르면, 표시패널(DP-1)과 입력감지유닛(ISL-1)은 연속 공정으로 형성될 수 있다. 즉, 감지 회로층(ML-T)은 박막 봉지층(TFL) 위에 직접 형성될 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시패널의 확대된 단면도이다.
도 4를 참조하면, 표시패널(DP)은 복수 개의 절연층들 및 반도체 패턴, 도전 패턴, 신호 라인 등을 포함할 수 있다. 코팅, 증착 등의 방식으로 의해 절연층, 반도체층 및 도전층을 형성한다. 이후, 포토리소그래피의 방식으로 절연층, 반도체층 및 도전층을 선택적으로 패터닝할 수 있다. 이러한 방식으로 회로 소자층(DP-CL) 및 표시 소자층(DP-OLED)에 포함된 반도체 패턴, 도전 패턴, 신호 라인 등을 형성한다.
베이스층(BL)은 합성수지 필름을 포함할 수 있다. 합성수지층은 열 경화성 수지를 포함할 수 있다. 베이스층(BL)은 다층구조를 가질 수 있다. 예컨대 베이스층(BL)은 합성수지층, 접착층, 및 합성수지층의 3층 구조를 가질 수도 있다. 특히, 합성수지층은 폴리이미드계 수지층일 수 있고, 그 재료는 특별히 제한되지 않는다. 합성수지층은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다. 그밖에 베이스층은 유리 기판, 금속 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.
베이스층(BL)의 상면에 적어도 하나의 무기층을 형성한다. 무기층은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다. 무기층은 다층으로 형성될 수 있다. 다층의 무기층들은 배리어층 및/또는 버퍼층을 구성할 수 있다. 본 실시예에서 표시패널(DP)은 버퍼층(BFL)을 포함하는 것으로 도시되었다.
버퍼층(BFL)은 베이스층(BL)과 반도체 패턴 사이의 결합력을 향상시킨다. 버퍼층(BFL)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함할 수 있다. 실리콘옥사이드층과 실리콘나이트라이드층은 교번하게 적층될 수 있다.
버퍼층(BFL) 상에 반도체 패턴이 배치된다. 반도체 패턴은 폴리실리콘을 포함할 수 있다. 그러나 이에 제한되지 않고, 반도체 패턴은 비정질실리콘 또는 금속 산화물을 포함할 수도 있다.
도 4는 일부의 반도체 패턴을 도시한 것일 뿐이고, 평면 상에서 화소(PX)의 다른 영역에 반도체 패턴이 더 배치될 수 있다. 반도체 패턴은 화소들(PX)에 걸쳐 특정한 규칙으로 배열될 수 있다. 반도체 패턴은 도핑 여부에 따라 전기적 성질이 다르다. 반도체 패턴은 도핑영역과 비-도핑영역을 포함할 수 있다. 도핑영역은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. P타입의 트랜지스터는 P형 도판트로 도핑된 도핑영역을 포함한다.
도핑영역은 전도성이 비-도핑영역보다 크고, 실질적으로 전극 또는 신호 라인의 역할을 갖는다. 비-도핑영역이 실질적으로 트랜지스터의 액티브(또는 채널)에 해당한다. 다시 말해, 반도체 패턴의 일부분은 트랜지스터의 액티브일수 있고, 다른 일부분은 트랜지스터의 소스 또는 드레인일 수 있고, 또 다른 일부분은 연결전극 또는 연결 신호라인일 수 있다.
도 4에 도시된 것과 같이, 제1 트랜지스터(T1)의 소스(S1), 액티브(A1), 드레인(D1)이 반도체 패턴으로부터 형성되고, 제2 트랜지스터(T2)의 소스(S2), 액티브(A2), 드레인(D2)이 반도체 패턴으로부터 형성된다. 소스(S1, S2) 및 드레인(D1, D2)은 단면 상에서 액티브(A1, A2)로부터 서로 반대 방향으로 연장된다. 도 4에는 반도체 패턴으로부터 형성된 연결 신호 라인(SCL)의 일부분을 도시하였다. 별도로 도시하지 않았으나, 연결 신호 라인(SCL)은 평면 상에서 제2 트랜지스터(T2)의 드레인(D2)에 연결될 수 있다.
버퍼층(BFL) 상에 제1 절연층(10)이 배치된다. 제1 절연층(10)은 복수 개의 화소들(PX, 도 4a 및 도 4b 참조)에 공통으로 중첩하며, 반도체 패턴을 커버한다. 제1 절연층(10)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(10)은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서 제1 절연층(10)은 단층의 실리콘옥사이드층일 수 있다. 제1 절연층(10)뿐만 아니라 후술하는 회로 소자층(DP-CL)의 절연층은 무기층 및/또는 유기층일 있으며, 단층 또는 다층 구조를 가질 수 있다. 무기층은 상술한 물질 중 적어도 하나를 포함할 수 있다.
제1 절연층(10) 상에 게이트(G1, G2)가 배치된다. 게이트(G1, G2)는 금속패턴의 일부일 수 있다. 게이트(G1, G2)는 액티브(A1, A2)에 중첩한다. 반도체 패턴을 도핑하는 공정에서 게이트(G1, G2)는 마스크와 같다.
제1 절연층(10) 상에 게이트(G1, G2)를 커버하는 제2 절연층(20)이 배치된다. 제2 절연층(20)은 화소들(PX, 도 4a 및 도 4b 참조)에 공통으로 중첩한다. 제2 절연층(20)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 본 실시예에서 제2 절연층(20)은 단층의 실리콘옥사이드층일 수 있다.
제2 절연층(20) 상에 상부전극(UE)이 배치될 수 있다. 상부전극(UE)은 제2 트랜지스터(T2)의 게이트(G2)와 중첩할 수 있다. 상부전극(UE)은 금속 패턴의 일부분일 수 있다. 게이트(G2)의 일부분과 그에 중첩하는 상부전극(UE)은 커패시터(CP, 도 4a 참조)를 정의할 수 있다. 본 발명의 일 실시예에서 상부전극(UE)은 생략될 수도 있다.
제2 절연층(20) 상에 상부전극(UE)을 커버하는 제3 절연층(30)이 배치된다. 본 실시예에서 제3 절연층(30)은 단층의 실리콘옥사이드층일 수 있다. 제3 절연층(30) 상에 제1 연결전극(CNE1)이 배치될 수 있다. 제1 연결전극(CNE1)은 제1 내지 제3 절연층(10 내지 30)을 관통하는 컨택홀(CNT-1)을 통해 연결 신호 라인(SCL)에 접속될 수 있다.
제3 절연층(30) 상에 제1 연결전극(CNE1)을 커버하는 제4 절연층(40)이. 제4 절연층(40)은 단층의 실리콘옥사이드층일 수 있다. 제4 절연층(40) 상에 제5 절연층(50)이 배치된다. 제5 절연층(50)은 유기층일 수 있다. 제5 절연층(50) 상에 제2 연결전극(CNE2)이 배치될 수 있다. 제2 연결전극(CNE2)은 제4 절연층(40) 및 제5 절연층(50)을 관통하는 컨택홀(CNT-2)을 통해 제1 연결전극(CNE1)에 접속될 수 있다.
제5 절연층(50) 상에 제2 연결전극(CNE2)을 커버하는 제6 절연층(60)이 배치된다. 제6 절연층(60)은 유기층일 수 있다. 제6 절연층(60) 상에 제1 전극(AE)이 배치된다. 제1 전극(AE)은 제6 절연층(60)을 관통하는 컨택홀(CNT-3)을 통해 제2 연결전극(CNE2)에 연결된다. 화소 정의막(PDL)에는 개구부(OP)가 정의된다. 화소 정의막(PDL)의 개구부(OP)는 제1 전극(AE)의 적어도 일부분을 노출시킨다.
도 4에 도시된 것과 같이, 표시영역(DP-DA)은 발광영역(PXA)과 발광영역(PXA)에 인접한 비발광영역(NPXA)을 포함할 수 있다. 비발광영역(NPXA)은 발광영역(PXA)을 에워싸을 수 있다. 본 실시예에서 발광영역(PXA)은 개구부(OP)에 의해 노출된 제1 전극(AE)의 일부 영역에 대응하게 정의되었다.
정공 제어층(HCL)은 발광영역(PXA)과 비발광영역(NPXA)에 공통으로 배치될 수 있다. 정공 제어층(HCL)은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다. 정공 제어층(HCL) 상에 발광층(EML)이 배치된다. 발광층(EML)은 개구부(OP)에 대응하는 영역에 배치될 수 있다. 즉, 발광층(EML)은 화소들 각각에 분리되어 형성될 수 있다.
발광층(EML) 상에 전자 제어층(ECL)이 배치된다. 전자 제어층(ECL)은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다. 정공 제어층(HCL)과 전자 제어층(ECL)은 오픈 마스크를 이용하여 복수 개의 화소들에 공통으로 형성될 수 있다. 전자 제어층(ECL) 상에 제2 전극(CE)이 배치된다. 제2 전극(CE)은 일체의 형상을 갖고, 복수 개의 화소들(PX, 도 4a 참조)에 공통적으로 배치된다.
제2 전극(CE) 상에 박막 봉지층(TFL)이 배치된다. 박막 봉지층(TFL)은 복수 개의 박막들을 포함할 수 있다. 박막 봉지층(TFL)은 적어도 하나의 무기봉지층과 유기봉지층을 포함할 수 있다. 예를 들어, 박막 봉지층(TFL)은 두 개의 무기봉지층 사이에 하나의 유기봉지층이 배치된 구조를 포함할 수 있다. 무기봉지층은 수분/산소로부터 표시 소자층(DP-OLED)을 보호하는 층일 수 있다. 무기봉지층은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층 중 어느 하나일 수 있다. 무기봉지층은 티타늄옥사이드층, 또는 알루미늄옥사이드층 중 어느 하나일 수 있다. 유기봉지층은 먼지 입자와 같은 이물질로부터 표시 소자층(DP-OLED)을 보호하는 층일 수 있다. 유기봉지층은 아크릴 계열 유기층을 포함할 수 있다. 도시되지는 않았으나, 박막 봉지층(TFL)과 제2 전극(CE) 사이, 또는 박막 봉지층(TFL) 상에는 캡핑층이 더 배치될 수도 있다.
도 5a는 본 발명의 일 실시예에 따른 표시패널의 평면도이다. 도 5b는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 5a를 참조하면, 표시패널(DP)은 복수의 화소들(PX), 복수의 신호 라인들(GL, DL, PL, EL), 및 복수의 표시 패드들(PDD)을 포함할 수 있다.
표시패널(DP)의 액티브 영역(AA)은 영상이 표시되는 영역이고, 주변 영역(NAA)은 구동 회로나 구동 배선 등이 배치된 영역일 수 있다. 도 4a에서는 표시패널(DP)의 액티브 영역(AA) 및 주변 영역(NAA)이 표시되었다. 액티브 영역(AA)에는 복수의 화소들(PX)이 배치될 수 있다.
복수의 신호 라인들(GL, DL, PL, EL)은 화소들(PX)에 연결되어 화소들(PX)에 전기적 신호들을 전달한다. 표시패널(DP)에 포함되는 신호 라인들 중 스캔 라인(GL), 데이터 라인(DL), 전원 라인(PL), 및 발광제어 라인(EL)을 예시적으로 도시하였다. 다만, 이는 예시적으로 도시한 것이고, 신호 라인들(GL, DL, PL, EL)은 초기화 전압 라인을 더 포함할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 5b를 참조하면, 복수의 화소들 중 하나의 화소(PX)의 신호 회로도를 확대하여 예시적으로 도시하였다. 도 5b에는 i번째 스캔 라인(GLi) 및 i번째 발광제어 라인(ELi)에 연결된 화소(PX)를 예시적으로 도시하였다.
화소(PX)는 발광 소자(EE) 및 화소 회로(CC)를 포함할 수 있다.
화소 회로(CC)는 복수의 트랜지스터들(T1-T7) 및 커패시터(CP)를 포함할 수 있다. 복수의 트랜지스터들(T1-T7)은 LTPS(Low Temperature Polycrystalline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성될 수 있다.
화소 회로(CC)는 데이터 신호에 대응하여 발광 소자(EE)에 흐르는 전류량을 제어한다. 발광 소자(EE)는 화소 회로(CC)로부터 제공되는 전류량에 대응하여 소정의 휘도로 발광할 수 있다. 이를 위하여, 제1 전원(ELVDD)의 레벨은 제2 전원(ELVSS)의 레벨보다 높게 설정될 수 있다. 발광 소자(EE)는 유기발광소자 또는 양자점 발광소자를 포함할 수 있다.
복수의 트랜지스터들(T1-T7) 각각은 입력 전극(또는, 소스 전극), 출력 전극(또는, 드레인 전극), 및 제어 전극(또는, 게이트 전극)을 포함할 수 있다. 본 명세서 내에서 편의상 입력 전극 및 출력 전극 중 어느 하나는 제1 전극으로 지칭되고, 다른 하나는 제2 전극으로 지칭될 수 있다.
제1 트랜지스터(T1)의 제1 전극은 제5 트랜지스터(T5)를 경유하여 제1 전원(ELVDD)에 접속되고, 제1 트랜지스터(T1)의 제2 전극은 제6 트랜지스터(T6)를 경유하여 발광 소자(EE)의 애노드 전극에 접속된다. 제1 트랜지스터(T1)는 본 명세서 내에서 구동 트랜지스터로 지칭될 수 있다.
제1 트랜지스터(T1)는 제1 트랜지스터(T1)의 제어 전극에 인가되는 전압에 대응하여 발광 소자(EE)에 흐르는 전류량을 제어한다.
제2 트랜지스터(T2)는 데이터 라인(DL)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속된다. 그리고, 제2 트랜지스터(T2)의 제어 전극은 i번째 스캔 라인(GLi)에 접속된다. 제2 트랜지스터(T2)는 i번째 스캔 라인(GLi)으로 i번째 스캔 신호가 제공될 때 턴-온되어 데이터 라인(DL)과 제1 트랜지스터(T1)의 제1 전극을 전기적으로 접속시킨다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제2 전극과 제1 트랜지스터(T1)의 제어 전극 사이에 접속된다. 제3 트랜지스터(T3)의 제어 전극은 i번째 스캔 라인(GLi)에 접속된다. 제3 트랜지스터(T3)는 i번째 스캔 라인(GLi)으로 i번째 스캔 신호가 제공될 때 턴-온되어 제1 트랜지스터(T1)의 제2 전극과 제1 트랜지스터(T1)의 제어 전극을 전기적으로 접속시킨다. 따라서, 제3 트랜지스터(T3)가 턴-온될 때 제1 트랜지스터(T1)는 다이오드 형태로 접속된다.
제4 트랜지스터(T4)는 노드(ND)와 초기화 전원생성부(미도시) 사이에 접속된다. 그리고, 제4 트랜지스터(T4)의 제어 전극은 i-1번째 스캔 라인(GLi-1)에 접속된다. 제4 트랜지스터(T4)는 i-1번째 스캔 라인(GLi-1)으로 i-1번째 스캔 신호가 제공될 때 턴-온되어 노드(ND)로 초기화전압(Vint)을 제공한다.
제5 트랜지스터(T5)는 전원 라인(PL)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속된다. 제5 트랜지스터(T5)의 제어 전극은 i번째 발광제어 라인(ELi)에 접속된다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극과 발광 소자(EE)의 애노드전극 사이에 접속된다. 그리고, 제6 트랜지스터(T6)의 제어 전극은 i번째 발광제어 라인(ELi)에 접속된다.
제7 트랜지스터(T7)는 초기화 전원생성부(미도시)와 발광 소자(EE)의 애노드전극 사이에 접속된다. 그리고, 제7 트랜지스터(T7)의 제어 전극은 i+1번째 스캔 라인(GLi+1)에 접속된다. 이와 같은 제7 트랜지스터(T7)는 i+1번째 스캔 라인(GLi+1)으로 i+1번째 스캔 신호가 제공될 때 턴-온되어 초기화전압(Vint)을 발광 소자(EE)의 애노드전극으로 제공한다.
제7 트랜지스터(T7)는 화소(PX)의 블랙 표현 능력을 향상시킬 수 있다. 구체적으로, 제7 트랜지스터(T7)가 턴-온되면 발광 소자(EE)의 기생 커패시터(미도시)가 방전된다. 그러면, 블랙 휘도 구현 시 제1 트랜지스터(T1)로부터의 누설전류에 의하여 발광 소자(EE)가 발광하지 않게 되고, 이에 따라 블랙 표현 능력이 향상될 수 있다.
추가적으로, 도 5b에서는 제7 트랜지스터(T7)의 제어 전극이 i+1번째 스캔 라인(GLi+1)에 접속되는 것으로 도시되었지만, 본 발명이 이에 한정되지는 않는다. 본 발명의 다른 실시예에서, 제7 트랜지스터(T7)의 제어 전극은 i번째 스캔 라인(GLi) 또는 i-1번째 스캔 라인(GLi-1)에 접속될 수 있다.
커패시터(CP)는 전원 라인(PL)과 노드(ND) 사이에 배치된다. 커패시터(CP)는 데이터 신호에 대응되는 전압을 저장한다. 커패시터(CP)에 저장된 전압에 따라 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴-온 될 때 제1 트랜지스터(T1)에 흐르는 전류량이 결정될 수 있다.
본 발명에서 화소(PX)의 등가 회로는 도 5b에 도시된 등가 회로로 한정되지 않는다. 본 발명의 다른 실시예에서 화소(PX)는 발광 소자(EE)를 발광시키기 위한 다양한 형태로 구현될 수 있다. 도 5b에서는 PMOS를 기준으로 도시하였으나, 이에 제한되지 않는다. 본 발명의 다른 실시예에서 화소 회로(CC)는 NMOS로 구성될 수 있다. 본 발명의 또 다른 실시예에서 화소 회로(CC)는 NMOS와 PMOS의 조합에 의해 구성될 수 있다.
다시 도 5a를 참조하면, 전원 패턴(VDD)은 주변 영역(NAA)에 배치된다. 본 실시예에서, 전원 패턴(VDD)은 복수의 전원 라인들(PL)과 접속된다. 이에 따라, 표시패널(DP) 은 전원 패턴(VDD)을 포함함으로써, 복수의 화소들에 동일한 제1 전원 신호를 제공할 수 있다.
표시 패드들(PDD)은 제1 패드(D1) 및 제2 패드(D2)를 포함할 수 있다. 제1 패드(D1)는 복수로 구비되어 데이터 라인들(DL)에 각각 연결될 수 있다. 제2 패드(D2)는 전원 패턴(VDD)에 연결되어 전원 라인(PL)과 전기적으로 연결될 수 있다. 표시패널(DP)은 표시 패드들(PDD)을 통해 외부로부터 제공된 전기적 신호들을 화소들(PX)에 제공할 수 있다. 한편, 표시 패드들(PDD)은 제1 패드(D1) 및 제2 패드(D2) 외에 다른 전기적 신호들을 수신하기 위한 패드들을 더 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 6a는 본 발명의 일 실시예에 따른 입력감지유닛의 평면도이다. 도 6b는 본 발명의 다른 실시예에 따른 입력감지유닛의 평면도이다. 이하에서는 도 3a에 도시된 입력감지유닛(ISL)을 기준으로 설명되나, 도 3b에 도시된 입력감지유닛(ISL-1)에도 이하의 내용이 적용될 수 있다.
도 6a를 참조하면, 입력감지유닛(ISL)은 제2 기판(BS2), 제1 감지 전극(TE1), 제2 감지 전극(TE2), 복수의 감지 라인들(TL1, TL2, TL3), 및 복수의 감지 패드들(PDT)을 포함한다. 제1 감지 전극(TE1), 제2 감지 전극(TE2), 복수의 감지 라인들(TL1, TL2, TL3), 및 복수의 감지 패드들(PDT)은 감지 회로층(ML-T, 도 3a 참조)을 구성할 수 있다.
제2 기판(BS2)에는 액티브 영역(AA-I) 및 주변 영역(NAA-I)이 정의될 수 있다. 주변 영역(NAA-I)은 액티브 영역(AA-I)을 에워쌀 수 있다.
제1 감지 전극(TE1) 및 제2 감지 전극(TE2)은 액티브 영역(AA-I) 위에 배치될 수 있다. 입력감지유닛(ISL)은 제1 감지 전극(TE1) 및 제2 감지 전극(TE2) 사이의 정전 용량의 변화를 통해 외부 입력에 대한 정보를 얻을 수 있다.
제1 감지 전극(TE1)은 제1 감지패턴들(SP1) 및 제1 연결 패턴들(BP1)을 포함할 수 있다. 적어도 하나의 제1 연결 패턴(BP1)은 서로 인접한 두 개의 제1 감지패턴들(SP1)에 연결될 수 있다. 제2 감지 전극(TE2)은 제2 감지패턴들(SP2) 및 제2 연결 패턴들(BP2)을 포함할 수 있다. 적어도 하나의 제2 연결 패턴(BP2)은 서로 인접한 두 개의 제2 감지패턴들(SP2)에 연결될 수 있다. 도시하지는 않았으나, 제1 감지패턴들(SP1) 및 제2 감지패턴들(SP2) 사이에는 더미 패턴들이 배치될 수 있다.
감지 라인들(TL1, TL2, TL3)은 주변 영역(NAA-I)에 배치된다. 감지 라인들(TL1, TL2, TL3)은 제1 감지 라인(TL1), 제2 감지 라인(TL2), 및 제3 감지 라인(TL3)을 포함할 수 있다.
제1 감지 라인(TL1)은 제1 감지 전극(TE1)에 연결된다. 제2 감지 라인(TL2)은 제2 감지 전극(TE2)의 일 단에 연결된다. 제3 감지 라인(TL3)은 제2 감지 전극(TE2)의 타 단에 각각 연결된다. 제2 감지 전극(TE2)의 타 단은 제2 감지 전극(TE2)의 일 단과 대향된 부분일 수 있다.
본 발명에 따르면, 제2 감지 전극(TE2)은 제2 감지 라인(TL2) 및 제3 감지 라인(TL3)에 연결될 수 있다. 이에 따라, 제1 감지 전극(TE1)에 비해 상대적으로 긴 길이를 가진 제2 감지 전극(TE2)에 대하여 영역에 따른 감도를 균일하게 유지시킬 수 있다. 한편, 이는 예시적으로 도시한 것이고, 제3 감지 라인(TL3)은 생략될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
감지 패드들(PDT)은 주변 영역(NAA-I)에 배치된다. 감지 패드들(PDT)은 제1 감지 패드(TP1), 제2 감지 패드(TP2), 및 제3 감지 패드(TP3)를 포함할 수 있다. 제1 감지 패드(TP1)는 제1 감지 라인(TL1)에 연결되어 제1 감지 전극(TE1)과 전기적으로 연결된다. 제2 감지 패드(TP2)는 제2 감지 라인(TL2)에 연결되고, 제3 감지 패드(TP3)는 제3 감지 라인(TL3)에 연결된다. 따라서, 제2 감지 패드(TP2) 및 제3 감지 패드(TP3)는 제2 감지 전극(TE2)과 전기적으로 연결된다.
제1 감지 라인(TL1)의 제1 폭은 제1 감지 패드(TP1)의 제2 폭보다 작을 수 있고, 제2 감지 라인(TL2)의 제1 폭은 제2 감지 패드(TP2)의 제2 폭보다 작을 수 있고, 제3 감지 라인(TL3)의 제1 폭은 제3 감지 패드(TP3)의 제2 폭보다 작을 수 있다.
도 6b를 참조하면, 제3 감지 라인들(TL3)은 제2 감지 라인들(TL2)에 각각 접속될 수 있다. 본 실시예에 따른 입력감지유닛(ISL')은 복수의 컨택부들(CT-T)을 포함할 수 있다. 제3 감지 라인들(TL3)은 컨택부들(CT-T)을 통해 제2 감지 라인들(TL2) 중 대응되는 제2 감지 라인들과 전기적으로 연결된다. 이에 따라, 제3 감지 라인들(TL3)은 제2 감지 라인들(TL2)과 실질적으로 동일한 전기적 신호들을 각각 전달한다. 제3 감지 라인들(TL3)은 복수의 브릿지 패턴들(BP-T)을 통해 제2 감지 라인들(TL2)에 연결된다. 브릿지 패턴들(BP-T)은 제1 방향(DR1)을 따라 배열되고 각각 제2 방향(DR2)을 따라 연장된다. 브릿지 패턴들(BP-T)은 제3 감지 라인들(TL3)과 절연 교차한다. 브릿지 패턴들(BP-T)은 제3 감지 라인들(TL3)과 평면상에서 중첩한다.
도 7은 도 6a에 도시된 AA` 영역을 확대하여 도시한 평면도이다. 도 8a 및 도 8b는 도 7에 도시된 I-I`을 따라 절단한 단면도들이다. 도 8a는 도 3a에 도시된 표시 모듈(DM)을 기준으로 도시된 단면도이다. 도 8b는 도 3b에 도시된 표시 모듈(DM-1)을 기준으로 도시된 단면도이다.
도 3a, 도 7 및 도 8a를 참조하면, 감지 회로층(ML-T)은 제2 기판(BS2) 위에 배치될 수 있다. 감지 회로층(ML-T)은 제1 도전층(BML), 제1 도전층(BML) 위에 배치된 제1 절연층(IL1), 제1 절연층(IL1) 위에 배치된 제2 도전층(UML), 및 제2 도전층(UML) 위에 배치된 제2 절연층(OL)을 포함할 수 있다. 도 3b, 및 도 8b를 참조하면, 감지 회로층(ML-T)은 박막 봉지층(TFL) 상에 배치될 수 있다. 감지 회로층(ML-T)과 박막 봉지층(TFL) 사이에는 중간 절연층(IL-S)이 더 배치될 수도 있다. 일 실시예에서, 중간 절연층(IL-S)은 생략될 수도 있다.
제1 도전층(BML)은 불투명한 도전 물질을 포함하는 층일 수 있다. 예를 들어, 제1 도전층(BML)은 금속 물질을 포함할 수 있고, 예를 들어, 몰리브덴, 은, 티타늄, 구리, 알루미늄, 또는 이들의 합금을 포함할 수 있다. 상기 합금은 예를 들어 몰리브덴 나이오븀일 수 있다.
제1 도전층(BML)은 제2 연결 패턴들(BP2)을 포함할 수 있다. 본 발명의 일 실시예에서, 두 개의 제2 감지패턴들(SP2)을 연결하기 위해 4 개의 제2 연결 패턴들(BP2)이 배치된 것을 예시적으로 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 제2 연결 패턴들(BP2) 각각은 하나의 제2 감지 패턴(SP2)과 섬 패턴(ILP)과 연결될 수 있다. 서로 이격된 두 개의 제2 감지패턴들(SP2)은 제2 연결 패턴들(BP2)과 섬 패턴(ILP)을 통해 서로 전기적으로 연결될 수 있다.
제1 절연층(IL1)은 제1 도전층(BML) 상에 배치되고, 제1 도전층(BML)을 커버할 수 있다. 제1 절연층(IL1)은 무기물질을 포함할 수 있다. 상기 무기물질은 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시 나이트라이드, 티타늄옥사이드, 및 알루미늄옥사이드 중 적어도 어느 하나를 포함할 수 있다.
제2 도전층(UML)은 투명한 도전 물질을 포함하는 층일 수 있다. 본 명세서 내에서 투명하다는 것은 광의 투과율이 소정의 기준 이상인 것을 의미할 수 있다. 예를 들어, 상기 소정의 기준은 90%일 수 있으나, 본 발명이 이에 제한되는 것은 아니다. 제2 도전층(UML)은 투명 전도성 산화물(transparent conductive oxide)을 포함할 수 있고, 예를 들어, 인듐 주석 산화물(ITO), 인듐아연 산화물(IZO), 인듐갈륨 산화물(IGO), 인듐아연갈륨 산화물(IGZO), 및 이들의 혼합물/화합물 중 적어도 어느 하나를 포함할 수 있다. 하지만, 본 발명이 이에 제한되는 것은 아니다.
제2 도전층(UML)은 제1 감지패턴들(SP1), 제1 연결 패턴들(BP1), 및 제2 감지패턴들(SP2)을 포함할 수 있다. 또한, 제2 도전층(UML)은 섬 패턴(ILP)을 더 포함할 수도 있다. 섬 패턴(ILP)은 제1 감지패턴들(SP1) 및 제1 연결 패턴들(BP1)과 절연되며, 제2 감지패턴들(SP2)과 전기적으로 연결될 수 있다.
제2 절연층(OL)은 제2 도전층(UML) 상에 배치되고, 제2 도전층(UML)을 커버할 수 있다. 제2 도전층(UML)은 제2 도전층(UML)의 적어도 일부를 커버할 수 있다.
제2 절연층(OL)은 유기물을 포함할 수 있다. 제2 절연층(OL)은 고분자 물질을 포함할 수 있다. 일 실시예에서, 제2 절연층(OL)은 폴리에스터(polyester)를 포함할 수 있다. 제2 절연층(OL)은 스크린 프린팅(Screen Printing) 공정을 통해 폴리에스터를 제2 도전층(UML) 상에 프린트하여 형성되는 것일 수 있다. 제2 절연층(OL)은 미경화된 폴리에스터를 포함될 수 있다.
도 9은 도 6a에 도시된 BB 영역을 확대한 확대도이다. 도 10은 도 9에 도시된 II-II’를 따라 절단된 단면도이다.
도 9 및 도 10에서는 도 6를 통해 설명된 복수의 감지 라인들(TL1, TL2, TL3) 중 제2 감지패턴들(SP2)에 연결된 제2 감지 라인들(TL2) 중 일부가 예시적으로 도시되었다. 이하, 본 발명에 따르면, 제2 감지 라인들(TL2) 중 제1 내지 제4 서브 감지 라인들(TL2a, TL2b, TL2c, TL2d)이 설명된다. 또한, 도시되지 않았지만, 이후 설명될 제1 내지 제4 서브 감지 라인들(TL2a, TL2b, TL2c, TL2d)의 구조는 나머지 감지 라인들에 동일하게 적용될 수 있다.
앞서 상술된 바와 같이, 제1 내지 제4 서브 감지 라인들(TL2a, TL2b, TL2c, TL2d)은 제1 감지패턴들(SP1) 각각에 구동 신호들을 각각 전달할 수 있다. 일 실시예에서, 제1 내지 제4 서브 감지 라인들(TL2a, TL2b, TL2c, TL2d)은 제1 도전층에 포함되고, 제1 감지패턴들(SP1) 중 어느 하나와 제1 서브 감지 라인(TL2a)가 연결될 수 있다. 일 실시예에서, 제1 감지 패턴(SP1)은 제1 절연층(IL1) 상에 배치되고, 제1 절연층(IL1)에 정의된 콘택홀을 통해 제1 서브 감지 라인(TL2a)과 연결될 수 있다. 제1 감지패턴들(SP1) 및 제1 내지 제4 서브 감지 라인들(TL2a, TL2b, TL2c, TL2d) 상에는 제2 절연층(OL)이 배치되고, 제2 절연층(OL)은 제1 감지패턴들(SP1) 및 제1 내지 제4 서브 감지 라인들(TL2a, TL2b, TL2c, TL2d)을 커버할 수 있다.
도 11은 도 6a에 도시된 감지 패드부 중 일부를 확대한 확대도이다. 도 12는 도 11에 도시된 III-III'를 따라 절단된 단면도이다.
도 11 및 도 12를 참조하면, 제1 감지 패드(TP1)는 복수의 제1 서브 감지 패드들(TP1-a, TP1-b, TP1-n)을 포함하고, 제1 서브 감지 패드들(TP1-a, TP1-b, TP1-n) 각각은 복수의 서브 감지 라인들(TL1a, TL1b, TL1n) 각각과 연결될 수 있다.
복수의 제1 서브 감지 패드들(TP1-a, TP1-b) 각각은 복수의 패드들(PD1-a, PD1-b) 및 복수의 보조 패드들(SPD1-a, SPD1-b)을 포함할 수 있다. 복수의 패드들(PD1-a, PD1-b)은 제1 도전층에 포함되고, 복수의 보조 패드들(SPD1-a, SPD1-b)은 제2 도전층에 포함될 수 있다. 복수의 패드들(PD1-a, PD1-b) 및 복수의 보조 패드들(SPD1-a, SPD1-b)은 제1 절연층(IL1)에 정의된 제2 콘택홀(CNT2-1, 도 12b 참조)에 의해 연결될 수 있다.
제1 감지 패드(TP1) 상에는 제2 절연층(OL)이 배치되지 않을 수 있다. 즉, 제2 절연층(OL)은 감지 패드들을 노출시키도록 패터닝되어, 주변 영역(NAA-I) 중 감지 패드들이 배치된 영역에는 배치되지 않도록 패터닝될 수 있다. 감지 패드들 상에서 제2 절연층(OL)이 생략됨에 따라, 제1 절연층(IL1) 상에 배치된 복수의 보조 패드들(SPD1-a, SPD1-b)이 노출될 수 있다.
도 13a 내지 도 13d는 본 발명의 일 실시예에 따른 입력감지유닛의 구성들을 층 별로 도시한 평면도들이다.
도 6 및 도 13a를 참조하면, 일 실시예에 따른 입력감지유닛(ISL)의 제1층(ISL-1)은 제1 도전층을 포함한다. 제1 도전층은 표시패널과 가장 인접하게 배치되는 층일 수 있다. 예를 들어, 제1 도전층은 제2 기판(BS2) 또는 표시패널의 박막 봉지층(TFL, 도 3b 참조) 상에 직접 배치된 패턴들로 구성된 층일 수 있다.
일 실시예에 따른 제1 도전층은 제2 연결 패턴(BP2), 복수의 감지 라인들(TL1, TL2, TL3), 및 복수의 패드들(PD1-a, PD2-a, PD3-a)을 포함할 수 있다. 제1 도전층에 포함된 제2 연결 패턴(BP2), 복수의 감지 라인들(TL1, TL2, TL3), 및 복수의 패드들(PD1-a, PD2-a, PD3-a)은 제2 기판(BS2)이 제공하는 베이스면 상에 도전성 물질을 증착한 후 패터닝 하여 형성될 수 있다. 제1 도전층에 포함된 제2 연결 패턴(BP2), 복수의 감지 라인들(TL1, TL2, TL3), 및 복수의 패드들(PD1-a, PD2-a, PD3-a)은 동일 물질 및 동일 두께를 포함할 수 있다.
제1 도전층에 포함된 제2 연결 패턴(BP2), 복수의 감지 라인들(TL1, TL2, TL3), 및 복수의 패드들(PD1-a, PD2-a, PD3-a)은 금속 물질을 포함할 수 있다. 금속 물질은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 또는 이들의 합금을 포함할 수 있다. 상기 합금은 예를 들어 몰리브덴 나이오븀일 수 있다.
제1 도전층에 포함된 제2 연결 패턴(BP2), 복수의 감지 라인들(TL1, TL2, TL3), 및 복수의 패드들(PD1-a, PD2-a, PD3-a)은 제3 방향(D3)으로 소정의 두께를 가질 수 있다. 예를 들어, 제2 연결 패턴(BP2), 복수의 감지 라인들(TL1, TL2, TL3), 및 복수의 패드들(PD1-a, PD2-a, PD3-a)의 두께는 약 400
Figure pat00001
일 수 있다.
도 6, 도 8 및 도 13b를 참조하면, 일 실시예에 따른 입력감지유닛(ISL)의 제2층(ISL-2)은 제1 절연층(IL1)을 포함한다.
제1 절연층(IL1)은 복수의 컨택홀들(CNT1, CNT2-1, CNT2-2, CNT2-3)이 정의될 수 있다. 복수의 컨택홀들(CNT1, CNT2-1, CNT2-2, CNT2-3)은 제1 절연층(IL1)이 제3 방향(D3)으로 관통되어 형성된 것일 수 있다.
제1 컨택홀들(CNT1)은 액티브 영역(AA-I)에 정의된다. 보다 상세하게는, 제1 컨택홀들(CNT1)은 대응되는 제2 연결 패턴들(BP2, 도 12a 참조)과 중첩할 수 있다. 따라서, 복수의 제2 연결 패턴들(BP2) 각각의 일부는, 제1 컨택홀들(CNT1)에 의해 제1 절연층(IL1)으로부터 노출될 수 있다.
제2 컨택홀들(CNT2-1, CNT2-2, CNT2-3)은 주변 영역(NAA-I)에 정의된다. 보다 상세하게는, 제2 컨택홀들(CNT2-1, CNT2-2, CNT2-3)은 대응되는 복수의 패드들(PD1-a, PD2-a, PD3-a) 각각과 중첩할 수 있다. 따라서, 복수의 패드들(PD1-a, PD2-a, PD3-a) 각각의 일부는, 제2 컨택홀들(CNT2-1, CNT2-2, CNT2-3)에 의해 제1 절연층(IL1)으로부터 노출될 수 있다.
일 실시예에 따른 제1 절연층(IL1)은 무기 물질을 포함할 수 있다. 예를 들어, 제1 절연층(IL1)은 실리콘 나이트라이드, 실리콘 옥시 나이트라이드, 및 실리콘 옥사이드 중 적어도 어느 하나를 포함할 수 있다.
제1 절연층(IL1)의 두께는 2000
Figure pat00002
이상 내지 2700
Figure pat00003
이하일 수 있다. 제1 절연층(IL1)의 두께가 2000
Figure pat00004
미만인 경우, 제1 도전층과 제2 도전층과의 절연 기능이 저하되어, 제1 도전층과 제2 도전층 간 쇼트 등의 불량이 발생할 수 있다. 제1 절연층(IL1)의 두께가 2700
Figure pat00005
초과인 경우, 표시장치의 투과율이 저하될 수 있다.
도 6, 및 도 13c를 참조하면, 일 실시예에 따른 입력감지유닛(ISL)의 제3층(ISL-3)은 제2 도전층을 포함한다. 제2 도전층은 제1 절연층(IL1) 상에 배치된다.
일 실시예에 따른 제2 도전층은 제1 감지 패턴(SP1), 제2 감지 패턴(SP2), 제1 연결 패턴(BP1), 및 복수의 보조 패드들(SPD1-a, SPD2-a, SPD3-a)을 포함할 수 있다.
제2 도전층에 포함된 제1 감지 패턴(SP1), 제2 감지 패턴(SP2), 제1 연결 패턴(BP1), 및 복수의 보조 패드들(SPD1-a, SPD2-a, SPD3-a) 상에 도전 물질을 도포한 후, 패터닝 하여 형성될 수 있다. 따라서, 제1 감지 패턴(SP1), 제2 감지 패턴(SP2), 제1 연결 패턴(BP1), 및 복수의 보조 패드들(SPD1-a, SPD2-a, SPD3-a)은 동일 물질을 포함할 수 있다.
제1 감지 패턴(SP1), 제2 감지 패턴(SP2), 제1 연결 패턴(BP1), 및 복수의 보조 패드들(SPD1-a, SPD2-a, SPD3-a)은 투명 전도성 산화물(transparent conductive oxide)을 포함할 수 있고, 예를 들어, 인듐 주석 산화물(ITO), 인듐아연 산화물(IZO), 인듐갈륨 산화물(IGO), 인듐아연갈륨 산화물(IGZO), 및 이들의 혼합물/화합물 중 적어도 어느 하나를 포함할 수 있다. 하지만, 본 발명이 이에 제한되는 것은 아니다.
제2 감지패턴들(SP2) 각각은 제1 절연층(IL1)의 제1 컨택홀들(CNT1)에 의해 대응되는 제2 연결 패턴(BP2)과 연결될 수 있다. 복수의 보조 패드들(SPD1-a, SPD2-a, SPD3-a) 각각은 제1 절연층(IL1)의 제2 컨택홀들(CNT2-1, CNT2-2, CNT2-3)에 의해 대응되는 패드들(PD1-a, PD2-a, PD3-a)과 연결될 수 있다.
제2 도전층에 포함된 제1 감지 패턴(SP1), 제2 감지 패턴(SP2), 제1 연결 패턴(BP1), 및 복수의 보조 패드들(SPD1-a, SPD2-a, SPD3-a)은 제3 방향(D3)으로 소정의 두께를 가질 수 있다. 예를 들어, 제1 감지 패턴(SP1), 제2 감지 패턴(SP2), 제1 연결 패턴(BP1), 및 복수의 보조 패드들(SPD1-a, SPD2-a, SPD3-a)의 두께는 약 400
Figure pat00006
일 수 있다.
도 6, 및 도 13d를 참조하면, 일 실시예에 따른 입력감지유닛(ISL)의 제4층(ISL-4)은 제2 절연층(OL)을 포함한다. 제2 절연층(OL)은 전술한 입력감지유닛(ISL)의 제1 내지 제3층(ISL-1, ISL-2, ISL-3)을 커버하도록 입력감지유닛(ISL)의 최상부에 배치될 수 있다.
일 실시예에 따른 제2 절연층(OL)은 유기물을 포함할 수 있다. 제2 절연층(OL)은 고분자 물질을 포함할 수 있다. 일 실시예에서, 제2 절연층(OL)은 폴리에스터(polyester)를 포함할 수 있다. 제2 절연층(OL)은 스크린 프린팅(Screen Printing) 공정을 통해 폴리에스터를 제2 도전층 상에 프린트하여 형성되는 것일 수 있다.
제2 절연층(OL)에는 개구부(OL-OP)가 정의될 수 있다. 제2 절연층(OL)의 개구부(OL-OP)는 감지 패드들(PDT)을 노출시키도록 주변 영역(NAA-I) 중 감지 패드들(PDT)이 배치된 위치에 정의될 수 있다. 제2 절연층(OL)의 개구부(OL-OP)에 의해 감지 패드들(PDT) 상에서 제2 절연층(OL)이 생략됨에 따라, 복수의 보조 패드들(SPD1-a, SPD2-a, SPD3-a)이 노출될 수 있다. 제2 절연층(OL)의 개구부(OL-OP)에 의해 감지 패드들(PDT)이 노출되어, 도전성 필름 등에 의해 제2 회로 기판(CF2, 도 2 참조)과 전기적으로 연결될 수 있다.
제2 절연층(OL)의 두께는 2000
Figure pat00007
이상 내지 2700
Figure pat00008
이하일 수 있다. 제2 절연층(OL)의 두께가 2000
Figure pat00009
미만인 경우, 외부에서 유입되는 수분 및 산소 등이 충분히 차단되지 않을 수 있다. 제2 절연층(IL2)의 두께가 2700
Figure pat00010
초과인 경우, 표시 장치의 투과율이 저하될 수 있다.
일 실시예에 따른 표시장치는 입력감지유닛에 포함되는 절연층 중 최상부에 배치되는 절연층이 유기물을 포함하고, 보다 구체적으로, 폴리에스터 등의 고분자 물질을 스크린 프린팅 공법 등을 통해 프린트하여 형성될 수 있다. 이를 통해, 최상부에 배치되는 절연층을 무기물을 통해 형성될 때에 비해 마스크 공정이 생략되어, 공정이 간소화지고 비용이 절감될 수 있다. 더하여, 무기물 절연층이 생략되더라도 스크린 프린팅을 통해 형성된 유기물 절연층이 배치되어, 투명 전도성 산화물을 포함하는 감지패턴 등이 외부에서 시인되는 것을 방지하고, 금속 물질을 포함하는 감지라인 등이 외부에서 유입된 수분 및 산소 등으로 인해 불량이 발생하는 것을 방지할 수 있다.
도 14a 내지 도 14c는 본 발명의 일 실시예에 따른 표시장치의 제조 방법 중 일부 단계를 순차적으로 도시한 단면도들이다. 도 15a 내지 도 15c는 본 발명의 일 실시예에 따른 표시장치의 제조 방법 중 일부 단계를 순차적으로 도시한 단면도들이다. 도 16은 본 발명의 일 실시예에 따른 표시장치의 제조 방법 중 일부 단계를 도시한 단면도이다. 이하, 도 14a 내지 도 16을 참조하여 본 발명의 일 실시예에 따른 표시장치의 제조방법에 대해 설명한다.
일 실시예에 따른 표시장치의 제조방법은 표시패널을 준비하는 단계, 및 표시패널 상에 입력감지유닛을 형성하는 단계를 포함한다.
도 14a 내지 도 14c는 도 6a에 도시된 I-I`을 따라 절단한 단면에서의 입력감지유닛을 형성하는 단계들을 도시하였다.
도 3a, 도 8 및 도 14a 내지 도 14c를 함께 참조하면, 입력감지유닛을 형성하는 단계는 베이스면을 제공하는 베이스부재를 형성하는 단계, 베이스부재 상에 제1 도전층(BML)을 형성하는 단계, 제1 도전층(BML) 상에 제1 절연층(IL1)을 형성하는 단계, 및 제1 절연층(IL1) 상에 제2 도전층(UML)을 형성하는 단계를 포함한다.
베이스부재는 입력감지유닛의 감지회로층(ML-T)이 형성되는 베이스면을 제공할 수 있다. 도 14a 내지 도 16에서는 베이스면을 제공하는 베이스부재가 제2 기판(BS2), 즉 봉지기판인 것을 일 예로 도시하였으나, 이에 한정되지 않고 베이스면을 제공하는 베이스부재는 봉지층(TFL, 도 3b 참조)일 수 있다.
제1 도전층(BML)은 베이스면 상에 도전성 물질을 증착한 후 패터닝하여 형성될 수 있다. 제1 도전층에 포함된 제2 연결 패턴(BP2) 등은 금속 물질을 증착한 후, 패터닝하여 형성하는 것일 수 있다. 일 실시예에서, 제1 도전층은 몰리브덴 나이오븀을 통해 형성될 수 있다.
제1 절연층(IL1)은 제1 도전층(BML) 상에 무기물질을 증착하여 형성될 수 있다. 제1 절연층(IL1)은 실리콘 나이트라이드, 실리콘 옥시 나이트라이드, 및 실리콘 옥사이드 중 적어도 어느 하나를 증착한 후, 제1 도전층과 제2 도전층이 연결되는 부분에 콘택홀을 형성하도록 패터닝하여 형성될 수 있다.
제2 도전층(UML)은 제1 절연층(IL1) 상에 도전성 물질을 증착한 후 패터닝하여 형성될 수 있다. 제2 도전층(UML)에 포함된 제1 감지패턴들(SP1), 제2 감지패턴들(SP2), 제1 연결 패턴(BP1), 및 섬 패턴(ILP) 등은 제1 절연층(IL1) 상에 투명 전도성 산화물을 증착한 후, 패터닝하여 형성하는 것일 수 있다. 일 실시예에서 제2 도전층은 인듐 주석 산화물(ITO)을 통해 형성될 수 있다.
일 실시예에서, 베이스부재의 베이스면 상에 순차적으로 형성된 제1 도전층(BML), 제1 절연층(IL1), 및 제2 도전층(UML)을 예비 감지회로층(ML-TP)으로 정의할 수 있다.
도 15a 내지 도 15c는 도 3a에 도시된 단면에 해당하는 단면을 간략히 도시하였다.
도 15a 내지 도 15c를 참조하면, 베이스부재 상에 예비 감지회로층(ML-TP)이 형성된 후, 베이스부재에 포함된 베이스물질을 경화하는 단계를 포함할 수 있다. 일 실시예에서, 베이스부재는 제2 기판(BS2), 및 제1 기판(BS1)과 제2 기판(BS2)을 연결하는 결합 부재(SLM)를 포함하고, 결합 부재(SLM)가 베이스물질을 포함하는 것일 수 있다. 보다 구체적으로, 제1 기판(BS1) 및 제2 기판(BS2) 사이에는 예비 결합 부재(SLM-P)가 배치되고, 예비 결합 부재(SLM-P)에 포함된 베이스물질을 경화시켜 결합 부재(SLM)가 형성됨에 따라 제1 기판(BS1) 및 제2 기판(BS2)이 결합되는 것일 수 있다.
도 15a 내지 도 15c 에서는 예비 결합 부재(SLM-P)에 포함된 베이스물질이 레이저 등의 광(LS)에 의해 경화되는 것을 예시적으로 도시하였으나, 이에 한정되지 않고 베이스물질은 열 등에 의해 경화되는 것일 수도 있다.
도 16을 참조하면, 제2 도전층(UML) 상에 유기물을 통해 제2 절연층(OL)을 형성하는 단계를 포함한다. 제2 절연층(OL)을 형성하는 단계는 결합 부재(SLM)에 포함된 베이스물질을 경화하는 단계 이후에 수행된다. 제2 절연층(OL)은 폴리에스터(polyester) 등의 고분자를 코팅하여 형성될 수 있다. 제2 절연층(OL)은 스크린 프린팅 공법을 통해 유기물을 코팅하여 형성되는 것일 수 있다.
일 실시예에 따른 표시장치의 제조방법에서는 유기물을 통해 입력감지유닛의 최상부에 배치되는 절연층을 형성하고, 보다 구체적으로, 열 및/또는 광을 통해 베이스부재에 포함된 베이스물질을 경화하는 단계 이후에 유기 절연층을 형성하는 단계를 포함한다. 이를 통해, 열 및/또는 광을 통해 베이스물질을 경화하는 공정에 의해 유기 절연층에 아웃 가싱(out gassing) 등이 발생하는 것을 방지하여, 유기 절연층이 절연특성 등이 변하지 않고 유지될 수 있다. 이에 따라, 일 실시예에 따른 표시장치의 제조방법을 통해 형성된 표시장치의 신뢰성이 향상될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 청구범위에 의해 정하여져야만 할 것이다.
DP: 표시패널 ISL: 입력감지유닛
TE1: 제1 감지 전극 TE2: 제2 감지 전극
IL1: 제1 절연층 OL: 제2 절연층

Claims (20)

  1. 표시패널; 및
    상기 표시패널 위에 배치되고, 액티브 영역 및 상기 액티브 영역에 인접한 주변 영역을 포함하는 입력감지유닛을 포함하고,
    상기 입력감지유닛은,
    적어도 상기 주변 영역에 배치되는 제1 도전층;
    상기 제1 도전층 상에 배치되고, 상기 제1 도전층의 적어도 일부를 노출시키는 제1 절연층;
    상기 제1 절연층 상에 배치되고, 복수의 감지패턴들을 포함하는 제2 도전층; 및
    상기 제2 도전층 상에 배치되고, 유기물을 포함하는 제2 절연층을 포함하는 표시장치.
  2. 제1항에 있어서,
    상기 유기물은 폴리에스터(polyester)를 포함하는 표시장치.
  3. 제1항에 있어서,
    상기 복수의 감지패턴들은 상기 액티브 영역에 중첩한 복수의 제1 감지패턴들 및 평면상에서 상기 제1 감지패턴들과 이격된 복수의 제2 감지패턴들을 포함하고,
    상기 제2 도전층은 상기 제1 감지패턴들 중 이웃한 두 개의 제1 감지패턴들을 연결하는 복수의 제1 연결 패턴들을 더 포함하고, 상기 제1 도전층은 상기 제2 감지패턴들 중 이웃한 두 개의 제2 감지패턴들을 연결하는 복수의 제2 연결 패턴들을 포함하는 표시장치.
  4. 제3항에 있어서,
    상기 제1 도전층은 상기 주변 영역에 배치되는 복수의 감지 라인들; 및
    상기 복수의 감지 라인들 각각에 연결된 복수의 패드들을 포함하는 표시장치.
  5. 제4항에 있어서,
    상기 제2 도전층은 상기 복수의 패드들 각각에 연결되는 복수의 보조 패드들을 더 포함하는 표시장치.
  6. 제5항에 있어서,
    상기 제1 절연층은 상기 액티브 영역에 정의되고, 상기 복수의 제2 연결 패턴들 및 상기 제2 감지패턴들 각각을 연결하는 제1 콘택홀, 및
    상기 주변 영역에 정의되고, 상기 복수의 패드들 및 상기 복수의 보조 패드들 각각을 연결하는 제2 콘택홀을 포함하는 표시장치.
  7. 제4항에 있어서,
    상기 제2 절연층은 상기 복수의 감지패턴들 및 상기 복수의 감지 라인들을 커버하는 표시장치.
  8. 제4항에 있어서,
    상기 제2 절연층은 상기 복수의 보조 패드들을 노출시키는 개구부가 정의되는 표시장치.
  9. 제1항에 있어서,
    상기 제2 도전층은 투명 전도성 산화물을 포함하는 표시장치.
  10. 제1항에 있어서,
    상기 제1 도전층은 금속 물질을 포함하는 표시장치.
  11. 제1항에 있어서,
    상기 표시패널은,
    표시기판;
    상기 표시기판 상에 배치된 표시소자층; 및
    상기 표시소자층을 밀봉하는 봉지층을 포함하고,
    상기 제1 도전층은 상기 봉지층 상에 배치된 것을 특징으로 하는 표시장치.
  12. 제11항에 있어서,
    상기 봉지층은 봉지기판으로 제공되고,
    상기 표시패널은 상기 봉지기판 및 상기 표시기판을 연결하는 결합 부재를 더 포함하는 표시장치.
  13. 표시패널을 준비하는 단계; 및
    상기 표시패널 상에 입력감지유닛을 형성하는 단계를 포함하고,
    상기 입력감지유닛을 형성하는 단계는
    베이스면을 제공하는 베이스부재를 형성하는 단계;
    상기 베이스부재 상에 제1 도전층을 형성하는 단계;
    상기 제1 도전층 상에 상기 제1 도전층의 적어도 일부를 노출시키도록 제1 절연층을 형성하는 단계;
    상기 제1 절연층 상에 투명 전도성 산화물을 증착하여 제2 도전층을 형성하는 단계;
    상기 베이스부재에 포함된 베이스물질을 경화하는 단계; 및
    상기 제2 도전층 상에 유기물을 통해 제2 절연층을 형성하는 단계를 포함하는 표시장치의 제조방법.
  14. 제13항에 있어서,
    상기 제2 절연층을 형성하는 단계는 스크린 프린팅 공법을 통해 유기물을 코팅하는 표시장치의 제조방법.
  15. 제13항에 있어서,
    상기 유기물은 폴리에스터(polyester)를 포함하는 표시장치의 제조방법.
  16. 제13항에 있어서,
    상기 제2 도전층은 복수의 감지패턴들을 포함하고,
    상기 복수의 감지패턴들은 복수의 제1 감지패턴들 및 평면상에서 상기 제1 감지패턴들과 이격된 복수의 제2 감지패턴들을 포함하고,
    상기 제2 도전층은 상기 제1 감지패턴들 중 이웃한 두 개의 제1 감지패턴들을 연결하는 복수의 제1 연결 패턴들을 더 포함하고, 상기 제1 도전층은 상기 제2 감지패턴들 중 이웃한 두 개의 제2 감지패턴들을 연결하는 복수의 제2 연결 패턴들을 포함하는 표시장치의 제조방법.
  17. 제16항에 있어서,
    상기 제1 도전층은 복수의 감지 라인들; 및
    상기 복수의 감지 라인들 각각에 연결된 복수의 패드들을 포함하는 표시장치의 제조방법.
  18. 제17항에 있어서,
    상기 제2 도전층은 상기 복수의 패드들 각각에 연결되는 복수의 보조 패드들을 더 포함하는 표시장치의 제조방법.
  19. 제18항에 있어서,
    상기 제2 절연층은 상기 복수의 감지패턴들 및 상기 복수의 감지 라인들을 커버하고, 상기 복수의 보조 패드들을 노출시키는 개구부가 정의되는 표시장치의 제조방법.
  20. 제13항에 있어서,
    상기 베이스부재는 상기 제1 도전층이 형성되는 베이스면을 제공하는 봉지기판; 및
    상기 봉지기판 및 상기 표시패널을 연결하는 결합 부재를 포함하고,
    상기 결합 부재는 상기 베이스물질을 포함하고,
    상기 유기물을 경화하는 단계에서 상기 결합 부재에 포함된 상기 베이스물질이 경화되는 표시장치의 제조방법.
KR1020190114592A 2019-09-18 2019-09-18 표시장치 및 이의 제조 방법 KR20210033568A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190114592A KR20210033568A (ko) 2019-09-18 2019-09-18 표시장치 및 이의 제조 방법
US17/017,570 US11637154B2 (en) 2019-09-18 2020-09-10 Display device and method for manufacturing the same
CN202010972330.2A CN112527141A (zh) 2019-09-18 2020-09-16 显示装置和用于制造显示装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190114592A KR20210033568A (ko) 2019-09-18 2019-09-18 표시장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210033568A true KR20210033568A (ko) 2021-03-29

Family

ID=74867872

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190114592A KR20210033568A (ko) 2019-09-18 2019-09-18 표시장치 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US11637154B2 (ko)
KR (1) KR20210033568A (ko)
CN (1) CN112527141A (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54107853A (en) 1978-02-14 1979-08-24 Furukawa Electric Co Ltd:The Manufacturing apparatus for composite metallic rod
KR101082293B1 (ko) 2009-09-04 2011-11-09 삼성모바일디스플레이주식회사 터치 스크린 패널
JP5730593B2 (ja) 2011-01-26 2015-06-10 株式会社ジャパンディスプレイ タッチスクリーンまたはタッチスクリーン付表示装置及びその製造方法。
KR102207143B1 (ko) 2013-11-06 2021-01-25 삼성디스플레이 주식회사 터치 패널 및 이의 제조 방법
KR102388711B1 (ko) * 2015-04-27 2022-04-20 삼성디스플레이 주식회사 표시 장치
KR102428711B1 (ko) 2015-12-28 2022-08-04 삼성디스플레이 주식회사 플렉서블 표시장치
US10168844B2 (en) 2015-06-26 2019-01-01 Samsung Display Co., Ltd. Flexible display device
KR102585123B1 (ko) * 2015-11-26 2023-10-05 삼성디스플레이 주식회사 표시 장치
KR102639568B1 (ko) 2016-03-11 2024-02-26 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
KR101810892B1 (ko) 2016-09-13 2017-12-20 동우 화인켐 주식회사 터치 센서 및 이를 포함하는 터치 스크린 패널

Also Published As

Publication number Publication date
US20210083014A1 (en) 2021-03-18
US11637154B2 (en) 2023-04-25
CN112527141A (zh) 2021-03-19

Similar Documents

Publication Publication Date Title
KR102607379B1 (ko) 표시 장치 및 이의 제조 방법
KR20180036882A (ko) 표시모듈
KR20180004380A (ko) 표시장치 및 그 제조 방법
CN111916479A (zh) 显示装置
CN114429973A (zh) 显示装置
KR102078175B1 (ko) 표시모듈
KR102635524B1 (ko) 표시장치 및 이의 제조 방법
KR20210070457A (ko) 입력 감지 유닛 및 이를 포함한 표시장치
KR20210033568A (ko) 표시장치 및 이의 제조 방법
KR20200018535A (ko) 표시모듈
KR20210114605A (ko) 표시장치
KR20210014244A (ko) 표시 장치
US11422654B2 (en) Input detection unit and electronic device including same
KR20210005368A (ko) 표시장치
KR20210043790A (ko) 접착 부재, 이를 포함한 표시장치, 및 표시장치의 제조 방법
CN111435201A (zh) 显示装置
KR20200097868A (ko) 입력 감지 패널 및 이를 포함하는 표시 장치
CN220383489U (zh) 显示装置
US20220216177A1 (en) Display device and method for manufacturing thereof
CN219843922U (zh) 显示装置
KR102279385B1 (ko) 표시모듈
US11515378B2 (en) Display device having a light shielding layer disposed on a second insulation layer covering an upper surface and sidewalls of the second insulation layer
CN218388534U (zh) 输入感测面板和显示装置
KR20210105467A (ko) 입력 감지 유닛 및 이를 포함하는 전자 장치
KR20210028807A (ko) 입력 감지 패널 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination