CN111741599A - 电路板和制造该电路板的方法 - Google Patents

电路板和制造该电路板的方法 Download PDF

Info

Publication number
CN111741599A
CN111741599A CN202010211711.9A CN202010211711A CN111741599A CN 111741599 A CN111741599 A CN 111741599A CN 202010211711 A CN202010211711 A CN 202010211711A CN 111741599 A CN111741599 A CN 111741599A
Authority
CN
China
Prior art keywords
layer
conductive
circuit board
pad
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010211711.9A
Other languages
English (en)
Inventor
章珠宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN111741599A publication Critical patent/CN111741599A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/058—Direct connection between two or more FPCs or between flexible parts of rigid PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0285—Using ultrasound, e.g. for cleaning, soldering or wet treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种电路板和制造该电路板的方法，所述电路板包括：板；第一连接垫，设置在板上，并且布置在第一方向上；第二连接垫，设置在板上，并且布置在第一方向上；驱动芯片，设置在板上且位于第一连接垫与第二连接垫之间；以及第一粘合层，设置在板上，并且在平面图中与全部的第一连接垫叠置。第二连接垫在与第一方向垂直的第二方向上与第一连接垫间隔开。

Description

电路板和制造该电路板的方法
本申请要求于2019年3月25日提交的第10-2019-0033824号韩国专利申请的优先权，该韩国专利申请的全部内容通过引用包含于此。
技术领域
本公开在此涉及一种电路板，更具体地，涉及一种具有柔性的电路板和制造该电路板的方法。
背景技术
已经开发了在诸如电视、便携式电话、平板计算机、导航系统和游戏控制台的多媒体设备中使用的各种显示装置。
显示装置可以包括用于显示图像的显示面板。显示面板可以包括多条栅极线、多条数据线以及连接到多条栅极线和多条数据线的多个像素。显示面板可以连接到电路板，该电路板向栅极线或数据线提供显示图像所需的电信号。
发明内容
电路板可以通过各向异性导电膜或超声接合方法连接到显示面板。与使用各向异性导电膜的方法相比，通过超声接合方法连接显示面板和电路板的方法可以增加导电性并且可以简化制造工艺。
本公开可以提供一种通过超声接合方法连接到显示面板的电路板和制造该电路板的方法。
在发明构思的示例性实施例中，电路板包括：板；第一连接垫，设置在板上，并且布置在第一方向上，其中，第二连接垫设置在板上，并且布置在第一方向上，第二连接垫在与第一方向垂直的第二方向上与第一连接垫间隔开；驱动芯片，设置在板上且位于第一连接垫与第二连接垫之间；以及第一粘合层，设置在板上，并且在平面图中与全部的第一连接垫叠置。
在示例性实施例中，第一粘合层可以在平面图中与位于第一连接垫之间的区域叠置。
在示例性实施例中，与第一连接垫之间的区域叠置的第一粘合层可以直接设置在板上，并且与第一连接垫之间的区域叠置的第一粘合层的厚度可以比第一连接垫中的每个的厚度大。
在示例性实施例中，第一粘合层可以与板间隔开，并且可以设置在第一连接垫上。
在示例性实施例中，第一连接垫中的每个可以包括：第一导电层，设置在板与第一粘合层之间；以及第二导电层，设置在板与第一粘合层之间，第二导电层可以具有与第一导电层的材料不同的材料并且围绕第一导电层的侧表面。
在示例性实施例中，第一粘合层可以具有带形形状，并且第一粘合层可以在第一方向和第二方向上均不与第一连接垫叠置。
在示例性实施例中，第一连接垫可以由单一材料的金属构成。
在示例性实施例中，电路板还可以包括：第一信号线，设置在驱动芯片与第一连接垫之间，以将第一连接垫电连接到驱动芯片；以及第二信号线，设置在驱动芯片与第二连接垫之间，以将第二连接垫电连接到驱动芯片。
在示例性实施例中，第一信号线中的每条可以包括：第一线层，由与第一连接垫的材料相同的材料构成并且设置在板上；以及第二线层，设置在第一线层上并且由与第一线层的材料不同的材料构成。第一线层和第一连接垫可以构成单个整体。
在示例性实施例中，第二线层的厚度可以比第一线层的厚度小。
在示例性实施例中，第一线层可以包括铜，第二线层可以包括锡。
在示例性实施例中，第二连接垫可以由单一材料的金属构成，并且电路板还可以包括在平面图中与全部的第二连接垫叠置并设置在第二连接垫上的第二粘合层。
在示例性实施例中，第二信号线中的每条可以包括：第三线层，由与第二连接垫的材料相同的材料构成并设置在板上；以及第四线层，设置在第三线层上并由与第三线层的材料不同的材料构成。第三线层和第二连接垫可以构成单个整体。
在发明构思的示例性实施例中，一种用于制造电路板的方法包括：在板上形成彼此间隔开且在一个方向上布置的第一导电垫和分别连接到第一导电垫的第一导线；在第一导电垫上形成与全部第一导电垫叠置的粘合层；以及在第一导线上形成具有与第一导线的材料不同的材料的第二导线。第一导电垫和第一导线由相同的材料形成，第二导线在平面图中不与第一导电垫叠置。
在示例性实施例中，可以通过在板上施加粘合材料来形成粘合层。
在示例性实施例中，粘合层可以在平面图中与整个第一导电垫和第一导电垫之间的整个区域叠置，并且与第一导电垫之间的区域叠置的粘合层的厚度可以比第一导电垫中的每个的厚度大。
在示例性实施例中，粘合层可以以单一整体的带形形状设置，并且可以设置在第一导电垫上。粘合层可以与板间隔开。
在示例性实施例中，从板到粘合层的顶表面的长度可以比从板到每个第一导电垫的顶表面的长度大。
在示例性实施例中，具有与第二导线的材料相同的材料的辅助导电层可以形成在每个第一导电垫的侧表面上。
在示例性实施例中，第一导电垫可以由单一材料形成。
附图说明
附图被包括以提供对发明构思的进一步理解，并且附图被并入本说明书中并构成本说明书的一部分。附图示出了发明构思的示例性实施例，并与描述一起用于解释发明构思的原理。在附图中：
图1是示出根据发明构思的显示装置的示例性实施例的透视图；
图2是示出根据发明构思的显示装置的示例性实施例的分解透视图；
图3是示出根据发明构思的显示模块的示例性实施例的剖视图；
图4A是示出根据发明构思的在电路板与显示面板和驱动电路板分离的状态下的显示装置的示例性实施例的平面图；
图4B是示出根据发明构思的显示装置的一部分的示例性实施例的剖视图；
图5是沿着图4A的线I-I′截取的剖视图；
图6是示出根据发明构思的垫和第一连接垫的接合的示例性实施例的示意图；
图7是示出图4A的电路板的示例性实施例的平面图；
图8A至图8E是示出根据发明构思的用于制造电路板的方法的示例性实施例的剖视图；
图9A和图9B是示出根据发明构思的电路板与显示面板之间的超声接合方法的示例性实施例的剖视图；以及
图10A至图10D是示出根据发明构思的用于制造电路板的方法的另一示例性实施例的剖视图。
具体实施方式
现在，将在下文中参照其中示出了各种实施例的附图更彻底地描述发明构思。然而，发明构思可以以许多不同的形式实施，并且不应被解释为限于在此阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并且这些实施例将向本领域的技术人员彻底地传达发明构思的范围。同样的附图标记始终表示同样的元件。
将理解的是，当诸如层、区域或基底的元件被称为“在”另一元件“上”时，该元件可以直接在所述另一元件上，或者可以存在中间元件。相反，术语“直接地”表示不存在中间元件。如在这里使用的，术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。
这里使用的术语仅是为了描述具体实施例的目的，而不是意图限制。如在这里使用的，除非内容另外清楚地指出，否则单数形式的“一个(种/者)”和“该(所述)”以及“至少一个(种/者)”也意图包括复数形式。“或”表示“和/或”。如在这里使用的，术语“和/或”包括相关所列项的一个或更多个的任意组合和所有组合。还将理解的是，当在本说明书中使用术语“包括”、“包含”和/或其变型时，说明存在所陈述的特征、区域、整体、步骤、操作、元件和/或组件，但是不排除存在或添加一个或更多个其他特征、区域、整体、步骤、操作、元件、组件和/或它们的组。
为了易于描述，可在这里使用诸如“在……之下”、“在……下方”、“下”、“在……上方”、“上”等的空间相对术语来描述如图中所示的一个元件或特征与另一(其他)元件或特征的关系。将理解的是，空间相对术语除了包括在图中描绘的方位之外，还意图包括装置在使用或操作中的不同方位。例如，如果图中的装置被翻转，则被描述为“在”其他元件或特征“下方”或“之下”的元件将随后被定向为“在”所述其他元件或特征“上方”。因此，示例性术语“在……下方”可包含上方和下方两种方位。装置可以被另外定向(旋转90度或在其他方位处)，并且相应地解释在这里使用的空间相对描述语。
将理解的是，尽管可以在这里使用术语第一、第二等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离这里的教导的情况下，下面讨论的第一元件、第一组件、第一区域、第一层或第一部分可以被称为第二元件、第二组件、第二区域、第二层或第二部分。
考虑到所讨论的测量以及与具体量的测量有关的误差(即，测量系统的局限性)，如在这里使用的“约”或“近似”包括所陈述的值并且表示在如由本领域的普通技术人员确定的具体值的可接受偏差范围内。
这里参照作为理想化的示例性图示的剖面图示和/或平面图示来描述示例性实施例。在附图中，为了清楚，夸大了层的厚度和区域的厚度。因此，可以预料到例如由制造技术和/或公差导致的图示的形状的变化。因此，示例性实施例不应被解释为受限于这里示出的区域的形状，而是将包括例如由制造导致的形状上的偏差。例如，被示出为矩形的蚀刻区域通常具有倒圆特征或弯曲特征。因此，在附图中示出的区域本质上是示意性的，并且它们的形状不意图示出装置的区域的实际形状且不意图限制示例性实施例的范围。
在下文中，将参照附图详细描述发明构思的示例性实施例。
图1是示出根据发明构思的显示装置的示例性实施例的透视图。图2是示出根据发明构思的显示装置的示例性实施例的分解透视图。
参照图1，显示装置DD可以通过显示表面DD-IS显示图像IM。在本示例性实施例中，示出了包括平坦显示表面DD-IS的显示装置DD。然而，发明构思不限于此。在其他示例性实施例中，显示装置DD可以包括弯曲显示表面或三维(“3D”)显示表面。3D显示表面可以包括在彼此不同的方向上延伸的多个显示区域。例如，3D显示表面可以包括多边形柱状显示表面。
在示例性实施例中，显示装置DD可以是柔性显示装置。然而，发明构思不限于此。在另一示例性实施例中，显示装置DD可以是刚性显示装置。
另外，即使在附图中未示出，安装在主板上的电子模块、相机模块和电源模块也可以与显示装置DD一起设置在支架和/或壳体中从而构成移动电话。根据发明构思的显示装置DD可以是大尺寸电子装置(例如，电视和监视器)和小尺寸或中尺寸电子装置(例如，平板电脑、汽车导航单元、游戏控制台和智能手表)。
显示表面DD-IS可以与由如图1中示出的第一方向DR1和第二方向DR2限定的平面平行。显示表面DD-IS的法线方向(即，显示装置DD的厚度方向)可以由第三方向DR3指示。在本说明书中，可以理解的是，当在平面图中观察一个或更多个组件时，可以在与第三方向DR3相反的方向上观察它或它们。另外，平面面积或尺寸可以指当在与第三方向DR3相反的方向上观察时的面积或尺寸。可以使用第三方向DR3限定在下文中描述的构件或单元中的每个的前表面(或顶表面)和后表面(或底表面)。然而，示例性实施例中的第一方向DR1、第二方向DR2和第三方向DR3被示出为发明构思的示例，并且由第一方向DR1、第二方向DR2和第三方向DR3指示的方向彼此垂直。然而，在另一示例性实施例中，由第一方向DR1、第二方向DR2和第三方向DR3指示的方向可以被改变为相反的方向。
如图1中所示，显示表面DD-IS可以包括其中显示图像IM的显示区域DD-DA和与显示区域DD-DA相邻的非显示区域DD-NDA。图像可以不显示在非显示区域DD-NDA中。在图1中，作为图像IM的示例示出了应用图标和时钟框。
在本示例性实施例中，显示区域DD-DA可以具有矩形形状，非显示区域DD-NDA可以具有在平面图中围绕显示区域DD-DA的形状。然而，发明构思不限于此。显示区域DD-DA和非显示区域DD-NDA的形状可以被各种地设计。例如，在另一示例性实施例中，非显示区域DD-NDA可以设置为仅与显示区域DD-DA的一侧相邻或者可以被省略。
参照图2，显示装置DD可以包括窗WM、显示模块DM、电路板FB和容纳构件BC。
窗WM可以设置在显示模块DM上，并且可以通过透射区域TA透射由显示模块DM提供的图像IM。窗WM可以包括透射区域TA和非透射区域NTA。透射区域TA可以具有与图1中示出的显示区域DD-DA的形状对应的形状。换言之，在显示装置DD的显示区域DD-DA中显示的图像IM可以通过窗WM的透射区域TA对外部可见。
非透射区域NTA可以具有与图1中示出的非显示区域DD-NDA的形状对应的形状。非透射区域NTA的透光率可以比透射区域TA的透光率小。然而，发明构思不限于此。在另一示例性实施例中，可以省略非透射区域NTA。
例如，窗WM可以包括玻璃、蓝宝石或塑料或者由玻璃、蓝宝石或塑料形成。即使窗WM在图2中被示出为单层，可选地，窗WM也可以包括多个层。在示例性实施例中，窗WM可以包括基体层和设置在基体层的后表面上的至少一个印刷层。印刷层可以在平面图中与非透射区域NTA叠置。印刷层可以具有预定颜色。例如，印刷层可以具有黑色或可以具有不同于黑色的另一颜色。
显示模块DM可以设置在窗WM与容纳构件BC之间。显示模块DM可以包括显示面板DP和输入感测单元ISU。
显示面板DP可以产生图像IM并且可以将产生的图像IM提供到窗WM。根据发明构思的一些示例性实施例，显示面板DP可以是但不限于有机发光显示面板、液晶显示面板或量子点发光显示面板。例如，有机发光显示面板可以包括有机发光元件。液晶显示面板可以包括液晶分子。量子点发光显示面板可以包括量子点或量子棒。
在下文中将描述其中显示面板DP是有机发光显示面板的情况作为示例。然而，发明构思不限于此。换言之，其他各种显示面板可以应用于发明构思的示例性实施例。
输入感测单元ISU可以设置在窗WM与显示面板DP之间。输入感测单元ISU可以感测从外部提供的外部输入。从外部提供的外部输入可以具有各种形式。例如，外部输入可以包括诸如用户身体的一部分(例如，手指)、触控笔、光、热和压力的各种外部输入中的至少一种。另外，外部输入可以包括用户身体的该部分的接近空间触摸(例如，悬停触摸)以及实际触摸。
输入感测单元ISU可以直接设置在显示面板DP上。在本说明书中，将理解的是，当组件“A”直接设置在组件“B”上时，粘合层不设置在组件“A”和组件“B”之间。换言之，术语“直接地”可以指在“A”与“B”之间不存在中间组件。在示例性实施例中，输入感测单元ISU可以通过连续制造工艺与显示面板DP一体地形成。然而，发明构思不限于此。在另一示例性实施例中，输入感测单元ISU可以设置为单独的面板，然后可以通过粘合层结合到显示面板DP。在又一示例性实施例中，可以省略输入感测单元ISU。
电路板FB可以连接到显示面板DP的端部以将驱动信号传输到显示面板DP。在一些示例性实施例中，电路板FB可以是柔性印刷电路板，驱动信号可以是用于在显示面板DP上显示图像的信号。另外，即使在附图中未示出，用于提供驱动信号的驱动电路板也可以连接到电路板FB的端部。电路板FB可以设置在显示面板DP与驱动电路板之间，并且可以将从驱动电路板提供的驱动信号传输到显示面板DP。
在图2中简单地示出了其中电路板FB连接到显示面板DP的结构。然而，发明构思不限于此。在另一示例性实施例中，显示装置DD还可以包括连接到输入感测单元ISU的触摸电路板。触摸电路板可以向输入感测单元ISU提供触摸驱动信号。在示例性实施例中，将电路板FB和显示面板DP连接的接合方法可以与将触摸电路板和输入感测单元ISU连接的接合方法基本上相同。
容纳构件BC可以结合到窗WM。容纳构件BC可以提供显示装置DD的后表面并限定内部空间，并且可以通过内部空间结合到窗WM。容纳构件BC可以包括具有相对高刚性的材料或由具有相对高刚性的材料形成。例如，容纳构件BC可以包括由玻璃、塑料和/或金属形成的多个框架和/或板。容纳构件BC可以稳定地保护显示装置DD的容纳在内部空间中的组件免受外部冲击。
在以上描述中，容纳构件BC可以包括具有高刚性的材料或由具有高刚性的材料形成。然而，发明构思不限于此。在另一示例性实施例中，容纳构件BC可以包括柔性材料或由柔性材料形成。即使在附图中未示出，根据发明构思的某些示例性实施例的显示装置DD也可以是可折叠的或可弯曲的。因此，包括在显示装置DD中的至少一些组件也可以具有柔性。
图3是示出根据发明构思的显示模块的示例性实施例的剖视图。
参照图3，显示面板DP可以包括基体基底SUB、电路元件层DP-CL、显示元件层DP-OLED和绝缘层TFL。电路元件层DP-CL、显示元件层DP-OLED和绝缘层TFL可以设置在基体基底SUB上。
基体基底SUB可以包括至少一个塑料膜。基体基底SUB可以是柔性基底和/或可以包括例如塑料基底、玻璃基底、金属基底或有机/无机复合基底。参照图1描述的显示区域DD-DA和非显示区域DD-NDA可以分别与限定在基体基底SUB中的显示区域DP-DA和非显示区域DP-NDA对应。基体基底SUB可以被称为显示基底。
电路元件层DP-CL可以包括电路元件和至少一个中间绝缘层。中间绝缘层可以包括至少一个中间无机层和至少一个中间有机层。电路元件可以包括信号线和像素的驱动电路。
显示元件层DP-OLED可以包括多个有机发光二极管。显示元件层DP-OLED还可以包括诸如像素限定层的有机层。在另一示例性实施例中，在显示面板DP是液晶显示面板的情况下，显示元件层可以包括液晶层。
绝缘层TFL可以封装显示元件层DP-OLED。例如，绝缘层TFL可以是薄膜封装层。绝缘层TFL可以保护显示元件层DP-OLED免受诸如湿气、氧和灰尘颗粒的异物的影响。在图3中，绝缘层TFL在平面图中与显示区域DP-DA和非显示区域DP-NDA叠置。然而，发明构思不限于此。在另一示例性实施例中，绝缘层TFL可以不与非显示区域DP-NDA叠置。
图4A是示出根据发明构思的在电路板与显示面板和驱动电路板分离的状态下的显示装置的示例性实施例的平面图。图4B是示出根据发明构思的显示装置的一部分的示例性实施例的剖视图。
参照图4A，显示装置DD可以包括显示面板DP、电连接到显示面板DP的电路板FB以及电连接到电路板FB的驱动电路板PB。
显示面板DP可以包括栅极驱动电路GDC、多条信号线SGL、与垫(pad，或称为“焊盘”)区域SA叠置的多个垫PD以及多个像素PX。
像素PX可以设置在显示区域DP-DA中。每个像素PX可以包括有机发光二极管和连接到有机发光二极管的像素驱动电路。栅极驱动电路GDC、信号线SGL、垫PD和像素驱动电路可以被包括在图3中示出的设置在基体基底SUB上的电路元件层DP-CL中。
栅极驱动电路GDC可以产生多个栅极信号并且可以将栅极信号顺序地输出到稍后将描述的多条栅极线GL。栅极驱动电路GDC可以包括多个薄膜晶体管，多个薄膜晶体管通过与用于像素PX的像素驱动电路的制造工艺相同的制造工艺(例如，低温多晶硅(“LTPS”)工艺或低温多晶氧化物(“LTPO”)工艺)形成。
信号线SGL可以在平面图中与显示区域DP-DA和非显示区域DP-NDA叠置，并且可以设置在基体基底SUB上。信号线SGL可以包括栅极线GL、数据线DL、电源线PL和控制信号线CSL。栅极线GL中的每条可以连接到像素PX中的对应像素，数据线DL中的每条可以连接到像素PX中的对应像素。电源线PL可以连接到像素PX。控制信号线CSL可以向栅极驱动电路GDC提供控制信号。
电路板FB可以包括第一板FCB、第一连接垫PD1、第二连接垫PD2和驱动芯片DC。电路板FB可以连接到显示面板DP的端部和驱动电路板PB的端部。如上所述，电路板FB可以是柔性印刷电路板。例如，如图2中所示，电路板FB可以沿着显示面板DP的侧表面弯曲，因此电路板FB的一部分可以设置在显示面板DP的后表面上，而电路板FB的另一部分可以设置在显示面板DP的前表面上。
图4A示出了其中电路板FB与显示面板DP和驱动电路板PB分离的状态。然而，电路板FB可以在其他状态下连接到显示面板DP的非显示区域DP-NDA的一部分和驱动电路板PB的一部分。
第一垫区域FA1和第二垫区域FA2可以限定在第一板FCB中。第一连接垫PD1可以设置在第一垫区域FA1中，第二连接垫PD2可以设置在第二垫区域FA2中。第一连接垫PD1可以在第一方向DR1上彼此间隔开，第二连接垫PD2可以在第一方向DR1上彼此间隔开。第二连接垫PD2可以在第二方向DR2上与第一连接垫PD1间隔开。
在电路板FB接合到显示面板DP的情况下，垫区域SA和第一垫区域FA1可以彼此叠置。在示例性实施例中，第一连接垫PD1可以分别电接合到显示面板DP的垫PD。因此，从第一连接垫PD1传输的多个驱动信号可以通过垫PD传输到显示面板DP的像素PX。
根据发明构思的示例性实施例，显示面板DP的垫PD可以通过超声接合方法分别接合到电路板FB的第一连接垫PD1。超声接合方法可以指通过压力和超声振动将两种金属材料彼此直接接合。结果，垫PD可以分别与第一连接垫PD1接触，并且可以分别电连接到第一连接垫PD1。
驱动电路板PB可以包括第二板PCB和设置在第二板PCB上的驱动垫PDd。驱动垫PDd可以设置在限定在第二板PCB中的驱动垫区域PA中。
当电路板FB的第一板FCB接合到驱动电路板PB的第二板PCB时，驱动垫区域PA和第二垫区域FA2可以彼此叠置。在示例性实施例中，电路板FB的第二连接垫PD2可以分别电接合到驱动电路板PB的驱动垫PDd。因此，从驱动电路板PB的驱动垫PDd输出的驱动信号可以被传输到电路板FB的第二连接垫PD2。
根据发明构思的示例性实施例，电路板FB的第二连接垫PD2可以通过超声接合方法分别接合到驱动电路板PB的驱动垫PDd。结果，驱动垫PDd可以分别与第二连接垫PD2接触，并且可以分别电连接到第二连接垫PD2。
驱动芯片DC可以设置在第一连接垫PD1与第二连接垫PD2之间。换言之，第一连接垫PD1可以与第二连接垫PD2间隔开，并且驱动芯片DC置于第一连接垫PD1与第二连接垫PD2之间。
驱动芯片DC可以通过第二连接垫PD2接收从驱动电路板PB传输的驱动信号，并且可以基于接收到的驱动信号，输出将要提供给像素PX的数据信号。数据信号可以通过第一连接垫PD1传输到垫PD。垫PD可以将从驱动芯片DC传输的数据信号分别传输到信号线SGL的数据线DL。
在该示例性实施例中，电路板FB的第一连接垫PD1和第二连接垫PD2通过超声接合方法接合到其他垫。然而，发明构思不限于此。在其他示例性实施例中，电路板FB的第一连接垫PD1和第二连接垫PD2中的一组可以通过超声接合方法接合到其他垫，而其另一组可以通过粘合材料接合到另外的其他垫。例如，粘合材料可以是各向异性导电膜(“ACF”)。
另外，电路板FB可以设置在在平面图中不与图3的显示元件层DP-OLED叠置而是与非显示区域DP-NDA叠置的基体基底SUB上。
参照图4B，电路元件层DP-CL可以设置在基体基底SUB上。
电路元件层DP-CL可以包括电路元件和至少一个绝缘层。电路元件可以包括信号线和像素PX的像素驱动电路。电路元件层DP-CL可以通过使用涂覆和/或沉积工艺形成绝缘层、半导体层和导电层的工艺以及使用光刻工艺使绝缘层、半导体层和导电层图案化的工艺来形成。
电路元件层DP-CL可以包括对应于无机层的缓冲层BFL、第一中间无机层10、第二中间无机层20和中间有机层30。在示例性实施例中，缓冲层BFL可以包括多个堆叠的无机层。
在示例性实施例中，像素PX的像素驱动电路可以包括用于驱动显示元件层DP-OLED的有机发光二极管OLED的至少两个晶体管T1和T2。在图4B中，作为示例示出了开关晶体管T1和驱动晶体管T2。开关晶体管T1可以连接到栅极线GL和数据线DL，并且可以控制驱动晶体管T2的操作。驱动晶体管T2可以连接到显示元件层DP-OLED的有机发光二极管OLED，并且可以控制有机发光二极管OLED的操作。
开关晶体管T1可以包括第一半导体图案OSP1、第一控制电极GE1、第一输入电极DE1和第一输出电极SE1，驱动晶体管T2可以包括第二半导体图案OSP2、第二控制电极GE2、第二输入电极DE2和第二输出电极SE2。
第一通孔CH1和第二通孔CH2可以限定在电路元件层DP-CL中，以将开关晶体管T1的第一输入电极DE1和第一输出电极SE1分别连接到开关晶体管T1的第一半导体图案OSP1。第三通孔CH3和第四通孔CH4可以限定在电路元件层DP-CL中，以将驱动晶体管T2的第二输入电极DE2和第二输出电极SE2分别连接到驱动晶体管T2的第二半导体图案OSP2。
显示元件层DP-OLED可以包括有机发光二极管OLED。显示元件层DP-OLED可以包括像素限定层PDL。例如，像素限定层PDL可以是有机层。
第一电极AE可以设置在中间有机层30上。第一电极AE可以通过穿透中间有机层30的第五通孔CH5连接到第二输出电极SE2。开口OM可以限定在像素限定层PDL中。像素限定层PDL的开口OM可以使第一电极AE的至少一部分暴露。像素限定层PDL的开口OM可以被称为发射开口以将其与其他开口区分开。
即使在附图中未示出，与像素限定层PDL的一部分叠置的间隔件也可以设置在像素限定层PDL的顶表面上。间隔件和像素限定层PDL可以构成单个整体，或者间隔件可以是通过附加工艺形成的绝缘结构。
显示面板DP可以包括发光区域PXA和与发光区域PXA相邻的非发光区域NPXA。非发光区域NPXA可以围绕发光区域PXA。在示例性实施例中，发光区域PXA被限定为与第一电极AE的通过发射开口OM暴露的部分对应。
空穴控制层HCL可以共同设置在发光区域PXA和非发光区域NPXA中，并且设置在第一电极AE和像素限定层PDL上。空穴控制层HCL可以包括空穴传输层，并且还可以包括空穴注入层。发射层EML可以设置在空穴控制层HCL上。发射层EML可以设置在与发射开口OM对应的区域中。换言之，像素PX的发射层EML可以彼此分离。也就是说，一个像素PX的发射层EML可以不连接到另一个像素PX的发射层EML。发射层EML可以包括有机材料和/或无机材料。发射层EML可以产生具有预定颜色的光。
电子控制层ECL可以设置在发射层EML上。电子控制层ECL可以包括电子传输层，并且还可以包括电子注入层。空穴控制层HCL和电子控制层ECL可以通过使用开口掩模共同形成在多个像素PX中。第二电极CE可以设置在电子控制层ECL上。第二电极CE可以具有单个整体形状，并且可以共同地设置在多个像素PX中。
绝缘层TFL可以设置在第二电极CE上。绝缘层TFL可以是单个封装层，或者可以包括多个薄膜。
图5是沿着图4A的线I-I′截取的剖视图。图6是示出根据发明构思的显示面板的垫和电路板的第一连接垫的接合的示例性实施例的示意图。
参照图5，基体基底SUB可以在第三方向DR3上面对第一板FCB。设置在基体基底SUB上的垫PD和设置在第一板FCB上的第一连接垫PD1可以在第三方向DR3上彼此面对并且可以彼此接触。如上面参照图4A描述的，显示面板DP的垫PD可以通过超声接合方法直接连接到电路板FB的第一连接垫PD1。
参照图6，根据示例性实施例的第一连接垫PD1可以由单一材料的导电层组成或由单一材料的导电层形成，并且可以由能够通过超声接合方法容易地接合到垫PD的金属材料组成或由所述金属材料形成。例如，第一连接垫PD1可以由铜(Cu)形成。
垫PD可以包括第一驱动导电层P1a、第二驱动导电层P1b和第三驱动导电层P1c。第一驱动导电层P1a可以设置在基体基底SUB上。具体地，第一驱动导电层P1a可以直接设置在基体基底SUB上。第二驱动导电层P1b可以设置在第一驱动导电层P1a上，第三驱动导电层P1c可以设置在第二驱动导电层P1b上。
根据发明构思的示例性实施例，第一驱动导电层P1a和第三驱动导电层P1c可以包括相同的材料或由相同的材料形成。例如，第一驱动导电层P1a和第三驱动导电层P1c中的每个可以包括钛(Ti)或由钛(Ti)形成，第二驱动导电层P1b可以包括铝(Al)或由铝(Al)形成。根据发明构思的示例性实施例，第二驱动导电层P1b在第三方向DR3上的厚度可以比第一驱动导电层P1a和第三驱动导电层P1c中的每个在第三方向DR3上的厚度大。
由钛形成的第一驱动导电层P1a可以通过超声接合方法容易地接合到玻璃基底的基体基底SUB和由铝形成的第二驱动导电层P1b。另外，由钛形成的第三驱动导电层P1c可以通过超声接合方法容易地接合到由铝形成的第二驱动导电层P1b。
根据发明构思的示例性实施例，由钛(Ti)形成的第三驱动导电层P1c可以通过超声接合方法接合到由铜(Cu)形成的第一连接垫PD1。另外，即使在附图中未示出，当第一连接垫PD1通过第一连接垫PD1与垫PD之间的超声接合连接到第三驱动导电层P1c时，第二驱动导电层P1b的至少一部分也可以粘附或接合到第一连接垫PD1。
图7是示出图4A的电路板的示例性实施例的平面图。
参照图7，电路板FB还可以包括图4A的电路板FB中未示出的第一信号线SL-1和第二信号线SL-2。
第一信号线SL-1可以设置在驱动芯片DC与第一连接垫PD1之间，以将第一连接垫PD1电连接到驱动芯片DC。第一信号线SL-1的第一端可以连接到第一连接垫PD1，而第一信号线SL-1的第二端可以连接到驱动芯片DC。
第二信号线SL-2可以设置在驱动芯片DC与第二连接垫PD2之间，以将第二连接垫PD2电连接到驱动芯片DC。第二信号线SL-2的第一端可以连接到第二连接垫PD2，而第二信号线SL-2的第二端可以连接到驱动芯片DC。
图8A至图8E是示出根据发明构思的用于制造电路板的方法的示例性实施例的剖视图。
图8A至图8E示出了用于制造包括图7的第一连接垫PD1的电路板FB的工艺。另外，即使在附图中未示出，也可以通过图8A至图8E所示的工艺形成第二连接垫PD2。图8A至图8C是沿着图7的线A-A'截取的剖视图。
参照图8A，可以在第一板FCB上形成导电层CS，可以在导电层CS上形成光致抗蚀剂层PR。导电层CS可以包括用于形成第一连接垫PD1的导电材料或由用于形成第一连接垫PD1的导电材料形成。掩模MK可以被设置为与光致抗蚀剂层PR间隔开。可以使用掩模MK对光致抗蚀剂层PR进行部分曝光(在下文中称为“曝光工艺EXL”)。
掩模MK可以限定多个开口SO，并且可以通过曝光工艺EXL去除光致抗蚀剂层PR的在平面图中与开口SO叠置的部分。例如，开口SO可以与图7的第一连接垫PD1之间的区域叠置。
参照图8B，可以示出在上述部分通过曝光工艺EXL被去除之后的光致抗蚀剂层PR。此后，可以通过蚀刻工艺去除导电层CS的一部分。例如，可以通过干蚀刻工艺或湿蚀刻工艺去除导电层CS的所述部分。可以经由蚀刻工艺通过去除导电层CS的所述部分来形成第一连接垫PD1。
此后，可以去除光致抗蚀剂层PR的设置在第一连接垫PD1上的其他部分。光致抗蚀剂层PR的其他部分可以是光致抗蚀剂层PR的除了上述通过曝光工艺EXL去除的光致抗蚀剂层PR的部分之外的剩余部分。
虽然在附图中未示出，但是导电层CS可以不仅设置在第一垫区域FA1上，而且设置在整个第一板FCB上。换言之，导电层CS可以共同用作用于形成图7的第一连接垫PD1、第二连接垫PD2、第一信号线SL-1和第二信号线SL-2的材料。第一连接垫PD1、第二连接垫PD2、第一信号线SL-1和第二信号线SL-2可以通过参照图8A和图8B描述的工艺同时形成。
如上所述，可以通过参照图8A和图8B描述的工艺在第一板FCB上形成第一连接垫PD1。第一连接垫PD1可以设置在图7中示出的第一垫区域FA1中，并且可以以相等的距离沿第一方向DR1布置。
参照图8C，可以在第一板FCB上形成粘合层HD，以使粘合层HD在平面图中与整个第一连接垫PD1叠置。根据发明构思的示例性实施例，粘合层HD可以与整个第一垫区域FA1叠置。
在图8C中示出的示例性实施例中，粘合层HD可以形成在整个第一连接垫PD1上，并且可以直接形成在第一连接垫PD1之间的第一板FCB上，以与第一连接垫PD1之间的整个区域叠置。具体地，在第三方向DR3上，与第一连接垫PD1之间的区域叠置的粘合层HD的厚度D1可以比第一连接垫PD1的厚度D2大。粘合层HD的形成在第一连接垫PD1上的部分的顶表面和粘合层HD的与第一连接垫PD1之间的区域叠置的部分的顶表面可以位于距第一板FCB基本上相同的高度(或水平)处。
根据发明构思的示例性实施例，粘合层HD可以包括高温可剥离粘合剂或由高温可剥离粘合剂形成，并且可以在约250摄氏度至约500摄氏度的温度范围内保持其粘合强度。另外，可以通过将粘合材料施用到第一板FCB上形成图8C的粘合层HD。
图8D和图8E是沿着图7的线B-B'截取的剖视图，以示出彼此连接的第一连接垫PD1中的一个和第一信号线SL-1中的一条作为示例。在下文中，第一连接垫PD1可以被称为第一导电垫，第一信号线SL-1可以包括第一导线和第二导线。另外，第一导线可以被定义为第一线层，第二导线可以被定义为第二线层。
参照图8D，可以通过参照图8A和图8B描述的工艺在第一板FCB上同时形成第一信号线SL-1的第一导线SL-1a和第一导电垫PD1。因此，第一导线SL-1a和第一导电垫PD1可以包括相同的材料或由相同的材料形成，并且可以构成单个整体。例如，第一导线SL-1a和第一导电垫PD1可以包括铜(Cu)或由铜(Cu)形成。
在示例性实施例中，粘合层HD在平面图中可以不与第一导线SL-1a叠置而是可以与第一导电垫PD1叠置。换言之，粘合层HD可以设置在除第一导线SL-1a之外的第一导电垫PD1的整个顶表面和整个侧表面上。
参照图8E，可以在第一导线SL-1a上形成第二导线SL-1b。第二导线SL-1b可以包括与第一导线SL-1a的材料不同的材料或由与第一导线SL-1a的材料不同的材料形成，并且可以通过与形成第一导线SL-1a的工艺不同的工艺形成。在第三方向DR3上，第二导线SL-1b的厚度可以比第一导线SL-1a的厚度小，并且第二导线SL-1b可以防止第一导线SL-1a与外部之间的氧化反应。第二导线SL-1b的一部分可以粘合到粘合层HD。
在示例性实施例中，第二导线SL-1b可以包括锡(Sn)或由锡(Sn)形成。具体地，例如可以在形成粘合层HD之后在第一导线SL-1a上形成第二导线SL-1b。可以通过将第一板FCB完全浸入填充有第二导线SL-1b的材料的容器中而在第一导线SL-1a上形成第二导线SL-1b。
当形成第二导线SL-1b时，第二导线SL-1b的材料的温度在容器中可以为约250摄氏度。由于粘合层HD在500摄氏度或更低的温度下保持其粘合强度，所以即使第一板FCB完全浸入在容器中，也可以保持粘合层HD的粘合强度。另外，包括锡(Sn)或由锡(Sn)形成的第二导线SL-1b的材料不会直接形成在第一板FCB(例如，玻璃基底)和具有粘合性质的粘合层HD上。
如上所述，如图8E中所示，根据本示例性实施例的电路板FB可以具有其中粘合层HD覆盖第一连接垫PD1的结构以及包括第一导线SL-1a和设置在第一导线SL-1a上的第二导线SL-1b的第一信号线SL-1的结构。
另外，即使在附图中未示出，粘合层也可以设置在其中设置有图7的第二连接垫PD2的第二垫区域FA2上。换言之，每个第二连接垫PD2的结构可以与图8E中所示的第一连接垫PD1的结构基本上相同。每条第二信号线SL-2可以包括通过与第一导线SL-1a相同的工艺形成的第三导线和通过与第二导线SL-1b相同的工艺形成的第四导线。
图9A和图9B是示出根据发明构思的电路板与显示面板之间的超声接合方法的示例性实施例的剖视图。
图9A和图9B示出了通过图8A至图8E制造的电路板FB与显示面板DP的垫PD之间的超声接合方法。
如上面参照图8E描述的，可以在第一连接垫PD1上形成粘合层HD，因此在第二导线SL-1b的形成阶段中，不会在第一连接垫PD1上形成第二导线SL-1b的材料。换言之，第二导线SL-1b在平面图中可以不与第一连接垫PD1叠置。
参照图9A，可以去除设置在第一连接垫PD1上的粘合层HD以用于与显示面板DP的垫PD的超声接合。可以通过物理外力将粘合层HD从第一板FCB和第一连接垫PD1剥离。由于粘合层HD从第一连接垫PD1剥离，所以第一连接垫PD1可以暴露于外部。
包括锡(Sn)或由锡(Sn)形成的第二导线SL-1b可能不容易通过超声接合方法接合到垫PD的第三驱动导电层P1c(例如，钛(Ti))。因此，如果第二导线SL-1b的材料设置在第一连接垫PD1上，则第一连接垫PD1与垫PD之间的超声接合可能不容易。然而，根据发明构思的示例性实施例，粘合层HD可以防止第二导线SL-1b形成在第一连接垫PD1上。因此，包括铜(Cu)或由铜(Cu)形成的第一连接垫PD1可以通过超声接合方法接合到垫PD的第三驱动导电层P1c。这里，第一连接垫PD1可以不包括锡(Sn)。
参照图9B，可以执行第一连接垫PD1与垫PD之间的超声接合。例如，包括铜(Cu)或由铜(Cu)形成的第一连接垫PD1可以通过压力和超声振动UWV接合到垫PD的包括钛(Ti)或由钛(Ti)形成的第三驱动导电层P1c。结果，垫PD可以分别与第一连接垫PD1接触，并且可以分别电连接到第一连接垫PD1。
图10A至图10D是示出根据发明构思的用于制造电路板的方法的另一示例性实施例的剖视图。
参照图10A，不同于图8C中示出的粘合层HD，粘合层HDt可以被设置为与第一板FCB间隔开。因此，可以在粘合层HDt与第一板FCB之间限定内部空间OP。内部空间OP可以指第一连接垫PD1之间的空间。内部空间OP未被粘合层HDt填充。
根据发明构思的示例性实施例，粘合层HDt可以与图7中示出的整个第一垫区域FA1叠置。例如，粘合层HDt可以设置为带形形状，并且可以设置在第一连接垫PD1上。
参照图10B，可以在第一连接垫PD1的侧表面上不形成粘合层HDt。因此，从第一板FCB到粘合层HDt的顶表面的长度L1可以比从第一板FCB到第一连接垫PD1的顶表面的长度L2大。
在本示例性实施例中，也可以在第一连接垫PD1上设置粘合层HDt之后执行上面参照图8E描述的在第一导线SL-1a上形成第二导线SL-1b的工艺。
参照图10C和图10D，可以通过形成第二导线SL-1b的工艺在第一连接垫PD1中的每个的侧表面上形成具有与第二导线SL-1b相同的材料的辅助导电层SCO。
详细地，图10A的粘合层HDt可以设置在第一连接垫PD1的顶表面上，但是可以不形成在第一连接垫PD1的侧表面上。这里，第一连接垫PD1的侧表面可以指在第一板FCB与粘合层HDt之间的第一连接垫PD1的外表面。换言之，第一连接垫PD1的侧表面可以指第一连接垫PD1的其他表面而不是第一连接垫PD1的顶表面和底表面。
因此，当第一板FCB完全浸入在填充有第二导线SL-1b的材料的容器中时，也可以在第一连接垫PD1的侧表面上形成第二导线SL-1b的材料。可以在包括铜(Cu)或由铜(Cu)形成的第一连接垫PD1的侧表面上容易地形成第二导线SL-1b的材料。结果，如图10C和图10D中所示，可以在每个第一连接垫PD1的整个侧表面上形成辅助导电层SCO。
另外，粘合层HDt也可以通过物理外力而容易地从第一连接垫PD1剥离。第一连接垫PD1可以由于粘合层HDt的剥离而暴露于外部，因此可以执行第一连接垫PD1与显示面板DP的垫PD之间的超声接合。
根据发明构思的示例性实施例，显示面板的垫可以通过超声接合方法接合到电路板的连接垫。因此，可以改善显示面板的垫与电路板的连接垫之间的电连接特性。
虽然已经参照示例性实施例描述了发明构思，但是对于本领域技术人员将显而易见的是，在不脱离发明构思的精神和范围的情况下，可以进行各种改变和修改。因此，应理解的是，以上示例性实施例不是限制性的，而是说明性的。因此，发明构思的范围将由权利要求及其等同物的最广泛可允许的解释来确定，并且不应受前述描述的约束或限制。

Claims (10)

1.一种电路板，所述电路板包括：
板；
第一连接垫，设置在所述板上，并且布置在第一方向上；
第二连接垫，设置在所述板上，并且布置在所述第一方向上，所述第二连接垫在与所述第一方向垂直的第二方向上与所述第一连接垫间隔开；
驱动芯片，设置在所述板上且位于所述第一连接垫与所述第二连接垫之间；以及
第一粘合层，设置在所述板上，并且在平面图中与全部的所述第一连接垫叠置。
2.根据权利要求1所述的电路板，其中，所述第一粘合层在平面图中与位于所述第一连接垫之间的区域叠置。
3.根据权利要求2所述的电路板，其中，与所述第一连接垫之间的所述区域叠置的所述第一粘合层直接设置在所述板上，并且
其中，与所述第一连接垫之间的所述区域叠置的所述第一粘合层的厚度比所述第一连接垫中的每个第一连接垫的厚度大。
4.根据权利要求2所述的电路板，其中，所述第一粘合层与所述板间隔开并且设置在所述第一连接垫上。
5.根据权利要求4所述的电路板，其中，所述第一连接垫中的每个包括：
第一导电层，设置在所述板与所述第一粘合层之间；以及
第二导电层，设置在所述板与所述第一粘合层之间，所述第二导电层具有与所述第一导电层的材料不同的材料并且围绕所述第一导电层的侧表面。
6.根据权利要求4所述的电路板，其中，所述第一粘合层具有带形形状，并且
其中，所述第一粘合层在所述第一方向和所述第二方向上均不与所述第一连接垫叠置。
7.根据权利要求1所述的电路板，其中，所述第一连接垫由单一材料的金属构成。
8.一种用于制造电路板的方法，所述方法包括：
在板上形成彼此间隔开且在一个方向上布置的第一导电垫和分别连接到所述第一导电垫的第一导线；
在所述第一导电垫上形成与全部的所述第一导电垫叠置的粘合层；以及
在所述第一导线上形成具有与所述第一导线的材料不同的材料的第二导线，
其中，所述第一导电垫和所述第一导线由相同的材料形成，并且所述第二导线在平面图中不与所述第一导电垫叠置。
9.根据权利要求8所述的方法，其中，通过在所述板上施加粘合材料来形成所述粘合层。
10.根据权利要求8所述的方法，其中，所述粘合层以单一整体的带形形状设置，并且设置在所述第一导电垫上，并且
其中，所述粘合层与所述板间隔开。
CN202010211711.9A 2019-03-25 2020-03-24 电路板和制造该电路板的方法 Pending CN111741599A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190033824A KR20200115757A (ko) 2019-03-25 2019-03-25 회로기판 및 이의 제조방법
KR10-2019-0033824 2019-03-25

Publications (1)

Publication Number Publication Date
CN111741599A true CN111741599A (zh) 2020-10-02

Family

ID=72604702

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010211711.9A Pending CN111741599A (zh) 2019-03-25 2020-03-24 电路板和制造该电路板的方法

Country Status (3)

Country Link
US (2) US11302620B2 (zh)
KR (1) KR20200115757A (zh)
CN (1) CN111741599A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210044342A (ko) 2019-10-14 2021-04-23 삼성디스플레이 주식회사 회로기판의 제조 방법 및 이를 포함한 표시장치
CN113077718A (zh) * 2021-03-25 2021-07-06 Tcl华星光电技术有限公司 显示面板及显示装置
KR20220152469A (ko) * 2021-05-07 2022-11-16 삼성디스플레이 주식회사 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090174083A1 (en) * 2008-01-09 2009-07-09 Shinko Electric Industries Co., Ltd. Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
CN104684247A (zh) * 2013-11-29 2015-06-03 日立金属株式会社 印刷配线板及其制造方法
US20180217466A1 (en) * 2017-02-02 2018-08-02 Seiko Epson Corporation Electro-optical device, electronic apparatus, and mounting structure
US20180226326A1 (en) * 2017-02-06 2018-08-09 Seiko Epson Corporation Electro-optical device and electronic apparatus

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4917466A (en) * 1987-08-13 1990-04-17 Shin-Etsu Polymer Co., Ltd. Method for electrically connecting IC chips, a resinous bump-forming composition used therein and a liquid-crystal display unit electrically connected thereby
JP4113767B2 (ja) 2002-12-10 2008-07-09 シャープ株式会社 配線基板およびこれを有する電子回路素子、並びに表示装置
KR20100073924A (ko) 2008-12-23 2010-07-01 제일모직주식회사 평판 디스플레이용 전극 구조체
JP6225453B2 (ja) * 2012-05-24 2017-11-08 日亜化学工業株式会社 半導体装置
JP2017215499A (ja) 2016-06-01 2017-12-07 エルジー ディスプレイ カンパニー リミテッド 表示装置の製造方法
KR102635524B1 (ko) 2018-09-18 2024-02-13 삼성디스플레이 주식회사 표시장치 및 이의 제조 방법
KR20200115756A (ko) 2019-03-25 2020-10-08 삼성디스플레이 주식회사 회로기판 및 이를 포함한 표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090174083A1 (en) * 2008-01-09 2009-07-09 Shinko Electric Industries Co., Ltd. Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
CN104684247A (zh) * 2013-11-29 2015-06-03 日立金属株式会社 印刷配线板及其制造方法
US20180217466A1 (en) * 2017-02-02 2018-08-02 Seiko Epson Corporation Electro-optical device, electronic apparatus, and mounting structure
US20180226326A1 (en) * 2017-02-06 2018-08-09 Seiko Epson Corporation Electro-optical device and electronic apparatus

Also Published As

Publication number Publication date
US20200312761A1 (en) 2020-10-01
US11694953B2 (en) 2023-07-04
US11302620B2 (en) 2022-04-12
US20220189867A1 (en) 2022-06-16
KR20200115757A (ko) 2020-10-08

Similar Documents

Publication Publication Date Title
US11694953B2 (en) Circuit board and method for manufacturing the same
KR20190036008A (ko) 전자패널, 표시장치, 및 그 제조 방법
US10804352B2 (en) Display substrate edge patterning and metallization
US11557640B2 (en) Circuit board and display device including the same
CN110277365B (zh) 电子装置与拼接电子系统
US20210320168A1 (en) Display device and manufacturing method of display device
US11275474B2 (en) Electronic panel and display device including the same
CN111916479A (zh) 显示装置
US10949018B2 (en) Display module and display device having the same
KR20140055607A (ko) 플렉서블 유기발광다이오드 표시소자 및 연성 회로기판의 본딩방법
US11877483B2 (en) Display device with circuit film coupled to lateral surface of base substrate
KR20210149269A (ko) 표시장치 및 이의 제조 방법
CN112216723A (zh) 显示设备
JP2006210809A (ja) 配線基板および実装構造体、電気光学装置および電子機器
US11287858B2 (en) Method of fabricating a circuit board and a display device including a circuit board
US11522037B2 (en) Display panel including pads on side surface thereof adjacent connection lines having reduced widths
CN113437112A (zh) 显示装置以及该显示装置的制造方法
CN113193004A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination