KR20180005312A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20180005312A
KR20180005312A KR1020160084910A KR20160084910A KR20180005312A KR 20180005312 A KR20180005312 A KR 20180005312A KR 1020160084910 A KR1020160084910 A KR 1020160084910A KR 20160084910 A KR20160084910 A KR 20160084910A KR 20180005312 A KR20180005312 A KR 20180005312A
Authority
KR
South Korea
Prior art keywords
pad
electrode
contact hole
pad electrode
conductive particles
Prior art date
Application number
KR1020160084910A
Other languages
English (en)
Inventor
안철근
이종혁
이충석
장의윤
황정호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160084910A priority Critical patent/KR20180005312A/ko
Priority to US15/613,415 priority patent/US20180011369A1/en
Priority to CN201710540761.XA priority patent/CN107577094A/zh
Publication of KR20180005312A publication Critical patent/KR20180005312A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133348—Charged particles addressed liquid crystal cells, e.g. controlled by an electron beam
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/30—Polarising elements
    • G02B5/3025—Polarisers, i.e. arrangements capable of producing a definite output polarisation state from an unpolarised input state
    • G02B5/3033—Polarisers, i.e. arrangements capable of producing a definite output polarisation state from an unpolarised input state in the form of a thin sheet or foil, e.g. Polaroid
    • G02B5/3041—Polarisers, i.e. arrangements capable of producing a definite output polarisation state from an unpolarised input state in the form of a thin sheet or foil, e.g. Polaroid comprising multiple thin layers, e.g. multilayer stacks
    • G02B5/305—Polarisers, i.e. arrangements capable of producing a definite output polarisation state from an unpolarised input state in the form of a thin sheet or foil, e.g. Polaroid comprising multiple thin layers, e.g. multilayer stacks including organic materials, e.g. polymeric layers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/30—Polarising elements
    • G02B5/3083—Birefringent or phase retarding elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133308—Support structures for LCD panels, e.g. frames or bezels
    • G02F1/133311—Environmental protection, e.g. against dust or humidity

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Wire Bonding (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Molecular Biology (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 일 실시예에 따른 표시 장치는, 기판 위에 위치하는 패드부, 패드부 위에 위치하는 접속 부재, 그리고 패드부와 접속 부재 사이에 위치하며 도전 입자들을 포함하는 이방성 도전막을 포함한다. 패드부는 제1 패드 전극 및 제2 패드 전극을 포함하는 패드, 그리고 제1 패드 전극과 제2 패드 전극 사이에 위치하는 절연층을 포함한다. 절연층은 제1 패드 전극과 중첩하고, 제2 패드 전극은 접촉 구멍을 통해 제1 패드 전극에 연결되어 있다. 접촉 구멍은 제1 패드 전극의 길이 방향 중심축과 중첩하고, 접촉 구멍의 폭이 제1 패드 전극의 폭의 절반보다 좁을 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
유기 발광 표시 장치, 액정 표시 장치 같은 표시 장치는 영상을 표시하는 화소들이 배치되어 있는 표시 패널을 포함한다. 표시 패널의 동작을 제어하기 위해 표시 패널에는 신호들의 입출력을 위한 패드부(pad portion)가 있고, 패드부에는 집적회로 칩(IC chip)이나 필름 형태의 연성 인쇄 회로(flexible printed circuit, FPC) 같은 접속 부재(connection member)가 접합(bonding)된다.
접속 부재와 패드부 사이의 전기적 접속과 물리적 결합을 위해, 이방성 도전막(anisotropic conductive film, ACF)이 사용되고 있다. 이방성 도전막은 수지 같은 절연층에 도전 입자들(conductive particles)이 배열되어 있는 필름으로, 이방성 도전막의 두께 방향으로는 도전성을 띠고 이방성 도전막의 면 방향으로는 절연성을 띤다.
이방성 도전막은 도전 입자들을 포함하고, 도전 입자들은 패드부의 패드(pad)와 접속 부재의 범프(bump) 사이에서 이들과 접촉하게 위치하여 패드와 범프를 통전시킨다. 패드와 범프 사이에 위치하는 도전 입자가 많으면 패드와 범프가 다수의 지점에서 도전 입자들에 의해 통전되므로 패드와 범프 사이의 저항이 줄어들 수 있다. 하지만, 도전 입자가 패드와 범프 사이에 위치하더라도 패드, 범프 및/또는 도전 입자의 구조에 따라서 패드와 범프 중 적어도 어느 하나와 접촉하지 않을 수 있다.
접속 부재를 이방성 도전막을 통해 패드부에 접합하는 과정에서 이방성 도전 막에 압력이 가해진다. 이때 도전 입자들이 수지 내에서 유동하여 이방성 도전막의 면 방향으로 절연성이 저하되거나 이방성 도전막의 두께 방향으로 도전성이 저하될 수 있다.
실시예들은 표시 패널의 패드와 접속 부재의 범프 사이에 위치하는 이방성 도전막의 도전 입자들의 포착률과 접속 능력을 증가시키는 것이다.
본 발명의 일 실시예에 따른 표시 장치는, 기판 위에 위치하는 패드부, 패드부 위에 위치하는 접속 부재, 그리고 패드부와 접속 부재 사이에 위치하며 도전 입자들을 포함하는 이방성 도전막을 포함한다. 패드부는 제1 패드 전극 및 제2 패드 전극을 포함하는 패드, 그리고 제1 패드 전극과 제2 패드 전극 사이에 위치하는 절연층을 포함한다. 절연층은 제1 패드 전극과 중첩하고, 제2 패드 전극은 접촉 구멍을 통해 제1 패드 전극에 연결되어 있다. 접촉 구멍은 제1 패드 전극의 길이 방향 중심축과 중첩하고, 접촉 구멍의 폭이 제1 패드 전극의 폭의 절반보다 좁을 수 있다.
절연층의 접촉 구멍의 폭이 약 2 마이크로미터 이상일 수 있다.
절연층은 제1 패드 전극과 중첩하는 영역에서 하나의 접촉 구멍만을 포함할 수 있다.
제2 패드 전극의 표면은 패드의 폭 방향으로 접촉 구멍의 양측에 각각 위치하며 실질적으로 높이가 동일한 제1 부분 및 제2 부분을 포함할 수 있다. 제1 부분과 제2 부분의 간격은 도전 입자들의 직경보다 작을 수 있다.
도전 입자들은 직경이 약 2 내지 약 4 마이크로미터일 수 있다.
접속 부재는, 기판, 기판 아래에 위치하는 단자 전극, 단자 전극 아래에 위치하는 시드 전극, 시드 전극 아래에 위치하는 범프, 그리고 단자 전극과 시드 전극 사이에 위치하는 절연층을 포함할 수 있다. 절연층은 단자 전극과 중첩하는 접촉 구멍을 가지고, 시드 전극은 접촉 구멍을 통해 단자 전극에 연결되어 있을 수 있다.
절연층의 접촉 구멍의 폭이 단자 전극의 폭의 절반보다 좁을 수 있다.
범프의 표면은 범프의 폭 방향으로 절연층의 접촉 구멍의 양측에 각각 위치하며 실질적으로 높이가 동일한 제1 부분 및 제2 부분을 포함할 수 있다. 제1 부분과 제2 부분의 간격은 도전 입자들의 직경보다 작을 수 있다.
도전 입자들은 침상형 도전 입자를 포함할 수 있다.
침상형 도전 입자는 코어 및 그 둘레에 형성된 침상형 돌기들을 포함할 수 있다.
제2 패드 전극은 산화막을 포함할 수 있고, 침상형 돌기들 중 일부는 산화막을 관통하고 있을 수 있다.
이방성 도전막은 도전 입자들을 연결하는 나노 섬유를 포함할 수 있다.
나노 섬유는 도전 입자들을 둘러싸고 있을 수 있다.
나노 섬유는 폴리비닐리덴 플로라이드를 포함할 수 있다.
접속 부재는 집적회로 칩일 수 있다.
본 발명의 일 실시예에 다른 표시 장치는, 기판 위에 위치하는 패드부, 패드부 위에 위치하는 접속 부재, 그리고 패드부와 접속 부재 사이에 위치하며 도전 입자들을 포함하는 이방성 도전막을 포함한다. 패드부는 제1 패드 전극 및 제2 패드 전극을 포함하는 패드, 그리고 제1 패드 전극과 제2 패드 전극 사이에 위치하는 절연층을 포함한다. 절연층은 제1 패드 전극과 중첩하고, 제2 패드 전극은 접촉 구멍을 통해 제1 패드 전극에 연결되어 있다. 제2 패드 전극의 표면은 패드의 폭 방향으로 접촉 구멍의 양측에 각각 위치하며 실질적으로 높이가 동일한 제1 부분 및 제2 부분을 포함한다. 제1 부분과 제2 부분의 간격이 도전 입자들의 직경보다 작을 수 있다.
도전 입자들은 직경이 약 2 내지 약 4 마이크로미터일 수 있다.
접촉 구멍은 제1 패드 전극의 길이 방향 중심축과 중첩할 수 있고, 접촉 구멍의 폭이 제1 패드 전극의 폭의 절반보다 좁을 수 있다. 접촉 구멍은 폭이 약 2 마이크로미터 이상일 수 있다.
절연층은 제1 패드 전극과 중첩하는 영역에서 하나의 접촉 구멍만을 포함할 수 있다.
접속 부재는, 기판, 기판 아래에 위치하는 단자 전극, 단자 전극 아래에 위치하는 시드 전극, 시드 전극 아래에 위치하는 범프, 그리고 단자 전극과 시드 전극 사이에 위치하는 절연층을 포함할 수 있다. 절연층은 패드 전극과 중첩하는 접촉 구멍을 가지고, 시드 전극은 접촉 구멍을 통해 단자 전극에 연결되어 있을 수 있다. 접촉 구멍의 폭은 단자 전극의 폭의 절반보다 좁을 수 있다.
실시예들에 따르면, 이방성 도전막의 도전 입자들의 포착률과 접속 능력이 증가할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 2는 도 1에 도시된 표시 장치에서 패드의 일 실시예를 나타낸 평면도이다.
도 3은 도 1에 도시된 표시 장치에서 하나의 패드 영역에 대응하는 단면도이다.
도 4는 비교예에 따른 하나의 패드 영역에 대응하는 단면도이다.
도 5는 도 1에 도시된 표시 장치에서 패드의 일 실시예를 나타낸 평면도이다.
도 6은 도 1에 도시된 표시 장치에서 화소 영역의 단면도이다.
도 7은 도 1에 도시된 표시 장치에서 화소 영역의 단면도이다.
도 8은 본 발명의 일 실시예에 따른 도전 입자의 단면도이다.
도 9는 본 발명의 일 실시예에 따른 표시 장치에서 사용되는 이방성 도전막의 단면도이다.
도 10은 본 발명의 일 실시예에 따른 표시 장치의 패드부에 이방성 도전막을 적용한 상태를 개략적으로 나타낸 모식도이다.
도 11은 본 발명의 일 실시예에 따른 표시 장치의 패드부에 이방성 도전막과 집적회로 칩을 적용한 상태를 개략적으로 나타낸 모식도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
본 발명의 실시예에 따른 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 1을 참고하면, 본 발명의 일 실시예에 따른 표시 장치는 표시 패널(10) 및 표시 패널(10)에 연결되어 있는 연성 인쇄 회로(50)를 포함한다.
표시 패널(10)은 영상을 표시하는 표시 영역(display area, DA), 그리고 표시 영역(DA)에 인가되는 각종 신호들을 생성 및/또는 전달하기 위한 소자들 및/또는 배선들이 배치되어 있는, 표시 영역(DA) 외곽의 비표시 영역(non-display area, NA)을 포함한다. 도 1에서 표시 패널(10)의 일 측 가장자리 영역(예컨대, 하측 영역)만이 비표시 영역(NA)으로 도시되어 있으나, 표시 패널(10)의 다른 측 가장자리 영역(예컨대, 좌우측 가장자리 및/또는 상측 가장자리)에도 비표시 영역(NA)에 해당할 수 있다. 표시 영역(DA)이 사각형으로 도시되어 있으나, 표시 영역(DA)은 사각형 외에도 원형, 타원형, 다각형 등 다양한 형상을 가질 수 있다.
표시 패널(10)의 표시 영역(DA)에는 화소들(PX)이 예컨대 행렬로 배치되어 있다. 표시 영역(DA)에는 게이트선들(도시되지 않음), 데이터선들(도시되지 않음) 같은 신호선들이 또한 배치되어 있다. 게이트선들은 대략 제1 방향(D1)(예컨대, 행 방향)으로 뻗어 있을 수 있고, 데이터선들은 제1 방향(D1)과 교차하는 대략 제2 방향(D2)(예컨대, 열 방향)으로 뻗어 있을 수 있다. 각각의 화소(PX)는 게이트선 및 데이터선과 연결되어, 이들 신호선으로부터 게이트 신호와 데이터 신호를 인가받을 수 있다. 유기 발광 표시 장치의 경우, 표시 영역(DA)에는 예컨대 대략 제2 방향(D2)으로 뻗어 있으며 구동 전압을 화소들(PX)에 전달하는 구동 전압선들(도시되지 않음)이 배치되어 있을 수 있다.
표시 패널(10)의 비표시 영역(NA)에는 표시 패널(10)의 외부로부터 신호를 전달받기 위한 패드부(PP1)가 위치한다. 패드부(PP1)에는 연성 인쇄 회로(50)의 일단이 연결되어 있다. 패드부(PP1)와 연성 인쇄 회로(50) 사이에는 이방성 도전막(도시되지 않음)이 위치할 수 있다. 연성 인쇄 회로(50)는 타단이 예컨대 외부의 인쇄 회로기판에 연결되어 영상 데이터 같은 신호나 제어 신호 등을 전달할 수 있다.
표시 패널(10)을 구동하기 위한 각종 신호들을 생성 및/또는 처리하는 구동 장치는 표시 패널(10)의 비표시 영역(NA)이나 연성 인쇄 회로(50)에 위치할 수 있고, 외부의 인쇄 회로 기판에 위치할 수도 있다. 구동 장치는 데이터선에 데이터 신호를 인가하는 데이터 구동부, 게이트선에 게이트 신호를 인가하는 게이트 구동부, 그리고 데이터 구동부 및 게이트 구동부를 제어하는 신호 제어부를 포함할 수 있다.
도시된 실시예에서, 데이터 구동부는 집적회로 칩(400) 형태로 표시 영역(DA)과 패드부(PP1) 사이에 위치하는 패드부(PP2)에 실장되어 있다. 패드부(PP2)와 집적회로 칩(400) 사이에는 이방성 도전막(도시되지 않음)이 위치할 수 있다. 도시된 것과 달리, 데이터 구동부는 연성 인쇄 회로(50)에 집적회로 칩 형태로 실장되어 테이프 캐리어 패키지(tape carrier package) 형태로 패드부(PP1)에 연결될 수 있다. 게이트 구동부는 표시 패널(10)의 좌측 및/또는 우측 가장자리의 비표시 영역(도시되지 않음)에 집적되어 있을 수 있고, 집적회로 칩 형태로 제공될 수도 있다. 신호 제어부는 데이터 구동부와 같은 집적회로 칩(400)으로 형성되거나 별개의 집적회로 칩으로 제공될 수 있다.
지금까지 표시 장치의 전체적인 구성에 대해 살펴보았다. 이제, 집적회로 칩(400)이 패드부(PP2)에 연결되어 있는 부분을 중심으로 본 발명의 일 실시예에 따른 표시 장치에 대해 상세하게 설명한다.
도 2는 도 1에 도시된 표시 장치에서 패드의 일 실시예를 나타낸 평면도이고, 도 3은 도 1에 도시된 표시 장치에서 하나의 패드 영역에 대응하는 단면도이다.
도 2는 도 1에 도시된 표시 패널(10)의 패드부(PP2)에 위치하는 패드들(P) 중 하나를 도시한다. 패드부(PP2)에서 패드들(P)은 예컨대 제1 방향(D1)을 따라 소정 간격으로 배열되어 있고, 단일 행 또는 복수의 행으로 배열되어 있을 수 있다. 도 3은 패드부(PP2) 위에 집적회로 칩(400)이 연성 인쇄 회로(50)를 통해 접합되어 있는 도 1의 표시 장치에서 도 2의 III-III' 방향을 따라 취한 단면도이다.
도 2를 참고하면, 패드(P)는 전체적으로 직사각형의 평면 형상을 가진다. 패드(P)의 장변(길이)과 단변(폭)을 가지며, 장변 방향은 제2 방향(D2)과 대략 나란할 수 있다. 도시된 실시예와 달리, 패드(P)는 전체적으로 평행사변형 같은 다른 평면 형상을 가질 수 있고, 장변 방향이 제2 방향(D2)에 대해 어느 정도 기울어져 있을 수도 있다. 패드(P)는 장변과 단변이 대략 동일할 수도 있으며, 평면 형상에 있어 다양한 변형이 가능하다.
도 2 및 도 3을 도 1과 함께 참고하면, 패드부(PP2)의 패드(P)는 표시 패널(10)의 기판(110) 위에 위치하고, 패드(P)는 제1 패드 전극(PE1) 및 제2 패드 전극(PE2)을 포함한다. 집적회로 칩(400)은 기판(410) 및 기판(410)으로부터 하향 돌출되어 있는 범프(B)를 포함한다. 패드부(PP2)와 집적회로 칩(400) 사이에는 도전 입자들(CP)을 포함하는 이방성 도전막(20)이 위치하고, 적어도 하나의 도전 입자(CP)가 패드(P)와 범프(B) 사이에 위치한다.
도전 입자(CP)는 패드(P) 및 범프(B)와 접촉하여 이들을 통전시킨다. 도전 입자(CP)는 적절한 탄성률, 탄성 변형성 및 복원성을 갖는 유기 또는 무기 재료로 형성된 입자(코어)에 금속막이 코팅되어 있다. 도전 입자(CP)는 대략 구형일 수 있고, 후술하는 침상형일 수도 있다. 도전 입자(CP)는 예컨대 약 5 마이크로미터 이하, 약 2 내지 약 4 마이크로미터, 약 2.8 내지 약 3.4 마이크로미터, 또는 약 3.0 내지 약 3.2 마이크로미터의 직경을 가질 수 있지만, 이에 제한되는 것은 아니다. 패드부(PP2)와 집적회로 칩(400) 사이의 대부분의 공간은 이방성 도전막(20)의 점착층으로 채워져, 집적회로 칩(400)이 점착층에 의해 패드부(PP2)에 접합되어 있을 수 있다.
제2 패드 전극(PE2)은 제1 패드 전극(PE1) 위에 중첩하게 위치한다. 따라서 도전 입자(CP)는 패드(P)의 두 패드 전극(PE1, PE2) 중 위에 위치하는 제2 패드 전극(PE2)과 접촉한다. 제2 패드 전극(PE2)은 제1 패드 전극(PE1)은 완전히 덮도록 위치할 수 있고, 제2 패드 전극(PE2)의 폭(W2)이 제1 패드 전극(PE1)의 폭(W1)보다 넓을 수 있다. 예컨대, 제1 패드 전극(PE1)의 폭은 약 8 마이크로미터이고 제2 패드 전극(PE2)의 폭은 약 10 마이크로미터일 수 있다.
기판(110)과 패드(P) 사이에는 절연층(140)이 위치한다. 절연층(140)은 수분 등의 침투를 방지하기 위한 배리어층(barrier layer), 버퍼층(buffer layer), 후술하는 반도체와 게이트 전극을 절연시키는 게이트 절연층 등일 수 있고, 이들 층이 적층된 다층막일 수 있다.
제1 패드 전극(PE1)과 제2 패드 전극(PE2) 사이에는 층간 절연층(160)이 위치한다. 층간 절연층(160)에는 접촉 구멍(86)이 형성되어 있고, 제2 패드 전극(PE2)은 접촉 구멍(86)을 통해 제1 패드 전극(PE1)과 연결되어 있다. 따라서 패드(P)는 층간 절연층(160)을 사이에 두고 중첩하면서 하나의 접촉 구멍(86)을 통해 연결되어 있는 2개의 패드 전극(PE1, PE2)으로 구성된다.
접촉 구멍(86)은 패드(P)의 길이 방향으로 형성되어 있다. 즉, 도 2에 도시된 바와 같이 접촉 구멍(86)은 패드(P)의 길이 방향 중심축(Xp)을 따라 길게 형성되어 있다. 이로 인해, 제2 패드 전극(PE2)의 표면은 접촉 구멍(86) 또는 패드(P)의 길이 방향 중심축(Xp)의 좌측에 있는 제1 부분(PE2a)과 우측에 있는 제2 부분(PE2b)으로 나뉠 수 있다. 제1 부분(PE2a)과 제2 부분(PE2b)은 각각 실질적으로 평탄하며 도전 입자(CP)가 안착할 수 있는 부분에 해당한다. 제1 부분(PE2a)과 제2 부분(PE2b)은 기판(110)으로부터 제3 방향(D3)으로 실질적으로 동일한 높이를 가질 수 있다.
제1 부분(PE2a)과 제2 부분(PE2b)은 접촉 구멍(86) 내에 위치하는 부분에 의해 서로 연결되어 있을지라도, 제1 방향(D1)으로 소정 간격(G1)으로 이격되어 있을 수 있다. 간격(G1)은 도전 입자(CP)의 직경보다 작을 수 있다.
제1 패드 전극(PE1)의 일단은 표시 패널(10)의 신호선에 연결되는 배선(L)과 연결되어 있고, 제1 패드 전극(PE1)은 배선(L)의 확장부일 수 있다. 제1 패드 전극(PE1)은 패드부(PP1)의 패드(도시되지 않음)와 연결되는 배선(L)과 연결되어 있을 수도 있다. 이 경우, 도 2에 도시된 배선(L)은 제1 패드 전극(PE1) 아래쪽에서 연장할 수 있다. 따라서 제2 패드 전극(PE2)에 입력되는 신호가 제1 패드 전극(PE1)을 통해 배선(L)으로 전송되거나, 반대로, 배선(L)을 통해 입력되는 신호가 제1 패드 전극(PE1)을 통해 제2 패드 전극(PE2)으로 전송될 수 있다.
본 발명의 실시예에 있어서, 도전 입자(CP)가 안착할 수 있는 제2 패드 전극(PE2)의 제1 부분(PE2a)과 제2 부분(PE2b)의 폭을 확보하기 위해, 접촉 구멍(86)은 좁은 폭(Wh1)으로 형성된다. 예컨대, 접촉 구멍(86)은 제1 패드 전극(PE1)의 폭(W1)의 약 절반 이하의 폭으로 형성될 수 있다. 접촉 구멍(86)의 폭(Wh1)이 좁을수록 제1 부분(PE2a)과 제2 부분(PE2b)의 폭을 넓게 확보하는데 유리하지만, 제1 패드 전극(PE1)과 제2 패드 전극(PE2) 간의 접촉 저항과 접착력이 문제될 수 있다. 제1 패드 전극(PE1)과 제2 패드 전극(PE2)의 접촉 특성을 고려해 볼 때, 접촉 구멍(86)은 제1 패드 전극(PE1)의 폭(W1)의 약 1/4 이상의 폭(Wh1)을 가질 수 있다. 예컨대, 제1 패드 전극(PE1)의 폭(W1)이 8 마이크로미터인 경우, 접촉 구멍(86)의 폭(Wh1)은 약 2 마이크로미터일 수 있다.
패드부(PP2) 위에 위치하는 집적회로 칩(400)은 실리콘 기판(410)과 그 아래로 단자 전극(TE), 절연층(430), 시드층(SL) 및 범프(B)를 포함한다. 단자 전극(TE)은 집적회로의 출력 전극일 수 있고, 입력 전극일 수도 있다. 단자 전극(TE)을 패드부(PP2)의 패드(P)에 전기적으로 연결하기 위해, 집적회로 칩(400)은 단자 전극(TE) 아래에 실리콘 기판(410)으로부터 돌출되는 범프(B)를 포함한다. 단자 전극(TE)과 범프(B) 사이에는 예컨대 전해 도금에 의해 범프(B)를 성장시키기 위한 시드층(seed layer, SL)이 위치하고, 시드층(SL)은 절연층(430)에 형성된 접촉 구멍(87)을 통해 단자 전극(TE)에 연결되어 있다. 단자 전극(TE), 시드층(SL) 및 범프(B)는 금속 또는 금속 합금으로 형성될 수 있다. 절연층(430)은 규소 산화물(SiOx), 규소 질화물(SiNx) 같은 무기 물질로 형성될 수 있다. 범프(B)는 다른 층들보다 상대적으로 두껍게, 예컨대 약 5 내지 약 15 마이크로미터, 또는 약 8 내지 약 12 마이크로미터의 두께로 형성될 수 있지만, 이에 제한되지 않는다.
접촉 구멍(87)으로 인해 범프(B)의 표면은 접촉 구멍(87)의 좌측에 있는 제1 부분(Ba)과 우측에 있는 제2 부분(Bb)으로 나뉠 수 있다. 제1 부분(Ba)과 제2 부분(Bb)은 각각 실질적으로 평탄하며 도전 입자(CP)가 안착할 수 있는 부분에 해당한다. 제1 부분(Ba)과 제2 부분(Bb)은 실리콘 기판(110)으로부터 제3 방향(D3)과 나란한 방향으로 실질적으로 동일한 높이를 가질 수 있고, 실리콘 기판(110)의 평면과 나란한 제1 방향(D1)으로 소정 간격(G2)으로 이격되어 있을 수 있다.
도전 입자(CP)가 안착할 수 있는 범프(B)의 제1 부분(Ba)과 제2 부분(Bb)의 폭을 넓히기 위해서 간격(G2)이 좁을 수 있고, 예컨대 간격(G2)은 도전 입자(CP)의 직경보다 작을 수 있다. 간격(G2)을 좁히기 위해서 접촉 구멍(87)은 좁은 폭(Wh2)으로 형성될 수 있고, 예컨대 단자 전극(TE)의 폭(W3)의 약 절반 이하의 폭을 가질 수 있다. 접촉 구멍(87)의 폭(Wh2)이 좁을수록 간격(G2)을 좁히거나 실질적으로 없애는데 유리하지만, 접촉 저항과 접착력을 고려해 볼 때 접촉 구멍(87)은 단자 전극(TE)의 폭(W3)의 약 1/4 이상의 폭(Wh2)을 가질 수 있다.
패드(P)에 형성된 간격(G1)은 접촉 구멍(86)의 폭(Wh1)보다 좁을 수 있고, 범프(B)에 형성된 간격(G2)은 접촉 구멍(87)의 폭(Wh2)보다 좁을 수 있다. 이것은 제2 패드 전극(PE2) 및 범프(B)가 형성됨에 따라 이들에 의해 실질적으로 접촉 구멍들(86, 87)이 점점 작아질 수 있기 때문이다. 따라서 접촉 구멍(86)의 폭(Wh1)과 접촉 구멍(87)의 폭(Wh2)이 동일하더라도, 범프(B)가 제2 패드 전극(PE2)보다 훨씬 두껍게 형성될 수 있으므로 (예컨대, 약 10배 이상), 간격(G2)이 간격(G1)보다 좁을 수 있다. 하지만, 예컨대 폭(Wh1)이 폭(Wh2)보다 넓을 경우 간격(G2)이 간격(G1)보다 넓을 수 있고, 서로 대략 동일할 수도 있다. 접촉 구멍(87)의 폭(Wh2)이 충분히 좁을 경우 범프(B)는 간격(G2) 없이 실질적으로 평탄한 표면을 가질 수도 있다.
범프(B)가 패드(P)에 정렬되게 집적회로 칩(400)이 패드부(PP2)에 접합된 상태에서, 범프(B)의 제1 부분(Ba), 제2 부분(Bb) 및 간격(G2)은 각각 제2 패드 전극(PE2)의 제1 부분(PE2a), 제2 부분(PE2b) 및 간격(G1)에 대응하게 중첩할 수 있다.
패드부(PP2)의 접촉 구멍(86)의 폭(Wh1)과 집적회로 칩(400)의 접촉 구멍(87)의 폭(Wh2)을 좁게 하여, 도전 입자(CP)가 안착할 수 있는 제1 부분(PE2a, Ba)과 제2 부분(PE2b, Bb)의 폭을 확대함으로써, 범프(B)와 패드(P)를 통전시키는데 기여하는 유효 도전 입자(CP)의 포착률을 증가시킬 수 있다. 이와 같은 효과는 접촉 구멍들(86, 87)을 넓게 형성한 도 4의 비교예를 참고하면 더욱 명확하게 이해될 수 있다.
도 4는 비교예에 따른 하나의 패드 영역에 대응하는 단면도이다.
도 4는 도 3의 실시예에 대응하는 표시 장치의 단면을 도시하고 있다. 차이점으로는, 패드부(PP2)의 층간 절연층(160)에 접촉 구멍(86)이 넓게 형성되어 있고, 이로 인해 제2 패드 전극(PE2)의 표면은 도전 입자(CP1, CP2)가 안착할 수 있는 제1 부분(PE2a)과 제2 부분(PE2b)의 폭이 좁고, 이들 간의 간격(G1)이 도전 입자들(CP1, CP2)의 직경보다 넓게 형성되어 있다. 집적회로 칩(400)의 절연층(430)에도 접촉 구멍(87)이 넓게 형성되어 있고, 이에 따라 범프(B)의 표면은 도전 입자들(CP1, CP2)이 안착할 수 있는 제1 부분(Ba)과 제2 부분(Bb)의 폭이 좁고, 이들 간의 간격(G2)이 도전 입자들(CP1, CP2)의 직경보다 넓게 형성되어 있다.
이때, 어떤 도전 입자(CP1)는 제2 패드 전극(PE2)의 제1 부분(PE2a)과 범프(B)의 제1 부분(Ba) 사이에 위치하거나 제2 패드 전극(PE2)의 제2 부분(PE2b)과 범프(B)의 제2 부분(Bb) 사이에 위치하여 제2 패드 전극(PE2)와 범프(B)를 전기적으로 접속시킬 수 있다. 다른 도전 입자(CP2)는 또한 제2 패드 전극(PE2)에 형성된 간격(G1)과 범프(B)에 형성된 간격(G2)에 의해 한정되는 공간 내부에 위치할 수 있다. 제1 부분들(PE2a, Ba) 또는 제2 부분들(PE2b, Bb) 사이에 있는 도전 입자(CP1)로 인해 제2 패드 전극(PE2)과 범프(B)는 제3 방향(D3)으로 이격되어 있으므로, 두 간격(G1, G2) 사이에 위치하는 도전 입자(CP2)는 제2 패드 전극(PE2)과 범프(B) 모두와 또는 이들 중 하나와 접촉하지 않게 된다. 따라서 도전 입자(CP2)가 패드(P)와 범프(B) 사이에 있음에도 불구하고 이들을 통전시키는데 기여하지 못한다.
이에 반하여, 다시 도 3을 참고하면, 본 발명의 일 실시예에 따른 제2 패드 전극(PE2)에 형성된 간격(G1)과 범프(B)에 형성된 간격(G2)이 도전 입자(CP)보다 좁기 때문에, 도전 입자(CP)가 간격(G1)과 간격(G2)에 의해 한정되는 공간 내부에 위치하지 않는다. 따라서 패드(P)와 범프(B) 사이에 위치하는 모든 도전 입자(CP)가 유효 도전 입자로 기능할 수 있으므로, 도전 입자(CP)의 포착률이 증가한다.
도 5는 도 1에 도시된 표시 장치에서 패드의 일 실시예를 나타낸 평면도이다.
전술한 도 3의 실시예서는 하나의 접촉 구멍(86)이 패드(P)의 길이 방향 중심축(Xp)을 따라 길게 형성되어 있지만, 도 5의 실시예에서는 패드(P)의 길이 방향 중심축(Xp)을 따라 복수의 접촉 구멍(86)이 형성되어 있다. 접촉 구멍(86)을 따라 자른 단면도는 도 4에 도시된 것과 실질적으로 동일할 수 있다.
이와 같이, 복수의 접촉 구멍(86)을 형성할 경우 하나의 접촉 구멍(86)을 길게 형성하는 경우에 비해 제2 패드 전극(PE2)이 제1 패드 전극(PE1)과 접촉하는 면적이 줄어들므로 제1 패드 전극(EP1)과 제2 패드 전극(PE2) 간의 접촉 저항이 증가할 수 있다. 하지만 접촉 구멍(86)의 영역이 줄어드는 만큼 도전 입자(CP)가 안착할 수 있는 영역이 증가할 수 있으므로, 도전 입자(CP)의 포착률이 증가할 수 있다. 도 5에서 5개의 접촉 구멍(86)이 소정 간격으로 형성된 것이 도시되어 있지만, 접촉 구멍(86)은 그보다 적거나 많게 형성될 수 있고, 각각의 접촉 구멍(86)의 길이나 접촉 구멍들(86) 간의 간격도 다양하게 변형이 가능하다. 접촉 구멍(86)의 폭(Wh1)은 전술한 바와 같이 제1 패드 전극(PE1)의 폭(W1)의 약 절반 이하의 폭으로 형성될 수 있고, 제1 패드 전극(PE1)의 폭(W1)의 약 1/4 이상의 폭(Wh1)을 가질 수 있다.
지금까지 구동회로 칩이 접합되는 패드 영역을 중심으로 표시 장치에 대해 설명하였다. 이하에는 표시 영역의 화소를 중심으로 표시 장치의 적층 구조에 대해 설명한다.
도 6 및 도 7은 각각 도 1에 도시된 표시 장치에서 화소 영역의 단면도이다.
도 6은 표시 장치가 유기 발광 표시 장치인 경우를 예로 들어 설명하기 위한 것이고, 도 7은 표시 장치가 액정 표시 장치인 경우를 예로 들어 설명하기 위한 것이다. 먼저 유기 발광 표시 장치에 대해 설명하고, 액정 표시 장치에 대해서는 차이점을 위주로 설명하기로 한다. 패드 영역과의 관계를 설명하기 위해 도 3을 또한 참고한다.
도 6을 참고하면, 표시 패널(10)은 기판(110) 및 그 위에 형성된 복수의 층을 포함한다.
기판(110)은 고분자 필름으로 이루어진 연성 기판일 수 있다. 예컨대, 기판(110)은 폴리이미드(polyimide), 폴리아미드(polyamide), 폴리에틸렌 테레프탈레이드(polyethylene terephthalate) 등의 플라스틱으로 이루어질 수 있다. 기판(110)은 유리로 이루어진 경성 기판일 수도 있다.
기판(110) 내부에는 반도체 특성을 열화시키는 불순물이 확산되는 것을 방지하고 수분 등의 침투를 방지하기 위한 배리어층(도시되지 않음)이 위치할 수 있다.
기판(110) 위에는 트랜지스터(TR)의 반도체(131)가 위치하고, 반도체(131) 위에는 절연층(140)이 위치한다. 반도체(131)는 소스 영역, 드레인 영역 및 이들 영역 사이의 채널 영역을 포함한다. 반도체(131)는 다결정 규소, 산화물 반도체, 또는 비정질 규소를 포함할 수 있다. 절연층(140)은 규소 산화물, 규소 질화물 같은 무기 물질을 적층하여 형성될 수 있다. 절연층(140)은 배리어층, 버퍼층 및 게이트 절연층 중 적어도 하나를 포함할 수 있다. 도시된 실시예와 달리, 절연층(140)은 제1 패드 전극(PE1), 게이트 전극(124) 같은 게이트 도전체와 중첩하는 영역에만 위치할 수도 있고, 패드부(PP2)에는 위치하지 않을 수도 있다.
절연층(140) 위에는 패드(P)의 제1 패드 전극(PE1)과 트랜지스터(TR)의 게이트 전극(124)을 포함하는 게이트 도전체가 위치한다. 제1 패드 전극(PE1)과 게이트 전극(124)은 기판(110) 위에 구리(Cu), 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 같은 도전성 물질을 적층하고 패터닝하여 함께 형성될 수 있다.
제1 패드 전극(PE1) 및 게이트 전극(124) 위에는 층간 절연층(160)이 위치한다. 층간 절연층(160)은 무기 물질을 포함할 수 있다. 층간 절연층(160) 위에는 패드(P)의 제2 패드 전극(PE2)과 트랜지스터(TR)의 소스 전극(173) 및 드레인 전극(175)을 포함하는 데이터 도전체가 위치한다. 소스 전극(173) 및 드레인 전극(175)은 층간 절연층(160) 및 절연층(140)에 형성된 접촉 구멍들을 통해 반도체(131)의 소스 영역 및 드레인 전극과 각각 연결되어 있다. 제2 패드 전극(PE2)은 층간 절연층(160)에 형성된 접촉 구멍(86)을 통해 제1 패드 전극(PE1)과 연결되어 있다. 데이터 도전체는 예컨대, 구리(Cu), 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 금(Au), 백금(Pt), 팔라듐(Pd), 탄탈륨(Ta), 텅스텐(W), 티타늄(Ti), 니켈(Ni) 등의 금속이나 금속 합금을 포함할 수 있다. 데이터 도전체는 복수의 층, 예컨대 티타늄/알루미늄/티타늄의 3중층 구조를 가질 수 있다.
소소 전극(173) 및 드레인 전극(175) 위에는 보호층(passivation layer)(180)이 위치한다. 보호층(180)은 유기 물질을 포함할 수 있다. 패드부(PP2)에는 보호층(180)이 위치하지 않지만, 인접하는 패드들(P) 사이에 위치할 수도 있다.
보호층(180) 위에는 화소 전극(191)이 위치한다. 화소 전극(191)은 보호층(180)에 형성된 접촉 구멍을 통해 드레인 전극(175)과 연결되어 데이터 신호를 인가받을 수 있다.
보호층(180)과 화소 전극(191)의 일부 위에는 화소 정의막(360)이 위치한다. 화소 정의막(360)은 화소 전극(191)과 중첩하는 개구부를 가진다. 화소 정의막(360)의 개구부에는 화소 전극(191) 위로 발광층(370)이 위치하고, 발광층(370) 위에는 공통 전극(270)이 위치한다. 화소 전극(191), 발광층(370) 및 공통 전극(270)은 함께 유기 발광 다이오드를 구성한다. 화소 전극(191)은 유기 발광 다이오드의 애노드(anode)일 수 있고, 공통 전극(270)은 유기 발광 다이오드의 캐소드(cathode)일 수 있다. 공통 전극(270)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명한 도전 물질을 포함할 수 있다. 공통 전극(270)의 위에는 유기 발광 다이오드를 보호하는 봉지층(encapsulation layer)(390)이 위치한다. 봉지층(390)은 적어도 하나의 유기 물질층 및/또는 적어도 하나의 무기 물질층을 포함할 수 있다. 화소 정의막(360)과 봉지층(390)은 패드(P)가 노출될 수 있도록 패드부(PP1)에는 위치하지 않는다.
패드부(PP2) 위에는 범프들(B)을 포함하는 집적회로 칩(400)이 위치한다. 패드(P)와 연성 인쇄 회로(50) 사이에는 도전 입자들(CP)을 포함하는 이방성 도전막(20)이 위치하여, 집적회로 칩(400)을 패드부(PP2)에 접합시키고, 패드(P)와 범프(B)를 전기적으로 연결시킨다.
액정 표시 장치와 관련하여 도 7을 참고하면, 기판(110) 위에 트랜지스터(TR)의 게이트 전극(124)이 위치하고, 그 위로 절연층(140)이 위치한다. 절연층(140) 위에는 트랜지스터(TR)의 반도체(154)가 위치하고, 반도체(154) 위에 트랜지스터(TR)의 소스 전극(173) 및 드레인 전극(175)이 위치한다.
소소 전극(173) 및 드레인 전극(175) 위에는 보호층(180)이 위치하고, 보호층(180) 위에는 화소 전극(191)이 위치한다. 화소 전극(191)은 보호층(180)에 형성된 접촉 구멍을 통해 드레인 전극(175)과 연결되어 데이터 신호를 인가받을 수 있다.
화소 전극(191) 위에는 액정 분자들(31)을 포함하는 액정층(3)이 위치하고, 액정층(3) 위에는 기판(110)과 함께 액정층(3)을 밀봉하는 절연층(210)이 위치한다. 절연층(210)은 기판 형태일 수 있다. 액정층(3)은 미세 공간들 내에 이격되게 위치하도록 형성될 수도 있다.
절연층(210)의 아래에는 화소 전극(191)과 함께 액정층(3)에 전계를 생성하여 액정 분자들(31)의 배열 방향을 제어할 수 있는 공통 전극(270)이 위치한다. 화소 전극(191)과 액정층(3) 사이, 그리고 액정층(3)과 공통 전극(270) 사이에는 배향막(도시되지 않음)이 위치할 수 있다. 도시된 실시예와 달리, 공통 전극(270)은 기판(110)과 액정층(3) 사이에 위치할 수도 있다.
이제, 도 8 및 도 9를 참고하여, 도전 입자들의 포착률을 증가시키기 위해 본 발명의 일 실시예에 따른 표시 장치에 사용될 수 있는 이방성 도전막과 도전 입자들에 대해 설명하기로 한다.
도 8은 본 발명의 일 실시예에 따른 도전 입자의 단면도이고, 도 9는 본 발명의 일 실시예에 따른 표시 장치에서 사용되는 이방성 도전막의 단면도이다.
먼저 도 8을 참고하면, 패드(P)의 제2 패드 전극(PE2)에 도전 입자(CP)가 안착되어 있는 상태가 도시된다. 도전 입자(CP)는 구형의 코어(91)에 침상형 돌기들(aciform projections)(92)이 형성된 구조를 갖는다.
코어(91)는 탄성 변형성 및 복원성을 가진 유기 또는 무기 재료로 형성될 수 있으며, 예컨대 수지로 형성될 수 있다. 침상형 돌기들(92)은 예컨대 코어(91)의 표면에 납(Pb) 같은 도전성 물질로 돌기들을 형성한 후 니켈(Ni) 같은 금속을 도금하여 형성될 수 있다. 침상형 도전 입자(CP)는 표면이 매끄러운 도전 입자보다 관통 특성이 우수하기 때문에, 패드(P)와의 접속 능력 또한 우수하다.
이방성 도전막을 이용하여 접속 부재를 부착함에 있어 접속 부재를 압착하여 도전 입자(CP)를 접속 부재의 범프(B)와 패드부의 패드(P)에 접속시키고, 이방성 도전막의 점착제를 열, 광 등으로 경화시켜 접속 상태를 유지시킬 수 있다. 도전 입자로서 침상형 도전 입자(CP)가 사용되면 비교적 작은 압력이 가해지더라도 예컨대 제2 패드 전극(PE2)의 표면에 형성된 산화막(OL)을 쉽게 관통하여 제2 패드 전극(PE2)과 접속할 수 있다.
도 9를 참고하면, 도 8에 도시된 침상형 도전 입자들(CP)을 포함하는 이방성 도전막(20)이 표시 장치에 적용되기 전의 상태가 도시된다. 이방성 도전막(20)은 점착층(22) 내에 도전 입자들(CP)을 포함하고, 점착층(22)은 미경화 상태의 수지층이다. 점착층(22)은 열 경화성 수지층 또는 광 경화성 수지층일 수 있다. 예컨대, 점착층(22)은 에폭시 화합물 또는 아크릴레이트 화합물과 중합 개시제를 함유하는 중합형 수지층일 수 있고, 중합 개시제는 이온 중합 개시제 또는 라디칼 중합 개시제일 수 있다. 점착층(22)은 에폭시 수지, 폴리에스테르 수지, 비스말레이미드 수지, 시아네이트 수지 등의 열경화성 수지일 수 있고, 반경화 상태일 수 있다. 점착층(22)의 양면에는 이형지들(24, 25)이 위치한다. 이형지들(24, 25)은 사용 시 제거되며, 점착층(22)의 한 면은 표시 패널의 패드부에 접촉하고 다른 한 면은 접속 부재에 접촉하게 된다.
도전 입자들(CP)은 절연성 나노 섬유(21)에 의해 연결되어 있다. 좀더 구체적으로, 도전 입자들(CP)은 나노 섬유(21)에 의해 둘러싸여 있다. 나노 섬유(21)는 도전 입자들(CP) 사이에서는 도전 입자들(CP)의 직경보다 작은 직경을 가질 수 있다. 침상형 도전 입자들(CP) 간의 간격이 대략 일정하게 도시되어 있지만, 일정하지 않고 불규칙적일 수 있다.
이와 같은 구조는 예컨대, 폴리머 용액에 도전 입자들(CP)을 혼합한 용액을 노즐을 통해 분사시킨 후 용매를 증발시킴으로써 형성될 수 있다. 나노 섬유(21)을 형성하는 폴리머로서 폴리비닐리덴 플로라이드(polyvinylidene fluoride)이 사용될 수 있지만, 이에 제한되지 않으며, 예컨대 폴리이미드, 폴리에틸렌 테레프탈레이트, 폴리카보네이트(polycarbonate), 폴리부틸렌 숙시네이트(polybutylene succinate), 폴리에틸렌(polyethylene) 등이 사용될 수 있다.
본 실시예에 따르면, 접속 부재를 이방성 도전막(20)을 통해 패드부에 부착하는 과정에서 이방성 도전막(20)에 압력이 가해지더라도 도전 입자들(CP)이 점착층(22) 내에서 유동하기가 어려워진다. 예컨대, 도 3을 참고하면 범프(B)와 패드(P) 사이에 있던 도전 입자(CP)가 가압 시 범프(B)와 패드(P) 사이에서 밖으로 밀려날 수 있는데, 도전 입자들(CP)은 나노 섬유(21)에 서로 묶여 있기 때문에, 유동이 제한되어 밖으로 밀려나지 않게 된다. 도전 입자들(CP)이 나노 섬유(21)에 둘러싸여 있더라도 도전 입자들(CP)이 침상형이므로 관통 특성이 우수하고, 또한 도전 입자들(CP)을 둘러싸는 나노 섬유(21) 부분들은 압착 시 융해될 수 있기 때문에, 나노 섬유(21)는 도전 입자들(CP)의 접속 능력에 장애가 되지 않는다.
도 10은 본 발명의 일 실시예에 따른 표시 장치의 패드부에 이방성 도전막을 적용한 상태를 개략적으로 나타낸 모식도이고, 도 11은 본 발명의 일 실시예에 따른 표시 장치의 패드부에 이방성 도전막과 집적회로 칩을 적용한 상태를 개략적으로 나타낸 모식도이다.
도 10 및 도 11에는 패드(P), 이방성 도전막의 침상형 도전 입자들(CP)과 나노 섬유(21), 그리고 범프(B)만을 도시하였고, 패드(P)와 범프(B)도 대략 직육면체로 단순하게 도시하였다.
도 10을 참고하면, 패드부 위에 이방성 도전막을 위치시키면 나노 섬유(21)에 의해 연결되어 있는 도전 입자들(CP) 중 일부는 패드(P) 위에 위치하고 일부는 패드들(P) 사이에 위치할 수 있다. 도 11을 참고하면, 이방성 도전막 위에 집적회로 칩을 위치하고 가압하더라도, 도전 입자들(CP)은 나노 섬유(21)에 의해 구속되기 때문에, 패드(P) 위에 위치하고 있던 도전 입자들(CP)이 패드들(P) 사이로 유동하지 않고 제 위치를 유지할 수 있다. 도전 입자들(CP)은 침상형이므로 나노 섬유(21)와 패드(P)의 산화막 등을 관통하여 범프(B)와 패드(P)를 전기적으로 접속시킬 수 있다. 도전 입자들(CP)의 침상형 구조로 인해 보다 적은 압력에도 관통 특성을 확보할 수 있으므로 가압 시 발생할 수 있는 어떤 손상이 방지되거나, 구동회로 칩을 좀더 얇게 형성하는 것이 가능할 수도 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
10: 표시 패널 110: 기판
140: 게이트 절연층 160: 층간 절연층
20: 이방성 도전막 21: 나노 섬유
22: 점착층 400: 집적회로 칩
410: 실리콘 기판 430: 절연층
50: 연성 인쇄 회로 86, 87: 접촉 구멍
91: 코어 92: 침상형 돌기
B: 범프 CP: 도전 입자
G1, G2: 간격 P: 패드
PE1, PE2: 패드 전극 PP1, PP2: 패드부
SL: 시드층 TE: 단자 전극
Wh1, Wh2: 접촉 구멍의 폭

Claims (20)

  1. 기판 위에 위치하는 패드부;
    상기 패드부 위에 위치하는 접속 부재; 및
    상기 패드부와 상기 접속 부재 사이에 위치하며 도전 입자들을 포함하는 이방성 도전막;
    을 포함하며,
    상기 패드부는 제1 패드 전극 및 제2 패드 전극을 포함하는 패드, 그리고 상기 제1 패드 전극과 상기 제2 패드 전극 사이에 위치하는 절연층을 포함하고,
    상기 절연층은 상기 제1 패드 전극과 중첩하고, 상기 제2 패드 전극은 상기 접촉 구멍을 통해 상기 제1 패드 전극에 연결되어 있고,
    상기 접촉 구멍은 상기 제1 패드 전극의 길이 방향 중심축과 중첩하고, 상기 접촉 구멍의 폭이 상기 제1 패드 전극의 폭의 절반보다 좁은 표시 장치.
  2. 제1항에서,
    상기 접촉 구멍의 폭이 약 2 마이크로미터 이상인 표시 장치.
  3. 제1항에서,
    상기 절연층은 상기 제1 패드 전극과 중첩하는 영역에서 하나의 접촉 구멍만을 포함하는 표시 장치.
  4. 제1항에서,
    상기 제2 패드 전극의 표면은 상기 패드의 폭 방향으로 상기 접촉 구멍의 양측에 각각 위치하며 실질적으로 높이가 동일한 제1 부분 및 제2 부분을 포함하며,
    상기 제1 부분과 상기 제2 부분의 간격이 상기 도전 입자들의 직경보다 작은 표시 장치.
  5. 제4항에서,
    상기 도전 입자들의 직경이 약 2 내지 약 4 마이크로미터인 표시 장치.
  6. 제1항에서,
    상기 접속 부재는, 기판, 상기 기판 아래에 위치하는 단자 전극, 상기 단자 전극 아래에 위치하는 시드 전극, 상기 시드 전극 아래에 위치하는 범프, 그리고 단자 전극과 상기 시드 전극 사이에 위치하는 절연층을 포함하며,
    상기 절연층은 상기 단자 전극과 중첩하는 접촉 구멍을 가지며, 상기 시드 전극은 상기 접촉 구멍을 통해 상기 단자 전극에 연결되어 있고,
    상기 접촉 구멍의 폭이 상기 단자 전극의 폭의 절반보다 좁은 표시 장치.
  7. 제6항에서,
    상기 범프의 표면은 상기 범프의 폭 방향으로 상기 접촉 구멍의 양측에 각각 위치하며 실질적으로 높이가 동일한 제1 부분 및 제2 부분을 포함하며,
    상기 제1 부분과 상기 제2 부분의 간격이 상기 도전 입자들의 직경보다 작은 표시 장치.
  8. 제1항에서,
    상기 도전 입자들은 침상형 도전 입자를 포함하는 표시 장치.
  9. 제8항에서,
    상기 침상형 도전 입자는 코어 및 그 둘레에 형성된 침상형 돌기들을 포함하는 표시 장치.
  10. 제9항에서,
    상기 제2 패드 전극은 산화막을 포함하고,
    상기 침상형 돌기들 중 일부는 상기 산화막을 관통하고 있는 표시 장치.
  11. 제8항에서,
    상기 이방성 도전막은 복수의 도전 입자를 연결하는 나노 섬유를 포함하는 표시 장치.
  12. 제11항에서,
    상기 나노 섬유는 상기 복수의 도전 입자를 둘러싸고 있는 표시 장치.
  13. 제11항에서,
    상기 나노 섬유는 폴리비닐리덴 플로라이드를 포함하는 표시 장치.
  14. 제1항에서,
    상기 접속 부재는 집적회로 칩인 표시 장치.
  15. 기판 위에 위치하는 패드부;
    상기 패드부 위에 위치하는 접속 부재; 및
    상기 패드부와 상기 접속 부재 사이에 위치하며 도전 입자들을 포함하는 이방성 도전막;
    을 포함하며,
    상기 패드부는 제1 패드 전극 및 제2 패드 전극을 포함하는 패드, 그리고 상기 제1 패드 전극과 상기 제2 패드 전극 사이에 위치하는 절연층을 포함하고,
    상기 절연층은 상기 제1 패드 전극과 중첩하고, 상기 제2 패드 전극은 상기 접촉 구멍을 통해 상기 제1 패드 전극에 연결되어 있고,
    상기 제2 패드 전극의 표면은 상기 패드의 폭 방향으로 상기 접촉 구멍의 양측에 각각 위치하며 실질적으로 높이가 동일한 제1 부분 및 제2 부분을 포함하고,
    상기 제1 부분과 상기 제2 부분의 간격이 상기 도전 입자들의 직경보다 작은 표시 장치.
  16. 제15항에서,
    상기 도전 입자들의 직경이 약 2 내지 약 4 마이크로미터인 표시 장치.
  17. 제15항에서,
    상기 접촉 구멍은 상기 제1 패드 전극의 길이 방향 중심축과 중첩하고, 상기 접촉 구멍의 폭이 상기 제1 패드 전극의 폭의 절반보다 좁은 표시 장치.
  18. 제17항에서,
    상기 접촉 구멍은 폭이 약 2 마이크로미터 이상인 표시 장치.
  19. 제15항에서,
    상기 절연층은 상기 제1 패드 전극과 중첩하는 영역에서 하나의 접촉 구멍만을 포함하는 표시 장치.
  20. 제15항에서,
    상기 접속 부재는, 기판, 상기 기판 아래에 위치하는 단자 전극, 상기 단자 전극 아래에 위치하는 시드 전극, 상기 시드 전극 아래에 위치하는 범프, 그리고 단자 전극과 상기 시드 전극 사이에 위치하는 절연층을 포함하며,
    상기 절연층은 상기 단자 전극과 중첩하는 접촉 구멍을 가지며, 상기 시드 전극은 상기 접촉 구멍을 통해 상기 단자 전극에 연결되어 있고,
    상기 접촉 구멍의 폭이 상기 단자 전극의 폭의 절반보다 좁은 표시 장치.
KR1020160084910A 2016-07-05 2016-07-05 표시 장치 KR20180005312A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160084910A KR20180005312A (ko) 2016-07-05 2016-07-05 표시 장치
US15/613,415 US20180011369A1 (en) 2016-07-05 2017-06-05 Display device having a connection member secured in place by a conductive layer
CN201710540761.XA CN107577094A (zh) 2016-07-05 2017-07-05 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160084910A KR20180005312A (ko) 2016-07-05 2016-07-05 표시 장치

Publications (1)

Publication Number Publication Date
KR20180005312A true KR20180005312A (ko) 2018-01-16

Family

ID=60910765

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160084910A KR20180005312A (ko) 2016-07-05 2016-07-05 표시 장치

Country Status (3)

Country Link
US (1) US20180011369A1 (ko)
KR (1) KR20180005312A (ko)
CN (1) CN107577094A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102511074B1 (ko) * 2018-05-10 2023-03-16 삼성디스플레이 주식회사 표시 장치
CN110943110A (zh) * 2019-11-25 2020-03-31 武汉华星光电半导体显示技术有限公司 一种显示装置
KR20210152066A (ko) * 2020-06-05 2021-12-15 삼성디스플레이 주식회사 표시장치 및 이의 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385082B1 (ko) * 2000-07-27 2003-05-22 삼성전자주식회사 액정 표시 장치
KR100813019B1 (ko) * 2001-10-19 2008-03-13 삼성전자주식회사 표시기판 및 이를 갖는 액정표시장치
US7117125B2 (en) * 2003-06-18 2006-10-03 Eaton Corporation System and method for proactive motor wellness diagnosis based on potential mechanical faults

Also Published As

Publication number Publication date
US20180011369A1 (en) 2018-01-11
CN107577094A (zh) 2018-01-12

Similar Documents

Publication Publication Date Title
KR20170130003A (ko) 이방성 도전 필름을 포함하는 표시 장치 및 이방성 도전 필름의 제조 방법
US10719103B2 (en) Bendable display device
KR101963007B1 (ko) 표시 장치
US10615245B2 (en) Display device
US7851912B2 (en) Semiconductor device
US8127438B2 (en) Wiring substrate, method of manufacturing wiring substrate, and electronic apparatus
CN111190294A (zh) 显示装置
KR20180005312A (ko) 표시 장치
JP4651367B2 (ja) 半導体装置および半導体装置の製造方法
US20090208731A1 (en) Conductive adhesive film, method of producing conductive adhesive film, electronic apparatus including conductive adhesive film, and method of producing electronic apparatus including conductive adhesive film
JPWO2019225708A1 (ja) 表示装置用配線基板および表示装置、ならびに配線基板とその作製方法
US7206056B2 (en) Display device having a terminal that has a transparent film on top of a high resistance conductive film
US8174110B2 (en) Semiconductor device having at least two terminals among the plurality of terminals electrically connected to each other while not being adjacent to one other and not being connected to internal circuit
KR20180026613A (ko) 반도체 칩, 이를 구비한 전자장치 및 반도체 칩의 연결방법
KR102540850B1 (ko) 집적회로 칩 및 이를 포함하는 표시 장치
KR102671897B1 (ko) 표시 장치 및 그 제조 방법
US20220199749A1 (en) Display device and method of manufacturing the same
US9385096B2 (en) Semiconductor device with bumps and display device module incorporating the same
US20220208941A1 (en) Display device and method of manufacturing the same
JP2011233624A (ja) 半導体素子及び該半導体素子を備える電子機器
KR101225268B1 (ko) 액정 표시 장치 및 이의 제조 방법
US20230290751A1 (en) Anisotropic conductive film and display device including same
KR20220061316A (ko) 표시 장치
KR20200072637A (ko) 표시 장치 및 그 제조 방법
JP2004214375A (ja) 半導体素子及びその実装構造

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application