KR101225268B1 - 액정 표시 장치 및 이의 제조 방법 - Google Patents
액정 표시 장치 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR101225268B1 KR101225268B1 KR1020060035585A KR20060035585A KR101225268B1 KR 101225268 B1 KR101225268 B1 KR 101225268B1 KR 1020060035585 A KR1020060035585 A KR 1020060035585A KR 20060035585 A KR20060035585 A KR 20060035585A KR 101225268 B1 KR101225268 B1 KR 101225268B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- gate
- wiring
- forming
- substrate
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 75
- 238000000034 method Methods 0.000 title claims description 40
- 239000000758 substrate Substances 0.000 claims abstract description 138
- 239000010408 film Substances 0.000 claims abstract description 45
- 239000010409 thin film Substances 0.000 claims abstract description 22
- 230000001681 protective effect Effects 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 115
- 239000004020 conductor Substances 0.000 claims description 33
- 238000004519 manufacturing process Methods 0.000 claims description 26
- 238000002161 passivation Methods 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 8
- 229910052709 silver Inorganic materials 0.000 claims description 7
- 239000003365 glass fiber Substances 0.000 claims description 5
- 239000011241 protective layer Substances 0.000 claims description 4
- 229910020220 Pb—Sn Inorganic materials 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 230000005611 electricity Effects 0.000 abstract description 14
- 230000003068 static effect Effects 0.000 abstract description 14
- 230000007547 defect Effects 0.000 abstract description 10
- 230000007797 corrosion Effects 0.000 description 6
- 238000005260 corrosion Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- -1 T-die method Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Ceramic Engineering (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 액정 표시 장치에 관한 것으로, 상기 액정 표시 장치는 제 1 기판; 상기 제 1 기판상에 서로 교차되어 화소영역을 정의하는 게이트 배선과 데이터 배선; 상기 게이트 배선과 데이터 배선의 교차부에 형성된 박막트랜지스터; 상기 박막트랜지스터와 전기적으로 연결된 화소전극; 상기 데이터 배선과 전기적으로 연결된 데이터 링크배선; 상기 데이터 링크배선과 연결된 데이터 패드부; 상기 데이터 링크배선의 일부를 포함하는 상기 제 1 기판의 외곽부에 형성된 도전실 패턴; 상기 도전실 패턴에 의해 상기 제 1 기판과 합착되는 제 2 기판; 및 상기 제 1 기판과 제 2 기판 사이에 개재된 액정층을 포함하며, 상기 도전실 패턴의 하부에 위치하는 상기 데이터 링크배선은 상기 게이트 배선과 동일한 층에 형성함으로써, 외부의 정전기에 의해 상기 데이터 링크배선과 상기 도전실 패턴사이에 개재된 보호막이 손상되어 상기 도전실 패턴과 상기 데이터 링크배선간의 쇼트 불량을 방지할 수 있다.
도전실 패턴, 데이터 배선, 데이터 링크 배선, 정전기
Description
도 1은 종래의 액정 표시 장치에 있어서, 정전기에 의해 보호막이 손상된 것을 보여주는 사진이다.
도 2a 내지 도 2c는 본 발명의 제 1 실시예에 따른 액정 표시 장치를 설명하기 위해 도시한 도면들이다.
도 3a 내지 도 3d는 본 발명의 제 1 실시예에 따른 액정 표시 장치의 제조 공정을 설명하기 위해 도시한 공정도들이다.
도 4a 및 도 4b는 본 발명의 제 2 실시예에 따른 액정 표시 장치를 설명하기 위해 도시한 도면들이다.
도 5a 내지 도 5d는 본 발명의 제 2 실시예에 따른 액정 표시 장치의 제조 공정을 설명하기 위해 도시한 공정도들이다.
도 6a 및 도 6b는 본 발명의 제 3 실시예에 따른 액정 표시 장치를 설명하기 위해 도시한 도면들이다.
도 7a 내지 도 7d는 본 발명의 제 3 실시예에 따른 액정 표시 장치의 제조 공정을 설명하기 위해 도시한 공정도들이다.
(도면의 주요 부분에 대한 부호의 설명)
100 : 제 1 기판 110 : 게이트 배선
120 : 데이터 배선 130 : 화소전극
140 : 게이트 패드부 150, 250 : 데이터 패드부
160 : 도통부 170, 270 : 데이터 링크배선
200 : 제 2 기판 280 : 연결배선
300 : 도전실 패턴
본 발명은 액정 표시 장치에 관한 것으로서, 더욱 구체적으로 정전기에 의한 도전실 패턴과 상기 도전실 패턴의 하부에 위치하는 데이터 링크배선간의 쇼트 불량을 방지할 수 있는 액정 표시 장치에 관한 것이다.
평판표시장치의 일종인 액정 표시 장치는 액정의 물리광학적 성질을 이용하여 데이터를 표시하는 장치로서, 다른 표시 장치와 비교해서 소비전력이 작을 뿐만 아니라 경량 박형이 가능하며 다양한 크기의 제품으로 생산이 가능하여 여러 분야에서 널리 적용되고 있다.
이와 같은 액정 표시 장치는 박막트랜지스터 어레이 기판과 컬러필터 어레이 기판이 서로 대향되어 배치되고, 상기 두 기판 사이에는 액정이 개재되어 있다. 여기서, 상기 박막트랜지스터 어레이 기판은 다수의 데이터 배선과 게이트 배선이 서로 교차되어 화소를 정의하며, 상기 각 화소 영역에는 박막트랜지스터와, 상기 박막트랜지스터와 연결된 화소전극이 위치한다. 또, 상기 박막트랜지스터 어레이 기판의 일측에는 각 상기 게이트 배선의 끝단이 일정 영역으로 모여 형성되는 적어도 2 이상의 게이트 패드부가 위치하고, 타측에는 각 상기 데이터 배선의 끝단이 일정 영역으로 모여 형성되는 적어도 2 이상의 데이터 패드부가 위치하여, 외부회로부와 연결된다. 한편, 상기 컬러필터 어레이 기판은 컬러 구현을 위한 컬러필터층 및 공통전극을 포함한다.
여기서, 상기 공통전극은 상기 외부 회로부와 연결된 도통부와 전기적으로 연결된다. 이때, 상기 공통전극은 상기 컬러필터 어레이 기판에 위치하고, 상기 도통부는 상기 박막트랜지스터 어레이 기판의 외곽부에 위치함에 따라, 상기 공통전극과 상기 도통부는 은 도트를 이용하여 전기적으로 연결할 수 있다. 그러나, 상기 은 도트는 페이스트 상태의 은을 디스펜서로 도포한 뒤, 장 시간의 건조시간을 필요로 하므로 생산성이 저하된다는 문제점이 있다.
이를 개선하기 위해 도전실 패턴을 이용하는 액정 표시 장치가 제안되었다.
상기 도전실 패턴을 이용하는 액정 표시 장치는 상기 박막트랜지스터 어레이 기판의 외곽부에 도전볼과 실재가 혼재된 도전실 패턴을 형성한 뒤, 상기 컬러필터 어레이 기판을 합착하는 것으로, 상기 도전실 패턴은 상기 도통부 상에도 형성하여, 상기 도통부와 상기 공통전극을 전기적으로 연결한다. 이로써, 상기 도통부로 부터 공급된 공통전압을 상기 공통전극으로 공급할 수 있다. 여기서, 상기 도전실 패턴은 도전성 볼과 실재가 혼재되어 있는 것으로, 상기 도전실 패턴에 의해 상기 박막트랜지스터 어레이 기판과 상기 컬러필터 어레이 기판을 합착하는 동시에, 상기 도통부와 상기 공통전극을 전기적으로 연결할 수 있어, 생산성을 향상시킬 수 있다. 또, 상기 도전성 볼을 고밀도로 함유할 수 있어, 상기 도통부로부터 상기 공통전극으로 공통전압을 원활하게 공급할 수 있다.
여기서, 상기 도전실 패턴은 상기 데이터 패드와 데이터 배선을 연결하는 데이터 링크배선 상에도 형성되는데, 상기 도전실 패턴과 상기 데이터 링크배선 사이에는 보호막이 개재되어 있어 상기 도전실 패턴과 상기 데이터 링크배선 간의 쇼트를 방지할 수 있다.
그러나, 외부 환경 및 공정상에 발생할 수 있는 정전기에 의해, 상기 보호막의 내압특성이 약화되어, 상기 보호막이 손상을 입어 상기 도전실 패턴과 상기 데이터 배선간의 쇼트 불량이 발생할 수 있다.
도 1은 종래의 액정 표시 장치에 있어서, 정전기에 의해 보호막이 손상된 것을 보여주는 사진이다.
도 1에서와 같이, 상기 보호막(10) 하단부에 위치하는 데이터 링크배선(20)에 인가된 정전기에 의해 상기 데이터 링크배선(20)이 녹아서 상기 보호막(10)상으로 분출할 수 있다. 이는, 상기 보호막(10)이 분출된 상기 데이터 링크배선(20)의 분압을 견디지 못하고 구멍이 뚫리기 때문이다.
이와 같이, 상기 데이터 링크배선(20)이 상기 보호막(10)상으로 노출되어, 상기 보호막상을 가로질러 형성되는 상기 도전실 패턴과 도통되는 문제점이 발생할 수 있다. 즉, 상기 정전기에 의해 상기 보호막(10)이 손상되어 상기 도전실 패턴과 상기 데이터 링크배선간의 쇼트 불량을 일으킬 수 있다.
본 발명은 정전기에 의해 발생하는 도전실 패턴과 데이터 링크배선간의 쇼트 불량이 상기 도전실 패턴과 게이트 링크배선간에는 발생하지 않으므로, 상기 도전실 패턴의 하부에 위치하는 상기 데이터 링크배선을 상기 게이트 링크배선 즉, 상기 게이트 배선과 동일한 층에 형성하여 정전기에 의해 발생하는 상기 도전실 패턴과 상기 데이터 링크배선간의 쇼트 불량을 방지할 수 있는 액정 표시 장치 및 이의 제조 방법을 제공하는데 그 목적이 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 액정 표시 장치를 제공한다. 상기 액정 표시 장치는 제 1 기판; 상기 제 1 기판상에 서로 교차되어 화소영역을 정의하는 게이트 배선과 데이터 배선; 상기 게이트 배선과 데이터 배선의 교차부에 형성된 박막트랜지스터; 상기 박막트랜지스터와 전기적으로 연결된 화소전극; 상기 데이터 배선과 전기적으로 연결된 데이터 링크배선; 상기 데이터 링크배선과 연결된 데이터 패드부; 상기 데이터 링크배선의 일부를 포함하는 상기 제 1 기판의 외곽부에 형성된 도전실 패턴; 상기 도전실 패턴에 의해 상기 제 1 기판 과 합착되는 제 2 기판; 및 상기 제 1 기판과 제 2 기판 사이에 개재된 액정층을 포함하며, 상기 도전실 패턴의 하부에 위치하는 상기 데이터 링크배선은 상기 게이트 배선과 동일한 층에 형성된다.
상기 기술적 과제를 이루기 위하여 본 발명의 다른 일 측면은 액정 표시 장치의 제조 방법을 제공한다. 상기 제조 방법은 제 1 기판을 제공하는 단계; 상기 제 1 기판 상에 게이트 배선, 게이트 링크 배선, 게이트 패드 전극, 데이터 링크 배선, 더미 패턴을 동시에 형성하는 단계; 상기 게이트 배선을 포함하는 제 1 기판 전면에 게이트 절연막을 형성하는 단계; 상기 데이터 링크배선의 양 끝단부를 각각 노출하는 제 1, 제 2 콘텍홀을 형성하는 단계; 상기 제 1, 제 2 콘텍홀을 통해 각각 상기 데이터 링크 배선과 연결되는 데이터 배선 및 데이터 패드 전극을 동시에 형성하는 단계; 상기 데이터 배선을 포함하는 제 1 기판 전면에 걸쳐 보호막을 형성하는 단계; 상기 더미 패턴을 노출하는 제 3 콘텍홀을 형성하는 단계; 상기 제 3 콘텍홀을 통해 노출된 상기 더미 패턴상에 접촉전극을 형성하는 단계; 및 상기 접촉전극, 상기 데이터 링크배선, 상기 게이트 링크배선을 포함하는 상기 제 1 기판의 외곽부에 도전실 패턴을 형성하는 단계를 포함한다.
상기 기술적 과제를 이루기 위하여 본 발명의 또 다른 일 측면은 액정 표시 장치의 제조 방법을 제공한다. 상기 제조 방법은 제 1 기판을 제공하는 단계; 상기 제 1 기판 상에 게이트 배선, 게이트 링크 배선, 게이트 패드 전극, 데이터 링크 배선, 데이터 패드 전극, 더미 패턴을 동시에 형성하는 단계; 상기 게이트 배선을 포함하는 제 1 기판 전면에 게이트 절연막을 형성하는 단계; 상기 데이터 링크배선 의 소정부분을 노출하는 제 1 콘텍홀을 형성하는 단계; 상기 제 1 콘텍홀을 통해 상기 데이터 링크 배선과 연결되는 데이터 배선을 형성하는 단계; 상기 데이터 배선을 포함하는 제 1 기판 전면에 걸쳐 보호막을 형성하는 단계; 상기 더미 패턴을 노출하는 제 2 콘텍홀을 형성하는 단계; 상기 제 2 콘텍홀을 통해 노출된 상기 더미 패턴상에 접촉전극을 형성하는 단계; 및 상기 접촉전극, 상기 데이터 링크배선, 상기 게이트 링크배선을 포함하는 상기 제 1 기판의 외곽부에 도전실 패턴을 형성하는 단계를 포함한다.
상기 기술적 과제를 이루기 위하여 본 발명의 또 다른 일 측면은 액정 표시 장치의 제조 방법을 제공한다. 상기 제조 방법은 제 1 기판을 제공하는 단계; 상기 제 1 기판 상에 게이트 배선, 게이트 링크 배선, 게이트 패드 전극, 데이터 링크 배선, 데이터 패드 전극, 더미 패턴을 동시에 형성하는 단계; 상기 게이트 배선을 포함하는 제 1 기판 전면에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막상에 상기 게이트 배선과 교차되는 데이터 배선을 형성하는 단계; 상기 데이터 배선을 포함하는 제 1 기판 전면에 걸쳐 보호막을 형성하는 단계; 상기 보호막에 상기 데이터 배선, 상기 데이터 링크배선 및 상기 더미 패턴을 각각 노출하는 제 1, 제 2, 제 3 콘텍홀을 형성하는 단계; 상기 제 1, 제 2 콘텍홀을 통해 노출된 상기 데이터 배선과 상기 데이터 링크배선을 서로 연결하는 연결배선과, 상기 제 3 콘텍홀을 통해 노출된 상기 더미패턴상에 접촉전극을 형성하는 단계; 및 상기 접촉전극, 상기 데이터 링크배선, 상기 게이트 링크배선을 포함하는 상기 제 1 기판의 외곽부에 도전실 패턴을 형성하는 단계를 포함한다.
이하, 본 발명에 의한 액정 표시 장치의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 2a 내지 도 2c는 본 발명의 제 1 실시예에 따른 액정 표시 장치를 설명하기 위해 도시한 도면들이다. 여기서, 도 2a는 상기 액정 표시 장치를 개략적으로 도시한 평면도이고, 도 2b는 상기 액정 표시 장치의 일부분을 확대하여 도시한 평면도이며, 도 2c는 도 2b를 I-I'로 취한 단면도이다.
도 2a를 참조하면, 상기 액정 표시 장치는 서로 일정한 셀갭을 유지한 채 배치된 제 1, 제 2 기판(100, 200)과, 두 기판 사이에 개재된 액정층(도면에는 도시되지 않음)을 포함한다. 이와 같은 액정 표시 장치는 외부의 신호에 따라 화상을 표시하는 표시부(a)와, 상기 표시부(a)의 외곽부인 비표시부(b)와, 상기 표시부(a)와 상기 비표시부(b)의 경계부인 실패턴 영역(a-b)으로 구분할 수 있다.
도 2b 및 도 2c를 참조하면, 상기 표시영역(a)에 대응된 상기 제 1 기판(100)상에 서로 교차되어 배치하여 다수의 단위 화소를 정의하는 게이트 배선(110)과 데이터 배선(120)이 형성되어 있으며, 상기 각 단위 화소에는 적어도 하나의 박막트랜지스터(Tr)와, 상기 박막트랜지스터(Tr)와 전기적으로 연결된 화소전극(130)이 위치한다. 또한, 상기 표시영역(a)에 대응된 상기 제 2 기판(200)은 상 기 게이트 배선(110), 상기 데이터 배선(120) 및 상기 박막트랜지스터(Tr)와 같은 비투과 영역에 대응하여 블랙매트릭스층(210)이 형성되고, 각 단위화소의 투과영역에 대응하여 컬러필터층(220)이 형성된다. 또, 상기 블랙매트릭스층(210) 및 상기 컬러필터층(220)상에 공통전극(230)이 형성된다. 여기서, 상기 블랙매트릭스층(210)과 상기 컬러필터층(220)간의 단차를 극복하기 위한 오버코트층(240)이 더 포함될 수 있다.
도 2a 및 도 2b를 참조하면, 상기 비표시영역(b)에 대응된 제 1 기판(100)에는 외부회로부와 연결되기 위한 패드부가 형성된다. 즉, 상기 패드부는 상기 제 1 기판(100)의 일측에는 상기 각 게이트 배선(110)의 끝단이 일정 영역으로 모여 형성되는 적어도 2 이상의 게이트 패드부(140)가 위치하고, 타측에는 상기 각 데이터 배선(120)의 끝단이 일정 영역으로 모여 형성되는 적어도 2 이상의 데이터 패드부(150)가 위치한다. 이때, 상기 각 패드부와 외부회로부인 PCB(printed circuit board; 도면에는 도시하지 않음)는 TCP(Tape Carrier Package)를 이용하는 TAB(Tape Automated Bonding;400) 방식에 의해 서로 전기적으로 연결시킬 수 있다.
이때, 상기 실패턴 영역(a-b)에 대응된 제 1 기판(100)의 상기 데이터 패드부(140) 사이에 도통부(160)가 마련되고, 상기 도통부(160)를 포함하는 상기 실패턴 영역(a-b)에 도전실 패턴(300)이 형성된다.
다시, 도 2c를 참조하면, 상기 도전실 패턴(300)은 도전성볼(300a)과 실재(300b)가 혼재되어 형성된 것으로, 상기 도전성볼(300a)은 Ag, Au, Pb-Ag, Pb-Sn으로 이루어진 군에서 선택된 적어도 하나일 수 있다. 여기서, 상기 도전실 패 턴(300)은 상기 제 1, 제 2 기판(100, 200)의 간격을 일정하게 유지하기 위한 글래스 화이버(glass fiber;300c)를 더 포함할 수 있다.
여기서, 상기 도전실 패턴(300)은 상기 제 1, 제 2 기판(100, 200)을 서로 합착하는 역할외에, 상기 제 1, 제 2 기판(100, 200)을 도통하는 역할을 한다. 즉, 상기 제 1 기판(100)에 형성된 상기 도통부(160)는 외부회로부와 전기적으로 연결되어, 상기 외부회로부로부터 공통전압을 공급받아 상기 도전실 패턴(300)을 매개로 하여, 상기 제 2기판(200)에 형성된 공통전극(230)으로 공급한다.
도 2b 및 도 2c를 참조하면, 상기 도전실 패턴(300)은 상기 데이터 배선(120)과 상기 데이터 패드부(150)를 전기적으로 연결하는 데이터 링크배선(170)을 가로질러 형성된다. 이때, 정전기 발생으로 인한 상기 도전실 패턴(300)과 상기 데이터 링크배선(170)간의 쇼트 불량을 방지하기 위해, 상기 데이터 링크배선(170)중 상기 도전실 패턴(300)하부에 위치하는 제 1 데이터 링크배선(170a)을 상기 게이트 배선(110)과 동일한 층에 동일한 도전물질로 형성한다. 이는 상기 도전실 패턴(300)과 상기 게이트 배선(110)과 상기 게이트 패드부(140)를 전기적으로 연결하는 게이트 링크배선(112)간의 쇼트 불량은 발생하지 않기 때문이다. 따라서, 상기 데이터 링크배선(170)의 일부분 즉, 상기 제 1 데이터 링크배선(170a)은 상기 게이트 배선(110)이 형성될 때, 상기 실 패턴 영역에 형성된다.
자세하게, 표시 영역(a), 비표시 영역(b) 및 실패턴 영역(a-b)으로 정의된 제 1 기판(100)이 위치한다. 상기 표시 영역(a)에 대응된 상기 제 1 기판(100) 상에 일방향으로 형성된 다수의 게이트 배선(110)과, 상기 게이트 배선(110)에서 분 기된 게이트 전극(111)이 위치한다. 상기 비표시 영역(b)에 대응된 상기 제 1 기판(100)의 일측에 상기 게이트 배선(110)과 게이트 패드 전극(140a)이 위치한다. 또, 상기 실패턴 영역(a-b)에 대응된 상기 제 1 기판(100)상에 상기 게이트 배선(110)과 상기 게이트 패드 전극(140a)을 서로 전기적으로 연결하는 게이트 링크배선(112)이 위치한다. 여기서, 상기 게이트 배선(110), 상기 게이트 링크배선(112), 및 상기 게이트 패드전극(140a)은 일체형일 수 있다. 또, 상기 제 1 기판의(100)의 타측에, 상기 실패턴 영역(a-b)에 대응된 영역에 제 1 데이터 링크배선(170a)과, 더미 패턴(160a)이 위치한다. 여기서, 상기 제 1 데이터 링크배선(170a) 및 상기 더미 패턴(160a)은 상기 게이트 배선(110)과 동일한 층에 동일한 도전물질로 형성될 수 있다.
상기 게이트 전극(111) 및 상기 제 1 데이터 링크배선(170a)을 포함하는 제 1 기판(100)전면에 걸쳐 게이트 절연막(113)이 위치한다. 여기서, 상기 게이트 절연막(113)은 상기 제 1 데이터 링크배선(170a)의 양 단부를 각각 노출하는 제 1, 제 2 콘텍홀(P1, P2)을 구비한다.
상기 게이트 전극(111)에 대응된 상기 게이트 절연막(113) 상에 액티브층(114)이 위치한다. 상기 액티브층(114)은 비정질 실리콘막으로 이루어진 채널층(114a)과, 상기 채널층(114a)상에 상기 비정질 실리콘막에 불순물이 주입되어 형성된 오믹콘텍층(114b)을 순차적으로 적층하여 형성할 수 있다.
상기 액티브층(114)의 양단부상에 서로 이격되어 배치된 소스/드레인 전극(115a, 115b)이 위치하며, 상기 게이트 절연막(113)상에 상기 소스 전극(115a)과 전기적으로 연결되며, 상기 게이트 배선(110)과 교차되도록 형성되는 상기 데이터 배선(120)이 위치한다. 여기서, 상기 데이터 배선(120)은 상기 제 1 콘텍홀(P1)을 통해 상기 제 1 데이터 링크배선(170a)과 전기적으로 연결된다. 또, 상기 제 1 기판(100)의 타측의 상기 게이트 절연막(113)상에 데이터 패드전극(150a)이 위치하며, 상기 데이터 패드전극(150a)은 상기 제 2 콘텍홀(P2)을 통해 상기 제 1 데이터 링크배선(170a)과 전기적으로 연결된다.
이로써, 상기 표시 영역(a)에 대응된 제 1 기판(100)상에 상기 게이트 전극(111), 상기 게이트 절연막(113), 상기 액티브층(114) 및 상기 소스/드레인 전극(115a, 115b)을 포함하는 박막트랜지스터(Tr)가 형성된다.
상기 박막트랜지스터(Tr)를 포함하는 상기 제 1 기판(100)전면에 걸쳐 보호막(117)이 형성된다. 여기서, 상기 보호막(117)상에 상기 박막트랜지스터(Tr) 즉, 상기 드레인 전극(115b)과 전기적으로 연결된 화소전극(130)이 위치한다.
또, 상기 보호막(117) 및 상기 게이트 절연막(113)을 관통하여, 상기 더미패턴(160a), 상기 게이트 패드 전극(140a) 및 상기 데이터 패드 전극(150a)의 소정부분을 각각 노출하는 제 3, 제 4, 제 5 콘텍홀(P3, P4, P5)을 구비한다. 여기서, 상기 보호막(117)상에 상기 제 3 콘텍홀(P3)을 통하여 상기 더미패턴(160a)과 전기적으로 연결된 접촉전극(160b)을 형성함으로써, 도통부(160)를 형성한다. 또, 상기 제 4, 제 5 콘텍홀(P4, P5)을 통해 상기 게이트 패드 전극(140a)과 상기 데이터 패드 전극(150a)과 각각 전기적으로 연결되는 게이트 패드 접촉 전극(140b), 데이터 패드 접촉 전극(150b)를 형성함으로써, 게이트 패드부(140)와 데이터 패드부(150) 를 형성할 수 있다. 이때, 상기 화소전극(130), 상기 게이트 패드 접촉 전극(140b) 및 상기 데이터 패드 접촉전극(150b)은 동일한 도전물질로 형성할 수 있다.
상기 제 1 기판(100)상에 상기 제 1 데이터 링크배선(170a)을 포함하는 상기 실패턴 영역(a-b)에 도전실 패턴(300)이 형성되어 제 2 기판(200)은 합착된다.
이때, 상기 데이터 링크배선(170) 중 상기 도전실 패턴(300)이 형성되는 영역에 위치하는 제 1 데이터 링크배선(170a)을 상기 게이트 배선(110)과 동일한 도전물질로 형성함에 따라, 종래의 상기 데이터 배선(120)과 상기 도전실 패턴(300)간의 쇼트 불량을 방지할 수 있다.
도 3a 내지 도 3d는 본 발명의 제 1 실시예에 따른 액정 표시 장치의 제조 공정을 설명하기 위해 도시한 공정도들이다. 여기서, 상기 도 3a 내지 도 3d는 도 2b를 I-I'로 취한 단면도들로써, 본 발명의 제 1 실시예에 따른 액정 표시 장치의 제조 공정은 도 2b와 도 3a 내지 도 3d를 참조하여 설명한다.
도 2b 및 도 3a를 참조하면, 먼저, 제 1 기판(100)을 제공한다. 상기 제 1 기판(100)상에 제 1 도전물질을 증착한 뒤 패터닝하여, 게이트 배선(110), 게이트 전극(111), 게이트 링크배선(112), 게이트 패드 전극(140a), 제 1 데이터 링크배선(170a), 더미패턴(160a)을 동시에 형성한다. 여기서, 상기 제 1 도전물질은 저 저항체의 금속일 수 있다. 이를테면, 상기 제 1 도전물질은 Ta, Al, Ti, Ni, AlNd로 이루어진 군에서 선택된 적어도 하나일 수 있다.
도 2b 및 도 3b를 참조하면, 상기 게이트 배선(110) 및 상기 제 1 데이터 링 크배선(170a)을 포함하는 상기 제 1 기판(100)전면에 걸쳐 게이트 절연막(113)을 형성한다. 상기 게이트 절연막(113)은 화학기상증착법을 이용하여 형성된 질화 실리콘막, 산화 실리콘막 또는 이들의 적층막일 수 있다.
또, 상기 게이트 절연막(113)에 상기 제 1 데이터 링크배선(170a)의 양 단부를 각각 소정 부분 노출하는 제 1, 제 2 콘텍홀(P1, P2)을 형성한다.
상기 게이트 전극(111)에 대응된 상기 게이트 절연막(113)상에 액티브층(114)을 형성한다. 상기 액티브층(114)은 비정질 실리콘막(114a) 및 불순물이 도핑된 비정질 실리콘막(114b)을 순차적을 증착한 뒤, 패터닝하여 형성할 수 있다.
또, 상기 액티브층(114)를 포함하는 상기 게이트 절연막(113)상에 제 2 도전물질을 증착한 뒤 패터닝하여, 상기 액티브층(114)의 양 단부 상에 서로 이격되도록 소스/드레인 전극(115a, 115b)과, 상기 각 게이트 배선과 교차되는 데이터 배선(120)과, 데이터 패드 전극(150a)을 형성한다. 이때, 상기 데이터 배선(120)의 끝단은 상기 제 1 콘텍홀(P1)을 통해, 상기 제 1 데이터 링크배선(170a)과 전기적으로 연결되며, 상기 데이터 패드 전극(150a)은 상기 제 2 콘텍홀(P2)을 통해 상기 제 1 데이터 링크배선(170a)과 전기적으로 연결된다.
도 2b 및 도 3c를 참조하면, 상기 소스/드레인 전극(115a, 115b)을 포함하는 상기 게이트 절연막(113)상에 보호막(117)을 형성한다. 상기 보호막(117)은 화학기상증착법을 이용해 형성된 산화 실리콘막, 질화 실리콘막 또는 이들의 적층막일 수 있다. 또는 상기 보호막(117)은 습식공정, 이를테면 스핀 코팅, 딥 코팅, 바 코팅, T-다이법, 스프레이 코팅법을 통해 형성된 아크릴계 수지, 벤조사이클로부텐(BCB) 및 폴리이미드(PI)로 이루어진 군에서 선택되는 적어도 하나의 물질로 이루어진 유기막일 수 있다.
상기 보호막(117)에 상기 더미 패턴(160a), 상기 게이트 패드 전극(140a), 상기 데이터 패드 전극(150a)을 각각 노출하는 제 3, 제 4, 제 5 콘텍홀(P3, P4, P5)을 형성한다. 여기서, 상기 제 3 콘텍홀(P3)은 상기 게이트 절연막(113) 및 상기 보호막(117)이 관통하여 형성된다. 또, 상기 드레인 전극(115b)의 소정 부분을 노출하는 제 6 콘텍홀(P6)을 동시에 형성할 수 있다.
이후, 상기 보호막(117)상에 제 3 도전물질을 증착한 뒤, 패터닝하여 상기 드레인 전극(115b)과 전기적으로 연결된 화소전극(130)과, 상기 더미 패턴(160a)과 전기적으로 연결된 접촉전극(160b)과, 상기 게이트 패드 전극(140a)과 전기적으로 연결된 게이트 패드 접촉전극(140b)과, 상기 데이터 패드 전극(150a)과 전기적으로 연결된 데이터 패드 접촉전극(150b)을 동시에 형성할 수 있다.
이로써, 외부 신호부로터 신호를 공급받아, 각 단위화소로 전달하는 상기 게이트 패드 전극(140a)과 상기 게이트 패드 접촉전극(140b)으로 이루어진 게이트 패드부(140)와, 상기 데이터 패드 전극(150a)과 상기 데이터 패드 접촉전극(150b)으로 이루어진 데이터 패드부(150)가 형성되며, 또, 상기 외부 신호부로부터 공통전압을 공급받아, 상기 각 단위화소로 공통전압을 인가하는 상기 더미패턴(160a)과 상기 접촉전극(160b)로 이루어진 도통부(160)가 형성될 수 있다.
이때, 상기 제 3 도전물질은 투명한 도전성 물질로, ITO 또는 IZO일 수 있다. 여기서, 상기 ITO 또는 IZO는 내식성의 도전물질로, 외부에 노출되는 상기 게 이트 패드 접촉전극(140b) 및 상기 데이터 패드 접촉전극(150b)을 형성함에 따라, 부식에 의해 완성된 액정 표시 장치의 신뢰성이 저하되는 것을 방지할 수 있다.
도 3d를 참조하면, 상기 제 1 데이터 링크배선(170a) 및 상기 도통부(160)를 포함하는 상기 제 1 기판(100)의 외곽부에 도전실 패턴(300)을 형성한다. 상기 도전실 패턴(300)은 도전성볼(300a), 실재(300b) 및 글라스 화이버(glass fiber;300c)를 포함하여 형성할 수 있다.
이후, 상기 제 1 기판(100)상에 컬러필터층(220), 블랙매트릭스층(210) 및 공통전극(230)이 형성된 제 2 기판(200)을 얼라인한 뒤, 상기 도전실 패턴(300)에 의해 상기 제 1 기판(100)과 제 2 기판(200)을 합착한다. 이때, 상기 도전실 패턴(300)은 상기 제 1 기판의 소정부분을 제외하고 형성한다. 여기서, 상기 소정부분은 액정 주입구일 수 있다. 이후, 상기 제 1 기판(100)과 상기 제 2 기판(200)사이에 상기 액정 주입구를 통하여 액정을 주입한 뒤, 상기 액정 주입구를 봉지함으로써, 액정 표시 장치를 제조할 수 있다.
또는, 상기 액정층의 형성은 상기 도전실 패턴(300)을 형성한 뒤, 상기 제 1 기판(100)상에 액정을 적하한 뒤, 상기 제 2 기판(200)을 합착함으로써, 액정 표시 장치를 제조할 수 있으며, 본 발명의 실시예에서는 상기 액정층을 형성하는 방법은 한정하지 않는다.
이로써, 상기 도전실 패턴(300)의 하부에 위치하는 상기 제 1 데이터 링크배선(170a)을 상기 게이트 배선과 동일한 층에 동일한 도전물질로 형성함에 따라, 정전기 발생에 의한 상기 도전실 패턴(300)과 상기 데이터 링크배선(170)간의 쇼트 불량을 방지할 수 있다.
도 4a 및 도 4b는 본 발명의 제 2 실시예에 따른 액정 표시 장치를 설명하기 위해 도시한 도면들이다. 여기서, 도 4a는 상기 액정 표시 장치의 일부를 확대하여 도시한 평면도이며, 도 4b는 도 4a를 Ⅱ-Ⅱ'로 취한 단면도이다.
본 발명의 제 2 실시예에서는 데이터 링크배선과 데이터 패드 전극을 일체로 형성하는 것을 제외하고, 본 발명의 제 1 실시예에 따른 액정 표시 장치와 동일한 구성 요소를 가진다. 이로써, 동일한 참조번호는 동일한 구성 요소를 지칭하며, 반복되는 설명은 생략하여 기술한다.
도 4a 및 도 4b를 참조하면, 상기 액정 표시 장치는 표시영역(a), 비표시 영역(b), 실 패턴 영역(a-b)으로 정의되며, 서로 일정간격으로 이격되어 배치된 제 1 기판(100)과 제 2 기판(200)과, 상기 두 기판 사이에 개재된 액정층을 포함한다. 여기서, 상기 제 1, 제 2 기판(100, 200)은 상기 실 패턴 영역(a-b)에 형성된 도전실 패턴(300)에 의해 서로 합착되며, 이와 동시에 상기 실 패턴 영역(a-b)에 대응된 제 1 기판상에 마련된 도통부(160)와 상기 제 2 기판(200)에 형성된 공통전극(230)은 상기 도전실 패턴(300)에 의해 서로 전기적으로 연결되어 있다. 이때, 상기 도통부(160)는 외부 회로부와 연결되어, 상기 외부 회로부로부터 공통전압을 공급받아, 상기 도전실 패턴(300)을 매개로 상기 공통전극(230)으로 인가한다.
상술한 바와 같이, 상기 표시 영역(a)에 대응된 제 1 기판(100)상에는 단위화소를 정의하는 다수의 게이트 배선(110)과 데이터 배선(120)이 형성되어 있으며, 상기 각 단위화소에는 박막트랜지스터(Tr)가 위치한다. 또, 상기 비표시 영역(b)에 대응된 상기 제 1 기판(100)의 일측에는 상기 각 게이트 배선(110)과 전기적으로 연결되어, 외부신호부로부터 선택신호를 공급받는 게이트 패드부(140)와, 상기 제 1 기판(100)의 타측에는 상기 각 데이터 배선(120)과 연결되어 데이터 신호를 공급받는 데이터 패드부(150)가 위치한다.
또, 상기 실 패턴 영역(a-b)에 대응된 상기 제 1 기판(100)상에는 상기 게이트 배선(110)과 상기 게이트 패드부(140)를 서로 전기적으로 연결하는 게이트 링크배선(112)과, 상기 데이터 배선(120)과 상기 데이터 패드부(250)를 서로 전기적으로 연결하는 데이터 링크배선(270)과, 상기 데이트 패드부(250) 사이에 형성된 도통부(160)가 위치한다. 여기서, 상기 데이터 링크배선(270)과 상기 데이터 패드부(250)는 일체형으로, 상기 게이트 배선(110)과 동일한 층에 동일한 도전물질로 형성한다. 또, 상기 데이터 링크배선(270)과 상기 데이터 배선(120)은 게이트 절연막(113)에 형성된 제 1 콘텍홀(P1)을 통하여 서로 전기적으로 연결된다. 이로써, 상기 데이터 링크배선(270)과 상기 도전실 패턴(300) 사이에는 게이트 절연막(113)과 보호막(117)이 개재됨에 따라, 상기 데이터 링크배선(270)과 상기 도전실 패턴(300)간의 쇼트 불량을 방지할 수 있다. 또, 상기 데이터 링크배선(270)과 상기 데이터 패드부(250)를 일체로 형성함에 따라, 공정을 더욱 단순화시킬 수 있다.
도 5a 내지 도 5d는 본 발명의 제 2 실시예에 따른 액정 표시 장치의 제조 공정을 설명하기 위해 도시한 공정도들이다. 본 발명의 제 2 실시예의 제조 공정에 있어서, 데이터 링크배선과 데이터 패드 전극을 일체로 형성하는 것을 제외하고, 본 발명의 제 1 실시예에 따른 액정 표시 장치의 제조 방법과 동일한 제조 공정을 거쳐 형성하는 바, 동일한 참조번호는 동일한 구성 요소를 지칭하며, 반복되는 설명은 생략하여 기술한다. 또, 도 5a 내지 도 5d는 도 4b를 Ⅱ-Ⅱ'로 취한 단면도들로써, 본 발명의 제 1 실시예에 따른 액정 표시 장치의 제조 공정은 도 4b와 도 5a 내지 도 5d를 참조하여 설명한다.
도 4b 및 도 5a를 참조하면, 먼저 제 1 기판(100)을 제공하고, 상기 제 1 기판(100)상에 제 1 도전물질을 증착한 뒤 패터닝하여, 게이트 배선(110), 게이트 전극(111), 게이트 링크배선(112), 게이트 패드 전극(140a), 데이터 링크배선(270), 데이터 패드전극(250a), 더미패턴(160a)을 동시에 형성한다.
도 4b 및 도 5b를 참조하면, 상기 게이트 배선(110), 상기 데이터 링크배선(270) 및 상기 데이터 패드전극(250a)을 포함하는 상기 제 1 기판(100)전면에 걸쳐 게이트 절연막(113)을 형성한다. 상기 게이트 절연막(113)은 화학기상증착법을 이용하여 형성된 질화 실리콘막, 산화 실리콘막 또는 이들의 적층막일 수 있다.
이후, 상기 게이트 절연막(113)에 상기 데이터 링크배선(270)의 일단부를 소정 부분 노출하는 제 1 콘텍홀(P1)을 형성한다.
상기 게이트 전극(111)에 대응된 상기 게이트 절연막(113)상에 액티브층(114)을 형성한 뒤, 상기 액티브층(114)를 포함하는 상기 게이트 절연막(113)상에 제 2 도전물질을 증착한 뒤 패터닝하여, 상기 액티브층(114)의 양 단부 상에 서로 이격되도록 소스/드레인 전극(115a, 115b)과, 상기 각 게이트 배선과 교차되는 데이터 배선(120)을 형성한다. 이때, 상기 데이터 배선(120)의 끝단은 상기 제 1 콘텍홀(P1)을 통해, 상기 데이터 링크배선(270)과 전기적으로 연결된다.
도 4b 및 도 5c를 참조하면, 상기 소스/드레인 전극(115a, 115b)를 포함하는 상기 게이트 절연막(113)상에 보호막(117)을 형성한다. 상기 보호막(117) 및 상기 게이트 절연막(113)을 식각하여, 상기 더미 패턴(160a), 상기 게이트 패드 전극(140a), 상기 데이터 패드 전극(150a)을 각각 노출하는 제 2, 제 3, 제 4 콘텍홀(P2, P3, P4)을 형성한다. 또, 상기 드레인 전극(115b)의 소정 부분을 노출하는 제 5 콘텍홀(P5)을 동시에 형성할 수 있다.
이후, 상기 보호막(117)상에 제 3 도전물질을 증착한 뒤, 패터닝하여 상기 드레인 전극(115b)과 전기적으로 연결된 화소전극(130)과, 상기 더미 패턴(160a)과 전기적으로 연결된 접촉전극(160b)과, 상기 게이트 패드 전극(140a)과 전기적으로 연결된 게이트 패드 접촉전극(140b)과, 상기 데이터 패드 전극(150a)과 전기적으로 연결된 데이터 패드 접촉전극(150b)을 동시에 형성할 수 있다.
이로써, 외부 신호부로터 신호를 공급받아, 각 단위화소로 전달하는 상기 게이트 패드 전극(140a)과 상기 게이트 패드 접촉전극(140b)으로 이루어진 게이트 패드부(140)와, 상기 데이터 패드 전극(150a)과 상기 데이터 패드 접촉전극(150b)으로 이루어진 데이터 패드부(150)가 형성되며, 또, 상기 외부 신호부로부터 공통전압을 공급받아, 상기 각 단위화소로 공통전압을 인가하는 상기 더미패턴(160a)과 상기 접촉전극(160b)로 이루어진 도통부(160)를 형성할 수 있다.
이때, 상기 제 3 도전물질은 투명한 도전성 물질로, ITO 또는 IZO일 수 있 다. 여기서, 상기 ITO 또는 IZO는 내식성의 도전물질로, 외부에 노출되는 상기 게이트 패드 접촉전극 및 상기 데이터 패드 접촉전극을 형성함에 따라, 부식에 의해 완성된 액정 표시 장치의 신뢰성이 저하되는 것을 방지할 수 있다.
도 5d를 참조하면, 상기 데이터 링크배선(270) 및 상기 도통부(160)를 포함하는 상기 제 1 기판(100)의 외곽부에 도전실 패턴(300)을 형성한다. 상기 도전실 패턴(300)은 도전성볼(300a), 실재(300b) 및 글라스 화이버(glass fiber;300c)를 포함하여 형성할 수 있다.
이후, 상기 제 1 기판(100)상에 컬러필터층(220), 블랙매트릭스층(210) 및 공통전극(230)이 형성된 제 2 기판(200)을 얼라인한 뒤, 상기 도전실 패턴(300)에 의해 두 기판을 합착한다. 이후, 상술한 바와 같이 액정 주입 방식을 통하여 액정층을 형성하거나, 상기 도전실 패턴(300)이 형성된 후 액정 적하 방식을 통하여 액정층을 형성한 뒤, 제 2 기판(200)을 합착하여 액정 표시 장치를 제조할 수 있다.
이로써, 상기 도전실 패턴(300)의 하부에 위치하는 상기 데이터 링크배선(270)을 상기 게이트 배선(110)과 동일한 층에 동일한 도전물질로 형성함에 따라, 정전기 발생에 의한 상기 도전실 패턴(300)과 상기 데이터 링크배선(270)간의 쇼트 불량을 방지할 수 있다.
도 6a 및 도 6b는 본 발명의 제 3 실시예에 따른 액정 표시 장치를 설명하기 위해 도시한 도면들이다. 여기서, 도 6a는 상기 액정 표시 장치의 일부를 확대하여 도시한 평면도이며, 도 6b는 도 6a를 Ⅲ-Ⅲ'로 취한 단면도이다.
본 발명의 제 3 실시예에서는 데이터 배선과 데이터 링크배선을 연결전극으로 연결하여 형성하는 것을 제외하고, 본 발명의 제 2 실시예에 따른 액정 표시 장치와 동일한 구성 요소를 가진다. 이로써, 동일한 참조번호는 동일한 구성 요소를 지칭하며, 반복되는 설명은 생략하여 기술한다.
도 6a 및 도 6b를 참조하면, 상기 액정 표시 장치는 표시영역(a), 비표시 영역(b), 실 패턴 영역(a-b)으로 정의되며, 서로 일정간격으로 이격되어 배치된 제 1 기판(100)과 제 2 기판(200)과, 상기 두 기판 사이에 개재된 액정층을 포함한다.
상기 표시 영역(a)에 대응된 제 1 기판(100)상에는 단위화소를 정의하는 다수의 게이트 배선(110)과 데이터 배선(120)이 형성되어 있으며, 상기 각 단위화소에는 박막트랜지스터(Tr)가 위치한다. 또, 상기 비표시 영역(b)에 대응된 상기 제 1 기판(100)의 일측에는 상기 각 게이트 배선(110)과 전기적으로 연결되어, 외부신호부로부터 선택신호를 공급받는 게이트 패드부(140)와, 상기 제 1 기판(100)의 타측에는 상기 각 데이터 배선(120)과 연결되어 데이터 신호를 공급받는 데이터 패드부(150)가 위치한다.
또, 상기 실 패턴 영역(a-b)에 대응된 상기 제 1 기판(100)상에는 상기 게이트 배선(110)과 상기 게이트 패드부(140)를 서로 전기적으로 연결하는 게이트 링크배선(112)과, 상기 데이터 배선(120)과 상기 데이터 패드부(250)를 서로 전기적으로 연결하는 데이터 링크배선(270)과, 상기 데이트 패드부(250) 사이에 형성된 도통부(160)가 위치한다. 여기서, 상기 데이터 링크배선(270)과 상기 데이터 패드부(250)는 일체형으로, 상기 게이트 배선(110)과 동일한 층에 동일한 도전물질로 형성된다.
또, 상기 데이터 링크배선(270)은 게이트 절연막(113) 및 보호막(117)을 관통하여 형성된 제 1 콘텍홀(P1)을 통하여 일부분이 노출되고, 상기 데이터 배선(120)은 상기 보호막(117)을 관통하여 형성된 제 2 콘텍홀(P2)을 통하여 일부분이 노출된다. 이때, 상기 보호막(117)상에 상기 제 1 콘텍홀(P1)과 상기 제 2 콘텍홀(P2)에 의해 상기 데이터 링크배선(270)과 상기 데이터 배선(120)은 서로 전기적으로 연결하는 연결배선(280)이 형성된다.
이로써, 상기 데이터 링크배선(270)과 상기 도전실 패턴(300) 사이에는 게이트 절연막(113)과 보호막(117)이 개재됨에 따라, 상기 데이터 링크배선(270)과 상기 도전실 패턴(300)간의 쇼트 불량을 방지할 수 있다. 또, 상기 데이터 링크배선(270)과 상기 데이터 패드부(250)를 일체로 형성함에 따라, 공정을 더욱 단순화시킬 수 있다.
또, 상기 데이터 링크배선(270)과 상기 데이터 배선(120)을 상기 연결배선(280)을 통하여 전기적으로 연결시킴으로써, 마스크 공정을 하나를 줄일 수 있다.
도 7a 내지 도 7d는 본 발명의 제 3 실시예에 따른 액정 표시 장치의 제조 공정을 설명하기 위해 도시한 공정도들이다. 본 발명의 제 2 실시예의 제조 공정에 있어서, 데이터 링크배선과 데이터 패드 전극을 일체로 형성하는 것을 제외하고, 본 발명의 제 2 실시예에 따른 액정 표시 장치의 제조 방법과 동일한 제조 공정을 거쳐 형성하는 바, 동일한 참조번호는 동일한 구성 요소를 지칭하며, 반복되는 설명은 생략하여 기술한다. 또, 도 7a 내지 도 7d는 도 6b를 Ⅲ-Ⅲ'로 취한 단면도들로써, 본 발명의 제 2 실시예에 따른 액정 표시 장치의 제조 공정은 도 6b와 도 7a 내지 도 7d를 참조하여 설명한다.
도 6b 및 도 7a를 참조하면, 먼저 제 1 기판(100)을 제공하고, 상기 제 1 기판(100)상에 제 1 도전물질을 증착한 뒤 패터닝하여, 게이트 배선(110), 게이트 전극(111), 게이트 링크배선(112), 게이트 패드 전극(140a), 데이터 링크배선(270), 데이터 패드전극(250a), 더미패턴(160a)을 동시에 형성한다.
도 6b 및 도 7b를 참조하면, 상기 게이트 배선(110), 상기 데이터 링크배선(270) 및 상기 데이터 패드전극(250a)을 포함하는 상기 제 1 기판(100)전면에 걸쳐 게이트 절연막(113)을 형성한다. 상기 게이트 절연막(113)은 화학기상증착법을 이용하여 형성된 질화 실리콘막, 산화 실리콘막 또는 이들의 적층막일 수 있다.
상기 게이트 전극(111)에 대응된 상기 게이트 절연막(113)상에 액티브층(114)을 형성한 뒤, 상기 액티브층(114)를 포함하는 상기 게이트 절연막(113)상에 제 2 도전물질을 증착한 뒤 패터닝하여, 상기 액티브층(114)의 양 단부 상에 서로 이격되도록 소스/드레인 전극(115a, 115b)과, 상기 각 게이트 배선과 교차되는 데이터 배선(120)을 형성한다.
도 6b 및 도 7c를 참조하면, 상기 소스/드레인 전극(115a, 115b)를 포함하는 상기 게이트 절연막(113)상에 보호막(117)을 형성한다. 이후, 상기 데이터 배선(120), 상기 데이터 링크배선(270) 및 상기 더미 패턴(160a)을 각각 노출하는 제 1, 제 2, 제 3 콘텍홀(P1, P2, P3)을 형성한다. 이와 동시에, 상기 게이트 패드 전극(140a), 상기 데이터 패드 전극(150a)을 각각 노출하는 제 4, 제 5 콘텍홀(P4, P5)을 형성한다. 또, 상기 드레인 전극(115b)의 일 부분을 노출하는 제 6 콘텍홀(P6)을 동시에 형성할 수 있다.
이후, 상기 보호막(117)상에 제 3 도전물질을 증착한 뒤, 패터닝하여 상기 데이터 배선(120)과 상기 데이터 링크배선(270)을 전기적으로 연결하는 연결배선(280)과, 상기 드레인 전극(115b)과 전기적으로 연결된 화소전극(130)과, 상기 더미 패턴(160a)과 전기적으로 연결된 접촉전극(160b)과, 상기 게이트 패드 전극(140a)과 전기적으로 연결된 게이트 패드 접촉전극(140b)과, 상기 데이터 패드 전극(150a)과 전기적으로 연결된 데이터 패드 접촉전극(150b)을 동시에 형성할 수 있다.
이때, 상기 제 3 도전물질은 투명한 도전성 물질로, ITO 또는 IZO일 수 있다. 여기서, 상기 ITO 또는 IZO는 내식성의 도전물질로, 외부에 노출되는 상기 게이트 패드 접촉전극(140b) 및 상기 데이터 패드 접촉전극(150b)을 형성함에 따라, 부식에 의해 완성된 액정 표시 장치의 신뢰성이 저하되는 것을 방지할 수 있다.
도 7d를 참조하면, 상기 데이터 링크배선(270) 및 상기 도통부(160)를 포함하는 상기 제 1 기판(100)의 외곽부에 도전실 패턴(300)을 형성한다. 상기 도전실 패턴(300)은 도전성볼(300a), 실재(300b) 및 글라스 화이버(glass fiber;300c)를 포함하여 형성할 수 있다.
이후, 상기 제 1 기판(100)상에 컬러필터층(220), 블랙매트릭스층(210) 및 공통전극(230)이 형성된 제 2 기판(200)을 얼라인한 뒤, 상기 도전실 패턴(300)에 의해 두 기판을 합착한다. 이후, 상술한 바와 같이 액정 주입 방식을 통하여 액정층을 형성하거나, 상기 도전실 패턴(300)이 형성된 후 액정 적하 방식을 통하여 액정층을 형성한 뒤, 제 2 기판(200)을 합착하여 액정 표시 장치를 제조할 수 있다.
이로써, 상기 도전실 패턴(300)의 하부에 위치하는 데이터 링크배선(270)을 상기 게이트 배선과 동일한 층에 동일한 도전 물질로 형성함에 따라, 정전기 발생에 의한 상기 도전실 패턴(300)과 상기 데이터 링크배선간의 쇼트 불량을 방지할 수 있다
또, 상기 데이터 링크배선(270)과 상기 데이터 배선(120)을 서로 전기적으로 연결하기 위한 제 1, 제 2 콘텍홀(P1, P2)을 별도의 마스크 공정을 수행하지 않고, 상기 제 3, 제 4, 제 5, 제 6 콘텍홀(P3, P4, P5, P6)을 형성할 때 동시에 형성할 수 있어, 마스크 공정을 줄일 수 있다.
상술한 바와 같이, 본 발명을 따르는 액정 표시 장치는 도전실 패턴 하부에 게이트 배선과 동일한 도전물질로 형성된 데이터 링크배선을 형성하고, 상기 데이터 링크배선을 통하여 데이터 배선과 데이터 패드부를 전기적으로 연결시킴으로써, 상기 도전실 패턴과 상기 데이터 배선간의 쇼트 불량을 방지할 수 있어, 양질의 제품을 생산할 수 있다.
상기에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (25)
- 제 1 기판;상기 제 1 기판 상에 형성된 게이트 배선;상기 게이트 배선을 포함하는 제 1 기판 전면에 형성된 게이트 절연막;상기 게이트 절연막 상에서, 상기 게이트 배선과 서로 교차되도록 형성되어 화소영역을 정의하는 데이터 배선;상기 게이트 배선과 데이터 배선의 교차부에 형성된 박막트랜지스터;상기 박막트랜지스터와 전기적으로 연결된 화소전극;상기 데이터 배선과 전기적으로 연결된 데이터 링크배선;상기 데이터 링크배선과 연결된 데이터 패드부;상기 데이터 링크배선의 일부를 포함하는 상기 제 1 기판의 외곽부에 형성된 도전실 패턴;상기 도전실 패턴에 의해 상기 제 1 기판과 합착되는 제 2 기판; 및상기 제 1 기판과 제 2 기판 사이에 개재된 액정층을 포함하며,상기 도전실 패턴의 하부에 위치하는 상기 데이터 링크배선은 상기 게이트 배선과 동일한 층에 형성되는 것을 특징으로 하는 액정 표시 장치.
- 제 1 항에 있어서,상기 도전실 패턴의 하부에 위치하는 상기 데이터 링크배선은 상기 게이트 배선과 동일한 도전물질로 형성된 것을 특징으로 하는 액정 표시 장치.
- 제 1 항에 있어서,상기 데이터 링크배선과 상기 도전실 패턴 사이에 개재된 게이트 절연막과 보호막을 더 포함하는 것을 특징으로 하는 액정 표시 장치.
- 제 1 항에 있어서,상기 도전실 패턴은 실재와 도전성볼을 포함하는 것을 특징으로 하는 액정 표시 장치.
- 제 4 항에 있어서,상기 도전성 볼은 Ag, Au, Pb-Ag, Pb-Sn으로 이루어진 군에서 선택된 적어도 하나로 형성된 것을 특징으로 하는 액정 표시 장치.
- 제 4 항에 있어서,상기 도전실 패턴은 글래스 화이버(glass fiber)를 더 포함하는 것을 특징으로 하는 액정 표시 장치.
- 제 1 항에 있어서,상기 제 2 기판상에 형성된 컬러필터층과, 상기 컬러필터층 상에 형성된 공통전극을 더 포함하는 것을 특징으로 하는 액정 표시 장치.
- 제 1 항에 있어서,상기 데이터 패드부는 상기 데이터 링크배선이 연장되어 형성된 데이터 패드 전극을 포함하는 것을 특징으로 하는 액정 표시 장치.
- 제 1 항에 있어서,상기 데이터 패드부는 상기 게이트 절연막 상에서 상기 데이터 배선과 동일한 도전물질로 형성된 데이터패드 전극을 포함하는 것을 특징으로 하는 액정 표시 장치.
- 제 1 항에 있어서,상기 도전실 패턴 하부에 공통전압을 인가받는 도통부를 더 구비하는 것을 특징으로 하는 액정 표시 장치.
- 제 10 항에 있어서,상기 도통부는상기 게이트 배선 형성물질로 이루어진 더미 패턴과,상기 더미 패턴상에 순차적으로 형성하되, 상기 더미 패턴을 노출하는 콘텍홀이 형성된 게이트 절연막 및 보호막과,상기 보호막상에 상기 더미 패턴과 연결된 접촉전극을 포함하는 것을 특징으로 하는 액정 표시 장치.
- 제 1 항에 있어서,상기 게이트 절연막 상에 형성되고,상기 게이트 절연막과 보호막을 관통하여 데이터 링크배선을 노출하는 콘텍홀과, 상기 보호막을 관통하여 데이터 배선을 노출하는 콘텍홀을 포함하는 보호막을 더 포함하고,상기 콘텍홀들이 형성된 보호막 상에 형성된 연결배선에 의해 상기 데이터 배선과 상기 데이터 링크배선이 서로 전기적으로 연결된 것을 특징으로 하는 액정 표시 장치.
- 제 12 항에 있어서,상기 연결배선은 상기 화소전극과 동일한 도전물질로 형성된 것을 특징으로 하는 액정 표시 장치.
- 제 1 기판을 제공하는 단계;상기 제 1 기판 상에 게이트 배선, 게이트 링크 배선, 게이트 패드 전극, 데이터 링크 배선, 더미 패턴을 동시에 형성하는 단계;상기 게이트 배선을 포함하는 제 1 기판 전면에 게이트 절연막을 형성하는 단계;상기 데이터 링크배선의 양 끝단부를 각각 노출하는 제 1, 제 2 콘텍홀을 형성하는 단계;상기 제 1, 제 2 콘텍홀을 통해 각각 상기 데이터 링크 배선과 연결되는 데이터 배선 및 데이터 패드 전극을 동시에 형성하는 단계;상기 데이터 배선을 포함하는 제 1 기판 전면에 걸쳐 보호막을 형성하는 단계;상기 더미 패턴을 노출하는 제 3 콘텍홀을 형성하는 단계;상기 제 3 콘텍홀을 통해 노출된 상기 더미 패턴상에 접촉전극을 형성하는 단계; 및상기 접촉전극, 상기 데이터 링크배선, 상기 게이트 링크배선을 포함하는 상기 제 1 기판의 외곽부에 도전실 패턴을 형성하는 단계를 포함하는 액정 표시 장치의 제조 방법.
- 제 14 항에 있어서,상기 도전실 패턴은 상기 제 1 콘텍홀과 상기 제 2 콘텍홀 사이를 가로질러 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
- 제 14 항에 있어서,상기 제 3 콘텍홀을 형성하는 단계에서는 상기 게이트 패드 전극과 상기 데이터 패드 전극을 각각 노출하는 제 4, 제 5 콘텍홀을 동시에 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
- 제 16 항에 있어서,상기 접촉전극을 형성하는 단계에서,상기 제 4 콘텍홀을 통해 노출된 상기 게이트 패드 전극과 상기 제 5 콘텍홀을 통해 노출된 상기 데이터 패드 전극에 각각 연결되는 게이트 패드 접촉전극과 데이터 패드 접촉전극을 동시에 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
- 제 1 기판을 제공하는 단계;상기 제 1 기판 상에 게이트 배선, 게이트 링크 배선, 게이트 패드 전극, 데이터 링크 배선, 데이터 패드 전극, 더미 패턴을 동시에 형성하는 단계;상기 게이트 배선을 포함하는 제 1 기판 전면에 게이트 절연막을 형성하는 단계;상기 데이터 링크배선의 소정부분을 노출하는 제 1 콘텍홀을 형성하는 단계;상기 제 1 콘텍홀을 통해 상기 데이터 링크 배선과 연결되는 데이터 배선을 형성하는 단계;상기 데이터 배선을 포함하는 제 1 기판 전면에 걸쳐 보호막을 형성하는 단계;상기 더미 패턴을 노출하는 제 2 콘텍홀을 형성하는 단계;상기 제 2 콘텍홀을 통해 노출된 상기 더미 패턴상에 접촉전극을 형성하는 단계; 및상기 접촉전극, 상기 데이터 링크배선, 상기 게이트 링크배선을 포함하는 상기 제 1 기판의 외곽부에 도전실 패턴을 형성하는 단계를 포함하는 액정 표시 장치의 제조 방법.
- 제 18 항에 있어서,상기 도전실 패턴은 상기 제 1 콘텍홀의 외측으로 지나도록 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
- 제 18 항에 있어서,상기 제 2 콘텍홀을 형성하는 단계에서는 상기 게이트 패드 전극과 상기 데이터 패드 전극을 각각 노출하는 제 3, 제 4 콘텍홀을 동시에 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
- 제 20 항에 있어서,상기 접촉전극을 형성하는 단계에서,상기 제 3 콘텍홀을 통해 노출된 상기 게이트 패드 전극과 상기 제 4 콘텍홀을 통해 노출된 상기 데이터 패드 전극에 각각 연결되는 게이트 패드 접촉전극과 데이터 패드 접촉전극을 동시에 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
- 제 1 기판을 제공하는 단계;상기 제 1 기판 상에 게이트 배선, 게이트 링크 배선, 게이트 패드 전극, 데이터 링크 배선, 데이터 패드 전극, 더미 패턴을 동시에 형성하는 단계;상기 게이트 배선을 포함하는 제 1 기판 전면에 게이트 절연막을 형성하는 단계;상기 게이트 절연막상에 상기 게이트 배선과 교차되는 데이터 배선을 형성하는 단계;상기 데이터 배선을 포함하는 제 1 기판 전면에 걸쳐 보호막을 형성하는 단계;상기 보호막에 상기 데이터 배선, 상기 데이터 링크배선 및 상기 더미 패턴을 각각 노출하는 제 1, 제 2, 제 3 콘텍홀을 형성하는 단계;상기 제 1, 제 2 콘텍홀을 통해 노출된 상기 데이터 배선과 상기 데이터 링크배선을 서로 연결하는 연결배선과, 상기 제 3 콘텍홀을 통해 노출된 상기 더미패턴상에 접촉전극을 형성하는 단계; 및상기 접촉전극, 상기 데이터 링크배선, 상기 게이트 링크배선을 포함하는 상기 제 1 기판의 외곽부에 도전실 패턴을 형성하는 단계를 포함하는 액정 표시 장치의 제조 방법.
- 제 22 항에 있어서,상기 도전실 패턴은 상기 제 1 콘텍홀보다 상기 제 1 기판의 외곽부에 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
- 제 22 항에 있어서,상기 제 1, 제 2 콘텍홀을 형성하는 단계에서는 상기 게이트 패드 전극과 상기 데이터 패드 전극을 각각 노출하는 제 4, 제 5 콘텍홀을 동시에 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
- 제 24 항에 있어서,상기 연결배선을 형성하는 단계에서,상기 제 4 콘텍홀을 통해 노출된 상기 게이트 패드 전극과 상기 제 5 콘텍홀을 통해 노출된 상기 데이터 패드 전극에 각각 연결되는 게이트 패드 접촉전극과 데이터 패드 접촉전극을 동시에 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060035585A KR101225268B1 (ko) | 2006-04-20 | 2006-04-20 | 액정 표시 장치 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060035585A KR101225268B1 (ko) | 2006-04-20 | 2006-04-20 | 액정 표시 장치 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070103805A KR20070103805A (ko) | 2007-10-25 |
| KR101225268B1 true KR101225268B1 (ko) | 2013-01-23 |
Family
ID=38818015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060035585A KR101225268B1 (ko) | 2006-04-20 | 2006-04-20 | 액정 표시 장치 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101225268B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102317997B1 (ko) * | 2015-01-26 | 2021-10-28 | 엘지디스플레이 주식회사 | 어레이 기판 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990026228A (ko) * | 1997-09-23 | 1999-04-15 | 구자홍 | 액정표시소자 제조방법 |
| KR19990028071A (ko) * | 1997-09-30 | 1999-04-15 | 김영남 | 액정표시장치의 제조방법 |
| KR20030082651A (ko) * | 2002-04-17 | 2003-10-23 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| KR20050070448A (ko) * | 2003-12-30 | 2005-07-07 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치 |
-
2006
- 2006-04-20 KR KR1020060035585A patent/KR101225268B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990026228A (ko) * | 1997-09-23 | 1999-04-15 | 구자홍 | 액정표시소자 제조방법 |
| KR19990028071A (ko) * | 1997-09-30 | 1999-04-15 | 김영남 | 액정표시장치의 제조방법 |
| KR20030082651A (ko) * | 2002-04-17 | 2003-10-23 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| KR20050070448A (ko) * | 2003-12-30 | 2005-07-07 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070103805A (ko) | 2007-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101182521B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| JP5311531B2 (ja) | 半導体チップの実装された表示パネル | |
| KR100602062B1 (ko) | 수평 전계 인가형 액정 표시 장치 및 그 제조 방법 | |
| KR101298693B1 (ko) | 액정표시패널 및 이의 제조 방법 | |
| KR100911422B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP5504866B2 (ja) | 電気泳動表示装置、電子機器および電気光学装置の製造方法 | |
| US20100109993A1 (en) | Liquid crystal display and method of manufacturing the same | |
| JP2002244151A (ja) | 液晶表示装置及びその製造方法 | |
| KR20060000961A (ko) | 유기 절연막을 포함하는 액정 패널 및 그 제조 방법 | |
| EP2148371B1 (en) | Organic light-emitting display device | |
| US6839120B2 (en) | Reflective or transflective liquid crystal display device and method for manufacturing the same | |
| JP2009031362A (ja) | 配線基板、その製造方法、及び表示装置 | |
| KR20200057141A (ko) | 표시 장치 | |
| KR20020045256A (ko) | 액정표시장치용 어레이기판과 어레이기판의 제조방법 | |
| JP2009075556A (ja) | 表示装置 | |
| EP2398008A1 (en) | Connection terminal and display device with the connection terminal | |
| KR101225268B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR102046297B1 (ko) | 표시장치 | |
| KR20180005312A (ko) | 표시 장치 | |
| KR20060103652A (ko) | 액정 표시 장치 | |
| KR100574367B1 (ko) | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20090038775A (ko) | 액정표시장치 및 이의 제조 방법 | |
| KR20070070398A (ko) | 평판 표시 장치 및 이의 제조 방법 | |
| KR20080047790A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR101147260B1 (ko) | 액정표시장치와 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20151228 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20161214 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20171218 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20181226 Year of fee payment: 7 |