KR102572135B1 - 표시 패널 - Google Patents

표시 패널 Download PDF

Info

Publication number
KR102572135B1
KR102572135B1 KR1020220125221A KR20220125221A KR102572135B1 KR 102572135 B1 KR102572135 B1 KR 102572135B1 KR 1020220125221 A KR1020220125221 A KR 1020220125221A KR 20220125221 A KR20220125221 A KR 20220125221A KR 102572135 B1 KR102572135 B1 KR 102572135B1
Authority
KR
South Korea
Prior art keywords
layer
conductive layer
display panel
conductive
metal
Prior art date
Application number
KR1020220125221A
Other languages
English (en)
Other versions
KR20220136983A (ko
Inventor
김기현
박영길
조성찬
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220125221A priority Critical patent/KR102572135B1/ko
Publication of KR20220136983A publication Critical patent/KR20220136983A/ko
Application granted granted Critical
Publication of KR102572135B1 publication Critical patent/KR102572135B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8423—Metallic sealing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Abstract

실시예에 따른 표시 패널은 순차적으로 적층된 제1층, 제2층, 제3층, 제4층, 및 제5층을 포함하며, 상기 제1층과 상기 제5층은 전기적으로 연결되어 있는 제1 도전층, 그리고 상기 제1 도전층 위에 위치하며 상기 제5층과 접촉하는 제2 도전층을 포함하고, 상기 제1층과 상기 제3층은 제1금속을 포함하고, 상기 제2층은 상기 제1금속과 다른 제2금속을 포함하며, 상기 제4층은 상기 제1금속 및 산소를 제1조성비로 포함하고, 상기 제5층은 상기 제1금속 및 산소를 제2조성비로 포함하고, 상기 제1조성비와 상기 제2조성비는 서로 다르다.

Description

표시 패널{DISPLAY PANEL}
본 개시는 표시 패널에 관한 것이다.
액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting diode display, OLED display) 등의 표시 장치는 영상을 표시할 수 있는 복수의 화소, 복수의 신호선을 포함하는 표시 패널을 포함한다. 각 화소는 데이터 신호를 인가받는 화소 전극을 포함하고, 화소 전극은 적어도 하나의 트랜지스터에 연결되어 데이터 신호를 인가받을 수 있다. 표시 패널은 기판 위에 적층된 복수의 층을 포함할 수 있다. 복수의 층은 다양한 도전층 및 다양한 절연층을 포함하고, 서로 다른 전기 소자의 연결을 위해 서로 다른 도전층들이 서로 접촉하여 전기적 연결이 되어 있을 수 있다.
본 실시예는 서로 다른 도전층들 간의 접촉 저항을 줄여 인가되는 전압의 감소를 방지하기 위한 것이다.
실시예에 따른 표시 패널은 순차적으로 적층된 제1층, 제2층, 제3층, 제4층, 및 제5층을 포함하며, 상기 제1층과 상기 제5층은 전기적으로 연결되어 있는 제1 도전층, 그리고 상기 제1 도전층 위에 위치하며 상기 제5층과 접촉하는 제2 도전층을 포함하고, 상기 제1층과 상기 제3층은 제1금속을 포함하고, 상기 제2층은 상기 제1금속과 다른 제2금속을 포함하며, 상기 제4층은 상기 제1금속 및 산소를 제1조성비로 포함하고, 상기 제5층은 상기 제1금속 및 산소를 제2조성비로 포함하고, 상기 제1조성비와 상기 제2조성비는 서로 다르다.
상기 제5층의 도전성은 상기 제4층의 도전성보다 높을 수 있다.
상기 제1조성비는, 상기 제4층에서 상기 산소의 원자 백분율에 대한 상기 제1금속의 원자 백분율의 비이고, 상기 제2조성비는, 상기 제5층에서 상기 산소의 원자 백분율에 대한 상기 제1금속의 원자 백분율의 비이고, 상기 제2조성비는 상기 제1조성비보다 작을 수 있다.
상기 제1조성비는 1.0보다 크고 2.0 이하이고, 상기 제2조성비는 0.8 이상 1.0 이하일 수 있다.
상기 제3층이 포함하는 산소의 상기 원자 백분율은 상기 제4층이 포함하는 산소의 상기 원자 백분율보다 낮을 수 있다.
상기 제1 도전층 아래에 위치하는 기판, 그리고 상기 기판과 상기 제1 도전층 사이에 위치하는 하부층을 더 포함하고, 상기 제1층은 상기 하부층과 접촉할 수 있다.
상기 제3층이 포함하는 산소의 상기 원자 백분율은 상기 제4층이 포함하는 산소의 상기 원자 백분율과 상기 제1층이 포함하는 산소의 원자 백분율 사이의 값을 가질 수 있다.
상기 제2층의 두께는 상기 제1층 또는 상기 제3층의 두께보다 클 수 있다.
상기 제1금속은 티타늄(Ti)을 포함할 수 있다.
상기 제1 도전층과 상기 제2 도전층 사이에 위치하는 절연층을 더 포함하고, 상기 절연층은 상기 제1 도전층 위에 위치하는 접촉 구멍을 포함하고, 상기 제5층은, 상기 접촉 구멍에 대응하여 위치하며 상기 절연층과 중첩하지 않는 제1부분, 그리고 상기 제1부분과 연결되어 있으며 상기 절연층과 상기 제4층 사이에 위치하는 제2부분을 포함하고, 상기 제2부분의 두께는 상기 제1부분의 두께 이하일 수 있다.
상기 제2부분의 두께는 상기 제1부분으로부터 멀어질수록 점차 작아질 수 있다.
상기 제1 도전층과 상기 제2 도전층 사이에 위치하는 절연층을 더 포함하고, 상기 절연층은 상기 제1 도전층 위에 위치하는 접촉 구멍을 포함하고, 상기 제5층은 상기 접촉 구멍에 대응하는 영역에 위치할 수 있다.
상기 제1 도전층 아래에 위치하는 기판, 상기 기판과 상기 제1 도전층 사이에 위치하며 반도체 물질을 포함하는 액티브층, 상기 액티브층과 상기 제1 도전층 사이에 위치하는 적어도 하나의 제1 절연층, 그리고 상기 제1 도전층과 상기 제2 도전층 사이에 위치하는 제2 절연층을 더 포함하고, 상기 제1 도전층은 상기 적어도 하나의 제1 절연층이 포함하는 제1 접촉 구멍을 통해 상기 액티브층과 전기적으로 연결되어 있고, 상기 제2 도전층은 상기 제2 절연층이 포함하는 제2 접촉 구멍을 통해 상기 제5층과 접촉할 수 있다.
상기 제4층 및 상기 제5층 중 하나는 비정질이고, 상기 제4층 및 상기 제5층 중 다른 하나는 결정질일 수 있다.
상기 제2 도전층은 상기 제1 도전층의 상기 제5층과 접촉하는 제1층, 상기 제2 도전층의 상기 제1층 위에 위치하는 제2층, 그리고 상기 제2 도전층의 상기 제2층 위에 위치하는 제3층을 포함할 수 있다.
상기 제2 도전층의 상기 제1층과 상기 제2 도전층의 상기 제3층은 도전성 투명 물질을 포함하고, 상기 제2 도전층의 상기 제2층은 상기 제1금속 및 상기 제2금속과 다른 제3금속을 포함할 수 있다.
상기 제1금속은 티타늄(Ti)을 포함하고, 상기 제2금속은 알루미늄(Al)을 포함하며, 상기 제3금속은 은(Ag)을 포함할 수 있다.
상기 제4층은 TiOx의 산화티타늄으로 이루어이며, 상기 제5층은 TiO의 일산화티타늄으로 이루어질 수 있다.
상기 도전성 투명 물질은 ITO일 수 있다.
상기 제1 도전층의 상기 제2층은 상기 제1 도전층의 상기 제3층과 물리적으로 직접 콘택할 수 있다.
본 기재에 따른 실시예들에 따르면, 서로 다른 도전층들 간의 접촉 저항을 줄여 인가되는 전압의 감소를 방지할 수 있다.
도 1은 한 실시예에 따른 표시 장치의 개략적인 평면 배치도이고,
도 2는 한 실시예에 따른 표시 장치의 표시 영역에 위치하는 화소 주위의 단면도이고,
도 3은 한 실시예에 따른 표시 장치의 주변 영역의 단면도이고,
도 4는 한 실시예에 따른 표시 장치의 도전층들의 원소 함량비(at%) 변화를 나타낸 그래프이고,
도 5는 한 실시예에 따른 표시 장치의 도전층들의 단면 사진이고,
도 6은 도 5에 도시한 사진의 AA 영역의 푸리에 변환을 이용해 필터링한 회절 사진이고,
도 7은 한 실시예에 따른 도전층들 간의 접촉 저항과 비교예에 따른 도전층들 간의 접촉 저항을 나타낸 그래프들이고,
도 8, 도 9 및 도 10은 각각 한 실시예에 따른 표시 장치의 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
명세서 전체에서, 평면 뷰는 서로 교차하는 두 방향(예를 들어, x 방향 및 y 방향)에 평행한 면을 관찰하는 뷰(view)를 의미하고, 단면 뷰(in a cross-sectional view)는 x 방향 및 y 방향에 평행한 면에 수직인 방향(예를 들어, z 방향)으로 자른 면을 관찰하는 뷰를 의미한다. 또한, 두 구성 요소가 중첩한다고 할 때는 다른 언급이 없는 한 두 구성 요소가 z 방향으로(예를 들어, 기판의 윗면에 수직인 방향으로) 중첩하는 것을 의미한다.
도 1 내지 도 3을 참조하여 한 실시예에 따른 표시 패널에 대해 설명한다.
도 1을 참조하면, 한 실시예에 따른 표시 패널(1000)은 평면 뷰에서(in a plan view) 영상을 표시하는 영역인 표시 영역(DA), 그리고 표시 영역(DA) 바깥에 위치하는 주변 영역(PA)을 포함하는 기판(110)을 포함한다. 주변 영역(PA)은 영상을 표시하지 않으나, 경우에 따라서는 영상을 표시하는 영역을 포함할 수도 있다.
기판(110)은 플라스틱, 금속 박막, 초박형 유리 등의 절연성 물질을 포함할 수 있고, 유연성(flexible) 기판이거나 대체로 고정적인(rigid) 기판일 수 있다. 기판(110)은 단일층 또는 복수의 층을 포함할 수 있다. 기판(110)이 복수의 층을 포함하는 경우, 기판(110)은 폴리이미드(polyimide) 등의 폴리머를 포함하는 적어도 하나의 기저층(base layer) 및 산화규소, 질화규소 등을 포함하는 적어도 하나의 배리어층을 포함할 수 있다. 기저층과 배리어층은 교대로 적층되어 있을 수 있다.
표시 영역(DA)은 복수의 화소(PX) 및 복수의 신호선을 포함하고, x 방향 및 y 방향에 평행한 면 상에서 영상을 표시할 수 있다. 화소(PX)는 적어도 하나의 스위칭 소자 및 이에 연결된 화소 전극을 포함할 수 있다. 스위칭 소자는 표시 패널(1000)에 집적되어 있는 트랜지스터 등의 삼단자 소자일 수 있다. 화소 전극은 적어도 하나의 스위칭 소자를 통해 데이터 신호를 선택적으로 인가받을 수 있다.
주변 영역(PA)은 게이트 구동부(400a, 400b) 등의 회로, 전압 전달선(voltage transmitting line)(178) 등의 신호선, 패드부(pad portion)(110P) 등을 포함할 수 있다.
게이트 구동부(400a)와 게이트 구동부(400b)는 표시 영역(DA)을 사이에 두고 좌우 양쪽의 주변 영역(PA)에 위치할 수 있다. 각 게이트 구동부(400a, 400b)는 대체로 x 방향에 평행한 방향으로 순차적으로 배열되어 있는 복수의 스테이지를 포함할 수 있다. 게이트 구동부(400a, 400b)는 표시 영역(DA)에 위치하는 복수의 신호선 및 스위칭 소자와 함께 기판(110) 위에 직접 형성되어 있을 수 있다. 두 게이트 구동부(400a, 400b) 중 하나는 생략될 수도 있다.
전압 전달선(178)은 표시 영역(DA)의 좌우측 가장자리와 상측의 가장자리 등의 적어도 세 가장자리를 따라 뻗으며 공통 전압(ELVSS)과 같은 일정한 전압을 표시 영역(DA)에 전달할 수 있다.
패드부(110P)는 표시 영역(DA)을 기준으로 한 쪽의 주변 영역(PA)(예를 들어, 하측의 주변 영역(PA))에 위치하며 IC칩이나 회로 필름 등을 접속시킬 수 있는 복수의 패드를 포함할 수 있다. 주변 영역(PA)에 위치하는 신호선들의 끝부분은 패드부(110P)에 연결되어 신호를 인가받을 수 있다.
단면 구조를 살펴보면, 표시 패널(1000)의 표시 영역(DA) 및/또는 주변 영역(PA)에는 순차적으로 적층된 적어도 세 개의 층을 포함하는 하부 도전층 및 그 위에 위치하며 하부 도전층의 최상위층과 접촉하는 상부 도전층을 포함하는 구조가 위치한다. 도 2는 표시 영역(DA)에 이러한 구조가 위치하는 예로서 화소(PX)의 단면 구조를 도시하고, 도 3은 주변 영역(PA)에 이러한 구조가 위치하는 예로서 트랜지스터 회로 및 신호선의 단면 구조를 도시한다.
도 1 내지 도 3을 참조하면, 한 실시예에 따른 표시 패널(1000)은 한 화소(PX)에 위치하는 적어도 하나의 트랜지스터(Tp), 커패시터(Cst), 그리고 적어도 하나의 발광 다이오드(light emitting diode)(ED), 그리고 주변 영역(PA)에 위치하는 적어도 하나의 트랜지스터(Td)를 포함할 수 있다.
단면 구조를 더 자세히 살펴보면, 기판(110) 위에 복수의 층 또는 단일층으로 이루어진 배리어층(120)이 위치할 수 있고, 배리어층(120) 위에는 복수의 액티브 패턴(130)이 위치한다. 액티브 패턴(130)은 액티브층이라고도 할 수 있으나 주로 패터닝되어 있으므로 액티브 패턴이라 한다. 복수의 액티브 패턴(130)은 소스 영역(136, 136d), 드레인 영역(137, 137d), 그리고 서로 대응하는 소스 영역(136, 136d)과 드레인 영역(137, 137d) 사이에 위치하는 채널 영역(131, 131d)을 포함할 수 있다. 액티브 패턴(130)은 비정질 규소, 다결정 규소, 또는 산화물 반도체 등의 반도체 물질을 포함할 수 있다. 액티브 패턴(130)의 일부는 채널 영역(131, 131d)과 같이 반도체 성질을 유지할 수 있고, 다른 일부는 소스 영역(136, 136d)과 드레인 영역(137, 137d)과 같이 도전성을 가질 수 있다.
액티브 패턴(130) 위에는 제1 절연층(141)이 위치하고, 제1 절연층(141) 위에는 게이트 전극(155, 155d) 및 제1전극(155a)을 포함하는 제1 도전층이 위치할 수 있다. 액티브 패턴(130) 및 이와 중첩하는 게이트 전극(155, 155d)은 각 트랜지스터(Tp, Td)를 형성할 수 있다. 화소(PX)에 위치하는 트랜지스터(Tp)는 채널 영역(131), 소스 영역(136) 및 드레인 영역(137), 그리고 채널 영역(131)과 중첩하는 게이트 전극(155)을 포함할 수 있다. 주변 영역(PA)에 위치하는 트랜지스터(Td)는 채널 영역(131d), 소스 영역(136d) 및 드레인 영역(137d), 그리고 채널 영역(131d)과 중첩하는 게이트 전극(155d)을 포함할 수 있다. 트랜지스터(Td)는 예를 들어 게이트 구동부(400a, 400b) 등의 회로에 포함될 수 있다.
제1 도전층 및 제1 절연층(141) 위에는 제2 절연층(142)이 위치할 수 있고, 제2 절연층(142) 위에는 제2전극(157)을 포함하는 제2 도전층이 위치할 수 있다. 제2 절연층(142)을 사이에 두고 서로 중첩하는 제1전극(155a)과 제2전극(157)은 커패시터(Cst)를 이룰 수 있다. 제1전극(155a)은 화소(PX)가 포함하는 다른 트랜지스터의 게이트 전극과 연결되어 있을 수 있으며, 이 경우 커패시터(Cst)는 제1전극(155a)과 연결되어 있는 게이트 전극의 전압을 유지하는 기능을 할 수 있다. 제2전극(157)은 구동 전압과 같은 일정한 전압을 인가받을 수 있다.
제2 도전층 및 제2 절연층(142) 위에는 제3 절연층(160)이 위치할 수 있다.
배리어층(120), 제1 절연층(141), 제2 절연층(142), 그리고 제3 절연층(160) 중 적어도 하나는 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiON) 등의 무기 절연 물질 및/또는 유기 절연 물질을 포함할 수 있다. 제1 절연층(141), 제2 절연층(142) 및 제3 절연층(160)의 일부 또는 전부는 복수의 접촉 구멍(66, 66d, 67)을 포함할 수 있다.
제3 절연층(160) 위에는 앞에서 설명한 하부 도전층에 대응하는 제3 도전층(170)이 위치할 수 있다. 제3 도전층(170)은 복수의 연결 전극(172, 176, 177) 및 복수의 신호선(171) 등을 포함할 수 있다. 복수의 신호선(171)은 전압 전달선(178), 데이터 전압을 전달하는 데이터선, 구동 전압을 전달하는 구동 전압선 등 다양한 신호 또는 전압을 전달하는 신호선을 포함할 수 있다.
표시 영역(DA)에서 연결 전극(176)은 접촉 구멍(66)을 통해 트랜지스터(Tp)의 소스 영역(136)과 전기적으로 연결되어 있고, 연결 전극(177)은 접촉 구멍(67)을 통해 트랜지스터(Tp)의 드레인 영역(137)과 전기적으로 연결되어 있고, 주변 영역(PA)에서 연결 전극(172)은 접촉 구멍(66d)을 통해 트랜지스터(Td)의 소스 영역(136d)과 전기적으로 연결되어 있을 수 있다. 연결 전극(176)은 생략될 수도 있다.
제1 도전층, 제2 도전층 및 제3 도전층(170) 중 적어도 하나는 구리(Cu), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta) 등의 금속 및/또는 이들 중 적어도 둘의 합금 등의 도전 물질을 포함할 수 있다.
특히, 본 실시예에 따르면 제3 도전층(170)은 표시 패널(1000)의 특성의 최적화를 위해 복수의 층을 포함한다. 제3 도전층(170)은 기판(110)을 기준으로 위 방향으로 차례대로 적층된 제1층(170a), 제2층(170b) 제3층(170c), 제4층(170d), 그리고 제5층(170e)을 포함할 수 있다. 여기서 사용된 '제1', '제2' 등의 접두어는 층의 적층된 순서를 정의하기 위한 것이 아니고 층을 구분하기 위한 것으로 상세한 설명의 다른 부분이나 청구범위에서는 다르게 사용될 수도 있다.
제3층(170c), 제4층(170d) 및 제5층(170e)은 공통적으로 제1금속을 포함하고, 제4층(170d) 및 제5층(170e)은 제3층(170c)보다 높은 함량비(예를 들어, 원자백분율(at%), 이후 동일)의 산소를 포함한다. 제1층(170a)이 포함하는 산소의 함량비는 제3층(170c)이 포함하는 산소의 함량비와 유사할 수 있다. 제4층(170d) 및 제5층(170e)은 제3층(170c)이 포함하는 제1금속이 산화되어 이루어진 층일 수 있다. 제4층(170d)은 제1금속 및 산소를 제1조성비로 포함하고, 제5층(170e)은 제1금속 및 산소를 제2조성비로 포함하며, 제1조성비와 상기 제2조성비는 서로 다르다. 제1조성비는 제4층(170d)이 포함하는 산소의 함량비에 대한 제1금속의 함량비의 비(제1금속(at%)/산소(at%))이고, 제2조성비는 제5층(170e)이 포함하는 산소의 함량비에 대한 제1금속의 함량비의 비(제1금속(at%)/산소(at%))일 수 있다.
제5층(170e)은 제4층(170d)보다 높은 도전성을 가지며, 제4층(170d)은 비정질이고 제5층(170e)은 결정질일 수 있다. 제4층(170d)은 제3층(170c)이 포함하는 제1금속이 자연 산화하여 생성된 자연 산화막이고, 제5층(170e)은 제4층(170d)의 일부를 결정화하여 형성될 수 있다. 이에 대해서는 뒤에서 더 자세히 설명하도록 한다.
제1금속은 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta), 몰리브덴(Mo), 텅스텐(W), 네오디뮴(Nb), 금(Au), 또는 이들의 합금 중 적어도 하나를 포함할 수 있다. 특히, 제1금속이 티타늄(Ti)인 경우, 제4층(170d)은 산화티타늄(titanium oxide)(TiOx, x는 0.5 이상 0.9)으로 이루어질 수 있고, 제5층(170e)은 대략적으로 일산화티타늄(titanium monoxide)(TiOx, x는 0.8 이상 1.0 이하)으로 이루어질 수 있으며, 이러한 제5층(170e)은 제4층(170d)보다 높은 도전성을 가진다.
제1금속이 티타늄(Ti)인 경우, 제5층(170e)의 결정질 구조는 입방 격자 구조(cubic structure)일 수 있다.
제1금속이 티타늄(Ti)인 경우, 제2조성비는 제1조성비보다 작을 수 있다. 더 구체적으로, 제1조성비는 1.0보다 크고(초과) 2.0 이하이고, 제2조성비는 0.8 이상 1.0 이하일 수 있다.
제3 도전층(170)의 층 중, 제4층(170d)과 제5층(170e)의 두께의 합에서 제5층(170e)의 두께가 차지하는 비율은 50% 이상일 수 있다. 예를 들어, 제4층(170d)과 제5층(170e)의 두께의 합은 대략 30 옹스트롬 내지 대략 100 옹스트롬일 수 있고, 이 경우 제4층(170d)과 제5층(170e) 각각의 두께는 대략 15 옹스트롬 내지 대략 40 옹스트롬일 수 있다.
이와 같이 제3층(170c)의 위에는 제3층(170c)보다 높은 산소 함량비를 가지는 제4층(170d) 및 제5층(170e)이 위치하나, 제3층(170c)과 유사한 조성비를 가지는 제1층(170a)은 직접 다른 하부층과 접촉할 수 있다. 예를 들어 도 2에 도시한 바와 같이 연결 전극(176, 177)이 포함하는 제1층(170a)은 제3 절연층(160) 또는 트랜지스터(Tp)의 소스/드레인 영역(136/137)과 직접 접촉할 수 있다. 또 다른 예를 들어, 도 3에 도시한 바와 같이 연결 전극(172) 및 신호선(171)이 포함하는 제1층(170a)은 제3 절연층(160) 또는 트랜지스터(Td)의 소스 영역(136d)과 직접 접촉할 수 있다.
제2층(170b)은 제1금속과 다른 제2금속을 포함할 수 있다. 제2금속은 예를 들어 알루미늄(Al) 또는 알루미늄 합금을 포함할 수 있다. 제2금속은 도전성은 제1금속의 도전성보다 높을 수 있다.
제2층(170b)의 두께는 제1층(170a) 또는 제3층(170c)의 두께보다 클 수 있다. 다른 언급이 없는 한, 두께라 하면 기판(110)의 윗면에 수직인 방향, 즉 z 방향으로의 두께를 의미한다.
제1층(170a)과 제3층(170c)은 제3 도전층(170)의 위 또는 아래에 위치하는 다른 층(예를 들어, 액티브 패턴(130), 제3 절연층(160), 또는 뒤에서 설명할 보호막(180), 제4 도전층(190)) 등과 반응하거나 다른 층으로부터 제2층(170b)으로 불순물이 침투하여 제3 도전층(170)이 부식되는 것을 방지할 수 있고, 제3 도전층(170)과 다른 층과의 접촉 특성을 향상시킬 수 있다.
제3 도전층(170)과 제3 절연층(160) 위에는 제4 절연층으로서 보호막(180)이 위치한다. 보호막(180)은 연결 전극(177) 위에 위치하는 접촉 구멍(81), 연결 전극(172) 위에 위치하는 접촉 구멍(82), 그리고 신호선(171) 위에 위치하는 접촉 구멍(88)을 포함할 수 있다. 접촉 구멍(88)은 신호선(171)의 일부(예를 들어 신호선(171)의 끝부분)를 덮지 않고 드러낼 수 있다. 보호막(180)은 무기 절연 물질 및/또는 폴리아크릴계 수지, 폴리이미드계 수지 등의 유기 절연 물질을 포함할 수 있으며, 보호막(180)의 윗면은 실질적으로 평탄할 수 있다.
보호막(180) 위에는 화소 전극(191), 연결 부재(192), 접촉 보조 부재(198) 등을 포함하는 제4 도전층(190)이 위치할 수 있다.
화소 전극(191)은 표시 영역(DA)의 각 화소(PX)에 위치하며, 접촉 구멍(81)을 통해 연결 전극(177)과 연결되어 데이터 전압을 인가받을 수 있다. 연결 부재(192)는 주변 영역(PA)에 위치하며, 접촉 구멍(82)을 통해 연결 전극(172)과 연결되어 트랜지스터(Td)를 다른 전극 또는 다른 트랜지스터와 전기적으로 연결할 수 있다. 접촉 보조 부재(198)는 주변 영역(PA)에 위치하며, 접촉 구멍(88)을 통해 신호선(171)과 전기적으로 연결되어 있을 수 있다. 접촉 보조 부재(198)는 보호막(180)에 의해 덮이지 않고 드러난 신호선(171)의 끝부분의 부식을 방지하고, 집적 칩(IC chip) 또는 회로막(printed circuit film) 등의 범프와 신호선(171) 사이의 접착을 보완할 수 있다. 신호선(171)의 끝부분 및 접촉 보조 부재(198)는 예를 들어 도 1에 도시한 패드부(110P)에 위치할 수 있다.
제4 도전층(190)은 반투과성 도전 물질 또는 반사성 도전 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다.
제4 도전층(190)은 단일층 또는 복수의 층을 포함할 수 있다. 제4 도전층(190)이 복수의 층을 포함하는 경우, 제4 도전층(190)은 기판(110)을 기준으로 위 방향으로 차례대로 적층된 제1층(190a), 제2층(190b), 그리고 제3층(190c)을 포함할 수 있다. 제2층(190b)은 예를 들어 은(Ag)을 포함하고, 제1층(190a) 및 제3층(190c)은 ITO 등을 포함할 수 있다. 제1층(190a) 및 제3층(190c)은 제2층(190b)의 부식을 방지하고 제4 도전층(190)의 다른 층과의 접착력을 높일 수 있다.
보호막(180) 위에는 화소 정의층(350)이 위치한다. 화소 정의층(350)은 화소 전극(191) 위에 위치하는 개구부(opening)(또는 구멍(hole)이라 함)(51)를 가질 수 있다. 개구부(51)에서 화소 정의층(350)은 제거되어 있어 화소 전극(191)이 화소 정의층(350)에 의해 덮이지 않고 드러날 수 있다. 화소 정의층(350)은 폴리아크릴계 수지, 폴리이미드계 수지 등의 감광성 유기 물질을 포함할 수 있다.
화소 전극(191) 위에는 발광층(360)이 위치한다. 발광층(360)은 화소 정의층(350)의 개구부(51) 안에 위치하는 부분을 포함할 수 있다. 발광층(360)은 유기 발광 물질 또는 무기 발광 물질을 포함할 수 있다.
발광층(360) 위에는 공통 전극(270)이 위치한다. 공통 전극(270)은 화소 정의층(350) 위에도 형성되어 복수의 화소(PX)에 걸쳐 연속적으로 형성되어 있을 수 있다. 공통 전극(270)은 도전성 투명 물질을 포함할 수 있으나 이에 한정되는 것은 아니다.
각 화소(PX)의 화소 전극(191), 발광층(360) 및 공통 전극(270)은 함께 발광 다이오드(ED)를 이룰 수 있다.
공통 전극(270) 위에는 캐핑층(371) 및/또는 기능층(372)이 위치할 수 있다. 캐핑층(371)은 굴절률 조정을 통해 광 효율을 증가시키는 역할을 할 수 있고, 기능층(372)은 아래에 위치하는 층들의 손상을 방지하며 광 효율을 증가시키는 역할을 할 수 있다. 기능층(372) 및 캐핑층(371)은 주변 영역(PA)의 적어도 일부에는 위치하지 않을 수 있다. 예를 들어, 도 3의 좌측 및 우측에 도시한 바와 같이 주변 영역(PA)의 일부에는 캐핑층(371)만 위치하고 기능층(372)은 없을 수도 있고, 다른 일부에는 캐핑층(371) 및 기능층(372)이 모두 없을 수도 있다.
기능층(372) 위에는 봉지층(encapsulation layer)(380)이 위치할 수 있다. 봉지층(380)은 발광 다이오드(ED)를 밀봉하여 외부로부터 수분이나 산소가 침투하는 것을 방지할 수 있다. 봉지층(380)은 무기 물질을 포함하는 적어도 하나의 무기층(381, 383) 및 유기 물질을 포함하는 적어도 하나의 유기층(382)을 포함할 수 있다. 무기층(381, 383)과 유기층(382)은 교대로 적층되어 있을 수 있다. 다른 실시예에 따르면 봉지층(380)은 기판(110)과 마주하는 다른 기판일 수도 있다.
도 1 내지 도 3과 함께 도 4 내지 도 7을 참조하여 제3 도전층(170)에 대해 더 자세히 설명한다.
도 4는 제1금속으로서 티타늄을 포함하는 제3 도전층(170)의 일부와 은(Ag)과 ITO를 포함하는 제4 도전층(190)의 일부가 포함하는 원소의 함량비(at%) 변화를 나타낸 그래프이다.
도 4를 참조하면, 제3층(170c)은 대부분이 티타늄으로 이루어져 있고, 티타늄의 함량비는 제3층(170c), 제4층(170d) 및 제5층(170e), 제4 도전층의 제1층(190a) 및 제2층(190b)으로 갈수록 대체로 낮아진다. 산소(O)의 함량비는 제3층(170c), 제4층(170d) 및 제5층(170e)으로 갈수록 대체로 높아진다. 특히, 제4층(170d)이 포함하는 산소의 함량비(at%)에 대한 티타늄의 함량비(at%)의 비인 제1조성비가 대략 1.0보다 크고(초과) 대략 2.0 이하이고, 제5층(170e)이 포함하는 산소의 함량비(at%)에 대한 티타늄의 함량비(at%)의 비인 제2조성비가 대략 0.8 이상 대략 1.0 이하임을 확인할 수 있다.
도 5는 제1금속이 티타늄인 제3 도전층(170)과 제4 도전층(190)의 일부에 대한 실제 단면 사진이고, 도 6은 도 5에 도시한 사진의 AA 영역의 푸리에 변환을 이용해 필터링한 회절 사진이다.
앞에서 설명한 바와 같이, 제4층(170d)은 제3층(170c)이 포함하는 티타늄이 자연 산화하여 생성된 자연 산화막으로서, 제3층(170c)과 제4층(170d) 사이에 위치하는 경계가 확인될 수 있다. 제5층(170e)은 티타늄의 자연 산화막인 제4층(170d)의 일부를 결정화하여 형성된 층으로서 제4층(170d)과 제5층(170e) 사이에도 경계가 확인될 수 있다. 특히 도 6의 회절 사진에서 볼 수 있는 바와 같이 결정화된 제5층(170e)은 입방 격자 구조를 가질 수 있다.
도 2 및 도 3에 도시한 여러 구조와 같이 제3 도전층(170)은 상부에 위치하는 다른 도전층인 제4 도전층(190)과 접촉하여 전압을 전달하는데, 제3 도전층(170)과 제4 도전층(190) 사이의 접촉 저항이 높으면 전압이 떨어져 표시 상에 불량이 발생할 수 있다. 특히 제3 도전층(170)의 제4층(170d)은 자연 산화막으로서 제거가 어려운 막이며 접촉 저항을 증가시킬 수 있으나, 본 실시예에 따르면, 제5층(170e)이 제4층(170d)과 제4 도전층(190) 사이에 위치하여 접촉 저항을 상당히 낮춘다. 이러한 효과는 도 7의 그래프를 통해 확인할 수 있다.
도 7에 도시한 제1 그래프(Ga)는 한 실시예에 따른 구조에서 제1금속이 티타늄인 제3 도전층(170)과 제4 도전층(190) 간의 접촉 저항을 나타내고, 제2 그래프(Gr)는 비교예로서 제3 도전층(170)의 제5층(170e)이 없는 경우 제3 도전층과 제4 도전층 간의 접촉 저항을 나타낸다. 제2 그래프(Gr)가 나타내는 저항값은 대략 80 키로옴(kΩ)에서 대략 110 키로옴이고, 제1 그래프(Ga)가 나타내는 저항값은 대략 1 키로옴에서 대략 15 키로옴이다. 한 실시예에 따른 구조에서 제3 도전층(170)과 제4 도전층(190) 간의 접촉 저항이 비교예에 의한 접촉 저항보다 대략 수백분의 일 정도로 낮아짐을 알 수 있다. 따라서, 실시예들에 따르면 제3 도전층(170)에서 제4 도전층(190)으로 전달되는 전압의 감소를 방지하여 표시 상의 불량을 줄일 수 있다.
그러면, 앞에서 설명한 도면들과 함께 도 8 내지 도 10을 각각 참조하여 한 실시예에 따른 표시 패널이 포함하는 제3 도전층의 구조에 대해 설명한다.
도 8 내지 도 10에 도시한 단면 구조는 앞에서 설명한 도 2 및 도 3에 도시한 단면 구조에서 제3 도전층(170)과 제4 도전층(190)이 보호막(180)의 접촉 구멍을 통해 서로 접촉하는 구조를 간단히 나타낸 것으로, 보호막(180)의 접촉 구멍(80)은 앞에서 설명한 접촉 구멍(81, 82, 88) 중 어느 하나일 수 있다.
먼저 도 8을 참조하면, 한 실시예에 따른 제3 도전층(170A)은 앞에서 설명한 실시예의 제3 도전층(170)과 대부분 동일하나, 제5층(170e)에 대응하는 제5층(170e1)을 포함할 수 있다. 제5층(170e1)은 제3 도전층(170A)의 전체에 위치하지 않고 제1층(170a), 제2층(170b), 제3층(170c) 및 제4층(170d)보다 작은 평면상 면적을 가질 수 있다. 구체적으로, 제5층(170e1)은 제3 도전층(170A) 위에 위치하는 보호막(180)의 아래에는 거의 위치하지 않고 접촉 구멍(80)에 대응하는 영역에 주로 위치할 수 있다. 즉, 보호막(180)과 제4층(170d) 사이에는 제5층(170e1)이 거의 위치하지 않아서 보호막(180)과 제4층(170d)은 대부분의 영역에서 서로 직접 접촉하고 있을 수 있다.
다음 도 9를 참조하면, 한 실시예에 따른 제3 도전층(170B)은 앞에서 설명한 제3 도전층(170)과 대부분 동일하나, 제5층(170e)에 대응하는 제5층(170e2)을 포함할 수 있다. 제5층(170e2)은 제3 도전층(170B)의 대부분에 위치하지만, 위치에 따라 다른 두께를 가질 수 있다. 구체적으로, 제5층(170e2)은 접촉 구멍(80)에 대응하는 영역에 위치하며 보호막(180)과 중첩하지 않는 제1부분(171e), 그리고 제1부분(171e)과 연결되어 있고 보호막(180)과 제4층(170d) 사이에 위치하여 보호막(180)과 중첩하는 제2부분(172e)을 포함할 수 있다. 제2부분(172e)의 최대 두께(D2)는 제1부분(171e)의 최대 두께(D1)보다 작을 수 있다.
다음 도 10을 참조하면, 한 실시예에 따른 제3 도전층(170C)이 포함하는 제5층(170e3)은 도 8에 도시한 제3 도전층(170A)의 제5층(170e1)과 같이 제3 도전층(170C)의 일부에만 형성되어 있을 수 있다. 제5층(170e3)은 접촉 구멍(80)에 대응하는 영역에 위치하며 보호막(180)과 중첩하지 않는 제1부분(173e), 그리고 제1부분(173e)과 연결되어 있고 접촉 구멍(80)의 주위에 위치하며 보호막(180)과 중첩하는 제2부분(174e)을 포함할 수 있다. 제1부분(173e)은 앞에서 설명한 도 8의 제5층(170e1)과 같이 보호막(180)이 제거되어 있는 접촉 구멍(80)에 대응하는 영역에 주로 위치하고, 제2부분(174e)은 도 9의 제5층(170e2)과 같이 보호막(180)과 제4층(170d) 사이에 위치하나 위치에 따라 그 두께가 변할 수 있다. 제1부분(173e)의 두께(D3)는 대부분 일정하고, 제2부분(174e)의 두께(D4)는 접촉 구멍(80)의 가장자리에서 멀어질수록, 또는 제1부분(173e)에서 멀어질수록 점차 얇아질 수 있다. 제2부분(174e)의 두께(D4)는 제1부분(173e)의 두께(D3) 이하의 값을 가질 수 있다. 접촉 구멍(80)의 가장자리에서 일정 거리 떨어진 영역에는 제2부분(174e)도 존재하지 않고 보호막(180)과 제4층(170d)이 직접 접촉할 수 있다.
이제 도 1 내지 도 3, 그리고 도 8 내지 도 10을 참조하여, 한 실시예에 따른 표시 패널(1000)의 제조 방법 중 특히 제3 도전층 및 보호막(180)의 제조 단계에 대해 설명한다.
기판(110) 위에 제3 절연층(160)을 포함한 여러 층을 형성한 후, 제3 절연층(160) 위에 제1층(170a), 제2층(170b) 및 제3층(170c)을 순차적으로 적층한다. 제3층(170c)이 적층된 후에 제3층(170c) 위에 자연 산화막인 제4층(170d)이 형성될 수 있다.
다음, 제4층(170d) 위에 보호막(180)의 재료, 예를 들어 폴리이미드계 수지 등의 유기 물질을 도포하고 사진 공정을 진행하여 보호막(180)에 복수의 접촉 구멍(80, 81, 82, 88)을 형성한다. 이어서, 보호막(180)에 대한 경화 공정(curing process)에서 제4층(170d)의 적어도 일부가 결정화되어 실시예들에 따른 제5층(170e, 170e1, 170e2, 170e3)이 형성될 수 있다. 보호막(180)의 경화 공정은 예를 들어 질소(N2) 분위기 및 대략 150 도씨(℃) 내지 대략 400 도씨에서 진행할 수 있다.
한 실시예에 따른 표시 장치, 예를 들어 다양한 태블릿, 모바일폰, 텔레비전, 헤드마운트 표시 장치 등의 다양한 표시 장치는 위에서 설명한 여러 실시예에 따른 표시 패널(1000)을 포함할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
170: 제3 도전층 170a: 제1층
170b: 제2층 170c: 제3층
170d: 제4층 170e: 제5층
190: 제4 도전층 190a: 제1층
190b: 제2층 190c: 제3층

Claims (20)

  1. 순차적으로 적층된 제1층, 제2층, 제3층, 제4층, 및 제5층을 포함하며, 상기 제1층과 상기 제5층은 전기적으로 연결되어 있는 제1 도전층, 그리고
    상기 제1 도전층 위에 위치하며 상기 제5층과 접촉하는 제2 도전층
    을 포함하고,
    상기 제1층과 상기 제3층은 제1금속을 포함하고,
    상기 제2층은 상기 제1금속과 다른 제2금속을 포함하며,
    상기 제4층은 상기 제1금속 및 산소를 제1조성비로 포함하고,
    상기 제5층은 상기 제1금속 및 산소를 제2조성비로 포함하고,
    상기 제1조성비와 상기 제2조성비는 서로 다른
    표시 패널.
  2. 제1항에서,
    상기 제5층의 도전성은 상기 제4층의 도전성보다 높은
    표시 패널.
  3. 제1항에서,
    상기 제1조성비는, 상기 제4층에서 상기 산소의 원자 백분율에 대한 상기 제1금속의 원자 백분율의 비이고,
    상기 제2조성비는, 상기 제5층에서 상기 산소의 원자 백분율에 대한 상기 제1금속의 원자 백분율의 비이고,
    상기 제2조성비는 상기 제1조성비보다 작은
    표시 패널.
  4. 제3항에서,
    상기 제1조성비는 1.0보다 크고 2.0 이하이고,
    상기 제2조성비는 0.8 이상 1.0 이하인
    표시 패널.
  5. 제3항에서,
    상기 제3층이 포함하는 산소의 상기 원자 백분율은 상기 제4층이 포함하는 산소의 상기 원자 백분율보다 낮은
    표시 패널.
  6. 제5항에서,
    상기 제1 도전층 아래에 위치하는 기판, 그리고
    상기 기판과 상기 제1 도전층 사이에 위치하는 하부층을 더 포함하고,
    상기 제1층은 상기 하부층과 접촉하는
    표시 패널.
  7. 제6항에서,
    상기 제3층이 포함하는 산소의 상기 원자 백분율은 상기 제4층이 포함하는 산소의 상기 원자 백분율과 상기 제1층이 포함하는 산소의 원자 백분율 사이의 값을 가지는
    표시 패널.
  8. 제6항에서,
    상기 제2층의 두께는 상기 제1층 또는 상기 제3층의 두께보다 큰
    표시 패널.
  9. 제3항에서,
    상기 제1금속은 티타늄(Ti)을 포함하는
    표시 패널.
  10. 제3항에서,
    상기 제1 도전층과 상기 제2 도전층 사이에 위치하는 절연층을 더 포함하고,
    상기 절연층은 상기 제1 도전층 위에 위치하는 접촉 구멍을 포함하고,
    상기 제5층은, 상기 접촉 구멍에 대응하여 위치하며 상기 절연층과 중첩하지 않는 제1부분, 그리고 상기 제1부분과 연결되어 있으며 상기 절연층과 상기 제4층 사이에 위치하는 제2부분을 포함하고,
    상기 제2부분의 두께는 상기 제1부분의 두께 이하인
    표시 패널.
  11. 제10항에서,
    상기 제2부분의 두께는 상기 제1부분으로부터 멀어질수록 점차 작아지는
    표시 패널.
  12. 제3항에서,
    상기 제1 도전층과 상기 제2 도전층 사이에 위치하는 절연층을 더 포함하고,
    상기 절연층은 상기 제1 도전층 위에 위치하는 접촉 구멍을 포함하고,
    상기 제5층은 상기 접촉 구멍에 대응하는 영역에 위치하는
    표시 패널.
  13. 제1항에서,
    상기 제1 도전층 아래에 위치하는 기판,
    상기 기판과 상기 제1 도전층 사이에 위치하며 반도체 물질을 포함하는 액티브층,
    상기 액티브층과 상기 제1 도전층 사이에 위치하는 적어도 하나의 제1 절연층, 그리고
    상기 제1 도전층과 상기 제2 도전층 사이에 위치하는 제2 절연층
    을 더 포함하고,
    상기 제1 도전층은 상기 적어도 하나의 제1 절연층이 포함하는 제1 접촉 구멍을 통해 상기 액티브층과 전기적으로 연결되어 있고,
    상기 제2 도전층은 상기 제2 절연층이 포함하는 제2 접촉 구멍을 통해 상기 제5층과 접촉하는
    표시 패널.
  14. 제3항에서,
    상기 제4층 및 상기 제5층 중 하나는 비정질이고,
    상기 제4층 및 상기 제5층 중 다른 하나는 결정질인
    표시 패널.
  15. 제1항에서,
    상기 제2 도전층은
    상기 제1 도전층의 상기 제5층과 접촉하는 제1층,
    상기 제2 도전층의 상기 제1층 위에 위치하는 제2층, 그리고
    상기 제2 도전층의 상기 제2층 위에 위치하는 제3층을 포함하는
    표시 패널.
  16. 제15항에서,
    상기 제2 도전층의 상기 제1층과 상기 제2 도전층의 상기 제3층은 도전성 투명 물질을 포함하고,
    상기 제2 도전층의 상기 제2층은 상기 제1금속 및 상기 제2금속과 다른 제3금속을 포함하는
    표시 패널.
  17. 제16항에서,
    상기 제1금속은 티타늄(Ti)을 포함하고,
    상기 제2금속은 알루미늄(Al)을 포함하며,
    상기 제3금속은 은(Ag)을 포함하는
    표시 패널.
  18. 제17항에서,
    상기 제4층은 TiOx의 산화티타늄으로 이루어이며,
    상기 제5층은 TiO의 일산화티타늄으로 이루어진
    표시 패널.
  19. 제18항에서,
    상기 도전성 투명 물질은 ITO인
    표시 패널.
  20. 제1항에서,
    상기 제1 도전층의 상기 제2층은 상기 제1 도전층의 상기 제3층과 물리적으로 직접 콘택하는
    표시 패널.
KR1020220125221A 2017-12-05 2022-09-30 표시 패널 KR102572135B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220125221A KR102572135B1 (ko) 2017-12-05 2022-09-30 표시 패널

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170166158A KR102451538B1 (ko) 2017-12-05 2017-12-05 표시 패널 및 그 제조 방법
KR1020220125221A KR102572135B1 (ko) 2017-12-05 2022-09-30 표시 패널

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170166158A Division KR102451538B1 (ko) 2017-12-05 2017-12-05 표시 패널 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20220136983A KR20220136983A (ko) 2022-10-11
KR102572135B1 true KR102572135B1 (ko) 2023-08-29

Family

ID=64556700

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170166158A KR102451538B1 (ko) 2017-12-05 2017-12-05 표시 패널 및 그 제조 방법
KR1020220125221A KR102572135B1 (ko) 2017-12-05 2022-09-30 표시 패널

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020170166158A KR102451538B1 (ko) 2017-12-05 2017-12-05 표시 패널 및 그 제조 방법

Country Status (4)

Country Link
US (2) US10692962B2 (ko)
EP (1) EP3496148A1 (ko)
KR (2) KR102451538B1 (ko)
CN (1) CN110021632A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230371317A1 (en) * 2022-05-16 2023-11-16 Samsung Display Co., Ltd. Display apparatus

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2850850B2 (ja) 1996-05-16 1999-01-27 日本電気株式会社 半導体装置の製造方法
JP2000091539A (ja) * 1998-07-16 2000-03-31 Fujitsu Ltd 半導体装置及びその製造方法
US7786496B2 (en) * 2002-04-24 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
JP2003317971A (ja) * 2002-04-26 2003-11-07 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
KR100560792B1 (ko) 2004-03-23 2006-03-13 삼성에스디아이 주식회사 전면 발광 구조를 갖는 유기 전계 발광 표시 장치 및 이의제조방법
KR100623252B1 (ko) 2004-04-07 2006-09-18 삼성에스디아이 주식회사 전면 발광 유기 전계 발광 소자 및 그의 제조방법
US7417249B2 (en) * 2004-08-20 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a wiring including an aluminum carbon alloy and titanium or molybdenum
KR100764773B1 (ko) 2006-02-21 2007-10-11 엘지전자 주식회사 유기 발광 다이오드 디스플레이 장치 및 그 제조 방법
KR20080098941A (ko) 2007-05-08 2008-11-12 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
US8779477B2 (en) 2008-08-14 2014-07-15 Intel Corporation Enhanced dislocation stress transistor
KR101074803B1 (ko) * 2009-11-24 2011-10-19 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101714026B1 (ko) * 2010-07-02 2017-03-09 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
CN107195686B (zh) * 2010-07-02 2021-02-09 株式会社半导体能源研究所 半导体装置
KR20120032904A (ko) * 2010-09-29 2012-04-06 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
JP6013084B2 (ja) 2012-08-24 2016-10-25 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR20140143631A (ko) * 2013-06-07 2014-12-17 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102291619B1 (ko) * 2014-02-26 2021-08-23 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102313362B1 (ko) * 2014-12-02 2021-10-18 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR102545253B1 (ko) * 2015-05-28 2023-06-19 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP6663668B2 (ja) * 2015-09-10 2020-03-13 株式会社ジャパンディスプレイ 表示装置および表示装置の製造方法
US9991398B2 (en) 2015-09-15 2018-06-05 Boe Technology Group Co., Ltd. Thin film transistor (TFT) array substrate and fabrication method thereof, and display device
KR102465826B1 (ko) * 2015-10-29 2022-11-09 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US9576984B1 (en) 2016-01-14 2017-02-21 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel and conducting structure
CN106298809B (zh) * 2016-09-22 2019-04-05 昆山龙腾光电有限公司 薄膜晶体管阵列基板及其制作方法、液晶显示装置

Also Published As

Publication number Publication date
US20200286979A1 (en) 2020-09-10
US10692962B2 (en) 2020-06-23
KR20190066649A (ko) 2019-06-14
CN110021632A (zh) 2019-07-16
KR20220136983A (ko) 2022-10-11
KR102451538B1 (ko) 2022-10-07
US20190172899A1 (en) 2019-06-06
EP3496148A1 (en) 2019-06-12
US10964775B2 (en) 2021-03-30

Similar Documents

Publication Publication Date Title
US11171197B2 (en) Display device
CN109378319B (zh) 阵列衬底
US9524992B2 (en) Thin film transistor array panel and manufacturing method thereof
KR102511074B1 (ko) 표시 장치
US10916728B2 (en) Display device
US11251257B2 (en) Manufacturing method of display panel having pad comprising embedded part and protruded part
KR20170050729A (ko) 유기 발광 표시 장치
KR102539031B1 (ko) 표시 장치
US10276601B2 (en) Display device
KR20170049765A (ko) 디스플레이 장치
KR20200133890A (ko) 표시 장치 및 그 제조 방법
KR20210018687A (ko) 표시 장치 및 표시 장치의 제조 방법
KR102572135B1 (ko) 표시 패널
KR20210011529A (ko) 표시 장치 및 표시 장치의 제조 방법
CN113870693A (zh) 显示装置和提供其的方法
CN116565027A (zh) 制造薄膜晶体管的方法
US11574982B2 (en) Display device
KR20210106065A (ko) 디스플레이 장치
US11723243B2 (en) Organic light emitting display device including a connecting structure with dummy pad on flexible substrate
JP5964967B2 (ja) 半導体装置およびその製造方法
JP2022014108A (ja) アクティブマトリクス基板およびその製造方法
KR20210062785A (ko) 표시 장치
KR102396467B1 (ko) 연성 회로 필름을 포함하는 디스플레이 장치
KR20210097879A (ko) 라미네이션 공정용 플렉서블 패드 및 이를 이용한 표시 장치의 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant