JP6663668B2

JP6663668B2 - 表示装置および表示装置の製造方法

Info

Publication number: JP6663668B2
Application number: JP2015178480A
Authority: JP
Inventors: 政勝會田; 康克觀田; 田中　裕久; 裕久田中
Original assignee: Japan Display Inc
Current assignee: Japan Display Inc
Priority date: 2015-09-10
Filing date: 2015-09-10
Publication date: 2020-03-13
Anticipated expiration: 2035-09-10
Also published as: CN106531762A; JP2017054718A; KR101776522B1; CN106531762B; US9899623B2; KR20170031023A; US20170077437A1

Description

本発明は、表示装置および表示装置の製造方法に関する。特に、表示装置の画素電極の構造およびその製造方法に関する。

薄型ディスプレイなどの表示装置は、画素のそれぞれに電極（画素電極）が設けられている。例えば、ＯＬＥＤ（ＯｒｇａｎｉｃＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ）等の電流駆動型の素子を用いた表示装置においては、それぞれの画素電極を介して、ＯＬＥＤに電流が供給される。ＯＬＥＤの発光状態は、薄膜トランジスタ（ＴＦＴ：ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）等の駆動素子を含む画素回路によって制御される。薄膜トランジスタが配置された側とは反対側の基板側から、ＯＬＥＤの発光が放出される、いわゆるトップエミッション方式がある。トップエミッション方式である場合は、画素回路に接続された画素電極は、ＯＬＥＤからの光を透過する必要性が無いため、反射率の高い材料を用いることが望ましい。透明電極の下層（ＯＬＥＤとは反対側の層）にＡｇなどの反射率の高い材料で形成された反射層を用いた画素電極が開示されている（例えば特許文献１）。

特開２０１５−６９８６１号公報

一般的に、画素電極は絶縁表面に形成される。一方、反射層の反射率を高めようとすると、反射層として用いる材料、または、その形成条件によっては絶縁表面との密着性が悪くなる場合がある。密着性を改善するためには、例えば、反射層の形成条件を制御することが考えられるが、その結果として反射率の低下を招く場合がある。

本発明の目的一つは、画素電極の反射率の低下を抑えつつ、画素電極の形成を良好に行うことにある。

本発明の一態様は、複数の画素がマトリクス状に配置された表示領域を備える表示装置であって、ＭｏまたはＭｏ合金からなる第１導電層、当該第１導電層上に配置されＡｇまたはＡｇ合金からなる第２導電層、および当該第２導電層上に配置され導電性の金属酸化物からなる第３導電層を含み、前記画素のそれぞれに対応して配置された第１電極と、前記第３導電層の上方に配置され電流の供給によって光を発生する発光層と、前記発光層の上方に配置され前記発光層からの光の少なくとも一部を透過する第２電極と、を含むことを特徴とする表示装置を提供する。

また、本発明の一態様は、複数の画素がマトリクス状に配置された表示領域を備え、前記画素のそれぞれに対応して配置された第１電極、当該第１電極上に配置され電流の供給によって光を発生する発光層、および当該発光層上に配置され当該発光層からの光の少なくとも一部を透過する第２電極を含む表示装置の製造方法であって、絶縁表面を含む領域に、ＭｏまたはＭｏ合金からなる第１導電層を形成し、前記第１導電層上にＡｇまたはＡｇ合金からなる第２導電層を形成し、前記第２導電層上に導電性の金属酸化物からなる第３導電層を形成し、前記第３導電層上に前記画素のそれぞれに対応したパターンのレジストを形成し、前記レジストをマスクにして、前記第３導電層をエッチングし、前記レジストおよび前記第３導電層をマスクにして、リン酸、硝酸および酢酸を含む混合酸を含むエッチング液を用いて、前記第２導電層および前記第１導電層をエッチングし、前記レジストを除去することを含むプロセスによって、前記第１電極を形成することを特徴とする表示装置の製造方法を提供する。

本発明の第１実施形態における表示装置の概略構成を示す図である。本発明の第１実施形態における表示装置の表示領域における断面構成を示す模式図である。本発明の第１実施形態における表示装置の製造方法のうち、薄膜トランジスタを形成する工程を説明する図である。本発明の第１実施形態における表示装置の製造方法の図３に続く工程を説明する図である。本発明の第１実施形態における表示装置の製造方法の図４に続く工程を説明する図である。本発明の第１実施形態における表示装置の製造方法の図５に続く工程を、画素電極の端部を拡大して説明する図である。本発明の第１実施形態における表示装置の製造方法の図６に続く工程を説明する図である。本発明の第１実施形態における表示装置の製造方法の図７に続く工程を、説明する図である。本発明の第２実施形態における表示装置の製造方法において、図６に対応する工程を説明する図である。比較例となる表示装置の製造方法を説明する図である。

以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

＜第１実施形態＞
［概略構成］
本発明の一実施形態における表示装置は、ＯＬＥＤを用いた有機ＥＬ（Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置である。この例での有機ＥＬ表示装置は、白色光を放出するＯＬＥＤを用いる。このＯＬＥＤからの白色光を、カラーフィルタに通過させてカラー表示を得る。

表示装置は第１基板と第２基板とが貼り合わせ材によって貼り合わされた構成になっている。第１基板には、ＯＬＥＤの発光状態を制御するための薄膜トランジスタ等の駆動素子が配置されている。第２基板には、カラーフィルタ等が形成されている。

第１基板に配置されたＯＬＥＤからの光は、第１基板側とは反対側に放出され、第２基板に配置されたカラーフィルタを通してユーザに視認されるトップエミッション方式が用いられている。

本発明の一実施形態における表示装置では、以下に説明するとおり、トップエミッション方式に用いられる画素電極を、容易に形成することができる。このとき、画素電極に含まれる反射層の反射率の低下を抑えつつ、絶縁表面に対する密着性を向上させることができる。また、このような構成において、画素電極を容易に形成することも可能である。

［表示装置１０００の外観構成］
図１は、本発明の一実施形態における表示装置の概略構成を示す図である。表示装置１０００は、表示領域Ｄ１および走査線駆動回路１０３が配置された第１基板１と、表示領域Ｄ１および走査線駆動回路１０３を覆うように配置された第２基板２とを備えている。また、表示装置１０００は、第１基板１に取り付けられたドライバＩＣ１０４およびＦＰＣ（Ｆｌｅｘｉｂｌｅｐｒｉｎｔｅｄｃｉｒｃｕｉｔｓ）１０６を備える。第２基板２には、カラーフィルタ等が配置されている。

表示領域Ｄ１には、走査線１０１、および走査線１０１と垂直に交わるデータ信号線１０２が配置されている。走査線１０１とデータ信号線１０２との交差部に対応する位置には、画素１０５が配置されている。画素１０５は、マトリクス状に配置されている。なお、図１においては、１つの画素１０５につき、走査線１０１またはデータ信号線１０２に沿った方向に延びる信号線が１本であるが、複数であってもよい。また、表示領域Ｄ１には電源線等の所定の電圧を供給する配線が配置されてもよい。

走査線駆動回路１０３は、走査線１０１に制御信号を供給する。ドライバＩＣ１０４はデータ信号線１０２にデータ電圧を供給し、また、走査線駆動回路１０３を制御する。なお、表示領域Ｄ１の周囲に、その他の駆動回路がさらに設けられていてもよい。

各画素１０５には、制御信号およびデータ電圧に基づいて発光を制御するための画素回路と、画素回路によって発光が制御される発光素子（ＯＬＥＤ）とを含む表示素子が配置されている。画素回路は、例えば、薄膜トランジスタおよびコンデンサを含み、制御信号およびデータ電圧によって薄膜トランジスタを駆動して、発光素子の発光を制御する。この発光の制御によって、表示領域Ｄ１に画像が表示される。

［表示装置１０００の断面構成］
続いて、表示装置１０００の断面構成について説明する。表示領域Ｄ１における画素回路等の断面構造を説明する。

図２は、本発明の第１実施形態における表示装置の表示領域における断面構成を示す模式図である。以下に説明する断面構成は、いずれにおいても端面図として表している。第１基板１における第１支持基板１０および第２基板２における第２支持基板２０は、ガラス基板である。なお、第１支持基板１０および第２支持基板２０の一方または双方が、フレキシブル性を有する有機樹脂基板であってもよい。

第１基板１の構成について説明する。第１支持基板１０上に、薄膜トランジスタ１１０が配置されている。薄膜トランジスタ１１０を覆うように、絶縁表面を有する層間絶縁層２００が配置されている。層間絶縁層２００上には画素電極３００が配置されている。層間絶縁層２００は、例えば、感光性のアクリル樹脂を塗布し、露光、現像、および焼成を経て、所望のパターンが形成された層である。なお、図２において、層間絶縁層２００は、単層で表されているが、複数の絶縁膜の積層であってもよい。この場合、複数の絶縁膜の間に配線が設けられていてもよい。この例では、層間絶縁層２００は、アクリル樹脂だけでなく、その表面側、すなわち画素電極３００と接する面側に、窒化シリコン膜（ＳｉＮ）を含む積層構造である。

画素電極３００は、画素１０５のそれぞれに対応して配置され、層間絶縁層２００に設けられたコンタクトホール２５０を介して薄膜トランジスタ１１０の導電層１１５に接続されている。導電層１１５は、例えば、アルミニウム（Ａｌ）をチタン（Ｔｉ）で挟んだ積層膜で形成される。画素電極３００は、ＯＬＥＤのアノード電極として用いられる。ここで、表示装置１０００は、トップエミッション方式で画像を表示するため、画素電極３００は光透過性を有しなくてもよい。この例では、画素電極３００は、ＯＬＥＤが放出した光を反射する層を含んでいる。画素電極３００は、層間絶縁層２００側から、第１導電層３１０、第２導電層３２０および第３導電層３３０の積層構造を有している（図６参照）。

第１導電層３１０は、層間絶縁層２００と接触するため、層間絶縁層２００との密着性の良さ、また、第２導電層３２０との密着性の良さが求められる。この例では、第１導電層３１０は、モリブデン（Ｍｏ）である。なお、第１導電層３１０は、モリブデン合金（Ｍｏ合金）であってもよい。また、コンタクトホール２５０を介して接続される下層の導電層（この例では、導電層１１５）との接続が良好であること（オーミックコンタクトの実現等）なども求められる。これらの要求を満たす材料は様々であるが、第１導電層３１０においてＭｏまたはＭｏ合金を用いることで、後述するように画素電極３００の形成を容易にすることができる。

また、第２導電層３２０は、可視光領域に高い反射率を有することが求められる。この例では、第２導電層３２０は、銀（Ａｇ）である。なお、第２導電層３２０は、銀合金（Ａｇ合金）であってもよい。

第３導電層３３０は、導電性金属酸化物であればよく、光透過性を有していることが望ましい。第３導電層３３０は、ＯＬＥＤと接触するため、ＯＬＥＤとの関係で有利な仕事関数を有することが求められる。このような材料として、導電性金属酸化物が望ましい。この例では、第３導電層３３０は、ＩＴＯ（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）である。さらに、光の反射を妨げるべきではないため、できるだけ高い透過率が求められる。さらには、膜厚を所定の値に制御することによって、良好な干渉効果によってＯＬＥＤからの光を効率的に外部に放出させることもできる。

バンク層４００は、画素電極３００の端部および隣接する画素間を覆い、画素電極３００の一部を露出する開口部を備えている。また、この例では、バンク層４００は、アクリル樹脂等の有機絶縁材料で形成されている。

発光層５００は、ＯＬＥＤであり、画素電極３００とバンク層４００とを覆って、これらの構成と接触する。光透過性電極６００は、発光層５００を覆い、ＯＬＥＤのカソード電極（画素電極３００に対する対向電極）を形成する。光透過性電極６００は、ＯＬＥＤからの光を透過する電極であり、例えば、ＩＴＯ、ＩＺＯなどの金属酸化物、または光が透過する程度に薄い金属層等が適用される。封止層７００は、発光層５００への水分、ガス等の発光層５００を劣化させる成分の到達を抑制するための層であり、光透過性電極６００を覆う窒化シリコン等の無機絶縁層である。

画素電極３００（第１電極）と光透過性電極６００（第２電極）とを介して発光層５００に電流が供給されると、発光層５００において光が発生し、この光が画像を表示させる光として光透過性電極６００を通して放出される。そのため、バンク層４００によって露出された画素電極３００に対応する領域が発光領域となる。図２における領域Ａを拡大した図が、後述する図６に示す図の位置に対応する。以上が第１基板１についての説明である。

続いて、第２基板２の構成について説明する。第２支持基板２０には、遮光層９５０および赤（Ｒ）、緑（Ｇ）、青（Ｂ）、白（Ｗ）に対応するカラーフィルタ９００Ｒ、９００Ｇ、９００Ｂ、９００Ｗが配置されている。図２においては、カラーフィルタ９００Ｂ、９００Ｗは省略されている。遮光層９５０は、金属等の遮光性のある材料で形成されている。また、遮光層９５０は、この例では、色が異なる画素の境界部分および表示領域Ｄ１の外側の領域に配置されている。

カラーフィルタ９００Ｒ、９００Ｇ、９００Ｂ、９００Ｗは、各画素の発光領域に対応して配置されている。カラーフィルタ９００Ｒ、９００Ｇ、９００Ｂ、９００Ｗは、各色を呈する顔料を含む感光性の樹脂を塗布し、露光、現像、および焼成を経て、所望のパターンが形成された層である。カラーフィルタ９００Ｗは、顔料を含んでいない樹脂で形成されてもよい。印刷方式、インクジェット方式を用いて形成されてもよい。

貼り合わせ材８００は、第１基板１と第２基板２との間に充填されて、これらを貼り合わせる材料であり、例えば、アクリル樹脂である。貼り合わせ材８００が表示領域Ｄ１に配置されている場合には、光透過性を有する必要がある。

［表示装置１０００の製造方法］
続いて、上記の表示装置１０００の製造方法について、図３から図８を用いて説明する。

図３は、本発明の第１実施形態における表示装置の製造方法のうち、薄膜トランジスタを形成する工程を説明する図である。図４は、本発明の第１実施形態における表示装置の製造方法の図３に続く工程を説明する図である。図５は、本発明の第１実施形態における表示装置の製造方法の図４に続く工程を説明する図である。まず、第１支持基板１０に薄膜トランジスタ１１０を形成する（図３）。ここでは、薄膜トランジスタ１１０は、ソース、ドレイン、ゲートを有し、に接続されたコンタクトホール１１４を備えた層間絶縁層１１２によって被覆され、コンタクトホール１１４を介してソース、ドレインに接続された導電層１１５を備えている。第１支持基板１０と薄膜トランジスタ１１０との間には、酸化シリコン、窒化シリコン等の絶縁層が形成されてもよい。この絶縁層によって、水分、ガス等の内部への侵入を抑制してもよい。

薄膜トランジスタ１１０を覆うように、コンタクトホール２５０を備えた層間絶縁層２００を形成する（図４）。続いて、層間絶縁層２００を覆うように、画素電極３００に相当する積層導電層を形成する（図５）。この例では、後述するように、層間絶縁層２００上に第１導電層３１０が形成され、第１導電層３１０上に第２導電層３２０が形成され、第２導電層３２０上に第３導電層３３０が形成される。この後に、積層導電層をエッチングして、画素電極３００のパターンを形成する。この工程について、図５に示す領域Ａ（画素電極３００の端部近傍）を拡大して説明する。

図６は、本発明の第１実施形態における表示装置の製造方法の図５に続く工程を、画素電極の端部を拡大して説明する図である。図６（ａ）は、図５の領域Ａを拡大した図である。層間絶縁層２００上には、第１導電層３１０、第２導電層３２０および第３導電層３３０が順に形成されている。

この例では、第１導電層３１０はＭｏ膜であり、その膜厚が３０ｎｍ（１０ｎｍ以上５０ｎｍ以下であることが望ましい）である。第２導電層３２０はＡｇ膜であり、その膜厚が１５０ｎｍ（１００ｎｍ以上２００ｎｍ以下であることが望ましい）である。第３導電層３３０はＩＴＯ膜であり、その膜厚が１０ｎｍ（５ｎｍ以上１５ｎｍ以下であることが望ましい）である。これらの各導電層は、例えば、スパッタにより形成される。

この状態において、第３導電層３３０の表面にレジストＲを形成する（図６（ｂ））。このレジストのパターンは、画素電極３００のパターンに対応する。続いて、レジストＲをマスクにして、第３導電層３３０をエッチングする（図６（ｃ））。この例では、ＩＴＯのエッチング液によるウエットエッチングを用いて、第３導電層３３０をエッチングする。ＩＴＯのエッチング液は、例えば、シュウ酸が用いられる。なお、第２導電層３２０は、ＩＴＯのエッチング液では、ほとんどエッチングされない。

続いて、レジストＲおよび第３導電層３３０をマスクにして、第２導電層３２０および第１導電層３１０をエッチングする（図６（ｄ））。この例では、Ａｇのエッチング液によるウエットエッチングを用いて、第２導電層３２０および第１導電層３１０をエッチングする。Ａｇのエッチング液は、例えば、リン酸、硝酸および酢酸を含む混合酸が用いられる。このような混合酸は、例えば、リン酸が３０〜７０ｖｏｌ％、硝酸が０．５〜１０ｖｏｌ％、酢酸が２０〜５０ｖｏｌ％の範囲で調整され、さらに水を含んでいる。この混合酸を含むエッチング液によれば、第２導電層３２０（Ａｇ膜）だけなく、第１導電層３１０（Ｍｏ膜）もエッチングすることができる。この混合酸に対する第１導電層３１０のエッチングレートは、第２導電層３２０のエッチングレートに対し、０．２倍以上５倍以下であればよく、０．５倍以上２倍以下であることが望ましく、０．８倍以上１．２５倍以下であることがさらに望ましい。なお、この混合酸に対する第２導電層３２０のエッチングレートは、第３導電層３３０のエッチングレートに対し、数十倍〜１００倍程度となる。そのため、第２導電層３２０の端部が、第３導電層３３０の端部よりも画素電極３００の中心側に位置することになる。

なお、第２導電層３２０のエッチングレートが第１導電層３１０のエッチングレートよりも大きい場合、第２導電層３２０の端部が、第１導電層３１０の端部よりも画素電極３００の中心側に位置する。逆に、第２導電層３２０のエッチングレートが第１導電層３１０のエッチングレートよりも小さい場合、第１導電層３１０の端部が、第２導電層３２０の端部よりも画素電極３００の中心側に位置する。

そして、画素電極３００からレジストＲを除去する（図６（ｅ））。これによって、画素電極３００が形成される。画素電極３００は、光の反射層として第２導電層３２０が形成されている。第２導電層３２０の反射率を上げるためには、Ａｇの成膜温度を低くする必要がある。第２導電層３２０が層間絶縁層２００に接触して形成されている場合には、Ａｇの成膜温度を低くすると、第２導電層３２０と層間絶縁層２００との密着性が低下する。

一方、この例のように、第２導電層３２０と層間絶縁層２００との間に、第１導電層３１０（Ｍｏ膜）が存在することによって、Ａｇの成膜温度が低くても、第１導電層３１０が存在しない例に比べて、密着性の低下が抑制できる。また、第２導電層３２０と第１導電層３１０とは、上記の混合酸に対するエッチングレートが近い。したがって、第２導電層３２０と第１導電層３１０とをエッチング液を変更せずに、すなわち同一工程でエッチングすることができる。

ここで、比較例として、Ｍｏ膜の第１導電層３１０に代えて、ＩＴＯ膜の第１導電層３１０Ｚを用いた場合について、図１０を用いて簡単に説明する。なお、Ｍｏ膜の第１導電層３１０である場合と同様に、第２導電層３２０と層間絶縁層２００との密着性の低下を抑制することができる膜として、第１導電層３１０（Ｍｏ膜）を第１導電層３１０Ｚ（ＩＴＯ膜）に置換した例を選択した。

図１０は、比較例となる表示装置の製造方法の例を説明する図である。図１０（ａ）は、図６（ｃ）に対応する図である。比較例では、図１０（ａ）の状態において、レジストＲおよび第３導電層３３０をマスクにして、第２導電層３２０をエッチングする（図１０（ｂ））。この例では、Ａｇのエッチング液（上記の混合酸）によるウエットエッチングを用いて、第２導電層３２０をエッチングする。この混合酸によれば、第２導電層３２０（Ａｇ膜）をエッチングすることができるが、第１導電層３１０Ｚ（ＩＴＯ膜）は、エッチングレートが１／数十〜１／１００程度となって、ほとんどエッチングされない。なお、エッチング時間を掛ければ、第１導電層３１０Ｚをエッチングすることは可能であるが、第２導電層３２０の側面において、エッチングが大きく進んでしまうため、所望の形状を作成することが困難になってしまう。

続いて、レジストＲおよび第３導電層３３０および第２導電層３２０をマスクにして、第１導電層３１０Ｚをエッチングする（図１０（ｃ））。この例では、ＩＴＯのエッチング液（シュウ酸）によるウエットエッチングを用いて、第１導電層３１０Ｚをエッチングする。そして、画素電極３００からレジストＲを除去する（図１０（ｄ））。これによって、画素電極３００が形成される。このようにしても、反射層を有し、層間絶縁層２００との密着性が確保された画素電極３００を形成することができる。一方、比較例ではウエットエッチング液の切り替えを２度行う必要がある。したがって、第１実施形態におけるウエットエッチング液の切り替えを１度行う製造方法がより容易に画素電極３００を形成することができる。

図７は、本発明の第１実施形態における表示装置の製造方法の図６に続く工程を説明する図である。図８は、本発明の第１実施形態における表示装置の製造方法の図７に続く工程を、説明する図である。図７は、図６（ｅ）の状態において、バンク層４００となる材料（この例では感光性のアクリル樹脂）を塗布した状態を示している。この後に、塗布された感光性アクリル樹脂に対して、露光、現像、焼成をすることによって、所望のパターンのバンク層４００が形成される。バンク層４００は、画素電極３００（第３導電層３３０）の表面の一部を露出するように形成される（図８）。

この後に、バンク層４００を覆うように、発光層５００、光透過性電極６００および封止層７００を形成すると、図２に示す第１基板１の構成が実現される。

＜第２実施形態＞
第１実施形態においては、第３導電層３３０は、第１導電層３１０および第２導電層３２０とは別のエッチング液を用いてエッチングされていたが、第２実施形態では、同じエッチング液を用いてエッチングする場合について説明する。

図９は、本発明の第２実施形態における表示装置の製造方法において、図６に対応する工程を説明する図である。第１導電層３１０、第２導電層３２０および第３導電層３３０を積層する（図９（ａ））。画素電極３００のパターンに対応するレジストＲを、第３導電層３３０上に形成する（図９（ｂ））。この工程までは、第１実施形態と同じである。

第２実施形態では、この後に、リン酸、硝酸および酢酸を含む混合酸を用いて、第３導電層３３０についてもエッチングする。この混合酸を含むエッチング液によれば、第１導電層３１０および第２導電層３２０をエッチングすることができる。一方、第３導電層３３０については、第１導電層３１０および第２導電層３２０に対してエッチングレートが１／数十〜１／１００程度である。ただし、第３導電層３３０は、第１導電層３１０および第２導電層３２０に対して、非常に薄い。第３導電層３３０の膜厚は、例えば、第１導電層３１０の膜厚および第２導電層３２０の膜厚の合計に対して、１／数〜１／１０程度である。そのため、第３導電層３３０のエッチング時間は、第１導電層３１０および第２導電層３２０のエッチング時間の数倍〜１０倍程度で済む。

図９（ｃ）は、第３導電層３３０のエッチングが終了した後の状況を示している。第３導電層３３０のエッチングにおいて、上記の混合酸を含むエッチング液を用いているため、第３導電層３３０のエッチングが終了した後にすぐに第２導電層３２０のエッチングも開始される。そして、そのままエッチングを続けると、第１実施形態と同様に、第２導電層３２０および第１導電層３１０についてもエッチングされる（図９（ｄ））。画素電極３００からレジストＲを除去する（図９（ｅ））ことによって、画素電極３００が形成される。

画素電極３００を形成する際に、上記の比較例ではウエットエッチング液の切り替えを２度行い、第１実施形態ではウエットエッチング液の切り替えを１度行っていた。一方、第２実施形態では、第３導電層３３０のエッチングの時間が第１実施形態に比べて長くなるが、ウエットエッチング液の切替を行わなくても画素電極３００を形成することができる。

＜その他の実施形態＞
上記の第１導電層３１０は、Ｍｏ以外にＭｏ合金によって形成されてもよいことを述べた。Ｍｏ合金は、例えば、ＭｏＷであればよい。この際、Ｗの含有量は、１５ａｔ％未満であることが望ましく、１０ａｔ％未満であることがさらに望ましい。Ｗの含有量が多くなると、混合酸のみではＭｏＷをエッチングすることができず、フッ酸を用いたエッチングをする必要がある。なお、混合酸のみでエッチング可能なＭｏ合金であれば、Ｗ以外の金属を含有してもよい。

上記の第２導電層３２０は、Ａｇ以外にＡｇ合金によって形成されてもよいことを述べた。Ａｇ合金は、例えば、ＡｇＰａＣｕであればよい。この際、Ａｇの含有量は、９０ａｔ％以上であることが望ましく、９５ａｔ％であることがさらに望ましい。Ａｇの含有量が少なくなると、耐熱性などが向上するものの、反射率が低下するためである。

本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、または、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

１…第１基板、２…第２基板、１０…第１支持基板、２０…第２支持基板、１０１…走査線、１０２…データ信号線、１０３…走査線駆動回路、１０４…ドライバＩＣ、１０５…画素、１０６…ＦＰＣ、１１０…薄膜トランジスタ、２００…層間絶縁層、２５０…コンタクトホール、３００…画素電極、３１０…第１導電層、３２０…第２導電層、３３０…第３導電層、４００…バンク層、５００…発光層、６００…光透過性電極、７００…封止層、８００…貼り合わせ材、９００Ｒ，９００Ｇ，９００Ｂ，９００Ｗ…カラーフィルタ、９５０…遮光層、１０００…表示装置

Claims

複数の画素がマトリクス状に配置された表示領域を備える表示装置であって、
ＭｏまたはＭｏ合金からなる第１導電層、当該第１導電層上に配置されＡｇまたはＡｇ合金からなる第２導電層、および当該第２導電層上に配置され導電性の金属酸化物からなる第３導電層を含み、前記画素のそれぞれに対応して配置された第１電極と、
前記第３導電層の上方に配置され電流の供給によって光を発生する発光層と、
前記発光層の上方に配置され前記発光層からの光の少なくとも一部を透過する第２電極と、
を含み、
前記第１導電層の膜厚は、１０ｎｍ以上５０ｎｍ以下であり、
前記第２導電層の膜厚は、１００ｎｍ以上２００ｎｍ以下であり、
前記第３導電層の膜厚は、前記第１導電層の膜厚よりも薄いことを特徴とする表示装置。
前記第１導電層および前記第２導電層の端部は、前記第３導電層の端部よりも前記画素の中心側に位置することを特徴とする請求項１に記載の表示装置。
前記第３導電層は、前記発光層からの光の少なくとも一部を透過することを特徴とする請求項１に記載の表示装置。
前記第３導電層は、ＩＴＯであることを特徴とする請求項３に記載の表示装置。
複数の画素がマトリクス状に配置された表示領域を備え、前記画素のそれぞれに対応して配置された第１電極、当該第１電極上に配置され電流の供給によって光を発生する発光層、および当該発光層上に配置され当該発光層からの光の少なくとも一部を透過する第２電極を含む表示装置の製造方法であって、
絶縁表面を含む領域に、ＭｏまたはＭｏ合金からなる第１導電層を、１０ｎｍ以上５０ｎｍ以下の膜厚となるように形成し、
前記第１導電層上にＡｇまたはＡｇ合金からなる第２導電層を、１００ｎｍ以上２００ｎｍ以下の膜厚となるように形成し、
前記第２導電層上に導電性の金属酸化物からなる第３導電層を、前記第１導電層の膜厚よりも薄く形成し、
前記第３導電層上に前記画素のそれぞれに対応したパターンのレジストを形成し、
前記レジストをマスクにして、前記第３導電層をエッチングし、
前記レジストおよび前記第３導電層をマスクにして、リン酸、硝酸および酢酸を含む混合酸を含むエッチング液を用いて、前記第２導電層および前記第１導電層をエッチングし、
前記レジストを除去すること
を含むプロセスによって、前記第１電極を形成することを特徴とする表示装置の製造方法。
前記第３導電層は、前記発光層からの光の少なくとも一部を透過することを特徴とする請求項５に記載の表示装置の製造方法。
前記第３導電層は、ＩＴＯであることを特徴とする請求項６に記載の表示装置の製造方法。
前記第３導電層をエッチングすることは、前記混合酸を含むエッチング液を用いることを特徴とする請求項７に記載の表示装置の製造方法。
前記第３導電層をエッチングすることは、シュウ酸を含むエッチング液を用いることを特徴とする請求項７に記載の表示装置の製造方法。