TWI835816B - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TWI835816B
TWI835816B TW108123614A TW108123614A TWI835816B TW I835816 B TWI835816 B TW I835816B TW 108123614 A TW108123614 A TW 108123614A TW 108123614 A TW108123614 A TW 108123614A TW I835816 B TWI835816 B TW I835816B
Authority
TW
Taiwan
Prior art keywords
pad
conductive pattern
insulating layer
conductive
display device
Prior art date
Application number
TW108123614A
Other languages
English (en)
Other versions
TW202017444A (zh
Inventor
金炳容
Original Assignee
南韓商三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星顯示器有限公司 filed Critical 南韓商三星顯示器有限公司
Publication of TW202017444A publication Critical patent/TW202017444A/zh
Application granted granted Critical
Publication of TWI835816B publication Critical patent/TWI835816B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本發明提供一種顯示裝置，其包含：顯示區域、圍繞顯示區域的非顯示區域、基板以及在非顯示區域內且在基板上的第一終端；其中，第一終端包含：彼此間隔的複數個第一導電圖樣；覆蓋複數個第一導電圖樣的每一個的絕緣層；以及在絕緣層上且覆蓋複數個第一導電圖樣的第二導電圖樣，且第二導電圖樣包含在其的表面上的凹入部分及凸起部分。

Description

顯示裝置
相關申請案之交互參照
本案主張2018年6月4日提交至韓國智慧財產局之韓國專利案號2018-0077494之優先權及效益，其全部內容藉由參照而併入本文中。
本揭露的實施例係關於顯示裝置。
顯示裝置係為用於可視地顯示數據(例如：影像)的裝置。這種顯示裝置包含被劃分為顯示區域與非顯示區域的基板。在顯示區域內，複數個像素被佈置在基板上，且在非顯示區域內，複數個墊片及其類似物被佈置在基板上。配備有驅動電路或其類似物的可撓性薄膜(COF膜)附接到複數個墊片，以傳輸驅動訊號至像素。
可撓性薄膜包含與複數個墊片耦合的複數個引線，且各個引線可結合到彼此分離的墊片。結合可藉由超音波結合(ultrasonic bonding)製程來執行。當可撓性薄膜的引線的每一個藉由超音波結合而耦合(coupled to)到(例如：連接到(connected to))墊片，應力被施加到墊片的界面。在這種情況下，如果在彼此接觸的引線與墊片之間沒有產生足夠或適當的應力，則可發生不良的結合。
本揭露的實施例的態樣提供能夠增加墊片的結合可靠性的顯示裝置。
然而，本揭露的實施例的態樣不限於本文所述的那些。藉由參考在下文中給予的本揭露的實施例的詳細描述，對於本揭露所屬領域中具有通常知識者而言，本揭露的實施例的以上態樣與其他態樣將變得更加顯而易見。
根據本揭露的實施例的態樣，提供一種顯示裝置，其包含：顯示區域、圍繞顯示區域的非顯示區域、基板以及設置在非顯示區域內且在基板上的第一終端；其中，第一終端包含：彼此間隔的複數個第一導電圖樣；覆蓋複數個第一導電圖樣的每一個的絕緣層；以及設置在絕緣層上且覆蓋複數個第一導電圖樣的第二導電圖樣，且第二導電圖樣包含在其的表面上的凹入部分及凸起部分。
在例示性實施例中，第二導電圖樣的表面的凸起部分可與第一導電圖樣的每一個重疊，且第二導電圖樣的表面的凹入部分與第一導電圖樣的每一個未設置的區域(area)重疊。
在例示性實施例中，絕緣層的表面可共形地反映(conformally reflects)複數個第一導電圖樣所致的階差(step)，且第二導電圖樣的表面的凹入部分與凸起部分藉由絕緣層的表面共形地反映。
在例示性實施例中，絕緣層可包含無機絕緣材料。
在例示性實施例中，複數個第一導電圖樣與第二導電圖樣可包含彼此不同的材料(例如：複數個第一導電圖樣可包含與第二導電圖樣不同的材料)。
在例示性實施例中，複數個第一導電圖樣可包含鉬(Mo)，且第二導電圖樣可包含鋁(Al)。
在例示性實施例中，絕緣層可包含在絕緣層的表面上的凹入部分及凸起部分；在厚度方向上，第二導電圖樣的凸起部分的寬度大於對應於其的絕緣層的凸起部分的寬度；以及在厚度方向上，絕緣層的凸起部分的寬度大於對應於其的第一導電圖樣的寬度。
在例示性實施例中，在厚度方向上，第二導電圖樣的凹入部分的寬度可小於對應於其的絕緣層的凹入部分的寬度；以及在厚度方向上，絕緣層的凹入部分的寬度小於對應於其的第一導電圖樣的非佈局間隔(non-layout space)的寬度。
在例示性實施例中，絕緣層包含至少一接觸孔，且第一導電圖樣的每一個透過接觸孔電耦合(electrically coupled)(例如：電連接)至第二導電圖樣。
在例示性實施例中，顯示裝置可進一步包含：依序設置在複數個第一導電圖樣與絕緣層之間的第二絕緣層以及複數個第三導電圖樣，其中，在厚度方向上，複數個第三導電圖樣與複數個第一導電圖樣重疊。
在例示性實施例中，絕緣層可包含無機絕緣材料；複數個第一導電圖樣與複數個第三導電圖樣中的每一個包含鉬(Mo)；且第二導電圖樣包含鋁(Al)。
在例示性實施例中，第二導電圖樣可沿著第一方向延伸；複數個第一導電圖樣的每一個沿著垂直於(例如：實質上地(substantially)垂直於)第一方向的第二方向延伸；且複數個第一導電圖樣沿著第一方向佈置。
在例示性實施例中，第二導電圖樣可沿著第一方向延伸；且複數個第一導電圖樣具有島狀，且沿著第一方向與垂直於(例如：實質上地垂直於)第一方向的第二方向佈置。
在例示性實施例中，第二導電圖樣可沿著第一方向延伸；複數個第一導電圖樣的每一個以鋸齒狀沿著垂直於(例如：實質上地垂直於)第一方向的第二方向延伸；且複數個第一導電圖樣沿著第一方向佈置。
在例示性實施例中，第二導電圖樣可沿著第一方向延伸；複數個第一導電圖樣的每一個以鋸齒狀沿著第一方向延伸；且複數個第一導電圖樣沿著垂直於(例如：實質上地垂直於)第一方向的第二方向佈置。
在例示性實施例中，第二導電圖樣可為一體成型(integrally formed)，且從複數個第一導電圖樣的兩端向外延伸，以完全地覆蓋複數個第一導電圖樣。
在例示性實施例中，顯示裝置可進一步包含：在非顯示區域內附接至基板上的第一薄膜，其中，第一薄膜包含第二終端，且第二終端超音波結合(ultrasonically bonded to)至第一終端。
在例示性實施例中，顯示裝置可進一步包含：附接至第一薄膜的電路基板，其中，第一薄膜進一步包含與第二終端間隔的第三終端，且電路基板包含超音波結合至第二終端的第四終端。
根據本揭露的實施例的態樣，提供一種顯示裝置，其包含：包含薄膜電晶體的顯示區域以及圍繞顯示區域設置且包含墊片區域的非顯示區域；且包含基板；在基板上的第一導電層；在第一導電層上的第一絕緣層；以及在第一絕緣層上的第二導電層；其中，第一導電層包含設置在墊片區域內的複數個第一墊片導電圖樣；第二導電層包含設置在墊片區域內的第二墊片導電圖樣；且第二墊片導電圖樣覆蓋複數個第一墊片導電圖樣，且在第二墊片導電圖樣的表面上包含凹入部分及凸起部分。
在例示性實施例中，第二導電層可進一步包含顯示區域的薄膜電晶體的源極/汲極電極(source/drain electrode)。
在例示性實施例中，第一導電層可進一步包含顯示區域的薄膜電晶體的閘極電極。
在例示性實施例中，顯示區域可進一步包含電容器，且第一導電層包含顯示區域的電容器的第一電極。
在例示性實施例中，第二墊片導電圖樣的表面的凸起部分可與第一墊片導電圖樣的每一個重疊，且第二墊片導電圖樣的表面的凹入部分與未設置第一墊片導電圖樣的區域重疊。
在例示性實施例中，絕緣層的表面可共形地反映複數個第一墊片導電圖樣所致的階差，且第二墊片導電圖樣的表面的凹入部分與凸起部分藉由絕緣層的表面共形地反映。
在例示性實施例中，絕緣層可包含無機絕緣層。
在例示性實施例中，複數個第一墊片導電圖樣與第二墊片導電圖樣可包含彼此不同的材料。
在例示性實施例中，複數個第一墊片導電圖樣可包含鉬(Mo)，且第二墊片導電圖樣包含鋁(Al)。
在例示性實施例中，絕緣層可包含在絕緣層的表面上的凹入部分及凸起部分；在厚度方向上，第二墊片導電圖樣的凸起部分的寬度大於對應於其的絕緣層的凸起部分的寬度；以及在厚度方向上，絕緣層的凸起部分的寬度大於對應於其的第一墊片導電圖樣的每一個的寬度。
在例示性實施例中，在厚度方向上，第二墊片導電圖樣的凹入部分的寬度可小於對應於其的絕緣層的凹入部分的寬度；以及在厚度方向上，絕緣層的凹入部分的寬度小於對應於其的第一墊片導電圖樣的每一個的非佈局間隔的寬度。
1:顯示裝置
100、100_1、100_2、100_3、100_4、100_5、100_6:顯示面板
101:基底基板
102:緩衝層
105:半導體層
111:第一絕緣層
112:第二絕緣層
113:第三絕緣層
120:第一閘極導電層
121、122、123、123_1、123_2、131、132、141、142、143、144、144_1、162:電極
130:第二閘極導電層
140:第一源極/汲極導電層
144a、144b:區域
151:第一通孔層
152:第二通孔層
160:第二源極/汲極導電層
161:數據訊號線
163:電源供應電壓線
181:像素定義層
190:薄膜封裝層
191:第一無機薄膜
192:有機薄膜
193:第二無機薄膜
300:COF薄膜
301:基底薄膜
400:PCB基板
401:基底基板
410:PCB導電電極
ANO:陽極電極
CAT:陰極電極
Cst:儲存電容器
CP1、CP1_1、CP1_2、CP1_3:第一墊片導電圖樣
CP2:第二墊片導電圖樣
CP3:第三墊片導電圖樣
CP4:第四墊片導電圖樣
CP_B:PCB導電圖樣
CNT:接觸孔
DA:顯示區域
D_IC:數據驅動晶片
DR1:第一方向
DR2:第二方向
EL:有機層
EL1:有機發光層
EL2:電洞注入/傳輸層
EL3:電子注入/傳輸層
NA:非顯示區域
PE_ILB:輸入引線終端
PE_OLB:輸出引線終端
PA_P:面板墊片區域
PA_B:PCB墊片區域
PE_B:PCB墊片終端
PE_P、PE_Pa、PE_P_1、PE_P_2、PE_P_3、PE_P_4、PE_P_5:面板墊片終端
藉由參考附圖更詳細地描述本揭露的例示性實施例，本揭露的實施例的上述與其他態樣以及特徵將變得更加顯而易見，其中：第1圖係為根據實施例的顯示裝置的平面圖；第2圖係為第1圖的顯示面板的放大平面圖；第3圖係為第1圖的COF薄膜的平面圖；第4圖及第5圖係分別為第1圖的PCB基板的平面圖與剖面圖。
第6圖係為顯示面板的剖面圖；第7圖係為第2圖的一個面板墊片終端(panel pad terminal)的放大平面圖； 第8圖係為沿著第7圖的線段VIII-VIII'與線段IX-IX'擷取的剖面圖；第9圖與第10圖係為描繪第1圖的面板墊片終端及輸出引線終端的結合步驟的剖面圖；第11圖係為根據另一實施例的面板墊片終端的剖面圖；第12圖及第13圖係分別為根據另一實施例的面板墊片終端的平面圖及剖面圖；第14圖及第15圖係分別為根據又一實施例的面板墊片終端的平面圖及剖面圖；第16圖及第17圖係分別為根據又一實施例的面板墊片終端的平面圖及剖面圖；第18A圖至第18C圖係為實質上具有與面板墊片終端應用之變形例相同結構的PCB基板的PCB墊片終端的平面圖；第19A圖至第19C圖係為實質上具有與面板墊片終端應用之變形例相同結構的PCB基板的PCB墊片終端的剖面圖；且第20圖至第22圖係為根據又一實施例的顯示面板的剖面圖。
藉由參考附圖並參考在本文中更詳細描述的實施例，本揭露之標的之特徵以及用於實現那些特徵的方法將變得顯而易見。然而，本揭露不限於下文中揭露的實施例，而是可以各種形式來實現。被定義於描述中的內容，像是詳細的構造與元件，係為經提供的細節，以幫助所屬技術領域中具有通常知 識者全面地理解本揭露之標的，且本揭露僅由所附申請專利範圍及其等效物鎖定義。
當元件被描述為與其他元件有關，像是在其他元件「上(on)」或「位於(located on)」不同層或另一層上時，包含元件直接位於其他元件或其他層上的情況，並包含元件經由另一層或另一元件而位於其他層上的情況。相反地，當元件被描述為與其他元件有關時，像是「直接在...上(directly on)」其他元件，或「直接位於...上(directly located on)」不同層或另一層，則表示元件直接位於其他元件或其他層上，且元件或層之間不具有中間元件或中間層。
在全文中，相同的元件符號代表相同或相似的部分。
在下文中，將參照附圖描述本揭露的實施例。
第1圖係為根據實施例的顯示裝置的平面圖，且第2圖係為第1圖的顯示面板的放大平面圖。
作為用於顯示移動影像或靜止影像的裝置的顯示裝置1，可被用作像是電視機、筆記本電腦、監視器、廣告招牌及物聯網之類的各種合適產品的顯示螢幕，以及像是行動電話、智慧型電話、平板個人電腦(PC)、智慧型手錶、手錶型電話、行動通信終端、電子筆記型電腦(electronic notebooks)、電子書、攜帶式多媒體播放器(PMP)、導航儀與超級行動平板個人電腦(ultra mobile PC)等攜帶型電子設備。
參照第1圖與第2圖，顯示裝置1包含用於顯示影像的顯示區域DA與圍繞顯示區域DA設置的非顯示區域NA。在平面圖中，顯示區域DA可具有具直角的矩形形狀或具圓角的矩形形狀。顯示區域DA的平面形狀不限於矩形，且顯示區域DA可具有圓形形狀、橢圓形形狀或各種其他合適的形狀。
非顯示區域NA圍繞顯示區域DA設置。非顯示區域NA可被設置為相鄰於顯示區域DA的兩個短邊。再者，非顯示區域NA可也被設置為相鄰於顯示區域DA的兩個長邊與兩個短邊，且可圍繞顯示區域DA的所有邊緣。舉例而言，非顯示區域NA可構成顯示區域DA的邊框。
顯示裝置1可包含用於顯示影像的顯示面板100。
舉例而言，有機發光顯示面板可被應用以作為顯示面板100。在下述實施例中，有機發光顯示面板被應用為顯示面板的情況被例示，但本揭露不限於此，且像是液晶顯示面板、量子奈米發光顯示面板、微型LED、場效發光顯示面板、電泳顯示面板可被應用為顯示面板。
顯示面板100包含複數個像素。複數個像素可被配置在顯示區域DA內。顯示面板100可包含設置在非顯示區域NA內的面板墊片區域PA_P。面板墊片區域PA_P位於在非顯示區域NA內的顯示區域DA的一側。舉例而言，如第1圖所示，面板墊片區域PA_P可被設置為相鄰於在第二方向DR2的顯示區域DA的下側。面板墊片區域PA_P位在的非顯示區域NA在第二方向DR2的寬度(在圖式中，顯示區域的下側)可大於面板墊片區域PA_P未位在的非顯示區域NA在第一方向DR1及/或第二方向DR2的寬度(在圖式中，顯示區域的上側、左側或右側)。
如第2圖所示，複數個面板墊片終端PE_P可被配置在面板墊片區域內。複數個面板墊片終端PE_P可被配置為沿著一個方向的一列(row)。舉例而言，複數個面板墊片終端PE_P可被配置在第一方向DR1上。雖然，示於圖式中的是，面板墊片區域PA_P包含複數個面板墊片終端PE_P的一列，但本發明不限於此，且面板墊片區域PA_P可包含在第二方向DR2上彼此間隔的兩列 或多列。面板墊片終端PE_P的每一個可被耦合(例如：連接)至從顯示區域DA延伸的佈線。更進一步地，面板墊片終端PE_P的每一個可被電耦合(例如：電連接)至將於下描述的數據驅動積體電路。面板墊片終端PE_P的每一個可具有表面凹入-凸起的形狀。由於面板墊片終端PE_P具有表面凹入-凸起的形狀，介於面板墊片終端PE_P與COF薄膜300之間的結合可靠性可增加。其之其他細節將在下文中被進一步描述。
在實施例中，數據驅動積體電路可以數據驅動晶片D_IC的形式被形成。藉由塑膠上晶片(chip on plastic，COP)方法或玻璃上晶片(chip on glass，COG)方法，數據驅動晶片D_IC可被附接至塑膠基板或玻璃基板。在下文中，將主要描述應用在薄膜上晶片(chip on film，COF)方法的情況中，其中數據驅動晶片D_IC透過可撓性薄膜附接至顯示面板。
當薄膜上晶片(COF)方法被應用，如第1圖所示，包含數據驅動晶片D_IC的COF薄膜300可附接至顯示面板100的面板墊片區域PA_P。在實施例中，COF薄膜300在第二方向DR2上的一端可被附接至顯示面板100的面板墊片區域PA_P。同時，PCB基板400可被附接至COF薄膜300在第二方向DR2上的另一端。COF薄膜300及PCB基板400的其他細節將在下文中被進一步描述。
第3圖係為第1圖的COF薄膜300的平面圖。
如第3圖所示，COF薄膜300可包含基底薄膜301以及設置在基底薄膜301上的數據驅動晶片D_IC、複數個輸入引線終端PE_ILB與複數個輸出引線終端PE_OLB。
基底薄膜301可支持設置在基底薄膜301上的元件，且可包含軟性材料。例如，基底薄膜301可包含聚對苯二甲酸乙二酯(polyethylene terephthalate，PET)、聚醯亞胺(polyimide，PI)、聚碳酸酯(polycarbonate，PC)、聚乙烯(polyethylene，PE)、聚丙烯(polypropylene，PP)、聚碸(polysulfone，PSF)、聚甲基丙烯酸甲酯(polymethylmethacryalte，PMMA)、三乙醯纖維素(triacetylcellulose，TAC)、或環烯聚合物(cycloolefin polymer，COP)。
數據驅動晶片D_IC可被設置在基底薄膜301上的一個區(region)內，舉例而言，基底薄膜301的中心。數據驅動晶片D_IC可作用為接收自PCB基板400施加的影音(video)訊號，轉換影音訊號為模擬電壓的形式的數據訊號，且傳送數據訊號至像素。
複數個輸出引線終端PE_OLB可被配置在第二方向DR2上的基底薄膜301的一端上。輸出引線終端PE_OLB可被配置為一個方向的一列。舉例而言，輸出引線終端PE_OLB可被配置為在第一方向DR1上彼此平行(例如：實質上地平行)。雖然示於圖式中的是，輸出引線終端PE_OLB被配置為單一列，但本揭露不限於此，且輸出引線終端PE_OLB可被配置為在第二方向DR2上彼此間隔的複數列。藉由，舉例而言，超音波結合，輸出引線終端PE_OLB可附接至PCB基板400的PCB墊片區域PA_B。
輸出引線終端PE_OLB及輸入引線終端PE_ILB中的每一個的尺寸可小於面板墊片終端PE_P或PCB墊片終端(參照第4圖的PCB墊片終端PE_B)的尺寸。然而，本揭露不限於此，且輸出引線終端PE_OLB及輸入引線終端PE_ILB中的每一個的尺寸可等於或大於面板墊片終端PE_P或PCB墊片終端的尺寸。
複數個輸出引線終端PE_OLB及輸入引線終端PE_ILB的材料沒有特定限制，只要其之材料能夠輕易地與面板墊片終端PE_P及PCB墊片終端(參照第4圖的PCB墊片終端PE_B)結合。舉例而言，輸出引線終端PE_OLB及輸入引線終端PE_ILB可由金(Au)、鎳(Ni)及錫(Sn)中的至少一個形成。複數個輸出引線終端PE_OLB及輸入引線終端PE_ILB可具有單一薄膜結構、或由上述材料形成的層疊薄膜結構。
輸出引線終端PE_OLB及COF薄膜300中的每一個可直接結合與耦合(例如：連接)至顯示面板100的面板墊片終端PE_P的每一個。再者，輸入引線終端PE_ILB的每一個可直接結合與耦合(例如：連接)至PCB基板400的PCB墊片終端PE_B。在實施例中，COF薄膜300的輸出引線終端PE_OLB與輸入引線終端PE_ILB可電耦合(例如：電連接)至面板墊片終端PE_P與PCB基板400的PCB墊片終端(參照第4圖的PCB墊片終端PE_B)，而無須插入其他層或其他構造(configuration)。此直接耦合(例如：直接連接)可透過超音波結合完成。超音波結合將在描述PCB基板400的結構以及面板墊片終端PE_P的結構後，參照第9圖至第10圖而更詳細地描述。
第4圖係為第1圖的PCB基板的平面圖，且第5圖係為沿著第4圖的線段V-V'擷取的剖面圖。
如第4圖及第5圖所示，PCB基板400可包含基底基板401及設置在基底基板401上的複數個PCB墊片終端PE_B。
基底基板401可支持設置在基底基板401上的元件。基底基板401可包含硬性基板，所述硬性基板包含像是玻璃或石英的材料，但本揭露不限於此。基底基板401可為包含軟性材料的可撓性基板。當基底基板401為可撓性基 板，基底基板401可包含聚對苯二甲酸乙二酯(polyethylene terephthalate，PET)、聚醯亞胺(polyimide，PI)、聚碳酸酯(polycarbonate，PC)、聚乙烯(polyethylene，PE)、聚丙烯(polypropylene，PP)、聚碸(polysulfone，PSF)、聚甲基丙烯酸甲酯(polymethylmethacryalte，PMMA)、三乙醯纖維素(triacetylcellulose，TAC)、或環烯聚合物(cycloolefin polymer，COP)。
PCB墊片區域PA_B可被設置在基底基板401上的一個區內。複數個PCB墊片終端PE_B可被配置在PCB墊片區域PA_B內。複數個PCB墊片終端PE_B可被配置為在一個方向上的一列。PCB墊片終端PE_B可構成複數列，且亦可構成單一列。
如第5圖所示，PCB墊片終端PE_B可包含設置在基底基板401上的PCB導電圖樣CP_B。PCB導電圖樣CP_B可包含整體化形成的PCB導電電極410。PCB導電電極410可由銅(Cu)、錫(Sn)、金(Au)及鎳(Ni)中的至少一個製成，且可由單一薄膜或多層薄膜形成。
PCB基板400的PCB墊片終端PE_B的每一個可電耦合(例如：電連接)至上述COF薄膜300的輸入引線終端PE_ILB的每一個。PCB墊片終端PE_B及輸入引線終端PE_ILB中的每一個可被超音波結合。在一些實施例中，類似於面板墊片終端PE_P，PCB墊片終端PE_B可具有表面凹入-凸起形狀。當PCB墊片終端PE_B具有表面凹入-凸起形狀，PCB基板400及COF薄膜300的結合可靠性可增加。關於此的內容將參照第18A圖至第18C圖及第19A圖至第19C圖於後被描述。
在下文中，顯示面板100的像素及墊片區域的剖面結構將被更詳細地描述。
第6圖係為根據實施例的顯示面板的剖面圖。第6圖示出沿著第2圖的第二方向擷取的像素及墊片區域的剖面形狀。
參照第6圖，顯示面板100包含基底基板101以及設置在基底基板101上的複數個導電層、複數個絕緣層與有機發光層。
舉例而言，基底基板101可用作設置在其上的各個層。基底基板101可設置在顯示區域DA與非顯示區域NA之上(over)。基底基板101可包含具有絕緣功能的高分子材料。高分子材料的實例可包含聚醚碸(polyethersulphone，PES)、聚丙烯酸酯(polyacrylate，PA)、聚芳酯(polyarylate，PAR)、聚醚醯亞胺(polyetherimide，PEI)、聚萘二甲酸乙二醇酯(polyethylene naphthalate，PEN)、聚對苯二甲酸乙二酯、聚苯硫醚(polyphenylene sulfide，PPS)、聚烯丙基(polyallylate)、聚醯亞胺、聚碳酸酯、三醋酸纖維素(cellulose triacetate，CAT)、醋酸纖維素(cellulose acetate propionate，CAP)及其組合。基底基板101可為能夠彎曲、摺疊、捲起、或其類似行為的可撓性基板。構成可撓性基板的材料的實例為聚醯亞胺(polyimide，PI)，但不限於此。基底基板101可為由玻璃、石英或其類似物製成的剛性基板。
緩衝層102可設置在基底基板101上。緩衝層102可設置在整個顯示區域DA及非顯示區域NA之上。緩衝層102可防止或減少雜質離子的擴散，可防止或減少水氣或外部空氣的滲透，且可執行表面平坦化作用。緩衝層102可覆蓋基底基板101的顯示區域DA及非顯示區域NA的大部分。緩衝層102可包含氮化矽(silicon nitride)、氧化矽(silicon oxide)或氮氧化矽(silicon oxynitride)。
半導體層105可設置在緩衝層102上。半導體層105構成薄膜電晶體的通道。半導體層105設置在顯示區域DA的每一個像素內，且在一些情況中，可設置在非顯示區域NA內。
半導體層105可包含源極/汲極區與主動區。半導體層105可包含多晶矽(polycrystalline silicon)。多晶矽可藉由結晶化非晶矽形成。結晶化方法的實例可包含，但不限於快速熱退火(rapid thermal annealing，RTA)、固相結晶(solid phase crystallization，SPC)、準分子雷射退火(excimer laser annealing，ELA)、金屬誘發結晶(metal induced crystallization，MIC)、金屬誘發橫向結晶(metal induced lateral crystallization，MILC)、以及順序橫向凝固(sequential lateral solidification，SLS)。雜質離子(在PMOS電晶體的情況中的p型雜質)可被摻雜至耦合(例如：連接)至在半導體層105內的薄膜電晶體TFT的源極/汲極電極141與142的區(源極/汲極區)內。像是硼(B)的三價摻質可被用作p型雜質(離子)。在另一實施例中，半導體層105可包含單晶矽(monocrystalline silicon)、低溫多晶矽(low-temperature polycrystalline silicon)、非晶矽(amorphous silicon)或氧化半導體。氧化半導體的實例可包含雙組分化合物(ABx)、三組份化合物(ABxCy)與四組份化合物(ABxCyDz)，其中的每一個包含鋅(Zn)、鎵(Ga)、錫(Sn)、鈦(Ti)、鋁(Al)、鉿(Hf)、鋯(Zr)與鎂(Mg)中的至少一個。在實施例中，半導體層105可包含ITZO(包含銦、錫及鈦的氧化物)或IGZO(包含銦、鎵及錫的氧化物)。
第一絕緣層111可設置在半導體層105上。第一絕緣層111可設置在包含顯示區域DA與非顯示區域NA的基底基板101的整個表面之上。
第一絕緣層111可為具有閘極絕緣作用的閘極絕緣薄膜。
第一絕緣層111可包含矽化合物、金屬氧化物、或其類似物。舉例而言，第一絕緣層111可包含氧化矽、氮化矽、氮氧化矽、氧化鋁、氧化鉭、氧化鉿、氧化鋯或氧化鈦。其可為單獨使用或組合兩個或多個使用。
第一閘極導電層120可被設置在第一絕緣層111上。在實施例中，第一閘極導電層120可包含薄膜電晶體TFT的閘極電極121、儲存電容器Cst的第一電極122、以及第一墊片導電圖樣CP1。此外，第一閘極導電層120可進一步包含用於傳輸掃描訊號至閘極電極121的掃描訊號線。
第一墊片導電圖樣CP1可包含複數個導電電極123。導電電極123可設置以在第二方向DR2上彼此間隔。緩衝層102可透過第一墊片導電圖樣CP1未設置的區域而被暴露(exposed)。在實施例中，面板墊片終端PE_P的形狀可隨著第一墊片導電圖樣CP1設置與否而被改變。關於此的內容將參照第7圖至第8圖被詳細地描述。
薄膜電晶體TFT的閘極電極121、儲存電容器Cst的第一電極122、以及第一墊片導電圖樣CP1可在相同(例如：實質上相同)製程之下以相同(例如：實質上相同)材料形成。舉例而言，第一閘極導電層120可包含選自鉬(Mo)、鋁(Al)、鉑(Pt)、鈀(Pd)、銀(Ag)、鎂(Mg)、金(Au)、鎳(Ni)、釹(Nd)、銥(Ir)、鉻(Cr)、鈣(Ca)、鈦(Ti)、鉭(Ta)、鎢(W)及銅(Cu)中的至少一個。雖然示於圖式中的是，第一閘極導電層120為單層薄膜，然而在一些情況中，第一閘極導電層120可為多層薄膜。在此情況中，第一閘極導電層120的多層薄膜可由上述金屬之中的不同金屬的層疊薄膜形成。
第二絕緣層112可設置在第一閘極導電層120上。第二絕緣層112可設置在包含顯示區域DA跟非顯示區域NA的基底基板101的整個表面之上。 第二絕緣層112可分隔(isolate)第一閘極導電層120與第二閘極導電層130。第二絕緣層112可為層間絕緣薄膜。
第二絕緣層112可包含像是氧化矽、氮化矽、氮氧化矽、氧化鉿、氧化鋁、氧化鈦、氧化鉭或氧化鋅的無機絕緣材料。由無機絕緣材料製成的第二絕緣層112可共形地反映下部階差(lower step)。
第二閘極導電層130可設置在第二絕緣層112上。第二閘極導電層130可包含儲存電容器Cst的第二電極131。儲存電容器Cst的第二電極131可與第一電極122重疊，且第二絕緣層112插設於其間。舉例而言，第一電極122與第二電極131可構成具有作為介電薄膜的第二絕緣層112的儲存電容器Cst。
第二閘極導電層130可包含選自鉬(Mo)、鋁(Al)、鉑(Pt)、鈀(Pd)、銀(Ag)、鎂(Mg)、金(Au)、鎳(Ni)、釹(Nd)、銥(Ir)、鉻(Cr)、鈣(Ca)、鈦(Ti)、鉭(Ta)、鎢(W)及銅(Cu)中的至少一個。在實施例中，第二閘極導電層130可由與上述第一閘極導電層120相同(例如：實質上相同)的材料製成。雖然示於圖式中的是，第二閘極導電層130為單層薄膜，然而在一些情況中，第二閘極導電層130可為多層薄膜。
第三絕緣層113設置在第二閘極導電層130上。第三絕緣層113可分隔第二閘極導電層130與第一源極/汲極導電層140。
同時，雖然其示例於本實施例的是，第二絕緣層112設置在面板墊片區域PA_P內的第一墊片導電圖樣CP1上，且第三絕緣層113未設置在面板墊片區域PA_P內，本揭露不限於此。舉例而言，第三絕緣層113設置顯示區域DA與包含面板墊片區域PA_P的非顯示區域NA的整個表面之上，且可設置在 第二絕緣層112與第一墊片導電圖樣CP1上。在此情況中，第二絕緣層112可被省略，且第三絕緣層113可直接設置在第一墊片導電圖樣CP1上。
第三絕緣層113可包含像是氧化矽、氮化矽、氮氧化矽、氧化鉿、氧化鋁、氧化鈦、氧化鉭或氧化鋅的無機絕緣材料。
第一源極/汲極導電層140可設置在第三絕緣層113上。在實施例中，第一源極/汲極導電層140可包含薄膜電晶體(TFT)的源極電極141、汲極電極142與電源供應電壓電極143、以及第二墊片導電圖樣CP2。透過穿透第三絕緣層113、第二絕緣層112與第一絕緣層111的接觸孔，薄膜電晶體(TFT)的源極電極141與汲極電極142可分別電耦合(例如：電連接)至半導體層105的源極區與汲極區。
第二墊片導電圖樣CP2可設置在面板墊片區域PA_P的第二絕緣層112上。第二墊片導電圖樣CP2可共形地反映下部階差。舉例而言，第二墊片導電圖樣CP2可包含與第一墊片導電圖樣CP1重疊的區域，其具有階差以包含表面不平整(unevenness)、以及不與此第一墊片導電圖樣CP1重疊的區域，在此情況中，第二墊片導電圖樣CP2可共形地反映第一墊片導電圖樣CP1的階差，且因此，相較於第一墊片導電圖樣CP1未設置的區域，與第一墊片導電圖樣CP1重疊的區域可在厚度方向上以第一墊片導電圖樣CP1的厚度突出。據此，在面板墊片終端PE_P內的第二墊片導電圖樣CP2的上表面可包含凹入部分與凸起部分。
第一通孔層151及其類似層層疊於第一源極/汲極導電層140上。在實施例中，在第一源極/汲極導電層140上的層不被設置在非顯示區域NA的面板墊片區域PA_P內，且因此，可暴露第二墊片導電圖樣CP2。COF薄膜300 的輸出引線終端PE_OLB中的每一個可耦合(例如：連接)至經暴露的第一墊片導電圖樣CP1的上表面。
第一源極/汲極導電層140可包含選自鉬(Mo)、鋁(Al)、鉑(Pt)、鈀(Pd)、銀(Ag)、鎂(Mg)、金(Au)、鎳(Ni)、釹(Nd)、銥(Ir)、鉻(Cr)、鈣(Ca)、鈦(Ti)、鉭(Ta)、鎢(W)及銅(Cu)中的至少一個。第一源極/汲極導電層140可為如圖所示的單層薄膜。然而，本揭露不限於此，且第一源極/汲極導電層140可為多層薄膜。舉例而言，第一源極/汲極導電層140可具有Ti/Al/Ti、Mo/Al/Mo、Mo/AlGe/Mo或Ti/Cu的層疊結構。
第一通孔層151可設置在第一源極/汲極導電層140上。第一通孔層151可包含像是聚丙烯酸酯樹脂、環氧(epoxy)樹脂、酚醛(phenolic)樹脂、聚醯胺(polyamide)樹脂、聚醯亞胺樹脂、不飽和聚酯(polyester)樹脂、聚苯醚(polyphenylene ether)樹脂、聚苯硫醚樹脂、或苯並環丁烯(benzocyclobutene，BCB)的有機絕緣材料。
第二源極/汲極導電層160可設置在第一通孔層151上。第二源極/汲極導電層160可包含數據訊號線161、連接電極162與電源供應電壓線163。透過穿透第一通孔層151的接觸孔，數據訊號線161可電耦合(例如：電連接)至薄膜電晶體TFT的源極電極141。透過穿透第一通孔層151的接觸孔，連接電極162可電耦合(例如：電連接)至薄膜電晶體TFT的汲極電極142。透過穿透第一通孔層151的接觸孔，電源供應電壓線163可電耦合(例如：電連接)至電源供應電壓電極143。
在實施例中，其示例的是，第二源極/汲極導電層160不被設置在非顯示區域NA的面板墊片區域PA_P內。然而，在一些實施例中，第二源極/ 汲極導電層160可被設置在非顯示區域NA的面板墊片區域PA_P內。關於此的內容將於下描述。
第二源極/汲極導電層160可包含選自鉬(Mo)、鋁(Al)、鉑(Pt)、鈀(Pd)、銀(Ag)、鎂(Mg)、金(Au)、鎳(Ni)、釹(Nd)、銥(Ir)、鉻(Cr)、鈣(Ca)、鈦(Ti)、鉭(Ta)、鎢(W)及銅(Cu)中的至少一個。第二源極/汲極導電層160可為單層薄膜。然而，本揭露不限於此，且第二源極/汲極導電層160可為多層薄膜。舉例而言，第二源極/汲極導電層160可具有Ti/Al/Ti、Mo/Al/Mo、Mo/AlGe/Mo或Ti/Cu的層疊結構。
第二通孔層152可設置在第二源極/汲極導電層160上。第二通孔層152可包含像是聚丙烯酸酯樹脂、環氧樹脂、酚醛樹脂、聚醯胺樹脂、聚醯亞胺樹脂、不飽和聚酯樹脂、聚苯醚樹脂、聚苯硫醚樹脂、或苯並環丁烯(BCB)的有機絕緣材料。
陽極電極ANO設置在第二通孔層152上。透過穿透第二通孔層152的接觸孔，陽極電極ANO可耦合(例如：連接)至連接電極162，且可透過接觸孔，電耦合(例如：電連接)至薄膜電晶體(TFT)的汲極電極142。
像素定義層181可被設置在陽極電極ANO上。像素定義層181可包含暴露陽極電極ANO的開口。像素定義層181可由有機絕緣材料或無機絕緣材料製成。在實施例中，像素定義層181可包含像是光刻膠(photoresist)、聚醯亞胺樹脂、丙烯酸(acrylic)樹脂、矽化合物(silicon compound)或聚丙烯酸(polyacrylic)樹脂的材料。
有機層EL可被設置在陽極電極ANO的上表面上且在像素定義層181的開口內。雖然，其示於圖式中的是，有機層EL僅設置在像素定義層181 的開口內，但是本揭露不限於此，且有機層EL可被設置為從像素定義層181的開口延伸至像素定義層181的上表面。
有機層EL可包含有機發光層EL1、電洞注入/傳輸層EL2與電子注入/傳輸層EL3。雖然，其繪於圖式中的是，電洞注入/傳輸層EL2與電子注入/傳輸層EL3中的每一個為單一層，但是電洞注入/傳輸層EL2與電子注入/傳輸層EL3中的每一個可為複數層的疊層。再者，電洞注入/傳輸層EL2與電子注入/傳輸層EL3中的至少一個可為設置於複數個像素之上的共用層。
陰極電極CAT設置於有機層EL與像素定義層181上。陰極電極CAT可為設置於複數個像素之上的共用電極。
薄膜封裝層190設置於有機層EL上。薄膜封裝層190可覆蓋有機發光元件OLED。薄膜封裝層190可為無機薄膜與有機薄膜交替層疊的層疊薄膜。舉例而言，薄膜封裝層190可包含依序層疊的第一無機薄膜191、有機薄膜192與第二無機薄膜193。
在下文中，根據實施例的面板墊片區域PA_P的一個面板墊片終端PE_P的結構將被更詳細地描述。
第7圖係為第2圖的一個面板墊片終端的放大平面圖，且第8圖係為沿著第7圖的線段VIII-VIII'與線段IX-IX'擷取的剖面圖。
如上所述，第一墊片導電圖樣CP1可被設置於緩衝層102上。第一墊片導電圖樣CP1可包含在第二方向DR2上彼此間隔設置的複數個導電電極123。在第二方向DR2上彼此間隔設置的複數個導電電極123可藉由漂浮在(floating on)緩衝層102上，而不透過佈線耦合(例如：連接至)顯示面板100的顯示區域DA形成。
緩衝層102透過第一墊片導電圖樣CP1未設置的區域而被暴露。一個面板墊片終端PE_P可包含第一墊片導電圖樣CP1設置的區域與第一墊片導電圖樣CP1未設置的區域。相較於第一墊片導電圖樣CP1未設置的區域，第一墊片導電圖樣CP1設置的區域可以第一墊片導電圖樣CP1的厚度突出，以形成凸起部分。反之，相較於凸起部分，第一墊片導電圖樣CP1未設置的區域可以第一墊片導電圖樣CP1的厚度凹陷，以形成凹入部分。舉例而言，第一墊片導電圖樣CP1可具有在其內重複配置階差的表面凹入-凸起形狀。
第二絕緣層112可被一體成型且被設置在第一墊片導電圖樣CP1及/或第一墊片導電圖樣CP1的經暴露的上表面上。第二絕緣層112可覆蓋第一墊片導電圖樣CP1。第二絕緣層112可具有在第一墊片導電圖樣CP1及/或第一墊片導電圖樣CP1的經暴露的上表面之上的均勻(例如：實質上均勻)的厚度。然而，本揭露不限於此，且設置在第一墊片導電圖樣CP1未設置的區域內的第二絕緣層112的厚度可大於設置在第一墊片導電圖樣CP1設置的區域內的第二絕緣層112的厚度。在尺寸上，第二絕緣層112可大於第一墊片導電圖樣CP1與第二墊片導電圖樣CP2。舉例而言，第二絕緣層112可從第一墊片導電圖樣CP1與第二墊片導電圖樣CP2向外延伸。
如上所述，由於第二絕緣層112係由無機絕緣材料形成且共形地反映下部階差，藉由根據第一墊片導電圖樣CP1的存在或不存在來反映表面階差，第二絕緣層112的表面可具有凹入-凸起形狀。
第二墊片導電圖樣CP2可被設置在第二絕緣層112上。第二墊片導電圖樣CP2可包含結合至上述的COF薄膜300的輸出引線終端PE_OLB中的 每一個的區。不像第一墊片導電圖樣CP1，第二墊片導電圖樣CP2可被帶至(brought into)與顯示面板100的顯示區域DA電性接觸(electrical contact)。
第二墊片導電圖樣CP2可被一體成型。第二墊片導電圖樣CP2可覆蓋第一墊片導電圖樣CP1設置的區域。舉例而言，第二墊片導電圖樣CP2可覆蓋在第一墊片導電圖樣CP1上的第一墊片導電圖樣CP1的所有片段。
第二墊片導電圖樣CP2可具有既定的(set)(例如：預定的)凹入-凸起形狀。如上所述，由於第二墊片導電圖樣CP2由導電材料形成且共形地反映下部階差，藉由根據第一墊片導電圖樣CP1的存在或不存在來反映表面階差，第二墊片導電圖樣CP2的表面可具有各種合適的凹入-凸起形狀。
在一些實施例中，相較於第一墊片導電圖樣CP1未設置的區域，在第一墊片導電圖樣CP1設置的區域內的第二墊片導電圖樣CP2的上表面具有對應於第一墊片導電電極123的厚度的階差。舉例而言，相較於第一墊片導電圖樣CP1未設置的區域，第一墊片導電圖樣CP1設置在第二墊片導電圖樣CP2內的區域以第一墊片導電圖樣CP1的厚度突出，以形成凸起部分。再者，相較於凸起部分，第一墊片導電圖樣CP1未設置的區域以第一墊片導電圖樣CP1的厚度凹陷，以形成凹入部分。
然而，因為第一墊片導電圖樣CP1、第二絕緣層112與第二墊片導電圖樣CP2依序層疊的結構，介於第二墊片導電圖樣CP2的凸起部分與凹入部分之間的厚度的差異可小於介於第二絕緣層112的凸起部分與凹入部分之間的厚度的差異以及介於第一墊片導電圖樣CP1的凸起部分與凹入部分之間的厚度的差異。此外，介於第二絕緣層112的凸起部分與凹入部分之間的厚度的差 異可小於介於第一墊片導電圖樣CP1的凸起部分與凹入部分之間的厚度的差異。
再者，在第一墊片導電圖樣CP1、第二絕緣層112與第二墊片導電圖樣CP2依序層疊的結構內，第二墊片導電圖樣CP2的表面凹入-凸起部分的寬度可大於第一墊片導電圖樣CP1的表面凹入-凸起部分的寬度以及第二絕緣層112的表面凹入-凸起部分的寬度。此外，第二絕緣層112的表面凹入-凸起部分的寬度可大於第一墊片導電圖樣CP1的表面凹入-凸起部分的寬度。
反之，在厚度方向上，第二墊片導電圖樣CP2的凹入部分的寬度可小於第二絕緣層112的凹入部分的寬度，且在厚度方向上，第二絕緣層112的凹入部分的寬度可小於第一墊片導電圖樣CP1的非佈局間隔的寬度。
在下文中，根據實施例，面板墊片終端PE_P1與COF薄膜300的引線終端的超音波結合製程以及由於面板墊片終端PE_P1的凹入-凸起結構所致的效果將被描述。
第9圖與第10圖係為描繪第1圖的面板墊片終端及輸出引線終端的結合步驟的剖面圖。
參照第9圖及第10圖，當COF薄膜300的輸出引線終端PE_OLB被放置在顯示面板100的面板墊片終端PE_P上，且超音波製程在恆定(例如：實質上恆定)的壓力下執行時，摩擦力在界面處產生，以引起部分熔化，且同時(concurrently)(例如：同時(simultaneously))，各個組分可朝向彼此擴散。舉例而言，包含在COF薄膜300的輸出引線終端PE_OLB內的組分可被部分地擴散至面板墊片終端PE_P，且包含在面板墊片終端PE_P內的組分可被部分地擴散至COF薄膜300的輸出引線終端PE_OLB。結果，面板墊片終端PE_P可具有包含 在COF薄膜300的輸出引線終端PE_OLB內的組分擴散的區域，且COF薄膜300的輸出引線終端PE_OLB可具有包含在面板墊片終端PE_P內的組分擴散的區域。
如第10圖所示，在面板墊片終端PE_P的輸出引線終端PE_OLB的組分擴散的區域144b以及輸出引線終端PE_OLB的面板墊片終端PE_P的組份擴散的區域144a內，輸出引線終端PE_OLB與面板墊片終端PE_P可直接耦合(例如：直接連接)至彼此，同時彼此接觸。透過熔化(melting)與固化(solidification)，介於直接耦合(例如：直接連接)的輸出引線終端PE_OLB與面板墊片終端PE_P之間的界面可具有非平坦形狀。再者，隨著組分的相互擴散，彼此不同的材料的合金可形成在界面處。
然而，當COF薄膜300的輸出引線終端PE_OLB放置在顯示面板100的面板墊片終端PE_P上，且超音波製程在恆定(例如：實質上恆定)的壓力下執行時，如果充足的或合適的摩擦力沒有在介於面板墊片終端PE_P與輸出引線終端PE_OLB之間產生，介於顯示面板100與COF薄膜300之間的結合可靠性可劣化。
然而，根據本實施例，介於顯示面板100與COF薄膜300之間的結合可靠性可提升。舉例而言，如本實施例所述，當面板墊片終端PE_P的表面包含凹入部分與凸起部分，施加至介於面板墊片終端PE_P與輸出引線終端PE_OLB之間的界面的應力，舉例而言，施加至面板墊片終端PE_P的凸起部分的應力增加，且因此，面板墊片終端PE_P與輸出引線終端PE_OLB被良好地熔化以輕易地執行其間的連接。是以，COF薄膜300的結合可靠性可提升。
同時，在上述實施例中，雖然其示例的是，面板墊片終端PE_P包含由第一閘極導電層120製成的第一墊片導電圖樣CP1以及由第一源極/汲極導電層140製成的第二墊片導電圖樣CP2，但是本揭露不限於此。
舉例而言，第一墊片導電圖樣CP1可由第一閘極導電層120製成，第二墊片導電圖樣CP2可由第二閘極導電層130製成，且第二絕緣層112可設置為介於第一墊片導電圖樣CP1與第二墊片導電圖樣CP2之間。
如另一實例所述，第一墊片導電圖樣CP1可由第一閘極導電層120形成，第二墊片導電圖樣CP2可由第二源極/汲極導電層160形成，且第二絕緣層112及/或第三絕緣層113可設置為介於第一墊片導電圖樣CP1與第二墊片導電圖樣CP2之間。
如另一實例所述，第一墊片導電圖樣CP1可由第一閘極導電層120形成，第二墊片導電圖樣CP2可由第二閘極導電層130與第一源極/汲極導電層140的層疊結構形成，且第二絕緣層112可設置於其間。在此情況中，第三絕緣層113可進一步設置於第二閘極導電層130與第一源極/汲極導電層140之間，但本揭露不限於此。
如另一實例所述，第一墊片導電圖樣CP1可由第一閘極導電層120形成，第二墊片導電圖樣CP2可由第二閘極導電層130與第二源極/汲極導電層160的層疊結構形成，且第二絕緣層112可設置於其間。在此情況中，第三絕緣層113可進一步設置於第二閘極導電層130與第一源極/汲極導電層140之間，但本揭露不限於此。
如另一實例所述，第一墊片導電圖樣CP1可由第一閘極導電層120形成，第二墊片導電圖樣CP2可由第一源極/汲極導電層140與第二源極/汲 極導電層160的層疊結構形成，且第二絕緣層112及/或第三絕緣層113可設置為介於第一墊片導電圖樣CP1與第二墊片導電圖樣CP2之間。在此情況中，第二墊片導電圖樣CP2可進一步包含介於第一源極/汲極導電層140之間的第二閘極導電層130，但本揭露不限於此。
如另一實例所述，第一墊片導電圖樣CP1可由第二閘極導電層130形成，且可應用第二墊片導電圖樣CP2的上述各種合適修改。
面板墊片終端PE_P可由其他各種合適導電層的組合形成。
在下文中，其他實施例將被描述。在下述實施例中，與前述實施例相同的特徵用相同元件符號表示，且其的冗贅敘述將不再於此重複，或將被簡化。
第11圖係為根據另一實施例的面板墊片終端的剖面圖。
參照第11圖，根據另一實施例的面板墊片終端PE_Pa與第1圖至第10圖的實施例不同處為，面板墊片終端PE_Pa進一步包含接觸孔CNT，透過接觸孔CNT，第二絕緣層112電耦合(例如：電連接)至第一墊片導電圖樣CP1與第二墊片導電圖樣CP2。
在一些實施例中，第二絕緣層112可包含暴露於第一墊片導電圖樣CP1上的區域。經暴露的區域可為接觸孔CNT，透過接觸孔CNT，第一墊片導電圖樣CP1與第二墊片導電圖樣CP2電耦合(例如：電連接)至彼此。雖然接觸孔CNT可小於第一墊片導電圖樣CP1的上表面的寬度，但是本揭露不限於此，且接觸孔可等於或大於第一墊片導電圖樣CP1的上表面的寬度。
即使在本實施例中，當COF薄膜300的輸出引線終端PE_OLB放置在面板墊片終端PE_P_1上，且超音波製程在恆定(例如：實質上恆定)壓力 下執行，如果充足的或合適的摩擦力沒有在介於面板墊片終端PE_P_1與輸出引線終端PE_OLB之間產生，介於顯示面板100_1與COF薄膜300之間的結合可靠性可劣化。
然而，根據本實施例，介於面板墊片終端PE_P_1與輸出引線終端PE_OLB之間的結合可靠性可提升。舉例而言，如本實施例所述，當面板墊片終端PE_P_1的表面包含凹入部分與凸起部分，施加至介於面板墊片終端PE_P_1與輸出引線終端PE_OLB之間的界面的應力，舉例而言，施加至面板墊片終端PE_P_1的凸起部分的應力增加以增進凸起部分處的摩擦力，且因此，面板墊片終端PE_P_1與輸出引線終端PE_OLB被良好地熔化以輕易地執行其間的連接。是以，COF薄膜300的結合可靠性可提升。
第12圖及第13圖係分別為根據另一實施例的面板墊片終端的平面圖及剖面圖。
參照第12圖及第13圖，根據本實施例的面板墊片終端PE_P_1與第1圖至第10圖的實施例不同處為，第一墊片導電圖樣CP1_1包含分別在第一方向DR1與第二方向DR2上彼此分離的導電電極123_1。
在一些實施例中，在根據本實施例的面板墊片終端PE_P_1內，第一墊片導電圖樣CP1_1包含分別在第一方向DR1與第二方向DR2上彼此分離的導電電極123_1。
即使在本實施例中，當COF薄膜300的輸出引線終端PE_OLB放置在面板墊片終端PE_P_1上，且超音波製程在恆定(例如：實質上恆定)壓力下執行，如果充足的或合適的摩擦力沒有在介於面板墊片終端PE_P_1與輸出引 線終端PE_OLB之間產生，介於顯示面板100_1與COF薄膜300之間的結合可靠性可劣化。
然而，根據本實施例，介於面板墊片終端PE_P_1與輸出引線終端PE_OLB之間的結合可靠性可提升。舉例而言，如本實施例所述，當面板墊片終端PE_P_1的表面包含凹入部分與凸起部分，施加至介於面板墊片終端PE_P_1與輸出引線終端PE_OLB之間的界面的應力，舉例而言，施加至面板墊片終端PE_P_1的凸起部分的應力增加以增進凸起部分處的摩擦力，且因此，面板墊片終端PE_P_1與輸出引線終端PE_OLB被良好地熔化以輕易地執行其間的連接。是以，COF薄膜300的結合可靠性可提升。
第14圖及第15圖係分別為根據又一實施例的面板墊片終端的平面圖及剖面圖。
參照第14圖及第15圖，根據又一實施例的面板墊片終端PE_P_2被配置，以使第一墊片導電圖樣CP1_2包含可在第一方向DR1上實質上地延伸且可在傾斜方向上延伸的導電電極123_2，舉例而言，第一方向DR1與第二方向DR2的上下對角線方向。當第一墊片導電圖樣CP1_2在這樣的延伸方向延伸，在第二方向DR2的不同方向上擺動(swinging)且同時在第一方向DR1上延伸而作為整體(whole)的形狀可被形成。擺動的形狀亦可被稱為鋸齒狀(zigzag shape)。
在一些實施例中，在藉由超音波震動來結合面板墊片終端PE_P_2至在第二方向DR2上震動(vibrating)的COF薄膜300的輸出引線終端PE_OLB的時候，根據本實施例的面板墊片終端PE_P_2接收來自在第二方向DR2上突出的區域及來自在第二方向DR2上凹陷的區域的較大應力，且因此，用以達到熔點之充足的或合適的摩擦力可被產生。
即使在本實施例中，當COF薄膜300的輸出引線終端PE_OLB放置在面板墊片終端PE_P_2上，且超音波製程在恆定(例如：實質上恆定)壓力下執行，如果充足的或合適的摩擦力沒有在介於面板墊片終端PE_P_2與輸出引線終端PE_OLB之間產生，介於顯示面板100_2與COF薄膜300之間的結合可靠性可劣化。
然而，根據本實施例，介於面板墊片終端PE_P_2與輸出引線終端PE_OLB之間的結合可靠性可提升。舉例而言，如本實施例所述，當面板墊片終端PE_P_2的表面包含凹入部分與凸起部分，施加至介於面板墊片終端PE_P_2與輸出引線終端PE_OLB之間的界面的應力，舉例而言，施加至面板墊片終端PE_P_2的凸起部分的應力增加以增進凸起部分處的摩擦力，且因此，面板墊片終端PE_P_2與輸出引線終端PE_OLB被良好地熔化以輕易地執行其間的連接。是以，COF薄膜300的結合可靠性可提升。
第16圖及第17圖係分別為根據又一實施例的面板墊片終端的平面圖及剖面圖。
參照第16圖及第17圖，根據本實施例的面板墊片終端PE_P_3與第1圖至第10圖的實施例不同處為，第一墊片導電圖樣CP1_3被配置以允許在第一方向DR1上的突出區域及凹陷區域被重複。
根據又一實施例的面板墊片終端PE_P_3被配置，以使第一墊片導電圖樣CP1_3可在第一方向DR1上實質地延伸且可在傾斜方向上延伸，舉例而言，第一方向DR1與第二方向DR2的左右對角線方向。當第一墊片導電圖樣CP1_3在這樣的延伸方向延伸，在第一方向DR1的不同方向上擺動且同時在第 二方向DR2上延伸而作為整體的形狀可被形成。擺動的形狀亦可被稱為鋸齒狀。
在一些實施例中，藉由超音波震動，根據本實施例的面板墊片終端PE_P_3可被結合至在第二方向DR2上震動(vibrating)的COF薄膜300的輸出引線終端PE_OLB。在此情況中，面板墊片終端PE_P_3具有在第二方向DR2上延伸的第一墊片導電圖樣CP1_3，從而擴大具輸出引線終端PE_OLB的結合區域。再者，面板墊片終端PE_P_3接收來自在第二方向DR2上突出的區域及來自在第二方向DR2上凹陷的區域的較大應力，且因此，用以達到熔點之充足的或合適的摩擦力可被產生。
即使在本實施例中，當COF薄膜300的輸出引線終端PE_OLB放置在面板墊片終端PE_P_3上，且超音波製程在恆定(例如：實質上恆定)壓力下執行，如果充足的或合適的摩擦力沒有在介於面板墊片終端PE_P_3與輸出引線終端PE_OLB之間產生，介於顯示面板100_3與COF薄膜300之間的結合可靠性可劣化。
然而，根據本實施例，介於面板墊片終端PE_P_3與輸出引線終端PE_OLB之間的結合可靠性可提升。舉例而言，如本實施例所述，當面板墊片終端PE_P_3的表面包含凹入部分與凸起部分，施加至介於面板墊片終端PE_P_3與輸出引線終端PE_OLB之間的界面的應力，舉例而言，施加至面板墊片終端PE_P_3的凸起部分的應力增加以增進凸起部分處的摩擦力，且因此，面板墊片終端PE_P_3與輸出引線終端PE_OLB被良好地熔化以輕易地執行其間的連接。是以，COF薄膜300的結合可靠性可提升。
第18A圖至第18C圖係為實質上具有與面板墊片終端應用之變形例相同結構的PCB基板的PCB墊片終端的平面圖。
第19A圖至第19C圖係為實質上具有與面板墊片終端應用之變形例相同結構的PCB基板的PCB墊片終端的剖面圖。
參照第18A圖至第18C圖與第19A圖至第19C圖，根據另一實施例的PCB墊片終端PE_B與第1圖至第10圖的實施例不同處為，PCB墊片終端PE_B包含凹入-凸起結構，且凹入-凸起結構包含各種合適修改。
在一些實施例中，當COF薄膜300的輸入引線終端PE_ILB放置在PCB基板400的PCB墊片終端PE_B上，且超音波製程在恆定(例如：實質上恆定)壓力下執行時，摩擦力在界面處產生，以引起部分熔化，且同時(concurrently)(例如：同時(simultaneously))，各個組分可朝向彼此擴散。舉例而言，包含在COF薄膜300的輸入引線終端PE_ILB內的組分可被部分地擴散至PCB墊片終端PE_B，且包含在PCB墊片終端PE_B內的組分可被部分地擴散至COF薄膜300的輸入引線終端PE_ILB。結果，PCB墊片終端PE_B可具有包含在COF薄膜300的輸入引線終端PE_ILB內的組分擴散的區域，且COF薄膜300的輸入引線終端PE_ILB可具有包含在PCB墊片終端PE_B內的組分擴散的區域。
在PCB墊片終端PE_B的輸入引線終端PE_ILB的組分擴散的區域以及輸入引線終端PE_ILB的PCB墊片終端PE_B的組份擴散的區域內，輸入引線終端PE_ILB與PCB墊片終端PE_B可直接耦合(例如：直接連接)至彼此，同時彼此接觸。透過熔化(melting)與固化(solidification)，介於直接耦合(例如：直接連接)的輸入引線終端PE_ILB與PCB墊片終端PE_B之間的界面可具有非 平坦形狀。再者，隨著組分的相互擴散，彼此不同的材料的合金可形成在界面處。
然而，當COF薄膜300的輸入引線終端PE_ILB放置在PCB墊片終端PE_B上，且超音波製程在恆定(例如：實質上恆定)的壓力下執行時，如果充足的或合適的摩擦力沒有在介於PCB墊片終端PE_B與輸入引線終端PE_ILB之間產生，介於PCB基板400與COF薄膜300之間的結合可靠性可劣化。
然而，根據本實施例，介於PCB墊片終端PE_B與輸入引線終端PE_ILB之間的結合可靠性可提升。舉例而言，如本實施例所述，當PCB墊片終端PE_B的表面包含凹入部分與凸起部分，施加至介於PCB墊片終端PE_B與輸入引線終端PE_ILB之間的界面的應力，舉例而言，施加至PCB墊片終端PE_B的凸起部分的應力增加以增進凸起部分處的摩擦力，且因此，PCB墊片終端PE_B與輸入引線終端PE_ILB被良好地熔化以輕易地執行其間的連接。是以，COF薄膜300的結合可靠性可提升。
第20圖係為根據另一實施例的顯示面板的剖面圖。
參照第20圖，根據另一實施例的顯示面板100_4與第1圖至第10圖的實施例不同處為，顯示面板100_4進一步包含於第二絕緣層112上的第三墊片導電圖樣CP3。
在一些實施例中，根據本實施例的顯示面板100_4可進一步包含於第二絕緣層112上的第三墊片導電圖樣CP3。第三墊片導電圖樣CP3可一體成型在第二絕緣層112上。第三墊片導電圖樣CP3可由第二閘極導電層130形成。第三墊片導電圖樣CP3可包含導電電極132。雖然，其示於圖式中的是，第三墊片導電圖樣CP3的導電電極132被設置為在第二方向DR2上分離，但是 本揭露不限於此。再者，雖然其示例於本實施例中的是，第二絕緣層112設置在第一墊片導電圖樣CP1與第三墊片導電圖樣CP3之間，但是本揭露不限於此，且第二絕緣層112可被省略。
第二墊片導電圖樣CP2可具有既定的(例如：預定的)凹入-凸起形狀。舉例而言，相較於第一墊片導電圖樣CP1與第三墊片導電圖樣CP3未設置的區域，在第一墊片導電圖樣CP1與第三墊片導電圖樣CP3設置的區域內，第二墊片導電圖樣CP2的上表面具有對應於第一墊片導電電極123及第三墊片導電電極144的厚度的階差。舉例而言，相較於第一墊片導電圖樣CP1與第三墊片導電圖樣CP3未設置的區域，在第二墊片導電圖樣CP2內的第一墊片導電圖樣CP1與第三墊片導電圖樣CP3設置的區域，以第一墊片導電圖樣CP1與第三墊片導電圖樣CP3的厚度凹陷，以形成凹入部分。因此，因為第一墊片導電圖樣CP1與第三墊片導電圖樣CP3的形狀，第二墊片導電圖樣CP2可具有既定的(例如：預定的)凹入-凸起形狀。再者，由於第一墊片導電圖樣CP1與第三墊片導電圖樣CP3的凹入部分與凸起部分係在一個方向上重複地交錯佈置，所以第二墊片導電圖樣CP2可具有重複的凹入-凸起結構。
即使在本實施例中，當COF薄膜300的輸出引線終端PE_OLB放置在面板墊片終端PE_P_4上，且超音波製程在恆定(例如：實質上恆定)壓力下執行，如果充足的或合適的摩擦力沒有在介於面板墊片終端PE_P_4與輸出引線終端PE_OLB之間產生，介於顯示面板100_4與COF薄膜300之間的結合可靠性可劣化。
然而，根據本實施例，介於面板墊片終端PE_P_4與輸出引線終端PE_OLB之間的結合可靠性可提升。舉例而言，如本實施例所述，當面板墊 片終端PE_P_4的表面包含凹入部分與凸起部分，施加至介於面板墊片終端PE_P_4與輸出引線終端PE_OLB之間的界面的應力，舉例而言，施加至面板墊片終端PE_P_4的凸起部分的應力增加以增進凸起部分處的摩擦力，且因此，面板墊片終端PE_P_4與輸出引線終端PE_OLB被良好地熔化以輕易地執行其間的連接。是以，COF薄膜300的結合可靠性可提升。
第21圖係為根據又一實施例的顯示面板的剖面圖。
參照第21圖，根據另一實施例的顯示面板100_5與第20圖的實施例不同處為，顯示面板100_5進一步包含於第二墊片導電圖樣CP2上的第四墊片導電圖樣CP4。
在一些實施例中，第四墊片導電圖樣CP4可一體成型在第二墊片導電圖樣CP2上。再者，第四墊片導電圖樣CP4可由第二源極/汲極導電層160形成。
第四墊片導電圖樣CP4可具有既定的(例如：預定的)凹入-凸起形狀。舉例而言，相較於第一墊片導電圖樣CP1與第三墊片導電圖樣CP3未設置的區域，在第一墊片導電圖樣CP1與第三墊片導電圖樣CP3設置的區域內，第四墊片導電圖樣CP4的上表面具有對應於第一墊片導電電極123及第三墊片導電電極144的厚度的階差。在一些實施例中，相較於第一墊片導電圖樣CP1與第三墊片導電圖樣CP3未設置的區域，在第四墊片導電圖樣CP4內的第一墊片導電圖樣CP1與第三墊片導電圖樣CP3設置的區域，以第一墊片導電圖樣CP1與第三墊片導電圖樣CP3的厚度突出，以形成凸起部分。此外，相較於凸起部分，第一墊片導電圖樣CP1與第三墊片導電圖樣CP3未設置的區域，以第一墊片導電圖樣CP1與第三墊片導電圖樣CP3的厚度凹陷，以形成凹入部分。因此， 因為第一墊片導電圖樣CP1與第三墊片導電圖樣CP3的形狀，第四墊片導電圖樣CP4可具有既定的(例如：預定的)凹入-凸起形狀。再者，由於第一墊片導電圖樣CP1與第三墊片導電圖樣CP3的凹入部分與凸起部分係在一個方向上重複地交錯佈置，所以第四墊片導電圖樣CP4可具有重複的凹入-凸起結構。
即使在本實施例中，當COF薄膜300的輸出引線終端PE_OLB放置在面板墊片終端PE_P_5上，且超音波製程在恆定(例如：實質上恆定)壓力下執行，如果充足的或合適的摩擦力沒有在介於面板墊片終端PE_P_5與輸出引線終端PE_OLB之間產生，介於顯示面板100_5與COF薄膜300之間的結合可靠性可劣化。
然而，根據本實施例，介於面板墊片終端PE_P_5與輸出引線終端PE_OLB之間的結合可靠性可提升。舉例而言，如本實施例所述，當面板墊片終端PE_P_5的表面包含凹入部分與凸起部分，施加至介於面板墊片終端PE_P_5與輸出引線終端PE_OLB之間的界面的應力，舉例而言，施加至面板墊片終端PE_P_5的凸起部分的應力增加以增進凸起部分處的摩擦力，且因此，面板墊片終端PE_P_5與輸出引線終端PE_OLB被良好地熔化以輕易地執行其間的連接。是以，COF薄膜300的結合可靠性可提升。
第22圖係為根據又一實施例的顯示面板的剖面圖。
參照第22圖，根據另一實施例的顯示面板100_6與第21圖的實施例不同處為，第二墊片導電圖樣CP2包含在第二方向DR2上彼此間隔的複數個導電電極144_1。
在一些實施例中，在根據本實施例的顯示面板100_6內，第二墊片導電圖樣CP2可包含在第二方向DR2上彼此間隔的複數個導電電極144_1。
即使在本實施例中，第四墊片導電圖樣CP4可具有既定的(例如：預定的)凹入-凸起形狀。舉例而言，相較於第一墊片導電圖樣CP1至第三墊片導電圖樣CP3未設置的區域，在第一墊片導電圖樣CP1至第三墊片導電圖樣CP3設置的區域內，第四墊片導電圖樣CP4的上表面具有對應於第一墊片導電電極123至第三墊片導電電極144的厚度的階差。舉例而言，相較於第一墊片導電圖樣CP1至第三墊片導電圖樣CP3未設置的區域，在第四墊片導電圖樣CP4內的第一墊片導電圖樣CP1至第三墊片導電圖樣CP3設置的區域，以第一墊片導電圖樣CP1至第三墊片導電圖樣CP3的厚度突出，以形成凸起部分。此外，相較於凸起部分，第一墊片導電圖樣CP1至第三墊片導電圖樣CP3未設置的區域，以第一墊片導電圖樣CP1與第三墊片導電圖樣CP3的厚度凹陷，以形成凹入部分。因此，因為第一墊片導電圖樣CP1至第三墊片導電圖樣CP3的形狀，第四墊片導電圖樣CP4可具有既定的(例如：預定的)凹入-凸起形狀。再者，由於第一墊片導電圖樣CP1至第三墊片導電圖樣CP3的凹入部分與凸起部分係在一個方向上重複地交錯佈置，所以第四墊片導電圖樣CP4可具有重複的凹入-凸起結構。
即使在本實施例中，當COF薄膜300的輸出引線終端PE_OLB放置在面板墊片終端PE_P_4上，且超音波製程在恆定(例如：實質上恆定)壓力下執行，如果充足的或合適的摩擦力沒有在介於面板墊片終端PE_P_4與輸出引線終端PE_OLB之間產生，介於顯示面板100_4與COF薄膜300之間的結合可靠性可劣化。
然而，根據本實施例，介於面板墊片終端PE_P_4與輸出引線終端PE_OLB之間的結合可靠性可提升。舉例而言，如本實施例所述，當面板墊 片終端PE_P_4的表面包含凹入部分與凸起部分，施加至介於面板墊片終端PE_P_4與輸出引線終端PE_OLB之間的界面的應力，舉例而言，施加至面板墊片終端PE_P_4的凸起部分的應力增加以增進凸起部分處的摩擦力，且因此，面板墊片終端PE_P_4與輸出引線終端PE_OLB被良好地熔化以輕易地執行其間的連接。是以，COF薄膜300的結合可靠性可提升。
如上所述，根據本揭露的實施例，提供具有高結合可靠性的顯示裝置係為可能。
本揭露的效果不限於上述，且其他各種合適的效果涵蓋於本揭露的範疇內。
其應被理解的是，雖然在本文中可使用「第一(first)」、「第二(second)」、「第三(third)」等用語描述各種元件、構件、區(region)、層、及/或部份，但這些元件、構件、區、層、及/或部份不應該被這些用語所限制。這些用語僅用於分辨一元件、一構件、一區、一層或一部份與另一元件、另一構件、另一區、另一層或另一部份。因此，以下討論的第一元件、第一構件、第一區、第一層、或第一部份可稱為第二元件、第二構件、第二區、第二層、或第二部份而未脫離本發明之精神及範疇。
空間相關的用語，像是「之下(beneath)」、「下方(below)」、「下部(lower)」、「之下(under)」、「上方(above)」、「上部(upper)」以及其類似用語可用於本文中，以便描述圖式中所繪示之一元件或一特徵與另一元件或另一特徵的關係。其應被理解的是，除了圖式中描繪的方位之外，空間相關的用語旨在涵蓋使用中或操作中的裝置之不同方位。舉例而言，如果將圖式中的裝置翻轉，被描述為在其他元件或其他特徵「下方(below)」、「之下(beneath)」或、 「之下(under)」的元件將被轉向為在其他元件或其他特徵的「上方(above)」。因此，例示性用語「下方(below)」與「之下(under)」可同時包含上方與下方的方向。裝置可轉向其他方位(旋轉90度或其他方位)，而在本文中使用的空間相關的描述用語係據此做相對應的解釋。
在本文所用之用語係僅為描述特定實施例之目的而非用於限制本揭露。如本文所用，除非文中另行明確地表示，否則「一(a)」與「一(an)」的單數型式亦旨在包含複數型式。其更應被理解的是，當用語「包含(comprises)」、「包含(comprising)」、「包含(includes)」、與「包含(including)」用於說明書中時，係指明所述特徵、整數、行為、操作、元件及/或構件的存在，但是不排除一或多個其他特徵、整數、行為、操作、元件、構件及/或及其群組的存在或增添。如本文所用，用語「及/或(and/or)」包含一或多個相關所列項目的任何與所有組合。當像是「至少一(at least one of)」的表達方式置於元件的列表前時，係修改整個元件的列表而非修改列表中的單獨元件。
如本文所用，用語「實質上地(substantially)」、「大約(about)」及其類似用語係用作近似值用與，而非程度用語，且旨在解釋所屬技術領域中具有通常知識者理解之在測量值或在計算值內的固有偏差。此外，當描述本揭露之實施例時，「可(may)」的使用指的是「本揭露的一或多個實施例」。如本文所用，用語「使用(use)」、「使用(using)」與「使用(used)」可分別被認為與用語「利用(utilize)」、「利用(utilizing)」以及「利用(utilized)」為同義。並且，用語「例示性(exemplary)」意指為例示或說明。
此外，本文列舉的任何數值區域旨在包含歸入(subsumed)所列區域內的具有相同數值精度的所有子區域。舉例而言，區域「1.0至10.0」旨在包 含介於(且含)所列最小值1.0與所列最大值10.0之間的所有子區域，亦即，具有等於或大於1.0的最小值與等於或小於10.0的最大值，像是，例如：2.4至7.6。本文所列舉的任何最大數值限制旨在包含其中歸入的所有較低數值限制，且在此說明書中列舉的任何最小數值限制旨在包含其中歸入的所有較高數值限制。據此，申請人保留修正包含申請專利區域的此說明書之權利，以明確列舉歸入於本文明確列舉的區域內的任何子區域。
儘管出於說明性目的已經揭露了本揭露的特定實施例，但是所屬技術領域中具有通常知識者將理解的是，在不脫離所附申請專利區域及其等效內容中所闡述的本揭露的範疇與精神下，各種合適的修改、增加與替換係為可能的。
101:基底基板
102:緩衝層
105:半導體層
111:第一絕緣層
112:第二絕緣層
113:第三絕緣層
120:第一閘極導電層
121、122、123、131、141、142、143、144、162:電極
140:第一源極/汲極導電層
144a、144b:區域
151:第一通孔層
152:第二通孔層
160:第二源極/汲極導電層
161:數據訊號線
163:電源供應電壓線
181:像素定義層
190:薄膜封裝層
191:第一無機薄膜
192:有機薄膜
193:第二無機薄膜
ANO:陽極電極
CAT:陰極電極
CP1:第一墊片導電圖樣
CP2:第二墊片導電圖樣
DA:顯示區域
EL:有機層
EL1:有機發光層
EL2:電洞注入/傳輸層
EL3:電子注入/傳輸層

Claims (29)

  1. 一種顯示裝置，其包含：一顯示區域；一非顯示區域，圍繞該顯示區域；一基板；以及一第一終端，在該非顯示區域內且在基板上；其中，該第一終端包含：複數個第一導電圖樣，其彼此間隔；一絕緣層，覆蓋該複數個第一導電圖樣的每一個；以及一第二導電圖樣，在該絕緣層上，且覆蓋該複數個第一導電圖樣，且該第二導電圖樣的一表面上包含複數個凹入部分及複數個凸起部分；且該第二導電圖樣的該表面上的該複數個凹入部分的每一個，係與未設置該複數個第一導電圖樣的區域重疊。
  2. 如申請專利範圍第1項所述之顯示裝置，其中該第二導電圖樣的該表面的該凸起部分與各該第一導電圖樣重疊。
  3. 如申請專利範圍第1項所述之顯示裝置，其中該絕緣層的一表面共形地反映(conformally reflects)該複數個第一導電圖樣所致的階差(step)，且該第二導電圖樣的該表面的該凹入部分與該凸起部分藉由該絕緣層的該表面共形地反映。
  4. 如申請專利範圍第3項所述之顯示裝置，其中該絕緣層包含一無機絕緣材料。
  5. 如申請專利範圍第2項所述之顯示裝置，其中該複數個第一導電圖樣包含與該第二導電圖樣不同的材料。
  6. 如申請專利範圍第5項所述之顯示裝置，其中該複數個第一導電圖樣包含鉬(Mo)，且該第二導電圖樣包含鋁(Al)。
  7. 如申請專利範圍第2項所述之顯示裝置，其中：該絕緣層包含在該絕緣層的一表面上的一凹入部分及一凸起部分；在一厚度方向上，該第二導電圖樣的該凸起部分的一寬度大於對應於其的該絕緣層的該凸起部分的一寬度；以及在該厚度方向上，該絕緣層的該凸起部分的該寬度大於對應於其的該第一導電圖樣的一寬度。
  8. 如申請專利範圍第7項所述之顯示裝置，其中：在該厚度方向上，該第二導電圖樣的該凹入部分的一寬度小於對應於其的該絕緣層的該凹入部分的一寬度；以及在該厚度方向上，該絕緣層的該凹入部分的該寬度小於對應於其的第一導電圖樣的一非佈局間隔(non-layout space)的一寬度。
  9. 如申請專利範圍第3項所述之顯示裝置，其中該絕緣層包含至少一接觸孔，且各該第一導電圖樣透過該接觸孔電耦合(electrically coupled)至該第二導電圖樣。
  10. 如申請專利範圍第1項所述之顯示裝置，其進一步包含：依序設置在該複數個第一導電圖樣與該絕緣層之間的一第二絕緣層以及複數個第三導電圖樣， 其中，在一厚度方向上，該複數個第三導電圖樣與該複數個第一導電圖樣重疊。
  11. 如申請專利範圍第10項所述之顯示裝置，其中該絕緣層包含一無機絕緣材料；該複數個第一導電圖樣與該複數個第三導電圖樣中的每一個包含鉬(Mo)；且該第二導電圖樣包含鋁(Al)。
  12. 如申請專利範圍第1項所述之顯示裝置，其中該第二導電圖樣沿著一第一方向延伸；該複數個第一導電圖樣的每一個沿著垂直於該第一方向的一第二方向延伸；且該複數個第一導電圖樣沿著該第一方向佈置。
  13. 如申請專利範圍第1項所述之顯示裝置，其中該第二導電圖樣沿著一第一方向延伸；且該複數個第一導電圖樣具有島狀，且沿著該第一方向與垂直於該第一方向的一第二方向佈置。
  14. 如申請專利範圍第1項所述之顯示裝置，其中該第二導電圖樣沿著一第一方向延伸；該複數個第一導電圖樣的每一個以鋸齒狀沿著垂直於該第一方向的一第二方向延伸；且該複數個第一導電圖樣沿著該第一方向佈置。
  15. 如申請專利範圍第1項所述之顯示裝置，其中該第二導電圖樣沿著一第一方向延伸；該複數個第一導電圖樣的每一個以鋸齒狀沿著該第一方向延伸；且該複數個第一導電圖樣沿著垂直於該第一方向的一第二方向佈置。
  16. 如申請專利範圍第1項所述之顯示裝置，其中該第二導電圖樣係一體成型，且從該複數個第一導電圖樣的兩端向外延伸，以完全地覆蓋該複數個第一導電圖樣。
  17. 如申請專利範圍第1項所述之顯示裝置，其進一步包含：一第一薄膜，在該非顯示區域內附接至該基板上，其中，該第一薄膜包含一第二終端，該第二終端超音波結合(ultrasonically bonded to)至該第一終端。
  18. 如申請專利範圍第17項所述之顯示裝置，其進一步包含：一電路基板，附接至該第一薄膜，其中，該第一薄膜進一步包含與該第二終端間隔的一第三終端，且該電路基板包含超音波結合至該第二終端的一第四終端。
  19. 一種顯示裝置，其包含：一顯示區域，包含一薄膜電晶體；一非顯示區域，圍繞該顯示區域設置，且包含一墊片區域；一基板；一第一導電層，在該基板上；一第一絕緣層，在該第一導電層上；以及一第二導電層，在該第一絕緣層上；其中，該第一導電層包含在該墊片區域內的複數個第一墊片導電圖樣；該第二導電層包含在該墊片區域內的一第二墊片導電圖樣；且該第二墊片導電圖樣覆蓋該複數個第一墊片導電圖樣，且該第二墊片導電圖樣的一表面上包含複數個凹入部分及複數個凸起部分，該第二墊片導電圖樣的該表面上的該複數個凹入部分的每一個，係與未設置各該複數個第一電片導電圖樣的區域重疊。
  20. 如申請專利範圍第19項所述之顯示裝置，其中該第二導電層進一步包含該顯示區域的該薄膜電晶體的一源極/汲極電極。
  21. 如申請專利範圍第20項所述之顯示裝置，其中該第一導電層進一步包含該顯示區域的該薄膜電晶體的一閘極電極。
  22. 如申請專利範圍第20項所述之顯示裝置，其中該顯示區域進一步包含一電容器，且該第一導電層包含該顯示區域的該電容器的一第一電極。
  23. 如申請專利範圍第19項所述之顯示裝置，其中該第二墊片導電圖樣的該表面的該凸起部分與該複數個第一墊片導電圖樣的每一個重疊。
  24. 如申請專利範圍第19項所述之顯示裝置，其中該第一絕緣層的一表面共形地反映該複數個第一墊片導電圖樣所致的階差，且該第二墊片導電圖樣的該表面的該凹入部分與該凸起部分藉由該第一絕緣層的該表面共形地反映。
  25. 如申請專利範圍第24項所述之顯示裝置，其中該第一絕緣層包含一無機絕緣層。
  26. 如申請專利範圍第23項所述之顯示裝置，其中該複數個第一墊片導電圖樣包含與該第二墊片導電圖樣不同的材料。
  27. 如申請專利範圍第26項所述之顯示裝置，其中該複數個第一墊片導電圖樣包含鉬(Mo)，且該第二墊片導電圖樣包含鋁(Al)。
  28. 如申請專利範圍第24項所述之顯示裝置，其中： 該第一絕緣層包含在該第一絕緣層的該表面上的一凹入部分及一凸起部分；在一厚度方向上，該第二墊片導電圖樣的該凸起部分的一寬度大於對應於其的該第一絕緣層的該凸起部分的一寬度；以及在該厚度方向上，該第一絕緣層的該凸起部分的該寬度大於對應於其的各該第一墊片導電圖樣的一寬度。
  29. 如申請專利範圍第28項所述之顯示裝置，其中：在該厚度方向上，該第二墊片導電圖樣的該凹入部分的一寬度小於對應於其的該第一絕緣層的該凹入部分的一寬度；以及在該厚度方向上，該第一絕緣層的該凹入部分的該寬度小於對應於其的該複數個第一墊片導電圖樣的每一個的一非佈局間隔的一寬度。
TW108123614A 2018-07-04 2019-07-04 顯示裝置 TWI835816B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180077494A KR102533660B1 (ko) 2018-07-04 2018-07-04 표시 장치
KR10-2018-0077494 2018-07-04

Publications (2)

Publication Number Publication Date
TW202017444A TW202017444A (zh) 2020-05-01
TWI835816B true TWI835816B (zh) 2024-03-21

Family

ID=67225995

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108123614A TWI835816B (zh) 2018-07-04 2019-07-04 顯示裝置

Country Status (6)

Country Link
US (2) US11227542B2 (zh)
EP (1) EP3591706A1 (zh)
JP (1) JP7296234B2 (zh)
KR (1) KR102533660B1 (zh)
CN (1) CN110690253A (zh)
TW (1) TWI835816B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109459895B (zh) * 2018-12-13 2021-05-14 厦门天马微电子有限公司 显示面板和显示装置
KR20200102622A (ko) 2019-02-21 2020-09-01 삼성디스플레이 주식회사 표시 장치
KR20200107018A (ko) 2019-03-05 2020-09-16 삼성디스플레이 주식회사 표시 장치
CN110462830B (zh) * 2019-06-27 2022-12-06 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板和显示装置
CN112327073B (zh) * 2020-10-09 2022-11-01 武汉华星光电半导体显示技术有限公司 一种柔性屏测试设备及柔性屏测试方法
CN112951849B (zh) * 2021-02-10 2023-03-28 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
CN114531774A (zh) * 2022-02-21 2022-05-24 京东方科技集团股份有限公司 一种柔性电路板、制作方法和显示装置
WO2024192676A1 (zh) * 2023-03-21 2024-09-26 京东方科技集团股份有限公司 电路板、显示装置和电路板的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201248740A (en) * 2011-03-30 2012-12-01 Dainippon Printing Co Ltd Laminate substrate for electron device, electron device, display apparatus for organic electroluminescence, electronic paper, and manufacturing method for laminate substrate for electron device
KR20170114029A (ko) * 2016-03-31 2017-10-13 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
KR20180025382A (ko) * 2016-08-30 2018-03-09 삼성디스플레이 주식회사 유기 발광 표시 장치
US20180090555A1 (en) * 2016-09-23 2018-03-29 Samsung Display Co., Ltd. Display device

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100859464B1 (ko) 2000-12-29 2008-09-23 엘지디스플레이 주식회사 디지털 엑스레이 검출기용 박막트랜지스터 어레이 패널 및 그 제조방법
KR100813019B1 (ko) 2001-10-19 2008-03-13 삼성전자주식회사 표시기판 및 이를 갖는 액정표시장치
KR100742376B1 (ko) 2005-09-30 2007-07-24 삼성에스디아이 주식회사 패드부 및 그 제조 방법
JP2009054833A (ja) 2007-08-28 2009-03-12 Seiko Epson Corp 電子デバイスとその製造方法、電気光学装置および電子機器
KR20100073924A (ko) * 2008-12-23 2010-07-01 제일모직주식회사 평판 디스플레이용 전극 구조체
JP5470894B2 (ja) 2009-02-18 2014-04-16 セイコーエプソン株式会社 電気光学装置及び電子機器
JP5500712B2 (ja) * 2009-09-02 2014-05-21 株式会社ジャパンディスプレイ 液晶表示パネル
KR101744784B1 (ko) 2010-11-18 2017-06-09 삼성디스플레이 주식회사 터치 스크린 패널 일체형 평판표시장치
KR101764272B1 (ko) 2010-12-02 2017-08-16 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR101822012B1 (ko) 2010-12-07 2018-01-26 삼성디스플레이 주식회사 유기전계발광 표시 장치 및 그 제조 방법
DE102012105749A1 (de) * 2012-06-29 2014-01-02 Hochland Se Verfahren zum Separieren von Portionen einer Lebensmittelmasse
KR102038075B1 (ko) * 2012-12-14 2019-10-30 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR102137474B1 (ko) * 2013-10-18 2020-07-27 삼성디스플레이 주식회사 패드 전극 구조물 및 상기 패드 전극 구조물을 포함하는 유기 발광 표시 장치
US10255863B2 (en) * 2014-04-02 2019-04-09 Samsung Display Co., Ltd. Display panel having a first region, a second region, and a third region between the first and second regions and including a drive portion on the third region
KR102271659B1 (ko) * 2014-08-29 2021-06-30 엘지디스플레이 주식회사 터치 패널 내장형 유기 발광 표시 장치
KR102232693B1 (ko) * 2014-10-17 2021-03-29 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
KR102275190B1 (ko) * 2015-04-20 2021-07-12 삼성디스플레이 주식회사 표시 장치
US20170222207A1 (en) 2016-02-03 2017-08-03 Boston-Power, Inc. Battery Cell Connector, Interconnect Board And Battery Block System
JP6486291B2 (ja) 2016-02-24 2019-03-20 株式会社ジャパンディスプレイ 表示装置の製造方法、及び、表示装置
JP6663249B2 (ja) 2016-02-26 2020-03-11 株式会社ジャパンディスプレイ 表示装置
KR102625286B1 (ko) 2016-04-22 2024-01-17 삼성디스플레이 주식회사 플렉서블 표시장치
KR102560703B1 (ko) 2016-04-29 2023-07-28 삼성디스플레이 주식회사 디스플레이 장치
US10510821B2 (en) * 2016-06-10 2019-12-17 Innovation Counsel Llp Display device
KR102654925B1 (ko) 2016-06-21 2024-04-05 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
KR102666884B1 (ko) * 2016-07-15 2024-05-17 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR101951939B1 (ko) * 2016-08-26 2019-02-25 엘지디스플레이 주식회사 표시장치
KR20180025431A (ko) 2016-08-30 2018-03-09 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20180066945A (ko) * 2016-12-09 2018-06-20 삼성디스플레이 주식회사 표시 장치
KR20180070774A (ko) * 2016-12-16 2018-06-27 삼성디스플레이 주식회사 기판, 전자 장치 및 이를 구비하는 표시 장치
KR102342822B1 (ko) * 2017-07-14 2021-12-23 삼성디스플레이 주식회사 표시 장치
KR102406966B1 (ko) * 2017-11-28 2022-06-08 엘지디스플레이 주식회사 Oled 조명 장치
JP2019101128A (ja) * 2017-11-30 2019-06-24 株式会社ジャパンディスプレイ 表示装置、及び表示装置の製造方法
KR102504134B1 (ko) * 2018-02-27 2023-02-28 삼성디스플레이 주식회사 디스플레이 장치
US10546912B2 (en) * 2018-04-19 2020-01-28 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and display device
KR102511074B1 (ko) * 2018-05-10 2023-03-16 삼성디스플레이 주식회사 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201248740A (en) * 2011-03-30 2012-12-01 Dainippon Printing Co Ltd Laminate substrate for electron device, electron device, display apparatus for organic electroluminescence, electronic paper, and manufacturing method for laminate substrate for electron device
KR20170114029A (ko) * 2016-03-31 2017-10-13 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
KR20180025382A (ko) * 2016-08-30 2018-03-09 삼성디스플레이 주식회사 유기 발광 표시 장치
US20180090555A1 (en) * 2016-09-23 2018-03-29 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR102533660B1 (ko) 2023-05-17
KR20200004932A (ko) 2020-01-15
US20200013330A1 (en) 2020-01-09
CN110690253A (zh) 2020-01-14
JP2020008833A (ja) 2020-01-16
EP3591706A1 (en) 2020-01-08
US11908398B2 (en) 2024-02-20
JP7296234B2 (ja) 2023-06-22
TW202017444A (zh) 2020-05-01
US20220114955A1 (en) 2022-04-14
US11227542B2 (en) 2022-01-18

Similar Documents

Publication Publication Date Title
TWI835816B (zh) 顯示裝置
KR102511074B1 (ko) 표시 장치
US11031446B2 (en) Display device
US10777631B2 (en) Display device
US20210066421A1 (en) Display device
US11404508B2 (en) Display device and method thereof of reduced masks
US11844238B2 (en) Display device
US12062667B2 (en) Display device
US20220246706A1 (en) Display device
US20230005966A1 (en) Display device and method of manufacturing the same
US20230006013A1 (en) Display device
US12029080B2 (en) Display device
US20220208899A1 (en) Display device and method of manufacturing the same
US20220140033A1 (en) Display device
CN116072608A (zh) 薄膜晶体管和薄膜晶体管阵列基板及其制造方法