JP7296234B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP7296234B2
JP7296234B2 JP2019065977A JP2019065977A JP7296234B2 JP 7296234 B2 JP7296234 B2 JP 7296234B2 JP 2019065977 A JP2019065977 A JP 2019065977A JP 2019065977 A JP2019065977 A JP 2019065977A JP 7296234 B2 JP7296234 B2 JP 7296234B2
Authority
JP
Japan
Prior art keywords
pad
conductive pattern
display device
conductive
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019065977A
Other languages
English (en)
Other versions
JP2020008833A (ja
Inventor
ビョンヨン キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2020008833A publication Critical patent/JP2020008833A/ja
Application granted granted Critical
Publication of JP7296234B2 publication Critical patent/JP7296234B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、表示装置に関する。
表示装置は、データを視覚的に表示する装置である。このような表示装置は、表示領域と非表示領域に区画された基板を含む。前記表示領域における前記基板上には複数の画素が配置され、前記非表示領域における前記基板上には複数のパッド（ｐａｄ）などが配置される。前記複数のパッドには、駆動回路などが搭載された可撓性フィルム（ＣＯＦ Ｆｉｌｍ）などが接続して、前記画素へ駆動信号が伝達される。
可撓性フィルムは、前記複数のパッドと接続する複数のリードを含み、各リードは、互いに分離されたパッドに接続できる。前記接続は、超音波接続工程で行われ得る。超音波接続で可撓性フィルムの各リードをパッドに接続させるとき、前記リードと前記パッドとの界面にストレスが加わるが、接触する各リードとパッドとの間で十分なストレスが発生しなければ、接続不良が発生するおそれがある。
本発明が解決しようとする課題は、パッドの接続信頼性を高めることができる表示装置を提供することにある。
本発明の課題は上述した技術的課題に制限されず、上述していない別の技術的課題は以降の記載から当業者に明確に理解できるであろう。
上記の課題を解決するための一実施形態に係る表示装置は、表示領域、及び前記表示領域の周辺に配置された非表示領域を含む表示装置であって、基板と、前記基板上の前記非表示領域に配置される第１端子と、を含み、前記第１端子は、複数の第１導電パターンであって、互いに離隔して分離された複数の第１導電パターンと、前記第１導電パターンを覆う絶縁層と、前記絶縁層上に配置され、前記複数の第１導電パターンを覆う、表面に凹凸を有する第２導電パターンとを含む。
前記第２導電パターンの前記表面の凸部は、前記第１導電パターンに重畳し、前記第２導電パターンの前記表面の凹部は、前記第１導電パターンの配置されていない領域に重畳してもよい。
前記絶縁層の表面は、前記複数の第１導電パターンによる段差をコンフォーマルに反映し、前記第２導電パターンの前記表面の凹凸は、前記絶縁層の前記表面がコンフォーマルに反映されてもよい。
前記絶縁層は無機絶縁物質を含んでもよい。
前記複数の第１導電パターンと前記第２導電パターンは、互いに異なる物質を含んでもよい。
前記複数の第１導電パターンはモリブデンを含み、前記第２導電パターンはアルミニウムを含んでもよい。
前記絶縁層は、表面に凹凸を含み、前記第２導電パターンの凸部の幅は厚さ方向にそれに対応する前記絶縁層の凸部の幅よりも大きく、前記絶縁層の凸部の幅は厚さ方向にそれに対応する前記第１導電パターンの幅よりも大きくてもよい。
前記第２導電パターンの凹部の幅は厚さ方向にそれに対応する前記絶縁層の凹部の幅よりも小さく、前記絶縁層の凹部の幅は厚さ方向にそれに対応する前記第１導電パターンの非配置空間の幅よりも小さくてもよい。
前記絶縁層は少なくとも一つ以上のコンタクトホールを含み、前記コンタクトホールを介して前記第１導電パターンと前記第２導電パターンとが電気的に接続されてもよい。
前記複数の第１導電パターンと前記絶縁層との間に順次配置された第２絶縁層及び複数の第３導電パターンをさらに含み、前記複数の第３導電パターンは前記複数の第１導電パターンと厚さ方向に重畳してもよい。
前記絶縁層は無機絶縁物質を含み、前記複数の第１導電パターンと前記複数の第３導電パターンはそれぞれモリブデンを含み、前記第２導電パターンはアルミニウムを含んでもよい。
前記第２導電パターンは第１方向に延び、前記各第１導電パターンは前記第１方向に対して垂直な第２方向に延び、前記複数の第１導電パターンは前記第１方向に配列されてもよい。
前記第２導電パターンは第１方向に延び、前記複数の第１導電パターンは、島状を有し、前記第１方向、及び前記第１方向に対して垂直な第２方向に沿って配列されてもよい。
前記第２導電パターンは第１方向に延び、前記各第１導電パターンは前記第１方向に対して垂直な第２方向に沿ってジグザグ状に延び、前記複数の第１導電パターンは前記第１方向に沿って配列されてもよい。
前記第２導電パターンは第１方向に延び、前記各第１導電パターンは前記第１方向に沿ってジグザグ状に延び、前記複数の第１導電パターンは前記第１方向に対して垂直な第２方向に沿って配列されてもよい。
前記第２導電パターンは、一体に形成され、前記複数の第１導電パターンの一端および他端の外側に延び、前記複数の第１導電パターンを完全にカバーしてもよい。
前記非表示領域における前記基板上に付着する第１フィルムをさらに含み、前記第１フィルムは前記第１端子に超音波接続される第２端子を含んでもよい。
前記第１フィルムに付着した回路基板をさらに含み、前記第１フィルムは前記第２端子から離隔した第３端子をさらに含み、前記回路基板は、前記第２端子に超音波接続される第４端子を含んでもよい。
本発明の他の実施形態に係る表示装置は、薄膜トランジスタを含む表示領域と、前記表示領域の周辺に配置され、パッド領域を含む非表示領域とを含む表示装置であって、基板、前記基板上の第１導電層、前記第１導電層上の第１絶縁層、及び前記第１絶縁層上の第２導電層を含み、前記第１導電層は、前記パッド領域に配置された複数の第１パッド導電パターンを含み、前記第２導電層は、前記パッド領域に配置された第２パッド導電パターンを含み、前記第２パッド導電パターンは、前記複数の第１パッド導電パターンを覆い、表面に凹凸を含んでもよい。
前記第２導電層は、前記表示領域の前記薄膜トランジスタのソース／ドレイン電極をさらに含んでもよい。
前記第１導電層は、前記表示領域の前記薄膜トランジスタのゲート電極をさらに含んでもよい。
前記表示領域はキャパシタをさらに含み、前記第１導電層は前記表示領域の前記キャパシタの第１電極を含んでもよい。
前記第２パッド導電パターンの前記表面の凸部は、前記第１パッド導電パターンに重畳し、前記第２パッド導電パターンの前記表面の凹部は、前記第１パッド導電パターンが配置されていない領域に重畳してもよい。
前記第１絶縁層の表面は、前記複数の第１パッド導電パターンによる段差をコンフォーマルに反映し、前記第２パッド導電パターンの前記表面の凹凸は、前記第１絶縁層の表面がコンフォーマルに反映されてもよい。
前記第１絶縁層は無機絶縁物質を含んでもよい。
前記複数の第１パッド導電パターンと前記第２パッド導電パターンは、互いに異なる物質を含んでもよい。
前記複数の第１パッド導電パターンはモリブデンを含み、前記第２パッド導電パターンはアルミニウムを含んでもよい。
前記第１絶縁層は、表面に凹凸を含み、前記第２パッド導電パターンの凸部の幅は、厚さ方向にそれに対応する前記第１絶縁層の凸部の幅よりも大きく、前記第１絶縁層の凸部の幅は、厚さ方向にそれに対応する前記第１パッド導電パターンの幅よりも大きくてもよい。
前記第２パッド導電パターンの凹部の幅は、厚さ方向にそれに対応する前記第１絶縁層の凹部の幅よりも小さく、前記第１絶縁層の凹部の幅は、厚さ方向にそれに対応する前記第１パッド導電パターンの非配置空間の幅よりも小さくてもよい。
その他の実施形態の具体的な事項は、詳細な説明及び図面に含まれている。
本発明の実施形態によれば、接続信頼性の高い表示装置を提供することができる。
本発明による効果は、以上で例示された内容によって制限されず、さらに様々な効果が本明細書中に含まれている。
一実施形態に係る表示装置の平面配置図である。 図１の表示パネルを拡大して示す平面配置図である。 図１のＣＯＦフィルムの平面配置図である。 図１のＰＣＢ基板の平面配置図及び断面図である。 図１のＰＣＢ基板の平面配置図及び断面図である。 表示パネルの断面図である。 図２の１つのパネルパッド端子を拡大して示す平面配置図である。 それぞれ図７のＶＩＩＩ－ＶＩＩＩ’線、ＩＸ－ＩＸ’線に沿った断面図である。 図１のパネルパッド端子と出力リード端子との接続段階を説明するための断面図にある。 図１のパネルパッド端子と出力リード端子との接続段階を説明するための断面図にある。 他の実施形態に係るパネルパッド端子の断面図である。 別の実施形態に係るパネルパッド端子の平面配置図及び断面図である。 別の実施形態に係るパネルパッド端子の平面配置図及び断面図である。 別の実施形態に係るパネルパッド端子の平面配置図及び断面図である。 別の実施形態に係るパネルパッド端子の平面配置図及び断面図である。 別の実施形態に係るパネルパッド端子の平面配置図及び断面図である。 別の実施形態に係るパネルパッド端子の平面配置図及び断面図である。 パネルパッド端子の変形例と同一の構造を適用したＰＣＢ基板のＰＣＢパッド端子の平面配置図である。 パネルパッド端子の変形例と同一の構造を適用したＰＣＢ基板のＰＣＢパッド端子の平面配置図である。 パネルパッド端子の変形例と同一の構造を適用したＰＣＢ基板のＰＣＢパッド端子の平面配置図である。 パネルパッド端子の変形例と同一の構造を適用したＰＣＢ基板のＰＣＢパッド端子の断面図である。 パネルパッド端子の変形例と同一の構造を適用したＰＣＢ基板のＰＣＢパッド端子の断面図である。 パネルパッド端子の変形例と同一の構造を適用したＰＣＢ基板のＰＣＢパッド端子の断面図である。 別の実施形態に係る表示パネルの断面図である。 別の実施形態に係る表示パネルの断面図である。 別の実施形態に係る表示パネルの断面図である。
本発明の利点、特徴、及びそれらを達成する方法は、添付図面と共に詳細に後述されている実施形態を参照すると明確になるだろう。しかし、本発明は、以下で開示する実施形態に限定されるものではなく、異なる形態でも実現される。すなわち、本発明は、請求項の範疇によってのみ定められる。
素子（ｅｌｅｍｅｎｔｓ）または層が他の素子または層の「上（ｏｎ）」にあると記載された場合は、他の素子または層の真上に存在する場合だけでなく、それらの間に別の層または別の素子が介在している場合を全て含む。これに対し、素子が「直接上（ｄｉｒｅｃｔｌｙ ｏｎ）または「真上」にあると記載された場合は、それらの間に別の素子または層を介在しないことを示す。
明細書全体にわたって、同一または類似の部分については、同一の図面符号を使用する。
以下、図面を参照して本発明の実施形態について説明する。
図１は一実施形態に係る表示装置の平面配置図、図２は図１の表示パネルを拡大して示す平面図である。
表示装置１は、動画または静止画を表示する装置であって、表示装置は、モバイルフォン、スマートフォン、タブレットＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）、およびスマートウォッチ、ウォッチ電話、移動通信端末、電子手帳、電子書籍、ＰＭＰ（Ｐｏｒｔａｂｌｅ Ｍｕｌｔｉｍｅｄｉａ Ｐｌａｙｅｒ）、ナビゲーション、ＵＭＰＣ（Ｕｌｔｒａ Ｍｏｂｉｌｅ ＰＣ）などのポータブル電子機器だけでなく、テレビ、ノート型ＰＣ、モニター、看板、モノのインターネットなどの様々な製品の表示画面として使用できる。
図１及び図２を参照すると、表示装置１は、画像を表示する表示領域ＤＡと、表示領域ＤＡの周辺に配置された非表示領域ＮＡとを含む。表示領域ＤＡは、平面視において、角が垂直な長方形または角が丸い長方形の形状であり得る。表示領域ＤＡの平面視形状は、長方形に限られるものではなく、円形、楕円形またはその他の様々な形状を有することができる。
表示領域ＤＡの周辺には非表示領域ＮＡが配置される。非表示領域ＮＡは、表示領域ＤＡの両短辺に隣接して配置できる。さらに、非表示領域ＮＡは、表示領域ＤＡの両短辺だけでなく、両長辺に隣接して配置でき、表示領域ＤＡのすべての辺を取り囲むことができる。すなわち、非表示領域ＮＡは表示領域ＤＡの縁を構成することができる。
表示装置１は、画像を表示する表示パネル１００を含むことができる。
表示パネル１００は、例えば、有機発光表示パネルが適用できる。以下の実施形態では、表示パネルとして有機発光表示パネルが適用された場合を例示するが、これに限定されず、液晶ディスプレイパネルや量子ナノ発光表示パネル、マイクロＬＥＤ、電界放出ディスプレイパネル、電気泳動装置などの他の種類の表示パネルが適用されてもよい。
表示パネル１００は複数の画素（ｐｉｘｅｌ）を含む。複数の画素は表示領域ＤＡに配置されてもよい。また、表示パネル１００は、非表示領域ＮＡに配置されたパネルパッド領域ＰＡ＿Ｐを含んでもよい。パネルパッド領域ＰＡ＿Ｐは、非表示領域ＮＡにおける、表示領域ＤＡの一側方向に位置することができる。例えば、図１に例示されているように、パネルパッド領域ＰＡ＿Ｐは、表示領域ＤＡの第２方向ＤＲ２の下辺に隣接するように配置できる。パネルパッド領域ＰＡ＿Ｐが位置する非表示領域ＮＡ（図面における表示領域の下辺側）の第２方向ＤＲ２への幅は、パネルパッド領域ＰＡ＿Ｐが位置しない他の非表示領域ＮＡの第１方向ＤＲ１および／または第２方向ＤＲ２（図面における表示領域の上辺、左辺、右辺側）よりも大きくてもよい。
図２に示すように、パネルパッド領域ＰＡ＿Ｐには、複数のパネルパッド端子ＰＥ＿Ｐが配置できる。複数のパネルパッド端子ＰＥ＿Ｐは、一方向の列をなして配列できる。たとえば、複数のパネルパッド端子ＰＥ＿Ｐは第１方向ＤＲ１に配列できる。図面において、パネルパッド領域ＰＡ＿Ｐは、複数のパネルパッド端子ＰＥ＿Ｐの１つの列を含むことを図示したが、これに限定されず、パネルパッド領域ＰＡ＿Ｐは、互いに第２方向ＤＲ２に離隔した２つ以上の列を含むことができる。各パネルパッド端子ＰＥ＿Ｐは、表示領域ＤＡから延びた配線（図示せず）に接続できる。また、各パネルパッド端子ＰＥ＿Ｐは、後述するデータ駆動集積回路と電気的に接続できる。各パネルパッド端子ＰＥ＿Ｐは、表面凹凸形状を有することができる。パネルパッド端子ＰＥ＿Ｐが表面凹凸形状を有することにより、パネルパッド端子ＰＥ＿ＰとＣＯＦフィルム３００間の接続信頼度を高めることができる。これについての詳細な説明は後述する。
一実施形態において、データ駆動集積回路は、データ駆動チップＤ＿ＩＣの形態であり得る。データ駆動チップＤ＿ＩＣは、チップオンプラスチック（ｃｈｉｐ ｏｎ ｐｌａｓｔｉｃ、ＣＯＰ）またはチップオンガラス（ｃｈｉｐ ｏｎ ｇｌａｓｓ、ＣＯＧ）方式でプラスチック基板またはガラス基板に付着できる。以下では、データ駆動チップＤ＿ＩＣが可撓性フィルムを介して表示パネルに付着するチップオンフィルム（Ｃｈｉｐ ｏｎ ｆｉｌｍ、ＣＯＦ）方式が適用された場合を中心に説明する。
チップオンフィルム（Ｃｈｉｐ ｏｎ ｆｉｌｍ、ＣＯＦ）方式が適用された場合、図１に示すように、表示パネル１００のパネルパッド領域ＰＡ＿Ｐには、データ駆動チップＤ＿ＩＣを含むＣＯＦフィルム３００が付着できる。一実施形態において、ＣＯＦフィルム３００の第２方向ＤＲ２の一側端部は、表示パネル１００のパネルパッド領域ＰＡ＿Ｐに付着できる。一方、ＣＯＦフィルム３００の第２方向ＤＲ２の他側端部にはＰＣＢ基板４００が付着できる。ＣＯＦフィルム３００とＰＣＢ基板４００についての詳細な説明は後述する。
図３は図１のＣＯＦフィルムの平面配置図である。
図３に示すように、ＣＯＦフィルム３００は、ベースフィルム３０１、ベースフィルム３０１上に配置されるデータ駆動チップＤ＿ＩＣ、複数の入力リード端子ＰＥ＿ＩＬＢ、及び複数の出力リード端子ＰＥ＿ＯＬＢを含むことができる。
ベースフィルム３０１は、ベースフィルム３０１上に配置されたエレメントを支持する役割を果たすことができ、延性物質を含む。例えば、ベースフィルム３０１は、ポリエチレンテレフタレート（ＰＥＴ）、ポリイミド（ＰＩ）、ポリカーボネート（ＰＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ポリスルホン（ＰＳＦ）、ポリメチルメタクリレート（ＰＭＭＡ）、トリアセチルセルロース（ＴＡＣ）、シクロオレフィンポリマー（ＣＯＰ）などを含むことができる。
ベースフィルム３０１の一領域、例えば中央部には、データ駆動チップＤ＿ＩＣが配置できる。データ駆動チップＤ＿ＩＣは、ＰＣＢ基板４００から印加された映像信号の入力を受け、アナログ電圧形態のデータ信号に変換し、前記データ信号を画素へ伝達する機能を実現することができる。
ベースフィルム３０１上の第２方向ＤＲ２の一側端部には、複数の出力リード端子ＰＥ＿ＯＬＢが配置できる。出力リード端子ＰＥ＿ＯＬＢは、一方向の列をなして配列できる。例えば、出力リード端子ＰＥ＿ＯＬＢは、第１方向ＤＲ１に並んで配列できる。図面において、出力リード端子ＰＥ＿ＯＬＢは、単一の列に配列されているが、これに限定されず、第２方向ＤＲ２に離隔する複数の列に配列されてもよい。出力リード端子ＰＥ＿ＯＬＢは、例えば、超音波接続によって表示パネル１００のパネルパッド領域ＰＡ＿Ｐに付着できる。
ベースフィルム３０１上の第２方向ＤＲ２の他側端部には、複数の入力リード端子ＰＥ＿ＩＬＢが配置できる。入力リード端子ＰＥ＿ＩＬＢは、一方向の列をなして配列できる。たとえば、入力リード端子ＰＥ＿ＩＬＢは、第１方向ＤＲ１に並んで配列できる。図面において、入力リード端子ＰＥ＿ＩＬＢは、単一の列に配列されているが、これに限定されず、第２方向ＤＲ２に離隔する複数の列に配列されてもよい。入力リード端子ＰＥ＿ＩＬＢは、例えば、超音波接続によってＰＣＢ基板４００のＰＣＢパッド領域ＰＡ＿Ｂに付着できる。
各出力リード端子ＰＥ＿ＯＬＢ及び入力リード端子ＰＥ＿ＩＬＢは、パネルパッド端子ＰＥ＿Ｐ及びＰＣＢパッド端子（図４の「ＰＥ＿Ｂ」参照）よりもその大きさが小さいが、これに限定されず、その大きさが同一でもより大きくてもよい。
複数の出力リード端子ＰＥ＿ＯＬＢ及び入力リード端子ＰＥ＿ＩＬＢは、パネルパッド端子ＰＥ＿Ｐ及びＰＣＢパッド端子（図４の「ＰＥ＿Ｂ」参照）との接続が容易な物質であれば制限されないが、例えば、金（Ａｕ）、ニッケル（Ｎｉ）及び錫（Ｓｎ）の少なくとも１種の物質で形成できる。複数の出力リード端子ＰＥ＿ＯＬＢ及び入力リード端子ＰＥ＿ＩＬＢは、前記物質で構成された単一膜または積層膜構造を持つことができる。
ＣＯＦフィルム３００の各出力リード端子ＰＥ＿ＯＬＢは、表示パネル１００の各パネルパッド端子ＰＥ＿Ｐと直接接続されて接続できる。また、各入力リード端子ＰＥ＿ＩＬＢは、ＰＣＢ基板４００の各ＰＣＢパッド端子ＰＥ＿Ｂと直接接続されて接続できる。一実施形態において、ＣＯＦフィルム３００の出力リード端子ＰＥ＿ＯＬＢ及び入力リード端子ＰＥ＿ＩＬＢは、他の層または構成の介在なしに、それぞれパネルパッド端子ＰＥ＿ＰおよびＰＣＢ基板４００のＰＣＢパッド端子（図４の「ＰＥ＿Ｂ」参照）に直接接続できる。このような直接接続は超音波接続によって行われ得る。超音波接続については、ＰＣＢ基板４００の構造およびパネルパッド端子ＰＥ＿Ｐの構造を説明した後、図９及び図１０を参照してより詳細に説明する。
図４は図１のＰＣＢ基板を拡大して示す平面図、図５は図４のＶ－Ｖ’線に沿った断面図である。
図４及び図５に示すように、ＰＣＢ基板４００は、ベース基板４０１と、ベース基板４０１上に配置される複数のＰＣＢパッド端子ＰＥ＿Ｂとを含むことができる。
ベース基板４０１は、ベース基板４０１上に配置されたエレメントを支持する役割を果たすことができる。ベース基板４０１は、ガラス、石英などの物質を含むリジッド（ｒｉｇｉｄ）基板であり得るが、これに限定されず、ベース基板４０１は、延性物質を含むフレキシブル（ｆｌｅｘｉｂｌｅ）基板であり得る。ベース基板４０１がフレキシブル（ｆｌｅｘｉｂｌｅ）基板である場合、ベース基板４０１は、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリイミド（ＰＩ）、ポリカーボネート（ＰＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ポリスルホン（ＰＳＦ）、ポリメチルメタクリレート（ＰＭＭＡ）、トリアセチルセルロース（ＴＡＣ）、シクロオレフィンポリマー（ＣＯＰ）などを含むことができる。
ベース基板４０１上の一領域にはＰＣＢパッド領域ＰＡ＿Ｂが配置できる。ＰＣＢパッド領域ＰＡ＿Ｂには複数のＰＣＢパッド端子ＰＥ＿Ｂが配置できる。複数のＰＣＢパッド端子ＰＥ＿Ｂは、一方向の列を成して配列できる。ＰＣＢパッド端子ＰＥ＿Ｂは、複数の列を構成することもでき、単一の列を構成することもできる。
ＰＣＢパッド端子ＰＥ＿Ｂは、図５に示すように、ベース基板４０１上に配置されたＰＣＢ導電パターンＣＰ＿Ｂを含むことができる。ＰＣＢ導電パターンＣＰ＿Ｂは、一体に形成されたＰＣＢ導電電極４１０を含むことができる。ＰＣＢ導電電極４１０は、銅（Ｃｕ）、スズ（Ｓｎ）、金（Ａｕ）及びニッケル（Ｎｉ）のうちのいずれかの物質で形成でき、単一膜または多層膜で構成できる。
ＰＣＢ基板４００の各ＰＣＢパッド端子ＰＥ＿Ｂは、上述したＣＯＦフィルム３００の各入力リード端子ＰＥ＿ＩＬＢと電気的に接続できる。各ＰＣＢパッド端子ＰＥ＿Ｂと各入力リード端子ＰＥ＿ＩＬＢは超音波接続できる。幾つかの実施形態において、ＰＣＢパッド端子ＰＥ＿Ｂは、パネルパッド端子ＰＥ＿Ｐと同様に、表面凹凸形状を有することができる。ＰＣＢパッド端子ＰＥ＿Ｂが表面凹凸形状を有する場合、ＰＣＢ基板４００とＣＯＦフィルム３００との接続信頼度を高めることができる。これに関連した内容については、図１８ａ乃至図１８ｃ及び図１９ａ乃至図１９ｃを参照して後述する。
以下、表示パネル１００の画素及びパッド領域の断面構造についてさらに詳細に説明する。
図６は一実施形態に係る表示パネルの断面図である。図６は図２の第２方向に沿って切断した一画素及びパッド領域の断面形状を示す。
図６を参照すると、表示パネル１００は、ベース基板１０１、ベース基板１０１上に配置された複数の導電層、複数の絶縁層、及び有機発光層を含む。
さらに具体的には、ベース基板１０１は、その上に配置される各層を支持することができる。ベース基板は、表示領域ＤＡ及び非表示領域ＮＡにわたって配置できる。ベース基板１０１は、絶縁機能を有する高分子物質を含むことができる。前記高分子物質の例としては、ポリエーテルスルホン（ｐｏｌｙｅｔｈｅｒｓｕｌｐｈｏｎｅ：ＰＥＳ）、ポリアクリレート（ｐｏｌｙａｃｒｙｌａｔｅ：ＰＡ）、ポリアリレート（ｐｏｌｙａｒｙｌａｔｅ：ＰＡＲ）、ポリエーテルイミド（ｐｏｌｙｅｔｈｅｒｉｍｉｄｅ：ＰＥＩ）、ポリエチレンナフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ ｎａｐｔｈａｌａｔｅ：ＰＥＮ）、ポリエチレンテレフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ ｔｅｒｅｐｔｈａｌａｔｅ：ＰＥＴ）、ポリフェニレンスルフィド（ｐｏｌｙｐｈｅｎｙｌｅｎｅ ｓｕｌｆｉｄｅ：ＰＰＳ）、ポリアリレート（ｐｏｌｙａｌｌｙｌａｔｅ）、ポリイミド（ｐｏｌｙｉｍｉｄｅ：ＰＩ）、ポリカーボネート（ｐｏｌｙｃａｒｂｏｎａｔｅ：ＰＣ）、セルローストリアセテート（ｃｅｌｌｕｌｏｓｅ ｔｒｉａｃｅｔａｔｅ：ＣＡＴ）、セルロースアセテートプロピオネート（ｃｅｌｌｕｌｏｓｅ ａｃｅｔａｔｅ ｐｒｏｐｉｏｎａｔｅ：ＣＡＰ）、またはこれらの組み合わせを挙げることができる。また、ベース基板１０１は、曲げ（ｂｅｎｄｉｎｇ）、折り畳み（ｆｏｌｄｉｎｇ）、ローリング（ｒｏｌｌｉｎｇ）などが可能なフレキシブル（ｆｌｅｘｉｂｌｅ）基板であり得る。フレキシブル基板をなす物質の例としてポリイミド（ＰＩ）が挙げられるが、これに限定されるものではない。ベース基板１０１は、ガラス、石英などからなるリジッド（ｒｉｇｉｄ）基板であってもよい。
ベース基板１０１上にバッファ層１０２が配置できる。バッファ層１０２は、表示領域ＤＡと非表示領域ＮＡ全体にわたって配置できる。バッファ層１０２は、不純物イオンが拡散することを防止し、水分や外気の侵入を防止し、表面平坦化機能を行うことができる。バッファ層１０２は、ベース基板１０１の表示領域ＤＡと非表示領域ＮＡの大部分を覆うことができる。バッファ層１０２は、シリコン窒化物、シリコン酸化物、またはシリコン酸窒化物などを含むことができる。
バッファ層１０２上には半導体層１０５が配置できる。半導体層１０５は薄膜トランジスタのチャネルをなす。半導体層１０５は、表示領域ＤＡの各画素に配置され、場合によっては非表示領域ＮＡにも配置され得る。
半導体層１０５はソース／ドレイン領域及び活性領域を含むことができる。半導体層１０５は多結晶シリコンを含むことができる。多結晶シリコンは、アモルファスシリコンを結晶化して形成できる。前記結晶化方法の例としては、ＲＴＡ（ｒａｐｉｄ ｔｈｅｒｍａｌ ａｎｎｅａｌｉｎｇ）法、ＳＰＣ（ｓｏｌｉｄ ｐｈａｓｅ ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）法、ＥＬＡ（ｅｘｃｉｍｅｒ ｌａｓｅｒ ａｎｎｅａｌｉｎｇ）法、ＭＩＣ（ｍｅｔａｌ ｉｎｄｕｃｅｄ ｃｒｙｓｔａｌｌｉｚａｔｉｏ）ｎ法、ＭＩＬＣ（ｍｅｔａｌ ｉｎｄｕｃｅｄ ｌａｔｅｒａｌ ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）法、ＳＬＳ（ｓｅｑｕｅｎｔｉａｌ ｌａｔｅｒａｌ ｓｏｌｉｄｉｆｉｃａｔｉｏｎ）法などが挙げられるが、これに限定されるものではない。半導体層１０５における、薄膜トランジスタＴＦＴのソース／ドレイン電極１４１、１４２に接続される部位（ソース／ドレイン領域）には、不純物イオン（ＰＭＯＳトランジスタの場合、ｐ型不純物イオン）がドーピングされていてもよい。ホウ素ｂなどの３価ドーパントがｐ型不純物イオンとして使用できる。他の実施形態において、半導体層１０５は、単結晶シリコン、低温多結晶シリコン、非晶質シリコンまたは酸化物半導体を含むことができる。前記酸化物半導体は、例えば、インジウム、亜鉛、ガリウム、スズ、チタン、アルミニウム、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、マグネシウム（Ｍｇ）などを含有する二成分系化合物（ＡＢｘ）、三成分系化合物（ＡＢｘＣｙ）、四成分系化合物（ＡＢｘＣｙＤｚ）を含むことができる。一実施形態において、半導体層１０５は、ＩＴＺＯ（インジウム、スズ、チタンを含む酸化物）やＩＧＺＯ（インジウム、ガリウム、スズを含む酸化物）を含むことができる。
半導体層１０５上には絶縁層１１１が配置できる。絶縁層１１１は、概ね、表示領域ＤＡと非表示領域ＮＡを含むベース基板１０１の全面にわたって配置できる。
絶縁層１１１は、ゲート絶縁機能を有するゲート絶縁膜であり得る。
絶縁層１１１は、シリコン化合物や金属酸化物などを含むことができる。例えば、絶縁層１１１は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、アルミニウム酸化物、タンタル酸化物、ハフニウム酸化物、ジルコニウム酸化物、チタン酸化物などを含むことができる。これらは単独でまたは組み合わせて使用できる。
絶縁層１１１上には第１ゲート導電層１２０が配置できる。一実施形態において、第１ゲート導電層１２０は、薄膜トランジスタＴＦＴのゲート電極１２１、維持キャパシタＣｓｔの第１電極１２２、及び第１パッド導電パターンＣＰ１を含むことができる。それだけではなく、第１ゲート導電層１２０は、ゲート電極１２１に走査信号を伝達する走査信号線をさらに含むことができる。
第１パッド導電パターンＣＰ１は複数の導電電極１２３を含むことができる。それぞれの導電電極１２３は第２方向に離隔して配置できる。第１パッド導電パターンＣＰ１が配置されていない領域にはバッファ層１０２が露出することができる。一実施形態において、パネルパッド端子ＰＥ＿Ｐの形状は、第１パッド導電パターンＣＰ１の配置如何によって異なることができる。これに関連した内容については、図７及び図８を参照してより詳細に説明する。
薄膜トランジスタＴＦＴのゲート電極１２１、維持キャパシタＣｓｔの第１電極１２２、及び第１パッド導電パターンＣＰ１は、同一工程の下で同一の物質で形成できる。一例として、第１ゲート導電層１２３は、それぞれモリブデン（Ｍｏ）、アルミニウム（Ａｌ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銀（Ａｇ）、マグネシウム（Ｍｇ）、及び金（Ａｕ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、イリジウム（Ｉｒ）、クロム（Ｃｒ）、カルシウム（Ｃａ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、銅（Ｃｕ）の中から選択された一つ以上の金属を含むことができる。また、図面では、第１ゲート導電層１２０が単一膜である場合のみを図示したが、場合によっては、第１ゲート導電層１２０は多層膜で形成できる。この場合、第１ゲート導電層１２０の多層膜は、上述した金属のうち互いに異なる金属の積層膜で形成できる。
第１ゲート導電層１２０上には絶縁層１１２が配置できる。絶縁層１１２は、表示領域ＤＡと非表示領域ＮＡを含むベース基板１０１の全面にわたって配置できる。絶縁層１１２は、第１ゲート導電層１２０と第２ゲート導電層１３０とを絶縁させることができる。絶縁層１１２は層間絶縁膜であり得る。
絶縁層１１２は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、ハフニウム酸化物、アルミニウム酸化物、チタン酸化物、タンタル酸化物、亜鉛酸化物などの無機絶縁物質を含むことができる。無機絶縁物質からなる絶縁層１１２は、下部の段差をコンフォーマルに反映することができる。
絶縁層１１２上には第２ゲート導電層１３０が配置できる。第２ゲート導電層１３０は維持キャパシタＣｓｔの第２電極１３１を含むことができる。維持キャパシタＣｓｔの第２電極１３１は、絶縁層１１２を挟んで第１電極１２２と重畳することができる。すなわち、第１電極１２２と第２電極１３１は、絶縁層１１２を誘電膜にする維持キャパシタＣｓｔをなすことができる。
第２ゲート導電層１３０は、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銀（Ａｇ）、マグネシウム（Ｍｇ）、金（Ａｕ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、イリジウム（Ｉｒ）、クロム（Ｃｒ）、カルシウム（Ｃａ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）及び銅（Ｃｕ）の中から選択された複数の金属を含むことができる。一実施形態において、第２ゲート導電層１３０は、上述した第１ゲート導電層１２０と同一の物質からなることができる。図面では単一膜の第２ゲート導電層１３０を図示したが、場合によっては、第２ゲート導電層１３０は多層膜からなってもよい。
第２ゲート導電層１３０上には絶縁層１１３が配置される。絶縁層１１３は第２ゲート導電層１３０と第１ソース／ドレイン導電層１４０とを絶縁させることができる。
一方、本実施形態では、パネルパッド領域ＰＡ＿Ｐにおける絶縁層１１２が第１パッド導電パターンＣＰ１上に配置され、絶縁層１１３は、パネルパッド領域ＰＡ＿Ｐに配置されない場合を例示したが、これに限定されるものではない。例えば、絶縁層１１３は、表示領域ＤＡ、及びパネルパッド領域ＰＡ＿Ｐを含む非表示領域ＮＡの全面にわたって配置され、絶縁層１１２と第１パッド導電パターンＣＰ１上に配置できる。この場合、絶縁層１１２が省略され、絶縁層１１３が第１パッド導電パターンＣＰ１上に直接配置されてもよい。
絶縁層１１３は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、ハフニウム酸化物、アルミニウム酸化物、チタン酸化物、タンタル酸化物、亜鉛酸化物などの無機絶縁物質を含むことができる。
絶縁層１１３上には第１ソース／ドレイン導電層１４０が配置できる。一実施形態において、第１ソース／ドレイン導電層１４０は、薄膜トランジスタＴＦＴのソース電極１４１、ドレイン電極１４２、電源電圧電極１４３及び第２パッド導電パターンＣＰ２を含むことができる。薄膜トランジスタＴＦＴのソース電極１４１とドレイン電極１４２は、絶縁層１１３、絶縁層１１２及び絶縁層１１１を貫通するコンタクトホールを介して、それぞれ半導体層１０５のソース領域及びドレイン領域と電気的に接続できる。
第２パッド導電パターンＣＰ２は、パネルパッド領域ＰＡ＿Ｐの絶縁層１１２上に配置できる。第２パッド導電パターンＣＰ２は、下部の段差をコンフォーマルに反映することができる。具体的には、第２パッド導電パターンＣＰ２は、段差をもって表面凹凸を含む第１パッド導電パターンＣＰ１と重畳する領域及び重畳しない領域を含むことができるが、第２パッド導電パターンＣＰ２は、第１パッド導電パターンＣＰ１の段差をコンフォーマルに反映することにより、第１パッド導電パターンＣＰ１と重畳する領域は、第１パッド導電パターンＣＰ１の配置されていない領域に比べて第１パッド導電パターンＣＰ１の厚さ分だけ厚さ方向に突出することができる。それにより、パネルパッド端子ＰＥ＿Ｐ内の第２パッド導電パターンＣＰ２の上面は凹部と凸部を含むことができる。
第１ソース／ドレイン導電層１４０の上部には第１ビア層１５１などが積層されるが、一実施形態において、第１ソース／ドレイン導電層１４０の上部の層は、非表示領域ＤＡのパネルパッド領域ＰＡ＿Ｐには配置されないため、第２パッド導電パターンＣＰ２を露出させることができる。上述したＣＯＦフィルム３００の各出力リード端子ＰＥ＿ＯＬＢは、露出した第１パッド導電パターンＣＰ１の上面に接続することができる。
第１ソース／ドレイン導電層１４０は、アルミニウム（Ａｌ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銀（Ａｇ）、マグネシウム（Ｍｇ）、金（Ａｕ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、イリジウム（Ｉｒ）、クロム（Ｃｒ）、カルシウム（Ｃａ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、銅（Ｃｕ）及びモリブデン（Ｍｏ）の中から選択された一つ以上の金属を含むことができる。第１ソース／ドレイン導電層１４０は、図示されているように、それぞれ単一膜であってもよい。ただし、これに限定されるものではなく、第１ソース／ドレイン導電層１４０は、多層膜であってもよい。例えば、第１ソース／ドレイン導電層１４０は、Ｔｉ／Ａｌ／Ｔｉ、Ｍｏ／Ａｌ／Ｍｏ、Ｍｏ／ＡｌＧｅ／Ｍｏ、Ｔｉ／Ｃｕなどの積層構造で形成できる。
第１ソース／ドレイン導電層１４０上には第１ビア層１５１が配置できる。第１ビア層１５１は、アクリル系樹脂（ｐｏｌｙａｃｒｙｌａｔｅｓ ｒｅｓｉｎ）、エポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌｉｃ ｒｅｓｉｎ）、ポリアミド系樹脂（ｐｏｌｙａｍｉｄｅｓ ｒｅｓｉｎ）、ポリイミド系樹脂（ｐｏｌｙｉｍｉｄｅｓ ｒｅｉｎ）、不飽和ポリエステル系樹脂（ｕｎｓａｔｕｒａｔｅｄ ｐｏｌｙｅｓｔｅｒｓ ｒｅｓｉｎ）、ポリフェニレン系樹脂（ｐｏｌｙｐｈｅｎｙｌｅｎｅｔｈｅｒｓ ｒｅｓｉｎ）、ポリフェニレンスルフィド系樹脂（ｐｏｌｙｐｈｅｎｙｌｅｎｅｓｕｌｆｉｄｅｓ ｒｅｓｉｎ）またはベンゾシクロブテン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ、ＢＣＢ）などの有機絶縁物質を含むことができる。
第１ビア層１５１上には第２ソース／ドレイン導電層１６０が配置できる。第２ソース／ドレイン導電層１６０は、データ信号線１６１、接続電極１６２、電源電圧ライン１６３を含むことができる。データ信号線１６１は、第１ビア層１５１を貫通するコンタクトホールを介して薄膜トランジスタスターＴＦＴのソース電極１４１と電気的に接続できる。接続電極１６２は、第１ビア層１５１を貫通するコンタクトホールを介して薄膜トランジスタＴＦＴのドレイン電極１４２と電気的に接続できる。電源電圧ライン１６３は、第１ビア層１５１を貫通するコンタクトホールを介して電源電圧電極１４３と電気的に接続できる。
一実施形態において、第２ソース／ドレイン導電層１６０は、非表示領域ＮＡのパネルパッド領域ＰＡ＿Ｐに配置されないことを例示する。ただし、幾つかの実施形態において、第２ソース／ドレイン導電層１６０は、非表示領域ＮＡのパネルパッド領域ＰＡ＿Ｐに配置されてもよい。これに関連した内容は後述する。
第２ソース／ドレイン導電層１６０は、アルミニウム（Ａｌ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銀（Ａｇ）、マグネシウム（Ｍｇ）、金（Ａｕ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、イリジウム（Ｉｒ）、クロム（Ｃｒ）、カルシウム（Ｃａ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、銅（Ｃｕ）及びモリブデン（Ｍｏ）の中から選択された一つ以上の金属を含むことができる。第２ソース／ドレイン導電層１６０が単一膜であり得るが、これに限定されるものではなく、多層膜であってもよい。例えば、第２ソース／ドレイン導電層は、Ｔｉ／Ａｌ／Ｔｉ、Ｍｏ／Ａｌ／Ｍｏ、Ｍｏ／ＡｌＧｅ／Ｍｏ、Ｔｉ／Ｃｕなどの積層構造で形成できる。
第２ソース／ドレイン導電層１６０上には第２ビア層１５２が配置される。第２ビア層１５２は、アクリル系樹脂（ｐｏｌｙａｃｒｙｌａｔｅｓ ｒｅｓｉｎ）、エポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌｉｃ ｒｅｓｉｎ）、ポリアミド系樹脂（ｐｏｌｙａｍｉｄｅｓ ｒｅｓｉｎ）、ポリイミド系樹脂（ｐｏｌｙｉｍｉｄｅｓ ｒｅｉｎ）、不飽和ポリエステル系樹脂（ｕｎｓａｔｕｒａｔｅｄ ｐｏｌｙｅｓｔｅｒｓ ｒｅｓｉｎ）、ポリフェニレン系樹脂（ｐｏｌｙｐｈｅｎｙｌｅｎｅｔｈｅｒｓ ｒｅｓｉｎ）、ポリフェニレンスルフィド系樹脂（ｐｏｌｙｐｈｅｎｙｌｅｎｅｓｕｌｆｉｄｅｓ ｒｅｓｉｎ）またはベンゾシクロブテン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ、ＢＣＢ）などの有機絶縁物質を含むことができる。
第２ビア層１５２上にはアノード電極ＡＮＯが配置される。アノード電極ＡＮＯは、第２ビア層１５２を貫通するコンタクトホールを介して接続電極１６２に接続され、それにより薄膜トランジスタＴＦＴのドレイン電極１４２と電気的に接続できる。
アノード電極ＡＮＯ上には画素定義膜１８１が配置できる。画素定義膜１８１は、アノード電極ＡＮＯを露出させる開口部を含むことができる。画素定義膜１８１は、有機絶縁物質または無機絶縁物質からなることができる。一実施形態として、画素定義膜１８１は、フォトレジスト、ポリイミド系樹脂、アクリル系樹脂、シリコン化合物、ポリアクリル系樹脂などの材料を含むことができる。
アノード電極ＡＮＯの上面及び画素定義膜１８１の開口部内には有機層ＥＬが配置できる。図面では、有機層ＥＬが画素定義膜１８１の開口部内にのみ配置されているが、これに限定されず、有機層ＥＬは画素定義膜１８１の開口部から画素定義膜１８１の上面にまで延びて配置できる。
有機層ＥＬは、有機発光層ＥＬ１、正孔注入／輸送層ＥＬ２、電子注入／輸送層ＥＬ３を含むことができる。図面では、正孔注入／輸送層ＥＬ２、電子注入／輸送層ＥＬ３が一つの層からなる場合を例示したが、それぞれ注入層と輸送層の複数の層が積層されてもよい。また、正孔注入／輸送層ＥＬ２及び電子注入／輸送層ＥＬ３のうちの少なくとも一つは、複数の画素にわたって配置された共通層であってもよい。
有機層ＥＬと画素定義膜１８１上にはカソード電極ＣＡＴが配置される。カソード電極（第３導電層１６０）は、複数の画素にわたって配置された共通電極であり得る。
有機層ＥＬ上には薄膜封止層１９０が配置される。薄膜封止層１９０は有機発光素子ＯＬＥＤを覆うことができる。薄膜封止層１９０は、無機膜と有機膜が交互に積層された積層膜であり得る。例えば、薄膜封止層１９０は、順次積層された第１無機膜１９１、有機膜１９２、及び第２無機膜１９３を含むことができる。
以下、一実施形態に係るパネルパッド領域ＰＡ＿Ｐの１つのパネルパッド端子ＰＥ＿Ｐの構造について詳細に説明する。
図７は図２の一つのパッド端子を拡大して示す平面図であり、図８は図７のＶＩＩＩ－ＶＩＩＩ’線、ＩＸ－ＩＸ’に沿った断面図にある。
上述したように、第１パッド導電パターンＣＰ１はバッファ層１０２上に配置できる。第１パッド導電パターンＣＰ１は、第２方向ＤＲ２に分離配置された複数の導電電極１２３を含むことができる。第２方向ＤＲ２に分離配置された複数の導電電極１２３は、バッファ層１０２上で表示パネル１００の表示領域ＤＡと配線を介して接続されず、フローティング（Ｆｌｏａｔｉｎｇ）されて形成できる。
第１パッド導電パターンＣＰ１が配置されない領域には、バッファ層１０２が露出することができる。１つのパネルパッド端子ＰＥ＿Ｐは、第１パッド導電パターンＣＰ１の配置された領域と第１パッド導電パターンＣＰ１の配置されていない領域とを含むことができる。第１パッド導電パターンＣＰ１の配置された領域は、第１パッド導電パターンＣＰ１の配置されていない領域に比べて第１パッド導電パターンＣＰ１の厚さ分だけ突出して凸部をなすことができる。逆に、第１パッド導電パターンＣＰ１の配置されていない領域は、前記凸部に比べて、第１パッド導電パターンＣＰ１の厚さ分だけ湾入して凹部をなすことができる。すなわち、第１パッド導電パターンＣＰ１は、段差が繰り返し配置される表面凹凸形状を有することができる。
絶縁層１１２は、一体に形成され、第１パッド導電パターンＣＰ１上および／または第１パッド導電パターンＣＰ１の露出した上面に配置できる。絶縁層１１２は、第１パッド導電パターンＣＰ１を覆うことができる。絶縁層１１２は、第１パッド導電パターンＣＰ１上および／または第１パッド導電パターンＣＰ１の露出した上面全体にわたって均一な厚さを持つことができる。ただし、これに限定されず、第１パッド導電パターンＣＰ１の配置されていない領域に配置された絶縁層１１２の厚さは、第１パッド導電パターンＣＰ１の配置された領域に配置された絶縁層１１２の厚さよりも大きくてもよい。絶縁層１１２は、第１パッド導電パターンＣＰ１及び第２パッド導電パターンＣＰ２よりも大きさが大きくてもよい。すなわち、絶縁層１１２は、第１パッド導電パターンＣＰ１及び第２パッド導電パターンＣＰ２の外側に延びて配置できる。
上述したように、絶縁層１１２は、無機絶縁物質からなり、下部の段差をコンフォーマルに反映するので、絶縁層１１２の表面は、第１パッド導電パターンの有無による表面段差が反映されて凹凸形状を有することができる。
絶縁層１１２上には第２パッド導電パターンＣＰ２が配置できる。第２パッド導電パターンＣＰ２は、上述したＣＯＦフィルム３００の各出力リード端子ＰＥ＿ＯＬＢと接続される領域を含むことができる。第２パッド導電パターンＣＰ２は、第１パッド導電パターンＣＰ１とは異なり、表示パネル１００の表示領域ＤＡと電気的に接続できる。
第２パッド導電パターンＣＰ２は一体に形成できる。第２パッド導電パターンＣＰ２は、第１パッド導電パターンＣＰ１の配置された領域を覆うことができる。すなわち、第２パッド導電パターンＣＰ２は、第１パッド導電パターンＣＰ１上で複数の第１パッド導電パターンＣＰ１の断片を全てカバーすることができる。
第２パッド導電パターンＣＰ２は所定の凹凸形状を有することができる。上述したように、第２パッド導電パターンＣＰ２は、導電性物質からなり、下部の段差をコンフォーマルに反映するので、第２パッド導電パターンＣＰ２の表面は、第１パッド導電パターンの有無による表面段差が概ね反映されて様々な凹凸形状を有することができる。
具体的には、第１パッド導電パターンＣＰ１が配置された領域での第２パッド導電パターンＣＰ２の上面は、第１パッド導電パターンＣＰ１が配置されていない領域に比べて、第１パッド導電電極１２３の厚さに相当する段差を有する。すなわち、第２パッド導電パターンＣＰ２における、第１パッド導電パターンＣＰ１が配置された領域は、第１パッド導電パターンＣＰ１が配置されていない領域に比べて、第１パッド導電パターンＣＰ１の厚さ分だけ突出して凸部をなす。また、第１パッド導電パターンＣＰ１が配置されていない領域は、前記凸部に比べて、第１パッド導電パターンＣＰ１の厚さ分だけ湾入して凹部をなす。
ただし、第１パッド導電パターンＣＰ１、絶縁層１１２及び第２パッド導電パターンＣＰ２が順次積層される構造により、第２パッド導電パターンＣＰ２の凸部と凹部との厚さ差は、絶縁層１１２の凸部と凹部との厚さ差、及び第１パッド導電パターンＣＰ１の凸部と凹部との厚さ差よりも小さくてもよい。さらに、絶縁層１１２の凸部と凹部との厚さ差は、第１パッド導電パターンＣＰ１の凸部と凹部との厚さ差よりもさらに小さくてもよい。
また、第１パッド導電パターンＣＰ１、絶縁層１１２及び第２パッド導電パターンＣＰ２の順次積層構造において、第２パッド導電パターンＣＰ２の表面凹凸の幅は、第１パッド導電パターンＣＰ１の表面凹凸の幅および絶縁層１１２の表面凹凸の幅よりも大きくてもよい。さらに、絶縁層１１２の表面凹凸の幅は、第１パッド導電パターンＣＰ１の表面凹凸の幅よりも大きくてもよい。
これとは異なり、前記第２導電パターンＣＰ２の凹部の幅は、厚さ方向にそれに対応する前記絶縁層１１２の凹部の幅よりも小さく、前記絶縁層１１２の凹部の幅は、厚さ方向にそれに対応する前記第１導電パターンＣＰ１の非配置領域の幅よりも小さくてもよい。
以下、一実施形態に係るパネルパッド端子ＰＥ＿Ｐ１とＣＯＦフィルム３００のリード端子との超音波接続過程およびパネルパッド端子ＰＥ＿Ｐ１の凹凸構造による効果について説明する。
図９及び図１０は図１のパッド端子とリードとの接続段階を説明するための断面図である。
図９及び図１０を参照すると、ＣＯＦフィルム３００の出力リード端子ＰＥ＿ＯＬＢを表示パネル１００のパネルパッド端子ＰＥ＿Ｐの上に位置させ、一定の加圧下において超音波処理を施すと、界面で摩擦力が発生して部分的に溶融することができるとともに、各成分が互いに向かって拡散することができる。具体的に、ＣＯＦフィルム３００の出力リード端子ＰＥ＿ＯＬＢが含む成分は部分的にパネルパッド端子ＰＥ＿Ｐに拡散することができ、パネルパッド端子ＰＥ＿Ｐが含む成分は部分的にＣＯＦフィルム３００の出力リード端子ＰＥ＿ＯＬＢに拡散することができる。その結果、パネルパッド端子ＰＥ＿Ｐは、ＣＯＦフィルム３００の出力リード端子ＰＥ＿ＯＬＢが含む成分が拡散した一部の領域を持つことができるとともに、ＣＯＦフィルム３００の出力リード端子ＰＥ＿ＯＬＢは、パネルパッド端子ＰＥ＿Ｐが含む成分が拡散した一部の領域を持つことができる。
図１０に示されているように、パネルパッド端子ＰＥ＿Ｐの出力リード端子ＰＥ＿ＯＬＢの成分が拡散した領域１４４ｂ、及び出力リード端子ＰＥ＿ＯＬＢのパネルパッド端子ＰＥ＿Ｐの成分が拡散した領域１４４ａで出力リード端子ＰＥ＿ＯＬＢとパネルパッド端子ＰＥ＿Ｐとが互いに接して直接接続することができる。直接接続した出力リード端子ＰＥ＿ＯＬＢとパネルパッド端子ＰＥ＿Ｐとの界面は、溶融及び凝固を経て非平坦な形状を有することができる。また、相互成分の拡散によって、界面部位には互いに異なる異種物質の合金が形成できる。
ただし、ＣＯＦフィルム３００の各出力リード端子ＰＥ＿ＯＬＢをパネルパッド端子ＰＥ＿Ｐの上に位置させ、一定の加圧下において超音波処理を施す場合、パネルパッド端子ＰＥ＿Ｐと出力リード端子ＰＥ＿ＯＬＢとの間で十分な摩擦力が発生しなければ、表示パネル１００とＣＯＦフィルム３００との接続信頼性が阻害されるおそれがある。
ただし、本実施形態によれば、パネルパッド端子ＰＥ＿Ｐと出力リード端子ＰＥ＿ＯＬＢとの接続信頼性が改善できる。すなわち、本実施形態のように、パネルパッド端子ＰＥ＿Ｐの表面に凹凸を含むと、パネルパッド端子ＰＥ＿Ｐと出力リード端子ＰＥ＿ＯＬＢとの界面、特にパネルパッド端子ＰＥ＿Ｐの凸部に加わるストレスが増加し、凸部での摩擦力が増加し、それによりパネルパッド端子ＰＥ＿Ｐと出力リード端子ＰＥ＿ＯＬＢとがよく溶融しながら、それら間の接続がうまく行われ得る。よって、ＣＯＦフィルム３００の接続信頼性が改善できる。
一方、上述した実施形態では、パネルパッド端子ＰＥ＿Ｐが、第１ゲート導電層１２０からなる第１パッド導電パターンＣＰ１、及び第１ソース／ドレイン導電層１４０からなる第２パッド導電パターンＣＰ２を含む場合を例示したが、これに限定されるものではない。
例えば、第１パッド導電パターンＣＰ１が第１ゲート導電層１２０からなり、第２パッド導電パターンＣＰ２が第２ゲート導電層１３０からなり、第１パッド導電パターンＣＰ１と第２パッド導電パターンＣＰ２との間に絶縁層１１２が配置できる。
他の例として、第１パッド導電パターンＣＰ１が第１ゲート導電層１２０からなり、第２パッド導電パターンＣＰ２が第２ソース／ドレイン導電層１６０からなり、第１パッド導電パターンＣＰ１と第２パッド導電パターンＣＰ２との間に絶縁層１１２および／または絶縁層１１３が配置できる。
別の例として、第１パッド導電パターンＣＰ１が第１ゲート導電層１２０からなるが、第２パッド導電パターンＣＰ２が第２ゲート導電層１３０及び第１ソース／ドレイン導電層１４０の積層構造からなり、それらの間に絶縁層１１２が配置できる。この場合、第２ゲート導電層１３０と第１ソース／ドレイン導電層１４０との間に絶縁層１１３がさらに配置できるが、これに限定されるものではない。
別の例として、第１パッド導電パターンＣＰ１が第１ゲート導電層１２０からなるが、第２パッド導電パターンＣＰ２が第２ゲート導電層１３０及び第２ソース／ドレイン導電層１６０からなり、それらの間に絶縁層１１２が配置できる。この場合、第２ゲート導電層１３０と第２ソース／ドレイン電極層１４０との間に絶縁層１１３がさらに配置できるが、これらに限定されるものではない。
別の例として、第１パッド導電パターンＣＰ１が第１ゲート導電層１２０からなるが、第２パッド導電パターンＣＰ２が第１ソース／ドレイン導電層１４０及び第２ソース／ドレイン導電層１６０の積層構造を含んでなり、第１パッド導電パターンＣＰ１と第２パッド導電パターンＣＰ２との間に絶縁層１１２および／または絶縁層１１３が配置できる。この場合、第２パッド導電パターンＣＰ２は、第１ソース／ドレイン導電層１４０の間に第２ゲート導電層１３０をさらに含むことができるが、これらに限定されるものではない。
これとは異なる例として、第１パッド導電パターンＣＰ１が第２ゲート導電層１３０からなり、先立って説明した第２パッド導電パターンＣＰ２の変形例が多様に適用できる。
パネルパッド端子ＰＥ＿Ｐは、その他の様々な導電層の組み合わせからなることができる。
以下、他の実施形態について説明する。以下の実施形態において、既に説明した実施形態と同一の構成については同一の参照符号を付し、その説明を省略または簡略化する。
図１１は他の実施形態に係るパネルパッド端子の断面図である。
図１１を参照すると、他の実施形態に係るパネルパッド端子ＰＥ＿Ｐａは、絶縁層１１２ａが、第１パッド導電パターンＣＰ１及び第２パッド導電パターンＣＰ２を電気的に接続させるコンタクトホールＣＮＴをさらに含むという点で、図１乃至図１０の実施形態とは異なる。
より具体的には、絶縁層１１２＿１は、第１パッド導電パターンＣＰ１上に露出した領域を含むことができる。前記露出した領域は、第１パッド導電パターンＣＰ１と第２パッド導電パターンＣＰ２が電気的に接続されるコンタクトホールＣＮＴであり得る。コンタクトホールＣＮＴは、第１パッド導電パターンＣＰ１の上面の幅よりも小さいことがあるが、これに限定されず、第１パッド導電パターンＣＰ１の上面の幅と同じか或いはそれより大きくてもよい。
本実施形態の場合にも、ＣＯＦフィルム３００の各出力リード端子ＰＥ＿ＯＬＢをパネルパッド端子ＰＥ＿Ｐ＿１の上に位置させ、一定の加圧下において超音波処理を施す場合、パネルパッド端子ＰＥ＿Ｐ＿１と出力リード端子ＰＥ＿ＯＬＢとの間に十分な摩擦力が発生しなければ、表示パネル１００＿１とＣＯＦフィルム３００との接続信頼性が阻害されるおそれがある。
ただし、本実施形態によれば、パネルパッド端子ＰＥ＿Ｐ＿１と出力リード端子ＰＥ＿ＯＬＢとの接続信頼性が改善できる。すなわち、本実施形態のように、パネルパッド端子ＰＥ＿Ｐ＿１の表面に凹凸を含むと、パネルパッド端子ＰＥ＿Ｐ＿１と出力リード端子ＰＥ＿ＯＬＢとの界面、特にパネルパッド端子ＰＥ＿Ｐ＿１の凸部に加わるストレスが増加して凸部での摩擦力が増加し、それによりパネルパッド端子ＰＥ＿Ｐ＿１と出力リード端子ＰＥ＿ＯＬＢとがよく溶融しながら、それら間の接続がうまく行われ得る。よって、ＣＯＦフィルム３００の接続信頼性が改善できる。
図１２及び図１３は他の実施形態に係るパネルパッド端子の平面配置図および断面図である。
図１２及び図１３を参照すると、他の実施形態に係るパネルパッド端子ＰＥ＿Ｐ＿１は、第１パッド導電パターンＣＰ１＿１が第１方向ＤＲ１と第２方向ＤＲ２にそれぞれ分離された導電電極１２３＿１を含むという点で、図１乃至図１０による一実施形態とは異なる。
より具体的には、他の実施形態に係るパネルパッド端子ＰＥ＿Ｐ＿１は、第１パッド導電パターンＣＰ１＿１が第１方向と第２方向にそれぞれ分離された導電電極１２３＿１を含むことができる。
本実施形態の場合にも、ＣＯＦフィルム３００の各出力リード端子ＰＥ＿ＯＬＢをパネルパッド端子ＰＥ＿Ｐ＿１の上に位置させ、一定の加圧下において超音波処理を施す場合、パネルパッド端子ＰＥ＿Ｐ＿１と出力リード端子ＰＥ＿ＯＬＢとの間に十分な摩擦力が発生しなければ、表示パネル１００＿１とＣＯＦフィルム３００との接続信頼性が阻害されるおそれがある。
ただし、本実施形態によれば、パネルパッド端子ＰＥ＿Ｐ＿１と出力リード端子ＰＥ＿ＯＬＢとの接続信頼性が改善できる。すなわち、本実施形態のように、パネルパッド端子ＰＥ＿Ｐ＿１の表面に凹凸を含むと、パネルパッド端子ＰＥ＿Ｐ＿１と出力リード端子ＰＥ＿ＯＬＢとの界面、特にパネルパッド端子ＰＥ＿Ｐ＿１の凸部に加わるストレスが増加して凸部での摩擦力が増加し、それによりパネルパッド端子ＰＥ＿Ｐ＿１と出力リード端子ＰＥ＿ＯＬＢとがよく溶融しながら、それら間の接続がうまく行われ得る。よって、ＣＯＦフィルム３００の接続信頼性が改善できる。
図１４及び図１５は別の実施形態に係るパネルパッド端子の平面配置図および断面図である。
図１４及び図１５を参照すると、別の実施形態に係るパネルパッド端子ＰＥ＿Ｐ＿２は、第１パッド導電パターンＣＰ１＿２が概ね第１方向ＤＲ１に延びるが、斜線方向、例えば第１方向ＤＲ１と第２方向ＤＲ２との間の上斜め方向と下斜め方向に延びることができる。第１パッド導電パターンＣＰ１＿２がこのような延長方向をもって延びる場合、全体的に第１方向ＤＲ１に延びながら、第２方向ＤＲ２の互いに異なる方向にスイングする形状が形成できる。前記スイングする形状は、ジグザグ（Ｚｉｇｚａｇ）状と呼ばれることもある。
より具体的には、本実施形態に係るパネルパッド端子ＰＥ＿Ｐ＿２は、超音波振動によって、第２方向ＤＲ２に振動するＣＯＦフィルム３００の出力リード端子ＰＥ＿ＯＬＢとの接続の際に、第２方向ＤＲ２に突出した領域と湾入した領域でより大きなストレスを受け、溶融点に達するための十分な摩擦力が発生することができる。
本実施形態の場合にも、ＣＯＦフィルム３００の各出力リード端子ＰＥ＿ＯＬＢをパネルパッド端子ＰＥ＿Ｐ＿２の上に位置させ、一定の加圧下において超音波処理を施す場合、パネルパッド端子ＰＥ＿Ｐ＿２と出力リード端子ＰＥ＿ＯＬＢとの間に十分な摩擦力が発生しなければ、表示パネル１００＿２とＣＯＦフィルム３００との接続信頼性が阻害されるおそれがある。
ただし、本実施形態によれば、パネルパッド端子ＰＥ＿Ｐ＿２と出力リード端子ＰＥ＿ＯＬＢとの接続信頼性が改善できる。すなわち、本実施形態のように、パネルパッド端子ＰＥ＿Ｐ＿２の表面に凹凸を含むと、パネルパッド端子ＰＥ＿Ｐ＿２と出力リード端子ＰＥ＿ＯＬＢとの界面、特にパネルパッド端子ＰＥ＿Ｐ＿２の凸部に加わるストレスが増加して凸部での摩擦力が増加し、それによりパネルパッド端子ＰＥ＿Ｐ＿２と出力リード端子ＰＥ＿ＯＬＢとがよく溶融しながら、それら間の接続がうまく行われ得る。よって、ＣＯＦフィルム３００の接続信頼性が改善できる。
図１６及び図１７は別の実施形態に係るパネルパッド端子の平面配置図および断面図である。
図１６及び図１７を参照すると、別の実施形態に係るパネルパッド端子ＰＥ＿Ｐ＿３は、第１パッド導電パターンＣＰ１＿３が第１方向ＤＲ１に突出した領域と湾入した領域とが繰り返されるという点で、図１乃至図１０による一実施形態とは異なる。
別の実施形態に係るパネルパッド端子ＰＥ＿Ｐ＿３は、第１パッド導電パターンＣＰ１＿３が概ね第２方向ＤＲ２に延びるが、平面視において、延長方向の斜線方向、例えば第１方向ＤＲ１と第２方向ＤＲ２との間の右斜め方向及び左斜め方向に延びることができる。第１パッド導電パターンＣＰ１＿３がこのような延長方向をもって延びる場合、全体的に第２方向ＤＲ２に延びながら、第１方向ＤＲ２の互いに異なる方向にスイングする形状が形成できる。前記スイングする形状は、ジグザグ（Ｚｉｇｚａｇ）状と呼ばれることもある。
より具体的には、本実施形態に係るパネルパッド端子ＰＥ＿Ｐ＿３は、超音波振動によって第２方向に振動するＣＯＦフィルム３００の出力リード端子ＰＥ＿ＯＬＢと接続できる。この場合、パネルパッド端子ＰＥ＿Ｐ＿３は、第２方向に延びる第１パッド導電パターンＣＰ１＿３を有することにより、出力リード端子ＰＥ＿ＯＬＢとの接続領域が拡張されることができる。さらに、パネルパッド端子ＰＥ＿Ｐ＿３は、第２方向に突出および／または湾入する領域でより大きなストレスを受け、溶融点に達するための十分な摩擦力が発生することができる。
本実施形態の場合にも、ＣＯＦフィルム３００の各出力リード端子ＰＥ＿ＯＬＢをパネルパッド端子ＰＥ＿Ｐ＿３の上に位置させ、一定の加圧下で超音波処理を施す場合、パネルパッド端子ＰＥ＿Ｐ＿３と出力リード端子ＰＥ＿ＯＬＢとの間に十分な摩擦力が発生しなければ、表示パネル１００＿３とＣＯＦフィルム３００との接続信頼性が阻害されるおそれがある。
ただし、本実施形態によれば、パネルパッド端子ＰＥ＿Ｐ＿３と出力リード端子ＰＥ＿ＯＬＢとの接続信頼性が改善できる。すなわち、本実施形態のように、パネルパッド端子ＰＥ＿Ｐ＿３の表面に凹凸を含むと、パネルパッド端子ＰＥ＿Ｐ＿３と出力リード端子ＰＥ＿ＯＬＢとの界面、特にパネルパッド端子ＰＥ＿Ｐ＿３の凸部に加わるストレスが増加して凸部での摩擦力が増加し、それによりパネルパッド端子ＰＥ＿Ｐ＿３と出力リード端子ＰＥ＿ＯＬＢとがよく溶融しながら、それら間の接続がうまく行われ得る。よって、ＣＯＦフィルム３００の接続信頼性が改善できる。
図１８ａ乃至図１８ｃ及び図１９ａ乃至図１９ｃはパネルパッド端子の一実施形態及び変形例と同一の構造を適用したＰＣＢ基板のＰＣＢパッド端子の平面配置図および断面図である。
図１８ａ乃至図１８ｃ及び図１９ａ乃至図１９ｃを参照すると、別の実施形態に係るＰＣＢパッド端子ＰＥ＿Ｂは、様々な変形例を含む凹凸構造を含むという点で、図１乃至図１０による一実施形態とは異なる。
より具体的には、ＣＯＦフィルム３００の入力リード端子ＰＥ＿ＩＬＢをＰＣＢ基板４００のＰＣＢパッド端子ＰＥ＿Ｂの上に位置させ、一定の加圧下において超音波処理を施すと、界面で摩擦力が発生して部分的に溶融することができるとともに、各成分が互いに向かって拡散することができる。具体的には、ＣＯＦフィルム３００の入力リード端子ＰＥ＿ＩＬＢが含む成分は、部分的にＰＣＢパッド端子ＰＥ＿Ｂに拡散することができ、ＰＣＢパッド端子ＰＥ＿Ｂが含む成分は、部分的にＣＯＦフィルム３００の入力リード端子ＰＥ＿ＩＬＢに拡散することができる。その結果、ＰＣＢパッド端子ＰＥ＿Ｂは、ＣＯＦフィルム３００の入力リード端子ＰＥ＿ＩＬＢが含む成分が拡散した一部の領域を持つことができるとともに、ＣＯＦフィルム３００の入力リード端子ＰＥ＿ＩＬＢは、ＰＣＢパッド端子ＰＥ＿Ｂが含む成分が拡散した一部の領域を持つことができる。
ＰＣＢパッド端子ＰＥ＿Ｂの入力リード端子ＰＥ＿ＩＬＢの成分が拡散した領域、及び入力リード端子ＰＥ＿ＩＬＢのＰＣＢパッド端子ＰＥ＿Ｂの成分が拡散した領域で、入力リード端子ＰＥ＿ＩＬＢとＰＣＢパッド端子ＰＥ＿Ｂとが互いに接し、直接接続することができる。直接接続した入力リード端子ＰＥ＿ＩＬＢとＰＣＢパッド端子ＰＥ＿Ｂとの界面は、溶融及び凝固を経て非平坦な形状を有することができる。また、相互成分の拡散によって、界面部位には互いに異なる異種物質の合金が形成できる。
ただし、ＣＯＦフィルム３００の各入力リード端子ＰＥ＿ＩＬＢをＰＣＢパッド端子ＰＥ＿Ｂの上に位置させ、一定の加圧下において超音波処理を施す場合、ＰＣＢパッド端子ＰＥ＿Ｂと入力リード端子ＰＥ＿ＩＬＢとの間に十分な摩擦力が発生しなければ、ＰＣＢ基板４００とＣＯＦフィルム３００との接続信頼性が阻害されるおそれがある。
ただし、本実施形態によれば、ＰＣＢパッド端子ＰＥ＿Ｂと入力リード端子ＰＥ＿ＩＬＢとの接続信頼性が改善できる。すなわち、本実施形態のように、ＰＣＢパッド端子ＰＥ＿Ｂの表面に凹凸を含むと、ＰＣＢパッド端子ＰＥ＿Ｂと入力リード端子ＰＥ＿ＩＬＢとの界面、特にＰＣＢパッド端子ＰＥ＿Ｂの凸部に加わるストレスが増加して凸部での摩擦力が増加し、それによりＰＣＢパッド端子ＰＥ＿Ｂと入力リード端子ＰＥ＿ＩＬＢとがよく溶融しながら、それら間の接続がうまく行われ得る。よって、ＣＯＦフィルム３００の接続信頼性が改善できる。
図２０は別の実施形態に係る表示パネルの断面図である。
図２０を参照すると、別の実施形態に係る表示パネル１００＿４は、絶縁層１１２上に第３パッド導電パターンＣＰ３をさらに含むという点で、図１乃至図１０による一実施形態とは異なる。
より具体的には、本実施形態に係る表示パネル１００＿４は、絶縁層１１２上に第３パッド導電パターンＣＰ３をさらに含むことができる。第３パッド導電パターンＣＰ３は、絶縁層１１２上に一体に形成できる。第３パッド導電パターンＣＰ３は第２ゲート導電層１３０からなることができる。第３パッド導電パターンＣＰ３は導電電極１３２を含むことができる。図面では、第３パッド導電パターンＣＰ３の導電電極１３２は、第２方向に離隔して分離されて配置されることを図示したが、これに限定されない。本実施形態では、第１パッド導電パターンＣＰ１と第３パッド導電パターンＣＰ３との間に絶縁層１１２が配置されることを例示したが、これに限定されず、絶縁層１１２は省略してもよい。
第２パッド導電パターンＣＰ２は所定の凹凸形状を有することができる。具体的には、第１パッド導電パターンＣＰ１及び第３パッド導電パターンＣＰ３が配置された領域における、第２パッド導電パターンＣＰ２の上面は、第１パッド導電パターンＣＰ１及び第３パッド導電パターンＣＰ３が配置されていない領域に比べて、第１パッド導電電極１２３及び第３パッド導電電極１４４の厚さに相当する段差を持つ。すなわち、第２パッド導電パターンＣＰ２における、第１パッド導電パターンＣＰ１及び第３パッド導電パターンＣＰ３が配置された領域は、第１パッド導電パターンＣＰ１及び第３パッド導電パターンＣＰ３が配置されていない領域に比べて、第１パッド導電パターンＣＰ１及び第３パッド導電パターンＣＰ３の厚さ分だけ突出して凸部をなす。また、第１パッド導電パターンＣＰ１及び第３パッド導電パターンＣＰ３が配置されていない領域は、前記凸部に比べて、第１パッド導電パターンＣＰ１及び第３パッド導電パターンＣＰ３の厚さ分だけ湾入して凹部をなす。よって、第２パッド導電パターンＣＰ２は、第１パッド導電パターンＣＰ１及び第３パッド導電パターンＣＰ３の形状に起因して所定の凹凸形状を有することができる。さらに、第１パッド導電パターンＣＰ１及び第３パッド導電パターンＣＰ３の凹部と凸部は、一方向に交互に繰り返し配置されるため、第２パッド導電パターンＣＰ２は繰り返される凹凸構造を持つことができる。
本実施形態の場合にも、ＣＯＦフィルム３００の各出力リード端子ＰＥ＿ＯＬＢをパネルパッド端子ＰＥ＿Ｐ＿４の上に位置させ、一定の加圧下において超音波処理を施す場合、パネルパッド端子ＰＥ＿Ｐ＿４と出力リード端子ＰＥ＿ＯＬＢとの間に十分な摩擦力が発生しなければ、表示パネル１００＿４とＣＯＦフィルム３００との接続信頼性が阻害されるおそれがある。
ただし、本実施形態によれば、パネルパッド端子ＰＥ＿Ｐ＿４と出力リード端子ＰＥ＿ＯＬＢとの接続信頼性が改善できる。すなわち、本実施形態のように、パネルパッド端子ＰＥ＿Ｐ＿４の表面に凹凸を含むと、パネルパッド端子ＰＥ＿Ｐ＿４と出力リード端子ＰＥ＿ＯＬＢとの界面、特にパネルパッド端子ＰＥ＿Ｐ＿４の凸部に加わるストレスが増加して凸部での摩擦力が増加し、それによりパネルパッド端子ＰＥ＿Ｐ＿４と出力リード端子ＰＥ＿ＯＬＢとがよく溶融しながら、それら間の接続がうまく行われ得る。よって、表示パネル１００＿４とＣＯＦフィルム３００との接続信頼性が改善できる。
図２１は別の実施形態に係る表示パネルの断面図である。
図２１を参照すると、別の実施形態に係る表示パネル１００＿５は、第２パッド導電パターンＣＰ２の上に第４パッド導電パターンＣＰ４をさらに含むという点で、図２０による別の実施形態とは異なる。
より具体的には、第４パッド導電パターンＣＰ４は、第２パッド導電パターンＣＰ２上に一体に形成できる。また、第４パッド導電パターンＣＰ４は、第２ソース／ドレイン導電層１４０からなることができる。
第４パッド導電パターンＣＰ４は所定の凹凸形状を有することができる。具体的には、第１パッド導電パターンＣＰ１及び第３パッド導電パターンＣＰ３の配置された領域における、第４パッド導電パターンＣＰ４の上面は、第１パッド導電パターンＣＰ１及び第３パッド導電パターンＣＰ３が配置されていない領域に比べて、第１パッド導電電極１２３及び導電電極１３２の厚さに相当する段差を持つ。すなわち、第４パッド導電パターンＣＰ４における、第１パッド導電パターンＣＰ１及び第３パッド導電パターンＣＰ３が配置された領域は、第１パッド導電パターンＣＰ１及び第３パッド導電パターンＣＰ３が配置されていない領域に比べて、第１パッド導電パターンＣＰ１及び第３パッド導電パターンＣＰ３の厚さ分だけ突出して凸部をなす。また、第１パッド導電パターンＣＰ１及び第３パッド導電パターンＣＰ３が配置されていない領域は、前記凸部に比べて、第１パッド導電パターンＣＰ１及び第３パッド導電パターンＣＰ３の厚さ分だけ湾入して凹部をなす。よって、第４パッド導電パターンＣＰ４は、第１パッド導電パターンＣＰ１及び第３パッド導電パターンＣＰ３の形状に起因して所定の凹凸形状を有することができる。さらに、第１パッド導電パターンＣＰ１及び第３パッド導電パターンＣＰ３の凹部と凸部は一方向に交互に繰り返し配置されるので、第４パッド導電パターンＣＰ４は繰り返される凹凸構造を有することができる。
本実施形態の場合にも、ＣＯＦフィルム３００の各出力リード端子ＰＥ＿ＯＬＢをパネルパッド端子ＰＥ＿Ｐ＿５の上に位置させ、一定の加圧下において超音波処理を施す場合、パネルパッド端子ＰＥ＿Ｐ＿５と出力リード端子ＰＥ＿ＯＬＢとの間に十分な摩擦力が発生しなければ、表示パネル１００＿５とＣＯＦフィルム３００との接続信頼性が阻害されるおそれがある。
ただし、本実施形態によれば、パネルパッド端子ＰＥ＿Ｐ＿５と出力リード端子ＰＥ＿ＯＬＢとの接続信頼性が改善できる。すなわち、本実施形態のように、パネルパッド端子ＰＥ＿Ｐ＿５の表面に凹凸を含むと、パネルパッド端子ＰＥ＿Ｐ＿５と出力リード端子ＰＥ＿ＯＬＢとの界面、特にパネルパッド端子ＰＥ＿Ｐ＿５の凸部に加わるストレスが増加して凸部での摩擦力が増加し、それによりパネルパッド端子ＰＥ＿Ｐ＿５と出力リード端子ＰＥ＿ＯＬＢとがよく溶融しながら、それら間の接続がうまく行われ得る。よって、ＣＯＦフィルム３００の接続信頼性が改善できる。
図２２は別の実施形態に係る表示パネルの断面図である。
図２２を参照すると、別の実施形態に係る表示パネル１００＿６は、第２パッド導電パターンＣＰ２が、第２方向に離隔する複数の導電電極１４４＿１を含むという点で、図２１による別の実施形態とは異なる。
より具体的には、本実施形態に係る表示パネル１００＿６は、第２パッド導電パターンＣＰ２が、第２方向に離隔する複数の導電電極１４４＿１を含むことができる。
本実施形態の場合にも、第４パッド導電パターンＣＰ４は所定の凹凸形状を有することができる。具体的には、第１パッド導電パターンＣＰ１乃至第３パッド導電パターンＣＰ３が配置された領域における、第４パッド導電パターンＣＰ４の上面は、第１パッド導電パターンＣＰ１乃至第３パッド導電パターンＣＰ３が配置されていない領域に比べて、第１パッド導電電極１２３乃至第３パッド導電電極１４４の厚さに相当する段差を持つ。すなわち、第４パッド導電パターンＣＰ４における、第１パッド導電パターンＣＰ１乃至第３パッド導電パターンＣＰ３が配置された領域は、第１パッド導電パターンＣＰ１乃至第３パッド導電パターンＣＰ３が配置されていない領域に比べて、第１パッド導電パターンＣＰ１乃至第３パッド導電パターンＣＰ３の厚さ分だけ突出して凸部をなす。また、第１パッド導電パターンＣＰ１乃至第３パッド導電パターンＣＰ３が配置されていない領域は、前記凸部に比べて、第１パッド導電パターンＣＰ１乃至第３パッド導電パターンＣＰ３の厚さ分だけ湾入して凹部をなす。よって、第４パッド導電パターンＣＰ４は、第１パッド導電パターンＣＰ１乃至第３パッド導電パターンＣＰ３の形状に起因して所定の凹凸形状を有することができる。さらに、第１パッド導電パターンＣＰ１乃至第３パッド導電パターンＣＰ３の凹部と凸部は、一方向に交互に繰り返し配置されるため、第２パッド導電パターンＣＰ２は、繰り返される凹凸構造を有することができる。
本実施形態の場合にも、ＣＯＦフィルム３００の各出力リード端子ＰＥ＿ＯＬＢをパネルパッド端子ＰＥ＿Ｐ＿４の上に位置させ、一定の加圧下において超音波処理を施す場合、パネルパッド端子ＰＥ＿Ｐ＿４と出力リード端子ＰＥ＿ＯＬＢとの間に十分な摩擦力が発生しなければ、表示パネル１００＿４とＣＯＦフィルム３００との接続信頼性が阻害されるおそれがある。
ただし、本実施形態によれば、パネルパッド端子ＰＥ＿Ｐ＿４と出力リード端子ＰＥ＿ＯＬＢとの接続信頼性が改善できる。すなわち、本実施形態のように、パネルパッド端子ＰＥ＿Ｐ＿４の表面に凹凸を含むと、パネルパッド端子ＰＥ＿Ｐ＿４と出力リード端子ＰＥ＿ＯＬＢとの界面、特にパネルパッド端子ＰＥ＿Ｐ＿４の凸部に加わるストレスが増加して凸部での摩擦力が増加し、それによりパネルパッド端子ＰＥ＿Ｐ＿４と出力リード端子ＰＥ＿ＯＬＢとがよく溶融しながら、それら間の接続がうまく行われ得る。よって、表示パネル１００＿４とＣＯＦフィルム３００の接続信頼性が改善できる。
以上、本発明の実施形態を中心に説明したが、これは、例示に過ぎず、本発明を限定するものではなく、本発明の属する分野における通常の知識を有する者であれば、本発明の実施形態の本質的な特性を逸脱することなく、例示されていない様々な変形及び応用が可能であることが分かるだろう。例えば、本発明の実施形態に具体的に示された各構成要素は変形実施することができる。それらの変形及び応用に関わる差異点も、添付された特許請求の範囲で規定する本発明の範囲に含まれると解釈されるべきである。
１００ 表示パネル
１０１ ベース基板
１２０ 第１導電層
１４０ 第２導電層
１６０ 第３導電層

Claims (29)

  1. 表示領域、及び前記表示領域の周辺に配置された非表示領域を含む表示装置であって、
    基板と、
    前記基板上の前記非表示領域に配置される第１端子と、
    前記第１端子に対向し、ベースフィルム上に設けられたリード端子と、
    を含み、
    前記第１端子は、
    複数の第１導電パターンであって、互いに離隔して分離された複数の第１導電パターンと、
    前記第１導電パターンを覆う絶縁層と、
    前記絶縁層上に配置され、前記複数の第１導電パターンを覆う、表面に凹凸を有する第２導電パターンとを含み、
    前記第２導電パターンと、前記リード端子とが直接的に接続される、
    表示装置。
  2. 前記第２導電パターンの前記表面の凸部は、前記第１導電パターンに重畳し、前記第２導電パターンの前記表面の凹部は、前記第１導電パターンの配置されていない領域に重畳する、請求項１に記載の表示装置。
  3. 前記絶縁層の表面は、前記複数の第１導電パターンによる段差をコンフォーマルに反映し、前記第２導電パターンの前記表面の凹凸は、前記絶縁層の前記表面がコンフォーマルに反映される、請求項１に記載の表示装置。
  4. 前記絶縁層は無機絶縁物質を含む、請求項３に記載の表示装置。
  5. 前記複数の第１導電パターンと前記第２導電パターンは互いに異なる物質を含む、請求項２に記載の表示装置。
  6. 前記複数の第１導電パターンはモリブデンを含み、
    前記第２導電パターンはアルミニウムを含む、請求項５に記載の表示装置。
  7. 前記絶縁層は、表面に凹凸を含み、前記第２導電パターンの凸部の幅は厚さ方向にそれに対応する前記絶縁層の凸部の幅よりも大きく、前記絶縁層の凸部の幅は厚さ方向にそれに対応する前記第１導電パターンの幅よりも大きい、請求項２に記載の表示装置。
  8. 前記第２導電パターンの凹部の幅は厚さ方向にそれに対応する前記絶縁層の凹部の幅よりも小さく、前記絶縁層の凹部の幅は厚さ方向にそれに対応する前記第１導電パターンの非配置空間の幅よりも小さい、請求項７に記載の表示装置。
  9. 前記絶縁層は少なくとも一つ以上のコンタクトホールを含み、前記コンタクトホールを介して前記第１導電パターンと前記第２導電パターンとが電気的に接続される、請求項３に記載の表示装置。
  10. 前記複数の第１導電パターンと前記絶縁層との間に順次配置された第２絶縁層及び複数の第３導電パターンをさらに含み、前記複数の第３導電パターンは前記複数の第１導電パターンと厚さ方向に重畳する、請求項１に記載の表示装置。
  11. 前記絶縁層は無機絶縁物質を含み、前記複数の第１導電パターンと前記複数の第３導電パターンはそれぞれモリブデンを含み、前記第２導電パターンはアルミニウムを含む、請求項１０に記載の表示装置。
  12. 前記第２導電パターンは第１方向に延び、前記各第１導電パターンは前記第１方向に対して垂直な第２方向に延び、前記複数の第１導電パターンは前記第１方向に配列される、
    請求項１に記載の表示装置。
  13. 前記第２導電パターンは第１方向に延び、前記複数の第１導電パターンは、島状を有し、前記第１方向及び前記第１方向に対して垂直な第２方向に沿って配列される、請求項１に記載の表示装置。
  14. 前記第２導電パターンは第１方向に延び、前記各第１導電パターンは前記第１方向に対して垂直な第２方向に沿ってジグザグ状に延び、前記複数の第１導電パターンは前記第１方向に沿って配列される、請求項１に記載の表示装置。
  15. 前記第２導電パターンは第１方向に延び、前記各第１導電パターンは前記第１方向に沿ってジグザグ状に延び、前記複数の第１導電パターンは前記第１方向に対して垂直な第２方向に沿って配列される、請求項１に記載の表示装置。
  16. 前記第２導電パターンは、一体に形成され、前記複数の第１導電パターンの一端および他端の外側に延びて前記複数の第１導電パターンを完全にカバーする、請求項１に記載の表示装置。
  17. 前記非表示領域における前記基板上に付着する第１フィルムをさらに含み、前記第１フィルムは前記第１端子に接続される第２端子を含む、請求項１に記載の表示装置。
  18. 前記第１フィルムに付着した回路基板をさらに含み、前記第１フィルムは、前記第２端子から離隔した第３端子をさらに含み、前記回路基板は、前記第３端子に接続される第４端子を含む、請求項１７に記載の表示装置。
  19. 薄膜トランジスタを含む表示領域と、前記表示領域の周辺に配置され、パッド領域を含む非表示領域とを含む表示装置であって、
    基板と、
    前記基板上の第１導電層と、
    前記第１導電層上の第１絶縁層と、
    前記第１絶縁層上の第２導電層と、
    ベースフィルム上に設けられたリード端子と、
    を含み、
    前記第１導電層は、前記パッド領域に配置された複数の第１パッド導電パターンを含み、
    前記第２導電層は、前記パッド領域に配置された第２パッド導電パターンを含み、
    前記第２パッド導電パターンは、前記複数の第１パッド導電パターンを覆い、表面に凹凸を含み、
    前記第２パッド導電パターンと、前記リード端子とが直接的に接続される、
    表示装置。
  20. 前記第２導電層は、前記表示領域の前記薄膜トランジスタのソース／ドレイン電極をさらに含む、請求項１９に記載の表示装置。
  21. 前記第１導電層は、前記表示領域の前記薄膜トランジスタのゲート電極をさらに含む、請求項２０に記載の表示装置。
  22. 前記表示領域はキャパシタをさらに含み、前記第１導電層は前記表示領域の前記キャパシタの第１電極を含む、請求項２０に記載の表示装置。
  23. 前記第２パッド導電パターンの前記表面の凸部は、前記第１パッド導電パターンに重畳し、前記第２パッド導電パターンの前記表面の凹部は、前記第１パッド導電パターンが配置されていない領域に重畳する、請求項１９に記載の表示装置。
  24. 前記第１絶縁層の表面は、前記複数の第１パッド導電パターンによる段差をコンフォーマルに反映し、前記第２パッド導電パターンの前記表面の凹凸は、前記第１絶縁層の表面がコンフォーマルに反映される、請求項１９に記載の表示装置。
  25. 前記第１絶縁層は無機絶縁物質を含む、請求項２４に記載の表示装置。
  26. 前記複数の第１パッド導電パターンと前記第２パッド導電パターンは、互いに異なる物質を含む、請求項２３に記載の表示装置。
  27. 前記複数の第１パッド導電パターンはモリブデンを含み、前記第２パッド導電パターンはアルミニウムを含む、請求項２６に記載の表示装置。
  28. 前記第１絶縁層は、表面に凹凸を含み、前記第２パッド導電パターンの凸部の幅は、厚さ方向にそれに対応する前記第１絶縁層の凸部の幅よりも大きく、前記第１絶縁層の凸部の幅は、厚さ方向にそれに対応する前記第１パッド導電パターンの幅よりも大きい、請求項２４に記載の表示装置。
  29. 前記第２パッド導電パターンの凹部の幅は、厚さ方向にそれに対応する前記第１絶縁層の凹部の幅よりも小さく、前記第１絶縁層の凹部の幅は、厚さ方向にそれに対応する前記第１パッド導電パターンの非配置空間の幅よりも小さい、請求項２８に記載の表示装置。
JP2019065977A 2018-07-04 2019-03-29 表示装置 Active JP7296234B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180077494A KR102533660B1 (ko) 2018-07-04 2018-07-04 표시 장치
KR10-2018-0077494 2018-07-04

Publications (2)

Publication Number Publication Date
JP2020008833A JP2020008833A (ja) 2020-01-16
JP7296234B2 true JP7296234B2 (ja) 2023-06-22

Family

ID=67225995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019065977A Active JP7296234B2 (ja) 2018-07-04 2019-03-29 表示装置

Country Status (6)

Country Link
US (2) US11227542B2 (ja)
EP (1) EP3591706A1 (ja)
JP (1) JP7296234B2 (ja)
KR (1) KR102533660B1 (ja)
CN (1) CN110690253A (ja)
TW (1) TWI835816B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109459895B (zh) * 2018-12-13 2021-05-14 厦门天马微电子有限公司 显示面板和显示装置
KR20200102622A (ko) 2019-02-21 2020-09-01 삼성디스플레이 주식회사 표시 장치
KR20200107018A (ko) 2019-03-05 2020-09-16 삼성디스플레이 주식회사 표시 장치
CN110462830B (zh) * 2019-06-27 2022-12-06 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板和显示装置
CN112327073B (zh) * 2020-10-09 2022-11-01 武汉华星光电半导体显示技术有限公司 一种柔性屏测试设备及柔性屏测试方法
CN112951849B (zh) * 2021-02-10 2023-03-28 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
CN114531774A (zh) * 2022-02-21 2022-05-24 京东方科技集团股份有限公司 一种柔性电路板、制作方法和显示装置
WO2024192676A1 (zh) * 2023-03-21 2024-09-26 京东方科技集团股份有限公司 电路板、显示装置和电路板的制作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020121666A1 (en) 2000-12-29 2002-09-05 Choo Kyo Seop Thin film transistor array panel and method for fabricating the same
JP2003131253A (ja) 2001-10-19 2003-05-08 Samsung Electronics Co Ltd 表示基板及びこれを有する液晶表示装置
US20070076393A1 (en) 2005-09-30 2007-04-05 Chang-Yong Jeong Pad area and method of fabricating the same
JP2009054833A (ja) 2007-08-28 2009-03-12 Seiko Epson Corp 電子デバイスとその製造方法、電気光学装置および電子機器
JP2010191134A (ja) 2009-02-18 2010-09-02 Seiko Epson Corp 電気光学装置及び電子機器
US20120139000A1 (en) 2010-12-02 2012-06-07 Samsung Mobile Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same
US20120138935A1 (en) 2010-12-07 2012-06-07 Sun Park Organic light-emitting display device and method of manufacturing the same
JP2017151371A (ja) 2016-02-26 2017-08-31 株式会社ジャパンディスプレイ 表示装置
JP2017152178A (ja) 2016-02-24 2017-08-31 株式会社ジャパンディスプレイ 表示装置の製造方法、及び、表示装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100073924A (ko) * 2008-12-23 2010-07-01 제일모직주식회사 평판 디스플레이용 전극 구조체
JP5500712B2 (ja) * 2009-09-02 2014-05-21 株式会社ジャパンディスプレイ 液晶表示パネル
KR101744784B1 (ko) 2010-11-18 2017-06-09 삼성디스플레이 주식회사 터치 스크린 패널 일체형 평판표시장치
JP2012212522A (ja) * 2011-03-30 2012-11-01 Dainippon Printing Co Ltd 電子素子用積層基板、電子素子、有機エレクトロルミネッセンス表示装置、電子ペーパー、および電子素子用積層基板の製造方法
DE102012105749A1 (de) * 2012-06-29 2014-01-02 Hochland Se Verfahren zum Separieren von Portionen einer Lebensmittelmasse
KR102038075B1 (ko) * 2012-12-14 2019-10-30 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR102137474B1 (ko) * 2013-10-18 2020-07-27 삼성디스플레이 주식회사 패드 전극 구조물 및 상기 패드 전극 구조물을 포함하는 유기 발광 표시 장치
US10255863B2 (en) * 2014-04-02 2019-04-09 Samsung Display Co., Ltd. Display panel having a first region, a second region, and a third region between the first and second regions and including a drive portion on the third region
KR102271659B1 (ko) * 2014-08-29 2021-06-30 엘지디스플레이 주식회사 터치 패널 내장형 유기 발광 표시 장치
KR102232693B1 (ko) * 2014-10-17 2021-03-29 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
KR102275190B1 (ko) * 2015-04-20 2021-07-12 삼성디스플레이 주식회사 표시 장치
US20170222207A1 (en) 2016-02-03 2017-08-03 Boston-Power, Inc. Battery Cell Connector, Interconnect Board And Battery Block System
KR102514411B1 (ko) * 2016-03-31 2023-03-28 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
KR102625286B1 (ko) 2016-04-22 2024-01-17 삼성디스플레이 주식회사 플렉서블 표시장치
KR102560703B1 (ko) 2016-04-29 2023-07-28 삼성디스플레이 주식회사 디스플레이 장치
US10510821B2 (en) * 2016-06-10 2019-12-17 Innovation Counsel Llp Display device
KR102654925B1 (ko) 2016-06-21 2024-04-05 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
KR102666884B1 (ko) * 2016-07-15 2024-05-17 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR101951939B1 (ko) * 2016-08-26 2019-02-25 엘지디스플레이 주식회사 표시장치
KR102664048B1 (ko) 2016-08-30 2024-05-16 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20180025431A (ko) 2016-08-30 2018-03-09 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102649645B1 (ko) * 2016-09-23 2024-03-22 삼성디스플레이 주식회사 표시 장치
KR20180066945A (ko) * 2016-12-09 2018-06-20 삼성디스플레이 주식회사 표시 장치
KR20180070774A (ko) * 2016-12-16 2018-06-27 삼성디스플레이 주식회사 기판, 전자 장치 및 이를 구비하는 표시 장치
KR102342822B1 (ko) * 2017-07-14 2021-12-23 삼성디스플레이 주식회사 표시 장치
KR102406966B1 (ko) * 2017-11-28 2022-06-08 엘지디스플레이 주식회사 Oled 조명 장치
JP2019101128A (ja) * 2017-11-30 2019-06-24 株式会社ジャパンディスプレイ 表示装置、及び表示装置の製造方法
KR102504134B1 (ko) * 2018-02-27 2023-02-28 삼성디스플레이 주식회사 디스플레이 장치
US10546912B2 (en) * 2018-04-19 2020-01-28 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and display device
KR102511074B1 (ko) * 2018-05-10 2023-03-16 삼성디스플레이 주식회사 표시 장치

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020121666A1 (en) 2000-12-29 2002-09-05 Choo Kyo Seop Thin film transistor array panel and method for fabricating the same
JP2003131253A (ja) 2001-10-19 2003-05-08 Samsung Electronics Co Ltd 表示基板及びこれを有する液晶表示装置
US20070076393A1 (en) 2005-09-30 2007-04-05 Chang-Yong Jeong Pad area and method of fabricating the same
JP2009054833A (ja) 2007-08-28 2009-03-12 Seiko Epson Corp 電子デバイスとその製造方法、電気光学装置および電子機器
JP2010191134A (ja) 2009-02-18 2010-09-02 Seiko Epson Corp 電気光学装置及び電子機器
US20120139000A1 (en) 2010-12-02 2012-06-07 Samsung Mobile Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same
US20120138935A1 (en) 2010-12-07 2012-06-07 Sun Park Organic light-emitting display device and method of manufacturing the same
JP2017152178A (ja) 2016-02-24 2017-08-31 株式会社ジャパンディスプレイ 表示装置の製造方法、及び、表示装置
JP2017151371A (ja) 2016-02-26 2017-08-31 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
US11908398B2 (en) 2024-02-20
EP3591706A1 (en) 2020-01-08
JP2020008833A (ja) 2020-01-16
US11227542B2 (en) 2022-01-18
US20200013330A1 (en) 2020-01-09
TWI835816B (zh) 2024-03-21
US20220114955A1 (en) 2022-04-14
TW202017444A (zh) 2020-05-01
KR102533660B1 (ko) 2023-05-17
KR20200004932A (ko) 2020-01-15
CN110690253A (zh) 2020-01-14

Similar Documents

Publication Publication Date Title
JP7296234B2 (ja) 表示装置
KR102511074B1 (ko) 표시 장치
US11791253B2 (en) Display device
KR102507222B1 (ko) 표시 장치
US10034378B2 (en) Curved display device
JP7349493B2 (ja) 表示装置
CN105826298B (zh) 半导体封装件和使用所述半导体封装件的封装模块
US11696473B2 (en) Display device
KR20200102622A (ko) 표시 장치
KR102711136B1 (ko) 표시 장치
US11793040B2 (en) Display device
KR20210007072A (ko) 표시 장치
KR20200130550A (ko) 표시 장치 및 표시 장치의 제조 방법
US20220246706A1 (en) Display device
CN113972244A (zh) 显示装置
CN116072608A (zh) 薄膜晶体管和薄膜晶体管阵列基板及其制造方法
CN113257872A (zh) 显示装置
CN114678397A (zh) 显示装置及制造显示装置的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230612

R150 Certificate of patent or registration of utility model

Ref document number: 7296234

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150