CN105826298B - 半导体封装件和使用所述半导体封装件的封装模块 - Google Patents

半导体封装件和使用所述半导体封装件的封装模块 Download PDF

Info

Publication number
CN105826298B
CN105826298B CN201610048476.1A CN201610048476A CN105826298B CN 105826298 B CN105826298 B CN 105826298B CN 201610048476 A CN201610048476 A CN 201610048476A CN 105826298 B CN105826298 B CN 105826298B
Authority
CN
China
Prior art keywords
region
film substrate
flexible film
chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610048476.1A
Other languages
English (en)
Other versions
CN105826298A (zh
Inventor
河政圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN105826298A publication Critical patent/CN105826298A/zh
Application granted granted Critical
Publication of CN105826298B publication Critical patent/CN105826298B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Wire Bonding (AREA)

Abstract

公开了半导体封装件和使用所述半导体封装件的封装模块。所述半导体封装件包括柔性膜基底，柔性膜基底包括置于柔性膜基底的内部区域和外部区域之间的切割线与芯片安装区域，所述切割线部分地围绕内部区域。半导体封装件还包括第一互连线和第二互连线，第一互连线在内部区域中从芯片安装区域的第一侧向柔性膜基底的内部区域的边缘延伸，第二互连线在外部区域中从芯片安装区域的第二侧向柔性膜基底的外部区域的边缘延伸。内部区域的边缘和外部区域的边缘位于芯片安装区域的第一侧上。

Description

半导体封装件和使用所述半导体封装件的封装模块
本申请要求于2015年01月23日在韩国知识产权局提交的第10-2015-0011301号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
发明构思的实施例涉及半导体封装件。更具体而言，发明构思的实施例涉及覆晶薄膜(chip-on-film，COF)封装件和包括COF封装件的封装模块。
背景技术
覆晶薄膜(COF)封装件通常以由柔性膜形成的基底支撑件为特征。一个或多个半导体芯片可以直接结合到柔性膜基底(例如，通过倒装芯片结合)或者可以通过引线等连接到外部电路。COF的使用在诸如蜂窝电话、智能手机、个人数字助理(PDA)、膝上型计算机和显示装置的便携式装置中尤其流行。
发明内容
在发明构思的一方面，提供一种半导体封装件，所述半导体封装件包括柔性膜基底，柔性膜基底包括置于柔性膜基底的内部区域和外部区域之间的切割线和芯片安装区域，所述切割线部分地围绕内部区域。半导体封装件还包括第一互连线和第二互连线，第一互连线在内部区域中从芯片安装区域的第一侧向柔性膜基底的内部区域的边缘延伸，第二互连线在外部区域中从芯片安装区域的第二侧向柔性膜基底的外部区域的边缘延伸。内部区域的边缘和外部区域的边缘位于芯片安装区域的第一侧。
芯片安装区域可以位于柔性膜基底的内部区域中。
切割线可以沿着内部区域的三个侧面延伸。内部区域的三个侧面的中间可以限定内部区域的边缘，并且平行于外部区域的边缘。
第二互连线卷绕在芯片安装区域的周围，以延伸到柔性膜基底的外部区域的边缘。
柔性膜基底可以能够被构造在第一方位和第二方位之间，在第一方位上内部区域在侧视图中与外部区域共面，在第二方位上内部区域在侧视图中从外部区域以一定的角度延伸。
半导体封装件还可以包括安装在芯片安装区域中并且电连接到第一互连线和第二互连线的半导体芯片。半导体芯片可以是显示驱动器。第一互连线可以是来自半导体芯片的输出线，第二互连线可以是至半导体芯片的输入线。半导体芯片可以与第一互连线和第二互连线安装在柔性膜基底的同一表面上，或者半导体芯片可以安装在除了第一互连线和第二互连线之外的柔性膜基底的相对表面上。
第一互连线和第二互连线的至少一者均包括在柔性膜基底的一个表面上的第一部分、在柔性膜基底的对向表面上的第二部分、以及连接第一部分和第二部分的基底通路。
柔性膜基底还可以包括与柔性膜基底的外部区域的边缘相邻的电路区域，其中，第二互连线可以延伸到电路区域中。半导体封装件还可以包括安装在柔性膜基底的电路区域中的无源器件以及与无源器件在柔性基底的同一表面上安装在芯片安装区域中的半导体芯片。
在发明构思的另一个方面中，提供一种覆晶薄膜(COF)封装件，所述COF封装件包括柔性膜基底，所述柔性膜基底包括第一表面和对向第二表面以及切割线，所述切割线穿过柔性膜基底并且将柔性膜基底的第一区域与柔性膜基底的第二区域水平地分开。COF封装件还包括：芯片安装区域，在柔性膜基底的第一表面上；第一互连线，从芯片安装区域延伸到柔性膜基底的第一区域；第二互连线，从芯片安装区域延伸到柔性膜基底的第二区域。通过使柔性膜基底的第一区域在切割线处相对于柔性膜基底的第二区域竖直地移位，第一互连线的远端的竖直位置相对于第二互连线的远端的竖直位置可移动。
COF封装件还可以包括安装在芯片安装区域中的半导体芯片。半导体芯片可以是显示驱动器。
在发明构思的又一个实施例中，提供一种半导体模块，所述半导体模块包括覆晶薄膜(COF)封装件和电子装置。COF封装件包括柔性膜基底，柔性膜基底包括第一表面和对向第二表面，其中，所述柔性膜基底还包括将柔性膜基底的第一区域与柔性膜基底的第二区域分开的切割线。电子装置连接到COF封装件，并且置于柔性膜基底的第一区域的第一表面与柔性膜基底的第二区域的第二表面之间的一端处，其中，第一区域和第二区域沿着切割线相对于彼此移位。
COF封装件还可以包括显示驱动器芯片，电子装置可以包括显示装置。半导体模块还可以包括电连接到COF封装件的电路基底。
柔性膜基底的第二区域可以至少部分地围绕柔性膜基底的第一区域。
COF封装件可以包括第一互连线和第二互连线，第一互连线在柔性膜基底的第一区域的第一表面上并且具有连接到电子装置的一侧的远端，第二互连线具有与电子装置的相对侧叠置的远端。第二互连线的远端可以位于柔性膜基底的第二区域的第一表面上，并且可以电连接到位于柔性膜基底的第一表面上方的电路基底。可选择地，第二互连线的远端可以位于柔性膜基底的第二区域的第二表面上，并且可以电连接到置于电子装置的相对侧与柔性膜基底的第二表面之间的电路基底。
在发明构思的另一个方面，提供一种显示设备，所述显示设备包括：显示装置；覆晶薄膜(COF)封装件，包括被构造为驱动显示装置的显示驱动器；至少一个电路基底，包括被构造为控制显示驱动器的时序控制器以及被构造为向显示驱动器供给基准电压和电源电压的电压发生器。COF封装件包括柔性膜基底，柔性膜基底包括第一表面和对向第二表面，所述柔性膜基底还包括将柔性膜基底的第一区域与柔性膜基底的第二区域分开的切割线。显示装置置于柔性膜基底的第一区域的第一表面与柔性膜基底的第二区域的第二表面之间的一端处，其中，第一区域和第二区域沿着切割线相对于彼此移位。
柔性膜基底的第二区域可以至少部分地围绕柔性膜基底的第一区域。
COF封装件可以包括第一互连线和第二互连线，第一互连线在柔性膜基底的第一区域的第一表面上并且具有连接到显示装置的一侧的远端，第二互连线具有与显示装置的相对侧叠置的远端。第二互连线的远端可以位于柔性膜基底的第二区域的第一表面上，并且可以电连接到位于柔性膜基底的第一表面上方的至少一个电路基底。可选择地，第二互连线的远端可以位于柔性膜基底的第二区域的第二表面上，并且可以电连接到置于显示装置的相对侧与柔性膜基底的第二表面之间的至少一个电路基底。
附图说明
通过下面参照附图进行的详细描述，发明构思将会变得更加明显，在附图中：
图1A示出根据发明构思的实施例的膜封装件结构的布局；
图1B示出根据发明构思的实施例的膜封装件结构的布局；
图2A(对应于图1A的“I”)是示出根据发明构思的实施例的半导体封装件的平面图；
图2B是沿着图2A的线II-II′截取的剖视图；
图3A是示出根据发明构思的实施例的封装模块的平面图；
图3B是图3A的封装模块的侧视图；
图3C和图3D分别是沿着图3A的线III-III′和IV-IV′截取的剖视图；
图4A是示出根据发明构思的实施例的半导体封装件的平面图；
图4B和图4C分别是沿着图4A的线II-II′和V-V′截取的剖视图；
图5A是示出根据发明构思的实施例的封装模块的平面图；
图5B是图5A的封装模块的侧视图；
图6A是示出根据发明构思的实施例的半导体封装件的平面图；
图6B是沿着图6A的线II-II′截取的剖视图；
图7A是示出根据发明构思的实施例的封装模块的平面图；
图7B是图7A的封装模块的侧视图；
图8A是示出根据发明构思的实施例的半导体封装件的平面图；
图8B是沿着图8A的线II-II′截取的剖视图；
图9A是示出根据发明构思的实施例的封装模块的平面图；
图9B是图9A的封装模块的侧视图；
图10A是示出根据发明构思的实施例的半导体封装件的平面图；
图10B是沿着图10A的线II-II′截取的剖视图；
图11A是示出根据发明构思的实施例的封装模块的平面图；
图11B是图11A的封装模块的侧视图；
图12A是示出根据发明构思的实施例的半导体封装件的平面图；
图12B是沿着图12A的线II-II′截取的剖视图；
图13A是示出根据发明构思的实施例的封装模块的平面图；
图13B是图13A的封装模块的侧视图；
图14是根据发明构思的实施例在描述封装模块的操作中用于参考的示意性框图；
图15A、图15B、图15C和图15D示出利用根据发明构思的实施例的封装模块实现的多媒体装置的实施例。
具体实施方式
现在将在下文中参照示出发明构思的示例性实施例的附图更充分地描述发明构思。发明构思的优势和特征以及实现它们的方法通过将参照附图更详细描述的示例性实施例将变得清楚。然而，应当注意，发明构思不限于以下示例性实施例，并且可以以各种形式来实现。因此，示例性实施例仅被提供为公开发明构思，并且让本领域技术人员知晓发明构思的范畴。在附图中，发明构思的实施例不限于这里提供的特定实施例，并且为了清楚起见被夸大。
这里使用的术语仅是为了描述特定实施例的目的，而并非意图限制本发明。如在此所使用的，单数形式“一个(种)”和“该(所述)”也意图包括复数形式，除非上下文另外清楚地指示。如在这里使用的，术语“和/或”包括一个或多个相关所列的项目的任意组合和所有组合。将理解的是，当元件被称作“连接”或“结合”到另一元件时，该元件可以直接连接到或直接结合到另一元件，或者可以存在中间元件。
类似地，将理解的是，当诸如层、区域或基底的元件被称作“在”另一元件“上”时，该元件可以直接在另一元件上，或者可以存在中间元件。相反，术语“直接地”意味着没有中间元件。还将理解的是，当这里使用术语“包含”和/或“包括”时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
另外，将利用作为本发明构思的理想示例性视图的截面图来描述详细说明中的实施例。此外，示例性视图的形状可以根据制造技术和/或容许误差来修改。因此，发明构思的实施例不限于示例性视图中示出的具体形状，而可以包括可以根据制造工艺建立的其他形状。附图中例示的区域具有一般属性，并且用于示出元件的具体形状。因此，这不应被解释为局限于发明构思的范围。
也将理解，尽管这里可以使用术语第一、第二、第三等来描述各种元件，但这些元件不应该受这些术语限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在不脱离本发明的教导的情况下，一些实施例中的第一元件可在其他实施例中被称为第二元件。这里解释和示出的本发明构思的方面的示例性实施例包括它们的互补相对物。在整个说明书中，相同的附图标记或相同的参考指示符表示相同的元件。
另外，在此参照作为理想的示例性图示的剖视图示和/或平面图示来描述示例性实施例。因此，预计这些图示的形状出现由例如制造技术和/或公差而引起的变化。因此，示例性实施例不应该被解释为局限于在此示出的区域的形状，而是要包括例如由制造导致的形状上的偏差。例如，示出为矩形的蚀刻区域通常将具有倒圆或弯曲的特征。因此，在图中示出的区域实际上是示意性的，它们的形状并不意图示出装置的区域的实际形状，也不意图限制示例实施例的范围。
如通过本发明实体所领会的，根据这里描述的各种实施例的装置和形成装置的方法可以在诸如集成电路的微电子装置中实现，其中，根据这里描述的各种实施例的多个装置集成在同一微电子装置中。因此，这里示出的剖视图可以在微电子装置中沿不必正交的两个不同的方向重复。因此，实现根据这里描述的各种实施例的装置的微电子装置的平面图可以包括基于微电子装置的功能而按阵列和/或二维图案的多个装置。
根据这里描述的各种实施例的装置可以根据微电子装置的功能而散布于其他装置之中。此外，根据这里描述的各种实施例的微电子装置可以在第三方向(可以与两个不同的方向正交)上重复以提供三维集成电路。
因此，这里示出的剖视图针对根据这里描述的各种实施例的多个装置提供支持，其中，所述多个装置在平面图中沿着两个不同的方向延伸和/或在透视图中沿着三个不同的方向延伸。
现在将描述根据发明构思的实施例的半导体封装件和封装模块。
图1A示出根据发明构思的实施例的膜封装件结构的布局。图1B示出根据发明构思的另一个实施例的膜封装件结构的布局。
参照图1A和图1B，膜封装件FPKG1或FPKG2可以包括多个半导体封装件100。半导体封装件100可以是覆晶薄膜(COF)封装件。半导体封装件100可以是彼此横向分隔开，并且可以由锯线或切割线150限定。将理解的是，锯线150可以是假想的，因为它可以并不物理地存在。相反，锯线150表示的是，封装件FPKG1和FPKG2可以被切割以提取每个半导体封装件100。在图1A的示例中，半导体封装件100按多行和多列形成阵列。另一方面，在图1B的示例中，半导体封装件100可以按单行形成阵列。此外，在图1B的实施例中，扣齿孔151布置在膜封装件FPKG2的每个边缘区域中。这些扣齿孔151可以利用一个或多个链轮卷筒(未示出)在制造期间用于膜封装件FPKG2的传输和/或对准。
在下文中，将参照图2A和图2B描述图1A和图1B中示出的多个半导体封装件100之中的一个半导体封装件100。图2A是图1A的区域“I”的放大平面图。图2B是沿着图2A的线II-II′截取的剖视图。
半导体封装件100可以包括膜基底110、半导体芯片120、输出互连线130和输入互连线140。
膜基底110可以例如由聚合物材料(例如，聚酰亚胺或聚酯)形成，并且可以是柔性膜基底。这里，如根据以下描述将理解，术语“柔性”是指基底的被切割线分开的水平区域能够相对于彼此垂直地移位而未与基底分离或破损。为了描述的目的，膜基底110包括通常均处于水平面的第一表面111和对向第二表面112以及均在第一表面111和第二表面112之间延伸的第一侧壁110a和对向第二侧壁110b。
在该实施例的示例中，半导体芯片120位于膜基底110的第一表面111的芯片安装区域MR上。此外，为了描述的目的，半导体芯片120包括面向膜基底110的第一侧壁110a的第一侧壁120a以及面向膜基底110的第二侧壁110b的第二侧壁120b。
输出互连线130由导电材料(例如，金属线或迹线)形成，并且设置在膜基底110的输出区域(亦可称作“内部区域”)OR上。当在平面图中观察时，输出区域OR可以在半导体芯片120的第一侧壁120a和膜基底110的第一侧壁110a之间中心地位于膜基底110上。在该实施例的示例中，输出互连线130设置在膜基底110的输出区域OR的第一表面111上。
输出互连线130均包括第一端130a(即，远端)和第二端130b(即，近端)。输出互连线130的第一端130a可以沿着位于膜基底110的芯片安装区域MR和第一侧壁100a之间的输出区域OR的边缘定位。输出互连线130的第二端130b可以位于芯片安装区域MR和输出区域OR之间的分界面处。输出互连线130的长轴可以总体从芯片安装区域MR沿着朝向膜基底110的第一侧壁110a的方向延伸。在图2B的示例中，输出端子135设置在输出互连线130的第二端130b和半导体芯片120之间。输出互连线130的第二端130b可以接触输出端子135，所以输出互连线130与半导体芯片连接。这样，输出互连线130电连接到半导体芯片120。
输入互连线140由导电材料(例如，金属线或迹线)形成，并且设置在膜基底110的输入区域(亦可称作“外部区域”)IR上。在平面图中，输入区域IR可以位于膜基底110的外围的周围，以围绕输出区域OR和芯片安装区域MR。在该实施例的示例中，输入互连线140设置在膜基底110的输入区域IR的第一表面111上。为了解释的目的，输入区域IR被分为第一输入区域IR1和第二输入区域IR2，第一输入区域IR1与膜基底110的第一侧壁110a相邻并且围绕输出区域OR的三个侧面，第二输入区域IR2与膜基底110的第二侧壁110b和半导体芯片120的第二侧壁120b相邻。
输入互连线140均包括第一端140a(即，远端)和第二端140b(即，近端)。此外，输入互连线140可以均包括设置在第一输入区域IR1上的第一部分148和设置在第二区域IR2上的第二部分149。在图2A的示例中，输入互连线140的第二部分149从半导体芯片120的第二侧壁120b延伸，并且为拱形或弯曲(在平面图中)以与输入互连线140的第一部分148连接。第二部分149的拱形或弯曲的结构可以采取许多不同的形式中的任意形式，在本示例中，该形式为半多边形(即，一系列连接的直线段)。此外，在图2A的示例中，输入互连线140的第一部分148从膜基底110的第一侧壁110a延伸，以与输入互连线140的第二部分149连接。如所示的，第二部分149的一个或多个在平面图中可以是非线性的或是阶梯式的。
输入互连线140的每个第一端140a可以位于膜基底110的第一侧壁110a处或附近，输入互连线140的每个第二端140b可以位于半导体芯片120处或附近。在本实施例的示例中，输入互连线140的每个第一端140a与第一侧壁110a齐平，输入互连线140的每个第二端140b位于半导体芯片120的下方。在这种情况下，如图2B中所示，输入端子145可以设置在膜基底110和半导体芯片120之间，并且可以与半导体芯片120的第二侧壁120b相邻。输入互连线140的第二端140b可以接触半导体芯片120的输入端子145，用于将输入互连线140电连接到半导体芯片120。
输入互连线140和输入端子145可以包括导电材料(例如，金属)。此外，输入互连线140和输出互连线130可以在同一形成工艺中形成。输入互连线140的材料可以与输出互连线130的材料相同，输入互连线140的厚度可以等于输出互连线130的厚度。
如将在图2A中看到的，路线经过输入区域IR的互连线比路线经过输出区域OR的互连线更为复杂和更长。此外，在图2A中示出的示例中，输入互连线140的总数量小于输出互连线130的总数量，尽管发明构思不限于这种方式。输出互连线130可以设置在膜基底110的中心部分上，输入互连线140可以设置在膜基底110的边缘区域上。
在其他实施例中，保护层(未示出)可以设置在膜基底110的第一表面111上，以覆盖输出互连线130和输入互连线140。
图2A和图2B还示出了切割线CR，当从平面图中观察时，切割线CR在输入区域IR与组合的输出区域OR和芯片安装区域MR的三侧之间延伸。注意的是，切割线CR可以是表示切割或锯开操作可以稍后发生的假想区域。可选择地，切割线CR可以作为膜基底110上某种类型的标记、沟槽或特征而物理地存在。为了解释的目的，切割线CR这里被描述为包括第一切割线CR1和第二切割线CR2。第一切割线CR1可以设置在输出互连线130的第一端130a与输入互连线140之间。第一切割线CR1可以平行于膜基底110的第一侧壁110a。第二切割线CR2可以分别连接到第一切割线CR1的两端。第二切割线CR2可以在与膜基底110的第一侧壁110a交叉的方向上延伸。
最后，切割线CR被制成竖直地穿过膜基底110，以将膜基底110的输出区域OR与膜基底110的输入区域IR水平地分开。这可以在图1A和图1B的锯线150的切割之前或期间完成，或者在图1A和图1B的膜封装件基底被分为单独的半导体封装件100之后完成。切割的方法不受限制，可以例如通过利用刀片或激光器等锯开来实现。如接下来将通过示例性实施例所描述的，膜基底100的柔性使得输出互连线130的远端130a的竖直位置相对于输入互连线的远端140a的竖直位置进行调整或移位。这可以通过使膜基底110的输出区域OR在切割线CR处相对于膜基底110的输入区域IR竖直移位来完成。换言之，柔性膜基底110可以在第一方位(例如，如图2B中)和第二方位(例如，如以下描述的图3B中)之间是可构造的，其中，在第一方位上输出区域OR在侧视图中与输入区域IR共面，在第二方位上内部区域OR在侧视图中从外外部区域以一定的角度延伸。以这种方式，如结合发明构思的示例封装模块所述的，一个或多个半导体芯片或电子装置可以插入在输出互连线130的远端130a与输入互连线140的远端140a之间并且连接到输出互连线130的远端130a和输入互连线140的远端140a。
图3A是示出根据发明构思的实施例的封装模块的平面图。图3B是图3A的封装模块的侧视图。图3C和图3D分别是沿着图3A的线III-III′和IV-IV′截取的剖视图。要注意的是，在图2A和图3B以及图3A至图3D中，同样的附图标记表示同样的元件。因此，为了避免描述的冗余，已经参照图2A和图2B描述的元件可以不再结合图3A至图3D描述。
参照图3A至图3D，本实施例的示例的封装模块1是包括半导体封装件100、显示装置200和电路基底300的显示装置组件。可以与切割线竖直穿透膜基底110的图2A和图2B的半导体封装件100相同或类似的半导体封装件100起着将电路基底300连接到面板基底210的作用。
如前所述，半导体封装件100包括膜基底110、位于芯片安装区域MR中的半导体芯片120、位于输出区域OR中的一条或多条输出互连线130、以及位于输入区域IR中的一条或多条输入互连线140。输入区域IR和输出区域OR被竖直穿透膜基底110的切割线CR水平地分开。
本示例的显示面板200包括面板基底210、显示面板220和保护膜230。在封装模块1中，膜基底110的输出区域OR可以设置在面板基底210的顶表面上。膜基底110的输入区域IR可以包括设置在面板基底210的底表面上的第一输入区域IR1以及紧挨着面板基底210的侧壁的第二输入区域IR2。第一输入区域IR1可以通过第二输入区域IR2连接到输出区域OR。例如，第一输入区域IR1的第一表面111可以通过第二输入区域IR2的第一表面111连接到输出区域OR的第一表面111。第一输入区域IR1的第二表面112可以通过第二输入区域IR2的第二表面112连接到输出区域OR的第二表面112。
面板基底210可以设置在半导体封装件100的第一输入区域IR1和输出区域OR之间。膜基底110的输出区域OR的第一表面111可以面向面板基底210，输出互连线130可以设置在输出区域OR的第一表面111上。第一连接膜251可以设置在输出互连线130和面板基底210之间。第一连接膜251可以包括各向异性导电膜(ACF)。例如，第一连接膜251可以包括粘结聚合物和设置在粘接聚合物内的导电粒子。输出互连线130可以通过第一连接膜251电连接到面板基底210。面板基底210可以连接到膜基底110的输出区域OR。
显示面板220可以设置在面板基底210的顶表面上。显示面板220可以是液晶面板或有机发光面板。然而，这些仅是示例，发明构思不限于此。此外，尽管未示出，但是显示面板220可以包括彼此相对的薄膜晶体管基底和滤色器基底，液晶可以注入到薄膜晶体管基底和滤色器基底之间。在这种情况下，液晶的透光率可以利用作为开关元件的薄膜晶体管(TFT)来调整，以使显示面板220显示图像。在这种情况下，显示装置200还可以包括对显示面板220提供光的背光组件(未示出)。保护膜230可以设置在显示面板220上。在其他实施例中，保护膜230可以省略。
电路基底300可以是柔性印刷电路板(FPCB)，并且可以设置在面板基底210的底表面上。膜基底110的第一输入区域IR1可以设置在电路基底300和面板基底210之间，电路基底300可以连接到第一输入区域IR1。例如，膜基底110的第一输入区域IR1的第一表面111可以面向电路基底300。输入互连线140可以设置在膜基底110的第一表面111上。第二连接膜252可以设置在输入互连线140和电路基底300之间，所以输入互连线140可以电连接且物理连接到电路基底300。第二连接膜252可以包括例如各向异性导电膜(ACF)。当从平面图(如图3A中)中观察时，电路基底300可以与面板基底210叠置。
一个或多个无源器件310可以设置在电路基底300的底表面上。无源器件310的示例包括电感器、电阻器、电容器和连接器等。无源器件310可以通过电路基底300电连接到输入互连线140。例如，电路基底300可以将时序信号、图像信号和/或电源信号通过输入互连线140供给半导体芯片120。
在一些传统的覆晶薄膜封装件中，膜基底被一直弯曲为形成回路，使得膜基底的同一表面的对向边缘区域彼此面对且使半导体芯片或其他器件置于其间。这种回路构造在膜基底的互连线上产生主要的应力，其可以使互连线破裂或断裂。由于膜基底的曲率被最小化，所以根据发明构思的实施例对该类型的应力进行抑制。即，如图3B中可见，膜基底110在一些部分具有相对小的曲率而在其他部分根本没有曲率，因此输出互连线130和输入互连线140上的应力被最小化。
半导体芯片120可以设置在膜基底110的第一表面111上。半导体芯片120可以通过输入互连线130从电路基底300接收信号。半导体芯片120可以包括栅极驱动集成电路和/或数据驱动集成电路，以产生栅极驱动信号和/或数据驱动信号。由半导体芯片120产生的电信号可以通过输出互连线130提供给面板基底210的栅极线和/或数据线，所以可以驱动显示面板220。
图4A是示出根据发明构思的实施例的半导体封装件的平面图。图4B和图4C分别是沿着图4A的线II-II′和V-V′截取的剖视图。为了避免描述的冗余，已经描述的并且具有同样附图标记的元件可以不再结合图4A至图4C描述。
图4A至图4C的半导体封装件与图2A和图2B的半导体封装件基本相同，除了输入互连线140均包括膜基底110的第一表面111上的第一互连线141、膜基底110的第二表面112上的第二互连线142，以及穿透膜基底110并且将第一互连线141连接到第二互连线142的通路143。通路143由诸如金属的导电材料形成。如此，与图2A和图2B的实施例相反，每条输入互连线140的远端140a与膜基底110的第一侧壁110a相邻地位于基底110的第二表面112上。此外，在该实施例的示例中，通路143位于第一输入区域IR1中。然而，发明构思不限于这种方式，通路143可以位于第一输入区域IR2中。
图5A是示出根据发明构思的实施例的包括图4A至图4C的半导体封装件100的封装模块的平面图。图5B是图5A的封装模块的侧视图。为了避免描述的冗余，已经描述的并且具有同样附图标记的元件可以不再结合图5A和图5B描述。
图5A和图5B的封装模块2与上述图3A至图3D的封装模块1基本相同，除了半导体封装件按图4A至图4C构造，并且面板基底210和电路基底300如图5B中最佳所示夹在输出互连线130的远端130a和输入互连线140的远端140a之间。如此，输入互连线140在电路基底300的底表面(其为具有无源器件310的表面)经由第二连接膜252连接。
图6A是示出根据发明构思的实施例的半导体封装件的平面图。图6B是沿着图6A的线II-II′截取的剖视图。为了避免描述的冗余，已经描述的并且具有同样附图标记的元件可以不再结合图6A和图6B描述。
图6A和图6B的半导体封装件与图2A和图2B的半导体封装件基本相同，除了输出互连线130均包括膜基底110的第一表面111上的第一互连线131、膜基底110的第二表面112上的第二互连线132，以及穿透膜基底110并且将第一互连线131连接到第二互连线132的通路133。通路133由诸如金属的导电材料形成。如此，与图2A和图2B的实施例相反，每条输出互连线130的远端130a与膜基底110的第一侧壁110a相邻地位于基底110的第二表面112上。在本实施例的示例中，通路133在比切割线CR1(图2A)更靠近于半导体芯片120的位置处位于输出区域OR中。然而，发明构思不限于这种方式，通路133可以位于输出区域OR中的其他位置处。
图7A是示出根据发明构思的实施例的包括图6A和图6B的半导体封装件100的封装模块的平面图。图7B是图7A的封装模块的侧视图。为了避免描述的冗余，已经描述的并且具有同样附图标记的元件可以不再结合图7A和图7B描述。
图7A和图7B的封装模块3与上述图5A和图5B的封装模块2基本相同，除了半导体封装件按图6A和图6B构造，并且膜基底110的第一表面111在图7B的剖视图中定位在上面，而第二表面112在图7B的剖视图中定位在下面。如此，半导体芯片120面向上，输出互连线130在膜基底110的第二表面112处经由第一连接膜251而连接到面板基底210。
图8A是示出根据发明构思的实施例的半导体封装件的平面图。图8B是沿着图8A的线II-II′截取的剖视图。为了避免描述的冗余，已经描述的并且具有同样附图标记的元件可以不再结合图8A和图8B描述。
图8A和图8B的半导体封装件100与图2A和图2B的半导体封装件基本相同，除了半导体芯片120位于膜基底110的对向表面上，即，半导体芯片120位于膜基底110的第二表面112上。如此，穿透膜基底110的输出通路133设置为将输出互连线130连接到输出端子135，穿透膜基底110的输入通路143设置为将输入互连线140连接到输出端子145。输入通路143和输出通路133由诸如金属的导电材料形成。
在图8A和图8B的示例中，半导体芯片120与输入通路143和输出通路133叠置。然而，发明构思不限于这种方式。例如，输入通路143和输出通路133中的一个或更多个可以与半导体芯片120水平地分隔开，并且通过膜基底110的第二表面上的导线或迹线而电连接到输入端子135和输出端子145。
图9A是示出根据发明构思的实施例的包括图8A和图8B的半导体封装件的封装模块的平面图。图9B是图9A的封装模块的侧视图。为了避免描述的冗余，已经描述的并且具有同样附图标记的元件可以不再结合图9A和图9B描述。
图9A和图9B的封装模块4与上述图3A至图3D的封装模块1基本相同，除了半导体封装件100按如图8A和图8B构造，并且半导体芯片120位于膜基底110的第二表面112上以在图9B的剖视图中面向上。
图10A是示出根据发明构思的实施例的半导体封装件的平面图。图10B是沿着图10A的线II-II′截取的剖视图。为了避免描述的冗余，已经描述的并且具有同样附图标记的元件可以不再结合图10A和图10B描述。
图10A和图10B的半导体封装件与图2A和图2B的半导体封装件基本相同，除了膜基底还包括位于第一侧壁110a和第一输入区域IR1之间的电路区域PR之外。此外，在电路区域PR的第一表面111上安装的是一个或多个无源器件310，诸如先前结合图3A至图3D描述的一个或多个无源器件。在本实施例的示例中，膜基底110的主体具有恒定厚度，并且包括电路区域PR以及输出区域OR和输入区域IR。电路图案(未示出)可以设置在膜基底110的电路区域PR中。此外，在本实施例中，输入互连线140在第一表面上延伸到电路区域PR中，用于在它们的远端140a处电连接到无源器件310。
图11A是示出根据发明构思的实施例的包括图10A和图10B的半导体封装件的封装模块的平面图。图11B是图11A的封装模块的侧视图。为了避免描述的冗余，已经描述的并且具有同样附图标记的元件可以不再结合图11A和图11B描述。
图11A和图11B的封装模块5与上述图3A至图3D的封装模块1基本相同，除了封装模块1的电路基底300被图10A和图10B的半导体封装件100的膜基底100的电路区域PR取代之外。如此，在本实施例中省略了用于连接到电路基底300的连接膜252。
通过将膜基底110构造为包括电路区域PR，可以避免电路基底300的设置以简化制造工艺。此外，如通过比较图3C和图11B的剖视图而明显的，有利的是封装模块5的竖直剖面比封装模块1的竖直剖面小。
图12A是示出根据发明构思的实施例的半导体封装件的平面图。图12B是沿着图12A的线II-II′截取的剖视图。为了避免描述的冗余，已经描述的并且具有同样附图标记的元件可以不再结合图12A和图12B描述。
图12A和图12B的实施例与图2A和图2B的实施例基本相同，除了图12A和图12B的实施例的输入区域IR当从平面图(如图12A)观察时位于膜基底110的中心区域或中心部分中，图12A和图12B的实施例的输出区域OR当从平面图观察时位于膜基底110的外围区域中。因此，在图12A和图12B的实施例中，输入互连线140位于膜基底110的中心区域或中心部分中，输出互连线140位于膜基底110的外围区域中。结果，相对于图2A和图2B中所示的端子，输入端子145和输出端子135位于半导体芯片的下表面的相对侧。图12A和图12B的实施例与图2A和图2B的实施例的不同之处还在于其具有较少的输入互连线140和输出互连线130。
图13A是示出根据发明构思的实施例的包括图12A和图12B的半导体封装件100的封装模块的平面图。图13B是图13A的封装模块的侧视图。为了避免描述的冗余，已经描述的并且具有同样附图标记的元件可以不再结合图13A和图13B描述。
图13A和图13B的封装模块6与图3A至图3D的封装模块1基本相同，除了连接到面板基底210连接的输出互连线130较长并且沿着外围的输出区域OR1定位，而输入互连线140较短并且定位在输入区域IR的中心位置中。如此，封装模块6的半导体芯片120在图13B的剖视图中设置得较低。
在一些实施例中，显示面板220可以被相对少量的输出互连线130驱动。例如，封装模块6可以是用作可穿戴模块的显示装置组件。在这种情况下，输出互连线130的总数量可以小于输入互连线140的总数量。因此，正如图12A、图12B、图13A和图13B的实施例，输出互连线130可以设置在膜基底110的边缘区域上，输入互连线140可以设置在膜基底110的中心部分上。
这里要注意的是，上述实施例表示发明构思的非限制性示例。此外，能够以各种不同的方式组合实施例的特征。仅作为一个示例，可以修改图10A和图10B的实施例，使得半导体芯片120如图8A和图8B的实施例中一样位于膜基底110的第二表面112上。
图14是根据发明构思的实施例的封装模块1至6的示意性操作框图。为了描述的目的，在对图14的描述中将参照图13A和图13B的封装模块6。
图13A和图13B的封装模块6的显示装置200可以构成图14的显示装置200。
图13A和图13B的封装模块6的半导体芯片130可以构成图14的数据驱动器1610和栅极驱动器1620。数据驱动器1610起着对从时序控制器1310传输的数据信号进行处理的作用，同时栅极驱动器1620起着对从时序控制器1310传输的扫描信号进行处理的作用。
图14的虚线内的组件，即，时序控制器1310、基准电压发生器1320、电源电压发生器1330和接口单元1340，通常可以对应于无源器件310并且可以安装在图13A和图13B的封装模块6的电路基底300上。时序控制器1310起着产生控制信号以及前述的数据信号和扫描信号的作用。基准电压发生器1320起着产生基准电压的作用，其中，基准电压用于产生与数据驱动器1610中的数据信号对应的颜色信号或图像信号。在操作中，数据信号(与经由接口1340接收的信号对应)根据控制信号而可以临时存储或锁存在数据驱动器1610中。然后，颜色信号或图像信号可以与从数据驱动器1620传输的扫描信号同步，以传输到显示装置200的数据线。与此同时，栅极驱动器1620将扫描信号顺序地传输到显示装置200的栅极线。电源电压发生器1330可以针对时序控制器1310和栅极驱动器1620产生可以与基准电压不同的电源电压。
图15A、图15B、图15C和图15D示出可以利用根据发明构思的实施例的封装模块来实现或可以并入根据发明构思的实施例的封装模块的多媒体装置的一些非限制性示例。
根据发明构思的上述实施例的封装模块的至少一种可以应用于诸如图15A中示出的移动电话或智能电话2000和/或诸如图15B中示出的平板或智能平板3000。此外，根据发明构思的上述实施例的封装模块的至少一种可以应用于诸如图15C中示出的笔记本电脑4000和/或诸如图15D中示出的电视、监视器或智能电视5000。
根据发明构思的实施例，膜基底可以具有切割区域，所以膜基底的输出区域可以与膜基底的输入区域竖直地分隔开。在封装模块中，输出区域的第一表面和输入区域的第二表面当从侧视图观察时可以彼此面对。面板基底可以设置在输出区域的第一表面和输入区域的第二表面之间。封装模块的膜基底可以具有相对小的曲率或可以不具有曲率，所以可以在封装模块中最小化或防止输入和/或输出互连的损坏。
虽然已经参照示例实施例描述了发明构思，但是对本领域技术人员来说将明显的是，在不脱离发明构思的精神和范围的情况下，可以进行各种改变和修改。因此，应当理解，上述实施例不是限制性的而是说明性的。因此，发明构思的范围由所附权利要求及其等同物的最宽的允许解释所确定，并且不应受前述描述的约束或限制。

Claims (25)

1.一种半导体封装件，所述半导体封装件包括：
柔性膜基底，包括置于柔性膜基底的内部区域和外部区域之间的切割线与芯片安装区域，所述切割线部分地围绕内部区域并且竖直地延伸通过柔性膜基底；
第一互连线，在内部区域中从芯片安装区域的第一侧向柔性膜基底的内部区域的边缘延伸；以及
第二互连线，在外部区域中从芯片安装区域的第二侧向柔性膜基底的外部区域的边缘延伸，
其中，内部区域的所述边缘和外部区域的所述边缘位于芯片安装区域的第一侧上。
2.根据权利要求1所述的半导体封装件，其中，芯片安装区域位于柔性膜基底的内部区域中。
3.根据权利要求1所述的半导体封装件，其中，切割线沿着内部区域的三个侧面延伸。
4.根据权利要求3所述的半导体封装件，其中，内部区域的所述三个侧面的中间限定内部区域的所述边缘，并且平行于外部区域的所述边缘。
5.根据权利要求1所述的半导体封装件，其中，第二互连线卷绕在芯片安装区域的周围，以延伸到柔性膜基底的外部区域的所述边缘。
6.根据权利要求1所述的半导体封装件，其中，柔性膜基底能够被构造在第一方位和第二方位之间，在第一方位上内部区域在侧视图中与外部区域共面，在第二方位上内部区域在侧视图中从外部区域以一定的角度延伸。
7.根据权利要求1所述的半导体封装件，所述半导体封装件还包括安装在芯片安装区域中并且电连接到第一互连线和第二互连线的半导体芯片。
8.根据权利要求7所述的半导体封装件，其中，半导体芯片是显示驱动器。
9.根据权利要求7所述的半导体封装件，其中，第一互连线是来自半导体芯片的输出线，第二互连线是至半导体芯片的输入线。
10.根据权利要求7所述的半导体封装件，其中，半导体芯片与第一互连线和第二互连线安装在柔性膜基底的同一表面上。
11.根据权利要求7所述的半导体封装件，其中，半导体芯片安装在柔性膜基底的与设置有第一互连线和第二互连线的表面相对的对向表面上。
12.根据权利要求1所述的半导体封装件，其中，第一互连线和第二互连线中的至少一者均包括位于柔性膜基底的一个表面上的第一部分、位于柔性膜基底的对向表面上的第二部分、以及连接第一部分和第二部分的基底通路。
13.根据权利要求1所述的半导体封装件，其中，柔性膜基底还包括与柔性膜基底的外部区域的边缘相邻的电路区域，其中，第二互连线延伸到电路区域中。
14.根据权利要求13所述的半导体封装件，所述半导体封装件还包括安装在柔性膜基底的电路区域中的无源器件。
15.根据权利要求14所述的半导体封装件，所述半导体封装件还包括安装在芯片安装区域的半导体芯片，其中，无源器件与半导体芯片安装在柔性基底的同一表面上。
16.一种覆晶薄膜封装件，所述覆晶薄膜封装件包括：
柔性膜基底，包括第一表面和对向第二表面以及切割线，所述切割线从第一表面到对向第二表面穿透柔性膜基底并且使柔性膜基底的第一区域与柔性膜基底的第二区域在竖直方向上分开；
芯片安装区域，位于柔性膜基底的第一表面上；
第一互连线，从芯片安装区域延伸到柔性膜基底的第一区域；
第二互连线，从芯片安装区域延伸到柔性膜基底的第二区域；
其中，通过在切割线处使柔性膜基底的第一区域相对于柔性膜基底的第二区域竖直地移位，第一互连线的远端的竖直位置相对于第二互连线的远端的竖直位置是能够移动的。
17.根据权利要求16所述的覆晶薄膜封装件，所述覆晶薄膜封装件还包括安装在芯片安装区域中的半导体芯片。
18.根据权利要求17所述的覆晶薄膜封装件，其中，半导体芯片是显示驱动器。
19.一种半导体模块，所述半导体模块包括：
覆晶薄膜封装件，包括柔性膜基底，所述柔性膜基底包括第一表面和对向第二表面，所述柔性膜基底还包括从第一表面到对向第二表面穿透柔性膜基底并且使柔性膜基底的第一区域与柔性膜基底的第二区域在竖直方向上分开的切割线；以及
连接到覆晶薄膜封装件的电子装置，所述电子装置置于柔性膜基底的第一区域的第一表面与柔性膜基底的第二区域的第二表面之间的一端处，其中，第一区域和第二区域沿着切割线相对于彼此移位。
20.根据权利要求19所述的半导体模块，其中，所述覆晶薄膜封装件还包括显示驱动器芯片，电子装置包括显示装置。
21.根据权利要求20所述的半导体模块，所述半导体模块还包括电连接到覆晶薄膜封装件的电路基底。
22.根据权利要求19所述的半导体模块，其中，柔性膜基底的第二区域至少部分地围绕柔性膜基底的第一区域。
23.根据权利要求22所述的半导体模块，其中，覆晶薄膜封装件包括第一互连线和第二互连线，第一互连线位于柔性膜基底的第一区域的第一表面上并且具有电连接到电子装置的一侧的远端，第二互连线具有与电子装置的相对侧叠置的远端。
24.根据权利要求23所述的半导体模块，其中，第二互连线的远端位于柔性膜基底的第二区域的第一表面上，并且电连接到位于柔性膜基底的第一表面上方的电路基底。
25.根据权利要求23所述的半导体模块，其中，第二互连线的远端位于柔性膜基底的第二区域的第二表面上，并且电连接到置于电子装置的相对侧与柔性膜基底的第二表面之间的电路基底。
CN201610048476.1A 2015-01-23 2016-01-25 半导体封装件和使用所述半导体封装件的封装模块 Active CN105826298B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0011301 2015-01-23
KR1020150011301A KR102371358B1 (ko) 2015-01-23 2015-01-23 반도체 패키지 및 이를 사용하는 패키지 모듈

Publications (2)

Publication Number Publication Date
CN105826298A CN105826298A (zh) 2016-08-03
CN105826298B true CN105826298B (zh) 2020-01-07

Family

ID=56434194

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610048476.1A Active CN105826298B (zh) 2015-01-23 2016-01-25 半导体封装件和使用所述半导体封装件的封装模块

Country Status (3)

Country Link
US (1) US9929083B2 (zh)
KR (1) KR102371358B1 (zh)
CN (1) CN105826298B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102525875B1 (ko) * 2016-06-24 2023-04-27 삼성전자주식회사 필름 패키지, 패키지 모듈, 및 패키지의 제조 방법
KR20180093191A (ko) * 2017-02-10 2018-08-21 삼성디스플레이 주식회사 칩 온 필름 패키지, 표시 패널 및 표시 장치
KR102383276B1 (ko) 2017-03-03 2022-04-05 주식회사 엘엑스세미콘 디스플레이용 연성 회로 기판
KR102466918B1 (ko) * 2017-12-27 2022-11-15 삼성디스플레이 주식회사 칩 온 필름 패키지 및 칩 온 필름 패키지를 포함하는 표시 장치
US20190229173A1 (en) * 2018-01-23 2019-07-25 Int Tech Co., Ltd. Light emitting device and manufacturing method thereof
KR102491107B1 (ko) 2018-03-16 2023-01-20 삼성전자주식회사 필름 패키지, 칩 온 필름 패키지 및 패키지 모듈
KR102471275B1 (ko) * 2019-01-24 2022-11-28 삼성전자주식회사 칩 온 필름(cof) 및 이의 제조방법
CN110277018B (zh) * 2019-06-24 2020-12-25 武汉华星光电技术有限公司 显示面板及其制备方法
TWI705748B (zh) * 2019-11-21 2020-09-21 頎邦科技股份有限公司 雙面銅之軟性電路板及其佈線結構

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6664942B1 (en) * 2000-04-17 2003-12-16 Samsung Electronics Co., Ltd. Signal transmission film and a liquid crystal display panel having the same
CN102420208A (zh) * 2010-09-28 2012-04-18 三星电子株式会社 半导体封装件

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11305255A (ja) * 1998-04-20 1999-11-05 Casio Comput Co Ltd 液晶表示装置
JP2001210919A (ja) 1999-11-17 2001-08-03 Sharp Corp フレキシブル配線板およびそれを用いた電子機器
KR100699823B1 (ko) * 2003-08-05 2007-03-27 삼성전자주식회사 저가형 플랙서블 필름 패키지 모듈 및 그 제조방법
US6927344B1 (en) 2004-02-27 2005-08-09 Motorola, Inc. Flexible circuit board assembly
KR100671660B1 (ko) 2004-10-26 2007-01-19 삼성에스디아이 주식회사 연성 회로 기판 및 그것을 채용한 표시 장치
JP4485460B2 (ja) 2004-12-16 2010-06-23 三井金属鉱業株式会社 フレキシブルプリント配線板
KR100723492B1 (ko) * 2005-07-18 2007-06-04 삼성전자주식회사 디스플레이 드라이버 집적회로 장치와 필름 및 이들을포함하는 모듈
JP4907179B2 (ja) 2006-01-27 2012-03-28 株式会社 日立ディスプレイズ 表示装置
JP2008096866A (ja) 2006-10-16 2008-04-24 Infovision Optoelectronics Holdings Ltd アクティブマトリックス型液晶表示装置用の液晶駆動用チップ実装ｃｏｆフィルム及びアクティブマトリックス型液晶表示装置の製造方法
CN101222815A (zh) 2006-12-15 2008-07-16 富葵精密组件(深圳)有限公司 软性印刷电路板
JP5003874B2 (ja) * 2007-02-27 2012-08-15 ブラザー工業株式会社 回路素子実装フレキシブル配線材
TW201008428A (en) 2008-08-05 2010-02-16 Wintek Corp Flexible printed circuit board structure
JP2010072380A (ja) * 2008-09-19 2010-04-02 Hitachi Displays Ltd 表示装置
JP4911169B2 (ja) * 2008-12-25 2012-04-04 三菱電機株式会社 アレイ基板及び表示装置
US8672434B2 (en) * 2010-01-28 2014-03-18 Brother Kogyo Kabushiki Kaisha Wiring connection structure of driver IC and liquid droplet jetting apparatus
KR101951366B1 (ko) 2012-10-31 2019-02-22 엘지디스플레이 주식회사 플렉서블 유기발광다이오드 표시소자 및 연성 회로기판의 본딩방법
KR102144378B1 (ko) 2013-08-27 2020-08-13 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6664942B1 (en) * 2000-04-17 2003-12-16 Samsung Electronics Co., Ltd. Signal transmission film and a liquid crystal display panel having the same
CN102420208A (zh) * 2010-09-28 2012-04-18 三星电子株式会社 半导体封装件

Also Published As

Publication number Publication date
CN105826298A (zh) 2016-08-03
US20160218065A1 (en) 2016-07-28
KR20160091500A (ko) 2016-08-03
US9929083B2 (en) 2018-03-27
KR102371358B1 (ko) 2022-03-08

Similar Documents

Publication Publication Date Title
CN105826298B (zh) 半导体封装件和使用所述半导体封装件的封装模块
US9113545B2 (en) Tape wiring substrate and chip-on-film package including the same
US9818732B2 (en) Chip-on-film package and device assembly including the same
KR101951956B1 (ko) 반도체 패키지용 연성회로기판
US7763986B2 (en) Semiconductor chip, film substrate, and related semiconductor chip package
KR102258746B1 (ko) 벤딩부를 갖는 칩 온 필름 패키지
US10034367B2 (en) Printed circuit board and display apparatus including same
JP7296234B2 (ja) 表示装置
CN111430421B (zh) 显示装置及其制造方法
US11508651B2 (en) Chip-on-film packages and display apparatuses including the same
KR20070119530A (ko) Ｉｃ 칩 실장 패키지, 및 이것을 사용한 화상 표시 장치
US20180049324A1 (en) Semiconductor packages and display devices including the same
CN110277365B (zh) 电子装置与拼接电子系统
KR20170069350A (ko) 인쇄회로기판 및 이를 포함하는 표시 장치
JP2018205337A (ja) 表示装置
US11696473B2 (en) Display device
CN116209302A (zh) 显示面板及其制作方法、终端设备
US11538887B2 (en) Display device and method of manufacturing the same
JP2021002009A (ja) 電気機器、表示装置及びそれらの製造方法
US20180114768A1 (en) Semiconductor chip, electronic device having the same and method of connecting semiconductor chip to electronic device
WO2017138443A1 (ja) 半導体装置及び表示装置
JP2008108987A (ja) 半導体装置並びにこれを用いた表示装置及び電子機器
US20190221152A1 (en) Display device
US20180005929A1 (en) Film type semiconductor package
KR100610938B1 (ko) 전자 부품, 전자 부품의 제조 방법 및 전자기기

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant