KR20180093191A - 칩 온 필름 패키지, 표시 패널 및 표시 장치 - Google Patents

칩 온 필름 패키지, 표시 패널 및 표시 장치 Download PDF

Info

Publication number
KR20180093191A
KR20180093191A KR1020170018734A KR20170018734A KR20180093191A KR 20180093191 A KR20180093191 A KR 20180093191A KR 1020170018734 A KR1020170018734 A KR 1020170018734A KR 20170018734 A KR20170018734 A KR 20170018734A KR 20180093191 A KR20180093191 A KR 20180093191A
Authority
KR
South Korea
Prior art keywords
pad
region
input
pads
resistance value
Prior art date
Application number
KR1020170018734A
Other languages
English (en)
Inventor
이희권
홍승균
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170018734A priority Critical patent/KR20180093191A/ko
Priority to US15/857,744 priority patent/US10504830B2/en
Priority to JP2018014380A priority patent/JP7177594B2/ja
Priority to CN201810120824.0A priority patent/CN108417506B/zh
Priority to EP18155800.8A priority patent/EP3361838B1/en
Priority to TW107104778A priority patent/TWI763783B/zh
Publication of KR20180093191A publication Critical patent/KR20180093191A/ko
Priority to US16/692,122 priority patent/US11056027B2/en
Priority to US17/367,574 priority patent/US11749146B2/en
Priority to US18/241,712 priority patent/US20230410703A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

칩 온 필름 패키지는, 제1 패드 영역 및 상기 제1 패드 영역과 다른 제2 패드 영역 및 상기 제1 패드 영역과 상기 제2 패드 영역 사이에 위치하는 제3 영역을 포함하는 베이스 기판; 상기 제1 패드 영역에 형성되는 더미 패드 및 입력 패드들; 상기 제2 패드 영역에 형성되는 출력 패드들; 상기 베이스 기판에 형성되고, 상기 입력 패드들 중 제1 입력 패드 및 제2 입력 패드와 연결되며, 상기 제2 패드 영역을 경유하여 상기 제1 입력 패드 및 상기 제2 입력 패드 사이에 제1 루프를 형성하는 제1 검사선; 및 상기 베이스 기판에 형성되되, 상기 제3 영역을 경유하고, 상기 더미 패드 및 상기 제1 검사선과 연결되어 상기 더미 패드와 상기 제1 입력 패드 사이에 제2 루프를 형성하는 제2 검사선을 포함한다.

Description

칩 온 필름 패키지, 표시 패널 및 표시 장치{CHIP ON FILM PACKAGE, DISPLAY PANEL, AND DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 내부 손상을 검출 할 수 있는 칩 온 필름 패키지, 표시 패널 및 표시 장치에 관한 것이다.
표시 장치는 표시 패널, 표시 패널을 구동시키는 인쇄회로기판(printed circuit board; PCB) 및 표시 패널과 인쇄회로기판을 전기적으로 연결하는 칩 온 필름(chip on film; COF) 패키지를 포함한다.
칩 온 필름 패키지는 일단이 표시 패널의 상부에 부착되고, 벤딩되어 표시 패널의 하부에 장착된다. 칩 온 필름 패키지의 벤딩 영역이 한계 곡률 반경을 초과하거나 벤딩 스트레스가 누적될 경우, 벤딩 영역에서 크랙이 발생할 수 있다. 이 경우, 칩 온 필름 패키지에 포함된 신호선들에 결함이 발생하거나, 칩 온 필름 패키지에 구동 불량이 발생하여 표시 장치의 품질이 저하될 수 있다.
본 발명의 일 목적은 간단한 구성으로 내부 손상의 감지 뿐만 아니라 내부 손상의 위치 및 원인에 대한 분석을 가능하게 하는 칩 온 필름 패키지를 제공하고자 한다.
본 발명의 일 목적은 간단한 구성으로 내부 손상의 위치에 대한 판단을 가능하게 하는 표시 패널을 제공하고자 한다.
본 발명의 일 목적은 정상 구동 중에 내부 손상을 모니터링 할 수 있는 표시 장치를 제공하고자 한다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 칩 온 필름 패키지는, 벤딩 영역, 제1 패드 영역 및 상기 제1 패드 영역과 다른 제2 패드 영역을 포함하는 베이스 기판; 상기 제1 패드 영역 상에 형성되는 더미 패드 및 입력 패드들; 상기 제2 패드 영역 상에 형성되는 출력 패드들; 상기 베이스 기판 상에 형성되고, 상기 입력 패드들 중 제1 입력 패드 및 제2 입력 패드와 연결되며, 상기 제2 패드 영역을 경유하여 상기 제1 입력 패드 및 상기 제2 입력 패드 사이에 제1 루프를 형성하는 제1 검사선; 및 상기 벤딩 영역 상에 형성되고, 상기 더미 패드 및 상기 제1 검사선과 연결되어 상기 더미 패드와 상기 제1 입력 패드 사이에 제2 루프를 형성하는 제2 검사선을 포함 할 수 있다.
일 실시예에 의하면, 상기 더미 패드는 상기 입력 패드들의 정렬 상태의 판단 기준이 되는 얼라인 키를 포함 할 수 있다.
일 실시예에 의하면, 상기 제1 검사선은, 상기 제1 입력 패드 및 상기 출력 패드들 중 제1 출력 패드를 연결하는 제1 서브 검사선; 상기 제2 입력 패드 및 상기 출력 패드들 중 제2 출력 패드를 연결하는 제2 서브 검사선; 및 상기 제1 출력 패드 및 상기 제2 출력 패드를 연결하는 제3 서브 검사선을 포함하며, 상기 제2 검사선은 상기 제1 서브 검사선과 연결 될 수 있다.
일 실시예에 의하면, 상기 칩 온 필름 패키지는, 상기 더미 패드 및 상기 제2 입력 패드를 연결하는 제3 검사선을 더 포함 할 수 있다.
일 실시예에 의하면, 상기 베이스 기판은 복수의 층들을 포함하고, 상기 제2 검사선은 상기 복수의 층들을 경유 할 수 있다.
일 실시예에 의하면, 상기 제2 검사선은 상기 벤딩 영역에 형성된 검사 패턴을 포함하고, 상기 검사 패턴은 직선에 비해 넓은 중첩 면적을 가질 수 있다.
일 실시예에 의하면, 상기 더미 패드는 상기 입력 패드들의 최외곽에 위치 할 수 있다.
일 실시예에 의하면, 상기 칩 온 필름 패키지는, 상기 제1 패드 영역 상에 형성되고, 상기 더미 패드 및 상기 입력 패드들과 연결되는 집적 회로 칩을 더 포함하고, 상기 집적 회로 칩은 상기 제1 루프의 제1 저항값 및 상기 제2 루프의 제2 저항값을 산출하며, 상기 제1 저항값 및 상기 제2 저항값에 기초하여 상기 출력 패드들 및 벤딩 영역 중 적어도 하나에서의 손상 발생 여부를 판단 할 수 있다.
일 실시예에 의하면, 상기 집적 회로 칩은, 상기 입력 패드들의 입력 패드 저항값 및 상기 제1 저항값에 기초하여 상기 출력 패드들 및 상기 벤딩 영역에서의 손상 발생 여부를 판단하고, 상기 입력 패드 저항값 및 상기 제2 저항값에 기초하여 상기 벤딩 영역 내 손상 발생 여부를 판단하며, 상기 제1 저항값 및 상기 제2 저항값 간의 차이에 기초하여 상기 출력 패드들 내 손상 여부를 판단 할 수 있다.
일 실시예에 의하면, 상기 칩 온 필름 패키지는, 상기 베이스 기판 상에 형성되는 더미선을 더 포함하고, 상기 더미선은 상기 제2 패드 영역에 대응하는 상기 베이스 기판의 일 변으로부터 상기 베이스 기판을 횡단하여 상기 베이스 기판의 타 변까지 연장되며, 상기 제2 검사선은 상기 더미선의 적어도 일부를 포함 할 수 있다.
일 실시예에 의하면, 상기 제2 패드 영역은 제1 서브 패드 영역 및 제2 서브 패드 영역을 포함하며, 상기 제1 서브 패드 영역 상에 제1 출력 패드들이 형성되고, 상기 제2 서브 패드 영역 상에 제2 출력 패드들이 형성되며, 상기 제1 루프는 제1 서브 루프 및 제2 서브 루프를 포함하고, 상기 제1 서브 루프는 상기 제1 입력 패드 및 상기 제2 입력 패드와 연결되며 상기 제1 서브 패드 영역을 경유하여 상기 제1 입력 패드 및 상기 제2 입력 패드 사이에 형성되며, 상기 제2 서브 루프는 상기 제2 입력 패드 및 상기 입력 패드들 중 제3 입력 패드와 연결되며 상기 제2 서브 패드 영역을 경유하여 상기 제2 입력 패드 및 상기 제3 입력 패드 사이에 형성될 수 있다.
일 실시예에 의하면, 상기 제1 검사선은, 상기 제1 입력 패드 및 상기 제1 출력 패드들 중 제1 출력 패드를 연결하는 제1 서브 검사선; 상기 제2 입력 패드 및 상기 제2 출력 패드들 중 제2 출력 패드를 연결하는 제2 서브 검사선; 상기 제2 입력 패드 및 상기 제1 출력 패드들 중 제3 출력 패드를 연결하는 제3 서브 검사선; 상기 제3 입력 패드 및 상기 제2 출력 패드들 중 제4 출력 패드를 연결하는 제4 서브 검사선; 상기 제1 출력 패드 및 상기 제3 출력 패드를 연결하는 제5 서브 검사선; 상기 제2 출력 패드 및 상기 제4 출력 패드를 연결하는 제6 서브 검사선을 포함하고, 상기 제2 검사선은 상기 제1 서브 검사선과 연결 될 수 있다.
일 실시예에 의하면, 상기 칩 온 필름 패키지는, 상기 제3 입력 패드 및 상기 입력 패드들 중 제4 입력 패드를 연결하여 제4 루프를 형성하는 제4 검사선을 더 포함 할 수 있다.
일 실시예에 의하면, 상기 칩 온 필름 패키지는, 상기 제1 패드 영역 상에 형성되고, 상기 더미 패드 및 상기 입력 패드들과 연결되는 집적 회로 칩을 더 포함하고, 상기 집적 회로 칩은 상기 제1 루프의 제1 저항값, 상기 제2 루프의 제2 저항값 및 상기 제4 루프의 제4 저항값을 산출하며, 상기 제1 저항값, 상기 제2 저항값 및 상기 제4 저항값에 기초하여 상기 입력 패드들, 상기 출력 패드들 및 상기 벤딩 영역 중 적어도 하나에서의 손상 발생 여부를 판단 할 수 있다.
일 실시예에 의하면, 상기 집적 회로 칩은, 상기 제4 저항값에 기초하여 상기 입력 패드들, 상기 출력 패드들 및 상기 벤딩 영역에서의 손상 발생 여부를 판단하고, 상기 제4 저항값에 기초하여 상기 입력 패드 내 손상 발생 여부를 판단하며, 상기 제1 저항값 및 상기 제2 저항값의 차이에 기초하여 상기 출력 패드들 내 손상 여부를 판단하고, 상기 제2 저항값 및 상기 제4 저항값 간의 차이에 기초하여 상기 벤딩 영역 내 손상 발생 여부를 판단 할 수 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 패널은, 벤딩 영역 및 제1 패드 영역을 포함하는 베이스 기판; 상기 제1 패드 영역 상에 형성되는 더미 패드 및 패드들; 상기 베이스 기판 상에 형성되고, 상기 패드들 중 제1 패드 및 제2 패드와 연결되며, 상기 베이스 기판의 외곽의 적어도 일부를 경유하여 상기 제1 입력 패드 및 상기 제2 입력 패드 사이에 제1 루프를 형성하는 제1 검사선; 및 상기 벤딩 영역 상에 형성되고, 상기 더미 패드 및 상기 제1 검사선과 연결되어 상기 더미 패드와 상기 제1 입력 패드 사이에 제2 루프를 형성하는 제2 검사선을 포함 할 수 있다.
일 실시예에 의하면, 상기 더미 패드는 상기 패드들의 정렬 상태의 판단 기준이 되는 얼라인 키를 포함 할 수 있다.
일 실시예에 의하면, 상기 베이스 기판은 복수의 층들을 포함하고, 상기 제2 검사선은 상기 복수의 층들을 경유 할 수 있다.
일 실시예에 의하면, 상기 제2 검사선은 상기 벤딩 영역에 형성된 검사 패턴을 포함하고, 상기 검사 패턴은 직선에 비해 넓은 중첩 면적을 가질 수 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는, 영상을 표시하는 표시 패널; 상기 표시 패널을 구동하는 인쇄회로기판; 및 상기 표시 패널 및 상기 인쇄회로기판을 전기적으로 연결하는 칩 온 필름 패키지를 포함하고, 상기 표시 패널 또는 상기 칩 온 필름 패키지는, 벤딩 영역 및 제1 패드 영역을 포함하는 베이스 기판; 상기 제1 패드 영역 상에 형성되는 더미 패드 및 패드들; 상기 베이스 기판 상에 형성되고, 상기 패드들 중 제1 패드 및 제2 패드와 연결되며, 상기 베이스 기판의 외곽의 적어도 일부를 경유하여 상기 제1 입력 패드 및 상기 제2 입력 패드 사이에 제1 루프를 형성하는 제1 검사선; 및 상기 벤딩 영역 상에 형성되고, 상기 더미 패드 및 상기 제1 검사선과 연결되어 상기 더미 패드와 상기 제1 입력 패드 사이에 제2 루프를 형성하는 제2 검사선을 포함 할 수 있다.
본 발명의 실시예들에 따른 칩 온 필름 패키지는 제1 검사선을 구비함으로써 외부 검사 장치로 하여금 칩 온 필름 패키지 내 손상 발생 여부를 신속하게 판단할 수 있도록 할 수 있다.
또한, 칩 온 필름 패키지는 벤딩 영역에 형성된 제2 검사선을 구비함으로써, 외부 검사 장치로 하여금 손상 발생 위치/원인을 보다 신속하고 정확하게 판단할 수 있도록 할 수 있다.
나아가, 칩 온 필름 패키지는 더미 패드(즉, 얼라인 키를 포함하고, 일반적으로 사용되지 않는 패드)를 이용함으로써, 별도의 구성 요소 등을 추가하지 않고, 단순한 구조만으로 내부 손상의 발생 위치/원인에 대한 파악/분석을 가능하도록 할 수 있다.
본 발명의 실시예들에 따른 표시 패널은 제1 검사선 및 벤딩 영역에 형성된 제2 검사선을 구비함으로써 외부 검사 장치로 하여금 표시 패널 내 손상 발생 여부를 신속하게 판단할 수 있도록 할 수 있다.
본 발명의 실시예들에 따른 표시 장치는, 제1 검사선, 제2 검사선 및 집적 회로 칩(제1 검사선 및 제2 검사선에 연결됨)을 포함함으로써, 집적 회로 칩을 이용하여 표시 장치의 구동 중에도 칩 온 필름 패키지 및/또는 표시 패널 내 손상 발생 여부를 지속적으로 검출(또는, 모니터링)할 수 있다.
다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 도면이다.
도 2는 도 1의 표시 장치의 일 예를 나타내는 단면도이다.
도 3a는 도 1의 표시 장치에 포함된 칩 온 필름 패키지의 일 예를 나타내는 도면이다.
도 3b는 도 1의 표시 장치에 포함된 칩 온 필름 패키지의 일 예를 나타내는 도면이다.
도 4a 내지 도 4f는 도 3b의 칩 온 필름 패키지의 일 예를 나타내는 도면이다.
도 5는 도 3a의 칩 온 필름 패키지의 일 예를 나타내는 도면이다.
도 6a 내지 도 6c는 도 5의 칩 온 필름 패키지의 일 예를 나타내는 도면들이다.
도 7a 내지 7c는 도 1의 표시 장치에 포함된 칩 온 필름 패키지의 일 예를 나타내는 도면들이다.
도 8a는 도 1의 표시 장치에 포함된 칩 온 필름 패키지의 일 예를 나타내는 도면이다.
도 8b는 도 1의 표시 장치에 포함된 칩 온 필름 패키지의 일 예를 나타내는 도면이다.
도 9는 도 1의 표시 장치의 일 예를 나타내는 단면도이다.
도 10은 도 9의 표시 장치에 포함된 표시 패널의 일 예를 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성 요소에 대해서는 동일하거나 유사한 참조 부호를 사용한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 도면이고, 도 2는 도 1의 표시 장치의 일 예를 나타내는 단면도이다.
도 1 및 도 2를 참조하면, 표시 장치(1000)는 표시 패널(100), 칩 온 필름(chip on film, 이하 COF라 함) 패키지(200) 및 인쇄회로기판(300)을 포함할 수 있다.
표시 패널(100)은 유기발광 표시패널(organic light emitting display panel), 액정표시패널(liquid crystal display panel), 플라즈마 표시패널(plasma display panel), 전기영동 표시패널(electrophoretic display panel) 및 일렉트로웨팅 표시패널(electrowetting display panel)등의 다양한 표시패널을 포함할 수 있으나, 이하에서는 상기 표시 패널(100)은 유기발광 표시패널인 것을 일 예로 설명한다.
표시 패널(100)은 영상을 표시할 수 있다. 표시 패널(100)은 제1 기판(10) 및 제2 기판(20)을 포함할 수 있다.
제1 기판(10)은 표시 영역(또는, 활성 영역)에 매트릭스 형태로 배치된 화소들을 포함할 수 있다. 제1 기판(10)은 화소들을 구동시키기 위한 게이트 드라이버(미도시) 및 데이터 드라이버(미도시)를 더 포함할 수 있다. 평면상에서 제1 기판(10)은 제2 기판(20)에 비해 더 넓은 면적을 가질 수 있다. 제2 기판(20)과 중첩되지 않는 제1 기판(10) 상에, 패드들(또는, 패드 전극들)이 형성될 수 있다. 패드들은 게이트 드라이버 및 데이터 드라이버와 전기적으로 연결될 수 있다. 패드들에 인가된 신호는 게이트 드라이버 및 데이터 드라이버에 전달될 수 있다.
제2 기판(20)은 제1 기판(10)에 접합되어 제1 기판(10)에 형성된 화소, 회로, 및 배선들을 외부로부터 밀봉시킬 수 있다. 표시 패널(100)은 제2 기판(20)의 일면에 부착되어 외광 반사를 억제하는 편광 필름을 더 포함할 수 있다.
COF 패키지(200)는 표시 패널(100) 및 인쇄회로기판(300)을 전기적으로 연결할 수 있다. COF 패키지(200)는 베이스 기판(220)(또는, 베이스 필름, 플렉서블 기판)과 집적 회로 칩(210)을 포함할 수 있다. 여기서, 집적 회로 칩(210)은 도 2에 도시된 바와 같이 베이스 기판(220) 상부에 형성될 수 있다. 이하에서는, COF 패키지(200)의 상면 또는 베이스 기판(220)의 상면(또는, 상부)은 집적 회로 칩(210)이 형성된 면으로 정의하고, COF 패키지(200)의 하면 또는 베이스 기판(220)의 하면(또는, 하부)는 집적 회로 칩(210)이 형성되지 않은 면으로 정의한다.
COF 패키지(200)의 일단은 표시 패널(100)의 패드들에 본딩되어 표시 패널(100)에 전기적으로 연결될 수 있다. 유사하게, COF 패키지(200)의 타단은 상기 인쇄회로기판(300)에 본딩되어 전기적으로 연결될 수 있다. COF 패키지(200)는 "C" 형상으로 휘어진 상태로 표시 패널(100)에 장착될 수 있다. 예를 들어, COF 패키지(200)의 일단에서, 베이스 기판(220)의 하부에 표시 패널(100)이 연결될 수 있다. 또한, COF 패키지(200)의 타단에서, 베이스 기판(220)의 상부에 인쇄회로기판(300)이 연결될 수 있다.
한편, 도 1에서 COF 패키지(200)는 4개로 이루어지고, 서로 제2 방향(DR2)으로 이격된 것으로 도시하였으나, 본 발명이 이에 국한되는 것은 아니다. COF 패키지(200)는 다양한 개수로 이루어질 수 있다.
인쇄회로기판(300)은 구동 기판 및 표시 패널(100)을 구동하는 다수의 회로들을 포함할 수 있다. COF 패키지(200)가 휘어져 장착된 상태에서, 인쇄회로기판(300)은 제1 기판(10)의 하부에 위치하도록 배치될 수 있다.
도 1에 도시되지 않았으나, 표시 장치(1000)는 케이스를 더 포함하고, 표시 패널(100), COF 패키지(200) 및 상기 인쇄회로기판(300)은 케이스에 수납될 수 있다.
도 3a는 도 1의 표시 장치에 포함된 칩 온 필름 패키지의 일 예를 나타내는 도면이다.
도 1 내지 도 3a를 참조하면, COF 패키지(200)는 베이스 기판(220), 복수의 패드들(또는, 복수의 패드 단자들), 집적 회로 칩(210), 제1 검사선(TL1) 및 제2 검사선(TL2)을 포함할 수 있다.
평면상에서 COF 패키지(200)는 벤딩 영역(BA)과 비벤딩 영역(NA)을 포함할 수 있다. 벤딩 영역(BA)은 COF 패키지(200)가 휘어짐에 따라 실제로 벤딩이 발생되는 영역일 수 있다. 벤딩 영역(BA)은 제1 방향(DR1)으로 일정한 폭을 가지며, 제2 방향(DR2)으로 연장될 수 있다. 비벤딩 영역(NA)은 COF 패키지(200)가 휘어지더라도 벤딩이 발생되지 않는 영역일 수 있다. 비벤딩 영역(NA)은 베이스 기판(220)에서 벤딩 영역(BA)을 제외한 영역일 수 있다.
비벤딩 영역(NA)은 제1 패드 영역(AR1)(또는, 제1 본딩 영역, 입력 아우터리드 본딩 영역(input outer lead bonding area)) 및 제2 패드 영역(AR2)(또는, 제2 본딩 영역, 출력 아우터리드 본딩 영역(output outer lead bonding area))을 포함할 수 있다. 제1 패드 영역(AR1)은 인쇄회로기판(300)에 본딩되는 영역으로, 입력 패드들(ITP1, ITP2), 더미 패드(DP), 및 신호 패드들(SP)을 포함할 수 있다. 제2 패드 영역(AR2)은 표시 패널(100)에 본딩되는 영역으로, 출력 패드들(OTP1, OTP2), 및 신호 패드들(SP)을 포함할 수 있다. 제1 패드 영역(AR1)은 COF 패키지(200)의 제1 방향(DR1)으로의 일단에(또는, 일단에 인접하여) 위치하고, 제2 패드 영역(AR2)은 COF 패키지(200)의 제1 방향(DR1)으로의 타단에(또는, 타단에 인접하여) 위치할 수 있다.
제1 패드 영역(AR1) 및 제2 패드 영역(AR2)은 벤딩 영역(BA)으로부터 이격될 수 있다. 제1 패드 영역(AR1)과 제2 패드 영역(AR2) 사이에는 제3 영역(AR3)이 위치할 수 있다. 벤딩 영역(BA)은 제3 영역(AR3)에 포함되고, 제1 패드 영역(AR1)과 집적 회로 칩(210) 사이의 일부 영역이거나, 제2 본딩 영역(AR2)과 집적 회로 칩(210) 사이의 일부 영역일 수 있다. 도 3에서 벤딩 영역(BA)은 제1 본딩 영역(AR1)과 집적 회로 칩(210) 사이의 일부 영역인 것을 일 예로 도시하였다.
베이스 기판(220)은 플렉서블한 필름일 수 있다. 베이스 기판(220)은 서로 마주하는 상면 및 하면을 포함할 수 있다. 집적 회로 칩(210)은 베이스 기판(220)의 상면 상에 형성될 수 있다. 집적 회로 칩(210)은 복수의 단자들을 포함하고, 신호선들을 통해 신호 패드들(SP)에 전기적으로 연결될 수 있다.
제1 검사선(TL1)은 베이스 기판(220) 상에 형성되고, 제1 입력 패드(ITP1) 및 제2 입력 패드(ITP2)에 연결될 수 있다. 제1 검사선(TL1)은 제2 패드 영역(AR2)를 경유하여 제1 입력 패드(ITP1) 및 제2 입력 패드(ITP2) 사이에 제1 루프를 형성할 수 있다.
일 실시예에서, 제1 검사선(TL1)은 제1 서브 검사선(STL1) 및 제2 서브 검사선(STL2)을 포함할 수 있다. 여기서, 제1 서브 검사선(STL1)은 제1 입력 패드(ITP1) 및 제1 출력 패드(OTP1)를 연결할 수 있다. 유사하게, 제2 서브 검사선(STL2)은 제2 입력 패드(ITP2) 및 제2 출력 패드(OTP2)를 연결할 수 있다. 제1 서브 검사선(STL1) 및 제2 서브 검사선(STL2)은 제2 방향(DR2)으로 이격되고, 제1 서브 검사선(STL1) 및 제2 서브 검사선(STL1) 각각은 제1 방향(DR1)으로 연장되고, 대체적으로 직선일 수 있다. 제1 서브 검사선(STL1) 및 제2 서브 검사선(STL2)는 제1 단락(short) 패드(OTS1)를 통해 제2 패드 영역(AR2)에서 상호 연결될 수 있다. 여기서, 제1 단락 패드(OTS1)는 표시 패널(100)에 포함되고, 제1 기판(10)에서 제1 출력 패드(OTP1) 및 제2 출력 패드(OTP2)에 대응하여 형성될 수 있다. COF 패키지(200)가 표시 패널(100)에 본딩되는 경우, 제1 단락 패드(OTS1)는 제1 출력 패드(OTP1) 및 제2 출력 패드(OTP2)를 최단 거리로 연결할 수 있다.
참고로, 표시 장치(100)의 제조 공정 과정에서, 외부 검사 장치를 이용하여 COF 패키지(200)의 손상 발생 여부를 판단하는 검사가 수행 될 수 있다. 이를 위해, 외부 검사 장치는 제1 입력 패드(ITP1) 및 제2 입력 패드(ITP2)에 연결될 수 있다. 외부 검사 장치는 제1 입력 패드(ITP1) 및 제2 입력 패드(ITP2) 중 하나(예를 들어, 제1 입력 패드(ITP1))에 검사 신호를 인가하고, 제1 입력 패드(ITP1) 및 제2 입력 패드(ITP2) 중 다른 하나(예를 들어, 제2 입력 패드(ITP2))를 통해 제1 측정 신호를 수신하며, 검사 신호 및 제1 측정 신호에 기초하여 COF 패키지(200)의 손상 여부를 판단할 수 있다. 예를 들어, 외부 검사 장치는 제1 입력 패드(ITP1) 및 제2 입력 패드(ITP2) 사이에 제1 검사 전압을 인가하고, 제2 입력 패드(ITP2)를 통해 제1 측정 전류를 수신하며, 제1 검사 전압 및 제1 측정 전류에 기초하여 제1 루프의 제1 저항값을 산출할 수 있다. 여기서, 제1 루프의 제1 저항값은 제1 및 제2 입력 패드들(ITP1, ITP2)의 저항값들(또는, 압착 저항값, 본딩 저항값, 접촉 저항값), 제1 및 제2 출력 패드들(OTP1, OTP2)의 저항값 및 제1 검사선(TL1)의 저항값을 포함하며, 아래의 [수학식 1]과 같이 표현될 수 있다.
[수학식 1]
Figure pat00001
, 여기서, R1은 제1 루프의 제1 저항값이다.
따라서, 외부 검사 장치는 COF 패키지(200) 내 제1 패드 영역(AR1), 제2 패드 영역(AR2) 및 벤딩 영역(BA) 등 모든 영역에서의 손상 발생 여부를 신속하게 판단할 수 있다.
다만, 제1 검사선(TL1)만을 이용하여 COF 패키지(200)의 손상 여부를 판단하는 경우, 패키지(200)의 정확한 손상 원인, 손상 발생 위치 등이 파악되지 못할 수 있다. 예를 들어, COF 패키지(200) 내 손상은 제1 및 제2 입력 패드들(ITP1, ITP2)의 불량, 제2 패드 영역(AR2)의 압착 불량 및 벤딩 영역(BA)에서의 크랙 등에 기인할 수 있다. 따라서, 본 발명의 실시예들에 따른 COF 패키지(200)는 제1 검사선(TL1) 이외에 제2 검사선(TL2)을 포함하고, 제2 검사선(TL2)을 이용하여 COF 패키지(200) 내 손상의 발생 원인 또는 위치를 보다 정확하게 분석할 수 있다.
제2 검사선(TL2)은 베이스 기판(220)에 형성되되, 제3 영역(AR3)를 경유하며, 더미 패드(DP) 및 제1 검사선(TL1)(또는, 제1 서브 검사선(STL1))과 연결되어 더미 패드(DP) 및 제1 입력 패드(ITP1) 사이에 제2 루프를 형성할 수 있다. 제2 검사선(TL2)은 벤딩 영역(BA)을 경유할 수 있다.
일 실시예에서, 더미 패드는 얼라인 키(align key)를 포함할 수 있다. 예를 들어, 더미 패드가 얼라인 키 형상을 갖도록 일체로 형성될 수 있다. 여기서, 얼라인 키(align key)는 입력 패드들(ITP1, ITP2) 및 신호 패드들(SP)의 정렬 상태를 판단하는 기준으로 이용되거나, COF 패키지(200)가 표시 패널(100)에 연결되는 경우, COF 패키지(200) 및 표시 패널(100) 간의 정렬 상태를 판단하는 기준으로 이용될 수 있다. 도 8을 참조하여 후술하겠지만, COF 패키지(200)의 구조에 따라, 더미 패드는 일반적으로 신호선들 또는 검사선들과 연결되지 않고, 사용되지 않을 수 있다. 따라서, 본 발명의 실시예들에 따른 COF 패키지(200)는 더미 패드(또는, 얼라인 키를 포함하는 패드)를 이용하여 제2 검사선(TL2)을 형성함으로써, 제1 패드 영역(AR1)의 면적이 증가되는 것을 방지하고 제조 비용을 상대적으로 절감시킬 수 있다.
이 경우, 외부 검사 장치는 더미 패드(DP) 및 제1 입력 패드(ITP1) 중 하나(예를 들어, 제1 입력 패드(ITP1))에 검사 신호를 인가하고, 더미 패드(DP) 및 제1 입력 패드(ITP1) 중 다른 하나(예를 들어, 더미 패드(DP))를 통해 제2 측정 신호를 수신하며, 검사 신호 및 제2 측정 신호에 기초하여 COF 패키지(200) 손상 발생 위치를 판단할 수 있다. 예를 들어, 외부 검사 장치는 더미 패드(DP) 및 제1 입력 패드(ITP1) 사이에 제2 검사 전압을 인가하고, 더미 패드(DP)를 통해 제2 측정 전류를 수신하며, 제2 검사 전압 및 제2 측정 전류에 기초하여 제2 루프의 제2 저항값을 산출할 수 있다. 여기서, 제2 루프의 제2 저항값은 더미 패드(DP) 및 제1 입력 패드(ITP1)의 저항값들(또는, 압착 저항값, 본딩 저항값, 접촉 저항값) 및 제2 검사선(TL2)의 저항값을 포함하며, 아래의 [수학식 2]와 같이 표현될 수 있다.
[수학식 2]
Figure pat00002
, 여기서, R2는 제2 루프의 제2 저항값이다.
한편, 더미 패드(DP)는 제1 입력 패드(ITP1)와 유사하고(예를 들어, 동일한 면적을 가지고) 입력 패드(ITP1)와 인접하므로(예를 들어, 동일하게 압착되므로), 제1 입력 패드(ITP1)의 저항값과 실질적으로 동일한 저항값을 가질 수 있다. 한편, 제2 검사선(TL2)은 제1 검사선(TL1)과 동일한 저항값을 가지도록 설정될 수 있다. 이 경우, 상기 [수학식 2]는 아래의 [수학식 3]과 같이 다시 표현될 수 있다.
[수학식 3]
Figure pat00003
유사하게, 제2 입력 패드(ITP2)는 제1 입력 패드(ITP1)과 유사하고, 제2 출력 패드(OTP2)는 제1 출력 패드(OTP1)과 유사하므로, 앞서 설명한 [수학식 1]은 아래의 [수학식 4]와 같이 다시 표현될 수 있다.
[수학식 4]
Figure pat00004
따라서, 외부 검사 장치는 기 설정된 입력 패드의 저항값, [수학식 3] 및 [수학식4]에 기초하여, 출력 패드들(OTP1, OTP2) 및 검사선들(TL1, TL2)의 저항값을 산출할 수 있고, 저항값의 변화에 기초하여 손상 발생 위치를 판단할 수 있다.
도 3a를 참조하여 설명한 바와 같이, 본 발명의 실시예들에 따른 COF 패키지(200)는 제1 검사선(TL1)을 구비함으로써 외부 검사 장치로 하여금 COF 패키지(200) 내 손상 발생 여부를 신속하게 판단할 수 있도록 하고, 제2 검사선(TL2)을 구비함으로써 손상 발생 위치/원인을 보다 신속하고 정확하게 판단할 수 있도록 할 수 있다. 특히, COF 패키지(200)는 더미 패드(즉, 얼라인 키를 포함하고, 일반적으로 사용되지 않는 패드)를 이용함으로써, 별도의 구성 요소 등을 추가하지 않고, 단순한 구조만으로 COF 패키지(200) 내 손상의 발생 위치/원인을 파악 가능하도록 할 수 있다.
도 3b는 도 1의 표시 장치에 포함된 칩 온 필름 패키지의 일 예를 나타내는 도면이다.
도 3a 및 도 3b를 참조하면, 도 3b에 도시된 COF 패키지(200)는, 출력 패드들(OTP1 내지 OTP4)의 배열 및 제1 검사선(TL1)의 연결 구성을 제외하고, 도 3a에 도시된 COF 패키지(200)와 실질적으로 동일하거나 유사할 수 있다. 따라서, 중복되는 설명은 반복하지 않기로 한다.
제2 패드 영역(AR2)는 제1 서브 패드 영역(ARS1) 및 제2 서브 패드 영역(ARS2)를 포함할 수 있다. 제1 서브 패드 영역(ARS1)은 제1 및 제3 출력 패드들(OTP1, OTP3)를 포함하고, 제2 서브 패드 영역(ARS2)은 제2 및 제4 출력 패드들(OTP2, OTP4)를 포함할 수 있다. 인쇄회로기판(300)의 폭(즉, 제2 방향(DR2)으로의 폭)이 좁아지는 경우, 출력 패드들(OTP1 내지 OTP4)간 간격(또는 피치)이 좁아져 단락과 같은 불량이 발생할 수 있다. 따라서, COF 패키지(200)는 출력 패드들(OTP1 내지 OTP4) 및 신호 패드들(SP)을 2열로 배열하여 불량 발생을 방지할 수 있다.
한편, 도 3b에서 제1 서브 패드 영역(ARS1)은 홀수 번째 패드들(또는, 출력 패드들)을 포함하고, 제2 서브 패드 영역(ARS2)은 짝수 번째 패드들(또는, 출력 패드들)을 포함하는 것으로 도시되어 있으나, 본 발명이 이에 국한되는 것은 아니다. 예를 들어, 제1 서브 패드 영역(ARS1)은 짝수 번째 패드들을 포함하거나, 인접하는 2개의 패드들이 하나의 단위로, 제1 및 제2 서브 패드 영역들(ARS2)에 번갈아 배치될 수 있다.
제1 검사선(TL1)은 제3 내지 제6 서브 검사선들(STL3 내지 STL6)을 포함할 수 있다. 제3 서브 검사선(STL3)은 제1 입력 패드(ITL1) 및 제1 출력 패드(OTP1)를 연결할 수 있다. 제4 서브 검사선(STL4)은 제2 입력 패드(ITL2) 및 제2 출력 패드(OTP2)를 연결할 수 있다. 제5 서브 검사선(STL5)은 제2 입력 패드(ITL2) 및 제3 출력 패드(OTP3)를 연결할 수 있다. 제6 서브 검사선(STL6)은 제3 입력 패드(ITL3) 및 제4 출력 패드(OTP4)를 연결할 수 있다. 제1 출력 패드(OTL1) 및 제3 출력 패드(OTP3)는 제2 단락 패드(OTS2)를 통해 상호 연결되고, 제2 출력 패드(OTL2) 및 제4 출력 패드(OTP4)는 제3 단락 패드(OTS3)를 통해 상호 연결될 수 있다. 도 3a를 참조하여 설명한 제1 단락 패드(OTS1)와 유사하게, 제2 단락 패드(OTS2)와 제3 단락 패드(OTS3)는 표시 패널(100)에 포함될 수 있다. 제2 단락 패드(OTS2)는 제1 기판(10)에서 제1 출력 패드(OTP1) 및 제3 출력 패드(OTP3)에 대응하여 형성되고, 제1 출력 패드(OTP1) 및 제3 출력 패드(OTP3)를 최단 거리로 연결할 수 있다. 유사하게, 제3 단락 패드(OTS3)는 제1 기판(10)에서 제2 출력 패드(OTP2) 및 제4 출력 패드(OTP4)에 대응하여 형성되고, 제2 출력 패드(OTP2) 및 제4 출력 패드(OTP4)를 최단 거리로 연결할 수 있다. 제3 내지 제6 서브 검사선들(STL3 내지 STL6)는 제2 방향(DR2)으로 이격되며, 대체적으로 제1 방향(DR1)으로 연장될 수 있다.
이 경우, 제3 서브 검사선(STL3), 제5 서브 검사선(STL5) 및 제2 단락 패드(OTS2)에 의해 제1 서브 루프가 형성될 수 있다. 즉, 제1 서브 루프는 제1 입력 패드(ITP1) 및 제2 입력 패드(ITP2)와 연결되며, 제1 서브 패드 영역(ARS1)을 경유하여 제1 입력 패드(ITP1) 및 제2 입력 패드(ITP2) 사이에 형성될 수 있다. 유사하게, 제4 서브 검사선(STL4), 제6 서브 검사선(STL6) 및 제3 단락 패드(OTS3)에 의해 제2 서브 루프가 형성되며, 제2 루프는 제1 및 제2 서브 루프들을 포함할 수 있다. 즉, 제2 서브 루프는 제2 입력 패드(ITP2) 및 제3 입력 패드(ITP3)와 연결되며, 제2 서브 패드 영역(ARS2)을 경유하여 제2 입력 패드(ITP2) 및 제3 입력 패드(ITP3) 사이에 형성될 수 있다.
제2 검사선(TL2)는 베이스 기판(220)에 형성되도, 제3 영역(AR3)을 경유하며, 더미 패드(DP) 및 제1 검사선(TL1)(또는, 제3 서브 검사선(STL3))에 연결될 수 있다. 제2 검사선(TL2)은 벤딩 영역(BA)을 경유할 수 있다. 더미 패드는 얼라인 키(align key)를 포함할 수 있다.
한편, COF 패키지(200)는 제3 검사선(TL3)를 더 포함할 수 있다. 제3 검사선(TL3)은 제3 입력 패드(ITP3) 및 제4 입력 패드(ITP4)를 연결하여 제4 루프를 형성할 수 있다. 제3 검사선(TL3)는 비교적 짧은 경로를 가지고 제3 입력 패드(ITP3) 및 제4 입력 패드(ITP4)를 연결할 수 있다.
도 3a를 참조하여 설명한 바와 같이, 표시 장치(100)의 제조 공정 과정에서, 외부 검사 장치를 이용하여 COF 패키지(200)의 손상 발생 여부를 판단하는 검사가 수행 될 수 있다.
외부 검사 장치는 제1 입력 패드(ITP1) 및 제3 입력 패드(ITP3) 사이에 제1 검사 전압을 인가하고, 제3 입력 패드(ITP3)를 통해 제1 측정 전류를 수신하며, 제1 검사 전압 및 제1 측정 전류에 기초하여 제1 루프의 제1 저항값을 산출할 수 있다. 여기서, 제1 루프의 제1 저항값은 제1 및 제3 입력 패드들(ITP1, ITP3)의 저항값들(또는, 압착 저항값, 본딩 저항값, 접촉 저항값), 제1 내지 제4 출력 패드들(OTP1 내지 OTP4)의 저항값 및 제1 검사선(TL1)의 저항값을 포함하며, 아래의 [수학식 5]와 같이 표현될 수 있다.
[수학식 5]
Figure pat00005
, 여기서, 제3 입력 패드(ITP3)의 저항값은 제1 입력 패드(ITP1)의 저항값과 동일하고, 제2 내지 제4 출력 패드(OTP2, OTP3, OTP4) 각각의 저항값은 제1 출력 패드(OTP1)의 저항값과 동일한 것으로 가정하였으며, R1은 제1 루프의 제1 저항값이다.
제1 루프의 제1 저항값이 기준 저항값의 오차 범위를 벗어난 경우(특히, 기준 저항값보다 큰 경우), 외부 검사 장치는 COF 패키지(200) 내 손상이 발생한 것으로 판단할 수 있다.
외부 검사 장치는 제3 입력 패드(ITP3) 및 제4 입력 패드(ITP4) 사이에 제4 검사 전압을 인가함으로써, 제1 패드 영역(AR1)에서의 손상 발생 여부를 판단할 수 있다. 또한, 외부 검사 장치는 더미 패드(DP) 및 제1 입력 패드(ITP1)에 제2 검사 전압을 인가함으로써, [수학식 3]에 기초하여 벤딩 영역(BA) 등에서의 손상 발생 여부를 판단할 수 있다. 나아가, 외부 검사 장치는 [수학식 3] 및 [수학식 5]에 기초하여 제2 패드 영역(AR2)에서의 손상 발생 여부를 판단할 수 있다. 유사하게, 외부 검사 장치는 제2 패드 영역(AR2) 중 제1 서브 패드 영역(ARS1) 및 제2 서브 패드 영역(ARS2)에서의 손상 발생 여부를 각각 판단할 수 있다.
도 3b를 참조하여 설명한 바와 같이, 본 발명의 실시예들에 따른 COF 패키지(200)는 2열로 배열된 패드들을 포함하고, 제1 검사선(TL1)을 구비함으로써 외부 검사 장치로 하여금 COF 패키지(200) 내 손상 발생 여부를 신속하게 판단할 수 있도록 할 수 있다. 또한, COF 패키지(200)는 제2 검사선(TL2)을 구비함으로써 외부 검사 장치로 하여금 손상 발생 위치/원인을 보다 신속하고 정확하게 판단할 수 있도록 할 수 있다.
한편, 도 3b에서 제2 패드 영역(AR2)만이 2열로 배열된 패드들을 포함하는 것으로 도시되어 있으나, 본 발명은 이에 국한되는 것은 아니다. 예를 들어, 표시 패널(100)(예를 들어, 두부 장착 표시 패널(head mounted display panel))과 같이 표시 패널(100)이 폭이 좁아지는 경우, COF 패키지(200)는 제1 패드 영역(AR2)에 2열로 배열된 패드들을 포함할 수 있다.
도 4a 내지 도 4f는 도 3b의 칩 온 필름 패키지의 일 예를 나타내는 도면이다.
도 1 및 도 4a 내지 도 4f를 참조하면, 도 1의 COF 패키지(200)의 상태(즉, COF 패키지(200)가 벤딩되지 않고 표시 패널(100)에 연결된 상태)를 기준으로, I-I` 라인을 따라 COF 패키지(200)를 절단한 단면도 및 COF 패키지(200)의 평면도가 도시되어 있다.
베이스 기판(220)은 복수의 층들(layers)를 포함하고, 제1 검사선(TL1) 및 제2 검사선(TL2) 각각은 복수의 층들을 경유하여 형성될 수 있다.
베이스 기판(220)은 순차적으로 적층된 제1 도전층(L1), 제2 절연층(L2) 및 제3 도전층(L3)을 포함할 수 있다. 제1 도전층(L1) 및 제3 도전층(L3)은 구리(Cu), 니켈(Ni), 금(Au)와 같은 금속을 포함하여 상대적으로 높은 전기 전도도를 가질 수 있다. 도 4a에 베이스 기판(220)이 3개의 층들(2개의 도전층들 및 1개의 절연층)을 포함하는 것으로 도시되어 있으나, 본 발명이 이에 국한되는 것은 아니다. 예를 들어, 베이스 기판(220)은 복수의 도전층들 및 복수의 절연층들을 포함하는 임의의 연성 기판에 해당할 수 있다.
한편, 도 4a에 도시된 점선은 제2 절연층(L2)을 관통하여 제1 도전층(L1)의 특정 지점과 제3 도전층(L2)의 특정 지점을 전기적으로 연결하는 비아(VIA)(또는, 비아 구조물)을 나타낼 수 있다.
도 4b에 도시된 바와 같이, 제1 도전층(L1)에는, 제1 내지 제4 출력 패드들(OTP1, OTP2, OTP3, OTP4), 제2 검사선(TL2)의 제1 부분 검사선(TL2-1), 제3 서브 검사선(STL3)의 제1 서브 부분 검사선(STL1-1) 및 제5 서브 검사선(STL5)가 형성될 수 있다. 제1 서브 부분 검사선(STL-1)은 제1 출력 패드(OTP1)와 제2 비아(VIA2)에 연결될 수 있다. 제3 서브 부분 검사선(STL-2)는 제3 출력 패드(OTP3)와 제3 비아(VIA3)에 연결될 수 있다. 제1 부분 검사선(TL2-1)은 제1 서브 부분 검사선(STL-1) 및 제1 비아(VIA1)에 연결될 수 있다.
한편, 도 4c에 도시된 바와 같이, 제3 도전층(L3)에는, 제2 검사선(TL2)의 제2 부분 검사선(TL2-2), 제3 서브 검사선(STL3)의 제2 서브 부분 검사선(STL3-2), 제4 서브 검사선(STL4), 제6 서브 검사선(ST6) 및 제3 검사선(TL3)이 형성될 수 있다. 제2 부분 검사선(TL2-2)은 제1 비아(VIA1)와 연결되고, 제2 서브 부분 검사선(STL1-2)은 제2 비아(VIA2)와 연결될 수 있다. 제4 서브 검사선(STL4)는 제3 비아(VIA3)와 제4 비아(VIA4)에 연결될 수 있다. 제6 서브 검사선(STL6)은 제5 비아(VIA5)와 제3 검사선(TL3)과 연결될 수 있다.
도 4d는 순차적으로 적층된 제1 도전층(L1), 제2 절연층 (L2) 및 제3 도전층(L3)을 도시하고 있다.
제2 검사선(TL2)는 제1 도전층(L1)에 형성된 제1 부분 검사선(TL2-1) 및 제3 도전층(L3)에 형성된 제2 부분 검사선(TL2-2)를 포함하고, 제1 부분 검사선(TL2-1) 및 제2 부분 검사선(TL2-2)은 제1 비아(VIA1)를 통해 연결될 수 있다. 즉, 제2 검사선(TL2)은 제1 도전층(L1) 및 제3 도전층(L3)을 경유하여 형성될 수 있다.
유사하게, 제3 서브 검사선(STL3)은 제1 도전층(L1)에 형성된 제1 서브 부분 검사선(STL3-1) 및 제3 도전층(L3)에 형성된 제2 서브 부분 검사선(STL3-2)를 포함하고, 제1 서브 부분 검사선(STL3-1) 및 제2 서브 부분 검사선(STL3-2)은 제2 비아(VIA2)를 통해 연결될 수 있다. 즉, 제3 서브 검사선(STL3)은 제1 도전층(L1) 및 제3 도전층(L3)을 경유하여 형성될 수 있다.
한편, 제4 서브 검사선(STL4)는 제4 비아(VIA4)를 통해 제1 도전층(L1)에 형성된 제2 출력 패드(OTP2)와 연결되고, 제3 비아(VIA3)를 통해 제1 도전층(L1)에 형성된 제5 서브 검사선(STL5)와 연결될 수 있다.
유사하게, 제6 서브 검사선(STL6)은 제5 비아(VIA5)를 통해 제1 도전층(L1)에 형성된 제4 출력 패드(OTP4)와 연결될 수 있다.
한편, 도 4e에 도시된 바와 같이, 표시 패널(100)의 제1 기판(10)은 제1 내지 제4 출력 패드들(OTP1 내지 OTP4)에 대응하여 제2 단락 패드(OTS2) 및 제3 단락 패드(OTS3)을 포함할 수 있다.
도 4a 및 도 4f에 도시된 바와 같이, 표시 패널(100)의 제1 기판(10)이 베이스 기판(220)(또는, COF 패키지(200))와 본딩되는 경우, 제2 단락 패드(OTS2)는 제1 및 제3 출력 패드들(OTP1, OTP3)을 연결하고, 제3 단락 패드(OTS3)는 제2 및 제4 출력 패드들(OTP2, OTP4)을 연결할 수 있다.
따라서, 도 3b를 참조하여 설명한 바와 같이, 제3 서브 검사선(STL3), 제5 서브 검사선(STL5) 및 제2 단락 패드(OTS2)에 의해 제1 서브 루프가 형성되고, 제4 서브 검사선(STL4), 제6 서브 검사선(STL6) 및 제3 단락 패드(OTS3)에 의해 제2 서브 루프가 형성되며, 제2 검사선(TL2) 및 제3 서브 검사선(STL3)에 의해 제2 루프가 형성될 수 있다.
상술한 바와 같이, 제1 검사선(TL1) 및 제2 검사선(TL2) 각각은 복수의 층들을 경유하여 형성될 수 있다.
참고로, COF 패키지(200)가 도 3b에 도시된 2열로 배열된 패드들을 포함하는 경우, 패드들 및 검사선들(또는, 신호선들)간의 간섭을 방지하기 위하여, 검사선들(및 신호선들)이 복수의 층들을 경유하여 형성될 수 있다. 즉, 본 발명의 실시예들에 따른 COF 패키지(200)에 포함된 검사선들은 단일층에 형성되는 것으로 국한되지 아니하고, 복수의 층들을 경유하여 형성될 수 있다.
한편, 도 4a 내지 도 4에서, 베이스 기판(220)은 3개의 층들을 포함하고, 제2 검사선(TL2), 제3 서브 검사선(STL3)이 3개의 층들을 경유하는 것으로 설명하였으나, 본 발명이 이에 국한되는 것은 아니다. 예를 들어, 베이스 기판(220)은 5개 이상의 층들을 포함하고, 제3 내지 제6 서브 검사선들(STL3 내지 STL6) 각각은 여러 개의 층들을 경유하여 형성될 수 있다.
도 5는 도 3a의 칩 온 필름 패키지의 일 예를 나타내는 도면이고, 도 6a 내지 도 6c는 도 5의 칩 온 필름 패키지의 일 예를 나타내는 도면들이다.
도 3a 및 도 5를 참조하면, 도 5에 도시된 COF 패키지(200)는, 검사 패턴(DPL)(또는, 검출 패턴)을 제외하고, 도 3a에 도시된 COF 패키지(200)와 실질적으로 동일할 수 있다. 따라서, 중복되는 설명은 반복하지 않기로 한다.
제2 검사선(TL2)은 제3 영역(AR3)을 가로지르는 제1 방향(DR1)으로 연장되고, 직선에 비해 넓은 중첩 면적을 가지는 검사 패턴(DPL)을 포함할 수 있다. 예를 들어, 검사 패턴은 지그재그 형상을 가질 수 있다. 예를 들어, 검사 패턴(DPL)은 구불구불한 선(meander line)일 수 있다.
실시예들에서, 검사 패턴(DPL)은 벤딩 영역(BA)에 형성될 수 있다.
앞서 설명한 바와 같이, 벤딩 영역(BA)에서의 손상 발생 가능성이 상대적으로 높으므로, COF 패키지(200)(또는, 제2 검사선(TL2))는 검사 패턴(DP)을 포함함으로써, 벤딩 영역(BA)의 손상에 대한 검출 능력(외부 검사 장치의 검출 능력)을 향상시킬 수 있다.
실시예들에서, COF 패키지(200)는 벤딩 영역(BA)에 대응하여 검사 패턴(DPL)의 위치를 결정할 수 있다.
도 6a를 참조하면, 제1 벤딩 영역(BA1)은 집적 회로 칩(210)을 포함하는 중앙 영역(즉, COF 패키지(200)의 면적 중심을 포함하는 영역)에 위치할 수 있다. 이 경우, 제1 검사 패턴(DP1)은 제1 벤딩 영역(BA1) 상에 형성될 수 있다. 또한, 제1 검사 패턴(DP1)은 도 5에 도시된 방향과 다른 방향(예를 들어, 좌우 방향이 아닌 상하 방향)으로 구불구불한 형태를 가지고, 보다 넓은 면적을 가지고 제1 벤딩 영역(BA1)에 중첩될 수 있다. 따라서, COF 패키지(200)는 제1 벤딩 영역(BA1) 중 상대적으로 넓은 영역에 대한 손상 검출 능력을 가질 뿐만 아니라, 제1 벤딩 영역(BA1) 내 손상에 대한 민감도도 향상시킬 수 있다.
도 6b를 참조하면, 도 6a와 유사하게, 제2 벤딩 영역(BA2)은 표시 패널(10)(또는, 제1 패드 영역(AR1))에 인접하여 위치할 수 있다. 이 경우, 제2 검사 패턴(DP2)은 제2 벤딩 영역(BA2) 상에 형성될 수 있다. 따라서, COF 패키지(200)는 제2 벤딩 영역(BA2) 중 상대적으로 넓은 영역에 대한 손상 검출 능력 및 제2 벤딩 영역(BA2) 내 손상에 대한 민감도를 향상시킬 수 있다.
도 6c를 참조하면, 도 6b와 유사하게, 제3 벤딩 영역(BA3)은 인쇄회로기판(300)(또는, 제2 패드 영역(AR2))에 인접하여 위치할 수 있다. 이 경우, 제3 검사 패턴(DP3)은 제3 벤딩 영역(BA3) 상에 형성될 수 있다. COF 패키지(200)는 제3 벤딩 영역(BA3) 내 손상에 대한 검출 능력을 향상시킬 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 COF 패키지(200)(또는, 제2 검사선(TL2))는 벤딩 영역(BA)에 형성된 검사 패턴(DP)을 포함함으로써, 벤딩 영역(BA)에 대한 손상 검출 능력을 향상시킬 수 있다. 한편, 도 6a 내지 도 6c에서, 제1 내지 제3 검사 패턴들(DP1 내지 DP3)은 제1 내지 제3 벤딩 영역들(BA1 내지 BA3)에 각각 대응하여 형성되는 것으로 설명하였으나, 본 발명이 이에 국한되는 것은 아니다. 예를 들어, 벤딩 영역(BA) 이외에 손상이 자주 발생되는 영역이 존재하는 경우, COF 패키지(200)는 벤딩 영역(BA)과 무관하게 해당 영역에 검사 패턴(DP)을 포함할 수 있다.
도 7a 내지 7c는 도 1의 표시 장치에 포함된 칩 온 필름 패키지의 일 예를 나타내는 도면들이다.
도 7a를 참조하면, 더미 패드(DP)는 제1 표시 영역(AR1)의 최외곽에 위치할 수 있다. 즉, 더미 패드(DP)는 제1 표시 영역(AR1)에 포함된 패드들 중 최외곽에 위치하는 패드일 수 있다. 이 경우, 제2 검사선(TL2)은 COF 패키지(200)의 가장자리를 따라(또는, 가장자리에 인접하게) 배열될 수 있다. COF 패키지(200)의 가장자리로부터 중심으로 진행되는 손상이 용이하게 검출될 수 있다.
도 7b를 참조하면, 더미 패드(DP)는 제1 표시 영역(AR1)의 중심부(예를 들어, 제1 표시 영역(AR1)의 폭 방향으로의 중심점)에 인접하여 위치할 수 있다. 즉, 더미 패드(DP)는 제1 표시 영역(AR1)에 포함된 패드들 중 상대적으로 중심점에 인접하는 패드일 수 있다. 이 경우, 제2 검사선(TL2)은 COF 패키지(200)의 내측에 배열될 수 있다. 도 6b에 도시된 제2 벤딩 영역(BA2)에서 발생하고, COF 패키지(200)의 중심으로부터 가장자리로 진행되는 손상이 용이하게 검출될 수 있다.
다만, 이 경우, 더미 패드는 제1 검사선(TL1)과 독립적으로 형성되므로, 2개의 더미 패드들(DP1, DP2)이 한 쌍을 이루어, 손상 검출에 이용될 수 있다.
도 7c를 참조하면, 도 7b와 유사하게, 더미 패드(DP)는 제1 표시 영역(AR1)의 중심부에 인접하여 위치할 수 있다. 다만, 도 7b에 도시된 제2 검사선(TL2)과 비교하여, 도 7c에 도시된 제2 검사선(TL2)은 집적 회로 칩(210)의 외곽을 따라 배열되고, 집적 회로 칩(210)을 에워싸는 형태를 가질 수 있다. 도 6a에 도시된 제1 벤딩 영역(BA1)에서 발생하고, COF 패키지(200)의 중심으로부터 가장자리로 진행되는 손상이 용이하게 검출될 수 있다.
도 7a 내지 도 7c를 참조하여 설명한 바와 같이, 더미 패드(DP)는 벤딩 영역(BA) 및 손상의 종류(또는, 손상의 진행되는 특성)을 고려하여, 더미 패드(DP)의 위치 및 제2 검사선(TL2)의 경로가 결정될 수 있다.
도 8a는 도 1의 표시 장치에 포함된 칩 온 필름 패키지의 일 예를 나타내는 도면이다.
도 1 및 도 8a를 참조하면, COF 패키지(200)는 베이스 기판(220), 복수의 패드들(또는, 복수의 패드 단자들), 집적 회로 칩(210), 제1 검사선(TL1) 및 제2 검사선(TL2)을 포함할 수 있다.
COF 패키지(200)는 벤딩 영역(BA)과 비벤딩 영역(NA)을 포함하며, 비벤딩 영역(NA)은 제4 패드 영역(AR4)(또는, 이너 리드 본딩 영역(inner lead bonding area)), 제5 패드 영역(AR5)(또는, 출력 아우터리드 본딩 영역(output outer lead bonding area)) 및 제6 패드 영역(AR6)(또는, 입력 아우터리드 본딩 영역(input outer lead bonding area))을 포함할 수 있다. 한편, 제4 패드 영역(AR4)과 제5 패드 영역(AR5) 사이에는 제7 영역(AR7)이 위치하고, 벤딩 영역(BA)은 제6 영역(AR7)에 위치할 수 있다. 도 3a에 도시된 COF 패키지(200)와 유사하게, 제5 패드 영역(AR5)이 표시 패널(100)에 본딩되는 영역일 수 있다. 그러나, 도 3a에 도시된 COF 패키지(200)와 달리, 제4 패드 영역(AR4)이 집적 회로 칩(210)과 본딩되는 영역이고, 제6 패드 영역(AR6)이 인쇄회로기판(300)과 본딩되는 영역일 수 있다. 제4 패드 영역(AR4)은 COF 패키지(200)의 제1 방향(DR1)으로의 중앙에 위치하고, 제5 패드 영역(AR5)은 COF 패키지(200)의 제1 방향(DR1)으로의 일단에(또는, 일단에 인접하여) 위치하며, 제6 패드 영역(AR6)은 COF 패키지(200)의 제1 방향(DR1)으로의 타단에(또는, 타단에 인접하여) 위치할 수 있다.
제4 패드 영역(AR4)은 더미 패드(DP), 이너 패드들(INTP1, INTP2) 및 신호 패드들(SP)을 포함할 수 있다. 제5 패드 영역(AR5)은 출력 패드들(OTP1, OTP2) 및 신호 패드들(SP)을 포함할 수 있다. 제6 패드 영역(AR6)는 입력 패드들(ITP1, ITP2) 및 신호 패드들(SP)을 포함할 수 있다.
제1 검사선(TL1)은 베이스 기판(220)에 형성되고, 제1 이너 패드(INTP1) 및 제2 이너 패드(INTP2)에 연결될 수 있다. 제1 검사선(TL1)은 제5 패드 영역(AR5)를 경유하여 제1 이너 패드(INTP1) 및 제2 이너 패드(INTP2) 사이에 제1 루프를 형성할 수 있다.
제2 검사선(TL2)은 베이스 기판(220)에 형성되되, 제7 영역(AR7)을 경유하며, 더미 패드(DP) 및 제1 검사선(TL1)과 연결되어 더미 패드(DP) 및 제1 이너 패드(INTP1) 사이에 제2 루프를 형성할 수 있다.
도 8a에 도시된 더미 패드(DP), 제1 및 제2 검사선들(TL1, TL2)의 연결 구성은 도 3a를 참조하여 설명한 더미 패드(DP), 제1 및 제2 검사선들(TL1, TL2)의 연결 구성과 실질적으로 동일할 수 있다. 따라서, 중복되는 설명은 반복하지 않기로 한다.
이 경우, 집적 회로 칩(210)은, 도 3a를 참조하여 설명한 외부 검사 장치와 유사하게, 제1 이너 패드(INTP1) 및 제2 이너 패드(INTP2) 중 하나(예를 들어, 제1 이너 패드(INTP1))에 제1 검사 신호를 인가하고, 제1 이너 패드(INTP1) 및 제2 이너 패드(INTP2) 중 다른 하나(예를 들어, 제2 이너 패드(INTP2))를 통해 제1 측정 신호를 수신하며, 제1 검사 신호 및 제1 측정 신호에 기초하여 COF 패키지(200)의 손상 여부를 판단할 수 있다. 예를 들어, 집적 회로 칩(210)은 제1 이너 패드(INTP1) 및 제2 입력 이너 패드(INTP2) 사이에 제1 검사 전압을 인가하고, 제2 이너 패드(INTP2)를 통해 제1 측정 전류를 수신하며, 제1 검사 전압 및 제1 측정 전류에 기초하여 제1 루프의 제1 저항값을 산출할 수 있다. 여기서, 제1 루프의 제1 저항값은 제1 및 제2 이너 패드들(INTP1, INTP2)의 저항값들(또는, 압착 저항값, 본딩 저항값, 접촉 저항값), 제1 및 제2 출력 패드들(OTP1, OTP2)의 저항값 및 제1 검사선(TL1)의 저항값을 포함하며, 앞서 설명한 [수학식 1]과 같이 표현될 수 있다.
또한, 집적 회로 칩(210)은 더미 패드(DP) 및 제1 이너 패드(INTP1) 중 하나(예를 들어, 제1 이너 패드(INTP1))에 제2 검사 신호를 인가하고, 더미 패드(DP) 및 제1 이너 패드(INTP1) 중 다른 하나(예를 들어, 더미 패드(DP))를 통해 제2 측정 신호를 수신하며, 제2 검사 신호 및 제2 측정 신호에 기초하여 COF 패키지(200) 손상 발생 위치/원인을 판단할 수 있다. 예를 들어, 집적 회로 칩(210)은 더미 패드(DP) 및 제1 이너 패드(INTP1) 사이에 제2 검사 전압을 인가하고, 더미 패드(DP)를 통해 제2 측정 전류를 수신하며, 제2 검사 전압 및 제2 측정 전류에 기초하여 제2 루프의 제2 저항값을 산출할 수 있다. 여기서, 제2 루프의 제2 저항값은 더미 패드(DP) 및 제1 이너 패드(INTP1)의 저항값들(또는, 압착 저항값, 본딩 저항값, 접촉 저항값) 및 제2 검사선(TL2)의 저항값을 포함하며, 앞서 설명한 [수학식 2]와 같이 표현될 수 있다.
따라서, 집적 회로 칩(210)은 [수학식 1] 및 [수학식 2](또는, [수학식 3] 및 [수학식 4])에 기초하여 출력 패드들(OTP1, OTP2) 및 검사선들(TL1, TL2)의 저항값들을 각각 산출할 수 있고, 저항값들의 변화에 기초하여 손상 발생 위치를 판단할 수 있다.
집적 회로 칩(210)은 표시 장치(1000)의 정상 구동 중에도, COF 패키지(200) 내 손상 발생 여부를 지속적으로 검출(또는, 모니터링)할 수 있다. 또한, 집적 회로 칩(210)은 모니터링 결과를 외부 구성 요소(예를 들어, 어플리케이션 프로세서(application processor))에 전송하고, 외부 구성 요소는 모니터링 결과에 기초하여 표시 장치(1000)의 동작을 제어할 수 있다. 예를 들어, COF 패키지(200) 내 손상이 발생한 경우, 어플리케이션 프로세서(200)는 모니터링 결과를 통해 표시 패널(100) 상의 영상 표시를 중단시킬 수 있다.
일 실시예에서, 집적 회로 칩(210)은 더미 패드(DP) 및 제2 이너 패드(INTP2)를 비교적 짧은 경로로 연결하며, 더미 패드(DP) 및 제2 이너 패드(INTP2) 사이에 제3 검사 전압을 인가하고, 더미 패드(DP)를 통해 제3 측정 전류를 수신하며, 제3 검사 전압 및 제3 측정 전류에 기초하여 이너 패드들(INTP1, INTP2)의 저항값을 산출할 수 있다.
일 실시예에서, COF 패키지(200)는 베이스 기판(220)에 형성되는 더미선(DL)을 더 포함할 수 있다. 더미선(DL)은 제5 패드 영역(AR5)(또는, 베이스 기판(220)의 일 변)으로부터 제6 패드 영역(AR6)(또는, 베이스 기판(220)의 타 변)까지 베이스 기판(220)을 횡단하며, 제1 방향(DR1)으로 연장될 수 있다. 이 경우, 제2 검사선(TL2)은 더미선(DL)의 적어도 일부를 포함할 수 있다.
예를 들어, COF 패키지(200)는 제5 패드 영역(AR5)에 형성된 출력 더미 패드(ODP) 및 제6 패드 영역(AR6)에 형성된 입력 더미 패드(IDP)를 더 포함하고, 이 경우, 더미선(DL)은 출력 더미 패드(ODP) 및 입력 더미 패드(IDP)를 연결할 수 있다. 도 8에 도시된 제1 및 제2 검사선들(TL1, TL2)은 COF 패키지(200)의 전 영역을 커버하지 못하고, COF 패키지(200)의 일부 영역(예를 들어, 절반 영역)만을 커버할 수 있다. 따라서, 더미선(DL)은 COF 패키지(200)의 제조 공정에서 COF 패키지200) 전체적의 결함 유무를 한번에 판단하기 위해 형성되고, COF 패키지(200)가 표시 패널(100) 및 인쇄회로기판(300)과 결합/연결된 이후에는 사용되지 않을 수 있다.
한편, 본 발명의 실시예들에 따른 COF 패키지(200)는 더미 패드(DP)(즉, 얼라인 키를 포함하고, 일반적으로 사용되지 않는 패드) 및 더미선(DL)(즉, COF 패키지(200) 제조 공정시 크랙 검출용으로 형성되고, 표시 장치(100)에서는 사용되지 않는 배선)을 이용하여 제2 검사선(TL2)(또는, 제2 루프)를 형성할 수 있다. 따라서, COF 패키지(200)는 손상의 발생 여부 및 위치/원인에 대한 보다 신속하고 정확한 파악/분석을 가능하게 할 수 있다.
한편, 제1 및 제2 검사선(TL1, TL2)의 구성은 도 8a에 도시된 구성에 국한되지 않는다. 예를 들어, 제2 검사선(TL2)은 도 4a 내지 도 4f에 도시된 제2 검사선(TL2)과 유사하게, 복수의 층들을 경유하고, 도 5에 도시된 제2 검사선(TL2)과 유사하게, 검사 패턴(DPL)을 포함할 수 있다. 또한, 제2 검사선(TL2)의 배열/구조 및 검사 패턴(DPL)의 위치는, 도 6a 내지 도 6c 및 도 7a 내지 도 7c에 도시된 제2 검사선(TL2)와 유사하게, 패널 벤딩 영역(PBA)의 위치, 손상(예를 들어, 빈번하게 발생하는 손상)의 종류/원인 등에 기초하여 결정될 수 있다.
도 8b는 도 1의 표시 장치에 포함된 칩 온 필름 패키지의 일 예를 나타내는 도면이다.
도 8a 및 도 8b를 참조하면, 도 8b에 도시된 COF 패키지(200)는, 출력 패드들(OTP1 내지 OTP4)의 배열 및 제1 검사선(TL1)의 연결 구성을 제외하고, 도 8a에 도시된 COF 패키지(200)와 실질적으로 동일하거나 유사할 수 있다. 또한, 출력 패드들(OTP1 내지 OTP4)의 배열 및 제1 검사선(TL1)의 연결 구성은 도 3b에 도시된 출력 패드들(OTP1 내지 OTP4)의 배열 및 제1 검사선(TL1)의 연결 구성과 실질적으로 동일할 수 있다. 따라서, 중복되는 설명은 반복하지 않기로 한다.
도 3b를 참조하여 설명한 바와 같이, 집적 회로 칩(210)은 제1 루프의 제1 저항값 및 제2 루프의 제2 저항값을 산출하며, 제1 저항값 및 제2 저항값에 기초하여 출력 패드들 및 벤딩 영역 중 적어도 하나에서의 손상 발생 여부를 판단할 수 있다.
예를 들어, 집적 회로 칩(210)은 제1 이너 패드(INTP1) 및 제3 이너 패드(INTP3) 사이에 제1 검사 전압을 인가하고, 제3 이너 패드(INTP3)를 통해 제1 측정 전류를 수신하며, 제1 검사 전압 및 제1 측정 전류에 기초하여 제1 루프의 제1 저항값을 산출할 수 있다. 여기서, 여기서, 제1 루프의 제1 저항값은 제1 및 제3 이너 패드들(INTP1, INTP3)의 저항값들(또는, 압착 저항값, 본딩 저항값, 접촉 저항값), 제1 내지 제4 출력 패드들(OTP1 내지 OTP4)의 저항값 및 제1 검사선(TL1)의 저항값을 포함하며, 앞서 설명한 [수학식 5]와 실질적으로 동일하게 표현될 수 있다.
제1 루프의 제1 저항값이 기준 저항값의 오차 범위를 벗어난 경우(특히, 기준 저항값보다 큰 경우), 집적 회로 칩(210)은 COF 패키지(200) 내 손상이 발생한 것으로 판단할 수 있다.
예를 들어, 집적 회로 칩(210)은 제3 이너 패드(INTP3) 및 제4 이너 패드(INTP4) 사이에 제4 검사 전압을 인가함으로써, 제1 패드 영역(AR1)에서의 손상 발생 여부를 판단할 수 있다. 또한, 외부 검사 장치는 더미 패드(DP) 및 제1 이너 패드(INTP1)에 제2 검사 전압을 인가함으로써, 앞서 설명한 [수학식 3]에 기초하여 벤딩 영역(BA) 등에서의 손상 발생 여부를 판단할 수 있다. 나아가, 집적 회로 칩(210)은 [수학식 3] 및 [수학식 5]에 기초하여 제2 패드 영역(AR2)에서의 손상 발생 여부를 판단할 수 있다. 유사하게, 외부 검사 장치는 제2 패드 영역(AR2) 중 제1 서브 패드 영역(ARS1) 및 제2 서브 패드 영역(ARS2)에서의 손상 발생 여부를 각각 판단할 수 있다.
도 8a를 참조하여 설명한 바와 같이, 집적 회로 칩(210)은 표시 장치(1000)의 정상 구동 중에도, COF 패키지(200) 내 손상 발생 여부를 지속적으로 검출(또는, 모니터링)할 수 있다. 또한, 집적 회로 칩(210)은 모니터링 결과를 외부 구성 요소(예를 들어, 어플리케이션 프로세서(application processor))에 전송하고, 외부 구성 요소는 모니터링 결과에 기초하여 표시 장치(1000)의 동작을 제어할 수 있다.
도 9는 도 1의 표시 장치의 일 예를 나타내는 단면도이다.
도 1 및 도 9를 참조하면, 표시 장치(1000)는 표시 패널(100), COF 패키지(200) 및 인쇄회로기판(300)을 포함할 수 있다. 표시 패널(100), COF 패키지(200) 및 인쇄회로기판(300)은, COF 패키지(200) 대신에 표시 패널(100)이 휘어진다는 점을 제외하고, 도 2를 참조하여 설명한 표시 패널(100), COF 패키지(200) 및 인쇄회로기판(300)과 실질적으로 동일할 수 있다. 따라서, 중복되는 설명은 반복하지 않기로 한다.
표시 패널(100)은, 제1 기판(10) 및 제2 기판(20)을 포함하고, 제1 기판(10)은 화소 및 구동 회로(예를 들어, 게이트 드라이버 등)을 포함할 수 있다. 제1 기판(10)은 유연한 기판일 수 있다. 제2 기판(20)은 제1 기판(10)에 형성된 화소 등을 밀봉시키며, 유연한 재질로 구현될 수 있다. 표시 패널(100)은 C 형상으로 휘어진 상태에서, COF 패키지(200)(또는, 인쇄회로기판(300))과 연결될 수 있다.
도 10은 도 9의 표시 장치에 포함된 표시 패널의 일 예를 나타내는 도면이다.
도 9 및 도 10을 참조하면, 표시 패널(100)은 제1 기판(10)(또는, 베이스 기판, 베이스 필름, 플렉서블 기판), 복수의 패드들(또는, 복수의 패드 단자들), 제1 검사선(TL1) 및 제2 검사선(TL2)을 포함할 수 있다.
평면상에서 표시 패널(100)은 패널 벤딩 영역(PBA)과 패널 비벤딩 영역(PNA)을 포함할 수 있다. 앞서 설명한 벤딩 영역(BA)과 유사하게, 패널 벤딩 영역(PBA)은 표시 패널(100)이 휘어짐에 따라 실제로 벤딩이 발생되는 영역일 수 있다. 예를 들어, 표시 패널(100)이 폴더블 표시 패널인 경우, 패널 벤딩 영역(PBA)은 표시 패널(100)이 폴딩되는 영역일 수 있다. 패널 벤딩 영역(PBA)은 제1 방향(DR1)으로 일정한 폭을 가지며, 제2 방향(DR2)으로 연장될 수 있다. 패널 비벤딩 영역(PNA)은 표시 패널(100)이 휘어지더라도 벤딩이 발생되지 않는 영역일 수 있다. 패널 비벤딩 영역(PNA)은 제1 기판(10)에서 패널 벤딩 영역(PBA)을 제외한 영역일 수 있다.
패널 비벤딩 영역(PNA)은 제8 패드 영역(AR8)을 포함 할 수 있다. 제8 패드 영역(AR8)은 COF 패키지(200)(또는, 인쇄회로기판(300))에 본딩되는 영역으로, 더미 패드(DP) 및 패드들(P1, P2)을 포함 할 수 있다. 제8 패드 영역(AR8)은 표시 패널(100)의 제1 방향(DR1)으로의 일단에 위치할 수 있다.
제1 검사선(TL1)은 제1 기판(10)에 형성되고, 제1 패드(P1) 및 제2 패드(P2)에 연결될 수 있다. 제1 검사선(TL1)은 제1 기판(10)의 외곽(또는, 가장자리)의 적어도 일부를 경유하여 제1 패드(P1) 및 제2 패드(P2) 사이에 제1 루프를 형성할 수 있다. 제1 검사선(TL1)은 적어도 2개의 직선들(SL1, SL2)을 포함할 수 있다. 적어도 2개의 직선들(SL1, SL2)은 제2 방향(DR2)으로 상호 이격되고, 제1 방향(DR1)으로 연장될 수 있다.
제2 검사선(TL2)는 제1 기판(10)에 형성되고, 패널 벤딩 영역(PBA)을 경유하며, 더미 패드(DP) 및 제1 검사선(TL1)과 연결되어 더미 패드(DP) 및 제1 패드(P1) 사이에 제2 루프를 형성할 수 있다.
일 실시예에서, 더미 패드는 얼라인 키(align key)를 포함할 수 있다. 앞서 설명한 바와 같이, 얼라인 키(align key)는 패드들(P1, P2) 및 신호 패드들(SP)의 정렬 상태를 판단하는 기준으로 이용되거나, COF 패키지(200)가 표시 패널(100)에 연결되는 경우, COF 패키지(200) 및 표시 패널(100) 간의 정렬 상태를 판단하는 기준으로 이용될 수 있다.
이 경우, 도 3a를 참조하여 설명한 바와 같이, 외부 검사 장치를 이용하여 표시 패널(100)의 손상 발생 여부를 판단할 수 있다. 외부 검사 장치는 제1 패드(P1) 및 제2 패드(P2)를 이용하여, 제1 및 제2 패드들(P1, P2) 및 제1 검사선(TL1)(또는, 표시 패널 가장자리)의 손상 발생 여부를 판단할 수 있다. 또한, 외부 검사 장치는 제1 패드(P1) 및 더미 패드(DP)를 이용하여, 패널 벤딩 영역(PBA)의 손상 발생 여부를 판단할 수 있다.
예를 들어, 제1 검사선(TL1)은 도 3a를 참조하여 설명한 제1 검사선(TL1)과 유사하게, 패드들(P1, P2) 이외의 다른 패드들 또는 구성 요소들과 연결되어 제1 루프를 형성할 수 있다. 이 경우, 제1 루프를 이용하여 표시 패널(100) 내 손상 발생 여부는 신속하게 파악될 수 있으나, 손상의 발생 위치/원인 등에 대해서는 파악하지 못할 수 있다. 따라서, 본 발명의 실시예들에 따른 표시 패널(100)은 제2 검사선(TL2)을 더 포함함으로써, 패널 벤딩 영역(PBA)의 손상에 대한 검출을 보다 용이하게 할 수 있다.
한편, 제1 및 제2 검사선(TL1, TL2)의 구성은 도 10에 도시된 구성에 국한되지 않는다. 예를 들어, 표시 패널(100)이 2열로 배열된 패드들을 포함하는 경우, 제1 검사선(TL1)은 도 3b에 도시된 제1 검사선(TL1)과 실질적으로 동일하게 형성될 수 있다. 예를 들어, 제2 검사선(TL2)은 도 4a 내지 도 4f에 도시된 제2 검사선(TL2)과 유사하게, 복수의 층들을 경유하고, 도 5에 도시된 제2 검사선(TL2)과 유사하게, 검사 패턴(DP)을 포함할 수 있다. 또한, 제2 검사선(TL2)의 배열/구조 및 검사 패턴(DP)의 위치는, 도 6a 내지 도 6c 및 도 7a 내지 도 7c에 도시된 제2 검사선(TL2)와 유사하게, 패널 벤딩 영역(PBA)의 위치, 손상(예를 들어, 빈번하게 발생하는 손상)의 종류/원인 등에 기초하여 결정될 수 있다.
비록, 상기에서는 더미 패드와 얼라인 키가 구분되는 것으로 설명하였으나, 더미 패드와 얼라인 키는 동일(즉, 더미 패드가 얼라인 키 형상을 갖도록 일체로 형성)할 수 있다.
이상, 본 발명의 실시예들에 따른 칩 온 필름 패키지, 표시 패널 및 표시 장치에 대하여 도면을 참조하여 설명하였지만, 상기 설명은 예시적인 것으로서 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다.
본 발명의 실시예들에 따른 칩 온 필름 패키지, 표시 패널 및 표시 장치는 다양한 디스플레이 시스템에 적용될 수 있다. 예를 들어, 표시 장치는 텔레비전, 컴퓨터 모니터, 랩탑, 디지털 카메라, 셀룰러 폰, 스마트 폰, PDA, PMP, MP3 플레이어, 네비게이션 시스템, 비디오 폰 등에 적용될 수 있다.
10: 제1 기판 20: 제2 기판
100: 표시 패널 200: 칩 온 필름 패키지
210: 집적 회로 칩 220: 베이스 기판
300: 인쇄회로기판 1000: 표시 장치

Claims (20)

  1. 제1 패드 영역, 상기 제1 패드 영역과 다른 제2 패드 영역 및 상기 제1 패드 영역과 상기 제2 패드 영역 사이에 위치하는 제3 영역을 포함하는 베이스 기판;
    상기 제1 패드 영역에 형성되는 더미 패드 및 입력 패드들;
    상기 제2 패드 영역에 형성되는 출력 패드들;
    상기 베이스 기판에 형성되고, 상기 입력 패드들 중 제1 입력 패드 및 제2 입력 패드와 연결되며, 상기 제2 패드 영역을 경유하여 상기 제1 입력 패드 및 상기 제2 입력 패드 사이에 제1 루프를 형성하는 제1 검사선; 및
    상기 베이스 기판에 형성되되, 상기 제3 영역을 경유하고, 상기 더미 패드 및 상기 제1 검사선과 연결되어 상기 더미 패드와 상기 제1 입력 패드 사이에 제2 루프를 형성하는 제2 검사선을 포함하는 칩 온 필름 패키지.
  2. 제 1 항에 있어서, 상기 더미 패드는 상기 입력 패드들의 정렬 상태의 판단 기준이 되는 얼라인 키를 포함하는 것을 특징으로 하는 칩 온 필름 패키지.
  3. 제 1 항에 있어서, 상기 제1 검사선은,
    상기 제1 입력 패드 및 상기 출력 패드들 중 제1 출력 패드를 연결하는 제1 서브 검사선; 및
    상기 제2 입력 패드 및 상기 출력 패드들 중 제2 출력 패드를 연결하는 제2 서브 검사선을 포함하며,
    상기 제2 검사선은 상기 제1 서브 검사선과 연결되는 것을 특징으로 하는 칩 온 필름 패키지.
  4. 제 1 항에 있어서, 상기 베이스 기판은 복수의 층들을 포함하고,
    상기 제2 검사선은 상기 복수의 층들을 경유하는 것을 특징으로 하는 칩 온 필름 패키지.
  5. 제 4 항에 있어서, 상기 제2 검사선은 제1 부분 검사선, 제2 부분 검사선 및 비아(via)를 포함하고,
    상기 제1 부분 검사선은 상기 복수의 층들 중 제1 층에 형성되며,
    상기 제2 부분 검사선은 상기 복수의 층들 중 제2 층에 형성되고,
    상기 비아는 상기 제1 부분 검사선 및 상기 제2 부분 검사선을 연결하는 것을 특징으로 하는 칩 온 필름 패키지.
  6. 제 1 항에 있어서, 상기 제2 검사선은 상기 제3 영역에 형성된 검사 패턴을 포함하고,
    상기 검사 패턴은 직선에 비해 넓은 중첩 면적을 가지는 것을 특징으로 하는 칩 온 필름 패키지.
  7. 제 1 항에 있어서, 상기 더미 패드는 상기 입력 패드들의 최외곽에 위치하는 것을 특징으로 하는 칩 온 필름 패키지.
  8. 제 1 항에 있어서,
    상기 제1 패드 영역 상에 형성되고, 상기 더미 패드 및 상기 입력 패드들과 연결되는 집적 회로 칩을 더 포함하고,
    상기 집적 회로 칩은 상기 제1 루프의 제1 저항값 및 상기 제2 루프의 제2 저항값을 산출하며, 상기 제1 저항값 및 상기 제2 저항값에 기초하여 상기 제2 영역 및 제3 영역 중 적어도 하나의 영역에서의 손상 발생 여부를 판단하는 것을 특징으로 하는 칩 온 필름 패키지.
  9. 제 8 항에 있어서, 상기 집적 회로 칩은,
    상기 입력 패드들의 입력 패드 저항값 및 상기 제1 저항값에 기초하여 상기 제2 영역 및 상기 제3 영역에서의 손상 발생 여부를 판단하고,
    상기 입력 패드 저항값 및 상기 제2 저항값에 기초하여 상기 제3 영역에서의 손상 발생 여부를 판단하며,
    상기 제1 저항값 및 상기 제2 저항값 간의 차이에 기초하여 상기 제2 영역 내 손상 여부를 판단하는 것을 특징으로 하는 칩 온 필름 패키지.
  10. 제 8 항에 있어서,
    상기 베이스 기판에 형성되는 더미선을 더 포함하고,
    상기 더미선은 상기 제2 패드 영역에 대응하는 상기 베이스 기판의 일 변으로부터 상기 베이스 기판을 횡단하여 상기 베이스 기판의 타 변까지 연장되며,
    상기 제2 검사선은 상기 더미선의 적어도 일부를 포함하는 것을 특징으로 하는 칩 온 필름 패키지.
  11. 제 1 항에 있어서, 상기 제2 패드 영역은 제1 서브 패드 영역 및 제2 서브 패드 영역을 포함하고,
    상기 제1 서브 패드 영역에 제1 출력 패드들이 형성되고, 상기 제2 서브 패드 영역에 제2 출력 패드들이 형성되며,
    상기 제1 루프는 제1 서브 루프 및 제2 서브 루프를 포함하고,
    상기 제1 서브 루프는 상기 제1 입력 패드 및 상기 제2 입력 패드와 연결되며 상기 제1 서브 패드 영역을 경유하여 상기 제1 입력 패드 및 상기 제2 입력 패드 사이에 형성되며,
    상기 제2 서브 루프는 상기 제2 입력 패드 및 상기 입력 패드들 중 제3 입력 패드와 연결되며 상기 제2 서브 패드 영역을 경유하여 상기 제2 입력 패드 및 상기 제3 입력 패드 사이에 형성되는 것을 특징으로 하는 칩 온 필름 패키지.
  12. 제 11 항에 있어서, 상기 제1 검사선은,
    상기 제1 입력 패드 및 상기 제1 출력 패드들 중 제1 출력 패드를 연결하는 제1 서브 검사선;
    상기 제2 입력 패드 및 상기 제2 출력 패드들 중 제2 출력 패드를 연결하는 제2 서브 검사선;
    상기 제2 입력 패드 및 상기 제1 출력 패드들 중 제3 출력 패드를 연결하는 제3 서브 검사선; 및
    상기 제3 입력 패드 및 상기 제2 출력 패드들 중 제4 출력 패드를 연결하는 제4 서브 검사선을 포함하고,
    상기 제2 검사선은 상기 제1 서브 검사선과 연결되는 것을 특징으로 하는 칩 온 필름 패키지.
  13. 제 11 항에 있어서,
    상기 제3 입력 패드 및 상기 입력 패드들 중 제4 입력 패드를 연결하여 제3 루프를 형성하는 제3 검사선을 더 포함하는 칩 온 필름 패키지.
  14. 제 13 항에 있어서,
    상기 제1 패드 영역 상에 형성되고, 상기 더미 패드 및 상기 입력 패드들과 연결되는 집적 회로 칩을 더 포함하고,
    상기 집적 회로 칩은 상기 제1 루프의 제1 저항값, 상기 제2 루프의 제2 저항값 및 상기 제3 루프의 제3 저항값을 산출하며, 상기 제1 저항값, 상기 제2 저항값 및 상기 제3 저항값에 기초하여 상기 제1 영역, 상기 제2 영역 및 상기 제3 영역 중 적어도 하나의 영역에서의 손상 발생 여부를 판단하는 것을 특징으로 하는 칩 온 필름 패키지.
  15. 제 14 항에 있어서, 상기 집적 회로 칩은,
    상기 제3 저항값에 기초하여 상기 입력 패드들, 상기 출력 패드들 및 상기 제3 영역에서의 손상 발생 여부를 판단하고,
    상기 제3 저항값에 기초하여 상기 입력 패드 내 손상 발생 여부를 판단하며,
    상기 제1 저항값 및 상기 제2 저항값의 차이에 기초하여 상기 출력 패드들 내 손상 여부를 판단하고,
    상기 제2 저항값 및 상기 제3 저항값 간의 차이에 기초하여 상기 제3 영역 내 손상 발생 여부를 판단하는 것을 특징으로 하는 칩 온 필름 패키지.
  16. 제1 패드 영역 및 제1 패드 영역과 다른 제2 영역을 포함하는 베이스 기판;
    상기 제1 패드 영역에 형성되는 더미 패드 및 패드들;
    상기 베이스 기판에 형성되고, 상기 패드들 중 제1 패드 및 제2 패드와 연결되며, 상기 베이스 기판의 외곽의 적어도 일부를 경유하여 상기 제1 입력 패드 및 상기 제2 입력 패드 사이에 제1 루프를 형성하는 제1 검사선; 및
    상기 베이스 기판에 형성되되, 상기 제2 영역을 경유하고, 상기 더미 패드 및 상기 제1 검사선과 연결되어 상기 더미 패드와 상기 제1 입력 패드 사이에 제2 루프를 형성하는 제2 검사선을 포함하는 표시 패널.
  17. 제 16 항에 있어서, 상기 더미 패드는 상기 패드들의 정렬 상태의 판단 기준이 되는 얼라인 키를 포함하는 것을 특징으로 하는 표시 패널.
  18. 제 16 항에 있어서, 상기 베이스 기판은 복수의 층들을 포함하고,
    상기 제2 검사선은 상기 복수의 층들을 경유하는 것을 특징으로 하는 표시 패널.
  19. 제 16 항에 있어서, 상기 제2 검사선은 상기 제2 영역에 형성된 검사 패턴을 포함하고,
    상기 검사 패턴은 직선에 비해 넓은 중첩 면적을 가지는 것을 특징으로 하는 표시 패널.
  20. 영상을 표시하는 표시 패널;
    상기 표시 패널을 구동하는 인쇄회로기판; 및
    상기 표시 패널 및 상기 인쇄회로기판을 전기적으로 연결하는 칩 온 필름 패키지를 포함하고,
    상기 표시 패널 또는 상기 칩 온 필름 패키지는,
    제1 패드 영역 및 제1 패드 영역과 다른 제2 영역을 포함하는 베이스 기판;
    상기 제1 패드 영역에 형성되는 더미 패드 및 패드들;
    상기 베이스 기판에 형성되고, 상기 패드들 중 제1 패드 및 제2 패드와 연결되며, 상기 베이스 기판의 외곽의 적어도 일부를 경유하여 상기 제1 입력 패드 및 상기 제2 입력 패드 사이에 제1 루프를 형성하는 제1 검사선; 및
    상기 베이스 기판에 형성되되, 상기 제2 영역을 경유하고, 상기 더미 패드 및 상기 제1 검사선과 연결되어 상기 더미 패드와 상기 제1 입력 패드 사이에 제2 루프를 형성하는 제2 검사선을 포함하는 표시 장치.
KR1020170018734A 2017-02-10 2017-02-10 칩 온 필름 패키지, 표시 패널 및 표시 장치 KR20180093191A (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1020170018734A KR20180093191A (ko) 2017-02-10 2017-02-10 칩 온 필름 패키지, 표시 패널 및 표시 장치
US15/857,744 US10504830B2 (en) 2017-02-10 2017-12-29 Chip-on-film package, display panel, and display device
JP2018014380A JP7177594B2 (ja) 2017-02-10 2018-01-31 チップオンフィルムパッケージ、表示パネル、及び表示装置
CN201810120824.0A CN108417506B (zh) 2017-02-10 2018-02-07 膜上芯片封装件、显示面板和显示装置
EP18155800.8A EP3361838B1 (en) 2017-02-10 2018-02-08 Chip-on-film package, display panel, and display device
TW107104778A TWI763783B (zh) 2017-02-10 2018-02-09 薄膜覆晶封裝、顯示面板及顯示裝置
US16/692,122 US11056027B2 (en) 2017-02-10 2019-11-22 Chip-on-film package, display panel, and display device
US17/367,574 US11749146B2 (en) 2017-02-10 2021-07-05 Chip-on-film package, display panel, and display device
US18/241,712 US20230410703A1 (en) 2017-02-10 2023-09-01 Chip-on-film package, display panel, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170018734A KR20180093191A (ko) 2017-02-10 2017-02-10 칩 온 필름 패키지, 표시 패널 및 표시 장치

Publications (1)

Publication Number Publication Date
KR20180093191A true KR20180093191A (ko) 2018-08-21

Family

ID=61189239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170018734A KR20180093191A (ko) 2017-02-10 2017-02-10 칩 온 필름 패키지, 표시 패널 및 표시 장치

Country Status (6)

Country Link
US (4) US10504830B2 (ko)
EP (1) EP3361838B1 (ko)
JP (1) JP7177594B2 (ko)
KR (1) KR20180093191A (ko)
CN (1) CN108417506B (ko)
TW (1) TWI763783B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200063724A (ko) * 2018-11-28 2020-06-05 엘지디스플레이 주식회사 유기발광표시장치
WO2021118206A1 (en) * 2019-12-09 2021-06-17 Samsung Electronics Co., Ltd. Foldable electronic device for detecting defective region and method thereof
US11276351B2 (en) 2019-02-19 2022-03-15 Samsung Display Co., Ltd. Display device

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102342839B1 (ko) * 2017-04-21 2021-12-24 삼성디스플레이 주식회사 표시모듈 및 표시모듈 검사방법
CN108417151B (zh) * 2018-02-02 2020-04-10 武汉华星光电半导体显示技术有限公司 显示装置及其覆晶薄膜结构
TWI646877B (zh) * 2018-03-12 2019-01-01 Chipbond Technology Corporation 軟性電路基板之佈線結構
KR102581839B1 (ko) * 2018-10-02 2023-09-22 삼성디스플레이 주식회사 표시 장치
CN109493799B (zh) 2018-11-29 2020-09-29 昆山国显光电有限公司 显示面板一次性可编程otp调节的辅助方法及装置
TWI827809B (zh) * 2019-04-04 2024-01-01 丹麥商卡普雷斯股份有限公司 測量測試樣本之電性的方法，以及多層測試樣本
US11256379B2 (en) * 2019-09-26 2022-02-22 Samsung Display Co., Ltd. Display device and a method of fabricating the same
TWI726427B (zh) * 2019-09-27 2021-05-01 友達光電股份有限公司 元件基板
KR20210044356A (ko) 2019-10-14 2021-04-23 삼성디스플레이 주식회사 표시 장치
TWI705748B (zh) * 2019-11-21 2020-09-21 頎邦科技股份有限公司 雙面銅之軟性電路板及其佈線結構
US20210375700A1 (en) * 2019-11-29 2021-12-02 Boe Technology Group Co., Ltd. Method for detecting resistance of side trace of display substrate and display substrate
KR20210085642A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시장치
CN111025130B (zh) * 2020-01-07 2021-07-16 电子科技大学 一种用于多层互联fpc的smt检测方法
CN111583842A (zh) * 2020-05-29 2020-08-25 京东方科技集团股份有限公司 一种显示面板、显示装置及其断线检测方法
CN112068365A (zh) * 2020-09-02 2020-12-11 深圳市华星光电半导体显示技术有限公司 显示面板
KR20230131349A (ko) * 2022-03-03 2023-09-13 삼성디스플레이 주식회사 표시 장치

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6250199A (ja) 1985-08-30 1987-03-04 東レ株式会社 筆記用シ−ト状物
JPH06250199A (ja) * 1993-02-23 1994-09-09 Sharp Corp 表示装置
JP4607281B2 (ja) 2000-05-10 2011-01-05 東芝モバイルディスプレイ株式会社 テープキャリアパッケージを備える平面表示装置
US6414741B2 (en) 2000-05-10 2002-07-02 Kabushiki Kaisha Toshiba Method of manufacturing flat-panel display device
US8709832B2 (en) 2001-03-30 2014-04-29 Samsung Electronics Co., Ltd. Chip on film (COF) package having test line for testing electrical function of chip and method for manufacturing same
US20060081968A1 (en) * 2004-10-15 2006-04-20 Bai Shwang S Semiconductor package
JP2006350064A (ja) * 2005-06-17 2006-12-28 Hitachi Displays Ltd 表示装置および位置ずれ検査方法
KR101228091B1 (ko) * 2006-02-03 2013-02-01 삼성디스플레이 주식회사 구동 칩 패키지, 이를 포함하는 표시 장치 및 이의 검사방법
JP4980960B2 (ja) * 2008-03-14 2012-07-18 ラピスセミコンダクタ株式会社 テープ配線基板及び半導体チップパッケージ
KR101660430B1 (ko) * 2009-08-14 2016-09-27 삼성전자 주식회사 반도체 패키지
JP2009282285A (ja) 2008-05-22 2009-12-03 Mitsubishi Electric Corp 画像表示装置、およびその実装検査方法
TWI365318B (en) * 2008-06-17 2012-06-01 Au Optronics Corp Detection circuit and method for lcd panel
TWI382425B (zh) * 2008-06-24 2013-01-11 United Microelectronics Corp 檢測缺陷之測試系統及其測試方法
KR20120035297A (ko) * 2010-10-05 2012-04-16 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR20120037053A (ko) * 2010-10-11 2012-04-19 삼성전자주식회사 집적 회로, 이의 테스트 동작 방법, 및 이를 포함하는 장치들
US20130083457A1 (en) * 2011-09-30 2013-04-04 Apple Inc. System and method for manufacturing a display panel or other patterned device
JP2013182128A (ja) 2012-03-01 2013-09-12 Sharp Corp 表示装置
KR102092703B1 (ko) 2012-05-18 2020-03-25 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 리페어 방법
US9201549B2 (en) * 2012-08-31 2015-12-01 Apple Inc. Systems and methods for monitoring LCD display panel resistance
KR102115605B1 (ko) * 2013-04-29 2020-05-27 삼성디스플레이 주식회사 Cof 패키지 및 이를 포함하는 표시 장치
KR102018733B1 (ko) * 2013-06-13 2019-09-06 삼성디스플레이 주식회사 플렉서블 표시장치
BR112017007675B1 (pt) 2014-10-28 2020-12-01 Ya-Man Ltd. aerógrafo
CN104297622B (zh) * 2014-10-30 2017-08-25 京东方科技集团股份有限公司 检测显示面板缺陷的方法及装置
KR102371358B1 (ko) * 2015-01-23 2022-03-08 삼성전자주식회사 반도체 패키지 및 이를 사용하는 패키지 모듈
KR20160096739A (ko) 2015-02-05 2016-08-17 삼성디스플레이 주식회사 표시 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200063724A (ko) * 2018-11-28 2020-06-05 엘지디스플레이 주식회사 유기발광표시장치
US11276351B2 (en) 2019-02-19 2022-03-15 Samsung Display Co., Ltd. Display device
US11710458B2 (en) 2019-02-19 2023-07-25 Samsung Display Co., Ltd. Display device
WO2021118206A1 (en) * 2019-12-09 2021-06-17 Samsung Electronics Co., Ltd. Foldable electronic device for detecting defective region and method thereof
US11429149B2 (en) 2019-12-09 2022-08-30 Samsung Electronics Co., Ltd. Foldable electronic device for detecting defective region and method thereof

Also Published As

Publication number Publication date
US20180233436A1 (en) 2018-08-16
CN108417506A (zh) 2018-08-17
US20210335170A1 (en) 2021-10-28
JP2018128672A (ja) 2018-08-16
EP3361838A1 (en) 2018-08-15
CN108417506B (zh) 2023-04-07
TW201830628A (zh) 2018-08-16
US20230410703A1 (en) 2023-12-21
TWI763783B (zh) 2022-05-11
US20200091045A1 (en) 2020-03-19
US10504830B2 (en) 2019-12-10
US11056027B2 (en) 2021-07-06
JP7177594B2 (ja) 2022-11-24
US11749146B2 (en) 2023-09-05
EP3361838B1 (en) 2021-03-31

Similar Documents

Publication Publication Date Title
KR20180093191A (ko) 칩 온 필름 패키지, 표시 패널 및 표시 장치
JP5535707B2 (ja) 表示装置及び表示装置の接続状況検査方法
JP2013182128A (ja) 表示装置
CN112825231A (zh) 显示装置和显示装置的检测方法
JP2004184839A (ja) 表示装置
TWI816699B (zh) 基板檢查裝置及基板檢查方法
KR102493578B1 (ko) 표시장치
KR101039049B1 (ko) 비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 패키지 기판 및 그 검사장치
CN113658974B (zh) 一种发光基板及其制备方法、测试方法、显示装置
JP5797805B2 (ja) 表示装置
JP3989631B2 (ja) 半導体装置
JP2021152511A (ja) 検査装置、及び検査方法
US20080017508A1 (en) Non-contact type single side probe structure
US7049527B1 (en) Conductor-pattern testing method, and electro-optical device
JP5370250B2 (ja) 半導体装置の製造方法
JP2006165325A (ja) Ｉｃパッケージを実装した基板の配線構造、及び電気接続不良検査方法
WO2021220942A1 (ja) 検査装置、及び検査方法
JP2004361249A (ja) 基板検査装置
US20150108997A1 (en) Inspection apparatus and inspection method
JP5055644B2 (ja) 実装評価構造及び実装評価方法
CN117153069A (zh) 显示模组和显示装置
JP2007273566A (ja) 検出装置、回路基板及びｉｃチップ
TWI402568B (zh) 顯示器與顯示器搭載結構之阻抗值檢測方法
JP2004264596A (ja) 液晶表示パネルの検査方法
JP2006250608A (ja) 回路基板検査方法およびその装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right