KR20120037053A - 집적 회로, 이의 테스트 동작 방법, 및 이를 포함하는 장치들 - Google Patents

집적 회로, 이의 테스트 동작 방법, 및 이를 포함하는 장치들 Download PDF

Info

Publication number
KR20120037053A
KR20120037053A KR1020100098575A KR20100098575A KR20120037053A KR 20120037053 A KR20120037053 A KR 20120037053A KR 1020100098575 A KR1020100098575 A KR 1020100098575A KR 20100098575 A KR20100098575 A KR 20100098575A KR 20120037053 A KR20120037053 A KR 20120037053A
Authority
KR
South Korea
Prior art keywords
channel shift
integrated circuit
pads
output
shift switch
Prior art date
Application number
KR1020100098575A
Other languages
English (en)
Inventor
황주원
권재욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100098575A priority Critical patent/KR20120037053A/ko
Priority to TW100129092A priority patent/TW201230000A/zh
Priority to US13/236,943 priority patent/US9082333B2/en
Publication of KR20120037053A publication Critical patent/KR20120037053A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)

Abstract

집적 회로가 개시된다. 상기 집적 회로는 복수의 출력 패드들; 복수의 테스트 패드들; 및 각각이 상기 복수의 출력 패드들 각각과 상기 복수의 테스트 패드들 각각 사이에 접속되며, 복수의 채널 시프트 스위치 인에이블 신호들에 의해 동작하는 복수의 채널 시프트 스위치들을 포함하며, 상기 복수의 채널 시프트 스위치 인에이블 신호들 각각은, 상기 복수의 출력 패드들 사이의 쇼트 패스를 검출하기 위해 동시에 하이 레벨을 가진다.

Description

집적 회로, 이의 테스트 동작 방법, 및 이를 포함하는 장치들{Integrated circuit, test operation method thereof, and apparatus having the same}
본 발명의 개념에 따른 실시 예는 집적 회로의 테스트 동작 방법에 관한 것으로, 특히 쇼트 패스(short path)를 검출하기 위한 집적 회로, 이의 테스트 동작 방법, 및 이를 포함하는 장치들에 관한 것이다.
제조 공정상 에러 때문에 집적 회로에는 다수의 입출력 패드들 사이에 다수의 폴리 실리콘 입자들(polysilicon particles)이 포함될 수 있다. 따라서 상기 다수의 폴리 실리콘 입자들에 의하여, 상기 집적 회로의 상기 다수의 입출력 패드들 사이에 쇼트 패스가 생성될 수 있다. 상기 쇼트 패스를 검출하기 위한 상기 집적 회로의 테스트 동작 방법이 요구된다.
본 발명이 이루고자 하는 기술적 과제는 다수의 집적 회로들 각각에 형성될 수 있는 쇼트 패스를 동시에 검출할 수 있는 집적 회로, 이의 테스트 동작 방법, 및 이를 포함하는 장치들을 제공하는 것이다.
본 발명의 실시 예에 따른 집적 회로는 복수의 출력 패드들과, 복수의 테스트 패드들과, 각각이 상기 복수의 출력 패드들 각각과 상기 복수의 테스트 패드들 각각의 사이에 접속되고 복수의 채널 시프트 스위치 인에이블 신호들에 의해 동작하는 복수의 채널 시프트 스위치들을 포함하며, 상기 복수의 채널 시프트 스위치 인에이블 신호들 각각은 상기 복수의 출력 패드들 각각의 사이의 쇼트 패스를 검출하기 위해 동시에 하이 레벨을 갖는다.
상기 집적 회로는 각각이 상기 복수의 테스트 패드들 중에서 짝수 번째 테스트 패드들 각각의 사이를 접속하기 위한 복수의 짝수 번째 테스트 패드 제어 스위치들과, 각각이 상기 복수의 테스트 패드들 중에서 홀수 번째 테스트 패드들 각각의 사이를 접속하기 위한 복수의 홀수 번째 테스트 패드 제어 스위치들을 더 포함한다.
상기 집적 회로는 쇼트 패스 인에이블 신호에 따라 상기 복수의 채널 시프트 스위치 인에이블 신호들을 생성하기 위한 채널 시프트 스위치 인에이블 신호 생성블락을 더 포함한다. 상기 쇼트 패스 인에이블 신호가 하이 레벨일 때, 상기 채널 시프트 스위치 인에이블 신호 생성 블락은 각각이 하이 레벨을 갖는 상기 복수의 채널 시프트 스위치 인에이블 신호들을 생성한다.
상기 채널 시프트 스위치 인에이블 신호 생성 블락은 각각이 상기 쇼트 패스 인에이블 신호와 복수의 채널 시프트 스위치 제어 신호들 중에서 대응되는 하나를 NOR 연산하기 위한 복수의 NOR 게이트들과, 각각이 상기 복수의 NOR 게이트들 각각으로부터 출력되는 신호를 인버팅하여 상기 복수의 채널 시프트 스위치 인에이블 신호들 각각을 출력하기 위한 복수의 인버터들을 포함한다.
상기 집적 회로는 각각이 상기 복수의 출력 패드들 각각과 전원 공급 라인 사이에 접속되는 복수의 차지 공유 스위치들과, 각각이 상기 복수의 출력 패드들 각각과 접속되는 복수의 출력 스위치들을 더 포함한다.
상기 복수의 출력 패드들 각각의 사이의 상기 쇼트 패스를 검출하기 위해, 상기 복수의 차지 공유 스위치들 각각은 차지 공유 스위치 인에이블 신호에 응답하여 오프되고 상기 복수의 출력 스위치들 각각은 출력 스위치 인에이블 신호에 의해 오프된다.
상기 복수의 출력 패드들 각각의 사이의 상기 쇼트 패스를 검출하기 위해, 상기 복수의 테스트 패드들 중에서 복수의 짝수 번째 테스트 패드들과 복수의 홀수 번째 테스트 패드들은 서로 다른 전압들을 공급받는다.
본 발명의 실시 예에 따른 디스플레이 드라이버는 다수의 소스 드라이버 제어 신호들에 응답하여 이미지 데이터를 디스플레이 패널로 공급하기 위해 상기 집적 회로를 포함하는 소스 드라이버와, 다수의 게이트 드라이버 제어 신호들에 응답하여 상기 디스플레이 패널의 게이트 라인들을 순차적으로 구동하기 위한 게이트 드라이버와, 상기 다수의 소스 드라이버 제어 신호들과 상기 다수의 게이트 드라이버 제어 신호들을 생성하기 위한 컨트롤러를 포함한다.
본 발명의 실시 예에 따른 디스플레이 장치는 디스플레이 패널과 상기 디스플레이 드라이버를 포함한다.
본 발명의 실시 예에 따른 집적 회로의 테스트 동작 방법은 복수의 채널 시프트 스위치 인에이블 신호들에 따라 복수의 채널 시프트 스위치들을 턴-온시키는 단계와, 상기 복수의 채널 시프트 스위치들 각각의 일단에 접속되는 복수의 테스트 패드들 각각으로 서로 다른 전압을 공급하는 단계와, 상기 복수의 채널 시프트 스위치들 타단과 접속되는 복수의 출력 패드들 각각의 사이의 쇼트 패스를 검출하는 단계를 포함하며, 상기 복수의 채널 시프트 스위치 인에이블 신호들 각각은 동시에 하이 레벨을 갖는다.
상기 집적 회로의 테스트 동작 방법은 상기 복수의 출력 패드들 각각의 사이의 상기 쇼트 패스를 검출하기 위해, 상기 복수의 테스트 패드들 중에서 복수의 짝수 번째 테스트 패드들과 복수의 홀수 번째 테스트 패드들로 다른 전압들을 공급하는 단계를 더 포함한다.
본 발명의 실시 예에 따른 별도의 복수의 테스트 패드들을 포함하는 집적 회로는 복수의 집적 회로들 각각에 형성될 수 있는 쇼트 패스를 동시에 검출할 수는 효과가 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 실시 예에 따른 다수의 집적 회로 다이들을 포함하는 웨이퍼를 나타낸다.
도 2는 도 1에 도시된 집적 회로의 출력 패드 블락의 회로도를 나타낸다.
도 3은 도 2에 도시된 인에이블 신호 생성기의 블락도를 나타낸다.
도 4는 도 1에 도시된 집적 회로에서 쇼트 패스가 형성될 때의 회로도를 나타낸다.
도 5는 본 발명의 다른 실시 예에 따른 집적 회로의 출력 패드 블락의 회로도를 나타낸다.
도 6은 도 3에 도시된 신호들의 타이밍 도이다.
도 7은 본 발명의 실시 예에 따른 집적 회로의 테스트 동작 방법을 설명하기 위한 플로우차트이다.
도 8은 본 발명의 실시 예에 따른 집적 회로를 포함하는 디스플레이 장치의 블락도를 나타낸다.
도 9는 도 8에 도시된 디스플레이 장치를 포함하는 전자 장치의 일 실시 예를 나타내다.
도 10은 도 8에 도시된 디스플레이 장치를 포함하는 전자 장치의 다른 실시 예를 나타내다.
도 11은 도 8에 도시된 디스플레이 장치를 포함하는 전자 장치의 또 다른 실시 예를 나타내다.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.
본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1구성요소는 제2구성요소로 명명될 수 있고, 유사하게 제2구성요소는 제1구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 다수의 집적 회로 다이들을 포함하는 웨이퍼를 나타낸다.
도 1을 참조하면, 웨이퍼(1)는 다수의 집적 회로 다이들(integrated circuit dies; 10a, 10b, ..., 및 10n)을 포함한다.
다수의 집적 회로 다이들(10a, 10b, ..., 및 10n) 각각은 다수의 입출력 패드 블락과, 신호 처리 기능을 수행하기 위한 회로 블락을 포함한다. 예컨대, 집적회로(10b)는 다수의 출력 패드 블락들(10, 15, 및 17), 입력 패드 블락(19), 및 신호 처리 기능, 예컨대 라이트 동작 또는 리드 동작을 수행하기 위한 회로 블락(80)을 포함한다.
실시 예에 따라 집적 회로(10b)의 각 블락(10, 15, 17, 19, 및 80)의 레이아웃은 달라질 수 있다. 여기서 집적 회로(10b)는 다수의 집적 회로 다이들(10a, 10b, ..., 및 10n) 중에서 어느 하나의 집적 회로 다이를 나타낸다.
테스터(미도시)는 테스터의 다수의 프로브(probe) 핀들(3)을 이용하여 다수의 집적 회로 다이들(10a, 10b, ..., 및 10n) 각각의 쇼트 패스를 검출할 수 있다.
도 2는 도 1에 도시된 집적 회로의 출력 패드 블락의 회로도를 나타낸다.
도 2에서는 설명의 편의상 복수의 채널 시프트 스위치 인에이블 신호들이 2개인 경우를 설명한다. 실시 예에 따라, 복수의 채널 시프트 스위치 인에이블 신호들의 수는 다양하게 변경될 수 있다.
도 1과 도 2를 참조하면, 집적 회로(10b)의 출력 패드 블락(10)은 복수의 출력 패드들(20; Y1~Y12), 복수의 테스트 패드들(30; Y_CHS1~Y_CHS6), 및 복수의 채널 시프트 스위치들(40)을 포함한다.
복수의 채널 시프트 스위치들(40) 각각은 복수의 출력 패드들(20; Y1~Y12) 각각과 복수의 테스트 패드들(30; Y_CHS1~Y_CHS6) 각각의 사이에 접속된다.
실시 예에 따라, 복수의 출력 패드들(20; Y1~Y12)의 개수와 복수의 테스트 패드들(30; Y_CHS1~Y_CHS6)의 개수는 달라질 수 있다.
복수의 채널 시프트 스위치들(40) 각각은 복수의 채널 시프트 스위치 인에이블 신호들(SW_CHS_EN1, 및 SW_CHS_EN2)에 의해 동작한다.
예컨대, 제1채널 시프트 스위치들(41)은 제1채널 시프트 스위치 인에이블 신호(SW_CHS_EN1)에 의해 동작하며, 제2채널 시프트 스위치들(45)은 제2채널 시프트 스위치 인에이블 신호(SW_CHS_EN2)에 의해 동작한다.
복수의 채널 시프트 스위치 인에이블 신호들(SW_CHS_EN1, 및 SW_CHS_EN2) 각각은 복수의 출력 패드들(20) 사이의 쇼트 패스를 검출하기 위해 동시에 하이 레벨을 가진다. 상기 쇼트 패스라 함은 다수의 폴리 실리콘 입자들에 의해 복수의 출력 패드들(20) 사이에 형성된 전류 패스를 의미한다.
집적 회로(10b)의 출력 패드 블락(10)은 복수의 차지 공유 스위치들(50), 복수의 출력 스위치들(60), 복수의 증폭기들(70), 및 회로 블락(80)을 더 포함한다.
복수의 차지 공유 스위치들(50)은 전하 공유를 위하여 스위칭된다.
집적 회로(10b)는 전하를 공유함으로써 회로 블락(80)으로부터 출력되는 신호의 셋팅(setting) 시간을 향상시키고 전력 소비를 줄일 수 있다.
복수의 차지 공유 스위치들(50) 각각은 복수의 출력 패드들(20 ; Y1~Y12) 각각과 전원 공급 라인(51) 사이에 접속된다.
전원 공급 라인(51)은 전하 공유 동작 동안 차지 공유 스위치 인에이블 신호 (SW_CS_EN)에 응답하여 복수의 출력 패드들(20; Y1~Y12)로 전원 전압을 공급한다. 따라서 복수의 출력 패드들(20; Y1~Y12)은 상기 전원 전압에 의하여 전하 공유된다.
복수의 출력 스위치들(60) 각각은 출력 스위치 인에이블 신호(SW_OUT_EN)에 응답하여 복수의 증폭기들(70) 각각의 전압을 복수의 출력 패드들(20; Y1~Y12) 각각으로 공급한다.
복수의 채널 시프트 스위치들(40), 복수의 차지 공유 스위치들(50), 및 복수의 출력 스위치들(60) 각각은 트랜스미션 게이트(transmission gate)로 구현될 수 있다.
집적 회로(10b)의 출력 패드 블락(10)은 인에이블 신호 생성기(90)를 더 포함할 수 있다. 실시 예에 따라, 인에이블 신호 생성기(90)는 집적 회로(10b)의 다른 블락(예컨대, 입력 패드 블락(19), 또는 회로 블락(80))에 구현될 수 있다.
복수의 인에이블 신호들(예컨대, 복수의 채널 시프트 스위치 인에이블 신호들(SW_CHS_EN1, 및 SW_CHS_EN2), 공유 스위치 인에이블 신호(SW_CH_EN), 및 출력 스위치 인에이블 신호(SW_OUT_EN))은 인에이블 신호 생성기(90)에 의해 생성된다.
도 3은 도 2에 도시된 인에이블 신호 생성기의 블락도를 나타낸다.
도 1 내지 도 3을 참조하면, 인에이블 신호 생성기(90)는 채널 시프트 인에이블 신호 생성 블락(101), 차지 공유 스위치 인에이블 신호 생성 블락(111), 및 출력 스위치 인에이블 신호 생성 블락(119)을 포함한다.
채널 시프트 인에이블 신호 생성 블락(101)은 쇼트 패스 인에이블 신호 (IOZ_EN)에 따라 복수의 채널 시프트 스위치 인에이블 신호들(SW_CHS_EN1 및 SW_CHS_EN2)을 생성한다.
채널 시프트 인에이블 신호 생성 블락(101)은 복수의 NOR 게이트들(103 및 105), 및 복수의 인버터들(107, 및 109)을 포함한다.
제1NOR 게이트(103)는 쇼트 패스 인에이블 신호(IOZ_EN)와 제1채널 시프트 스위치 제어 신호(SW_CHS1)를 NOR 연산하고, 제2NOR 게이트(105)는 쇼트 패스 인에이블 신호(IOZ_EN)와 제2채널 시프트 스위치 제어 신호(SW_CHS2)를 NOR 연산한다.
실시 예에 따라, 복수의 채널 시프트 스위치 제어 신호들(SW_CHS1 및 SW_CHS2) 각각은 서로 다른 레벨을 가질 수 있다.
제1인버터(107)는 제1NOR 게이트(103)로부터 출력되는 신호(SW_CH_EN1b)를 인버팅하여 제1채널 시프트 스위치 인에이블 신호(SW_CHS_EN1)를 출력하며, 제2인버터(109)는 제2NOR 게이트(105)로부터 출력되는 신호(SW_CH_EN2b)를 인버팅하여 제2채널 시프트 스위치 인에이블 신호(SW_CHS_EN2)를 출력한다.
채널 시프트 인에이블 신호 생성 블락(101)은 쇼트 패스 인에이블 신호 (IOZ_EN)가 하이 레벨일 때, 채널 시프트 스위치 제어 신호(SW_CHS1 또는 SW_CHS2)의 레벨에 관계없이 하이 레벨을 가지는 복수의 채널 시프트 인에이블 신호들 (SW_CHS_EN1, 및 SW_CHS_EN2)을 생성한다.
차지 공유 스위치 인에이블 신호 생성 블락(111)은 인버팅 쇼트 패스 인에이블 신호(IOZ_ENb)에 따라 차지 공유 스위치 인에이블 신호(SW_CS_EN)를 생성한다.
차지 공유 스위치 인에이블 신호 생성 블락(111)은 제1NAND 게이트(113) 및 제3인버터(117)를 포함한다.
제1NAND 게이트(113)는 인버팅 쇼트 패스 인에이블 신호(IOZ_ENb)와 차지 공유 스위치 제어 신호(SW_CS)를 NAND 연산한다.
제3인버터(117)는 제1NAND 게이트(113)로부터 출력되는 신호(SW_CS_ENb)를 인버팅하여 차지 공유 스위치 인에이블 신호(SW_CS_EN)를 출력한다.
차지 공유 스위치 인에이블 신호 생성 블락(111)은 인버팅 쇼트 패스 인에이블 신호(IOZ_ENb)가 로우 레벨일 때, 차지 공유 스위치 제어 신호(SW_CS)의 레벨에 관계 없이 로우 레벨을 가지는 차지 공유 스위치 인에이블 신호(SW_CS_EN)를 생성한다.
출력 스위치 인에이블 신호 생성 블락(119)은 인버팅 쇼트 패스 인에이블 신호(IOZ_ENb)에 따라 출력 스위치 인에이블 신호(SW_OUT_EN)를 생성한다.
출력 스위치 인에이블 신호 생성 블락(119)은 제2NAND 게이트(121) 및 제4인버터(123)를 포함한다.
제2NAND 게이트(121)는 인버팅 쇼트 패스 인에이블 신호(IOZ_ENb)와 출력 스위치 제어 신호(SW_OUT)를 NAND 연산한다.
제4인버터(123)는 제2NAND 게이트(121)로부터 출력되는 신호(SW_OUT_ENb)를 인버팅하여 출력 스위치 인에이블 신호(SW_OUT_EN)를 출력한다.
출력 스위치 인에이블 신호 생성 블락(119)은 인버팅 쇼트 패스 인에이블 신호(IOZ_ENb)가 로우 레벨일 때, 출력 스위치 제어 신호(SW_OUT)의 레벨에 관계없이 로우 레벨을 가지는 출력 스위치 인에이블 신호(SW_OUT_EN)를 생성한다.
쇼트 패스 인에이블 신호(IOZ_EN)와 인버팅 쇼트 패스 인에이블 신호 (IOZ_ENb)는 테스트 블락(design for testability(DFT) block ; 131)에 의해 생성된다.
복수의 채널 시프트 스위치 제어 신호들(SW_CHS1 및 SW_CHS2), 차지 공유 스위치 제어 신호(SW_CS), 및 출력 스위치 제어 신호(SW_OUT)는 제어 블락(141)에 의해 생성된다.
도 2를 참조하면, 복수의 증폭기들(70) 각각은 회로 블락(80)으로부터 출력되는 복수의 출력 신호들 각각을 증폭하여 복수의 출력 스위치들(60) 각각으로 출력한다.
회로 블락(80)은 집적 회로(10b)의 주요 기능, 예컨대 라이트 동작 또는 리드 동작을 수행하기 위한 복수의 회로들(미도시)을 포함할 수 있다. 예컨대, 회로 블록(80)은 소스 드라이버(미도시)로서 기능을 수행하기 위한 상기 복수의 회로들을 포함할 수 있다.
상기 테스터는 복수의 출력 패드들(20)을 이용하여 쇼트 패스를 검출할 수 있으므로, 상기 테스터는 동시에 복수의 집적 회로 다이들(10a, 10b, ... 및 10n)을 테스트할 수 있다.
도 4는 도 1에 도시된 집적 회로에서 쇼트 패스가 형성될 때의 회로도를 나타낸다.
도 1 내지 도 4을 참조하면, 제조 공정상 여러 가지 원인에 의하여 집적 회로(10b)의 출력 패드들(20) 사이에 다수의 폴리 실리콘 입자들(polysilicon particles; 47)이 포함될 수 있다. 예컨대, 다수의 폴리 실리콘 입자들(47) 때문에 쇼트 패스(43)가 집적 회로(10b) 내에 형성될 수 있다.
집적 회로(10b)의 복수의 출력 패드들(20) 중에서 제6출력 패드(Y6)와 제7출력 패드(Y7) 사이에 쇼트 패스(43)가 형성될 때, 상기 테스터는 복수의 테스트 패드들(30) 중에서 제1테스트 패드(Y_CHS1)와 제6테스트 패드(Y_CHS6) 사이에 전류 또는 전압을 검출할 수 있다.
예컨대, 제1채널 시프트 스위치 인에이블 신호(SW_CHS_EN1)와 제2채널 시프트 스위치 인에이블 신호(SW_CHS_EN2)가 동시에 하이 레벨일 때, 상기 테스터는 제6출력 패드(Y6)와 제7출력 패드(Y7) 사이에 형성된 쇼트 패스(43)를 검출할 수 있다.
도 5는 본 발명의 다른 실시 예에 따른 집적 회로의 출력 패드 블락의 회로도를 나타낸다. 도 5는 설명의 편의상 복수의 테스트 패드들의 개수가 6인 경우를 설명하나 상기 복수의 테스트 패드들의 개수는 6개보다 적게 구현되거나 또는 많게 구현될 수 있다.
도 5에 도시된 집적 회로(10b-1)와 도 1에 도시된 집적 회로(10b)를 대비할 때, 도 5에 도시된 집적 회로(10b-1)는 복수의 테스트 패드들(30; Y_CHS1~Y_CHS6)을 포함하는 영역(30-1)만 다른 뿐 다른 구성 요소들은 도 1에 도시된 집적 회로 (10b)와 동일하므로 이에 대한 설명은 생략한다.
도 5를 참조하면, 영역(30-1)은 복수의 테스트 패드들(30; Y_CHS1~Y_CHS6), 복수의 홀수 번째 테스트 패드 제어 스위치들(201과 203), 및 복수의 짝수 번째 테스트 패드 제어 스위치들(205와 207)을 포함한다.
복수의 홀수 번째 테스트 패드 제어 스위치들(201과 203) 각각은 복수의 테스트 패드들(Y_CHS1~Y_CHS6) 중에서 홀수 번째 테스트 패드들(Y_CHS1, Y_CHS3, 및 Y_CHS5) 각각의 사이에 접속된다. 예컨대, 테스트 패드 제어 스위치(201)는 테스트 패드들(Y_CHS1과 Y_CHS5) 사이에 접속되고, 테스트 패드 제어 스위치(203)는 테스트 패드들(Y_CHS3과 Y_CHS5) 사이에 접속된다.
복수의 짝수 번째 테스트 패드 제어 스위치들(205과 207) 각각은 복수의 테스트 패드들(Y_CHS1~Y_CHS6) 중에서 짝수 번째 테스트 패드들(Y_CHS2, Y_CHS4, 및 Y_CHS6) 각각의 사이에 접속된다. 예컨대, 테스트 패드 제어 스위치(205)는 테스트 패드들(Y_CHS2와 Y_CHS6) 사이에 접속되고, 테스트 패드 제어 스위치(207)는 테스트 패드들(Y_CHS4와 Y_CHS6) 사이에 접속된다.
복수의 홀수 번째 테스트 패드 제어 스위치들(201과 203) 각각은 홀수 번째 테스트 패드 인에이블 신호(CHS_ODD_EN)에 의해 동작하며, 복수의 짝수 번째 테스트 패드 제어 스위치들(205와 207) 각각은 짝수 번째 테스트 패드 인에이블 신호 (CHS_EVEN_EN)에 의해 동작한다.
집적 회로(10b-1)는 복수의 홀수 번째 테스트 패드 제어 스위치들(201과 203)과 복수의 짝수 번째 테스트 패드 제어 스위치들(205와 207)을 포함함으로, 집적 회로(10b-1)는 홀수 번째 테스트 패드 인에이블 신호(CHS_ODD_EN)와 짝수 번째 테스트 패드 인에이블 신호(CHS_EVEN_EN)를 사용하여 복수의 테스트 패드들(30; Y_CHS1~Y_CHS6)을 제어할 수 있다.
예컨대, 집적 회로(10b-1)는 제5테스트 패드(Y_CHS5)로 제1전압, 예컨대 10V를 공급하고 제6테스트 패드(Y_CHS6)로 제2전압, 예컨대 0V를 공급한다. 따라서, 집적 회로 (10b-1)는 나머지 테스트 패드들(Y_CHS1~Y_CHS4)로 별도의 전압을 공급하지 않고도 복수의 출력 패드들(20) 각각의 쇼트 패스 여부를 테스트할 수 있다.
홀수 번째 테스트 패드 인에이블 신호(CHS_ODD_EN)와 짝수 번째 테스트 패드 인에이블 신호(CHS_EVEN_EN)는 도 3에 도시된 인에이블 신호 생성기(90)에 의해 생성될 수 있다.
도 6은 도 3에 도시된 신호들의 타이밍 도이다.
도 1 내지 도 6을 참조하면, 채널 시프트 인에이블 신호 생성 블락(101)은 쇼트 패스 인에이블 신호(IOZ_EN)가 하이 레벨일 때, 채널 시프트 스위치 제어 신호(SW_CHS1, 또는 SW_CHS2)의 레벨에 관계없이 하이 레벨을 가지는 복수의 채널 시프트 인에이블 신호들(SW_CHS_EN1, 및 SW_CHS_EN2)을 생성한다.
테스트 블락(design for testability(DFT) block; 131)은 쇼트 패스 인에이블 신호(IOZ_EN)와 인버팅 쇼트 패스 인에이블 신호(IOZ_ENb)를 생성한다.
차지 공유 스위치 인에이블 신호 생성 블락(111)은 인버팅 쇼트 패스 인에이블 신호(IOZ_ENb)가 로우 레벨일 때, 차지 공유 스위치 제어 신호(SW_CS)의 레벨에 관계 없이 로우 레벨을 가지는 차지 공유 스위치 인에이블 신호(SW_CS_EN)를 생성한다.
출력 스위치 인에이블 신호 생성 블락(119)은 인버팅 쇼트 패스 인에이블 신호(IOZ_ENb)가 로우 레벨일 때, 출력 스위치 제어 신호(SW_OUT)의 레벨에 관계없이 로우 레벨을 가지는 출력 스위치 인에이블 신호(SW_OUT_EN)를 생성한다.
따라서 복수의 채널 시프트 스위치 인에이블 신호들(SW_CHS_EN1, 및 SW_CHS_EN2)이 동시에 하이 레벨을 가지므로, 테스터는 제6출력 패드(Y6)와 제7출력 패드(Y7) 사이에 형성된 쇼트 패스(43)를 검출할 수 있다.
도 7은 본 발명의 실시 예에 따른 집적 회로의 테스트 동작 방법을 설명하기 위한 플로우차트이다.
도 1 내지 도 7을 참조하면, 제어 신호 생성 블락(90)은 복수의 채널 시프트 스위치 인에이블 신호들(SW_CHS_EN1, 및 SW_CHS_EN2)을 생성하여, 복수의 채널 시프트 스위치들을 턴-온시킨다(S10). 이때, 복수의 채널 시프트 스위치 인에이블 신호들(SW_CHS_EN1, 및 SW_CHS_EN2)은 동시에 하이 레벨을 가진다.
테스터의 복수의 프로브(probe) 핀들(3)은 복수의 테스트 패드들(30) 각각으로 서로 다른 전압을 공급할 수 있다. 예컨대, 상기 테스터는 짝수 번째 테스트 패드들(Y_CHS1, Y_CHS3, 및 Y_CHS5)로 제1전압, 예컨대 10V의 전압을 공급하고, 홀수 번째 테스트 패드들(Y_CHS2, Y_CHS4, 및 Y_CHS6)로 제3전압, 예컨대 0.5V의 전압을 공급한다.
복수의 출력 패드들(20) 각각의 사이에 쇼트 패스(43)가 형성될 때, 상기 테스터의 복수의 프로브 핀들(3)은 쇼트 패스(43)를 검출할 수 있다.
상기 테스터의 복수의 프로브(probe) 핀들(3)은 복수의 테스트 패드들(30) 각각으로 서로 다른 전압을 공급할 수 있다. 따라서 상기 테스터는 동시에 복수의 집적 회로 다이들(10a, 10b, ... 및 10n)을 테스트할 수 있다. 또한, 제어 신호 생성 블락(90)은 동시에 하이 레벨을 갖는 복수의 채널 시프트 스위치 인에이블 신호들(SW_CHS_EN1, 및 SW_CHS_EN2)을 발생할 수 있으므로, 상기 테스터는 두 개의 출력 패들들, 예컨대 제6출력 패드(Y6)와 제7출력 패드(Y7) 사이에 형성된 쇼트 패스 (43)를 검출할 수 있다.
도 8은 본 발명의 실시 예에 따른 집적 회로를 포함하는 디스플레이 장치의 블락도를 나타낸다. 디스플레이 장치(100)는 디스플레이 패널(110)과 디스플레이 드라이버(120)를 포함한다.
디스플레이 패널(110)은 다수의 게이트 라인들, 다수의 데이트 라인들, 및 상기 게이트 라인들과 상기 데이터 라인들 사이에 형성된 다수의 픽셀들을 포함할 수 있다.
디스플레이 드라이버(120)는 소스 드라이버(130), 게이트 드라이버(140), 컨트롤러(150), 및 전압 생성기(160)를 포함한다. 디스플레이 드라이버(120)는 하나의 칩으로 제작되어 패키징될 수 있다.
소스 드라이버(130)는 컨트롤러(150)로부터 출력되는 소스 제어 신호에 응답하여 이미지 데이터를 디스플레이 패널(110)에 공급한다. 소스 드라이버(130)는 집적 회로(10')를 포함한다.
집적 회로(10')는 도 1 내지 도 4에 도시된 집적 회로(10b) 또는 도 5에 도시된 집적 회로(10b-1)를 나타낸다.
게이트 드라이버(140)는 컨트롤러(150)로부터 출력되는 게이트 제어 신호에 응답하여 디스플레이 패널(110)에 구현된 다수의 게이트 라인들을 순차적으로 구동한다.
전압 생성기(160)는 컨트롤러(150)로부터 출력되는 전압 제어 신호에 응답하여 전압을 생성하고 생성된 전압을 디스플레이 패널(110)로 공급한다.
실시 예에 따라, 게이트 드라이버(140), 또는 컨트롤러(150)는 도 2에 도시된 회로 블락(80)을 포함할 수 있다.
도 9는 도 8에 도시된 디스플레이 장치를 포함하는 전자 장치의 일 실시 예를 나타내다.
도 9를 참조하면, 전자 장치(900)는 이동 전화기(cellular phone), 스마트 폰(smart phone), 또는 인터넷 장치와 같은 무선 통신 장치로서 구현될 수 있다. 전자 장치(900)는 디스플레이 장치(100), 메모리(910), 프로세서(920), 무선 송수신기(930), 및 입력 장치(940)를 포함한다. 프로세서(920)는 디스플레이 장치(100)의 동작을 제어한다. 디스플레이 장치(100)는 도 8에 도시된 집적 회로(10')를 포함한다.
메모리(910)에 저장된 데이터는 프로세서(920)의 제어하에 디스플레이 장치 (100)를 통하여 디스플레이 장치(100)에서 디스플레이될 수 있다.
무선 송수신기(930)는 안테나(ANT)를 통하여 무선 신호를 수신하거나 전송할 수 있다. 예컨대, 무선 송수신기(930)는 안테나(ANT)를 통하여 수신된 무선 신호를 프로세서(920)가 처리할 수 있는 신호로 변경할 수 있다. 따라서 프로세서(920)는 무선 송수신기(930)로부터 출력된 신호를 처리하고, 처리된 신호를 메모리(910)에 저장하거나 또는 디스플레이 장치(100)를 통하여 디스플레이할 수 있다. 또한 무선 송수신기(930)는 프로세서(920)로부터 출력된 신호를 무선 신호로 변환하고, 변환된 무선 신호를 안테나(ANT)를 통하여 외부로 출력할 수 있다.
입력 장치(940)는 프로세서(920)의 동작을 제어하기 위한 제어 신호들 또는 프로세서(920)에 의하여 처리될 수 있는 데이터를 입력할 수 있는 장치이다. 예컨대, 터치 패드(touch pad)와 컴퓨터 마우스(computer mouse)와 같은 포인팅 장치 (pointing device), 키패드(keypad), 또는 키보드로 구현될 수 있다.
프로세서(920)는 메모리(910)로부터 출력된 데이터, 무선 송수신기(930)로부터 출력된 무선 신호, 또는 입력 장치(940)로부터 출력된 데이터가 디스플레이 장치(100)를 통하여 디스플레이될 수 있도록 디스플레이 장치(100)의 동작을 제어할 수 있다. 전자 장치(900)는 프로세서(920)의 제어하에 메모리(910)의 동작을 제어할 수 있는 메모리 컨트롤러(미 도시)를 더 포함할 수 있다. 실시 예에 따라 상기 메모리 컨트롤러는 프로세서(920)의 일부로서 구현되거나 또는 별개로 구현될 수 있다.
도 10은 도 8에 도시된 디스플레이 장치를 포함하는 전자 장치의 다른 실시 예를 나타낸다.
도 10을 참조하면, 전자 장치(1000)는 PC(personal computer), 태블릿 (tablet) PC, 넷-북(net-book), e-리더(e-reader), PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 또는 MP4 플레이어와 같은 데이터 처리 장치로 구현될 수 있다. 전자 장치(1000)는 디스플레이 장치 (100), 메모리(1010), 프로세서(1020), 및 입력 장치(1030)를 포함한다.
프로세서(1020)는 디스플레이 장치(100)의 동작을 제어한다. 디스플레이 장치(100)는 도 8에 도시된 집적 회로(10')를 포함한다. 집적 회로(10')는 도 1 내지 도 4에 도시된 집적 회로(10b) 또는 도 5에 도시된 집적 회로(10b-1)를 나타낸다.
프로세서(1020)는 입력 장치(1030)에 의하여 발생한 입력 신호에 따라 메모리(1010)에 저장된 데이터를 디스플레이 장치(100)를 통하여 디스플레이할 수 있다. 예컨대, 입력 장치(1030)는 터치패드 또는 컴퓨터 마우스와 같은 포인팅 장치, 키패드, 또는 키보드로 구현될 수 있다. 전자 장치(1000)는 프로세서(1020)의 제어하에 메모리(1010)의 동작을 제어할 수 있는 메모리 컨트롤러(미 도시)를 더 포함할 수 있다. 실시 예에 따라 상기 메모리 컨트롤러는 프로세서(1020)의 일부로서 구현되거나 또는 별개로 구현될 수 있다.
도 11은 도 8에 도시된 디스플레이 장치를 포함하는 전자 장치의 또 다른 실시 예를 나타낸다.
도 11을 참조하면, 전자 장치(1100)는 디스플레이 장치(100), 메모리(1110), 프로세서(1120), 및 이미지 센서(1130)를 포함한다.
프로세서(1120)는 디스플레이 장치(100)의 동작을 제어한다. 디스플레이 장치(100)는 도 8에 도시된 집적 회로(10')를 포함한다. 집적 회로(10')는 도 1 내지 도 4에 도시된 집적 회로(10b) 또는 도 5에 도시된 집적 회로(10b-1)를 나타낸다.
이미지 센서(1130)는 광학 이미지를 디지털 신호로 변환하고, 변환된 디지털 신호는 프로세서(1120)의 제어하에 메모리(1110)에 저장되거나 또는 디스플레이 자장치(100)를 통하여 디스플레이된다. 또한, 메모리(1110)에 저장된 상기 디지털 신호는 프로세서(1120)의 제어하에 디스플레이 장치(100)를 통하여 디스플레이된다.
전자 장치(1100)는 프로세서(1120)의 제어하에 메모리(1110)의 동작을 제어할 수 있는 메모리 컨트롤러(미 도시)를 더 포함할 수 있다. 실시 예에 따라 상기 메모리 컨트롤러는 프로세서(1120)의 일부로서 구현되거나 또는 별개로 구현될 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
1: 웨이퍼
10b: 집적 회로
10, 15, 및 17: 복수의 출력 패드 블락들
19: 입력 패드 블락
20: 복수의 출력 패드들
30: 복수의 테스트 패드들
40: 복수의 채널 시프트 스위치들
50: 복수의 차지 공유 스위치들
60: 복수의 출력 스위치들
70: 복수의 증폭기들
80: 회로 블락
90: 인에이블 신호 생성기
100: 디스플레이 장치
110: 디스플레이 패널
120: 디스플레이 드라이버
900, 1000, 및 1100: 전자 장치

Claims (10)

  1. 복수의 출력 패드들;
    복수의 테스트 패드들; 및
    각각이 상기 복수의 출력 패드들 각각과 상기 복수의 테스트 패드들 각각의 사이에 접속되고, 복수의 채널 시프트 스위치 인에이블 신호들에 의해 동작하는 복수의 채널 시프트 스위치들을 포함하며,
    상기 복수의 채널 시프트 스위치 인에이블 신호들 각각은 상기 복수의 출력 패드들 각각의 사이의 쇼트 패스를 검출하기 위해 동시에 하이 레벨을 가지는 집적 회로.
  2. 제1항에 있어서, 상기 집적 회로는,
    각각이 상기 복수의 테스트 패드들 중에서 짝수 번째 테스트 패드들 각각의 사이를 접속하기 위한 복수의 짝수 번째 테스트 패드 제어 스위치들; 및
    각각이 상기 복수의 테스트 패드들 중에서 홀수 번째 테스트 패드들 각각의 사이를 접속하기 위한 복수의 홀수 번째 테스트 패드 제어 스위치들을 더 포함하는 집적 회로.
  3. 제1항에 있어서, 상기 집적 회로는,
    쇼트 패스 인에이블 신호에 따라 상기 복수의 채널 시프트 스위치 인에이블 신호들을 생성하기 위한 채널 시프트 스위치 인에이블 신호 생성블락을 더 포함하는 집적 회로.
  4. 제3항에 있어서,
    상기 쇼트 패스 인에이블 신호가 하이 레벨일 때, 상기 채널 시프트 스위치 인에이블 신호 생성 블락은 각각이 하이 레벨을 갖는 상기 복수의 채널 시프트 스위치 인에이블 신호들을 생성하는 집적 회로.
  5. 제3항에 있어서, 상기 채널 시프트 스위치 인에이블 신호 생성 블락은,
    각각이 상기 쇼트 패스 인에이블 신호와 복수의 채널 시프트 스위치 제어 신호들 중에서 대응되는 하나를 NOR 연산하기 위한 복수의 NOR 게이트들; 및
    각각이 상기 복수의 NOR 게이트들 각각으로부터 출력되는 신호를 인버팅하여 상기 복수의 채널 시프트 스위치 인에이블 신호들 각각을 출력하기 위한 복수의 인버터들을 포함하는 집적 회로.
  6. 다수의 소스 드라이버 제어 신호들에 응답하여 이미지 데이터를 디스플레이 패널로 공급하기 위해 집적 회로를 포함하는 소스 드라이버;
    다수의 게이트 드라이버 제어 신호들에 응답하여 상기 디스플레이 패널의 게이트 라인들을 순차적으로 구동하기 위한 게이트 드라이버; 및
    상기 다수의 소스 드라이버 제어 신호들과 상기 다수의 게이트 드라이버 제어 신호들을 생성하기 위한 컨트롤러를 포함하며,
    상기 집적 회로는,
    복수의 출력 패드들;
    복수의 테스트 패드들; 및
    각각이 상기 복수의 출력 패드들 각각과 상기 복수의 테스트 패드들 각각의 사이에 접속되고, 복수의 채널 시프트 스위치 인에이블 신호들에 의해 동작하는 복수의 채널 시프트 스위치들을 포함하며,
    상기 복수의 채널 시프트 스위치 인에이블 신호들 각각은 상기 복수의 출력 패드들 각각의 사이의 쇼트 패스를 검출하기 위해 동시에 하이 레벨을 가지는 디스플레이 드라이버.
  7. 제6항에 있어서, 상기 집적 회로는,
    각각이 상기 복수의 테스트 패드들 중에서 짝수 번째 테스트 패드들 각각의 사이를 접속하기 위한 복수의 짝수 번째 테스트 패드 제어 스위치들; 및
    각각이 상기 복수의 테스트 패드들 중에서 홀수 번째 테스트 패드들 각각의 사이를 접속하기 위한 복수의 홀수 번째 테스트 패드 제어 스위치들을 더 포함하는 디스플레이 드라이버.
  8. 제6항에 있어서, 상기 집적 회로는,
    쇼트 패스 인에이블 신호에 따라 상기 복수의 채널 시프트 스위치 인에이블 신호들을 생성하기 위한 채널 시프트 스위치 인에이블 신호 생성 블락을 더 포함하는 디스플레이 드라이버.
  9. 복수의 채널 시프트 스위치 인에이블 신호들에 따라 복수의 채널 시프트 스위치들을 턴-온시키는 단계;
    상기 복수의 채널 시프트 스위치들 각각의 일단에 접속되는 복수의 테스트 패드들 각각으로 서로 다른 전압을 공급하는 단계; 및
    상기 복수의 채널 시프트 스위치들 타단과 접속되는 복수의 출력 패드들 각각의 사이의 쇼트 패스를 검출하는 단계를 포함하며,
    상기 복수의 채널 시프트 스위치 인에이블 신호들 각각은 동시에 하이 레벨을 가지는 집적 회로의 테스트 동작 방법.
  10. 제9항에 있어서, 상기 집적 회로의 테스트 동작 방법은,
    상기 복수의 출력 패드들 각각의 사이의 상기 쇼트 패스를 검출하기 위해, 상기 복수의 테스트 패드들 중에서 복수의 짝수 번째 테스트 패드들과 복수의 홀수 번째 테스트 패드들로 다른 전압들을 공급하는 단계를 더 포함하는 집적 회로의 테스트 동작 방법.
KR1020100098575A 2010-10-11 2010-10-11 집적 회로, 이의 테스트 동작 방법, 및 이를 포함하는 장치들 KR20120037053A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100098575A KR20120037053A (ko) 2010-10-11 2010-10-11 집적 회로, 이의 테스트 동작 방법, 및 이를 포함하는 장치들
TW100129092A TW201230000A (en) 2010-10-11 2011-08-15 Integrated circuit, test operation method thereof, and apparatus having the same
US13/236,943 US9082333B2 (en) 2010-10-11 2011-09-20 Integrated circuit configured to detect a short circuit therein and apparatus having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100098575A KR20120037053A (ko) 2010-10-11 2010-10-11 집적 회로, 이의 테스트 동작 방법, 및 이를 포함하는 장치들

Publications (1)

Publication Number Publication Date
KR20120037053A true KR20120037053A (ko) 2012-04-19

Family

ID=45924758

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100098575A KR20120037053A (ko) 2010-10-11 2010-10-11 집적 회로, 이의 테스트 동작 방법, 및 이를 포함하는 장치들

Country Status (3)

Country Link
US (1) US9082333B2 (ko)
KR (1) KR20120037053A (ko)
TW (1) TW201230000A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140097694A (ko) * 2013-01-29 2014-08-07 엘지디스플레이 주식회사 액정표시장치와 그의 점등 검사방법
KR20150003026A (ko) * 2013-06-28 2015-01-08 삼성전자주식회사 디스플레이 구동회로 및 이를 포함하는 디스플레이 장치
CN110910800A (zh) * 2018-09-14 2020-03-24 联咏科技股份有限公司 源极驱动器

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101901869B1 (ko) * 2011-11-10 2018-09-28 삼성전자주식회사 Ｅｓｄ 보호 기능을 강화한 디스플레이 구동 장치 및 디스플레이 시스템
KR20130066275A (ko) * 2011-12-12 2013-06-20 삼성전자주식회사 디스플레이 드라이버 및 그것의 제조 방법
WO2018038987A1 (en) 2016-08-26 2018-03-01 University Of Central Florida Research Foundation, Inc. Multi-component in vitro system to deduce cell signaling pathways by electronic stimulation patterns
KR20180064824A (ko) 2016-12-06 2018-06-15 삼성전자주식회사 내부 신호 라인들을 테스트하는 멀티 칩 패키지
KR20180093191A (ko) 2017-02-10 2018-08-21 삼성디스플레이 주식회사 칩 온 필름 패키지, 표시 패널 및 표시 장치
US11244738B2 (en) 2019-01-11 2022-02-08 Samsung Electronics Co., Ltd. Multi-chip package
KR102660897B1 (ko) 2019-01-11 2024-04-24 삼성전자주식회사 멀티 칩 패키지

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950013604B1 (ko) 1993-10-11 1995-11-13 금성일렉트론주식회사 집적회로의 핀 결선불량 검출장치
JP3895163B2 (ja) * 2001-11-29 2007-03-22 富士通株式会社 液晶パネルドライバ装置
KR20040063576A (ko) 2003-01-08 2004-07-14 삼성전자주식회사 누설 전류 측정에 의한 반도체 장치의 출력핀들에 대한단락/단선 테스트 방법
KR100622071B1 (ko) 2004-06-15 2006-09-08 박용수 집적회로의 핀간 결함 측정방법
KR101129618B1 (ko) * 2005-07-19 2012-03-27 삼성전자주식회사 액정 표시 패널 및 이의 검사 방법과 이의 제조방법
KR101304415B1 (ko) * 2007-01-25 2013-09-05 삼성디스플레이 주식회사 표시 장치
WO2009048618A1 (en) * 2007-10-11 2009-04-16 Veraconnex, Llc Probe card test apparatus and method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140097694A (ko) * 2013-01-29 2014-08-07 엘지디스플레이 주식회사 액정표시장치와 그의 점등 검사방법
KR20150003026A (ko) * 2013-06-28 2015-01-08 삼성전자주식회사 디스플레이 구동회로 및 이를 포함하는 디스플레이 장치
CN110910800A (zh) * 2018-09-14 2020-03-24 联咏科技股份有限公司 源极驱动器
CN110910800B (zh) * 2018-09-14 2023-08-01 联咏科技股份有限公司 源极驱动器

Also Published As

Publication number Publication date
US20120086679A1 (en) 2012-04-12
US9082333B2 (en) 2015-07-14
TW201230000A (en) 2012-07-16

Similar Documents

Publication Publication Date Title
KR20120037053A (ko) 집적 회로, 이의 테스트 동작 방법, 및 이를 포함하는 장치들
KR102257380B1 (ko) 온칩 클록 컨트롤러를 포함하는 시스템온칩 및 이를 포함하는 모바일 장치
CN105719589B (zh) 显示装置
CN106406623B (zh) 阵列基板、触控显示面板及触控显示装置
CN111566491A (zh) 用于静电放电保护(esd)分析的管芯上电路
US8471599B2 (en) Adjustable voltage comparing circuit and adjustable voltage examining device
TWI576738B (zh) 移位暫存器
KR20160083086A (ko) 집적 회로들을 테스트하기 위한 방법
CN102768825A (zh) 显示驱动器及画面闪烁抑制装置
US20150046763A1 (en) Apparatus and Method for Controlling Internal Test Controllers
US10410699B1 (en) Multi-bit pulsed latch including serial scan chain
US9612280B2 (en) Partial scan cell
KR100728569B1 (ko) 반도체 메모리 장치의 데이터 출력 회로
US9448284B2 (en) Method and apparatus for test time reduction using fractional data packing
US8461859B2 (en) Semiconductor device and interface board for testing the same
JP2018513549A (ja) 電子システムにおける高周波信号観測
KR20160058501A (ko) 반도체 장치 및 동작 방법
US7463063B2 (en) Semiconductor device
US7949923B2 (en) Test entry circuit and method for generating test entry signal
US8643397B2 (en) Transistor array for testing
KR20100033182A (ko) 반도체 메모리장치의 테스트 제어회로 및 방법
KR20150144251A (ko) Soc, soc 테스트 방법 및 테스트 시스템
JP5614354B2 (ja) 半導体装置及び出力回路
KR101212723B1 (ko) 반도체 장치
CN113678376A (zh) 具有完全扫描覆盖的基于三态和通过栅极的电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application