CN108417506B - 膜上芯片封装件、显示面板和显示装置 - Google Patents

膜上芯片封装件、显示面板和显示装置 Download PDF

Info

Publication number
CN108417506B
CN108417506B CN201810120824.0A CN201810120824A CN108417506B CN 108417506 B CN108417506 B CN 108417506B CN 201810120824 A CN201810120824 A CN 201810120824A CN 108417506 B CN108417506 B CN 108417506B
Authority
CN
China
Prior art keywords
pad
input
pads
resistance value
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810120824.0A
Other languages
English (en)
Other versions
CN108417506A (zh
Inventor
李喜权
洪承均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN108417506A publication Critical patent/CN108417506A/zh
Application granted granted Critical
Publication of CN108417506B publication Critical patent/CN108417506B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

提供了一种膜上芯片封装件、显示面板和显示装置。所述膜上芯片封装件包括：基体基底，其上限定有第一垫区域、第二垫区域以及位于第一垫区域和第二垫区域之间的第三区域；虚设垫，设置在第一垫区域上；输入垫，设置在第一垫区域上；输出垫，设置在第二垫区域上；第一检测线，设置在基体基底上；以及第二检测线，设置在基体基底上。第一检测线经由第二垫区域连接到第一输入垫和第二输入垫以在第一输入垫和第二输入垫之间形成第一回路，第二检测线经由第三区域连接到虚设垫和第一检测线以在虚设垫和第一输入垫之间形成第二回路。

Description

膜上芯片封装件、显示面板和显示装置
技术领域
本发明的示例性实施例涉及显示装置。更具体地，本发明的示例性实施例涉及一种膜上芯片(“COF”)封装件，一种显示面板和一种能够检测内部损坏的显示装置。
背景技术
显示装置通常包括显示面板、用于驱动显示面板的印刷电路板(“PCB”)以及将显示面板电连接到PCB的COF封装件。
COF封装件的一个末端可以附着到显示面板的顶表面，并且COF封装件可以被弯曲以面对显示面板的底表面。当COF封装件的弯曲区域弯曲超过极限曲率半径或者COF封装件处于弯曲应力下时，在COF封装件的弯曲区域中会发生裂纹。当在COF封装件的弯曲区域中发生裂纹时，由于COF封装件或信号线的缺陷，显示装置的显示质量会降低。
发明内容
示例性实施例提供了一种能够利用简单的检测结构检测内部损坏的位置和原因并且检测内部损坏的发生的膜上芯片(“COF”)封装件。
示例性实施例提供了一种能够利用简单的检测结构检测内部损坏的位置的显示面板。
示例性实施例提供了一种能够在显示装置正常驱动时监测内部损坏的显示装置。
根据一些示例性实施例，COF封装件可以包括：基体基底，在基体基底上限定有第一垫区域、与第一垫区域不同的第二垫区域以及位于第一垫区域和第二垫区域之间的第三区域；虚设垫，设置在第一垫区域上；多个输入垫，设置在第一垫区域上；多个输出垫，设置在第二垫区域上；第一检测线，设置在基体基底上，以及第二检测线，设置在基体基底上。在这样的实施例中，第一检测线经由第二垫区域连接到所述多个输入垫的第一输入垫和所述多个输入垫的第二输入垫以在第一输入垫和第二输入垫之间形成第一回路，第二检测线经由第三区域连接到虚设垫和第一检测线以在虚设垫和第一输入垫之间形成第二回路。
在示例性实施例中，虚设垫可以包括用于所述多个输入垫的对准的对准标记。
在示例性实施例中，第一检测线可以包括：第一子检测线，连接到第一输入垫和所述多个输出垫的第一输出垫；以及第二子检测线，连接到第二输入垫和所述多个输出垫的第二输出垫。在这样的实施例中，第二检测线可以连接到第一子检测线。
在示例性实施例中，基体基底可以包括多个层，第二检测线可以设置在所述多个层上。
在示例性实施例中，第二检测线可以包括第一部分检测线和第二部分检测线。在这样的实施例中，第一部分检测线可以设置在基体基底的第一表面上，第二部分检测线可以设置在基体基底的与第一表面背对的第二表面上，第一部分检测线可以经由穿过基体基底设置的通孔结构连接到第二部分检测线。
在示例性实施例中，第二检测线可以包括以锯齿形图案设置在第三区域上的检测图案。
在示例性实施例中，虚设垫可以位于所述多个输入垫的最外面，并且虚设垫设置在第一垫区域上。
在示例性实施例中，COF封装件还可以包括连接到虚设垫和所述多个输入垫的集成电路(“IC”)芯片。在这样的实施例中，IC芯片可以计算第一回路的第一电阻值和第二回路的第二电阻值，并且基于第一电阻值和第二电阻值来确定第二垫区域和第三区域中的至少一个是否损坏。
在示例性实施例中，IC芯片可以基于所述多个输入垫的输入垫电阻值和第一电阻值来确定第二垫区域和第三区域是否损坏，IC芯片可以基于输入垫电阻值和第二电阻值来确定第三区域是否损坏，并且IC芯片可以基于第一电阻值和第二电阻值之间的差值来确定第二垫区域是否损坏。
在示例性实施例中，COF封装件还可以包括设置在基体基底上的虚设线。在这样的实施例中，虚设线可以从基体基底的与第二垫区域对应的一侧越过基体基底而延伸到基体基底的另一侧，第二检测线通过虚设线的至少一部分来限定。
在示例性实施例中，第二垫区域可以包括第一子垫区域和第二子垫区域。在这样的实施例中，所述多个输出垫可以包括设置在第一子垫区域上的多个第一输出垫以及设置在第二子垫区域上的多个第二输出垫。在这样的实施例中，第一回路可以包括第一子回路和第二子回路。在这样的实施例中，第一子回路可以经由第一子垫区域将第一输入垫连接到第二输入垫，第二子回路可以经由第二子垫区域将第二输入垫连接到所述多个输入垫的第三输入垫。
在示例性实施例中，第一检测线可以包括：第一子检测线，连接到第一输入垫和所述多个第一输出垫的一个第一输出垫；第二子检测线，连接到第二输入垫和所述多个第二输出垫的一个第二输出垫；第三子检测线，连接到第二输入垫和所述多个第一输出垫的另一个第一输出垫；以及第四子检测线，连接到第三输入垫和所述多个第二输出垫的另一个第二输出垫。在这样的实施例中，第二检测线可以连接到第一子检测线。
在示例性实施例中，COF封装件还可以包括连接到第三输入垫和所述多个输入垫的第四输入垫以形成第三回路的第三检测线。
在示例性实施例中，COF封装件还可以包括连接到虚设垫和所述多个输入垫的IC芯片。在这样的实施例中，IC芯片可以计算第一回路的第一电阻值、第二回路的第二电阻值以及第三回路的第三电阻值，并且基于第一电阻值、第二电阻值和第三电阻值来确定第一垫区域、第二垫区域和第三区域中的至少一个是否损坏。
在示例性实施例中，IC芯片可以基于第三电阻值来确定所述多个输入垫、所述多个输出垫和第三区域是否损坏，基于第三电阻值来确定所述多个输入垫是否损坏，基于第一电阻值和第二电阻值之间的差值来确定所述多个输出垫是否损坏，并且基于第二电阻值和第三电阻值之间的差值来确定第三区域是否损坏。
根据一些示例性实施例，显示面板可以包括：基体基底，基体基底上限定有第一垫区域和与第一垫区域不同的第二区域；虚设垫，设置在第一垫区域上；多个垫，设置在第一垫区域上；第一检测线，设置在基体基底上；以及第二检测线，设置在基体基底上。在这样的实施例中，第一检测线经由基体基底的至少外围部分连接到所述多个垫的第一垫和所述多个垫的第二垫，以在第一垫和第二垫之间形成第一回路；第二检测线经由第二区域连接到虚设垫和第一检测线，以在虚设垫和第一垫之间形成第二回路。
在示例性实施例中，虚设垫可以包括用于所述多个垫的对准的对准标记。
在示例性实施例中，基体基底可以包括多个层。第二检测线可以穿过所述多个层。
在示例性实施例中，第二检测线可以包括以锯齿形图案设置在第二区域上的检测图案。
根据一些示例性实施例，显示装置可以包括显示图像的显示面板、驱动显示面板的印刷电路板(“PCB”)、将所述显示面板电连接到印刷电路板的COF封装件。在这样的实施例中，显示面板或COF封装件可以包括：基体基底，在基体基底上限定有第一垫区域以及与第一垫区域不同的第二区域；虚设垫，设置在第一垫区域上；多个垫，设置在第一垫区域上；第一检测线，设置在基体基底上；以及第二检测线，设置在基体基底上。在这样的实施例中，第一检测线经由基体基底的至少外围部分连接到所述多个垫的第一垫和所述多个垫的第二垫，以在第一垫和第二垫之间形成第一回路；第二检测线经由第二区域连接到虚设垫和第一检测线，以在虚设垫和第一垫之间形成第二回路。
根据一些示例性实施例，膜上芯片封装件可以包括：基体基底，在基体基底上限定有第一垫区域、与第一垫区域不同的第二垫区域以及位于第一垫区域和第二垫区域之间的第三区域；虚设垫，设置在第一垫区域上；多个输入垫，设置在第一垫区域上；多个输出垫，设置在第二垫区域上；第一检测线，设置在基体基底上，第一检测线经由第二垫区域和第三区域将所述多个输入垫的第一输入垫连接到所述多个输入垫的第二输入垫；以及第二检测线，设置在基体基底上，第二检测线经由第三区域将虚设垫连接到第一检测线。
在示例性实施例中，第一检测线可以在第二垫区域中包括第一子检测线和连接到第一子检测线的第二子检测线。第一子检测线可以将所述多个输入垫的第一输入垫连接到所述多个输出垫的第一输出垫。第二子检测线可以连接所述多个输入垫的第二输入垫和所述多个输出垫的第二输出垫。
在示例性实施例中，第二检测线可以连接到第一子检测线。
在示例性实施例中，膜上芯片封装件还可以包括连接到虚设垫和输入垫的检查电路。检查电路可以计算第一输入垫和第二输入垫之间的第一电阻值以及虚设垫和第一输入垫之间的第二电阻值，并且检查电路基于第一电阻值和第二电阻值来确定第二垫区域和第三区域中的至少一个是否损坏。
在示例性实施例中，检查电路可以基于所述多个输入垫的输入垫电阻值和第一电阻值来确定第二垫区域和第三区域是否损坏。检查电路可以基于输入垫电阻值和第二电阻值来确定第三区域是否损坏。检查电路可以基于第一电阻值和第二电阻值之间的差值来确定第二垫区域是否损坏。
在这样的示例性实施例中，COF封装件包括第一检测线，使得外部检查装置可以快速确定COF封装件是否损坏。
在这样的实施例中，COF封装件包括设置在弯曲区域上的第二检测线，使得外部检查装置可以更快速和准确地确定损坏的位置和原因。
在这样的实施例中，COF封装件包括具有对准标记的虚设垫，以在没有附加的结构或元件的情况下检测或分析内部损坏的位置和原因。
显示面板的示例性实施例包括设置在弯曲区域上的第一检测线和第二检测线，使得外部检查装置可以快速地确定显示面板是否损坏。
显示装置的示例性实施例包括第一检测线、第二检测线以及连接到第一检测线和第二检测线的IC芯片，因此，连续地检测或监测在显示面板中是否发生内部损坏。
附图说明
在下文中将参照附图更充分地描述示例性实施例，在附图中示出了各种实施例。
图1是示出了根据示例实施例的显示装置的图。
图2是示出了图1的显示装置的示例性实施例的剖视图。
图3A是示出了包括在图1的显示装置中的COF封装件的示例性实施例的图。
图3B是示出了包括在图1的显示装置中的COF封装件的可选示例性实施例的图。
图4A至图4F是示出了图3B的COF封装件的示例性实施例的图。
图5是示出了图3A的COF封装件的示例性实施例的图。
图6A至图6C是示出了图5的COF封装件的示例性实施例的图。
图7A至图7C是示出了包括在图1的显示装置中的COF封装件的示例性实施例的图。
图8A是示出了包括在图1的显示装置中的COF封装件的另一可选示例性实施例的图。
图8B是示出了包括在图1的显示装置中的COF封装件的又一示例性实施例的图。
图9是示出了图1的显示装置的示例性实施例的剖视图。
图10是示出了包括在图9的显示装置中的显示面板的示例性实施例的图。
具体实施方式
现在，将参照附图在下文中更充分地描述本发明，在附图中示出了各种实施例。然而，本发明可以以许多不同的形式来实施，并且不应被解释为限于在此阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并且将本发明的范围充分传达给本领域的技术人员。相同的附图标记始终表示相同的元件。
将理解的是，当元件被称为“在”另一元件“上”时，该元件可以直接在所述另一元件上，或者在其间可以存在中间元件。相反地，当元件被称为“直接在”另一元件“上”时，不存在中间元件。
将理解的是，尽管在这里可以使用术语“第一”、“第二”、“第三”等来描述不同的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应限制于这些术语。这些术语仅仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离此处教导的情况下，下面讨论的第一元件、第一组件、第一区域、第一层或第一部分可以被称为第二元件、第二组件、第二区域、第二层或第二部分。
在此使用的术语仅是为了描述具体实施例的目的，而不是旨在进行限制。如这里使用的，除非文中明确地另外指出，否则单数形式“一个”、“一种”以及“该(所述)”旨在包括包含“至少一个(种)”的复数形式。“或”意味着“和/或”。如在此所使用的，术语“和/或”包括一个或更多个相关所列项的任意的和全部的组合。将进一步理解的是，当在本说明书中使用术语“包含”和/或“包括”时，说明存在陈述的特征、区域、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、区域、整体、步骤、操作、元件、组件和/或它们的组。
此外，这里可使用诸如“下”或“底部”以及“上”或“顶部”的相对术语来描述如附图中示出的一个元件与另一元件的关系。将理解的是，相对术语意图包含装置的除附图中描绘的方位之外的不同方位。例如，如果一个附图中的装置被翻转，则描述为在其它元件“下”侧上的元件随后将被定位在所述其它元件的“上”侧上。因此，根据附图的具体方位，示例性术语“下”可以包含“下”和“上”两种方位。类似地，如果一个附图中的装置被翻转，则描述为“在”其它元件“下方”或“之下”的元件随后将被定位“在”所述其它元件“上方”。因此，示例性术语“在……下方”或“在……之下”可以包含上方和下方两种方位。
除非另有定义，否则在此使用的所有术语(包括技术术语和科学术语)具有与由本公开所属领域的普通技术人员通常理解的含义相同的含义。将进一步理解的是，除非在此明确地如此定义，否则诸如在通用字典中定义的术语应该被解释为具有与它们在相关领域的上下文和本公开中的含义一致的含义，而将不以理想化或过于正式的含义来解释。
这里参照作为理想化实施例的示意图的剖视图来描述示例性实施例。如此，将预期出现例如由制造技术和/或公差引起的附图的形状的变化。因此，这里描述的实施例不应被解释为限制于如这里所示的区域的具体形状，而是包括例如由制造引起的形状偏差。例如，图示或描述为平坦的区域通常可具有粗糙和/或非线性特征。此外，所示的尖角可以被倒圆。因此，附图中示出的区域在本质上是示意性的，它们的形状并不意图示出区域的精确的形状，并且不意图限制权利要求的范围。
在下文中，将参照其中示出了各种实施例的附图来对示例性实施例进行更充分地描述。
图1是示出了根据示例性实施例的显示装置的图。图2是示出了图1的显示装置的示例性实施例的剖视图。
参照图1和图2，显示装置1000的示例性实施例可以包括显示面板100、膜上芯片(“COF”)封装件200和印刷电路板(“PCB”)300。
例如，显示面板100可以是诸如有机发光显示面板、液晶显示面板、等离子体显示面板、电泳显示面板和电润湿显示面板的各种显示面板中的一种。在下文中，为了便于描述，将详细地描述显示面板100为有机发光显示面板的示例性实施例。
显示面板100可以显示图像。显示面板100可以包括第一基底10和第二基底20。
第一基底10可以包括以矩阵形式布置在显示区域(或有效区域)中的多个像素。第一基底10还可以包括用于驱动像素的栅极驱动器(未示出)和数据驱动器(未示出)。在平面视图中(例如，当从俯视平面图观看时)与第二基底20相比，第一基底10可以具有相对大的尺寸或比例。多个垫(或垫电极)可以设置在第一基底10的与第二基底20不叠置的部分上。垫可以电连接到栅极驱动器和数据驱动器，使得施加到垫的信号被传输到栅极驱动器和数据驱动器。
第二基底20可以附着到第一基底10以封装设置在第一基底10上的像素、电路和布线。显示面板100还可以包括附着到第二基底20的一个表面以阻止外部光的反射的偏振膜。
COF封装件200可以将显示面板100电连接到PCB 300。COF封装件200可以包括基体基底220(或基体膜、柔性基底)和集成电路(“IC”)芯片210。这里，如图2中所示，IC芯片210可以安装在基体基底220的上表面上。在下文中，将COF封装件200的上表面或基体基底220的上表面限定为其上安装有或附着有IC芯片210的表面。另外，将COF封装件200的下表面或基体基底220的下表面限定为其上既未安装也未附着有IC芯片210的表面。
在示例性实施例中，COF封装件200的一端可以结合到显示面板100的垫以电连接到显示面板100。在这样的实施例中，COF封装件200的相对端可以结合到PCB 300以电连接到PCB 300。COF封装件200可以以弯曲的状态(例如，以类似于C的形状)设置或安装在显示面板100上。在一个示例性实施例中，例如，显示面板100可以连接到基体基底220的位于COF封装件200的一端处的下表面。PCB 300可以连接到基体基底220的位于COF封装件200的相对端处的上表面。
在示例性实施例中，如图1中所示，显示装置1000可以包括在第二方向DR2上彼此间隔开的4个COF封装件，但是COF封装件的数量不限于此。在一个示例性实施例中，例如，包括在显示装置1000中的COF封装件的数量可以各种修改。
PCB 300可以包括用于驱动显示面板100的驱动基底和多个电路。当COF封装件200被弯曲并且被结合到第一基底10时，PCB 300可以位于第一基底10的下面。
尽管在图1中未示出，但是在示例性实施例中，显示装置1000还可以包括壳体，并且在这样的实施例中，显示面板100、COF封装件200和PCB 300可以容纳在壳体中。
图3A是示出了包括在图1的显示装置中的COF封装件的示例性实施例的图。
参照图1、图2和图3A，COF封装件200的示例性实施例可以包括基体基底220、多个垫(或多个垫端子)、IC芯片210、第一检测线TL1和第二检测线TL2。
当从平面图观看时，COF封装件200可以包括弯曲区域BA和非弯曲区域NA。COF封装件200可以在弯曲区域BA中弯曲。弯曲区域BA可以在第一方向DR1上具有恒定的宽度并且可以在第二方向DR2上延伸。即使COF封装件200在弯曲区域BA中弯曲，COF封装件200也不会在非弯曲区域NA中弯曲。因此，非弯曲区域NA可以由除基体基底220中的弯曲区域BA以外的剩余区域来限定。
非弯曲区域NA可以包括第一垫区域AR1(或第一结合区域、输入外引线结合区域)和第二垫区域AR2(或第二结合区域、输出外引线结合区域)。第一垫区域AR1可以是结合到PCB 300的区域并且可以包括多个输入垫ITP1和ITP2、虚设垫DP以及多个信号垫SP。第二垫区域AR2可以是结合到显示面板100的区域并且可以包括多个输出垫OTP1和OTP2以及多个信号垫SP。在示例性实施例中，如图3A中所示，第一垫区域AR1和第二垫区域AR2可以分别限定在相对的区域中。第一垫区域AR1可以在第二方向DR2上延伸并且位于COF封装件200在第一方向DR1上的一端处(或与COF封装件200在第一方向DR1上的一端邻近)。第二垫区域AR2可以在第二方向DR2上延伸并且位于COF封装件200在第一方向DR1上的另一端处(或与COF封装件200在第一方向DR1上的相对端邻近)。
第一垫区域AR1和第二垫区域AR2可以与弯曲区域BA间隔开。第三区域AR3可以位于第一垫区域AR1和第二垫区域AR2之间。弯曲区域BA可以包括在第三区域AR3中。弯曲区域BA可以位于第一垫区域AR1和IC芯片210之间或者位于第二垫区域AR2和IC芯片210之间。在示例性实施例中，如图3A中所示，弯曲区域BA可以位于第二垫区域AR2和IC芯片210之间。
基体基底220可以是柔性膜。基体基底220可以包括上表面和与上表面相对的下表面。IC芯片210可以设置在基体基底220的上表面上。IC芯片210可以包括多个端子并且可以通过信号线电连接到信号垫SP。
在示例性实施例中，第一检测线TL1可以设置在基体基底220上并且可以连接到第一输入垫ITP1和第二输入垫ITP2。第一检测线TL1可以经由第二垫区域AR2在第一输入垫ITP1和第二输入垫ITP2之间形成第一回路。这里，回路表示信号可以通过其流通的电路。例如，第二输入垫ITP2通过第一输入垫ITP1和第二输入垫ITP2之间的第一回路基于施加到第一输入垫ITP1的信号来接收反馈信号。
在示例性实施例中，第一检测线TL1可以包括第一子检测线STL1和第二子检测线STL2。第一子检测线STL1可以将第一输入垫ITP1连接到第一输出垫OTP1，第二子检测线STL2可以将第二输入垫ITP2连接到第二输出垫OTP2。第一子检测线STL1和第二子检测线STL2可以在第二方向DR2上彼此间隔开。第一子检测线STL1和第二子检测线STL2中的每条可以在第一方向DR1上延伸并且基本上可以是直线。第一子检测线STL1和第二子检测线STL2可以通过第一短垫OTS1在第二垫区域AR2中互连。在这样的实施例中，第一短垫OTS1可以包括在显示面板100中并且可以与连接第一输出垫OTP1和第二输出垫OTP2的线对应地位于第一基底10中。当COF封装件200结合到显示面板100时，第一短垫OTS1以最短的距离连接第一输出垫OTP1和第二输出垫OTP2。
以供参考，可以利用检查装置(检查电路或IC芯片)来执行用于确定COF封装件200是否损坏的检查过程。例如，可以在显示装置1000的制造工艺期间利用外部或内部检查装置来执行检查过程。在检查过程中，检查装置可以连接到第一输入垫ITP1和第二输入垫ITP2。检查装置可以将测试信号施加到第一输入垫ITP1和第二输入垫ITP2中的一个(例如，第一输入垫ITP1)，从第一输入垫ITP1和第二输入垫ITP2中的另一个(例如，第二输入垫ITP2)接收第一测量信号，并基于测试信号和第一测量信号来确定COF封装件200是否损坏。在检查过程中，检查装置可以在第一输入垫ITP1和第二输入垫ITP2之间施加第一测试电压，从第二输入垫ITP2接收第一测量电流，并基于第一测试电压和第一测量电流来计算第一回路的第一电阻值。这里，第一回路的第一电阻值可以包括第一输入垫ITP1和第二输入垫ITP2的电阻值(或压缩电阻值、结合电阻值、接触电阻值)、第一输出垫OTP1和第二输出垫OTP2的电阻值以及第一检测线TL1的电阻值。第一回路的第一电阻值可以根据下面的等式1来计算。
【等式1】
R1＝RITP1+RITP2+ROTP1+ROTP2+RTL1
在等式1中，R1表示第一回路的第一电阻值，RITP1表示第一输入垫ITP1的电阻值，RITP2表示第二输入垫ITP2的电阻值，ROTP1表示第一输出垫OTP1的电阻值，ROTP2表示第二输出垫OTP2的电阻值，RTL1表示第一检测线TL1的电阻值。
因此，例如，检查装置可以快速地确定在包括在COF封装件200中的区域(诸如，第一垫区域AR1、第二垫区域AR2和弯曲区域BA)中是否已经发生了损坏。
然而，当仅利用第一检测线TL1确定COF封装件200是否损坏时，COF封装件200中的损坏的位置和原因不会被检测到。COF封装件200中的损坏可能由第一输入垫ITP1和第二输入垫ITP2的缺陷、第二垫区域AR2的不良压缩，弯曲区域BA中的裂纹等引起。在本发明的示例性实施例中，除了第一检测线TL1之外，COF封装件200还包括第二检测线TL2。在这样的实施例中，可以利用第二检测线TL2更准确地分析COF封装件200中的损坏的原因和位置。
在示例性实施例中，第二检测线TL2可以设置在基体基底220上。第二检测线TL2可以经由第三区域AR3将虚设垫DP连接到第一检测线TL1(或第一子检测线STL1)，以在虚设垫DP和第一输入垫ITP1之间形成第二回路。第二检测线TL2可以穿过弯曲区域BA。
在示例性实施例中，虚设垫DP可以包括对准标记AK。在一个示例性实施例中，例如，虚设垫DP可以一体地形成为具有对准标记AK。在这样的实施例中，对准标记AK可以用于确定输入垫ITP1、输入垫ITP2和信号垫SP的对准状态，或者用于确定当COF封装件200连接到显示面板100时COF封装件200和显示面板100之间的对准状态。在COF封装件200的这样的实施例中，如稍后将参照图8A和图8B详细描述的，虚设垫DP可以不连接到信号线或检测线并且可以不被用于传输信号。因此，在COF封装件200的示例性实施例中，第二检测线TL2可以连接到虚设垫DP(或包括对准标记AK的垫)，从而减小第一垫区域AR1的尺寸并降低COF封装件200的制造成本。
在示例性实施例中，检查装置可以将测试信号施加到虚设垫DP和第一输入垫ITP1中的一个(例如，第一输入垫ITP1)，通过虚设垫DP和第一输入垫ITP1中的另一个(例如，虚设垫DP)来接收第二测量信号，并且基于测试信号和第二测量信号来确定COF封装件200中的损坏的位置。在一个示例性实施例中，例如，检查装置可以将第二测试电压施加在虚设垫DP和第一输入垫ITP1之间，从虚设垫DP接收第二测量电流，并基于第二测试电压和第二测量电流来计算第二回路的第二电阻值。这里，第二回路的第二电阻值可以包括虚设垫DP与第一输入垫ITP1的电阻值(或压缩电阻值、结合电阻值、接触电阻值)以及第二检测线TL2的电阻值。第二回路的第二电阻值可以根据下面的等式2来计算。
【等式2】
R2＝RDP+RITP1+RTL2
在等式2中，R2表示第二回路的第二电阻值，RDP表示虚设垫DP的电阻值，RITP1表示第一输入垫ITP1的电阻值，RTL2表示第二检测线TL2的电阻值。
由于虚设垫DP与第一输入垫ITP1相似(例如，当两个垫都具有基本相同的尺寸时)，且虚设垫DP与第一输入垫ITP1邻近(例如，当两个垫以相同的方式结合时)，所以虚设垫DP的电阻值可以基本上等于第一输入垫ITP1的电阻值。另外，第二检测线TL2的电阻值可以基本上等于第一检测线TL1的电阻值。在这种情况下，等式2可以改写为等式3。
【等式3】
R2＝2RITP1+RTL1
类似地，第二输入垫ITP2可以与第一输入垫ITP1相似，并且第二输出垫OTP2可以与第一输出垫OTP1相似。因此，等式1可以改写为等式4。
【等式4】
R1＝2RITP1+2ROPT1+RTL1
因此，检查装置可以基于第一输入垫ITP1和第二输入垫ITP2的电阻值以及等式3和等式4来计算输出垫OTP1和OTP2以及检测线TL1和TL2的电阻值，从而基于电阻值的变化来确定损坏的位置。
在示例性实施例中，如上参照图3A所述，COF封装件200包括第一检测线TL1，以允许检查装置快速地确定COF封装件200是否损坏。在这样的实施例中，COF封装件200包括第二检测线TL2，以允许检查装置准确地确定COF封装件200中的损坏的位置和原因。在这样的实施例中，可以利用虚设垫DP(即，包括对准标记AK并且一般不被使用的垫)来检测损坏的位置和原因。在这样的实施例中，COF封装件200可以具有简单的结构，而没有用于检测损坏的附加结构或元件。
图3B是示出了包括在图1的显示装置中的COF封装件的可选示例性实施例的图。
参照图3A和图3B，除了输出垫OTP1至OTP4的布置以及第一检测线TL1的连接结构之外，图3B的COF封装件200与图3A的COF封装件200基本相同或相似。因此，在下文中将省略或简化对相同或相似元件的任何重复的详细描述。
在示例性实施例中，第二垫区域AR2可以包括第一子垫区域ARS1和第二子垫区域ARS2。第一子垫区域ARS1可以包括第一输出垫OTP1和第三输出垫OTP3。第二子垫区域ARS2可以包括第二输出垫OTP2和第四输出垫OTP4。当PCB 300的宽度(即，PCB 300在第二方向DR2上的长度)相对较窄时，输出垫OTP1至OTP4之间的间隔(或间距)会较窄。这会引起诸如短路的缺陷。因此，COF封装件200可以将输出垫OTP1至OTP4和信号垫SP布置在两行中以防止缺陷。
在示例性实施例中，如图3B中所示，第一子垫区域ARS1可以包括奇数垫(或输出垫)，第二子垫区域ARS2可以包括偶数垫(或输出垫)，但垫的布置不限于此。在一个可选示例性实施例中，例如，第一子垫区域ARS1可以包括偶数垫。在这样的实施例中，一对两个邻近的垫可以交替布置在第一子垫区域ARS1和第二子垫区域ARS2中。
在示例性实施例中，第一检测线TL1可以包括第三子检测线STL3至第六子检测线STL6。第三子检测线STL3可以将第一输入垫ITP1连接到第一输出垫OTP1。第四子检测线STL4可以将第二输入垫ITP2连接到第二输出垫OTP2。第五子检测线STL5可以将第二输入垫ITP2连接到第三输出垫OTP3。第六子检测线STL6可以将第三输入垫ITP3连接到第四输出垫OTP4。第一输出垫OTP1和第三输出垫OTP3可以经由第二短垫OTS2彼此互连。第二输出垫OTP2和第四输出垫OTP4可以经由第三短垫OTS3彼此互连。与上面参照图3A描述的第一短垫OTS1类似，第二短垫OTS2和第三短垫OTS3可以包括在显示面板100中。第二短垫OTS2可以与用于连接第一输出垫OTP1和第三输出垫OTP3的线对应地位于在第一基底10中。第二短垫OTS2可以以最短的距离将第一输出垫OTP1连接到第三输出垫OTP3。类似地，第三短垫OTS3可以与用于连接第二输出垫OTP2和第四输出垫OTP4的线对应地位于第一基底10中。第三短垫OTS3可以以最短的距离将第二输出垫OTP2连接到第四输出垫OTP4。第三子检测线STL3至第六子检测线STL6可以在第二方向DR2上间隔开，并且通常可以在第一方向DR1上延伸。
在这样的实施例中，第一子回路可以由第三子检测线STL3、第五子检测线STL5和第二短垫OTS2形成。因此，第一子回路可以将第一输入垫ITP1连接到第二输入垫ITP2并且可以经由第一子垫区域ARS1形成在第一输入垫ITP1和第二输入垫ITP2之间。在这样的实施例中，第二子回路可以由第四子检测线STL4、第六子检测线STL6和第三短垫OTS3形成。因此，第二子回路可以将第二输入垫ITP2连接到第三输入垫ITP3并且可以经由第二子垫区域ARS2形成在第二输入垫ITP2和第三输入垫ITP3之间。在这样的实施例中，第一回路可以包括第一子回路和第二子回路。
第二检测线TL2可以设置在基体基底220上。第二检测线TL2可以经由第三区域AR3将虚设垫DP连接到第一检测线TL1(或第三子检测线STL3)，以在虚设垫DP和第一输入垫ITP1之间形成第二回路。第二检测线TL2可以穿过弯曲区域BA。虚设垫DP可以包括对准标记AK。
COF封装件200还可以包括第三检测线TL3。第三检测线TL3可以通过将第三输入垫ITP3连接到第四输入垫ITP4形成第三回路。第三检测线TL3可以利用相对短的路径将第三输入垫ITP3连接到第四输入垫ITP4。
在这样的实施例中，如参照图3A所描述的，用于确定COF封装件200是否损坏的检查过程可以在显示装置1000的制造工艺中利用检查装置来执行。
检查装置可以在第一输入垫ITP1和第三输入垫ITP3之间施加第一测试电压，从第三输入垫ITP3接收第一测量电流，并基于第一测试电压和第一测量电流计算第一回路的第一电阻值。这里，第一回路在图3B中表示从第一输入垫ITP1到第三输入垫ITP3的路径。第一回路的第一电阻值可以包括第一输入垫ITP1和第三输入垫ITP3的电阻值(或压缩电阻值、结合电阻值、接触电阻值)、第一输出垫OTP1至第四输出垫OTP4的电阻值以及第一检测线TL1的电阻值。第一回路的第一电阻值可以根据等式5来计算。
【等式5】
R1＝2RITP1+4ROPT1+RTL1
在等式5中，R1表示第一回路的第一电阻值，RITP1表示第一输入垫ITP1的电阻值，ROTP1表示第一输出垫OTP1的电阻值，RTL1表示第一检测线TL1的电阻值。这里，假定第三输入垫ITP3的电阻值等于第一输入垫ITP1的电阻值，第二输出垫至第四输出垫OTP2、OTP3、OTP4的电阻值中的每个等于第一输出垫OTP1的电阻值。
当第一回路的第一电阻值在参考电阻值的误差范围之外时(例如，当第一电阻值比参考电阻值大时)，检查装置可以确定COF封装件200被损坏。
检查装置可以通过在第三输入垫ITP3和第四输入垫ITP4之间施加第四测试电压来确定在第一垫区域AR1中是否有损坏发生。此外，检查装置可以基于等式3通过将第二测试电压施加到虚设垫DP和第一输入垫ITP1来确定在弯曲区域BA等中是否发生损坏。此外，检查装置可以基于等式3和等式5来确定在第二垫区域AR2中是否有损坏发生。相似地，检查装置可以分别确定在第二垫区域AR2的第一子垫区域ARS1和第二子垫区域ARS2中是否有损坏发生。
如上参照图3B所述，COF封装件200的示例性实施例可以包括布置在两行中的垫和第一检测线TL1，使得检查装置快速地确定COF封装件200是否损坏。在这样的实施例中，COF封装件200可以包括第二检测线TL2，使得检查装置准确地确定COF封装件200中的损坏的位置和原因。
在示例性实施例中，如图3B中所示，第二垫区域AR2包括布置在两行中的垫，第一垫区域AR1包括布置在一行中的垫，但不限于此。在一个可选的示例性实施例中，例如，当显示面板100的宽度相对窄时(例如，用于头戴式显示装置的显示面板)，COF封装件200的第一垫区域AR1可以包括布置在两行中的垫。
图4A至图4F是示出了图3B的COF封装件的示例性实施例的图。
在图4A至图4F中，在图1的COF封装件200的状态(因此，COF封装件200连接到显示面板100而没有弯曲的状态)的基础上，示出了其中沿剖面线I-I'截取COF封装件200的剖视图和COF封装件200的平面图。
在示例性实施例中，基体基底220可以包括一层或更多层。第一检测线TL1和第二检测线TL2中的每条可以设置或形成为一层或更多层。
基体基底220可以包括第一绝缘层L2。第一导电层L1可以设置在第一绝缘层L2的表面(例如，下表面)上。第二导电层L3可以设置在第一绝缘层L2的相对表面(例如，上表面)上。第一检测线TL1和第二检测线TL2中的每条可以由第一导电层L1和/或第二导电层L3来限定或形成。例如，第一导电层L1和第二导电层L3可以通过包括诸如铜(Cu)、镍(Ni)和金(Au)的金属而具有高导电性。在示例性实施例中，如以上参照图4A所述，基体基底220可以包括一层(即，第一绝缘层L2)，但本发明不限于此。在一个示例性实施例中，例如，基体基底220可以为包括多个绝缘层的柔性基底。在这样的实施例中，第一检测线TL1和第二检测线TL2中的每条可以经由多个绝缘层来限定。在一个示例性实施例中，例如，第一检测线TL1和第二检测线TL2中的每条可以分别设置在多个绝缘层中的一个绝缘层的上表面和下表面上，并且设置在多个绝缘层之间。
在图4A中所示的虚线表示用于通过第一绝缘层L2将第一导电层L1的特定点电连接到第二导电层L3的特定点的通孔结构VIA。
在示例性实施例中，如图4B中所示，第一导电层L1可以包括第一输出垫OTP1至第四输出垫OTP4、第二检测线TL2的第一部分检测线TL2-1、第三子检测线STL3的第一子部分检测线STL3-1以及第五子检测线STL5。第一子部分检测线STL3-1可以连接到第一输出垫OTP1和第二通孔结构VIA2。第五子检测线STL5可以连接到第三输出垫OTP3和第三通孔结构VIA3。第一部分检测线TL2-1可以连接到第一子部分检测线STL3-1和第一通孔结构VIA1。
在这样的实施例中，如图4C中所示，第二导电层L3可以包括第二检测线TL2的第二部分检测线TL2-2、第三子检测线STL3的第二子部分检测线STL3-2、第四子检测线STL4、第六子检测线STL6以及第三检测线TL3。第二部分检测线TL2-2可以连接到第一通孔结构VIA1。第二子部分检测线STL3-2可以连接到第二通孔结构VIA2。第四子检测线STL4可以连接到第三通孔结构VIA3和第四通孔结构VIA4。第六子检测线STL6可以连接到第五通孔结构VIA5和第三检测线TL3。
图4D示出了顺序地一个堆叠在另一个上的第一导电层L1、第一绝缘层L2和第二导电层L3。
第二检测线TL2可以包括第一导电层L1的第一部分检测线TL2-1和第二导电层L3的第二部分检测线TL2-2。第一部分检测线TL2-1和第二部分检测线TL2-2可以经由第一通孔结构VIA1彼此连接。因此，第二检测线TL2可以由第一导电层L1和第二导电层L3形成(即，经由第一导电层L1和第二导电层L3形成)。
在这样的实施例中，第三子检测线STL3可以包括第一导电层L1的第一子部分检测线STL3-1和第二导电层L3的第二子部分检测线STL3-2。第一子部分检测线STL3-1可以经由第二通孔结构VIA2连接到第二子部分检测线STL3-2。因此，第三子检测线STL3可以由第一导电层L1和第二导电层L3形成。
第四子检测线STL4可以经由第四通孔结构VIA4连接到第一导电层L1的第二输出垫OTP2，并且可以经由第三通孔结构VIA3连接到第一导电层L1的第五子检测线STL5。
类似地，第六子检测线STL6可以经由第五通孔结构VIA5连接到第一导电层L1的第四输出垫OTP4。
在这样的实施例中，如图4E中所示，显示面板100的第一基底10可以包括位于与第一输出垫OTP1至第四输出垫OTP4对应的位置处的第二短垫OTS2和第三短垫OTS3。
在示例性实施例中，如图4A和图4F中所示，当显示面板100的第一基底10结合到基体基底220(或COF封装件200)时，第二短垫OTS2可以将第一输出垫OTP1连接到第三输出垫OTP3，第三短垫OTS3可以将第二输出垫OTP2连接到第四输出垫OTP4。
因此，如以上参照图3B所述的，第一子回路可以由第三子检测线STL3、第五子检测线STL5和第二短垫OTS2形成。第二子回路可以由第四子检测线STL4、第六子检测线STL6和第三短垫OTS3形成。另外，第二回路可以由第二检测线TL2和第三子检测线STL3形成。
在这样的实施例中，如上所述，第一检测线TL1和第二检测线TL2中的每条可以经由多个层来形成(即，第一导电层L1和第二导电层L3)。
在示例性实施例中，在COF封装件200如图3B中所示包括布置在两行中的垫的情况下，检测线(或信号线)可以经由多个层形成以防止垫和检测线(或信号线)之间的干扰。在示例性实施例中，包括在COF封装件200中的检测线可以经由多个层形成，而不限于具有单层的结构。
在示例性实施例中，如以上参照图4A至图4F所述的，基体基底220由一个绝缘层(即，第一绝缘层L2)形成，第二检测线TL2和第三检测线TL3由经由通孔结构彼此连接的两个层(即，第一导电层L1和第二导电层L3)形成，但不限于此。在一个示例性实施例中，例如，基体基底220可以包括多个绝缘层，第三子检测线STL3至第六子检测线STL6中的每条可以由设置在多个绝缘层上(或之间)的导电层形成。
图5是示出了图3A的COF封装件的示例性实施例的图。图6A至图6C是示出了图5的COF封装件的示例性实施例的图。
参照图3A和图5，除了检测图案DPL之外，图5的COF封装件200可以与图3A的COF封装件200基本相同。因此，在下文中将省略或简化对相同或相似的元件的任何重复的详细描述。
在示例性实施例中，第二检测线TL2可以包括在第三区域AR3的部分中沿第一方向DR1延伸的检测图案DPL，以具有与直线相比相对较长的长度。在一个示例性实施例中，例如，检测图案DPL可以以锯齿形图案(例如，交错图案或曲折线图案)设置。这里，锯齿形图案表示相对较长长度的各种图案。例如，锯齿形图案可以是由一个或更多个角度的角构成的图案。
在示例性实施例中，检测图案DPL可以位于弯曲区域BA中。
在这样的实施例中，如上所述，由于弯曲区域BA相对容易损坏，所以COF封装件200(或第二检测线TL2)可以包括检测图案DPL以改善对弯曲区域BA中的损坏的检测能力以及改善外部检查装置的检测能力。
在示例性实施例中，COF封装件200可以与弯曲区域BA对应地确定检测图案DPL的位置。
参照图6A，在示例性实施例中，弯曲区域或第一弯曲区域BA1可以位于其中设置有IC芯片210的中心区域(即，包括COF封装件200的区域的中心的区域)中。在这样的实施例中，第一检测图案DPL1可以形成在第一弯曲区域BA1中。第一检测图案DPL1可以具有在与其中图5的检测图案改变的方向(例如，水平方向)不同的方向(例如，竖直方向)上改变的锯齿形图案。第一检测图案DPL1可以具有与第一弯曲区域BA1中的直线相比相对长的长度和相对大的面积。因此，COF封装件200可以改善第一弯曲区域BA1的相对大的部分的损坏检测能力，并且可以改善第一弯曲区域BA1的损坏检测的灵敏度。
参照图6B，在可选示例性实施例中，弯曲区域或第二弯曲区域BA2可以与PCB 300(或第一垫区域AR1)相邻定位。在这样的实施例中，第二检测图案DPL2可以形成在第二弯曲区域BA2上。因此，COF封装件200可以改善第二弯曲区域BA2的相对大的部分的损坏检测能力以及第二弯曲区域BA2的损坏检测的灵敏度。
参照图6C，在另一示例性实施例中，弯曲区域或第三弯曲区域BA3可以与显示面板100(或第二垫区域AR2)邻近定位。在这样的实施例中，第三检测图案DPL3可以形成在第三弯曲区域BA3上。COF封装件200可以改善第三弯曲区域BA3的损坏检测能力。
在这样的实施例中，如上所述，COF封装件200(或第二检测线TL2)可以包括形成在弯曲区域BA中的检测图案DPL，从而改善弯曲区域BA的损坏检测能力。在这样的实施例中，如在图6A至图6C中所示，检测图案(例如，第一检测图案DPL1至第三检测图案DPL3)可以与弯曲区域(例如，第一弯曲区域BA1至第三弯曲区域BA3)对应地定位，但检测图案的位置不限于此。在一个示例性实施例中，例如，当存在其中经常发生损坏的区域时，不管弯曲区域BA如何，COF封装件200可以在经常发生损坏的区域中包括检测图案DPL。
图7A至图7C是示出了包括在图1的显示装置中的COF封装件的示例性实施例的图。
参照图7A，在示例性实施例中，虚设垫DP可以位于第一垫区域AR1的边缘部分处。因此，虚设垫DP可以是设置在第一垫区域AR1上的垫之中的最外面的一个。在这样的实施例中，第二检测线TL2可以沿着COF封装件200的边缘(或与COF封装件200的边缘邻近)布置。因此，可以有效地检测在从COF封装件200的边缘到COF封装件200的中心的方向上发生的损坏。
参照图7B，在可选示例性实施例中，虚设垫DP可以与第一垫区域AR1的中心(例如，在第一垫区域AR1的水平方向上的中心点)邻近定位。因此，虚设垫DP可以是形成在第一垫区域AR1中的垫之中的与中心点相对邻近的垫。在这样的实施例中，第二检测线TL2可以布置在COF封装件200的内部。可以有效地检测到在图6B中所示的第二弯曲区域BA2中并且在从COF封装件200的中心到COF封装件200的边缘的方向上发生的损坏。
在这样的实施例中，由于虚设垫DP独立于第一检测线TL1形成，所以可以由通过第二检测线TL2彼此连接的一对虚设垫DP1和DP2来限定虚设垫DP，以用于损坏检测。
参照图7C，在可选示例性实施例中，虚设垫DP如图7B中可以与第一垫区域AR1的中心邻近定位。在这样的实施例中，图7C的第二检测线TL2可以布置为部分地围绕IC芯片210。在这样的实施例中，可以有效地检测在图6A的第一弯曲区域BA1中并且在从COF封装件200的中心到COF封装件200的边缘的方向上发生的损坏。
在示例性实施例中，如以上参照图7A至图7C所述的，虚设垫DP的位置和第二检测线TL2的布置(或位置)可以基于弯曲区域BA的位置和损坏发生特性(例如，如何发生损坏、损坏发生的位置等)来确定。
图8A是示出了包括在图1的显示装置中的COF封装件的另一可选示例性实施例的图。
参照图1和图8A，COF封装件200的示例性实施例可以包括基体基底220、多个垫(或多个垫电极)、IC芯片210、第一检测线TL1和第二检测线TL2。
在这样的实施例中，COF封装件200可以包括弯曲区域BA和非弯曲区域NA。非弯曲区域NA可以包括第四垫区域AR4(或内引线结合区域)、第五垫区域AR5(或输出外引线结合区域)和第六垫区域AR6(或输入外引线结合区域)。第七区域AR7可以位于第四垫区域AR4和第五垫区域AR5之间。弯曲区域BA可以位于第七区域AR7中。类似于图3A中所示的COF封装件200的示例性实施例，第五垫区域AR5可以是用于结合到显示面板100的区域。在这样的实施例中，第四垫区域AR4可以是用于结合到IC芯片210的区域，第六垫区域AR6可以是用于结合到PCB 300的区域。第四垫区域AR4可以位于COF封装件200在第一方向DR1上的中心处。第五垫区域AR5可以位于COF封装件200在第一方向DR1上的一端处(或与COF封装件200在第一方向DR1上的所述一端邻近)，第六垫区域AR6可以位于COF封装件200在第一方向DR1上的另一端处(或与COF封装件200在第一方向DR1上的所述另一端邻近)。
第四垫区域AR4可以包括虚设垫DP、内垫INTP1、内垫INTP2以及信号垫SP。第五垫区域AR5可以包括输出垫OTP1、输出垫OTP2以及信号垫SP。第六垫区域AR6可以包括输入垫ITP1、输入垫ITP2以及信号垫SP。
第一检测线TL1可以设置在基体基底220上，并且可以连接到第一内垫INTP1和第二内垫INTP2。第一检测线TL1可以经由第五垫区域AR5在第一内垫INTP1和第二内垫INTP2之间形成第一回路。
第二检测线TL2可以设置在基体基底220上。第二检测线TL2可以将虚设垫DP连接到第一检测线TL1，以在虚设垫DP和第一内垫INTP1之间形成第二回路。
图8A的虚设垫DP和第一检测线TL1/第二检测线TL2的连接结构可以与图3A的虚设垫DP和第一检测线TL1/第二检测线TL2的连接结构基本相同或相似。因此，在下文中将省略或简化对相同或相似元件的任何重复的详细描述。
在这样的实施例中，类似于上面参照图3A描述的外部检查装置，IC芯片210可以将第一测试信号施加到第一内垫INTP1和第二内垫INTP2中的一个(例如，第一内垫INTP1)，从第一内垫INTP1和第二内垫INTP2中的另一个(例如，第二内垫INTP2)接收第一测量信号，并基于第一测试信号和第一测量信号来确定COF封装件200是否损坏。在一个示例性实施例中，例如，IC芯片210可以将第一测试电压施加在第一内垫INTP1和第二内垫INTP2之间，从第二内垫INTP2接收第一测量电流，并基于第一测试电压和第一测量电流来计算第一回路的第一电阻值。这里，第一回路的第一电阻值可以包括第一内垫INTP1和第二内垫INTP2的电阻值(例如，压缩电阻值、结合电阻值或接触电阻值)、第一输出垫OTP1和第二输出垫OTP2的电阻值以及第一检测线TL1的电阻值。第一回路的第一电阻值可以根据上述的等式1来计算。
在这样的实施例中，IC芯片210可以将第二测试信号施加到虚设垫DP和第一内垫INTP1中的一个(例如，第一内垫INTP1)，通过虚设垫DP和第一内垫INTP1中的另一个(例如，虚设垫DP)接收第二测量信号，并基于第二测试信号和第二测量信号来确定COF封装件200中的损坏的位置和原因。在一个示例性实施例中，例如，IC芯片210可以将第二测试电压施加在虚设垫DP和第一内垫INTP1之间，从虚设垫DP接收第二测量电流，并基于第二测试电压和第二测量电流来计算第二回路的第二电阻值。这里，第二回路的第二电阻值可以包括虚设垫DP和第一内垫INTP1的电阻值(例如，压缩电阻值、结合电阻值或接触电阻值)以及第二检测线TL2的电阻值。第二回路的第二电阻值可以根据上述的等式2来计算。
因此，IC芯片210可以基于等式1和等式2(或等式3和等式4)分别计算输出垫OTP1、输出垫OTP2与检测线TL1和TL2的电阻值，并且可以基于电阻值的变化来确定损坏的位置。
在示例性实施例中，当正常驱动显示装置1000时，IC芯片210可以连续地检测(或监测)COF封装件200是否损坏。在这样的实施例中，IC芯片210可以将监测结果传输到外部装置(例如，应用处理器(AP))，外部装置可以基于监测结果来控制显示装置1000。在一个示例性实施例中，例如，当COF封装件200损坏时，应用处理器可以基于监测结果停止显示面板100而不显示图像。
在示例性实施例中，虚设垫DP可以以相对短的路径连接到第二内垫INTP2。IC芯片210可以将第三测试电压施加在虚设垫DP和第二内垫INTP2之间，从虚设垫DP接收第三测量电流，并基于第三测试电压和第三测量电流计算内垫INTP1、内垫INTP2的电阻值。
在示例性实施例中，COF封装件200还可以包括虚设线DL。虚设线DL可以在第一方向DR1上从第五垫区域AR5(或基体基底220的一端)延伸到第六垫区域AR6(或基体基底220的另一端)。在这样的实施例中，第二检测线TL2可以通过虚设线DL的至少一部分来限定。
在一个示例性实施例中，例如，COF封装件200还可以包括设置在第五垫区域AR5上的输出虚设垫ODP和设置在第六垫区域AR6上的输入虚设垫IDP。在这样的实施例中，虚设线DL可以将输出虚设垫ODP连接到输入虚设垫IDP。图8A的第一检测线TL1和第二检测线TL2可以不覆盖COF封装件200的整个区域，并且可以基于第一方向DR1仅覆盖COF封装件200的一部分(例如，一半区域)。因此，虚设线DL可以在COF封装件200的制造工艺中形成，以提供第二检测线TL2，然后在COF封装件200连接到显示面板100和PCB 300之后，可以不使用虚设线DL。
COF封装件200可以利用虚设垫DP(即，包括对准标记并且通常不使用的垫)和虚设线DL(即，用于检测COF封装件200的制造工艺中的裂纹并且通常不用于显示装置1000的线)形成第二检测线TL2(或第二回路)。因此，COF封装件200可以确定是否有损坏发生，并且更快更准确地确定损坏的位置或原因。
在示例性实施例中，第一检测线TL1和第二检测线TL2的结构不限于图8A中所示的结构。在一个示例性实施例中，例如，第二检测线TL2可以由与上面参照图4A至图4F描述的第二检测线TL2类似的多个层的子检测线形成。在示例性实施例中，第二检测线TL2可以包括与上面参照图5所述的第二检测线TL2类似的检测图案DPL。在示例性实施例中，类似于上面参照图6A至图6C和图7A至图7C描述的第二检测线TL2，第二检测线TL2的布置/结构和检测图案DPL的位置可以基于弯曲区域BA的位置和损坏发生特性(例如，损害的原因/类型，损坏发生的位置等)来确定。
图8B是示出了包括在图1的显示装置中的COF封装件的又一可选示例性实施例的图。
参照图8A和图8B，除了输出垫OTP1至OTP4的布置和第一检测线TL1的连接结构之外，图8B的COF封装件200可以与图8A的COF封装件200基本相同。此外，输出垫OTP1至OTP4的布置和第一检测线TL1的连接结构可以与图3B中所示的输出垫OTP1至OTP4的布置和第一检测线TL1的连接结构基本相同。因此，在下文中将省略或简化对相同或相似元件的任何重复的详细描述。
在这样的实施例中，如以上参照图3B所述的，IC芯片210可以计算第一回路的第一电阻值和第二回路的第二电阻值，并且可以基于第一电阻值和第二电阻值来确定输出垫和弯曲区域中的至少一个是否损坏。
在一个示例性实施例中，例如，IC芯片210可以将第一测试电压施加在第一内垫INTP1和第三内垫INTP3之间，从第三内垫INTP3接收第一测量电流，并基于第一测试电压和第一测量电流来计算第一回路的第一电阻值。这里，第一回路的第一电阻值可以包括第一内垫INTP1和第三内垫INTP3的电阻值(或压缩电阻值、结合电阻值、接触电阻值)、第一输出垫OTP1至第四输出垫OTP4的电阻值以及第一检测线TL1的电阻值。第一回路的第一电阻值可以通过与上面的等式5基本相同或相似的方法来计算。
当第一回路的第一电阻值在参考电阻值的误差范围之外时(例如，当第一电阻值比参考电阻值大时)，IC芯片210可以确定COF封装件200被损坏。
在一个示例性实施例中，例如，IC芯片210可以将第四测试电压施加在第三内垫INTP3和第四内垫INTP4之间以确定第一垫区域AR1是否损坏。在这样的实施例中，通过将第二测试电压施加到虚设垫DP和第一内垫INTP1，IC芯片210可以基于上述的等式3来确定在弯曲区域BA等中是否发生损坏。在这样的实施例中，IC芯片210可以基于等式3和等式5来确定在第五垫区域AR5中是否发生损坏。在这样的实施例中，IC芯片210可以分别确定在第五垫区域AR5的第一子垫区域ARS1和第二子垫区域ARS2中是否发生损坏。
在这样的实施例中，如以上参照图8A所述的，当正常驱动显示装置1000时，IC芯片210可以连续地检测(或监测)COF封装件200是否损坏。在这样的实施例中，IC芯片210可以将监测结果传输到外部装置(例如，应用处理器(“AP”))，并且外部装置可以基于监测结果来控制显示装置1000。
图9是示出了图1的显示装置的示例性实施例的剖视图。
参照图1和图9，显示装置1000的示例性实施例可以包括显示面板100、COF封装件200和PCB 300。除了显示面板100代替COF封装件200被弯曲之外，显示面板100、COF封装件200和PCB 300与上面参照图2所述的示例性实施例的显示面板100、COF封装件200和PCB300基本相同。因此，在下文中将省略或简化对相同或相似的元件的任何重复的详细描述。
显示面板100可以包括第一基底10和第二基底20。第一基底10可以包括多个像素和驱动电路(例如，栅极驱动器等)。第一基底10可以是柔性基底。第二基底20可以将像素等元件封装在第一基底10中，并且可以包括柔性材料。显示面板100可以以弯曲的状态(例如，以“C”形状)连接到COF封装件200(或PCB 300)。
图10是示出了包括在图9的显示装置中的显示面板的可选示例性实施例的图。
参照图9和图10，显示面板100的示例性实施例可以包括第一基底10(或基体基底、基体膜、柔性基底)、多个垫(或多个垫电极)、第一检测线TL1和第二检测线TL2。
在平面图中，显示面板100可以包括面板弯曲区域PBA和面板非弯曲区域PNA。类似于上面参照图2所述的弯曲区域BA，显示面板100可以在面板弯曲区域PBA中弯曲。在一个示例性实施例中，例如，当显示面板100是可折叠显示面板时，所述可折叠显示面板可以在面板弯曲区域PBA中折叠。面板弯曲区域PBA可以在第一方向DR1上具有恒定的宽度，并且可以在第二方向DR2上延伸。即使显示面板100在面板弯曲区域PBA中弯曲，显示面板100面板也不会在面板非弯曲区域PNA中弯曲。那就是说，面板非弯曲区域PNA可以是除了第一基底10中的面板弯曲区域PBA之外的区域。
面板非弯曲区域PNA可以包括第八垫区域AR8。第八垫区域AR8可以是用于结合到COF封装件200(或PCB 300)的区域，并且可以包括虚设垫DP和垫P1、垫P2。第八垫区域AR8可以在第一方向DR1上位于显示面板100的一端。
第一检测线TL1可以设置在第一基底10上，并且可以连接到第一垫P1和第二垫P2。第一检测线TL1可以经由第一基底10的外部(或边缘)的部分在第一垫P1和第二垫P2之间形成第一回路。第一检测线TL1可以包括至少两条直线SL1、SL2。两条直线SL1、SL2可以在第二方向DR2上彼此间隔开，并且可以分别在第一方向DR1上延伸。
第二检测线TL2可以设置在第一基底10上。第二检测线TL2可以经由面板弯曲区域PBA将虚设垫DP连接到第一检测线TL1，以在虚设垫DP和第一垫P1之间形成第二回路。
在示例性实施例中，虚设垫DP可以包括对准标记AK。在这样的实施例中，如上所述，对准标记AK可以用于确定垫P1、垫P2和信号垫SP的对准状态或者用于确定当COF封装件200连接到显示面板100时COF封装件200和显示面板100之间的对准状态。
在这样的实施例中，如以上参照图3A所述，可以利用外部检查装置来确定显示面板100是否损坏。外部检查装置可以利用第一垫P1和第二垫P2来确定第一垫P1和第二垫P2以及第一检测线TL1(或显示面板的边缘部分)是否损坏。在这样的实施例中，外部检查装置可以利用第一垫P1和虚设垫DP来确定面板弯曲区域PBA是否损坏。
当第一检测线TL1通过连接除了垫P1、垫P2之外的其它垫或元件来形成第一回路时，可以利用第一回路来快速地检测显示面板100是否损坏，然而，损坏的位置和原因不能被有效地检测。在示例性实施例中，显示面板100还包括第二检测线TL2，从而更容易地检测面板弯曲区域PBA的损坏。
在这样的实施例中，第一检测线TL1和第二检测线TL2的结构不限于图10中所示的结构。在一个示例性实施例中，例如，显示面板100可以包括布置在两行中的垫，第一检测线TL1可以与上面参照图3B所述的示例实施例的第一检测线TL1基本相同。在一个示例性实施例中，例如，类似于图4A至图4F中所示的第二检测线TL2，第二检测线TL2可以由多个导电层的子检测线形成，所述子检测线设置在多个绝缘层上或之间。在示例性实施例中，类似于图5中所示的第二检测线TL2，第二检测线TL2可以包括检测图案DPL。在示例性实施例中，类似于图6A至图6C和图7A至图7C中所示的第二检测线TL2，第二检测线TL2的布置/结构和检测图案DPL的位置可以基于面板弯曲区域PBA的位置以及损坏发生特性(例如，损坏的原因/类型，损坏发生的位置等)来确定。
在示例性实施例中，虚设垫和对准标记可以彼此分离，但不限于此。可选地，虚设垫和对准标记可以一体形成。在一个示例性实施例中，例如，虚设垫包括作为对准标记的突出部分。
尽管COF封装件、显示面板和显示装置的一些示例性实施例已经参照附图进行了描述，但是本领域的技术人员将容易理解的是，在不实质上脱离本发明的新颖性教导和优点的情况下，在示例实施例中可以有许多修改。
本发明的示例性实施例可以应用到具有显示装置的电子装置中，例如，电视、计算机监视器、便携式计算机、移动电话、智能电话、智能平板电脑、个人数字助理(“PDA”)等。
前述内容是对示例实施例的说明，而不解释为是对示例实施例的限制。尽管已经描述了一些示例实施例，但是本领域的技术人员将容易地认识到，在实质上不脱离本发明的新颖教导和优点的情况下，示例实施例中可以有许多修改。因此，所有这些修改意图被包括在如权利要求中所限定的发明的范围内。因此，将理解的是，前述内容是对各种示例实施例的说明，而不解释为限制于公开的特定的示例实施例，并且对公开的示例实施例的修改以及其它示例实施例意图被包括在附加的权利要求的范围内。

Claims (25)

1.一种膜上芯片封装件，所述膜上芯片封装件包括：
基体基底，在所述基体基底上限定有第一垫区域、与所述第一垫区域不同的第二垫区域以及位于所述第一垫区域和所述第二垫区域之间的第三区域；
虚设垫，设置在所述第一垫区域上；
多个输入垫，设置在所述第一垫区域上；
多个输出垫，设置在所述第二垫区域上；
第一检测线，设置在所述基体基底上，其中，所述第一检测线经由所述第二垫区域连接到所述多个输入垫的第一输入垫和所述多个输入垫的第二输入垫，以在所述第一输入垫和所述第二输入垫之间形成第一回路；以及
第二检测线，设置在所述基体基底上，其中，所述第二检测线经由所述第三区域连接到所述虚设垫和所述第一检测线，以在所述虚设垫和所述第一输入垫之间形成第二回路。
2.根据权利要求1所述的膜上芯片封装件，其中，所述虚设垫包括用于所述多个输入垫的对准的对准标记。
3.根据权利要求1所述的膜上芯片封装件，其中，所述第一检测线包括：
第一子检测线，连接到所述第一输入垫和所述多个输出垫的第一输出垫；以及
第二子检测线，连接到所述第二输入垫和所述多个输出垫的第二输出垫，并且
其中，所述第二检测线连接到所述第一子检测线。
4.根据权利要求1所述的膜上芯片封装件，其中，
所述基体基底包括多个层，并且
其中，所述第二检测线设置在所述多个层上。
5.根据权利要求1所述的膜上芯片封装件，其中，
所述第二检测线包括第一部分检测线和第二部分检测线，
所述第一部分检测线设置在所述基体基底的第一表面上，
所述第二部分检测线设置在所述基体基底的第二表面上，所述第二表面与所述第一表面背对，并且
所述第一部分检测线经由穿过所述基体基底设置的通孔结构连接到所述第二部分检测线。
6.根据权利要求1所述的膜上芯片封装件，其中，所述第二检测线包括以锯齿形图案设置在所述第三区域上的检测图案。
7.根据权利要求1所述的膜上芯片封装件，其中，所述虚设垫位于所述多个输入垫的最外面，并且所述虚设垫设置在所述第一垫区域上。
8.根据权利要求1所述的膜上芯片封装件，所述膜上芯片封装件还包括：
集成电路芯片，连接到所述虚设垫和所述多个输入垫，
其中，所述集成电路芯片计算所述第一回路的第一电阻值和所述第二回路的第二电阻值，并且基于所述第一电阻值和所述第二电阻值来确定所述第二垫区域和所述第三区域中的至少一个是否损坏。
9.根据权利要求8所述的膜上芯片封装件，其中：
所述集成电路芯片基于所述多个输入垫的输入垫电阻值和所述第一电阻值来确定所述第二垫区域和所述第三区域是否损坏，
所述集成电路芯片基于所述输入垫电阻值和所述第二电阻值来确定所述第三区域是否损坏，以及
所述集成电路芯片基于所述第一电阻值和所述第二电阻值之间的差值来确定所述第二垫区域是否损坏。
10.根据权利要求8所述的膜上芯片封装件，所述膜上芯片封装件还包括：
虚设线，设置在所述基体基底上，
其中，所述虚设线从所述基体基底的与所述第二垫区域对应的一侧越过所述基体基底而延伸到所述基体基底的另一侧，以及
其中，所述第二检测线通过所述虚设线的至少一部分来限定。
11.根据权利要求1所述的膜上芯片封装件，其中，
所述第二垫区域包括第一子垫区域和第二子垫区域，
所述多个输出垫包括：多个第一输出垫，设置在所述第一子垫区域上；以及多个第二输出垫，设置在所述第二子垫区域上，
所述第一回路包括第一子回路和第二子回路，
所述第一子回路经由所述第一子垫区域将所述第一输入垫连接到所述第二输入垫，以及
所述第二子回路经由所述第二子垫区域将所述第二输入垫连接到所述多个输入垫的第三输入垫。
12.根据权利要求11所述的膜上芯片封装件，其中，所述第一检测线包括：
第一子检测线，连接到所述第一输入垫和所述多个第一输出垫的一个第一输出垫；
第二子检测线，连接到所述第二输入垫和所述多个第二输出垫的一个第二输出垫；
第三子检测线，连接到所述第二输入垫和所述多个第一输出垫的另一个第一输出垫；以及
第四子检测线，连接到所述第三输入垫和所述多个第二输出垫的另一个第二输出垫，并且
其中，所述第二检测线连接到所述第一子检测线。
13.根据权利要求11所述的膜上芯片封装件，所述膜上芯片封装件还包括：
第三检测线，连接到所述第三输入垫和所述多个输入垫的第四输入垫以形成第三回路。
14.根据权利要求13所述的膜上芯片封装件，所述膜上芯片封装件还包括：
集成电路芯片，连接到所述虚设垫和所述多个输入垫，
其中，所述集成电路芯片计算所述第一回路的第一电阻值、所述第二回路的第二电阻值以及所述第三回路的第三电阻值，以及
所述集成电路芯片基于所述第一电阻值、所述第二电阻值和所述第三电阻值来确定所述第一垫区域、所述第二垫区域和所述第三区域中的至少一个是否损坏。
15.根据权利要求14所述的膜上芯片封装件，其中，
所述集成电路芯片基于所述第三电阻值来确定所述多个输入垫、所述多个输出垫和所述第三区域是否损坏，
所述集成电路芯片基于所述第三电阻值来确定所述多个输入垫是否损坏，所述集成电路芯片基于所述第一电阻值和所述第二电阻值之间的差值来确定所述多个输出垫是否损坏，并且
所述集成电路芯片基于所述第二电阻值和所述第三电阻值之间的差值来确定所述第三区域是否损坏。
16.一种显示面板，所述显示面板包括：
基体基底，所述基体基底上限定有第一区域和与所述第一区域不同的第二区域；
虚设垫，设置在所述第一区域上；
多个垫，设置在所述第一区域上；
第一检测线，设置在所述基体基底上，其中，所述第一检测线经由所述基体基底的至少外围部分连接到所述多个垫的第一垫和所述多个垫的第二垫，以在所述第一垫和所述第二垫之间形成第一回路；以及
第二检测线，设置在所述基体基底上，其中，所述第二检测线经由所述第二区域连接到所述虚设垫和所述第一检测线，以在所述虚设垫和所述第一垫之间形成第二回路。
17.根据权利要求16所述的显示面板，其中，所述虚设垫包括用于所述多个垫的对准的对准标记。
18.根据权利要求16所述的显示面板，其中，
所述基体基底包括多个层，以及
所述第二检测线穿过所述多个层中的至少一个层设置。
19.根据权利要求16所述的显示面板，其中，所述第二检测线包括以锯齿形图案设置在所述第二区域上的检测图案。
20.一种显示装置，所述显示装置包括：
显示面板，显示图像；
印刷电路板，驱动所述显示面板；
膜上芯片封装件，将所述显示面板电连接到所述印刷电路板，
其中，所述显示面板和所述膜上芯片封装件中的至少一个包括：基体基底，在所述基体基底上限定有第一垫区域以及与所述第一垫区域不同的第二区域；虚设垫，设置在所述第一垫区域上；多个垫，设置在所述第一垫区域上；第一检测线，设置在所述基体基底上，其中，所述第一检测线经由所述基体基底的至少外围部分连接到所述多个垫的第一垫和所述多个垫的第二垫，以在所述第一垫和所述第二垫之间形成第一回路；以及第二检测线，设置在所述基体基底上，其中，所述第二检测线经由所述第二区域连接到所述虚设垫和所述第一检测线，以在所述虚设垫和所述第一垫之间形成第二回路。
21.一种膜上芯片封装件，所述膜上芯片封装件包括：
基体基底，在所述基体基底上限定有第一垫区域、与所述第一垫区域不同的第二垫区域以及位于所述第一垫区域和所述第二垫区域之间的第三区域；
虚设垫，设置在所述第一垫区域上；
多个输入垫，设置在所述第一垫区域上；
多个输出垫，设置在所述第二垫区域上；
第一检测线，设置在所述基体基底上，所述第一检测线经由所述第二垫区域和所述第三区域将所述多个输入垫的第一输入垫连接到所述多个输入垫的第二输入垫；以及
第二检测线，设置在所述基体基底上，所述第二检测线经由所述第三区域将所述虚设垫连接到所述第一检测线。
22.根据权利要求21所述的膜上芯片封装件，其中，
所述第一检测线在所述第二垫区域中包括第一子检测线和连接到所述第一子检测线的第二子检测线，
所述第一子检测线将所述多个输入垫的第一输入垫连接到所述多个输出垫的第一输出垫，并且
所述第二子检测线连接所述多个输入垫的第二输入垫和所述多个输出垫的第二输出垫。
23.根据权利要求22所述的膜上芯片封装件，其中，所述第二检测线连接到所述第一子检测线。
24.根据权利要求21所述的膜上芯片封装件，所述膜上芯片封装件还包括：
检查电路，连接到所述虚设垫和所述多个输入垫，
其中，所述检查电路计算所述第一输入垫和所述第二输入垫之间的第一电阻值以及所述虚设垫和所述第一输入垫之间的第二电阻值，并且所述检查电路基于所述第一电阻值和所述第二电阻值来确定所述第二垫区域和所述第三区域中的至少一个是否损坏。
25.根据权利要求24所述的膜上芯片封装件，其中，
所述检查电路基于所述多个输入垫的输入垫电阻值和所述第一电阻值来确定所述第二垫区域和所述第三区域是否损坏，
所述检查电路基于所述输入垫电阻值和所述第二电阻值来确定所述第三区域是否损坏，并且
所述检查电路基于所述第一电阻值和所述第二电阻值之间的差值来确定所述第二垫区域是否损坏。
CN201810120824.0A 2017-02-10 2018-02-07 膜上芯片封装件、显示面板和显示装置 Active CN108417506B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170018734A KR102695418B1 (ko) 2017-02-10 2017-02-10 칩 온 필름 패키지, 표시 패널 및 표시 장치
KR10-2017-0018734 2017-02-10

Publications (2)

Publication Number Publication Date
CN108417506A CN108417506A (zh) 2018-08-17
CN108417506B true CN108417506B (zh) 2023-04-07

Family

ID=61189239

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810120824.0A Active CN108417506B (zh) 2017-02-10 2018-02-07 膜上芯片封装件、显示面板和显示装置

Country Status (6)

Country Link
US (4) US10504830B2 (zh)
EP (1) EP3361838B1 (zh)
JP (1) JP7177594B2 (zh)
KR (2) KR102695418B1 (zh)
CN (1) CN108417506B (zh)
TW (1) TWI763783B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102342839B1 (ko) * 2017-04-21 2021-12-24 삼성디스플레이 주식회사 표시모듈 및 표시모듈 검사방법
CN108417151B (zh) * 2018-02-02 2020-04-10 武汉华星光电半导体显示技术有限公司 显示装置及其覆晶薄膜结构
TWI646877B (zh) * 2018-03-12 2019-01-01 Chipbond Technology Corporation 軟性電路基板之佈線結構
KR102581839B1 (ko) * 2018-10-02 2023-09-22 삼성디스플레이 주식회사 표시 장치
KR102580295B1 (ko) * 2018-11-28 2023-09-19 엘지디스플레이 주식회사 유기발광표시장치
CN109493799B (zh) * 2018-11-29 2020-09-29 昆山国显光电有限公司 显示面板一次性可编程otp调节的辅助方法及装置
KR20200101555A (ko) 2019-02-19 2020-08-28 삼성디스플레이 주식회사 표시 장치
TWI827809B (zh) * 2019-04-04 2024-01-01 丹麥商卡普雷斯股份有限公司 測量測試樣本之電性的方法，以及多層測試樣本
US11256379B2 (en) * 2019-09-26 2022-02-22 Samsung Display Co., Ltd. Display device and a method of fabricating the same
TWI726427B (zh) * 2019-09-27 2021-05-01 友達光電股份有限公司 元件基板
KR20210044356A (ko) * 2019-10-14 2021-04-23 삼성디스플레이 주식회사 표시 장치
TWI705748B (zh) * 2019-11-21 2020-09-21 頎邦科技股份有限公司 雙面銅之軟性電路板及其佈線結構
US20210375700A1 (en) * 2019-11-29 2021-12-02 Boe Technology Group Co., Ltd. Method for detecting resistance of side trace of display substrate and display substrate
KR102640424B1 (ko) * 2019-12-09 2024-02-26 삼성전자주식회사 결함 영역을 검출하는 폴더블 전자 장치 및 방법
KR20210085642A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시장치
CN111025130B (zh) * 2020-01-07 2021-07-16 电子科技大学 一种用于多层互联fpc的smt检测方法
CN111583842A (zh) * 2020-05-29 2020-08-25 京东方科技集团股份有限公司 一种显示面板、显示装置及其断线检测方法
CN112068365A (zh) * 2020-09-02 2020-12-11 深圳市华星光电半导体显示技术有限公司 显示面板
KR20230131349A (ko) * 2022-03-03 2023-09-13 삼성디스플레이 주식회사 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201001428A (en) * 2008-06-24 2010-01-01 United Microelectronics Corp Test system for identifying defects and method of operating the same
TW201000992A (en) * 2008-06-17 2010-01-01 Au Optronics Corp Detection circuit and method for LCD panel
TW201349479A (zh) * 2012-05-18 2013-12-01 Samsung Display Co Ltd 顯示裝置及其修復方法
CN104297622A (zh) * 2014-10-30 2015-01-21 京东方科技集团股份有限公司 检测显示面板缺陷的方法及装置
US9201549B2 (en) * 2012-08-31 2015-12-01 Apple Inc. Systems and methods for monitoring LCD display panel resistance
CN105826298A (zh) * 2015-01-23 2016-08-03 三星电子株式会社 半导体封装件和使用所述半导体封装件的封装模块

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6250199A (ja) 1985-08-30 1987-03-04 東レ株式会社 筆記用シ−ト状物
JPH06250199A (ja) * 1993-02-23 1994-09-09 Sharp Corp 表示装置
US6414741B2 (en) 2000-05-10 2002-07-02 Kabushiki Kaisha Toshiba Method of manufacturing flat-panel display device
JP4607281B2 (ja) 2000-05-10 2011-01-05 東芝モバイルディスプレイ株式会社 テープキャリアパッケージを備える平面表示装置
US8709832B2 (en) 2001-03-30 2014-04-29 Samsung Electronics Co., Ltd. Chip on film (COF) package having test line for testing electrical function of chip and method for manufacturing same
US20060081968A1 (en) * 2004-10-15 2006-04-20 Bai Shwang S Semiconductor package
JP2006350064A (ja) 2005-06-17 2006-12-28 Hitachi Displays Ltd 表示装置および位置ずれ検査方法
KR101228091B1 (ko) * 2006-02-03 2013-02-01 삼성디스플레이 주식회사 구동 칩 패키지, 이를 포함하는 표시 장치 및 이의 검사방법
JP4980960B2 (ja) * 2008-03-14 2012-07-18 ラピスセミコンダクタ株式会社 テープ配線基板及び半導体チップパッケージ
KR101660430B1 (ko) * 2009-08-14 2016-09-27 삼성전자 주식회사 반도체 패키지
JP2009282285A (ja) 2008-05-22 2009-12-03 Mitsubishi Electric Corp 画像表示装置、およびその実装検査方法
KR20120035297A (ko) * 2010-10-05 2012-04-16 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR20120037053A (ko) * 2010-10-11 2012-04-19 삼성전자주식회사 집적 회로, 이의 테스트 동작 방법, 및 이를 포함하는 장치들
US20130082997A1 (en) 2011-09-30 2013-04-04 Apple Inc. System and method for detection of dimensions of display panel or other patterned device
JP2013182128A (ja) 2012-03-01 2013-09-12 Sharp Corp 表示装置
KR102115605B1 (ko) 2013-04-29 2020-05-27 삼성디스플레이 주식회사 Cof 패키지 및 이를 포함하는 표시 장치
KR102018733B1 (ko) * 2013-06-13 2019-09-06 삼성디스플레이 주식회사 플렉서블 표시장치
CN106132560A (zh) 2014-10-28 2016-11-16 来秋列利怎 喷枪
KR20160096739A (ko) 2015-02-05 2016-08-17 삼성디스플레이 주식회사 표시 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201000992A (en) * 2008-06-17 2010-01-01 Au Optronics Corp Detection circuit and method for LCD panel
TW201001428A (en) * 2008-06-24 2010-01-01 United Microelectronics Corp Test system for identifying defects and method of operating the same
TW201349479A (zh) * 2012-05-18 2013-12-01 Samsung Display Co Ltd 顯示裝置及其修復方法
US9201549B2 (en) * 2012-08-31 2015-12-01 Apple Inc. Systems and methods for monitoring LCD display panel resistance
CN104297622A (zh) * 2014-10-30 2015-01-21 京东方科技集团股份有限公司 检测显示面板缺陷的方法及装置
CN105826298A (zh) * 2015-01-23 2016-08-03 三星电子株式会社 半导体封装件和使用所述半导体封装件的封装模块

Also Published As

Publication number Publication date
KR102695418B1 (ko) 2024-08-19
JP2018128672A (ja) 2018-08-16
US11749146B2 (en) 2023-09-05
KR20180093191A (ko) 2018-08-21
US20230410703A1 (en) 2023-12-21
US11056027B2 (en) 2021-07-06
TWI763783B (zh) 2022-05-11
KR20240125899A (ko) 2024-08-20
EP3361838A1 (en) 2018-08-15
CN108417506A (zh) 2018-08-17
TW201830628A (zh) 2018-08-16
US10504830B2 (en) 2019-12-10
US20200091045A1 (en) 2020-03-19
US20180233436A1 (en) 2018-08-16
US20210335170A1 (en) 2021-10-28
JP7177594B2 (ja) 2022-11-24
EP3361838B1 (en) 2021-03-31

Similar Documents

Publication Publication Date Title
CN108417506B (zh) 膜上芯片封装件、显示面板和显示装置
US10937843B2 (en) Display panel and display apparatus
KR102523051B1 (ko) 표시 장치
CN107683020A (zh) 一种显示面板、其检测方法、柔性电路板及显示装置
KR102508462B1 (ko) 표시 장치
CN110568683B (zh) 阵列基板、显示装置及其测试方法
KR102477989B1 (ko) 표시 장치 및 본딩 저항 검사 방법
EP3866148A1 (en) Display device and an inspection method of a display device
KR20140014615A (ko) 플라스틱패널 및 이를 이용한 평판표시장치
KR20220007799A (ko) 표시장치 및 이의 제조방법
US9153154B2 (en) Display panel and testing method thereof
JP2006276115A (ja) 液晶モジュール
KR102493578B1 (ko) 표시장치
JP5506034B2 (ja) 液晶表示装置および電子機器
CN111554221A (zh) 一种显示模组和显示装置
KR100278612B1 (ko) 엘씨디 패널
CN101738806B (zh) 阵列背板、用以测试阵列背板的探针及液晶显示面板
CN114975364A (zh) 电子装置
JP4319429B2 (ja) 液晶表示パネルの検査方法
CN113345913A (zh) 显示装置
CN114578594A (zh) 阵列基板及其显示模组、制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant