CN114975364A - 电子装置 - Google Patents

电子装置 Download PDF

Info

Publication number
CN114975364A
CN114975364A CN202210171642.2A CN202210171642A CN114975364A CN 114975364 A CN114975364 A CN 114975364A CN 202210171642 A CN202210171642 A CN 202210171642A CN 114975364 A CN114975364 A CN 114975364A
Authority
CN
China
Prior art keywords
pad
lead
dummy
pixel
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210171642.2A
Other languages
English (en)
Inventor
吴在镇
郭埈豪
朴东镇
李庚穆
李东晔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114975364A publication Critical patent/CN114975364A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2844—Fault-finding or characterising using test interfaces, e.g. adapters, test boxes, switches, PIN drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/025—Measuring very high resistances, e.g. isolation resistances, i.e. megohm-meters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/08—Measuring resistance by measuring both voltage and current
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2825—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere in household appliances or professional audio/video equipment
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Environmental & Geological Engineering (AREA)
  • Multimedia (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

电子装置包括：电子面板，包括多个焊盘；电路板，包括多个引线；以及导电粘合构件，配置成将电路板和电子面板电连接。多个焊盘包括多个像素焊盘、布置焊盘以及设置在布置焊盘和像素焊盘之间并且与像素焊盘绝缘的电阻测量焊盘。多个引线包括布置引线、多个像素引线以及设置在像素引线与布置引线之间并且与像素引线绝缘的电阻测量引线。电阻测量引线包括设置在布置引线和像素引线之间并且与电阻测量焊盘电连接的多个测量引线以及在平面图中与多个测量引线间隔开的虚设引线。

Description

电子装置
相关申请的交叉引用
本申请要求于2021年2月26日在韩国知识产权局提交的第10-2021-0026201号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用以其整体并入本文中。
技术领域
本发明构思涉及电子装置，并且更具体地，涉及具有提高的制造效率和可靠性的电子装置。
背景技术
通常，电子装置包括两个或更多个电子组件。例如，诸如移动电话、笔记本计算机或电视的电子装置包括产生图像的电子面板、电路板等。
电子面板和电路板通过焊盘的连接彼此电连接。在一些实施方式中，两个电子组件可以物理地和电气地组合。例如，两个电子组件可以借助于热压工具等在用于布置导电粘合构件和焊盘的步骤之后组合。
电子装置包括用于确定两个电子组件是否良好连接的检查焊盘。然而，尽管在电路板和电子面板之间存在稳定的电连接，但当检查焊盘产生有缺陷的连接时，可能出现指示电路板和电子面板之间的有缺陷的连接的错误。
发明内容
本发明构思提供了具有提高的检查可靠性的电子装置。
根据本发明构思的实施方式，电子装置包括电子面板，电子面板包括基础衬底、在基础衬底上的多个像素以及在粘合区域中的多个焊盘。多个焊盘与多个像素间隔开。电路板包括基础膜以及设置在基础膜上并且在平面图中与多个焊盘重叠的多个引线。导电粘合构件设置在粘合区域中并且配置成将电路板和电子面板电连接。多个焊盘包括电连接到多个像素的多个像素焊盘、与多个像素焊盘间隔开的布置焊盘以及设置在布置焊盘和多个像素焊盘之间并且与多个像素焊盘绝缘的电阻测量焊盘。多个引线包括在平面图中与多个像素焊盘重叠的多个像素引线、在平面图中与布置焊盘重叠的布置引线以及设置在多个像素引线与布置引线之间并且与多个像素引线绝缘的电阻测量引线。电阻测量引线包括设置在布置引线和多个像素引线之间并且电连接到电阻测量焊盘的多个测量引线以及在平面图中与多个测量引线中的每个间隔开的虚设引线。
在实施方式中，测量引线可以包括沿从布置引线朝向像素引线的方向连续布置的第一引线、第二引线和第三引线，并且第三引线可以连接到多个端子。
在实施方式中，虚设引线可以设置在第一引线和第二引线之间。
在实施方式中，虚设引线可以设置在第一引线和布置引线之间。
在实施方式中，电阻测量焊盘可以包括与第一引线连接的第一焊盘、与第二引线连接的第二焊盘以及与第三引线连接的第三焊盘。第一焊盘、第二焊盘和第三焊盘彼此连接。
在实施方式中，电阻测量焊盘还可以包括设置在第一焊盘和第二焊盘之间并且在平面图中与第一焊盘至第三焊盘间隔开的虚设焊盘。虚设焊盘在平面图中与虚设引线重叠。
在实施方式中，虚设焊盘和虚设引线可以通过导电粘合构件彼此连接。
在实施方式中，虚设焊盘和虚设引线之间在电子装置的厚度方向上的间隙可以大于像素引线和像素焊盘之间在电子装置的厚度方向上的间隙。
在实施方式中，虚设引线可以包括彼此间隔开的第一虚设引线和第二虚设引线，且布置引线设置在第一虚设引线和第二虚设引线之间。
在实施方式中，第一虚设引线包括多个第一虚设引线，并且第二虚设引线包括多个第二虚设引线。多个第一虚设引线中的至少一个第一虚设引线具有与多个第一虚设引线中的另一第一虚设引线的形状不同的形状。多个第二虚设引线中的至少一个第二虚设引线具有与多个第二虚设引线中的另一第二虚设引线的形状不同的形状。
在实施方式中，多个引线还可以包括与布置引线间隔开并且配置成接收电信号的驱动评估引线，并且第一虚设引线和第二虚设引线可以设置在由测量引线、布置引线和驱动评估引线围绕的区域中。
根据本发明构思的实施方式，电子装置包括电子面板，电子面板包括基础衬底、在基础衬底上的多个像素以及在粘合区域中的多个焊盘。多个焊盘与多个像素间隔开。电路板包括基础膜以及设置在基础膜上并且在平面图中与多个焊盘重叠的多个引线。导电粘合构件设置在粘合区域中并且配置成将电路板和电子面板电连接。多个焊盘包括电连接到像素和电路板的像素焊盘。布置焊盘与像素焊盘电绝缘。电阻测量焊盘与像素焊盘绝缘，并且电连接到电路板。虚设焊盘设置在布置焊盘和像素焊盘之间，并且在平面图中与电阻测量焊盘间隔开。
在实施方式中，电阻测量焊盘可以包括沿从布置焊盘朝向像素焊盘的方向连续地布置的第一焊盘、第二焊盘和第三焊盘，并且虚设焊盘可以设置在第一焊盘和第二焊盘之间。
在实施方式中，第一焊盘、第二焊盘和第三焊盘可以彼此连接，并且虚设焊盘可以与第一焊盘、第二焊盘和第三焊盘间隔开。
在实施方式中，虚设焊盘可以设置在第一焊盘和布置焊盘之间。
在实施方式中，虚设焊盘可以包括：第一虚设焊盘，设置在布置焊盘、第一焊盘和多个像素之间；以及第二虚设引线，与第一虚设引线间隔开，且布置焊盘设置在第二虚设引线与第一虚设引线之间。
在实施方式中，多个引线可以包括第一引线、第二引线和第三引线以及虚设引线，第一引线、第二引线和第三引线彼此分开设置并且分别连接到第一焊盘、第二焊盘和第三焊盘，虚设引线在平面图中与虚设焊盘重叠。
在实施方式中，虚设引线可以与虚设焊盘连接。
在实施方式中，基础膜和基础衬底中的至少一个包括变形，该变形位于其中设置有虚设引线或虚设焊盘的区域中，并且虚设引线可以与虚设焊盘电绝缘。
在实施方式中，第三引线可以连接到多个端子。
根据本发明构思的实施方式，组合的电子装置包括电子面板，电子面板具有在显示区域中的多个像素以及在粘合区域中的多个焊盘。电路板包括在平面图中与多个焊盘重叠的多个引线。导电粘合构件设置在粘合区域中并且配置成将电路板和电子面板彼此组合并且电连接。通过将多个引线中的电阻测量引线电连接到多个焊盘中的电阻测量焊盘来形成测量连接图案。由多个焊盘中的布置焊盘和多个引线中的布置引线形成布置图案。电路板上设置有至少一个虚设引线，并且电子面板上设置有至少一个虚设焊盘，至少一个虚设引线和至少一个虚设焊盘在平面图中彼此重叠，并且与多个虚设引线和多个焊盘电绝缘。至少一个虚设引线和至少一个虚设焊盘设置在布置图案和测量连接图案之间，以提供测量连接图案和布置图案之间的预定的最小分隔距离。
在实施方式中，虚设区域设置成与布置图案邻近。当电路板和电子面板经由导电粘合构件组合时，虚设区域对变形的敏感性增加。至少一个虚设引线和至少一个虚设焊盘设置在虚设区域中。
附图说明
附图被包括以提供对本发明构思的进一步理解，并且被并入本说明书中且构成本说明书的一部分。附图示出了本发明构思的实施方式，并且与说明书一起用于解释本发明构思的原理。在附图中：
图1是根据本发明构思的实施方式的电子装置的立体图；
图2A是根据本发明构思的实施方式的图1中所示的电子装置的分解立体图；
图2B是示出根据本发明构思的实施方式的图1中所示的电子装置的一部分的立体图；
图3A是根据本发明构思的实施方式的图1中所示的电子装置的分解平面图；
图3B是根据本发明构思的实施方式的组合的图3A中所示的电子装置的平面图；
图3C是沿图3B的线I-I’截取的组合的电子装置的剖视图；
图4A是示出根据本发明构思的实施方式的电子面板的一部分的平面图；
图4B是根据本发明构思的实施方式的电路板的一部分的平面图；
图4C是根据本发明构思的实施方式的组合的图4A中所示的电子面板和图4B中所示的电路板的平面图；
图5A至图5D是示出根据本发明构思的实施方式的用于制造电子装置的方法的立体图；
图6A和图6B是示出比较实施方式的剖视图；
图7A和图7B是本发明构思的实施方式的剖视图；
图8A是示出根据本发明构思的实施方式的电子面板的一部分的平面图；
图8B是根据本发明构思的实施方式的电路板的一部分的平面图；
图9A是示出根据本发明构思的实施方式的电子面板的一部分的平面图；
图9B是根据本发明构思的实施方式的电路板的一部分的平面图；
图10A是示出根据本发明构思的实施方式的电子面板的一部分的平面图；以及
图10B是根据本发明构思的实施方式的电路板的一部分的平面图。
具体实施方式
应当理解，当元件或层被称为在另一元件或层“上”、“连接到”或“联接到”另一元件或层时，其可以直接在该另一元件上、直接连接到或直接联接到该另一元件，或者可以存在居间的第三元件。当元件或层被称为“直接”在另一元件或层上、“直接连接到”或“直接联接到”另一元件或层时，可以不存在居间的第三元件。
附图中相同的附图标记表示相同的元件。此外，在附图中，为了有效地描述技术内容，夸大了元件的厚度、比率和尺寸。
术语“和/或”包括相关项中的一个或多个的任何和所有组合。
诸如第一、第二等的术语可用于描述各种组件，但是这些组件不应受到这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，第一组件可以被称为第二组件，或者类似地，在不背离本发明构思的范围的情况下，第二组件可以被称为第一组件。如本文中所使用的，单数形式“一”、“一个”和“该”也可旨在包括复数形式，除非上下文另外清楚地指示。
此外，诸如“下方”、“下部”、“上”和“上部”的术语用于解释附图中所示的项的关联。应当理解，除了附图中所示的定向之外，空间相对术语旨在包括设备在使用或操作中的不同定向。
除非另有定义，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本发明构思的实施方式所属领域的普通技术人员通常理解的相同的含义。还应当理解，诸如在常用词典中定义的那些术语应被解释为具有与其在相关领域的上下文中的含义一致的含义，并且不应被解释为理想化的或过于正式的含义，除非在本文中明确地如此定义。
还将理解的是，当在本说明书中使用时，术语“包括(includes)”和/或“包括(including)”指定所阐述的特征、整体、步骤、操作、元件、组件或其组合的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、组件或其组合的存在或添加。
在下文中，将参考附图描述本发明构思的实施方式。
图1是根据本发明构思的实施方式的电子装置的立体图。图2A是图1中所示的电子装置的分解立体图。图2B是示出图1中所示的电子装置的一部分的立体图。在下文中，将参考图1至图2B描述本发明构思的实施方式。
电子装置EA包括电子面板EP、电路板CF、驱动芯片CC、导电粘合构件AF(图3A)和光学构件OPL。在实施方式中，电子面板EP在前表面上显示图像。前表面可以在第一方向D1和第二方向D2上限定，并且可以垂直于第三方向D3，第三方向D3可以是电子装置EA的厚度方向。例如，第一方向D1、第二方向D2和第三方向D3可以彼此垂直。然而，本发明构思的实施方式不限于此，并且第一方向D1至第三方向D3可以以各种不同的角度彼此交叉。前表面可以被划分成其中显示图像的有效区域AA以及与有效区域AA邻近的非有效区域NAA。在实施方式中，非有效区域NAA可以具有围绕有效区域AA的边缘的框架形状。然而，本发明构思的实施方式不限于此，并且在一些实施方式中，可以将非有效区域NAA定义为与有效区域AA的边缘的一部分邻近。
在实施方式中，电子面板EP可以感测外部输入。例如，电子面板EP可以包括设置在有效区域AA中的传感器，并且可以感测施加到有效区域AA的外部输入的位置或强度。在实施方式中，传感器可以以静电类型、压敏类型或以其它各种类型驱动。外部输入可以以各种类型(包括用户的手、电磁笔、光、热等)提供。然而，本发明构思的实施方式不限于此，并且外部输入可以变化。当外部输入接近电子面板EP或与电子面板EP直接接触时，电子面板EP可以感测外部输入。然而，在本实施方式中，为了便于解释而不是限制，将描述其上显示图像的电子面板EP。
参考图2A，电子面板EP可以包括基础衬底BS和多个像素PX。在实施方式中，像素PX中的每个可以接收电信号以显示形成图像的光。图2A中的像素PX被示出为分别对应于其中显示光的发光区域。因此，像素PX被示出为设置在有效区域AA中并且彼此间隔开(例如，在第一方向D1和/或第二方向D2上)。然而，本发明构思的实施方式不限于此，并且配置像素PX中的每个的组件中的一些可以设置在非有效区域NAA中，设置成在平面图中与邻近像素PX的组件重叠等。
像素PX中的每个可以包括至少一个晶体管或显示元件。在实施方式中，晶体管可以包括各种半导体材料，诸如氧化物半导体、多晶半导体、单晶半导体和非晶半导体。显示元件可以电连接到晶体管并由晶体管驱动。在实施方式中，显示设备可以包括液晶电容器、有机发光元件、无机发光元件、电泳元件或电润湿元件，并且包括可以显示光的各种电子元件，诸如OLED或超小LED。然而，本发明构思的实施方式不限于此。
电路板CF设置在电子面板EP的一侧处并且与其电连接。例如，如图2A中所示，电路板CF可以设置在电子面板EP的下侧(例如，在第二方向D2上的下侧)上。然而，本发明构思的实施方式不限于此，并且电路板CF可以设置在电子面板EP的不同侧中。电路板CF可产生电信号以将其提供给电子面板EP，并从电子面板EP接收电信号以处理该电信号。
如图2B中所示，在电路板CF中产生的电信号可以通过电子面板EP的信号线SL提供给像素PX中的每个。信号线SL可以电连接到像素PX。在其中电子面板EP感测外部输入的实施方式中，信号线SL中的一些可以电连接到传感器。然而，根据本发明构思的实施方式的电路板CF可以包括电连接到电子面板EP的各种实施方式，并且不限于任何一个实施方式。
电路板CF可以包括柔性膜CB和驱动芯片CC。在实施方式中，柔性膜CB可以通过导电粘合构件AF直接附接到电子面板EP，以将电路板CF电连接到电子面板EP。柔性膜CB可以具有柔性。因此，柔性膜CB可以在其中柔性膜CB朝向电子面板EP的后表面弯曲的弯曲状态下组装。
在实施方式中，驱动芯片CC可以以膜上芯片的方式安装在柔性膜CB上。驱动芯片CC可以通过包括在柔性膜CB中的电路线电连接到柔性膜CB。柔性膜CB可以将驱动芯片CC和电子面板EP电连接，并且驱动芯片CC可以产生将提供给电子面板EP的电信号或者处理从电子面板EP提供的电信号。
在实施方式中，驱动芯片CC可以包括配置成产生栅极信号的栅极驱动电路或者配置成产生数据信号的数据驱动电路。然而，本发明构思的实施方式不限于此，并且驱动芯片CC可以包括各种控制电路，控制电路配置成产生并处理用于驱动电子面板EP的各种种类的控制信号。
导电粘合构件AF设置在电路板CF和电子面板EP之间以将它们组合。导电粘合构件AF可以具有导电性和用于将电路板CF附接到电子面板EP的粘合性二者。因此，导电粘合构件AF可以将电路板CF和电子面板EP物理地组合和电气地组合。在实施方式中，导电粘合构件AF可以包括各向异性导电粘合膜(ACF)。然而，本发明构思的实施方式不限于此。
导电粘合构件AF可以沿与信号线SL相交的方向延伸。在实施方式中，导电粘合构件AF可以设置成具有沿第一方向D1延伸的长度的形状。然而，本发明构思的实施方式不限于此。在实施方式中，导电粘合构件AF的一部分可以突出到柔性膜CB的外侧。例如，电子面板EP上的导电粘合构件AF在第一方向D1上的长度可以大于或等于柔性膜CB在第一方向D1上的宽度。因此，导电粘合构件AF的端部可以与柔性膜CB的拐角对准，或者导电粘合构件AF的一部分可以从柔性膜CB暴露。
驱动电路DV可以电连接到电子面板EP，特别是电连接到像素PX。例如，驱动电路DV可以包括配置成向像素PX提供数据信号的数据驱动电路。然而，本发明构思的实施方式不限于此，并且驱动电路DV可以包括向像素PX提供电信号的各种驱动电路，诸如栅极驱动电路、发光控制电路、电力产生电路等。
在实施方式中，驱动电路DV可以以面板上芯片的方式安装在电子面板EP上。然而，本发明构思的实施方式不限于此，并且驱动电路DV可以通过与像素PX相同的工艺(诸如，低温硅工艺)来提供以配置电子面板EP。此外，在本发明构思的实施方式中，驱动电路DV可以设置在电子装置EA的与在有效区域AA和电路板CF之间的区域不同的不同区域中，或者可以完全省略。
光学构件OPL设置在电子面板EP上。例如，光学构件OPL的下表面可以直接设置在电子面板EP的上表面(例如，在第三方向D3上的上表面)上。光学构件OPL覆盖有效区域AA。光学构件OPL可以是光学透明的。因此，显示在有效区域AA中的图像通过光学构件OPL透射。由电子面板EP显示的图像可以通过光学构件OPL透射，并显示在光学构件OPL的顶表面上，以便用户容易地观看。
光学构件OPL还可以覆盖非有效区域NAA的至少一部分。光学构件OPL可以降低外部光反射比。例如，当通过光学构件OPL入射的外部光被电子面板EP的组件反射并输出时，光学构件OPL可以降低入射在电子面板EP的前表面FS上的外部光的比率，或者降低反射光的透射。例如，在实施方式中，光学构件OPL可以包括偏振膜和相位差膜中的至少一个。然而，本发明构思的实施方式不受限制。例如，在实施方式中，光学构件OPL可以包括滤色器或黑矩阵。在实施方式中，光学构件OPL可以通过粘合构件等附接到电子面板EP的前表面FS，或者直接形成在电子面板EP的前表面FS上。
图3A是图1中所示的电子装置的分解平面图，并且图3B是图3A中所示的电子装置的组合平面图。图3C是沿图3B中所示的线I-I’截取的剖视图。在下文中，将参考图3A至图3C描述本发明构思的实施方式。
如图3A中所示，电子面板EP可以包括基础衬底BS、像素PX、信号线SL、多个像素焊盘PD、布置焊盘PDA、多个电阻测量焊盘PDM和多个驱动评估焊盘PDC。基础衬底BS包括有效区域AA和非有效区域NAA，并且是其上设置像素PX、信号线SL、像素焊盘PD、布置焊盘PDA、电阻测量焊盘PDM和驱动评估焊盘PDC的基础层。基础衬底BS可以具有绝缘性质。相反，像素焊盘PD、布置焊盘PDA、电阻测量焊盘PDM和驱动评估焊盘PDC中的每个可以具有导电性。
在本实施方式中，为了便于进行解释，可以仅示出像素PX的一部分、信号线SL的一部分以及像素焊盘PD的一部分。信号线SL可以分别将像素焊盘PD和像素PX连接。因此，从像素焊盘PD接收的电信号可以通过信号线SL传递到像素PX中的每个。在实施方式中，像素焊盘PD可以沿与第一方向D1和第二方向D2倾斜(例如，在第一方向D1和第二方向D2之间倾斜)的方向延伸。然而，本发明构思的实施方式不限于此。例如，像素焊盘PD可以沿平行于第二方向D2的方向延伸，或者可以被不同地布置。
如图3A中所示的实施方式，布置焊盘PDA可以设置成在第一方向D1上与像素焊盘PD隔开。当电子面板EP和电路板CF通过稍后将描述的粘合构件AF组合时，布置焊盘PDA可以连同布置引线LDA一起作为用于在电子面板EP和电路板CF之间的布置的参考。如果电路板CF和电子面板EP彼此对准，则将通过使布置焊盘PDA和布置引线LDA重叠来形成对准标记AM。布置焊盘PDA与像素焊盘PD电绝缘。
电阻测量焊盘PDM设置在像素焊盘PD和布置焊盘PDA之间(例如，在第一方向D1上设置在像素焊盘PD和布置焊盘PDA之间)。电阻测量焊盘PDM在平面上(例如，在第一方向D1和第二方向D2上限定的平面中)与信号线SL和像素焊盘PD间隔开。在图3A中所示的实施方式中，电阻测量焊盘PDM被示出为具有与像素焊盘PD相似的形状，并且直接连接到布置焊盘PDA。然而，本发明构思的实施方式不限于此，并且电阻测量焊盘PDM可以具有各种不同的形状和定向。电阻测量焊盘PDM与像素焊盘PD电绝缘。
在实施方式中，驱动评估焊盘PDC可以通过信号线SL电连接到像素PX中的至少一些。驱动评估焊盘PDC可以用于评估电子面板EP的电可靠性，并且可以从像素焊盘PD和电阻测量焊盘PDM接收独立的信号。然而，本发明构思的实施方式不限于此，并且在一些实施方式中，在电子面板EP中可以省略驱动评估焊盘PDC。在实施方式中，像素焊盘PD、电阻测量焊盘PDM和驱动评估焊盘PDC可以设置在电子面板EP的粘合区域ADA(图5A)中，电子面板EP的粘合区域ADA可以位于基础衬底BS的非有效区域NAA中。
电路板CF可以包括基础膜BF、多个线SL-F、多个像素引线LD、布置引线LDA、多个电阻测量引线LDM和多个驱动评估引线LDC。在实施方式中，基础膜BF可以具有柔性和绝缘性质。因此，如上所述，柔性膜CB可以以组合状态弯曲到电子面板EP。
线SL-F、像素引线LD、布置引线LDA、电阻测量引线LDM和驱动评估引线LDC布置在基础膜BF的一个表面上。线SL-F、像素引线LD、布置引线LDA、电阻测量引线LDM和驱动评估引线LDC中的每个可以是导电的。电阻测量引线LDM可以与像素引线LD电绝缘。
像素引线LD与电子面板EP的像素焊盘PD电连接。像素引线LD可以沿第一方向D1彼此间隔开，并提供独立的电信号。在实施方式中，像素引线LD可以沿与第一方向D1和第二方向D2倾斜(例如，在第一方向D1和第二方向D2之间倾斜)的方向延伸。然而，本发明构思的实施方式不限于此。像素引线LD可以具有与像素焊盘PD的形状基本上对应的形状。
在本发明构思的实施方式中，由于在电路板CF和电子面板EP的接合工艺中产生的热量等，在电路板CF的基础膜BF中或者在电子面板EP的基础衬底BS中可能产生热变形。因此，像素焊盘PD的间距或像素引线LD的间距可能在制造工艺期间变形。
根据本发明构思的实施方式，像素引线LD和像素焊盘PD被设计成沿倾斜方向(例如，在第一方向D1和第二方向D2之间的倾斜方向)延伸的形状，并且因此即使当像素引线LD或像素焊盘PD的间距变形时，像素焊盘PD和像素引线LD之间的布置也可以通过电路板CF在第二方向D2上的位置移动而容易地被校正。然而，本发明构思的实施方式不限于此。例如，在像素引线LD具有与像素焊盘PD对应的形状的实施方式中，像素引线LD可以设置成沿平行于第二方向D2的方向延伸的形状。
线SL-F设置在基础膜BF的一个表面上。线SL-F的第一端部可以分别连接到像素引线LD。线SL-F的与第一端部相对的第二端部可以电连接到驱动芯片CC(参见图1)。因此，在驱动电路DV中处理的电信号可以通过线SL-F输出到像素引线LD。
布置引线LDA可以在平面上与像素引线LD分开。例如，布置引线LDA可以与像素引线LD分开布置，并且可以在第一方向D1上与像素引线LD间隔开。在本发明构思的实施方式中，电路板CF和电子面板EP之间的布置可以通过布置焊盘PDA和布置引线LDA之间的重叠程度来控制。在实施方式中，基于沿第一方向D1延伸的轴以与布置焊盘PDA对称的形状示出了布置引线LDA。然而，本发明构思的实施方式不限于此，并且可以将布置引线LDA设计成各种不同的形状。
在实施方式中，导电粘合构件AF和电路板CF可以沿图3A中所示的箭头的方向依次层叠在像素焊盘PD上。导电粘合构件AF设置在电子面板EP的粘合区域ADA(图5A)中，并且在电路板CF设置在导电粘合构件AF上，使得电子面板EP的布置焊盘PDA和电路板CF的布置引线LDA在预定的定向上之后，电子面板EP和电路板CF被压缩在一起并组合。
在实施方式中，导电粘合构件AF可以沿与信号线SL相交的方向延伸。在实施方式中，导电粘合构件AF可以设置成具有沿第一方向D1纵向地延伸的长度的形状。然而，本发明构思的实施方式不限于此。在实施方式中，导电粘合构件AF的一部分可以突出到柔性膜CB的外侧。例如，电子面板EP上的导电粘合构件AF在第一方向D1上的长度可以大于或等于柔性膜CB在第一方向D1上的宽度。因此，导电粘合构件AF的端部可以与柔性膜CB的拐角对准，或者导电粘合构件AF的一部分可以从柔性膜CB暴露。
驱动电路DV可以电连接到电子面板EP，诸如电连接到像素PX。例如，驱动电路DV可以包括配置成向像素PX提供数据信号的数据驱动电路。然而，本发明构思的实施方式不限于此，并且驱动电路DV可以包括向像素PX提供电信号的各种驱动电路，诸如栅极驱动电路、发光控制电路、电力产生电路等。
像素焊盘PD和像素引线LD可以布置成在平面图中彼此重叠(例如，在第三方向D3上彼此重叠)。在附图中可以用阴影线示出像素焊盘PD，以便容易地区分像素焊盘PD和像素引线LD。在图3B中，像素焊盘PD和各自对应的像素引线LD组合，并且被示出为在平面图中平行地组合的一个连接图案PLD。
根据本发明构思的实施方式，像素引线LD可以设计成在倾斜方向上具有比像素焊盘PD大的长度。因此，即使当电路板CF在工艺误差内相对于电子面板EP在第二方向D2上移动时，电路板CF和电子面板EP也可以稳定地连接。然而，本发明构思的实施方式不限于此。例如，在一些实施方式中，像素引线LD可以设计成具有基本上等于或小于像素焊盘PD的长度的长度。
参考图3C，像素引线LD和像素焊盘PD可以借助于导电粘合构件AF连接。在本发明构思的实施方式中，像素焊盘PD被示出为直接设置在基础衬底BS的一个表面上，并且像素引线LD被示出为直接设置在基础膜BF的一个表面上。然而，本发明构思的实施方式不限于此。例如，在实施方式中，像素焊盘PD和基础衬底BS之间以及像素引线LD和基础膜BF之间还可以设置有至少一个绝缘层。
在实施方式中，导电粘合构件AF具有沿第一方向D1延伸的长度和沿第二方向D2延伸的宽度。在实施方式中，导电粘合构件AF的长度可以被定尺寸为覆盖像素焊盘PD、布置焊盘PDA、电阻测量焊盘PDM和驱动评估焊盘PDC。此外，导电粘合构件AF的宽度可以被定尺寸为覆盖像素焊盘PD的至少一部分。在实施方式中，导电粘合构件AF可以完全覆盖像素焊盘PD，以增加电路板CF和电子面板EP之间的电连接可靠性。
导电粘合构件AF可以包括粘合层AD和多个导电颗粒CD。导电颗粒CD可以分散在粘合层AD内部。像素引线LD可以分别布置成与像素焊盘PD重叠(例如，在第三方向D3上与像素焊盘PD重叠)。像素引线LD和像素焊盘PD可以通过设置在它们之间(例如，在第三方向D3上设置在它们之间)的粘合层AD物理地组合(例如，彼此附接)。此外，像素引线LD和像素焊盘PD可以通过设置在它们之间的导电颗粒CD电组合。在本实施方式中，像素引线LD和像素焊盘PD被示出为在截面上完全重叠(例如，在第三方向D3上完全重叠)的对应组件。然而，本发明构思的实施方式不限于此，并且可能存在其中引线和焊盘部分地不重叠的区域，诸如在设计时产生的误差或者在制造工艺期间产生的误差(诸如，在接合时在第一方向D1上产生的振动)。
再次参考图3B，当电路板CF与电子面板EP连接时，电阻测量焊盘PDM和电阻测量引线LDM也在平面图中重叠(例如，在第三方向D3上重叠)。电阻测量焊盘PDM和电阻测量引线LDM可以通过导电粘合构件AF电组合以形成测量连接图案PM。电路板CF和电子面板EP之间的连接故障的评估可以通过测量连接图案PM的电阻测量来执行。稍后将提供关于此的详细描述。
当电路板CF与电子面板EP连接(例如，组合)时，驱动评估焊盘PDC和驱动评估引线LDC也在平面图中重叠(例如，在第三方向D3上重叠)。驱动评估焊盘PDC和驱动评估引线LDC可以通过导电粘合构件AF电组合以形成评估连接图案PC。在实施方式中，驱动评估焊盘PDC可以与像素PX或驱动电路DV(参见图1)电连接。根据本发明构思的实施方式，可以在将电路板CF与电子面板EP连接之前通过驱动评估焊盘PDC来分析电子面板EP的驱动性能，并且在将电路板CF与电子面板EP连接之后通过评估连接图案PC来分析电子面板EP的驱动性能。然而，本发明构思的实施方式不限于此，并且在一些实施方式中可以省略评估连接图案PC。
图4A是示出根据本发明构思的实施方式的电子面板的一部分的平面图。图4B是根据本发明构思的实施方式的电路板的一部分的平面图。图4C是图4A中所示的电子面板和图4B中所示的电路板的组合平面图。图5A至图5D是示出根据本发明构思的实施方式的用于制造电子装置的方法的立体图。图5A至图5D示出了电子面板EP和电路板CF的组合工艺。
为了便于解释，在图5A至图5D中省略了电阻测量焊盘PDM(参见图4A)、布置焊盘PDA(参见图4A)和驱动评估焊盘PDC(参见图4A)。在下文中，将参考图4A至图5D描述本发明构思的实施方式。与图1至图3C中描述的组件相同的组件被赋予相同的附图标记，并且可以省略对相同或相似元件的重复描述。
参考图4A，电阻测量焊盘PDM可以包括虚设焊盘DP和多个测量焊盘。多个测量焊盘可以包括沿远离布置焊盘PDA的方向连续地布置的第一焊盘P1、第二焊盘P2和第三焊盘P3。然而，本发明构思的实施方式不限于此，并且电阻测量焊盘PDM中的多个测量焊盘的数量可以变化。在实施方式中，第一焊盘P1可以直接接触布置焊盘PDA，并且测量焊盘中的第三焊盘P3可以设置在最邻近像素焊盘PD的位置处。
在实施方式中，电阻测量焊盘PDM中的第一焊盘P1、第二焊盘P2和第三焊盘P3可以彼此连接，并且可以具有一体的形状，诸如一般的梳状形状。在实施方式中，电阻测量焊盘PDM中的第一焊盘P1、第二焊盘P2和第三焊盘P3可以通过与电阻测量焊盘PDM中的第一焊盘P1、第二焊盘P2和第三焊盘P3中的每个相交的连接单元彼此连接和通电。
虚设焊盘DP与电阻测量焊盘PDM中的第一焊盘P1、第二焊盘P2和第三焊盘P3间隔开。在图4A的实施方式中，虚设焊盘DP被示出为设置在电阻测量焊盘PDM中的第一焊盘P1和第二焊盘P2之间。然而，本发明构思的实施方式不限于此，并且虚设焊盘DP的定位可以变化。在实施方式中，在与电路板CF组合之前，虚设焊盘DP可以具有与电阻测量焊盘PDM中的第一焊盘P1、第二焊盘P2和第三焊盘P3电浮置的图案。
为了便于描述，虚设焊盘DP被描述为电阻测量焊盘PDM的组件。然而，本发明构思的实施方式的结构不受此限制。例如，虚设焊盘DP可以被描述为与电阻测量焊盘PDM区分开的组件，并且设置在相应的位置处。
在实施方式中，第三焊盘P3以预定的最小分隔距离DT与布置焊盘PDA分开设置(例如，与布置焊盘PDA间隔开)。例如，当电阻测量焊盘P1、P2和P3中的每个的宽度为约0.060mm并且间距(第二焊盘和第一焊盘之间的分隔距离)为0.040mm时，第三焊盘P3和布置焊盘PDA之间的最小分隔距离DT为约0.300mm或更大。在实施方式中，最小分隔距离DT可以是在平行于第一方向D1(参见图3A)的直线上的距离。在图4A中所示的实施方式中，最小分隔距离DT被示出为第三焊盘P3的右侧上的一个点与布置焊盘PDA的左侧上的一个点之间的距离，其中布置焊盘PDA在第一方向D1上与第三焊盘P3间隔开并且在第二方向D2和第三方向D3上与第三焊盘P3基本上共面。然而，本发明构思的实施方式不限于此，并且可以从布置焊盘PDA和第三焊盘P3上的各个不同点测量最小分隔距离DT。
在平面图中，驱动评估焊盘PDC与布置焊盘PDA或电阻测量焊盘PDM分开布置。驱动评估焊盘PDC在一个方向(例如，第一方向D1)上彼此分开布置。在图4A中所示的实施方式中，驱动评估焊盘PDC被示出为具有与像素焊盘PD不同的形状。例如，驱动评估焊盘PDC基本上在第二方向D2上延伸，而像素焊盘PD具有倾斜的定向。然而，本发明构思的实施方式不限于此，并且在一些实施方式中，驱动评估焊盘PDC可以具有与像素焊盘PD相同的形状。
参考图4B，电阻测量引线LDM可以包括虚设引线DL和多个测量引线。多个测量引线可以包括沿远离布置引线LDA的方向连续地布置的第一引线L1、第二引线L2和第三引线L3。然而，本发明构思的实施方式不限于此，并且电阻测量引线LDM中的多个测量引线的数量可以变化。第一引线L1可以直接接触布置引线LDA，且测量引线中的第三引线L3可以设置在最邻近像素引线LD的位置处。
测量引线(诸如，第一引线L1、第二引线L2和第三引线L3)以及虚设引线DL彼此间隔开。虚设引线DL被示出为设置在测量引线中的第一引线L1和第二引线L2之间。然而，本发明构思的实施方式不限于此，并且虚设引线DL的布置可以变化。例如，在实施方式中，虚设引线DL可以设置在第一引线L1和布置引线LDA之间。在与电子面板EP组合之前，虚设引线DL以及测量引线L1、L2和L3中的每个可以具有电浮置图案。
如图5A和图5B中所示，将导电粘合构件AF和电路板CF依次设置在电子面板EP上。导电粘合构件AF设置在电子面板EP的粘合区域ADA中，并且电路板CF布置成在平面图中与导电粘合构件AF重叠(例如，在第三方向D3上与导电粘合构件AF重叠)。电路板CF可以布置成使得像素引线LD在平面图中与像素焊盘PD重叠(例如，在第三方向D3上与像素焊盘PD重叠)。
参考图4C，电子面板EP和电路板CF可以借助于布置焊盘PDA与布置引线LDA的定向来布置。在实施方式中，通过将布置焊盘PDA和布置引线LDA定向为具有与加号“+”相似的形状来布置电路板CF和电子面板EP。这里，像素焊盘PD和像素引线LD布置成在平面图中重叠(例如，在第三方向D3上重叠)，并且电阻测量焊盘PDM和电阻测量引线LDM布置成在平面图中重叠(例如，在第三方向D3上重叠)。
此后，如图5C和图5D中所示，借助于接合机PS压缩粘合区域ADA，以将电路板CF和电子面板EP组合。在实施方式中，接合机PS可以是本领域已知的可以沿箭头方向向粘合区域ADA施加压力的各种设备。此外，在实施方式中，接合机PS可以向粘合区域ADA施加热量。因此，分散在导电粘合构件AF中的导电颗粒CD(参见图3C)将像素焊盘PD和像素引线LD电连接，并且将电阻测量焊盘PDM和电阻测量引线LDM电连接。导电粘合构件AF的粘合层AD将电路板CF和电子面板EP物理地组合。
图4C可以对应于电路板CF与电子面板EP组合的状态下的平面图。参考电阻测量焊盘PDM和电阻测量引线LDM，电阻测量焊盘PDM中的第一焊盘P1、第二焊盘P2和第三焊盘P3分别与电阻测量引线LDM中的第一引线L1、第二引线L2和第三引线L3对应并组合。电阻测量焊盘PDM中的虚设焊盘DP与电阻测量引线LDM中的虚设引线DL重叠(例如，在第三方向D3上重叠)。基于电路板CF和电子面板EP的连接程度，虚设焊盘DP和虚设引线DL可以彼此电连接，或者可以不彼此电连接。
在图4C中所示的实施方式中，可以向电路板CF的基础膜BF提供用于检查电阻测量焊盘PDM和电阻测量引线LDM之间的连接故障的端子。例如，电阻测量引线LDM可以连接到第一端子T1、第二端子T2、第三端子T3和第四端子T4。在实施方式中，第一引线L1连接到第一端子T1，并且第二引线L2连接到第二端子T2。第三引线L3分支成两个线以连接到第三端子T3和第四端子T4。
图4C简要示出了用于测量连接故障的接触电阻测量布置。将检查电流IT施加到第一端子T1，并将检查电压VT施加到第二端子T2。当通过第一端子T1施加检查电流IT时，检查电流IT经由第一引线L1和第一焊盘P1在其处连接的部分流向第三引线L3和第三焊盘P3在其处连接的部分，并且然后检查电流IT朝向第四端子T4输出。例如，检查电流IT具有沿第一端子T1、第一引线L1/第一焊盘P1、第三引线L3/第三焊盘P3和第四端子T4移动的流动。
可因施加到第二端子T2的检查电压VT而沿虚线箭头产生电流。由检查电压VT产生的电流具有经由第二端子T2、第二引线L2/第二焊盘P2和第三引线L3/第三焊盘P3通过第三端子T3输出的流动。
根据本发明构思的实施方式，可以通过在第三端子T3处测量的电流和在第四端子T4处测量的电压来测量电阻测量焊盘PDM和电阻测量引线LDM之间的连接电阻。在其中连接电阻等于或小于预定值的实施方式中，连接电阻指示电路板CF和电子面板EP之间的连接是稳定的。在其中连接电阻大于预定值的实施方式中，连接电阻可以指示电路板CF和电子面板EP之间存在连接故障。
然而，本发明构思的实施方式不限于此，并且电路板CF和电子面板EP之间的连接故障可以以各种其它方式测量。例如，可以通过将第二引线L2连接到两个端子并且将第三引线L3连接到一个端子来测量电阻测量引线LDM的回路电阻来确定连接故障。
在根据本发明构思的实施方式的电阻测量焊盘PDM中，与第三端子T3和第四端子T4连接的第三焊盘P3可以设置在与布置焊盘PDA的间隔比与虚设焊盘DP的间隔更远的位置处。此外，在电阻测量引线LDM中，与第三端子T3和第四端子T4连接的第三引线L3可以设置在与布置引线LDA的间隔比与虚设引线DL的间隔更远的位置处。
如上所述，在实施方式中，第三焊盘P3和布置焊盘PDA之间的最小分隔距离DT可以为约0.300mm或更大。第三引线L3可以设置在对应于第三焊盘P3的位置处。然而，本发明构思的实施方式不限于此。例如，在其中第三焊盘P3以第三焊盘P3不受影响的距离与布置焊盘PDA分开(特别地，与虚设区域AR分开)的实施方式中，第三焊盘P3和布置焊盘PDA之间的最小分隔距离DT可以以各种方式布置。
第三焊盘P3和第三引线L3以预定的最小距离分别与布置焊盘PDA和布置引线LDA间隔开，并且设置在与像素焊盘PD或像素引线LD邻近的位置处。因此，可以防止由于布置焊盘PDA而产生的连接故障影响第三焊盘P3和第三引线L3之间的连接。然而，本发明构思的实施方式不限于此。例如，在一些实施方式中，电阻测量焊盘PDM中的除第三焊盘P3之外的另一焊盘与第三端子T3和第四端子T4连接，并且对应的最小分隔距离DT可以是对应的焊盘和布置焊盘PDA之间的分隔距离。根据本发明构思的实施方式，用于测量电阻的焊盘以预定的最小距离与布置焊盘PDA间隔开，并且该焊盘不仅仅限于第三焊盘P3。
在本发明构思的实施方式中，检查电流IT或因检查电压VT引起的电流不通过虚设焊盘DP和虚设引线DL。例如，不影响连接电阻的测量的虚设焊盘DP或虚设引线DL设置在可能产生连接故障的区域中。因此，可以防止由于电阻测量焊盘PDM和电阻测量引线LDM中产生的部分连接故障而引起的错误，该错误将不正确地指示像素焊盘PD和像素引线LD之间的连接故障。
作为围绕布置焊盘PDA和布置引线LDA的区域的虚设区域AR被示出为电路板CF在其上与电子面板EP连接的平面上的虚线。虚设区域AR是邻近布置焊盘PDA和布置引线LDA的周围区域，并且可以是与电阻测量焊盘PDM、电阻测量引线LDM、驱动评估焊盘PDC和驱动评估引线LDC间隔开的区域。在本实施方式中，虚设区域AR被示出为空的空间。然而，本发明构思的实施方式不限于此。另外，虚设区域AR的尺寸和形状可以变化，并且不限于图4C中说明性地示出的那些。
在本发明构思的实施方式中，当电路板CF与电子面板EP连接时，导电粘合构件AF的粘合层AD或导电颗粒CD还可以流入到虚设区域AR中，并且因此基础膜BF和/或基础衬底BS可能容易地变形。第三引线L3和第三焊盘P3之间的连接故障可以通过进一步将第三引线L3和第三焊盘P3(其与对应于连接电阻测量端子的第三端子T3和第四端子T4连接)与虚设区域AR分开(例如，间隔开)来防止。因此，可以防止电阻测量焊盘PDM和电阻测量引线LDM之间的连接故障，并且可以在电路板CF和电子面板EP的连接工艺中提高检查可靠性。
图6A和图6B是根据比较实施方式的剖视图。图7A和图7B是本发明构思的实施方式的剖视图。电阻测量焊盘和电阻测量引线的剖视图在图6A至图7B中示出。此外，图6A和图7A示出了对应于图5C的步骤，并且图6B和图7B示出了对应于图5D的步骤。在下文中，将参考图6A至图7B描述本发明构思的比较实施方式和实施方式。
如图6A中所示，比较实施方式C1包括电阻测量引线LDM_C和电阻测量焊盘PDM_C，电阻测量引线LDM_C配置成仅包括第一引线L1、第二引线L2和第三引线L3，电阻测量焊盘PDM_C配置成仅包括第一焊盘P1、第二焊盘P2和第三焊盘P3。电阻测量引线LDM_C布置在与电阻测量焊盘PDM_C对应的位置处，以由接合机PS(参见图5C)压缩。因此，电阻测量焊盘PDM_C和电阻测量引线LDM_C通过导电颗粒CD被通电。
在此比较实施方式中，由于引线或焊盘不设置在虚设区域AR中，并且仅设置了粘合层AD和导电颗粒CD，因此基础膜BF和/或基础衬底BS的形状可能由于压力而产生变形。例如，在图6A中，示出了产生基础膜BF的形状的变形。
此后，如图6B中所示，比较实施方式C2可以对应于图6A中所示的比较实施方式C1中已经经过一定时间之后的状态。比较实施方式C2中的粘合层AD可能在已经经过一定时间之后在流体状态因热量和压力改变为固定状态的工艺中如箭头所示那样膨胀。在此比较实施方式中，在邻近虚设区域AR的焊盘或引线之间(诸如，电阻测量焊盘PDM_C与电阻测量引线LDM_C之间)可能产生分层。例如，分层现象可能经常出现在其中设置有第二引线L2和第二焊盘P2的区域中。因此，在比较实施方式C2中，第二引线L2和第二焊盘P2可能在它们之间具有间隙GPC(例如，在厚度方向(诸如，第三方向D3)上)，并且第二引线L2和第二焊盘P2可能不彼此电连接。例如，由于第二引线L2和第二焊盘P2之间的间隙GPC大于像素引线LD和像素焊盘PD之间的间隙，并且大于导电颗粒CP的直径，因此可能在第二引线L2和第二焊盘P2之间产生连接故障。
在此比较实施方式中，用于稳定地驱动电子面板EP和电路板CF的电连接基本上形成在像素引线LD和像素焊盘PD之间。电阻测量引线LDM_C和电阻测量焊盘PDM_C对应于用于确定电子面板EP和电路板CF之间的连接故障的组件。然而，如图6B中所示，即使当像素引线LD和像素焊盘PD稳定地连接时，电阻测量引线LDM_C和电阻测量焊盘PDM_C也可能由于电阻测量引线LDM_C和电阻测量焊盘PDM_C之间的连接故障而指示在电路板CF和电子面板EP之间存在电连接故障。
相反，在本发明构思的实施方式E1中，如图7A中所示，电阻测量引线LDM包括虚设引线DL，并且电阻测量焊盘PDM可以包括虚设焊盘DP。如果虚设区域AR的位置与比较实施方式C1中的相同，则虚设引线DL和虚设焊盘DP可设置在比较实施方式C1的第二引线L2和第二焊盘P2所设置的位置处。因此，在实施方式E1中，第二引线L2和第二焊盘P2可以比比较实施方式C1中更远离虚设区域AR设置。
如图7B中所示，即使在其中粘合层AD中产生导致基础膜BF和/或基础衬底BS的形状变形的热膨胀的实施方式E2中，虚设引线DL和虚设焊盘DP设置在产生最大变形的位置处，并且电阻测量焊盘PDM中的焊盘P1、P2和P3以及电阻测量引线LDM中的引线L1、L2和L3与产生最大变形的位置间隔开。因此，可以防止在电阻测量焊盘PDM中的第一焊盘P1、第二焊盘P2和第三焊盘P3与电阻测量引线LDM中的第一引线L1、第二引线L2和第三引线L3之间产生连接故障。
例如，由于基础膜BF和/或基础衬底BS中的变形，虚设引线DL和虚设焊盘DP之间的间隙GPE可能大于或等于像素焊盘PD和像素引线LD之间的间隙。然而，即使在其中虚设引线DL和虚设焊盘DP之间的间隙GPE(例如，在电子装置EA的厚度方向(诸如，第三方向D3)上)大于导电颗粒CD的直径的实施方式中，电阻测量焊盘PDM中的第一焊盘P1、第二焊盘P2和第三焊盘P3或者电阻测量引线LDM中的第一引线L1、第二引线L2和第三引线L3也不受电影响。因此，在实施方式E1中，电路板CF和电子面板EP可以被测量为在它们之间不具有连接故障，并且因此可以提高工艺可靠性。此外，可以防止产生被不正确地确定为故障的电子装置EA，从而降低工艺成本。
图8A是示出根据本发明构思的实施方式的电子面板的一部分的平面图。图8B是根据本发明构思的实施方式的电路板的一部分的平面图。图9A是示出根据本发明构思的实施方式的电子面板的一部分的平面图。图9B是根据本发明构思的实施方式的电路板的一部分的平面图。图10A是示出根据本发明构思的实施方式的电子面板的一部分的平面图。图10B是根据本发明构思的实施方式的电路板的一部分的平面图。
图8A、图9A和图10A示出了对应于图4A的区域，并且图8B、图9B和图10B示出了对应于图4B的区域。在下文中，将参考图8A至图10B描述本发明构思的实施方式。相同的附图标记表示与图1至图7B中所描述的组件相同或相似的组件，并且为了便于解释，可以省略重复的描述。
如图8A中所示，电子面板EP-1可以包括设置在电阻测量焊盘PDM-1外部的多个虚设焊盘DPs。虚设焊盘DPs被示出为彼此间隔开的三个焊盘，并且可以设置在布置焊盘PDA和第一焊盘P1之间。然而，本发明构思的实施方式不限于此，并且虚设焊盘DPs的焊盘的数量可以变化。
如图8B中所示，电路板CF-1可以包括电阻测量引线LDM-1，电阻测量引线LDM-1包括多个虚设引线DLs。虚设引线DLs被示出为彼此间隔开的三个引线，并且可以设置在布置引线LDA与第一引线L1之间。然而，本发明构思的实施方式不限于此，并且多个虚设引线DLs的引线的数量可以变化。
布置焊盘PDA可以位于其中图4A中所示的驱动评估焊盘PDC中的任何一个被去除的区域(用虚线表示)中。因此，可以增加虚设焊盘DPs的数量，而不改变现有像素焊盘PD的位置。类似地，布置引线LDA可以位于其中图4B中所示的驱动评估引线LDC中的任何一个被去除的区域(用虚线表示)中。根据本发明构思的实施方式，布置焊盘PDA和驱动评估焊盘PDC之间的间隔PT_P或者布置引线LDA和驱动评估引线LDC之间的间隔PT_F可以基本上彼此相等。因此，可以增加虚设引线DLs的数量而不改变现有像素引线LD的位置。
根据本发明构思的实施方式，通过将电阻测量焊盘PDM-1和电阻测量引线LDM-1的位置与布置焊盘PDA和布置引线LDA分开，可以防止在电阻测量焊盘PDM-1和电阻测量引线LDM-1之间产生连接故障。此外，即使在其中电路板CF-1和电子面板EP-1之间产生连接故障的实施方式中，通过用虚设焊盘DPs和虚设引线DLs填充其中产生连接故障的区域，可以减小对连接电阻的测量的影响。因此，可以提高电路板CF-1和电子面板EP-1之间的连接检查的可靠性。
在本发明构思的实施方式中，如图9A和图9B中所示，电子面板EP-2的虚设焊盘DPs-1可以设置在布置焊盘PDA周围，并且电路板CF-2的虚设引线DLs-1可以设置在布置引线LDA周围。虚设焊盘DPs-1可以包括邻近布置焊盘PDA的上侧设置的至少一个虚设焊盘DP1和邻近布置焊盘PDA的下侧设置的至少一个虚设焊盘DP2。虚设引线DLs-1可以包括邻近布置引线LDA的上侧设置的至少一个虚设引线DL1和邻近布置引线LDA的下侧设置的至少一个虚设引线DL2。
当电路板CF-2与电子面板EP-2连接时，虚设焊盘DPs-1和虚设引线DLs-1可以彼此连接。然而，由于它们具有电浮置图案，因此虚设焊盘DPs-1和虚设引线DLs-1可以对周围的焊盘没有电影响。根据本发明构思的实施方式，虚设区域AR(参见图4C)可以用虚设焊盘DPs-1和虚设引线DLs-1填充。因此，即使当由接合机PS(参见图5)执行压缩工艺时，也可以防止基础膜BF或基础衬底BS中的变形。因此，可以防止在电路板CF-2和电子面板EP-2之间产生连接故障，并且因此可以提高电阻测量焊盘PDM-2和电阻测量引线LDM-2的电阻测量检查的可靠性。
在本发明构思的实施方式中，如图10A和图10B中所示，电子面板EP-3的虚设焊盘DPs-2和电路板CF-3的虚设引线DLs-2可以设计成各种形状。例如，虚设焊盘DPs-2可以包括邻近布置焊盘PDA的上侧设置并且具有不同形状的虚设焊盘DP3以及邻近布置焊盘PDA的下侧设置并且具有不同形状的虚设焊盘DP4。例如，设置在布置焊盘PDA的上侧上的虚设焊盘DP3中的至少一个可以具有与设置在布置焊盘PDA的上侧上的虚设焊盘DP3中的另一个不同的形状。设置在布置焊盘PDA的下侧上的虚设焊盘DP4中的至少一个可以具有与设置在布置焊盘PDA的下侧上的虚设焊盘DP4中的另一个不同的形状。例如，图10A中的虚设焊盘DP3和虚设焊盘DP4中的最左侧的虚设焊盘分别具有与虚设焊盘DP3和虚设焊盘DP4中的其它虚设焊盘不同的形状。然而，本发明构思的实施方式不限于此。与之对应，虚设引线DLs-2可以包括邻近布置引线LDA的上侧设置并且具有不同形状的虚设引线DL3以及邻近布置引线LDA的下侧设置并且具有不同形状的虚设引线DL4。
当电路板CF-3与电子面板EP-3连接时，虚设焊盘DPs-2和虚设引线DLs-2可以彼此连接。然而，由于虚设焊盘DPs-2和虚设引线DLs-2具有电浮置图案，因此虚设焊盘DPs-2和虚设引线DLs-2可以对周围的焊盘或引线没有电影响。虚设区域AR可以用虚设焊盘DPs-2和虚设引线DLs-2填充。因此，可以防止在电路板CF-3和电子面板EP-3的连接工艺中指示诸如由于非压缩引起的连接故障。然而，本发明构思的实施方式不限于此。例如，在其中虚设区域AR在粘合区域ADA(参见图5A)内被同等地压缩的实施方式中，虚设焊盘和虚设引线可以具有各种不同的形状。
根据本发明构思，当检查电路板和电子面板之间的有缺陷的连接时，可以降低错误产生率。因此，可以提高电路板和电子面板之间的接触电阻检查的可靠性。
尽管已经参考本发明的实施方式描述了本发明构思，但是本发明构思所属领域的普通技术人员将清楚，在不背离本发明构思的精神和技术范围的情况下，可以对所描述的实施方式进行各种改变和修改。因此，本发明构思的范围不应受其实施方式的上述描述的约束或限制。

Claims (20)

1.电子装置，包括：
电子面板，包括基础衬底、在所述基础衬底上的多个像素以及在粘合区域中的多个焊盘，所述多个焊盘与所述多个像素间隔开；
电路板，包括基础膜以及设置在所述基础膜上并且在平面图中与所述多个焊盘重叠的多个引线；以及
导电粘合构件，设置在所述粘合区域中并且配置成将所述电路板和所述电子面板电连接，
其中，所述多个焊盘包括电连接到所述多个像素的多个像素焊盘、与所述多个像素焊盘间隔开的布置焊盘以及设置在所述布置焊盘和所述多个像素焊盘之间并且与所述多个像素焊盘绝缘的电阻测量焊盘，以及
所述多个引线包括在所述平面图中与所述多个像素焊盘重叠的多个像素引线、在所述平面图中与所述布置焊盘重叠的布置引线以及设置在所述多个像素引线与所述布置引线之间并且与所述多个像素引线绝缘的电阻测量引线，
其中，所述电阻测量引线包括设置在所述布置引线和所述多个像素引线之间并且电连接到所述电阻测量焊盘的多个测量引线以及在所述平面图中与所述多个测量引线中的每个间隔开的虚设引线。
2.根据权利要求1所述的电子装置，其中：
所述测量引线包括沿从所述布置引线朝向所述像素引线的方向布置的第一引线、第二引线和第三引线，以及
所述第三引线连接到多个端子。
3.根据权利要求2所述的电子装置，其中，所述虚设引线设置在所述第一引线和所述第二引线之间。
4.根据权利要求2所述的电子装置，其中，所述虚设引线设置在所述第一引线和所述布置引线之间。
5.根据权利要求2所述的电子装置，其中，所述电阻测量焊盘包括：
第一焊盘，与所述第一引线连接；
第二焊盘，与所述第二引线连接；以及
第三焊盘，与所述第三引线连接，
其中，所述第一焊盘、所述第二焊盘和所述第三焊盘彼此连接。
6.根据权利要求5所述的电子装置，其中，所述电阻测量焊盘还包括虚设焊盘，所述虚设焊盘设置在所述第一焊盘和所述第二焊盘之间并且在所述平面图中与所述第一焊盘、所述第二焊盘和所述第三焊盘间隔开，
其中，所述虚设焊盘在所述平面图中与所述虚设引线重叠。
7.根据权利要求6所述的电子装置，其中，所述虚设焊盘和所述虚设引线通过所述导电粘合构件彼此连接。
8.根据权利要求6所述的电子装置，其中，所述虚设焊盘和所述虚设引线之间在所述电子装置的厚度方向上的间隙大于所述像素引线和所述像素焊盘之间在所述电子装置的所述厚度方向上的间隙。
9.根据权利要求1所述的电子装置，其中，所述虚设引线包括彼此间隔开的第一虚设引线和第二虚设引线，且所述布置引线设置在所述第一虚设引线和所述第二虚设引线之间。
10.根据权利要求9所述的电子装置，其中，所述第一虚设引线包括多个第一虚设引线，并且所述第二虚设引线包括多个第二虚设引线，
其中，所述多个第一虚设引线中的至少一个第一虚设引线具有与所述多个第一虚设引线中的另一第一虚设引线的形状不同的形状，以及
其中，所述多个第二虚设引线中的至少一个第二虚设引线具有与所述多个第二虚设引线中的另一第二虚设引线的形状不同的形状。
11.根据权利要求9所述的电子装置，其中：
所述多个引线还包括驱动评估引线，所述驱动评估引线与所述布置引线间隔开并且配置成接收电信号；以及
所述第一虚设引线和所述第二虚设引线设置在由所述测量引线、所述布置引线和所述驱动评估引线围绕的区域中。
12.电子装置，包括：
电子面板，包括基础衬底、在所述基础衬底上的多个像素以及在粘合区域中的多个焊盘，所述多个焊盘与所述多个像素间隔开；
电路板，包括基础膜以及设置在所述基础膜上并且在平面图中与所述多个焊盘重叠的多个引线；以及
导电粘合构件，设置在所述粘合区域中并且配置成将所述电路板和所述电子面板电连接，
其中，所述多个焊盘包括：
像素焊盘，电连接到所述像素和所述电路板；
布置焊盘，与所述像素焊盘电绝缘；
电阻测量焊盘，与所述像素焊盘绝缘并且电连接到所述电路板；以及
虚设焊盘，设置在所述布置焊盘和所述像素焊盘之间，
并且在所述平面图中与所述电阻测量焊盘间隔开。
13.根据权利要求12所述的电子装置，其中：
所述电阻测量焊盘包括沿从所述布置焊盘朝向所述像素焊盘的方向设置的第一焊盘、第二焊盘和第三焊盘；以及
所述虚设焊盘设置在所述第一焊盘和所述第二焊盘之间。
14.根据权利要求13所述的电子装置，其中：
所述第一焊盘、所述第二焊盘和所述第三焊盘彼此连接；以及
所述虚设焊盘与所述第一焊盘、所述第二焊盘和所述第三焊盘间隔开。
15.根据权利要求13所述的电子装置，其中，所述虚设焊盘设置在所述第一焊盘和所述布置焊盘之间。
16.根据权利要求13所述的电子装置，其中，所述虚设焊盘包括：
第一虚设焊盘，设置在所述布置焊盘、所述第一焊盘和所述多个像素之间；以及
第二虚设焊盘，与所述第一虚设焊盘间隔开，且所述布置焊盘设置在所述第二虚设焊盘与所述第一虚设焊盘之间。
17.根据权利要求13所述的电子装置，其中，所述多个引线包括：
第一引线、第二引线和第三引线，彼此分开设置并且分别连接到所述第一焊盘、所述第二焊盘和所述第三焊盘；以及
虚设引线，在所述平面图中与所述虚设焊盘重叠。
18.根据权利要求17所述的电子装置，其中，所述虚设引线与所述虚设焊盘连接。
19.根据权利要求17所述的电子装置，其中：
所述基础膜和所述基础衬底中的至少一个包括变形，所述变形位于所述虚设引线或所述虚设焊盘所设置的区域中；以及
所述虚设引线与所述虚设焊盘电绝缘。
20.根据权利要求17所述的电子装置，其中，所述第三引线连接到多个端子。
CN202210171642.2A 2021-02-26 2022-02-24 电子装置 Pending CN114975364A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210026201A KR20220122843A (ko) 2021-02-26 2021-02-26 전자 장치
KR10-2021-0026201 2021-02-26

Publications (1)

Publication Number Publication Date
CN114975364A true CN114975364A (zh) 2022-08-30

Family

ID=80461508

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210171642.2A Pending CN114975364A (zh) 2021-02-26 2022-02-24 电子装置
CN202220383727.2U Active CN217822793U (zh) 2021-02-26 2022-02-24 电子装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202220383727.2U Active CN217822793U (zh) 2021-02-26 2022-02-24 电子装置

Country Status (4)

Country Link
US (1) US11895774B2 (zh)
EP (1) EP4050409A1 (zh)
KR (1) KR20220122843A (zh)
CN (2) CN114975364A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200116577A (ko) * 2019-04-01 2020-10-13 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891384B1 (ko) 2007-06-14 2009-04-02 삼성모바일디스플레이주식회사 플렉서블 기판 접합 및 탈착장치
KR101783953B1 (ko) 2010-12-27 2017-10-11 삼성디스플레이 주식회사 표시 장치 및 그 검사 방법
JP2012226058A (ja) 2011-04-18 2012-11-15 Japan Display East Co Ltd 表示装置
KR102481818B1 (ko) 2017-08-22 2022-12-28 삼성디스플레이 주식회사 전자 부품 및 이를 포함하는 전자 장치
KR102477230B1 (ko) 2018-01-25 2022-12-13 삼성디스플레이 주식회사 표시 장치
KR20190129153A (ko) 2018-05-09 2019-11-20 삼성디스플레이 주식회사 표시 장치
KR102603403B1 (ko) 2018-08-09 2023-11-17 삼성디스플레이 주식회사 표시 장치
KR20200102622A (ko) 2019-02-21 2020-09-01 삼성디스플레이 주식회사 표시 장치
KR20210036444A (ko) * 2019-09-25 2021-04-05 삼성디스플레이 주식회사 표시 장치
KR20210102524A (ko) * 2020-02-10 2021-08-20 삼성디스플레이 주식회사 표시 장치
CN111985547A (zh) * 2020-08-11 2020-11-24 华侨大学 一种基于注意力引导生成学习的跨分辨率车辆再辨识方法

Also Published As

Publication number Publication date
CN217822793U (zh) 2022-11-15
KR20220122843A (ko) 2022-09-05
US20220279654A1 (en) 2022-09-01
EP4050409A1 (en) 2022-08-31
US11895774B2 (en) 2024-02-06

Similar Documents

Publication Publication Date Title
US11048132B2 (en) Display panel and display apparatus
US11374068B2 (en) Display panel and display apparatus
US5467210A (en) Arrangement of bonding IC chip to liquid crystal display device
US11825725B2 (en) Display panel including vernier mark for aligning conductive adhesive member, electronic apparatus including the same, and method of manufacturing the electronic apparatus
JP5068067B2 (ja) 表示装置および平面型表示装置
KR101951956B1 (ko) 반도체 패키지용 연성회로기판
JP2018128672A (ja) チップオンフィルムパッケージ、表示パネル、及び表示装置
US20070138654A1 (en) Semiconductor chip, film substrate, and related semiconductor chip package
CN112309268A (zh) 一种显示装置及显示装置制备方法
CN217822793U (zh) 电子装置
WO2005067398A2 (en) Driver chip and display apparatus
CN102270619B (zh) 用于电子封装组件的焊盘配置
WO1996021948A1 (fr) Dispositif semi-conducteur, support de bande et panneau d'affichage
CN113950714B (zh) 显示装置、显示装置的制作方法和电子设备
WO2017138443A1 (ja) 半導体装置及び表示装置
US20220330430A1 (en) Bonding pad structure
US10468470B2 (en) OLED display module and method of forming the same
CN114122051B (zh) 显示面板及其制作方法、显示装置
US20240138065A1 (en) Electronic apparatus
CN115032836A (zh) 显示基板和显示装置
CN113658974A (zh) 一种发光基板及其制备方法、测试方法、显示装置
US20240030123A1 (en) Electronic apparatus
JP2002246404A (ja) バンプ付き半導体素子
KR102082133B1 (ko) 연성 인쇄회로기판 및 표시소자
CN114242304B (zh) 一种导电胶及其制作方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination