KR20220122843A - 전자 장치 - Google Patents

전자 장치 Download PDF

Info

Publication number
KR20220122843A
KR20220122843A KR1020210026201A KR20210026201A KR20220122843A KR 20220122843 A KR20220122843 A KR 20220122843A KR 1020210026201 A KR1020210026201 A KR 1020210026201A KR 20210026201 A KR20210026201 A KR 20210026201A KR 20220122843 A KR20220122843 A KR 20220122843A
Authority
KR
South Korea
Prior art keywords
pad
lead
dummy
pads
leads
Prior art date
Application number
KR1020210026201A
Other languages
English (en)
Inventor
오재진
곽준호
박동진
이경목
이동엽
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210026201A priority Critical patent/KR20220122843A/ko
Priority to US17/562,493 priority patent/US11895774B2/en
Priority to CN202220383727.2U priority patent/CN217822793U/zh
Priority to CN202210171642.2A priority patent/CN114975364A/zh
Priority to EP22158903.9A priority patent/EP4050409A1/en
Publication of KR20220122843A publication Critical patent/KR20220122843A/ko
Priority to US18/400,347 priority patent/US20240138065A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2844—Fault-finding or characterising using test interfaces, e.g. adapters, test boxes, switches, PIN drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/025—Measuring very high resistances, e.g. isolation resistances, i.e. megohm-meters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/08—Measuring resistance by measuring both voltage and current
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2825—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere in household appliances or professional audio/video equipment
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Environmental & Geological Engineering (AREA)
  • Multimedia (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

전자 장치는 복수의 패드들을 포함하는 전자 패널, 복수의 리드들을 포함하는 회로 기판, 및 회로 기판과 전자 패널을 전기적으로 연결하는 도전성 점착 부재를 포함하고, 패드들은, 복수의 화소 패드들, 정렬 패드, 및 정렬 패드와 화소 패드들 사이에 배치되고 화소 패드들로부터 절연된 저항 측정 패드를 포함하고, 리드들은, 복수의 화소 리드들, 정렬 리드, 및 화소 리드들과 정렬 리드 사이에 배치되고 화소 리드들로부터 절연된 저항 측정 리드를 포함하고, 저항 측정 리드는 정렬 리드와 화소 리드들 사이에 배치되고 저항 측정 패드와 전기적으로 연결된 측정 리드들 및 측정 리드들로부터 평면상에서 이격된 더미 리드를 포함한다.

Description

전자 장치{ELECTRONIC APPARATUS}
본 발명은 전자 장치에 관한 것으로, 상세하게는 공정성 신뢰성이 향상된 전자 장치에 관한 것이다.
일반적으로, 전자 장치는 2개 이상의 전자 부품들을 포함한다. 예컨대, 휴대 전화기, 노트북 컴퓨터, 텔레비전과 같은 전자기기는 영상을 생성하는 전자 패널, 및 회로 기판 등을 포함한다.
전자 패널과 회로 기판은 각각의 패드들의 접속을 통해 전기적으로 연결된다. 2개의 전자 부품들은 도전성 점착 부재를 통해 물리적 및 전기적으로 결합될 수 있다. 2개의 전자 부품들은 도전성 점착 부재와 패드들 사이의 정렬 단계 이후, 열 압착 툴(tool) 등을 이용하여 결합될 수 있다.
전자 장치는 2개의 전자 부품들의 접속이 잘 이루어졌는지 확인하기 위한 검사 패드를 포함한다. 검사 패드를 통해 회로 기판과 전자 패널 사이의 접속 불량 여부를 확인할 수 있으나, 회로 기판과 전자 패널 사이의 전기적 접속이 안정적으로 이루어졌음에도 검사 패드의 접속 불량이 발생되는 경우, 회로 기판과 전자 패널 사이의 접속 불량으로 확인되는 오류가 발생될 수 있다.
따라서, 본 발명은 검사 신뢰성이 향상된 전자 장치를 제공하는 데 그 목적이 있다.
본 발명의 일 실시예에 다른 전자 장치는 베이스 기판, 상기 베이스 기판 상에 배치된 복수의 화소들, 및 상기 화소들로부터 이격된 부착 영역에 배치된 복수의 패드들을 포함하는 전자 패널, 베이스 필름, 상기 베이스 필름 상에 배치되고 상기 패드들과 평면상에서 중첩하는 복수의 리드들을 포함하는 회로 기판, 및 상기 부착 영역에 배치되어 상기 회로 기판과 상기 전자 패널을 전기적으로 연결하는 도전성 점착 부재를 포함하고, 상기 패드들은, 상기 화소들과 전기적으로 연결된 복수의 화소 패드들, 상기 화소 패드들로부터 이격된 정렬 패드, 및 상기 정렬 패드와 상기 화소 패드들 사이에 배치되고 상기 화소 패드들로부터 절연된 저항 측정 패드를 포함하고, 상기 리드들은, 상기 화소 패드들과 평면상에서 중첩하는 복수의 화소 리드들, 상기 정렬 패드와 평면상에서 중첩하는 정렬 리드, 및 상기 화소 리드들과 상기 정렬 리드 사이에 배치되고 상기 화소 리드들로부터 절연된 저항 측정 리드를 포함하고, 상기 저항 측정 리드는 상기 정렬 리드와 상기 화소 리드들 사이에 배치되고 상기 저항 측정 패드와 전기적으로 연결된 측정 리드들 및 상기 측정 리드들로부터 평면상에서 이격된 더미 리드를 포함한다.
상기 저항 측정 리드는, 상기 정렬 리드로부터 상기 화소 리드들에 인접하는 방향을 따라 배열된 제1 리드, 제2 리드, 및 제3 리드를 포함하고, 상기 제3 리드는 복수의 단자들에 연결될 수 있다.
상기 더미 리드는 상기 제1 리드와 상기 제2 리드 사이에 배치될 수 있다.
상기 더미 리드는 상기 제1 리드와 상기 정렬 리드 사이에 배치될 수 있다.
상기 저항 측정 패드는 상기 제1 리드와 접속하는 제1 패드, 상기 제2 리드와 접속하는 제2 패드, 및 상기 제3 리드와 접속하는 제3 패드를 포함하고, 상기 제1 내지 제3 패드들은 서로 연결될 수 있다.
상기 저항 측정 패드는, 상기 제1 패드와 상기 제2 패드 사이에 배치되고 상기 제1 내지 제3 패드들로부터 평면상에서 이격된 더미 패드를 더 포함하고, 상기 더미 패드는 상기 더미 리드와 평면상에서 중첩할 수 있다.
상기 더미 패드와 상기 더미 리드는 상기 도전성 접착 부재를 통해 서로 접속될 수 있다.
상기 더미 패드와 상기 더미 리드 사이의 갭은 상기 화소 리드와 상기 화소 패드 사이의 갭보다 클 수 있다.
상기 더미 리드는, 상기 정렬 리드를 사이에 두고 이격된 제1 더미 리드 및 제2 더미 리드를 포함할 수 있다.
상기 제1 더미 리드 및 상기 제2 더미 리드 각각은 복수로 구비되고, 상기 복수의 더미 리드들은 서로 상이한 형상들을 가질 수 있다.
상기 리드들은 상기 정렬 리드로부터 이격되고 전기적 신호를 제공받는 구동 평가 리드들을 더 포함하고, 상기 제1 더미 리드 및 상기 제2 더미 리드는 상기 저항 측정 리드, 상기 정렬 리드, 및 상기 구동 평가 리드들에 의해 에워싸인 영역에 배치될 수 있다.
본 발명의 일 실시예에 따른 전자 장치는 베이스 기판, 상기 베이스 기판 상에 배치된 복수의 화소들, 및 상기 화소들로부터 이격된 부착 영역에 배치된 복수의 패드들을 포함하는 전자 패널, 베이스 필름, 상기 베이스 필름 상에 배치되고 상기 패드들과 평면상에서 중첩하는 복수의 리드들을 포함하는 회로 기판, 및 상기 부착 영역에 배치되어 상기 회로 기판과 상기 전자 패널을 전기적으로 연결하는 도전성 점착 부재를 포함하고, 상기 패드들은, 상기 화소들 및 상기 회로 기판과 전기적으로 연결된 화소 패드들, 상기 화소 패드들로부터 전기적으로 절연된 정렬 패드, 상기 화소 패드들과 절연되고 상기 회로 기판과 전기적으로 연결되는 측정 패드들, 및 상기 정렬 패드와 상기 화소 패드들 사이에 배치되고 상기 측정 패드들로부터 평면상에서 이격된 더미 패드를 포함한다.
상기 측정 패드들은 상기 정렬 패드로부터 상기 화소 패드를 향하는 방향을 따라 배열된 제1 패드, 제2 패드, 및 제3 패드를 포함하고, 상기 더미 패드는 상기 제1 패드와 상기 제2 패드 사이에 배치될 수 있다.
상기 제1 내지 제3 패드들은 서로 연결되고, 상기 더미 패드는 상기 제1 내지 제3 패드로부터 이격될 수 있다.
상기 더미 패드는 상기 제1 패드와 상기 정렬 패드 사이에 배치될 수 있다.
상기 더미 패드는, 상기 정렬 패드, 상기 제1 패드, 및 상기 화소들 사이에 배치된 제1 더미 패드, 및 상기 정렬 패드를 사이에 두고 상기 제1 더미 패드로부터 이격된 제2 더미 패드를 포함할 수 있다.
상기 리드들은 서로 이격되어 배치되고 상기 제1 내지 제3 패드들에 각각 접속되는 제1 내지 제3 리드들, 및 상기 더미 패드와 평면상에서 중첩하는 더미 리드를 포함할 수 있다.
상기 더미 리드와 상기 더미 패드는 접속될 수 있다.
상기 베이스 필름 및 상기 베이스 기판 중 적어도 어느 하나는 상기 더미 리드 또는 상기 더미 패드가 배치된 영역에 형성된 굴곡을 포함하고, 상기 더미 리드와 상기 더미 패드는 전기적으로 절연될 수 있다.
상기 제3 리드는 복수의 단자들에 연결될 수 있다.
본 발명에 따르면, 회로 기판과 전자 패널 사이의 접속 불량 검사 시 오류 발생률을 저감시킬 수 있다. 이에 따라, 회로 기판과 전자 패널 사이의 접속 저항 검사 신뢰성이 향상될 수 있다.
도 1은 본 발명의 일 실시예에 따른 전자 장치의 사시도이다.
도 2a는 도 1에 도시된 전자 장치의 분해 사시도이다.
도 2b는 도 1에 도시된 전자 장치의 일부를 도시한 사시도이다.
도 3a는 도 1에 도시된 전자 장치의 분해 평면도이다.
도 3b는 도 3a에 도시된 전자 장치의 결합 평면도이다.
도 3c는 도 3b에 도시된 Ⅰ-Ⅰ'를 따라 자른 단면도이다.
도 4a는 본 발명의 일 실시예에 따른 전자 패널의 일부를 도시한 평면도이다.
도 4b는 본 발명의 일 실시예에 따른 회로 기판의 일부를 도시한 평면도이다.
도 4c는 도 4a에 도시된 전자 패널과 도 4b에 도시된 회로 기판의 결합 평면도이다.
도 5a 내지 도 5d는 본 발명의 일 실시예에 따른 전자 장치의 제조 방법을 도시한 사시도이다.
도 6a 및 도 6b는 본 발명의 비교 실시예의 단면도들이다.
도 7a 및 도 7b는 본 발명의 일 실시예의 단면도들이다.
도 8a는 본 발명의 일 실시예에 따른 전자 패널의 일부를 도시한 평면도이다.
도 8b는 본 발명의 일 실시예에 따른 회로 기판의 일부를 도시한 평면도이다.
도 9a는 본 발명의 일 실시예에 따른 전자 패널의 일부를 도시한 평면도이다.
도 9b는 본 발명의 일 실시예에 따른 회로 기판의 일부를 도시한 평면도이다.
도 10a는 본 발명의 일 실시예에 따른 전자 패널의 일부를 도시한 평면도이다.
도 10b는 본 발명의 일 실시예에 따른 회로 기판의 일부를 도시한 평면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의될 수 있다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 전자 장치의 사시도이다. 도 2a는 도 1에 도시된 전자 장치의 분해 사시도이다. 도 2b는 도 1에 도시된 전자 장치의 일부를 도시한 사시도이다. 이하, 도 1 내지 도 2b를 참조하여 본 발명에 대해 설명한다.
전자 장치(EA)는 전자 패널(EP), 회로 기판(CF), 구동 칩(CC), 도전성 점착 부재(AF), 및 광학 부재(OPL)를 포함한다. 전자 패널(EP)은 전면에 영상을 표시한다. 전면은 제1 방향(D1) 및 제2 방향(D2)에 평행하고 제3 방향(D3)에 수직할 수 있다. 전면은 영상이 표시되는 액티브 영역(AA) 및 액티브 영역(AA)에 인접한 주변 영역(NAA)으로 구분될 수 있다. 본 실시예에서, 주변 영역(NAA)은 액티브 영역(AA)의 가장자리를 에워싸는 프레임 형상을 가질 수 있다. 다만, 이는 예시적으로 도시한 것이고, 주변 영역(NAA)은 액티브 영역(AA)의 가장자리의 일 부분에 인접하도록 정의될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
한편, 전자 패널(EP)은 외부 입력을 감지할 수도 있다. 예를 들어, 전자 패널(EP)은 액티브 영역(AA)에 배치된 센서들을 포함하고, 액티브 영역(AA)에 인가되는 외부 입력의 위치나 세기를 감지할 수 있다. 센서들은 정전식, 감압식, 또는 다양한 방식으로 구동될 수 있고, 외부 입력은 사용자의 손, 전자기 펜, 광, 열 등 다양한 형태로 제공될 수 있다. 다만, 본 실시예에서는 용이한 설명을 위해 영상을 표시하는 전자 패널에 대해서 예시적으로 설명한다.
도 2a를 참조하면, 전자 패널(EP)은 베이스 기판(BS) 및 복수의 화소들(PX)을 포함할 수 있다. 본 실시예에서, 화소들(PX) 각각은 전기적 신호를 수신하여 영상을 구성하는 광들을 각각 표시한다. 도 2a에서 화소들(PX)은 각각 광을 표시하는 발광 영역들과 대응되도록 도시되었다. 이에 따라 화소들(PX)은 액티브 영역(AA) 내에 배치되고 서로 이격된 형태로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 화소들(PX) 각각을 구성하는 구성들 중 일부는 주변 영역(NAA)에 배치될 수도 있고, 인접하는 화소의 구성과 평면상에서 서로 중첩되어 배치될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
화소들(PX) 각각은 적어도 하나의 트랜지스터 및 표시소자를 포함할 수 있다. 트랜지스터는 산화물 반도체, 다결정 반도체, 단결정 반도체, 비정질 반도체 등 다양한 반도체 물질을 포함할 수 있다. 표시소자는 트랜지스터에 전기적으로 연결되어 구동될 수 있다. 표시소자는 액정 커패시터, 유기발광소자, 무기발광소자, 전기영동소자, 전기습윤소자를 포함할 수 있고, OLED, 초소형 LED 등 광을 표시할 수 있는 다양한 전기소자를 포함할 수 있다.
회로 기판(CF)은 전자 패널(EP)의 일 측에 배치되어 전자 패널(EP)과 전기적으로 연결된다. 회로 기판(CF)은 전기적 신호를 생성하여 전자 패널(EP)에 제공하거나, 전자 패널(EP)로부터 생성된 전기적 신호를 수신하여 처리할 수 있다.
도 2b에 도시된 것과 같이, 회로 기판(CF)에서 생성된 전기적 신호들은 전자 패널(EP)의 신호 라인들(SL)을 통해 화소들(PX) 각각에 제공될 수 있다. 신호 라인들(SL)은 화소들(PX)과 전기적으로 연결된 라인들일 수 있다. 또는, 전자 패널(EP)이 외부 입력을 감지하는 경우, 신호 라인들(SL) 중 일부는 센서들에 전기적으로 연결된 라인일 수도 있다. 본 발명의 일 실시예에 따른 회로 기판(CF)은 전자 패널(EP)과 전기적으로 연결된다면 다양한 실시예들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
회로 기판(CF)은 연성 필름(CB) 및 구동 칩(CC)을 포함할 수 있다. 연성 필름(CB)은 도전성 점착 부재(AF)를 통해 전자 패널(EP)에 직접 부착될 수 있다. 연성 필름(CB)은 연성을 가질 수 있다. 이에 따라, 연성 필름(CB)은 전자 패널(EP)의 배면을 향해 휘어진 상태로 조립될 수 있다.
구동 칩(CC)은 칩-온 필름(chip on film)의 방식으로 연성 필름(CB)에 실장될 수 있다. 구동 칩(CC)은 연성 필름(CB)에 포함된 미 도시된 회로 배선들을 통해 연성 필름(CB)과 전기적으로 연결된다. 연성 필름(CB)은 구동 칩(CC)과 전자 패널(EP)을 전기적으로 연결하고, 구동 칩(CC)은 전자 패널(EP)에 제공하기 위한 전기적 신호를 생성하거나 전자 패널(EP)로부터 제공된 전기적 신호를 처리할 수 있다.
구동 칩(CC)은 게이트 신호들을 생성하는 게이트 구동 회로나 데이터 신호들을 생성하는 데이터 구동 회로를 포함할 수 있다. 다만 이는 예시적으로 설명한 것이고, 구동 칩(CC)은 전자 패널(EP)을 구동하기 위한 각종 제어 신호들을 생성 및 처리하는 다양한 제어 회로를 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도전성 점착 부재(AF)는 회로 기판(CF)과 전자 패널(EP) 사이에 배치되어 회로 기판(CF)과 전자 패널(EP)을 결합시킨다. 도전성 점착 부재(AF)는 도전성과 점착성을 동시에 가질 수 있다. 이에 따라, 도전성 점착 부재(AF)는 회로 기판(CF)과 전자 패널(EP)을 물리적 및 전기적으로 결합시킬 수 있다. 도전성 점착 부재는 이방성 도전 필름(Anisotropic conductive adhesive film, ACF)을 포함할 수 있다.
도전성 점착 부재(AF)는 신호 라인들(SL)과 교차하는 방향을 따라 연장될 수 있다. 본 실시예에서, 도전성 점착 부재(AF)는 제1 방향(DR1)을 따라 연장된 길이를 가진 형상으로 제공될 수 있다. 한편, 본 실시예에 따른 도전성 점착 부재(AF)의 일부는 연성 필름(CB)의 외측으로 돌출될 수 있다. 즉, 전자 패널(EP) 상에서 도전성 점착 부재(AF)의 제1 방향(DR1)에서의 길이는 연성 필름(CB)의 제1 방향(DR1)에서의 너비 이상으로 제공될 수 있다. 이에 따라, 도전성 점착 부재(AF)의 끝 단이 연성 필름(CB)의 모서리와 정렬되거나, 도전성 점착 부재(AF)의 일부가 연성 필름(CB)으로부터 노출될 수도 있다.
구동 회로(DV)는 전자 패널(EP), 특히 화소들(PX)과 전기적으로 연결될 수 있다. 예를 들어, 구동 회로(DV)는 화소들(PX)에 데이터 신호들을 제공하는 데이터 구동 회로를 포함할 수 있다. 다만, 이는 예시적으로 설명한 것이고, 구동 회로(DV)는 게이트 구동 회로, 발광 제어 회로, 전원 발생 회로 등 화소들(PX)에 전기적 신호들을 제공할 수 있다면 다양한 구동 회로를 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
본 실시예에서, 구동 회로(DV)는 칩 온 패널(chip on panel) 방식으로 전자 패널(EP)에 실장될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 구동 회로(DV)는 화소들(PX)과 동일 공정, 예를 들어 저온 실리콘 공정을 통해 형성되어 전자 패널(EP)을 구성할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다. 또한, 본 발명의 일 실시예에서, 구동 회로(DV)는 액티브 영역(AA)과 회로 기판(CF) 사이 영역이 아닌 다른 영역에 배치되거나, 또는 생략될 수도 있다.
광학 부재(OPL)는 전자 패널(EP) 상에 배치된다. 광학 부재(OPL)는 액티브 영역(AA)을 커버한다. 광학 부재(OPL)는 광학적으로 투명할 수 있다. 이에 따라, 액티브 영역(AA)에 표시되는 영상(IM)은 광학 부재(OPL)를 통해 투과된다. 전자 패널(EP)이 표시하는 영상(IM)은 광학 부재(OPL)를 투과하여 광학 부재(OPL) 상면에 표시되어 사용자에게 용이하게 시인될 수 있다.
광학 부재(OPL)는 주변 영역(NAA)의 적어도 일부를 더 커버할 수도 있다. 광학 부재(OPL)는 외광 반사율을 저하시킬 수 있다. 광학 부재(OPL)는 외광의 전자 패널(EP)의 전면(FS)에 입사되는 입사율을 저하시키거나, 광학 부재(OPL)를 통해 입사된 외광이 전자 패널(EP)의 구성들로부터 반사되어 나오는 경우, 반사 광의 투과율을 저하시킬 수 있다. 예를 들어, 광학 부재(OPL)는 편광 필름 및 위상차 필름 중 적어도 어느 하나를 포함할 수 있다. 다만, 이는 예시적으로 설명한 것이고, 광학 부재(OPL)는 컬러 필터나 블랙 매트릭스를 포함할 수도 있다. 한편, 광학 부재(OPL)는 미 도시된 접착 부재 등을 통해 전자 패널(EP)의 전면(FS)에 부착되거나 전자 패널(EP)의 전면(FS)에 직접 형성될 수도 있다.
도 3a는 도 1에 도시된 전자 장치의 분해 평면도이고, 도 3b는 도 3a에 도시된 전자 장치의 결합 평면도이다. 도 3c는 도 3b에 도시된 Ⅰ-Ⅰ'를 따라 자른 단면도이다. 이하, 도 3a 내지 도 3c를 참조하여 본 발명에 대해 설명한다.
도 3a에 도시된 것과 같이, 전자 패널(EP)은 베이스 기판(BS), 화소들(PX), 신호 라인들(SL), 복수의 화소 패드들(PD), 정렬 패드(PDA), 복수의 저항 측정 패드(PDM), 및 복수의 구동 평가 패드들(PDC)을 포함할 수 있다. 베이스 기판(BS)은 액티브 영역(AA) 및 주변 영역(NAA)을 포함하는 기판으로, 화소들(PX), 신호 라인들(SL), 화소 패드들(PD), 정렬 패드(PDA), 저항 측정 패드(PDM), 및 구동 평가 패드들(PDC)이 형성되는 기저층일 수 있다. 베이스 기판(BS)은 절연성을 가질 수 있다. 이와 달리, 화소 패드들(PD), 정렬 패드(PDA), 저항 측정 패드(PDM), 및 구동 평가 패드들(PDC) 각각은 도전성을 가질 수 있다.
본 실시예에서는 용이한 설명을 위해 화소들(PX) 중 일부, 신호 라인들(SL) 중 일부, 및 화소 패드들(PD) 중 일부만을 도시하였다. 신호 라인들(SL)은 화소 패드들(PD)과 화소들(PX)을 각각 연결할 수 있다. 이에 따라, 화소 패드들(PD)로부터 수신된 전기적 신호들은 신호 라인들(SL)을 통해 각 화소들(PX)에 전달될 수 있다. 본 실시예에서, 화소 패드들(PD)은 제1 방향(D1) 및 제2 방향(D2)에 대하여 경사진 방향을 따라 연장될 수 있다. 다만 이는 예시적으로 도시한 것이고, 화소 패드들(PD)은 제2 방향(D2)과 평행한 방향을 따라 연장될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
정렬 패드(PDA)는 제1 방향(D1)에서 화소 패드들(PD)로부터 이격되어 배치될 수 있다. 정렬 패드(PDA)는 후술하는 정렬 리드(LDA)와 함께 전자 패널(EP)과 회로 기판(CF) 사이의 정렬을 위한 기준이 될 수 있다.
저항 측정 패드(PDM)는 화소 패드들(PD)과 정렬 패드(PDA) 사이에 배치된다. 저항 측정 패드(PDM)는 신호 라인들(SL) 및 화소 패드들(PD)로부터 평면상에서 이격된다. 본 실시예에서, 저항 측정 패드(PDM)는 화소 패드들(PD)과 유사한 형상을 가지며 정렬 패드(PDA)와 연결된 것으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 저항 측정 패드(PDM)는 다양한 형태로 제공될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
구동 평가 패드들(PDC)은 신호 라인들(SL_D)을 통해 화소들(PX) 중 적어도 일부와 전기적으로 연결될 수 있다. 구동 평가 패드들(PDC)은 전자 패널(EP)의 전기적 신뢰성 평가에 이용될 수 있으며, 화소 패드들(PD)이나 저항 측정 패드(PDM)와 독립적인 신호들을 제공받을 수 있다. 한편, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 전자 패널(EP)에 있어서, 구동 평가 패드들(PDC)은 생략될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
회로 기판(CF)은 베이스 필름(BF), 복수의 배선들(SL-F), 복수의 화소 리드들(LD), 정렬 리드(LDA), 복수의 저항 측정 리드(LDM), 및 복수의 구동 평가 리드들(LDC)을 포함할 수 있다. 베이스 필름(BF)은 연성을 가지며 절연성을 가질 수 있다. 이에 따라, 상술한 바와 같이 연성 필름(CB)은 전자 패널(EP)에 결합된 상태로 휘어질 수 있다.
배선들(SL-F), 화소 리드들(LD), 정렬 리드(LDA), 저항 측정 리드(LDM), 및 구동 평가 리드들(LDC)은 베이스 필름(BF)의 일면 상에 배치된다. 배선들(SL-F), 화소 리드들(LD), 정렬 리드(LDA), 저항 측정 리드(LDM), 및 구동 평가 리드들(LDC) 각각은 도전성을 가질 수 있다.
화소 리드들(LD)은 전자 패널(EP)의 화소 패드들(PD)과 전기적으로 접속된다. 화소 리드들(LD)은 제1 방향(D1)을 따라 서로 이격되어 독립적인 전기적 신호들을 제공할 수 있다. 본 실시예에서, 화소 리드들(LD)은 제1 방향(D1) 및 제2 방향(D2)에 대하여 경사진 방향을 따라 연장될 수 있다. 화소 리드들(LD)은 실질적으로 화소 패드들(PD)과 대응되는 형상을 가질 수 있다.
본 발명에 있어서, 회로 기판(CF)과 전자 패널(EP)의 접속 공정 시 발생되는 열 등에 의해 회로 기판(CF)의 베이스 필름(BF)이나 전자 패널(EP)의 베이스 기판(BS)에 열 변형이 발생될 수 있다. 이에 따라, 화소 패드들(PD)의 피치나 화소 리드들(LD)의 피치가 공정 과정에서 설계시와 다르게 변형될 수 있다.
본 발명에 따르면, 화소 리드들(LD)과 화소 패드들(PD)을 경사진 방향을 따라 연장된 형상으로 설계함으로써, 화소 리드들(LD)이나 화소 패드들(PD)의 피치가 변형되더라도, 제2 방향(D2)에서의 회로 기판 위치 이동을 통해 화소 패드들(PD)과 화소 리드들(LD) 사이의 정렬 보정이 용이하게 이루어질 수 있다. 다만, 이는 예시적으로 도시한 것이고, 화소 리드들(LD)은 화소 패드들(PD)과 대응되는 형상을 가진다면, 제2 방향(DR2)에 평행한 방향으로 연장된 형상으로 제공될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
배선들(SL-F)은 베이스 필름(BF)의 일면 상에 배치된다. 배선들(SL-F)의 일 단들은 화소 리드들(LD)에 각각 연결될 수 있다. 배선들(SL-F)의 타 단들은 구동 칩(CC: 도 1 참조)과 전기적으로 연결될 수 있다. 이에 따라, 구동 회로(DV)에서 처리된 전기적 신호들은 배선들(SL-F)을 통해 화소 리드들(LD)로 출력될 수 있다.
정렬 리드(LDA)는 화소 리드들(LD)과 평면상에서 이격될 수 있다. 정렬 리드(LDA)는 화소 리드들(LD)과 제1 방향(D1)에서 이격되어 배치될 수 있다 정렬 리드(LDA)는 화소 리드들(LD) 중 적어도 어느 하나와 대응되는 형상으로 제공될 수 있다. 본 실시예에서, 회로 기판(CF)과 전자 패널(EP) 사이의 정렬은 정렬 패드(PDA)와 정렬 리드(LDA) 사이의 중첩 정도에 의해 제어될 수 있다. 본 실시예에서, 정렬 리드(LDA)는 정렬 패드(PDA)와 제1 방향(D1)을 따라 연장된 축을 중심으로 선대칭 형상으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 정렬 리드(LDA)는 정렬 패드(PDA)와 함께 회로 기판(CF)과 전자 패널(EP) 사이의 정렬을 제어할 수 있다면 다양한 형상으로 설계될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 3a에 도시된 화살표 방향을 따라 도전성 점착 부재(AF) 및 회로 기판(CF)이 화소 패드들(PD) 상에 순차적으로 적층될 수 있다. 도전성 점착 부재(AF)가 전자 패널(EP)의 부착 영역(ADA)에 제공되고, 전자 패널(EP)의 정렬 패드(PDA)와 회로 기판(CF)의 정렬 리드(LDA)가 정렬되도록 회로 기판(CF)이 도전성 점착 부재(AF) 상에 제공된 후, 압착하여 전자 패널(EP)과 회로 기판(CF)을 결합시킨다.
화소 패드들(PD)과 화소 리드들(LD)은 평면상에서 중첩하도록 배치될 수 있다. 본 실시예에서는 화소 패드들(PD)과 화소 리드들(LD) 사이의 구분이 용이하도록 화소 패드들(PD)을 해칭 처리하여 도시하였다. 화소 패드들(PD) 각각이 화소 리드들(LD) 중 대응되는 화소 리드들(LD)과 결합하여 평면상에서 하나의 나란하게 결합된 접속 패턴(PLD)으로 도시되었다.
본 발명에 따르면, 화소 리드들(LD)은 화소 패드들(PD)보다 제2 방향(D2)에서 더 긴 길이로 설계될 수 있다. 이에 따라, 공정 오차 범위 내에서 회로 기판(CF)이 전자 패널(EP)에 대하여 제2 방향(D2)에서의 이동이 발생되더라도 회로 기판(CF)과 전자 패널(EP) 사이의 접속이 안정적으로 이루어질 수 있다. 다만, 이는 예시적으로 도시한 것이고, 화소 리드들(LD)은 화소 패드들(PD)과 실질적으로 동일한 길이를 갖거나 더 작은 길이를 갖도록 설계될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
구체적으로 도 3c를 참조하면, 화소 리드들(LD)과 화소 패드들(PD)은 도전성 점착 부재(AF)를 통해 접속될 수 있다. 본 실시예에서는 용이한 설명을 위해 화소 패드들(PD)이 베이스 기판(BS)의 일면에 배치되고, 화소 리드들(LD)이 베이스 필름(BF)의 일면에 배치된 것으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 화소 패드들(PD)과 베이스 기판(BS) 사이 및 화소 리드들(LD)과 베이스 필름(BF) 사이에는 적어도 하나의 절연층이 더 개재될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
본 실시예에서, 도전성 점착 부재(AF)는 제1 방향(D1)을 따라 연장된 길이 및 제2 방향(D2)을 따라 연장된 너비를 가진다. 도전성 점착 부재(AF)의 길이는 화소 패드들(PD), 정렬 패드(PDA), 저항 측정 패드(PDM), 및 구동 평가 패드들(PDC)을 커버 가능한 크기로 제공될 수 있다. 또한, 도전성 점착 부재(AF)의 너비는 적어도 화소 패드들(PD)을 커버 가능한 크기로 제공될 수 있다. 이에 따라, 도전성 점착 부재(AF)는 적어도 화소 패드들(PD)을 전면적으로 커버할 수 있어, 회로 기판(CF)과 전자 패널(EP) 사이의 전기적 접속 신뢰성을 향상시킬 수 있다.
도전성 점착 부재(AF)는 점착층(AD) 및 복수의 도전 입자들(CD)을 포함할 수 있다. 도전 입자들(CD)은 점착층(AD) 내에 분산될 수 있다. 화소 리드들(LD)은 각각 화소 패드들(PD) 상에 배치될 수 있다. 화소 리드들(LD)과 화소 패드들(PD)은 점착층(AD)을 통해 물리적으로 결합될 수 있다. 또한, 화소 리드들(LD)과 화소 패드들(PD)은 화소 리드들(LD)과 화소 패드들(PD) 사이에 배치된 도전 입자들을 통해 전기적으로 결합될 수 있다. 본 실시예에서, 화소 리드들(LD)과 화소 패드들(PD)은 대응되는 구성들끼리 단면상에서 완전히 중첩하는 것으로 도시되었다. 다만, 이는 예시적으로 도시된 것이고, 설계 시 발생된 오차나 본딩 시 발생된 제1 방향(D1)에서의 진동 등으로 인해, 리드들과 패드들 사이에는 부분적으로 비 중첩되는 영역이 존재할 수도 있다.
다시 도 3b를 참조하면, 회로 기판(CF)과 전자 패널(EP)이 접속되면 저항 측정 패드들(PDM)과 저항 측정 리드들(LDM)도 평면상에서 중첩한다. 저항 측정 패드들(PDM)과 저항 측정 리드들(LDM)은 도전성 점착 부재(AF)를 통해 전기적으로 결합되어 측정 접속 패턴(PM)을 이룰 수 있다. 회로 기판(CF)과 전자 패널(EP) 사이의 접속 불량 평가는 측정 접속 패턴(PM)에서의 저항 측정을 통해 이루어질 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
회로 기판(CF)과 전자 패널(EP)이 접속되면 구동 평가 패드들(PDC)과 구동 평가 리드들(LDC)도 평면상에서 중첩한다. 구동 평가 패드들(PDC)과 구동 평가 리드들(LDC)은 도전성 점착 부재(AF)를 통해 전기적으로 결합되어 평가 접속 패턴(PC)을 이룰 수 있다. 미 도시되었으나, 구동 평가 패드들(PDC)은 화소(PX)나 구동 회로(DV: 도 1 참조)와 전기적으로 연결되고 구동 평가 리드들(LDC)은 회로 기판(CF)과 전기적으로 연결될 수 있다. 본 발명에 따르면, 회로 기판(CF)과 전자 패널(EP)이 접속이전에는 구동 평가 패드들(PDC)을 통해 전자 패널(EP)의 구동 성능을 검사하고, 회로 기판(CF)과 전자 패널(EP)이 접속된 이후 평가 접속 패턴(PC)을 통해 전자 패널(EP)의 구동 성능을 검사할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 전자 장치에 있어서, 평가 접속 패턴(PC)은 생략될 수도 있다.
도 4a는 본 발명의 일 실시예에 따른 전자 패널의 일부를 도시한 평면도이다. 도 4b는 본 발명의 일 실시예에 따른 회로 기판의 일부를 도시한 평면도이다. 도 4c는 도 4a에 도시된 전자 패널과 도 4b에 도시된 회로 기판의 결합 평면도이다. 도 5a 내지 도 5d는 본 발명의 일 실시예에 따른 전자 장치의 제조 방법을 도시한 사시도이다. 도 5a 내지 도 5d에는 전자 패널(EP)과 회로 기판(CF)의 결합 공정을 도시하였다.
용이한 설명을 위해 도 5a 내지 도 5d에서 저항 측정 패드들(PDM: 도 4a 참조), 정렬 패드(PDA), 및 구동 평가 패드들(PDC: 도 4a 참조)은 생략되었다. 이하, 도 4a 내지 도 5d를 참조하여 본 발명에 대해 설명한다. 한편, 도 1 내지 도 3c에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 4a를 참조하면, 저항 측정 패드(PDM)는 복수의 측정 패드들(P1, P2, P3) 및 더미 패드(DP)를 포함할 수 있다. 측정 패드들(P1, P2, P3)은 정렬 패드(PDA)로부터 멀어지는 방향을 따라 배열되는 제1 패드(P1), 제2 패드(P2), 및 제3 패드(P3)를 포함할 수 있다. 제1 패드(P1)는 정렬 패드(PDA)와 접촉되고, 제3 패드(P3)는 측정 패드들(P1, P2, P3) 중 화소 패드들(PD)에 가장 인접한 위치에 배치될 수 있다.
측정 패드들(P1, P2, P3)은 서로 연결된 일체의 형상을 가질 수 있다. 본 실시예에서, 측정 패드들(P1, P2, P3)은 측정 패드들(P1, P2, P3) 각각에 교차하는 연결부를 통해 연결되어 전기적으로 통전될 수 있다.
더미 패드(DP)는 측정 패드들(P1, P2, P3)로부터 이격된다. 더미 패드(DP)는 더미 패드(DP)는 측정 패드들(P1, P2, P3) 중 제1 패드(P1)와 제2 패드(P2) 사이에 배치된 것으로 도시되었다. 회로 기판(CF)과 결합되기 전, 더미 패드(DP)는 측정 패드들(P1, P2, P3)로부터 전기적으로 플로팅된 패턴일 수 있다.
한편, 본 실시예에서, 더미 패드(DP)는 저항 측정 패드(PDM)의 일부 구성으로 기재되었으나, 이는 설명의 편의를 위한 것이고, 더미 패드(DP)는 대응되는 위치에 제공된다면 저항 측정 패드(PDM)와 구별되는 구성으로 설명될 수도 있다.
본 실시예에서, 제3 패드(P3)는 정렬 패드(PDA)로부터 소정 거리 이상 이격되어 제공된다. 예를 들어, 측정 패드들(P1, P2, P3) 각각의 너비가 약 0.060㎜이고, 0.040㎜의 피치(제2 패드와 제1 패드 사이의 이격 거리)를 가진 경우, 중 제3 패드(P3)와 정렬 패드(PDA) 사이의 최소 이격 거리(DT)는 약 0.300㎜ 이상일 수 있다. 최소 이격 거리(DT)는 제1 방향(D1: 도 3a 참조)과 평행한 직선 상의 거리일 수 있다. 본 실시예에서는 제3 패드(P3)의 우측 상의 일 지점 및 이로부터 제1 방향(D1)에서 이격된 정렬 패드(PDA)의 좌측 상의 일 지점 사이의 거리로 도시되었다.
구동 평가 패드들(PDC)은 정렬 패드(PDA)나 저항 측정 패드(PDM)로부터 평면상에서 이격되어 배치된다. 구동 평가 패드들(PDC)은 서로 이격되어 일 방향을 따라 배열된다. 본 실시예에서, 구동 평가 패드들(PDC)은 화소 패드들(PD)과 상이한 형상으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 구동 평가 패드들(PDC)은 화소 패드들(PD)과 동일한 형상으로 제공될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 4b를 참조하면, 저항 측정 리드(LDM)는 복수의 측정 리드들(L1, L2, L3) 및 더미 리드(DL)를 포함할 수 있다. 측정 리드들(L1, L2, L3)은 정렬 리드(LDA)로부터 멀어지는 방향을 따라 배열되는 제1 리드(L1), 제2 리드(L2), 및 제3 리드(L3)를 포함할 수 있다. 제1 리드(L1)는 정렬 리드(LDA)와 접촉되고, 제3 리드(L3)는 측정 리드들(L1, L2, L3) 중 화소 리드들(LD)에 가장 인접한 위치에 배치될 수 있다.
측정 리드들(L1, L2, L3) 및 더미 리드(DL)는 서로 이격된다. 더미 리드(DL)는 측정 리드들(L1, L2, L3) 중 제1 리드(L1)와 제2 리드(L2) 사이에 배치된 것으로 도시되었다. 전자 패널(EP)과 결합되기 전, 더미 리드(DL)와 측정 리드들(L1, L2, L3) 각각은 전기적으로 플로팅된 패턴들일 수 있다.
도 5a 및 도 5b에 도시된 것과 같이, 전자 패널(EP) 상에 도전성 점착 부재(AF)와 회로 기판(CF)을 순차적으로 배치한다. 도전성 점착 부재(AF)는 부착 영역(ADA)에 제공되고, 회로 기판(CF)은 도전성 점착 부재(AF)와 평면상에서 중첩하도록 제공된다. 회로 기판(CF)은 리드들이 화소 패드들(PD)과 평면상에서 중첩하도록 정렬될 수 있다.
도 4c를 참조하면, 전자 패널(EP)과 회로 기판(CF) 사이의 정렬은 정렬 패드(PDA)와 정렬 리드(LDA)를 통해 이루어질 수 있다. 본 실시예에서, 정렬 패드(PDA)와 정렬 리드(LDA)가 '+(plus)'모양과 유사한 모양이 되도록 회로 기판(CF)과 전자 패널(EP)을 위치시켜 회로 기판(CF)과 전자 패널(EP)을 정렬 시킨다. 이때, 화소 패드들(PD)과 화소 리드들(LD)이 평면상에서 중첩하도록 정렬되고 저항 측정 패드(PDM)와 저항 측정 리드(LDM)가 평면상에서 중첩하도록 정렬된다.
이후, 도 5c 및 도 5d에 도시된 것과 같이, 본딩기(PS)를 통해 부착 영역(ADA)을 압착하여 회로 기판(CF)과 전자 패널(EP)을 결합시킨다. 본딩기(PS)는 화살표 방향을 따라 부착 영역(ADA)에 압력을 가할 수 있다. 또한, 본딩기(PS)는 부착 영역(ADA)에 소정의 열을 가할 수 있다. 이에 따라, 도전성 점착 부재(AF)에 분산된 도전 입자들(CD: 도 3c 참조)은 화소 패드들(PD)과 화소 리드들(LD)을 전기적으로 접속시키고, 저항 측정 패드(PDM)와 저항 측정 리드(LDM)를 전기적으로 접속시킨다. 도전성 점착 부재(AF)의 점착층(AD)은 회로 기판(CF)과 전자 패널(EP)을 물리적으로 결합시킨다.
도 4c는 회로 기판(CF)과 전자 패널(EP)이 결합된 상태의 평면도와 대응될 수 있다. 저항 측정 패드(PDM)와 저항 측정 리드(LDM)를 살펴보면, 저항 측정 패드(PDM)의 제1 내지 제3 패드들(P1, P2, P3)은 저항 측정 리드(LDM)의 제1 내지 제3 리드들(L1, L2, L3)에 각각 대응되어 결합된다. 저항 측정 패드(PDM)의 더미 패드(DP)는 저항 측정 리드(LDM)의 더미 리드(DL)와 중첩한다. 더미 패드(DP)와 더미 리드(DL)는 회로 기판(CF)과 전자 패널(EP)의 접속 정도에 따라 서로 접속되거나 접속되지 않을 수 있다.
본 실시예에서, 저항 측정 패드(PDM)와 저항 측정 리드(LDM) 사이의 접속 불량 여부를 검사하기 위한 단자들은 회로 기판(CF)의 베이스 필름(BF)에 제공될 수 있다. 저항 측정 리드(LDM)는 제1 내지 제4 단자들(T1, T2, T3, T4)에 연결될 수 있다. 구체적으로, 제1 리드(L1)는 제1 단자(T1)에 연결되고, 제2 리드(L2)는 제2 단자(T2)에 연결된다. 제3 리드(L3)는 두 배선으로 분기되어 제3 단자(T3) 및 제4 단자(T4)에 연결될 수 있다.
도 4c에는 접속 불량을 측정하기 위한 접촉 저항 측정 방식을 간략히 도시하였다. 제1 단자(T1)에 검사 전류(IT)를 인가하고 제2 단자(T2)에 검사 전압(VT)을 인가한다. 제1 단자(T1)를 통해 검사 전류(IT)를 인가하면, 인가된 검사 전류(IT)는 제1 리드(L1)와 제1 패드(P1)가 접속된 부분을 거쳐 제3 리드(L3)와 제3 패드(P3)가 접속된 부분으로 흐르고, 제4 단자(T4)를 향해 출력된다. 즉, 검사 전류(IT)는 제1 단자(T1), 제1 리드(L1)/제1 패드(P1), 제3 리드(L3)/제3 패드(P3), 제4 단자(T4)를 따라 이동하는 흐름을 가진다.
제2 단자(T2)에 인가된 검사 전압(VT)에 의해 점선 화살표를 따라 전류의 흐름이 발생될 수 있다. 검사 전압(VT)에 의해 생성된 전류는 제2 단자(T2), 제2 리드(L2)/제2 패드(P2), 제3 리드(L3)/제3 패드(P3)를 거쳐 제3 단자(T3)를 통해 출력되는 흐름을 가진다.
본 발명에 따르면, 제3 단자(T3)에서 측정되는 전류와 제4 단자(T4)에서 측정되는 전압을 통해 저항 측정 패드(PDM)와 저항 측정 리드(LDM) 사이의 접속 저항을 측정할 수 있다. 접속 저항이 소정의 값 이하인 경우 회로 기판(CF)과 전자 패널(EP) 사이의 접속이 안정적으로 이루어졌다고 볼 수 있고, 접속 저항이 소정의 값 이상인 경우 회로 기판(CF)과 전자 패널(EP) 사이의 접속 불량이 있을 수 있다고 볼 수 있다.
한편, 이는 예시적으로 설명한 것이고, 저항 측정 패드(PDM)와 저항 측정 리드(LDM) 사이의 접속 불량 여부 측정은 다양한 방식으로 이루어질 수 있다. 예를 들어, 제2 리드(L2)를 2 개의 단자에 연결시키고, 제3 리드(L3)를 1 개의 단자에 연결시켜, 저항 측정 리드(LDM)의 루프 저항 측정을 통한 측정 방식으로 접속 불량 여부를 확인할 수도 있다.
본 발명의 일 실시예에 따른 저항 측정 패드(PDM) 중 제3 단자(T3)와 제4 단자(T4)가 연결되는 제3 패드(P3)는 더미 패드(DP)보다 정렬 패드(PDA)로부터 더 이격된 위치에 배치될 수 있다. 또한, 저항 측정 리드(LDM) 중 제3 단자(T3)와 제4 단자(T4)가 연결되는 제3 리드(L3)는 더미 리드(DL)보다 정렬 리드(LDA)로부터 더 이격된 위치에 배치될 수 있다.
상술한 바와 같이, 제3 패드(P3)와 정렬 패드(PDA) 사이의 이격 거리(DT)는 약 0.300㎜ 이상일 수 있다. 제3 리드(L3)는 제3 패드(P3)와 대응되는 위치에 제공될 수 있다. 한편, 이는 예시적으로 설명한 것이고, 제3 패드(P3)가 정렬 패드(PDA), 특히 더미 영역(AR)으로부터 영향을 받지 않는 거리만큼 이격된다면, 제3 패드(P3)와 정렬 패드(PDA) 사이의 이격 거리(DT)는 다양하게 설정될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
제3 패드(P3)와 제3 리드(L3)가 정렬 패드(PDA)나 정렬 리드(LDA)로부터 소정 거리 이상 이격되고 표시 패드(PD)나 표시 리드(LD)에 인접하는 위치에 배치됨으로써, 정렬 패드(PDA)로 인해 발생될 수 있는 접속 불량이 제3 패드(P3)와 제3 리드(L3) 사이의 접속에 영향을 미치는 것을 방지할 수 있다. 한편, 저항 측정 패드(PDM) 중 제3 패드(P3)외에 다른 패드가 제3 단자(T3)와 제4 단자(T4)가 연결되는 경우, 해당 이격 거리(DT)는 해당 패드와 정렬 패드(PDA) 사이의 이격 거리일 수 있다. 본 실시예에서는 저항 측정을 위한 패드가 정렬 패드(PDA)로부터 소정 거리 이상 이격되면 충분하며, 제3 패드(P3) 자체로 한정되지 않는다.
본 발명에 있어서, 검사 전류(IT)나 검사 전압(VT)에 의한 전류는 더미 패드(DP)와 더미 리드(DL)를 거치지 않는다. 즉, 접속 불량이 발생되기 쉬운 영역에 접속 저항 측정에 영향을 미치지 않는 더미 패드(DP)나 더미 리드(DL)를 배치시킴으로써, 저항 측정 패드(PDM)와 저항 측정 리드(LDM)에 발생되는 부분적인 접속 불량이 화소 패드(PD)와 화소 리드(LD) 사이의 접속 불량으로 나타나는 오류를 방지할 수 있다.
회로 기판(CF)과 전자 패널(EP)이 접속된 평면상에는 정렬 패드(PDA)와 정렬 리드(LDA)의 주변 영역(AR, 이하 더미 영역)이 점선으로 도시되었다. 더미 영역(AR)은 정렬 패드(PDA) 및 정렬 리드(LDA)에 인접하는 주변 영역으로, 저항 측정 패드(PDM), 저항 측정 리드(LDM), 구동 평가 패드(PDC), 및 구동 평가 리드(LDC)로부터 이격된 영역일 수 있다. 본 실시예에서, 더미 영역(AR)은 빈 공간으로 도시되었다.
본 발명에 있어서, 회로 기판(CF)과 전자 패널(EP)이 접속 시 도전성 점착 부재(AF)의 점착층(AD)이나 도전 입자들(CD)이 주변보다 더미 영역(AR)으로 더 많은 양이 유입되면서 베이스 필름(BF)이나 베이스 기판(BS)의 변형이 발생되기 쉽다. 접속 저항 측정 단자에 해당되는 제3 단자(T3)와 제4 단자(T4)가 연결된 제3 리드(L3)와 제3 패드(P3)를 더미 영역(AR)으로부터 더 멀리 떨어지도록 함으로써, 제3 리드(L3)와 제3 패드(P3) 사이의 접속 불량이 발생되는 것을 방지할 수 있다. 이에 따라, 저항 측정 패드(PDM)와 저항 측정 리드(LDM) 사이의 접속 불량이 방지될 수 있고, 회로 기판(CF)과 전자 패널(EP) 접속 공정 시 검사 신뢰성이 향상될 수 있다.
도 6a 및 도 6b는 본 발명의 비교 실시예의 단면도들이다. 도 7a 및 도 7b는 본 발명의 일 실시예의 단면도들이다. 도 6a 내지 도 7b에는 저항 측정 패드들과 저항 측정 리드들이 결합된 영역의 단면도들을 도시하였다. 또한, 도 6a 및 도 7a에는 도 5c와 대응되는 단계를 도시하였고, 도 6b 및 도 7b에는 도 5d와 대응되는 단계를 도시하였다. 이하, 도 6a 내지 도 7b를 참조하여 본 발명에 대해 설명한다.
도 6a에 도시된 것과 같이, 비교 실시예(C1)는 제1 내지 제3 리드들(L1, L2, L3)만으로 구성된 저항 측정 리드(LDM_C)와 제1 내지 제3 패드들(P1, P2, P3)만으로 구성된 저항 측정 패드(PDM)를 포함한다. 저항 측정 리드(LDM_C)는 저항 측정 패드(PDM_C)와 대응되는 위치에 정렬되어 본딩기(PS: 도 5c 참조)에 의해 압착된다. 이에 따라, 저항 측정 패드 (PDM_C)와 저항 측정 리드(LDM_C)는 도전 입자들(CD)을 통해 전기적으로 통전될 수 있다.
이때, 더미 영역(AR)에는 리드나 패드가 배치되지 않고 점착층(AD)과 도전 입자들(CD)만 제공되므로 압력에 의해 베이스 필름(BF)이나 베이스 기판(BS)의 형상 변형이 발생될 수 있다. 본 실시예에서 베이스 필름(BF)의 변형이 발생된 것으로 도시되었다.
이후, 도 6b에 도시된 것과 같이, 비교 실시예(C2)는 도 6a에 도시된 비교 실시예(C1)에서 일정 시간 경과된 이후의 상태와 대응될 수 있다. 비교 실시예(C2)의 점착층(AD)은 열 및 압력에 의해 유동성을 가진 상태였다가 일정 시간 경과 후 고정되는 과정에서 화살표에 표시된 바와 같이 팽창될 수 있다. 이때 더미 영역(AR)에 인접하는 패드나 리드들, 구체적으로 저항 측정 패드(PDM_C)와 저항 측정 리드(LDM_C) 사이의 들뜸이 발생될 수 있다. 이러한 들뜸 현상은 제2 리드(L2)와 제2 패드(P2)가 배치된 영역에서 가장 크게 나타날 수 있다. 이에 따라, 비교 실시예(C2)에서는 제2 리드(L2)와 제2 패드(P2) 사이에 소정의 갭(GPC)이 형성되어 서로 전기적으로 접속되지 않는 상태가 될 수 있다. 즉, 베이스 기판(BS)의 변형에 의해 제2 리드(L2)와 제2 패드(P2) 사이의 갭(GPC)이 화소 리드(LD)와 화소 패드(PD) 사이의 갭보다 크고 도전 입자(CD)의 직경보다 크게 형성되어 제2 리드(L2)와 제2 패드(P2) 사이의 접속 불량이 발생될 수 있다.
이 경우 전자 패널(EP)과 회로 기판(CF) 사이의 안정적 구동을 위한 전기적 접속은 실질적으로 화소 리드들(LD)과 화소 패드들(PD) 사이에서 이루어진다. 저항 측정 리드(LDM_C)와 저항 측정 패드(PDM_C)는 전자 패널(EP)과 회로 기판(CF) 사이의 접속 불량 여부를 검사하기 위한 구성들에 해당된다. 그러나, 도 6b에 도시된 바와 같이, 화소 리드들(LD)과 화소 패드들(PD) 사이의 접속은 안정적으로 이루어진 상태임에도 불구하고, 저항 측정 리드(LDM_C)와 저항 측정 패드(PDM_C) 사이의 접속 불량으로 인해 비교 실시예(C2)는 회로 기판(CF)과 전자 패널(EP) 사이의 전기적 접속 불량이 있는 것으로 측정될 수 있다.
이와 달리, 도 7a에 도시된 것과 같이, 본 발명의 일 실시예(E1)의 저항 측정 리드(LDM)는 더미 리드(DL)를 포함하고, 저항 측정 패드(PDM)는 더미 패드(DP)를 포함할 수 있다. 더미 영역(AR)의 위치가 동일하다고 할 때, 비교 실시예(C1)의 제2 리드(L2)와 제2 패드(P2)가 배치된 위치에 더미 리드(DL)와 더미 패드(DP)가 배치된 것으로 볼 수 있다. 이에 따라, 실시예(E1)의 제2 리드(L2)와 제2 패드(P2)는 비교 실시예(C1)에서보다 더미 영역(AR)으로부터 더 멀리 떨어져 배치될 수 있다.
도 7b에 도시된 것과 같이, 점착층(AD)에 열 팽창이 발생되어 베이스 필름(BF)이나 베이스 기판(BS)에 변형이 발생되더라도, 가장 큰 변형이 발생되는 위치에 더미 리드(DL)와 더미 패드(DP)를 배치시키고, 측정 패드들(P1, P2, P3)이나 측정 리드들(L1, L2, L3)을 가장 큰 변형이 발생되는 위치로부터 이격시켜 배치시킴으로써, 측정 패드들(P1, P2, P3)과 측정 리드들(L1, L2, L3) 사이의 접속 불량이 발생되는 것을 방지할 수 있다.
베이스 필름(BF)이나 베이스 기판(BS)의 변형으로 인해 더미 리드(DL)와 더미 패드(DP) 사이의 갭(GPE)은 화소 패드(PD)와 화소 리드(LD) 사이의 갭과 같거나 클 수 있다. 더미 리드(DL)와 더미 패드(DP) 사이의 갭(GPE)이 도전 입자(CD)의 직경보다 크게 존재하더라도 측정 패드들(P1, P2, P3)이나 측정 리드들(L1, L2, L3)에 전기적 영향이 미치지 않는다. 이에 따라, 일 실시예(E1)는 회로 기판(CF)과 전자 패널(EP) 사이의 접속 불량이 없는 것으로 측정될 수 있어, 공정 신뢰성이 향상될 수 있다. 또한, 무분별한 불량 결과 발생을 방지할 수 있어 공정 비용이 절감될 수 있다.
도 8a는 본 발명의 일 실시예에 따른 전자 패널의 일부를 도시한 평면도이다. 도 8b는 본 발명의 일 실시예에 따른 회로 기판의 일부를 도시한 평면도이다. 도 9a는 본 발명의 일 실시예에 따른 전자 패널의 일부를 도시한 평면도이다. 도 9b는 본 발명의 일 실시예에 따른 회로 기판의 일부를 도시한 평면도이다. 도 10a는 본 발명의 일 실시예에 따른 전자 패널의 일부를 도시한 평면도이다. 도 10b는 본 발명의 일 실시예에 따른 회로 기판의 일부를 도시한 평면도이다.
도 8a, 9a, 및 10a에는 도 4a와 대응되는 영역을 도시하였고, 도 8b, 9b, 10b에는 도 4b와 대응되는 영역을 도시하였다. 이하, 도 8a 내지 도 10b를 참조하여 본 발명에 대해 설명한다. 한편, 도 1 내지 도 7b에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 8a에 도시된 것과 같이, 전자 패널(EP-1)은 저항 측정 패드(PDM-1) 외측에 배치되는 복수의 더미 패드들(DPs)을 포함할 수 있다. 더미 패드들(DPs)은 서로 이격된 3 개의 패드들로 도시되었고, 정렬 패드(PDA)와 제1 패드(P1) 사이에 배치될 수 있다.
도 8b에 도시된 것과 같이, 회로 기판(CF-1)은 복수의 더미 리드들(DLs)을 포함하는 저항 측정 리드(LDM-1)를 포함할 수 있다. 더미 리드들(DPs)은 서로 이격된 3 개의 리드들로 도시되었고, 정렬 리드(LDA)와 제1 리드(L1) 사이에 배치될 수 있다.
정렬 패드(PDA)는 도 3a에 도시된 구동 평가 패드들(PDC) 중 어느 하나의 패드가 제거되고 제거된 영역(점선으로 표시)에 위치할 수 있다. 이에 따라 기존의 화소 패드들(PD)의 위치 변경 없이 더미 패드들(DPs)의 수를 증가시킬 수 있다. 마찬가지로, 정렬 리드(LDA)는 도 3a에 도시된 구동 평가 리드들(LDC) 중 어느 하나의 리드가 제거되고 제거된 영역(점선으로 표시)에 위치할 수 있다. 본 발명에 따르면, 정렬 패드(PDA)와 구동 평가 패드(PDC) 사이의 간격(PT_P)이나 정렬 리드(LDA)와 구동 평가 리드(LDC) 사이의 간격(PT_C)은 동등하게 유지될 수 있다. 이에 따라 기존의 화소 리드들(LD)의 위치 변경 없이 더미 리드들(DLs)의 수를 증가시킬 수 있다.
본 발명에 따르면, 저항 측정 패드(PDM-1)와 저항 측정 리드(LDM-1)의 위치를 정렬 패드(PDA)와 정렬 리드(LDA)로부터 이격시킴으로써, 저항 측정 패드(PDM-1)와 저항 측정 리드(LDM-1) 사이의 접속 불량이 발생되는 것을 방지할 수 있다. 또한, 회로 기판(CF-1)과 전자 패널(EP-1) 사이에 접속 불량이 발생되더라도 접속 불량이 발생되는 영역을 더미 패드들(DPs)과 더미 리드들(DPs)로 채움으로써, 접속 저항 측정에 미치는 영향을 감소시킬 수 있다. 이에 따라, 회로 기판(CF-1)과 전자 패널(EP-1) 사이의 접속 검사의 신뢰성이 향상될 수 있다.
또는 도 9a 및 도 9b에 도시된 것과 같이, 전자 패널(EP-2)의 더미 패드들(DPs-1)은 정렬 패드(PDA)의 주변에 배치되고 회로 기판(CF-2)의 더미 리드들(DLs-1)은 정렬 리드(LDA)의 주변에 배치될 수도 있다. 더미 패드들(DPs-1)은 정렬 패드(PDA)를 기준으로 상측에 배치된 더미 패드들(DP1) 및 하 측에 배치된 더미 패드들(DP2)을 포함할 수 있다. 더미 리드들(DLs-1)은 정렬 리드(LDA)를 기준으로 상측에 배치된 더미 리드들(DL1) 및 하 측에 배치된 더미 리드들(DL2)를 포함할 수 있다.
회로 기판(CF-2)과 전자 패널(EP-2)이 접속되면 더미 패드들(DPs-1)과 더미 리드들(DLs-1)은 서로 접속될 수 있으나, 전기적으로 플로팅된 패턴들이므로, 주변 패드들이나 리드들에 미치는 전기적 영향은 무시될 수 있다. 본 발명에 따르면, 더미 패드들(DPs-1)과 더미 리드들(DLs-1)을 이용하여 더미 영역(AR: 도 4c 참조)을 채울 수 있다. 이에 따라, 본딩기(PS: 도 5c 참조)에 의한 압착 공정이 진행되더라도 베이스 필름(BF)이나 베이스 기판(BS)의 변형이 방지될 수 있다. 이에 따라, 회로 기판(CF-2)과 전자 패널(EP-2) 사이의 접속 불량이 방지될 수 있어 저항 측정 패드(PDM-2)와 저항 측정 리드(LDM-2)의 저항 측정 검사 신뢰성이 향상될 수 있다.
또는, 도 10a 및 도 10b에 도시된 것과 같이, 전자 패널(EP-3)의 더미 패드들(DPs-2)과 회로 기판(CF-3)의 더미 리드들(DLs-2)은 각각 다양한 형상의 패드들로 설계될 수도 있다. 예를 들어, 더미 패드들(DPs-2)은 정렬 패드(DPA)를 기준으로 상측에 배치되고 서로 상이한 형상을 가진 더미 패드들(DP3) 및 하 측에 배치되고 서로 상이한 형상을 가진 더미 패드들(DP4)을 포함할 수 있다. 이와 대응되게, 더미 리드들(DLs-2)은 정렬 리드(LDA)를 기준으로 상측에 배치되고 서로 상이한 형상을 가진 더미 리드들(DL3) 및 하 측에 배치되고 서로 상이한 형상을 가진 더미 리드들(DL4)를 포함할 수 있다.
회로 기판(CF-3)과 전자 패널(EP-3)이 접속되면 더미 패드들(DPs-2)과 더미 리드들(DLs-2)은 서로 접속될 수 있으나, 전기적으로 플로팅된 패턴들이므로, 주변 패드들이나 리드들에 미치는 전기적 영향은 무시될 수 있다. 더미 영역(AR)은 더미 패드들(DPs-21)과 더미 리드들(DLs-2)에 의해 채워질 수 있다. 이에 따라, 회로 기판(CF-3)과 전자 패널(EP-3)의 접속 공정 시 미 압착에 따른 접속 불량이 방지될 수 있다. 한편, 이는 예시적으로 도시한 것이고, 부착 영역(ARA: 도 5a 참조) 내에서 더미 영역(AR)과 주변 영역에 균등한 압착이 가해질 수 있다면 다양한 형상의 더미 패드들과 더미 리드들이 설계될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
EA: 전자 장치 EP: 전자 패널
CF: 회로 기판 DP: 화소 패드들
LD: 화소 리드들 PDM: 저항 측정 패드
LDM: 저항 측정 리드 DP: 더미 패드
DL: 더미 리드 AR: 더미 영역

Claims (20)

  1. 베이스 기판, 상기 베이스 기판 상에 배치된 복수의 화소들, 및 상기 화소들로부터 이격된 부착 영역에 배치된 복수의 패드들을 포함하는 전자 패널;
    베이스 필름, 상기 베이스 필름 상에 배치되고 상기 패드들과 평면상에서 중첩하는 복수의 리드들을 포함하는 회로 기판; 및
    상기 부착 영역에 배치되어 상기 회로 기판과 상기 전자 패널을 전기적으로 연결하는 도전성 점착 부재를 포함하고,
    상기 패드들은, 상기 화소들과 전기적으로 연결된 복수의 화소 패드들, 상기 화소 패드들로부터 이격된 정렬 패드, 및 상기 정렬 패드와 상기 화소 패드들 사이에 배치되고 상기 화소 패드들로부터 절연된 저항 측정 패드를 포함하고,
    상기 리드들은, 상기 화소 패드들과 평면상에서 중첩하는 복수의 화소 리드들, 상기 정렬 패드와 평면상에서 중첩하는 정렬 리드, 및 상기 화소 리드들과 상기 정렬 리드 사이에 배치되고 상기 화소 리드들로부터 절연된 저항 측정 리드를 포함하고,
    상기 저항 측정 리드는 상기 정렬 리드와 상기 화소 리드들 사이에 배치되고 상기 저항 측정 패드와 전기적으로 연결된 측정 리드들 및 상기 측정 리드들로부터 평면상에서 이격된 더미 리드를 포함하는 전자 장치.
  2. 제1 항에 있어서,
    상기 저항 측정 리드는, 상기 정렬 리드로부터 상기 화소 리드들에 인접하는 방향을 따라 배열된 제1 리드, 제2 리드, 및 제3 리드를 포함하고,
    상기 제3 리드는 복수의 단자들에 연결된 전자 장치.
  3. 제2 항에 있어서,
    상기 더미 리드는 상기 제1 리드와 상기 제2 리드 사이에 배치된 전자 장치.
  4. 제2 항에 있어서,
    상기 더미 리드는 상기 제1 리드와 상기 정렬 리드 사이에 배치된 전자 장치.
  5. 제2 항에 있어서,
    상기 저항 측정 패드는
    상기 제1 리드와 접속하는 제1 패드, 상기 제2 리드와 접속하는 제2 패드, 및 상기 제3 리드와 접속하는 제3 패드를 포함하고,
    상기 제1 내지 제3 패드들은 서로 연결된 전자 장치.
  6. 제5 항에 있어서,
    상기 저항 측정 패드는, 상기 제1 패드와 상기 제2 패드 사이에 배치되고 상기 제1 내지 제3 패드들로부터 평면상에서 이격된 더미 패드를 더 포함하고,
    상기 더미 패드는 상기 더미 리드와 평면상에서 중첩하는 전자 장치.
  7. 제6 항에 있어서,
    상기 더미 패드와 상기 더미 리드는 상기 도전성 접착 부재를 통해 서로 접속되는 전자 장치.
  8. 제6 항에 있어서,
    상기 더미 패드와 상기 더미 리드 사이의 갭은 상기 화소 리드와 상기 화소 패드 사이의 갭보다 큰 전자 장치.
  9. 제1 항에 있어서,
    상기 더미 리드는,
    상기 정렬 리드를 사이에 두고 이격된 제1 더미 리드 및 제2 더미 리드를 포함하는 전자 장치.
  10. 제9 항에 있어서,
    상기 제1 더미 리드 및 상기 제2 더미 리드 각각은 복수로 구비되고,
    상기 복수의 더미 리드들은 서로 상이한 형상들을 가진 전자 장치.
  11. 제9 항에 있어서,
    상기 리드들은 상기 정렬 리드로부터 이격되고 전기적 신호를 제공받는 구동 평가 리드들을 더 포함하고,
    상기 제1 더미 리드 및 상기 제2 더미 리드는 상기 저항 측정 리드, 상기 정렬 리드, 및 상기 구동 평가 리드들에 의해 에워싸인 영역에 배치되는 전자 장치.
  12. 베이스 기판, 상기 베이스 기판 상에 배치된 복수의 화소들, 및 상기 화소들로부터 이격된 부착 영역에 배치된 복수의 패드들을 포함하는 전자 패널;
    베이스 필름, 상기 베이스 필름 상에 배치되고 상기 패드들과 평면상에서 중첩하는 복수의 리드들을 포함하는 회로 기판; 및
    상기 부착 영역에 배치되어 상기 회로 기판과 상기 전자 패널을 전기적으로 연결하는 도전성 점착 부재를 포함하고,
    상기 패드들은,
    상기 화소들 및 상기 회로 기판과 전기적으로 연결된 화소 패드들;
    상기 화소 패드들로부터 전기적으로 절연된 정렬 패드;
    상기 화소 패드들과 절연되고 상기 회로 기판과 전기적으로 연결되는 측정 패드들; 및
    상기 정렬 패드와 상기 화소 패드들 사이에 배치되고 상기 측정 패드들로부터 평면상에서 이격된 더미 패드를 포함하는 전자 장치.
  13. 제12 항에 있어서,
    상기 측정 패드들은 상기 정렬 패드로부터 상기 화소 패드를 향하는 방향을 따라 배열된 제1 패드, 제2 패드, 및 제3 패드를 포함하고,
    상기 더미 패드는 상기 제1 패드와 상기 제2 패드 사이에 배치된 전자 장치.
  14. 제13 항에 있어서,
    상기 제1 내지 제3 패드들은 서로 연결되고,
    상기 더미 패드는 상기 제1 내지 제3 패드로부터 이격된 전자 장치.
  15. 제13 항에 있어서,
    상기 더미 패드는 상기 제1 패드와 상기 정렬 패드 사이에 배치된 전자 장치.
  16. 제13 항에 있어서,
    상기 더미 패드는,
    상기 정렬 패드, 상기 제1 패드, 및 상기 화소들 사이에 배치된 제1 더미 패드; 및
    상기 정렬 패드를 사이에 두고 상기 제1 더미 패드로부터 이격된 제2 더미 패드를 포함하는 전자 장치.
  17. 제13 항에 있어서,
    상기 리드들은 서로 이격되어 배치되고 상기 제1 내지 제3 패드들에 각각 접속되는 제1 내지 제3 리드들; 및
    상기 더미 패드와 평면상에서 중첩하는 더미 리드를 포함하는 전자 장치.
  18. 제17 항에 있어서,
    상기 더미 리드와 상기 더미 패드는 접속된 전자 장치.
  19. 제17 항에 있어서,
    상기 베이스 필름 및 상기 베이스 기판 중 적어도 어느 하나는 상기 더미 리드 또는 상기 더미 패드가 배치된 영역에 형성된 굴곡을 포함하고,
    상기 더미 리드와 상기 더미 패드는 전기적으로 절연된 전자 장치.
  20. 제17 항에 있어서,
    상기 제3 리드는 복수의 단자들에 연결된 전자 장치.
KR1020210026201A 2021-02-26 2021-02-26 전자 장치 KR20220122843A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020210026201A KR20220122843A (ko) 2021-02-26 2021-02-26 전자 장치
US17/562,493 US11895774B2 (en) 2021-02-26 2021-12-27 Electronic apparatus
CN202220383727.2U CN217822793U (zh) 2021-02-26 2022-02-24 电子装置
CN202210171642.2A CN114975364A (zh) 2021-02-26 2022-02-24 电子装置
EP22158903.9A EP4050409A1 (en) 2021-02-26 2022-02-25 Electronic apparatus
US18/400,347 US20240138065A1 (en) 2021-02-26 2023-12-29 Electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210026201A KR20220122843A (ko) 2021-02-26 2021-02-26 전자 장치

Publications (1)

Publication Number Publication Date
KR20220122843A true KR20220122843A (ko) 2022-09-05

Family

ID=80461508

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210026201A KR20220122843A (ko) 2021-02-26 2021-02-26 전자 장치

Country Status (4)

Country Link
US (2) US11895774B2 (ko)
EP (1) EP4050409A1 (ko)
KR (1) KR20220122843A (ko)
CN (2) CN217822793U (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200116577A (ko) * 2019-04-01 2020-10-13 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891384B1 (ko) 2007-06-14 2009-04-02 삼성모바일디스플레이주식회사 플렉서블 기판 접합 및 탈착장치
KR101783953B1 (ko) 2010-12-27 2017-10-11 삼성디스플레이 주식회사 표시 장치 및 그 검사 방법
JP2012226058A (ja) 2011-04-18 2012-11-15 Japan Display East Co Ltd 表示装置
KR102481818B1 (ko) 2017-08-22 2022-12-28 삼성디스플레이 주식회사 전자 부품 및 이를 포함하는 전자 장치
KR102477230B1 (ko) 2018-01-25 2022-12-13 삼성디스플레이 주식회사 표시 장치
KR20190129153A (ko) 2018-05-09 2019-11-20 삼성디스플레이 주식회사 표시 장치
KR102603403B1 (ko) 2018-08-09 2023-11-17 삼성디스플레이 주식회사 표시 장치
KR20200102622A (ko) 2019-02-21 2020-09-01 삼성디스플레이 주식회사 표시 장치
KR20210036444A (ko) * 2019-09-25 2021-04-05 삼성디스플레이 주식회사 표시 장치
KR102705701B1 (ko) * 2020-02-10 2024-09-12 삼성디스플레이 주식회사 표시 장치
CN111985547A (zh) * 2020-08-11 2020-11-24 华侨大学 一种基于注意力引导生成学习的跨分辨率车辆再辨识方法

Also Published As

Publication number Publication date
US11895774B2 (en) 2024-02-06
US20240138065A1 (en) 2024-04-25
CN217822793U (zh) 2022-11-15
EP4050409A1 (en) 2022-08-31
US20220279654A1 (en) 2022-09-01
CN114975364A (zh) 2022-08-30

Similar Documents

Publication Publication Date Title
US10937843B2 (en) Display panel and display apparatus
CN107799003B (zh) 显示装置及用于制造显示装置的方法
US11825725B2 (en) Display panel including vernier mark for aligning conductive adhesive member, electronic apparatus including the same, and method of manufacturing the electronic apparatus
KR102695418B1 (ko) 칩 온 필름 패키지, 표시 패널 및 표시 장치
US8013334B2 (en) Bonding structure of circuit substrate for instant circuit inspecting
US7211738B2 (en) Bonding pad structure for a display device and fabrication method thereof
TW202122975A (zh) 具有窄下邊框的顯示面板及電子設備
CN110568681B (zh) 显示面板及液晶显示器
CN111208684B (zh) 芯片模组及显示装置
KR20080059836A (ko) 오씨에프 및 이를 포함하는 액정표시장치.
US20240138065A1 (en) Electronic apparatus
KR20130105163A (ko) 반도체 패키지 및 이를 포함하는 표시 장치
JP2013182128A (ja) 表示装置
JP2002090424A (ja) マトリクスアレイ基板
CN110827732A (zh) 一种显示面板和显示装置
KR20210150649A (ko) 표시장치
CN113658974A (zh) 一种发光基板及其制备方法、测试方法、显示装置
KR20210076299A (ko) 표시 장치 및 입력 센서
CN114122051B (zh) 显示面板及其制作方法、显示装置
KR19980015037A (ko) 검사용 공통 선과 공통 패드를 갖는 액정 표시(liquid crystal display;LCD) 패널과 액정 표시 패널의 검사 방법 및 액정 표시 모듈 제조 방법
JP2008224934A (ja) 電気光学装置および異方性導電層による電気的接合の検査方法
KR101930861B1 (ko) 연성인쇄회로기판 및 이를 포함하는 표시 장치
KR100696651B1 (ko) 액정 디스플레이 모듈
KR20140133292A (ko) 연성 인쇄회로기판 및 표시소자
KR101328014B1 (ko) 액정표시장치용 어레이 기판

Legal Events

Date Code Title Description
A201 Request for examination