TWI763783B - 薄膜覆晶封裝、顯示面板及顯示裝置 - Google Patents

薄膜覆晶封裝、顯示面板及顯示裝置

Info

Publication number
TWI763783B
TWI763783B TW107104778A TW107104778A TWI763783B TW I763783 B TWI763783 B TW I763783B TW 107104778 A TW107104778 A TW 107104778A TW 107104778 A TW107104778 A TW 107104778A TW I763783 B TWI763783 B TW I763783B
Authority
TW
Taiwan
Prior art keywords
pad
detection line
area
pads
chip
Prior art date
Application number
TW107104778A
Other languages
English (en)
Other versions
TW201830628A (zh
Inventor
李喜權
洪承均
Original Assignee
南韓商三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星顯示器有限公司 filed Critical 南韓商三星顯示器有限公司
Publication of TW201830628A publication Critical patent/TW201830628A/zh
Application granted granted Critical
Publication of TWI763783B publication Critical patent/TWI763783B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

一種薄膜覆晶封裝，包含：基底基板，上面界定有第一接墊區、第二接墊區、及位於第一接墊區與第二接墊區間之第三區；虛設接墊，設置於第一接墊區上；複數個輸入接墊，設置於第一接墊區上；複數個輸出接墊，設置於第二接墊區上；第一偵測線，設置於基底基板上；以及第二偵測線，設置於基底基板上。第一偵測線經由第二接墊區而連接至第一輸入接墊及第二輸入接墊，以在第一輸入接墊與第二輸入接墊之間形成第一迴路，且第二偵測線經由第三區而連接至虛設接墊及第一偵測線，以在虛設接墊與第一輸入接墊之間形成第二迴路。

Description

薄膜覆晶封裝、顯示面板及顯示裝置
本發明之實例性實施例係關於顯示裝置。更具體而言，本發明之實例性實施例係關於一種能夠偵測內部損壞之薄膜覆晶(chip-on-film；COF)封裝、顯示面板及顯示裝置。
顯示裝置通常包含一顯示面板、用於驅動顯示面板之一印刷電路板(printed circuit board；PCB)及將顯示面板電性連接至印刷電路板之一薄膜覆晶封裝。
薄膜覆晶封裝之一個端子可附著至顯示面板之一頂表面，且薄膜覆晶封裝可被彎曲成面對顯示面板之一底表面。當薄膜覆晶封裝之彎曲區之彎曲量超過極限曲率半徑或者薄膜覆晶封裝處於一彎曲應力之下時，在薄膜覆晶封裝之彎曲區中可出現裂縫。當在薄膜覆晶封裝之彎曲區中出現一裂縫時，顯示裝置之顯示品質可因薄膜覆晶封裝或訊號線之缺陷而降低。
實例性實施例提供一種能夠使用一簡單之偵測結構來偵測一內部損壞之一位置及原因並且偵測一內部損壞之發生的薄膜覆晶(COF)封裝。
實例性實施例提供一種能夠利用一簡單之偵測結構來偵測內部損壞之一位置的顯示面板。
實例性實施例提供一種顯示裝置，其能夠在該顯示裝置被正常驅動時監測內部損壞。
根據某些實例性實施例，該薄膜覆晶封裝可包含：一基底基板(base substrate)，上面界定有一第一接墊區(first pad region)、不同於該第一接墊區之一第二接墊區、及位於該第一接墊區與該第二接墊區間之一第三區；一虛設接墊(dummy pad)，設置於該第一接墊區上；複數個輸入接墊，設置於該第一接墊區上；複數個輸出接墊，設置於該第二接墊區上；一第一偵測線(first detection line)，設置於該基底基板上；以及一第二偵測線，設置於該基底基板上。在此等實施例中，該第一偵測線經由該第二接墊區而連接至該等輸入接墊其中之一第一輸入接墊及該等輸入接墊其中之一第二輸入接墊，以在該第一輸入接墊與該第二輸入接墊之間形成一第一迴路(first loop)，且該第二偵測線經由該第三區而連接至該虛設接墊及該第一偵測線，以在該虛設接墊與該第一輸入接墊之間形成一第二迴路。
在實例性實施例中，該虛設接墊可包含用於將該等輸入接墊對準之一對準鍵(alignment key)。
在實例性實施例中，該第一偵測線可包含：一第一子偵測線(first sub-detection line)，連接至該第一輸入接墊、以及該等輸出接墊其中 之一第一輸出接墊；以及一第二子偵測線，連接至該第二輸入接墊、以及該等輸出接墊其中之一第二輸出接墊。在此等實施例中，該第二偵測線可連接至該第一子偵測線。
在實例性實施例中，該基底基板可包含複數個層，且該第二偵測線可設置於該等層上。
在實例性實施例中，該第二偵測線可包含一第一局部偵測線(first partial detection line)及一第二局部偵測線。在此等實施例中，該第一局部偵測線可設置於該基底基板之一第一表面上，該第二局部偵測線可設置於該基底基板之一第二表面上，該第二表面與該第一表面相對，且該第一局部偵測線可經由一通路結構(via structure)而連接至該第二局部偵測線，該通路結構係穿透該基底基板而設置。
在實例性實施例中，該第二偵測線可包含以一曲折形圖案(zigzag pattern)設置於該第三區上之一偵測圖案。
在實例性實施例中，該虛設接墊可位於設置於該第一接墊區上之該等輸入接墊及該虛設接墊中之最外面。
在實例性實施例中，該薄膜覆晶封裝可更包含一積體電路(integrated circuit；IC)晶片，該積體電路晶片連接至該虛設接墊及該等輸入接墊。在此等實施例中，該積體電路晶片可計算該第一迴路之一第一電阻值及該第二迴路之一第二電阻值，並基於該第一電阻值及該第二電阻值來判斷該第二接墊區及該第三區至少其中之一是否受損壞。
在實例性實施例中，該積體電路晶片可基於該等輸入接墊之一輸入接墊電阻值及該第一電阻值來判斷該第二接墊區及該第三區是否受 損壞，該積體電路晶片可基於該輸入接墊電阻值及該第二電阻值來判斷該第三區是否受損壞，且該積體電路晶片可基於該第一電阻值與該第二電阻值間之一差值來判斷該第二接墊區是否受損壞。
在實例性實施例中，該薄膜覆晶封裝可更包含設置於該基底基板上之一虛設線(dummy line)。在此等實施例中，該虛設線可自該基底基板的一側跨越該基底基板延伸至該基底基板之另一側，該基底基板與該第二接墊區相對應，且該第二偵測線可由該虛設線之至少一部分界定。
在實例性實施例中，該第二接墊區可包含一第一子接墊區及一第二子接墊區。在此等實施例中，該等輸出接墊可包含：複數個第一輸出接墊，設置於該第一子接墊區上；以及複數個第二輸出接墊，設置於該第二子接墊區上。在此等實施例中，該第一迴路可包含一第一子迴路及一第二子迴路。在此等實施例中，該第一子迴路可經由該第一子接墊區將該第一輸入接墊連接至該第二輸入接墊，且該第二子迴路可經由該第二子接墊區將該第二輸入接墊連接至該等輸入接墊其中之一第三輸入接墊。
在實例性實施例中，該第一偵測線可包含：一第一子偵測線，連接至該第一輸入接墊、以及該等第一輸出接墊其中之一第一輸出接墊；一第二子偵測線，連接至該第二輸入接墊、以及該等第二輸出接墊其中之一第二輸出接墊；一第三子偵測線，連接至該第二輸入接墊、以及該等第一輸出接墊其中之一第三輸出接墊；以及一第四子偵測線，連接至該第三輸入接墊、以及該等第二輸出接墊其中之一第四輸出接墊。在此等實施例中，該第二偵測線可連接至該第一子偵測線。
在實例性實施例中，該薄膜覆晶封裝可更包含一第三偵測線，該第三偵測線連接至該第三輸入接墊、以及該等輸入接墊其中之一第 四輸入接墊，以形成一第三迴路。
在實例性實施例中，該薄膜覆晶封裝可更包含一積體電路晶片，該積體電路晶片連接至該虛設接墊及該等輸入接墊。在此等實施例中，該積體電路晶片可計算該第一迴路之一第一電阻值、該第二迴路之一第二電阻值、及該第三迴路之一第三電阻值，且該積體電路晶片可基於該第一電阻值、該第二電阻值及該第三電阻值來判斷該第一接墊區、該第二接墊區及該第三區至少其中之一是否受損壞。
在實例性實施例中，該積體電路晶片可基於該第三電阻值來判斷該等輸入接墊、該等輸出接墊及該第三區是否受損壞，基於該第三電阻值來判斷該等輸入接墊是否受損壞，基於該第一電阻值與該第二電阻值間之一差值來判斷該等輸出接墊是否受損壞，且基於該第二電阻值與該第三電阻值間之一差值來判斷該第三區是否受損壞。
根據某些實例性實施例，一種顯示面板可包含：一基底基板，上面界定有一第一接墊區及不同於該第一接墊區之一第二區；一虛設接墊，設置於該第一接墊區上；複數個接墊，設置於該第一接墊區上；一第一偵測線，設置於該基底基板上；以及一第二偵測線，設置於該基底基板上。在此等實施例中，該第一偵測線經由該基底基板之至少一周邊部(peripheral portion)而連接至該等接墊其中之一第一接墊及該等接墊其中之一第二接墊，以在該第一接墊與該第二接墊之間形成一第一迴路，且該第二偵測線經由該第二區而連接至該虛設接墊及該第一偵測線，以在該虛設接墊與該第一接墊之間形成一第二迴路。
在實例性實施例中，該虛設接墊可包含用於將該等接墊對準之一對準鍵。
在實例性實施例中，該基底基板可包含複數個層。該第二偵測線可穿過該等層。
在實例性實施例中，該第二偵測線可包含以一曲折形圖案設置於該第二區上之一偵測圖案。
根據某些實例性實施例，一種顯示裝置可包含：一顯示面板，顯示一影像；一印刷電路板(PCB)，驅動該顯示面板；一薄膜覆晶封裝，將該顯示面板電性連接至該印刷電路板。在此等實施例中，該顯示面板或該薄膜覆晶封裝可包含：一基底基板，上面界定有一第一接墊區及不同於該第一接墊區之一第二區；一虛設接墊，設置於該第一接墊區上；複數個接墊，設置於該第一接墊區上；一第一偵測線，設置於該基底基板上；以及一第二偵測線，設置於該基底基板上。在此等實施例中，該第一偵測線經由該基底基板之至少一周邊部而連接至該等接墊其中之一第一接墊及該等接墊其中之一第二接墊，以在該第一接墊與該第二接墊之間形成一第一迴路，該第二偵測線經由該第二區而連接至該虛設接墊及該第一偵測線，以在該虛設接墊與該第一接墊之間形成一第二迴路。
根據某些實例性實施例，一種薄膜覆晶封裝可包含：一基底基板，上面界定有一第一接墊區、不同於該第一接墊區之一第二接墊區、及位於該第一接墊區與該第二接墊區間之一第三區；一虛設接墊，設置於該第一接墊區上；複數個輸入接墊，設置於該第一接墊區上；複數個輸出接墊，設置於該第二接墊區上；一第一偵測線，設置於該基底基板上，該第一偵測線經由該第二接墊區及該第三區而將該等輸入接墊其中之一第一輸入接墊連接至該等輸入接墊其中之一第二輸入接墊；以及一第二偵測線，設置於該基底基板上，該第二偵測線經由該第三區而將該虛設接墊連 接至該第一偵測線。
在實例性實施例中，該第一偵測線可包含一第一子偵測線及一第二子偵測線，該第二子偵測線在該第二接墊區中連接至該第一子偵測線。該第一子偵測線可將該等輸入接墊其中之一第一輸入接墊連接至該等輸出接墊其中之一第一輸出接墊。該第二子偵測線可連接該等輸入接墊其中之一第二輸入接墊與該等輸出接墊其中之一第二輸出接墊。
在實例性實施例中，該第二偵測線可連接至該第一子偵測線。
在實例性實施例中，該薄膜覆晶封裝可更包含一檢驗電路(inspection circuit)，該檢驗電路連接至該虛設接墊及該等輸入接墊。該檢驗電路可計算該第一輸入接墊與該第二輸入接墊間之一第一電阻值及該虛設接墊與該第一輸入接墊間之一第二電阻值，且該檢驗電路基於該第一電阻值及該第二電阻值來判斷該第二接墊區及該第三區至少其中之一是否受損壞。
在實例性實施例中，該檢驗電路可基於該等輸入接墊之一輸入接墊電阻值及該第一電阻值來判斷該第二接墊區及該第三區是否受損壞。該檢驗電路可基於該輸入接墊電阻值及該第二電阻值來判斷該第三區是否受損壞。該檢驗電路可基於該第一電阻值與該第二電阻值間之一差值來判斷該第二接墊區是否受損壞。
在此種實施例中，一薄膜覆晶封裝以一種方式包含第一偵測線，俾使一外部檢驗裝置可快速地判斷該薄膜覆晶封裝是否受損壞。
在此種實施例中，該薄膜覆晶封裝以一種方式包含設置於彎 曲區上之第二偵測線，俾使外部檢驗裝置可更快速且準確地確定損壞之一位置及原因。
在此種實施例中，該薄膜覆晶封裝包含具有一對準鍵之虛設接墊，以在無需其他結構或元件之情況下偵測或分析一內部損壞之一位置及原因。
一顯示面板之一實例性實施例以一種方式包含設置於彎曲區上之第一偵測線及第二偵測線，俾使外部檢驗裝置可快速地判斷顯示面板是否受損壞。
一顯示裝置之一實例性實施例包含第一偵測線、第二偵測線、以及連接至第一偵測線及第二偵測線之積體電路晶片，藉此連續地偵測或監測顯示面板中是否發生內部損壞。
10‧‧‧第一基板
20‧‧‧第二基板
100‧‧‧顯示面板
200‧‧‧薄膜覆晶封裝
210‧‧‧積體電路晶片
220‧‧‧基底基板
300‧‧‧印刷電路板
1000‧‧‧顯示裝置
AK‧‧‧對準鍵
AR1‧‧‧第一接墊區
AR2‧‧‧第二接墊區
AR3‧‧‧第三區
AR4‧‧‧第四接墊區
AR5‧‧‧第五接墊區
AR6‧‧‧第六接墊區
AR7‧‧‧第七區
AR8‧‧‧第八接墊區
ARS1‧‧‧第一子接墊區
ARS2‧‧‧第二子接墊區
BA‧‧‧彎曲區
BA1‧‧‧第一彎曲區
BA2‧‧‧第二彎曲區
BA3‧‧‧第三彎曲區
DL‧‧‧虛設線
DP‧‧‧虛設接墊
DP1‧‧‧虛設接墊
DP2‧‧‧虛設接墊
DPL‧‧‧偵測圖案
DPL1‧‧‧第一偵測圖案
DPL2‧‧‧第二偵測圖案
DPL3‧‧‧第三偵測圖案
DR1‧‧‧第一方向
DR2‧‧‧第二方向
IDP‧‧‧輸入虛設接墊
I-I'‧‧‧剖面線
INTP1‧‧‧第一內接墊
INTP2‧‧‧第二內接墊
INTP3‧‧‧第三內接墊
INTP4‧‧‧第四內接墊
ITP1‧‧‧第一輸入接墊
ITP2‧‧‧第二輸入接墊
ITP3‧‧‧第三輸入接墊
ITP4‧‧‧第四輸入接墊
L1‧‧‧第一導電層
L2‧‧‧第一絕緣層
L3‧‧‧第二導電層
NA‧‧‧非彎曲區
ODP‧‧‧輸出虛設接墊
OTP1‧‧‧第一輸出接墊
OTP2‧‧‧第二輸出接墊
OTP3‧‧‧第三輸出接墊
OTP4‧‧‧第四輸出接墊
OTS1‧‧‧第一短接墊
OTS2‧‧‧第二短接墊
OTS3‧‧‧第三短接墊
P1‧‧‧第一接墊
P2‧‧‧第二接墊
PBA‧‧‧面板彎曲區
PNA‧‧‧面板非彎曲區
SL1‧‧‧直線
SL2‧‧‧直線
SP‧‧‧訊號接墊
STL1‧‧‧第一子偵測線
STL2‧‧‧第二子偵測線
STL3‧‧‧第三子偵測線
STL3-1‧‧‧第一子局部偵測線
STL3-2‧‧‧第二子局部偵測線
STL4‧‧‧第四子偵測線
STL5‧‧‧第五子偵測線
STL6‧‧‧第六子偵測線
TL1‧‧‧第一偵測線
TL2‧‧‧第二偵測線
TL2-1‧‧‧第一局部偵測線
TL2-2‧‧‧第二局部偵測線
TL3‧‧‧第三偵測線
VIA‧‧‧通路結構
VIA1‧‧‧第一通路結構
VIA2‧‧‧第二通路結構
VIA3‧‧‧第三通路結構
VIA4‧‧‧第四通路結構
VIA5‧‧‧第五通路結構
在下文中，將參照其中顯示各種實施例之附圖更全面地闡述實例性實施例。
第1圖係為例示根據一實例性實施例之一顯示裝置之圖；第2圖係為例示第1圖所示顯示裝置之一實例性實施例之剖視圖；第3A圖係為例示第1圖所示顯示裝置中所包含之一薄膜覆晶封裝之一實例性實施例之圖；第3B圖係為例示第1圖所示顯示裝置中所包含之一薄膜覆晶封裝之一替代實例性實施例之圖； 第4A圖至第4F圖係為例示第3B圖所示薄膜覆晶封裝之一實例性實施例之圖；第5圖係為例示第3A圖所示薄膜覆晶封裝之一實例性實施例之圖；第6A圖至第6C圖係為例示第5圖所示薄膜覆晶封裝之實例性實施例之圖；第7A圖至第7C圖係為例示第1圖所示顯示裝置中所包含之一薄膜覆晶封裝之實例性實施例之圖；第8A圖係為例示第1圖所示顯示裝置中所包含之一薄膜覆晶封裝之另一替代實例性實施例之圖；第8B圖係為例示第1圖所示顯示裝置中所包含之一薄膜覆晶封裝之又一實例性實施例之圖；第9圖係為例示第1圖所示顯示裝置之一實例性實施例之剖視圖；以及第10圖係為例示第9圖所示顯示裝置中所包含之一顯示面板之一實例性實施例之圖。
現在將在下文中參照其中顯示各種實施例之附圖更全面地闡述本發明。然而，本發明可實施為諸多不同形式，而不應解釋為僅限於本文中所陳述之實施例。而是，提供此等實施例係為了使本發明透徹及完整起見，且將向熟習此項技術者全面地傳達本發明之範圍。在通篇中，相 同參考編號指代相同元件。
應理解，當將一元件稱作位於另一元件「上」時，該元件可係直接位於該另一元件上，或者該元件與該另一元件之間可能存在中間元件。相較而言，當將一元件稱作「直接」位於另一元件「上」時，不存在中間元件。
應理解，雖然本文中可使用用語「第一」、「第二」、「第三」等來闡述各種元件、組件、區、層及/或區段，但此等元件、組件、區、層及/或區段不應受此等用語限制。此等用語僅用於將一個元件、組件、區、層、或區段與另一元件、組件、區、層、或區段區分開。因此，下文所論述之「一第一元件」、「一第一組件」、「一第一區」、「一第一層」、或「一第一區段」可稱為一第二元件、一第一組件、一第一區、一第一層、或一第一區段，此並不背離本文中之教示內容。
本文中所使用之術語僅用於闡述特定實施例而並非旨在係限制性的。除非本內容另有清晰指示，否則本文中所使用之單數形式「一(a、an)」及「該(the)」皆旨在包含複數形式，其中包含「至少一個(at least one)」。「或(or)」意指「及/或(and/or)」。本文中所使用之用語「及/或」包含相關聯所列各項其中之一或多者之任意及所有組合。更應理解，當在本說明書中使用用語「包含(comprise及/或comprising、或者include及/或including)」時，係指明所陳述特徵、區、整數、步驟、操作、元件、及/或組件之存在，但並不排除一或多個其他特徵、區、整數、步驟、操作、元件、組件、及/或其群組之存在或添加。
此外，本文中可使用諸如「下部」或「底部」及「上部」或「頂部」等相對性用語來闡述如各圖中所例示一個元件與另一元件之關 係。應理解，相對性用語旨在除圖中所繪示之定向以外亦囊括裝置之不同定向。舉例而言，若將各圖其中之一所示之裝置翻轉，則闡述為位於其他元件之「下部」側上之元件將被定向成位於其他元件之「上部」側上。因此，視該圖之特定定向而定，實例性用語「下部」可涵蓋「下部」及「上部」二種定向。類似地，若將各圖其中之一所示之裝置翻轉，則闡述為在其他元件「下面」或「下方」之元件將被定向成在其他元件「上方」。因此，實例性用語「在......下面」或「在......下方」可囊括在......上方及在......下面二種定向。
除非另有定義，否則本文中所使用之所有用語(包含技術用語及科學用語)皆具有與本發明所屬技術領域中之通常知識者通常所理解之含義相同的含義。更應理解，諸如常用字典中所定義之用語等用語應被解釋為具有與其在相關技術及本發明之背景中之含義相一致之一含義，而不應被解釋為具有一理想化或過度形式化意義，除非本文中明確如此定義。
本文中將參照作為理想化實施例之示意圖的剖視圖來闡述實例性實施例。因此，預期會因例如製造技術及/或容差而與各圖所示之形狀有所變化。因此，本文中所述之實施例不應被理解為僅限於如本文所例示之特定區形狀，而是將包含例如因製造所致的形狀偏差。舉例而言，被例示或闡述為平的一區通常可具有粗糙及/或非線性特徵。此外，所例示之尖角可能係為圓角。因此，各圖中所例示之區本質上係為示意性的，且其形狀並不旨在例示一區之確切形狀且並不旨在限制申請專利範圍之範圍。
在下文中，將參照其中顯示各種實施例之附圖更全面地闡述實例性實施例。
第1圖係為例示根據一實例性實施例之一顯示裝置之圖。第2 圖係為例示第1圖所示顯示裝置之一實例性實施例之剖視圖。
參照第1圖及第2圖，顯示裝置1000之一實例性實施例可包含一顯示面板100、一薄膜覆晶(COF)封裝200及一印刷電路板(PCB)300。
舉例而言，顯示面板100可係為各種顯示面板其中之一，例如一有機發光顯示面板(organic light emitting display panel)、一液晶顯示面板(liquid crystal display panel)、一電漿顯示面板(plasma display panel)、一電泳顯示面板(electrophoretic display panel)、及一電潤濕顯示面板(electrowetting display panel)。在下文中，為便於說明，將詳細地闡述其中顯示面板100係為有機發光顯示面板之實例性實施例。
顯示面板100可顯示一影像。顯示面板100可包含一第一基板10及一第二基板20。
第一基板10可包含在一顯示區(或一主動區)中安排成一矩陣形式之複數個畫素。第一基板10可更包含用於驅動該等畫素之一閘極驅動器(圖中未顯示)及一資料驅動器(圖中未顯示)。在一平面圖中，例如，當自一俯視平面圖觀看時，第一基板10與第二基板20相較可具有一相對更大之尺寸或尺度。複數個接墊(或接墊電極)可設置於第一基板10的不與第二基板20交疊之一部分上。該等接墊可以一種方式電性連接至閘極驅動器及資料驅動器，俾使施加至該等接墊之訊號被傳遞至閘極驅動器及資料驅動器。
第二基板20可附著至第一基板10，以囊封設置於第一基板10上之畫素、電路及導線。顯示面板100可更包含附著至第二基板20之一個表面的一偏振膜，以防止外部光被反射。
薄膜覆晶封裝200可將顯示面板100電性連接至印刷電路板300。薄膜覆晶封裝200可包含一基底基板220(或一基底膜、一撓性基板)及一積體電路(integrated circuit；IC)晶片210。此處，如第2圖中所示，積體電路晶片210可安裝於基底基板220之一上表面上。在下文中，薄膜覆晶封裝200之上表面或基底基板220之上表面被界定為上面安裝或附著有積體電路晶片210之一表面。此外，薄膜覆晶封裝200之下表面或基底基板220之下表面被界定為上面未安裝且未附著有積體電路晶片210之一表面。
在一實例性實施例中，薄膜覆晶封裝200之一端可接合至顯示面板100之接墊，以電性連接至顯示面板100。在此種實施例中，薄膜覆晶封裝200之一對置端可接合至印刷電路板300，以電性連接至印刷電路板300。薄膜覆晶封裝200可以一彎曲狀態(例如，以一C狀形狀)設置或安裝於顯示面板100上。在一個實例性實施例中，舉例而言，顯示面板100可在薄膜覆晶封裝200之該端處連接至基底基板220之下表面。印刷電路板300可在薄膜覆晶封裝200之該對置端處連接至基底基板220之上表面。
在一實例性實施例中，如第2圖中所示，顯示裝置1000可包含在第二方向DR2上彼此間隔開之4個薄膜覆晶封裝，但薄膜覆晶封裝之數目並非僅限於此。在一個實例性實施例中，舉例而言，可以各種方式修改顯示裝置1000中所包含之薄膜覆晶封裝之數目。
印刷電路板300可包含一驅動基板及用於驅動顯示面板100之複數個電路。當薄膜覆晶封裝200被彎曲並接合至第一基板10時，印刷電路板300可位於第一基板10下方。
雖然第1圖中未顯示，但在一實例性實施例中，顯示裝置1000可更包含一殼體(case)，且在此種實施例中，顯示面板100、薄膜覆晶封裝 200及印刷電路板300可容納於該殼體中。
第3A圖係為例示第1圖所示顯示裝置中所包含之一薄膜覆晶封裝之一實例性實施例之圖。
參照第1圖、第2圖及第3A圖，薄膜覆晶封裝200之一實例性實施例可包含一基底基板220、複數個接墊(或複數個接墊端子)、一積體電路晶片210、一第一偵測線TL1、及一第二偵測線TL2。
當自一平面圖觀看時，薄膜覆晶封裝200可包含一彎曲區BA及一非彎曲區NA。薄膜覆晶封裝200可在彎曲區BA中被彎曲。彎曲區BA可在第一方向DR1上具有一恆定寬度，且可在第二方向DR2上延伸。即使薄膜覆晶封裝200在彎曲區BA中被彎曲，薄膜覆晶封裝200在非彎曲區NA中亦可不被彎曲。因此，非彎曲區NA可由基底基板220中除去彎曲區BA外之一剩餘區界定。
非彎曲區NA可包含一第一接墊區AR1(或一第一接合區、一輸入外引線接合區)及一第二接墊區AR2(或一第二接合區、一輸出外引線接合區)。第一接墊區AR1可係為欲接合至印刷電路板300之一區，且可包含複數個輸入接墊ITP1、ITP2、一虛設接墊DP及複數個訊號接墊SP。第二接墊區AR2可係為欲接合至顯示面板100之一區，且可包含複數個輸出接墊OTP1、OTP2及複數個訊號接墊SP。在一實例性實施例中，如第3A圖中所示，第一接墊區AR1及第二接墊區AR2可分別界定於相對的區中。第一接墊區AR1可在第二方向DR2上延伸，且可位於薄膜覆晶封裝200在第一方向DR1上之一端處(或鄰近該端)。第二接墊區AR2可在第二方向DR2上延伸，且可位於薄膜覆晶封裝200在第一方向DR1上之另一端處(或鄰近該對置端)。
第一接墊區AR1及第二接墊區AR2可與彎曲區BA間隔開。一第三區AR3可位於第一接墊區AR1與第二接墊區AR2之間。彎曲區BA可包含於第三區AR3中。彎曲區BA可位於第一接墊區AR1與積體電路晶片210之間或第二接墊區AR2與積體電路晶片210之間。在一實例性實施例中，如第3A圖中所示，彎曲區BA可位於第二接墊區AR2與積體電路晶片210之間。
基底基板220可係為一撓性膜。基底基板220可包含一上表面及與該上表面相對之一下表面。積體電路晶片210可設置於基底基板220之上表面上。積體電路晶片210可包含複數個端子，且可經由訊號線而電性連接至訊號接墊SP。
在一實例性實施例中，第一偵測線TL1可設置於基底基板220上，且可連接至第一輸入接墊ITP1及第二輸入接墊ITP2。第一偵測線TL1可經由第二接墊區AR2在第一輸入接墊ITP1與第二輸入接墊ITP2之間形成一第一迴路。此處，迴路表示可使一訊號從中循環之一電路。舉例而言，第二輸入接墊ITP2基於經由第一輸入接墊ITP1與第二輸入接墊ITP2間之第一迴路被施加至第一輸入接墊ITP1之一訊號而接收一回饋訊號。
在一實例性實施例中，第一偵測線TL1可包含一第一子偵測線STL1及一第二子偵測線STL2。第一子偵測線STL1可將第一輸入接墊ITP1連接至第一輸出接墊OTP1，且第二子偵測線STL2可將第二輸入接墊ITP2連接至第二輸出接墊OTP2。第一子偵測線STL1與第二子偵測線STL2可在第二方向DR2上彼此間隔開。第一子偵測線STL1及第二子偵測線STL2其中之每一者可在第一方向DR1上延伸，且可係為一實質上直線。第一子偵測線STL1與第二子偵測線STL2可在第二接墊區AR2中經由一第一短接墊OTS1互連。在此種實施例中，第一短接墊OTS1可包含於顯示面板100中，且可對 應於連接第一輸出接墊OTP1與第二輸出接墊OTP2之一線而位於第一基板10中。當薄膜覆晶封裝200被接合至顯示面板100時，第一短接墊OTS1以最短距離連接第一輸出接墊OTP1與第二輸出接墊OTP2。
作為參考，可使用一檢驗裝置(檢驗電路或積體電路晶片)來執行用於判斷薄膜覆晶封裝200是否受損壞之一檢驗過程。舉例而言，可在顯示裝置1000之製造過程期間使用外部檢驗裝置或內部檢驗裝置來執行該檢驗過程。在檢驗過程中，檢驗裝置可連接至第一輸入接墊ITP1及第二輸入接墊ITP2。檢驗裝置可對第一輸入接墊ITP1及第二輸入接墊ITP2其中之一(例如，第一輸入接墊ITP1)施加一測試訊號，自第一輸入接墊ITP1及第二輸入接墊ITP2其中之另一者(例如，第二輸入接墊ITP2)接收一第一所量測訊號，並基於測試訊號及第一所量測訊號來判斷薄膜覆晶封裝200是否受損壞。在檢驗過程中，檢驗裝置可在第一輸入接墊ITP1與第二輸入接墊ITP2之間施加一第一測試電壓，自第二輸入接墊ITP2接收第一所量測電流，並基於第一測試電壓及第一所量測電流來計算第一迴路之一第一電阻值。此處，第一迴路之第一電阻值可包含第一輸入接墊ITP1及第二輸入接墊ITP2之電阻值(或壓縮電阻值(compression resistance value)、接合電阻值、接觸電阻值)、第一輸出接墊OTP1及第二輸出接墊OTP2之電阻值、以及第一偵測線TL1之一電阻值。可根據以下方程式1來計算第一迴路之第一電阻值。
[方程式1]R1=RITP1+RITP2+ROTP1+ROTP2+RTL1
在方程式1中，R1表示第一迴路之第一電阻值，RITP1表示第一輸入接 墊ITP1之電阻值，RITP2表示第二輸入接墊ITP2之電阻值，ROTP1表示第一輸出接墊OTP1之電阻值，ROTP2表示第二輸出接墊OTP2之電阻值，且RTL1表示第一偵測線TL1之電阻值。
因此，舉例而言，檢驗裝置可快速地判斷薄膜覆晶封裝200中所包含之各區(例如第一接墊區AR1、第二接墊區AR2及彎曲區BA)中是否已發生損壞。
然而，當僅使用第一偵測線TL1來判斷薄膜覆晶封裝200是否受損壞時，可能不能偵測到薄膜覆晶封裝200中之損壞之一位置及一原因。薄膜覆晶封裝200中之損壞可由第一輸入接墊ITP1及第二輸入接墊ITP2之一缺陷、對第二接墊區AR2之一不良壓縮、彎曲區BA中之一裂縫等引起。在本發明之一實例性實施例中，除第一偵測線TL1外，薄膜覆晶封裝200更包含第二偵測線TL2。在此種實施例中，可使用第二偵測線TL2更準確地分析薄膜覆晶封裝200中之損壞之原因及位置。
在一實例性實施例中，第二偵測線TL2可設置於基底基板220上。第二偵測線TL2可經由第三區AR3將虛設接墊DP連接至第一偵測線TL1(或第一子偵測線STL1)，以在虛設接墊DP與第一輸入接墊ITP1之間形成一第二迴路。第二偵測線TL2可跨越彎曲區BA。
在一實例性實施例中，虛設接墊DP可包含一對準鍵AK。在一個實例性實施例中，舉例而言，虛設接墊DP可被一體成型為具有對準鍵AK。在此種實施例中，對準鍵AK可用於確定輸入接墊ITP1、ITP2及訊號接墊SP之對準狀態、或者用於在薄膜覆晶封裝200連接至顯示面板100時確定薄膜覆晶封裝200與顯示面板100間之對準狀態。在薄膜覆晶封裝200之此種 實施例中，虛設接墊DP可不連接至訊號線或偵測線，且可不用於傳遞訊號，如稍後將參照第8圖詳細地闡述。因此，在薄膜覆晶封裝200之一實例性實施例中，第二偵測線TL2可連接至虛設接墊DP(或包含對準鍵AK之接墊)，藉此減小第一接墊區AR1之一尺度且降低第一接墊區AR1之製造成本。
在一實例性實施例中，檢驗裝置可對虛設接墊DP及第一輸入接墊ITP1其中之一(例如，第一輸入接墊ITP1)施加一測試訊號，經由虛設接墊DP及第一輸入接墊ITP1其中之另一者(例如，虛設接墊DP)接收一第二所量測訊號，並基於測試訊號及第二所量測訊號來確定薄膜覆晶封裝200中之損壞之位置。在一個實例性實施例中，舉例而言，檢驗裝置可在虛設接墊DP與第一輸入接墊ITP1之間施加一第二測試電壓，自虛設接墊DP接收第二所量測電流，並基於第二測試電壓及第二所量測電流來計算第二迴路之一第二電阻值。此處，第二迴路之第二電阻值可包含虛設接墊DP及第一輸入接墊ITP1之電阻值(或壓縮電阻值、接合電阻值、接觸電阻值)，以及第二偵測線TL2之一電阻值。可根據以下方程式2來計算第二迴路之第二電阻值。
[方程式2]R2=RDP+RITP1+RTL2
在方程式2中，R2表示第二迴路之第二電阻值，RDP表示虛設接墊DP之電阻值，RITP1表示第一輸入接墊ITP1之電阻值，且RTL2表示第二偵測線TL2之電阻值。
虛設接墊DP之電阻值可實質上等於第一輸入接墊ITP1之電 阻值，乃因虛設接墊DP類似於第一輸入接墊ITP1(舉例而言，當二個接墊具有實質上相同之尺度時)且虛設接墊DP鄰近第一輸入接墊ITP1(舉例而言，當二個接墊以相同方式被接合時)。此外，第二偵測線TL2之電阻值可實質上等於第一偵測線TL1之電阻值。在此種情形中，可將方程式2改寫為方程式3。
[方程式3]R2=2RITP1+RTL1
類似地，第二輸入接墊ITP2可類似於第一輸入接墊ITP1，且第二輸出接墊OTP2可類似於第一輸出接墊OTP1。因此，可將方程式1改寫為方程式4。
[方程式4]R1=2RITP1+2ROTP1+RTL1
因此，檢驗裝置可基於第一輸入接墊ITP1及第二輸入接墊ITP2之電阻值、方程式3及方程式4來計算輸出接墊OTP1及OTP2之電阻值以及偵測線TL1及TL2之電阻值，並藉此基於電阻值之一變化來確定損壞之位置。
在一實例性實施例中，如上參照第3A圖所述，薄膜覆晶封裝200包含第一偵測線TL1，以使得檢驗裝置能夠快速地判斷薄膜覆晶封裝200是否受損壞。在此種實施例中，薄膜覆晶封裝200包含第二偵測線TL2，以使得檢驗裝置能夠準確地確定薄膜覆晶封裝200中之損壞之位置及原 因。在此種實施例中，可使用虛設接墊DP(亦即，包含對準鍵AK且一般不被使用之一接墊)來偵測損壞之位置及原因。在此種實施例中，薄膜覆晶封裝200可具有一簡單之結構，而無需一其他結構或元件來偵測損壞。
第3B圖係為例示第1圖所示顯示裝置中所包含之一薄膜覆晶封裝之一替代實例性實施例之圖。
參照第3A圖及第3B圖，除輸出接墊OTP1至OTP4之安排及第一偵測線TL1之連接結構外，第3B圖所示薄膜覆晶封裝200與第3A圖所示薄膜覆晶封裝200實質上相同或類似。因此，下文中將省略或簡化對相同或相似元件之任何重複性詳細說明。
在一實例性實施例中，第二接墊區AR2可包含一第一子接墊區ARS1及一第二子接墊區ARS2。第一子接墊區ARS1可包含一第一輸出接墊OTP1及一第三輸出接墊OTP3。第二子接墊區ARS2可包含一第二輸出接墊OTP2及一第四輸出接墊OTP4。當印刷電路板300之寬度(亦即，印刷電路板300在第二方向DR2上之長度)係為相對窄時，輸出接墊OTP1至OTP4間之間隔(或間距)可係為窄的。此可造成例如短路等缺陷。因此，薄膜覆晶封裝200可將輸出接墊OTP1至OTP4及訊號接墊SP安排成二列，以防止該等缺陷發生。
在一實例性實施例中，如第3B圖中所示，第一子接墊區ARS1可包含具奇數編號之接墊(或輸出接墊)，且第二子接墊區ARS2可包含具偶數編號之接墊(或輸出接墊)，但接墊之安排並非僅限於此。在一個替代實例性實施例中，舉例而言，第一子接墊區ARS1可包含具偶數編號之接墊。在此種實施例中，成對的二個相鄰接墊可交替地安排於第一子接墊區ARS1及第二子接墊區ARS2中。
在一實例性實施例中，第一偵測線TL1可包含一第三子偵測線STL3至一第六子偵測線STL6。第三子偵測線STL3可將第一輸入接墊ITP1連接至第一輸出接墊OTP1。第四子偵測線STL4可將第二輸入接墊ITP2連接至第二輸出接墊OTP2。第五子偵測線STL5可將第二輸入接墊ITP2連接至第三輸出接墊OTP3。第六子偵測線STL6可將第三輸入接墊ITP3連接至第四輸出接墊OTP4。第一輸出接墊OTP1與第三輸出接墊OTP3可經由一第二短接墊OTS2而彼此互連。第二輸出接墊OTP2與第四輸出接墊OTP4可經由一第三短接墊OTS3彼此互連。類似於以上參照第3A圖所述之第一短接墊OTS1，第二短接墊OTS2及第三短接墊OTS3可包含於顯示面板100中。第二短接墊OTS2可對應於用於連接第一輸出接墊OTP1與第三輸出接墊OTP3之一線而位於第一基板10中。第二短接墊OTS2可以最短距離將第一輸出接墊OTP1連接至第三輸出接墊OTP3。類似地，第三短接墊OTS3可對應於用於連接第二輸出接墊OTP2與第四輸出接墊OTP4之一線而位於第一基板10中。第三短接墊OTS3可以最短距離將第二輸出接墊OTP2連接至第四輸出接墊OTP4。第三子偵測線STL3至第六子偵測線STL6可在第二方向DR2上間隔開，且可大致在第一方向DR1上延伸。
在此種實施例中，可由第三子偵測線STL3、第五子偵測線STL5及第二短接墊OTS2形成一第一子迴路。因此，第一子迴路可將第一輸入接墊ITP1連接至第二輸入接墊ITP2，且可經由第一子接墊區ARS1形成於第一輸入接墊ITP1與第二輸入接墊ITP2之間。在此種實施例中，可由第四子偵測線STL4、第六子偵測線STL6及第三短接墊OTS3形成一第二子迴路。因此，第二子迴路可將第二輸入接墊ITP2連接至第三輸入接墊ITP3，且可經由第二子接墊區ARS2形成於第二輸入接墊ITP2與第三輸入接墊ITP3之間。在此種實施例中，第一迴路可包含第一子迴路及第二子迴路。
第二偵測線TL2可設置於基底基板220上。第二偵測線TL2可經由第三區AR3將虛設接墊DP連接至第一偵測線TL1(或第三子偵測線STL3)，以在虛設接墊DP與第一輸入接墊ITP1之間形成一第二迴路。第二偵測線TL2可經過彎曲區BA。虛設接墊DP可包含一對準鍵AK。
薄膜覆晶封裝200可更包含一第三偵測線TL3。第三偵測線TL3可藉由將第三輸入接墊ITP3連接至第四輸入接墊ITP4而形成一第三迴路。第三偵測線TL3可以一相對短的路徑將第三輸入接墊ITP3連接至第四輸入接墊ITP4。
在此種實施例中，如參照第3A圖所述，可在顯示裝置1000之製造過程中使用一檢驗裝置來執行用於判斷薄膜覆晶封裝200是否受損壞之一檢驗過程。
檢驗裝置可在第一輸入接墊ITP1與第三輸入接墊ITP3之間施加一第一測試電壓，自第三輸入接墊ITP3接收第一所量測電流，並基於第一測試電壓及第一所量測電流來計算第一迴路之一第一電阻值。此處，第一迴路指示第3B圖中自第一輸入接墊ITP1至第三輸入接墊ITP3之一路徑。第一迴路之第一電阻值可包含第一輸入接墊ITP1及第三輸入接墊ITP3之電阻值(或壓縮電阻值、接合電阻值、接觸電阻值)、第一輸出接墊OTP1至第四輸出接墊OTP4之電阻值、以及第一偵測線TL1之電阻值。可根據方程式5來計算第一迴路之第一電阻值。
[方程式5]R1=2RITP1+4ROPT1+RTL1
在方程式5中，R1表示第一迴路之第一電阻值，RITP1表示第一輸入接 墊ITP1之電阻值，ROTP1表示第一輸出接墊OTP1之電阻值，且RTL1表示第一偵測線TL1之電阻值。此處，假定第三輸入接墊ITP3之電阻值等於第一輸入接墊ITP1之電阻值，第二輸出接墊至第四輸出接墊OTP2、OTP3、OTP4之電阻值其中之每一者等於第一輸出接墊OTP1之電阻值。
當第一迴路之第一電阻值超出參考電阻值之誤差範圍時(例如，當第一電阻值大於參考電阻值時)，檢驗裝置可確定出薄膜覆晶封裝200受損壞。
檢驗裝置可藉由在第三輸入接墊ITP3與第四輸入接墊ITP4之間施加一第四測試電壓來判斷第一接墊區AR1中是否發生損壞。另外，檢驗裝置可藉由對虛設接墊DP及第一輸入接墊ITP1施加第二測試電壓而基於方程式3來判斷彎曲區BA等中是否發生損壞。此外，檢驗裝置可基於方程式3及方程式5來判斷第二接墊區AR2中是否發生損壞。類似地，檢驗裝置可分別判斷第二接墊區AR2之第一子接墊區ARS1及第二子接墊區ARS2中是否發生損壞。
如上參照第3B圖所述，薄膜覆晶封裝200之一實例性實施例可以一種方式包含複數個安排成二列之接墊、及第一偵測線TL1，俾使檢驗裝置快速地判斷薄膜覆晶封裝200是否受損壞。在此種實施例中，薄膜覆晶封裝200可以一種方式包含第二偵測線TL2，俾使檢驗裝置準確地確定薄膜覆晶封裝200中之損壞之位置及原因。
在一實例性實施例中，如第3B圖中所示，第二接墊區AR2包含複數個安排成二列之接墊，且第一接墊區AR1包含複數個安排成一列之接墊，但並非僅限於此。在一個替代實例性實施例中，舉例而言，當顯示 面板100之寬度係為相對窄(例如，用於頭戴式顯示裝置(head mounted display device)之顯示面板)時，薄膜覆晶封裝200之一第一接墊區AR1可包含複數個安排成二列之接墊。
第4A圖至第4F圖係為例示第3B圖所示薄膜覆晶封裝之一實例性實施例之圖。
在第4A圖至第4F圖中，基於第1圖所示薄膜覆晶封裝200之狀態(因此，薄膜覆晶封裝200在不彎曲之情況下連接至顯示面板100之狀態)來顯示其中沿剖面線I-I'截取薄膜覆晶封裝200且顯示薄膜覆晶封裝200之平面圖的剖視圖。
在一實例性實施例中，基底基板220可包含一或多個層。第一偵測線TL1及第二偵測線TL2其中之每一者可設置或形成於該一或多個層上。
基底基板220可包含一第一絕緣層L2。一第一導電層L1可設置於第一絕緣層L2之一表面(例如，一下表面)上。一第二導電層L3可設置於第一絕緣層L2之一對置表面(例如，一上表面)上。第一偵測線TL1及第二偵測線TL2其中之每一者可由第一導電層L1或第二導電層L3界定或形成。舉例而言，第一導電層L1及第二導電層L3可藉由包含例如銅(Cu)、鎳(Ni)及金(Au)等之一金屬而具有一高導電率。在一實例性實施例中，如上參照第4A圖所述，基底基板220可包含一個層(亦即，第一絕緣層L2)，但本發明並非僅限於此。在一個實例性實施例中，舉例而言，基底基板220可係為包含複數個絕緣層之一撓性基板。在此種實施例中，第一偵測線TL1及第二偵測線TL2其中之每一者可經由該等絕緣層來界定或形成。在一個實例性實施例中，舉例而言，第一偵測線TL1及第二偵測線TL2其中之每一者 可分別設置於該等絕緣層其中之一的上表面及下表面上，且設置於該等絕緣層之間。
第4A圖所示虛線指示一通路結構VIA，通路結構VIA用於經由第一絕緣層L2將第一導電層L1之一特定點電性連接至第二導電層L3之一特定點。
在一實例性實施例中，如第4B圖中所示，第一導電層L1可包含第一輸出接墊OTP1至第四輸出接墊OTP4、第二偵測線TL2之一第一局部偵測線TL2-1、第三子偵測線STL3之第一子局部偵測線STL3-1、及第五子偵測線STL5。第一子局部偵測線STL3-1可連接至第一輸出接墊OTP1及第二通路結構VIA2。第五子偵測線STL5可連接至第三輸出接墊OTP3及第三通路結構VIA3。第一局部偵測線TL2-1可連接至第一子局部偵測線STL3-1及第一通路結構VIA1。
在此種實施例中，如第4C圖中所示，第二導電層L3可包含第二偵測線TL2之第二局部偵測線TL2-2、第三子偵測線STL3之第二子局部偵測線STL3-2、第四子偵測線STL4、第六子偵測線STL6、及第三偵測線TL3。第二局部偵測線TL2-2可連接至第一通路結構VIA1。第二子局部偵測線STL3-2可連接至第二通路結構VIA2。第四子偵測線STL4可連接至第三通路結構VIA3及一第四通路結構VIA4。第六子偵測線STL6可連接至一第五通路結構VIA5及第三偵測線TL3。
第4D圖例示彼此上下依序堆疊之第一導電層L1、第一絕緣層L2及第二導電層L3。
第二偵測線TL2可包含第一導電層L1之第一局部偵測線 TL2-1及第二導電層L3之第二局部偵測線TL2-2。第一局部偵測線TL2-1與第二局部偵測線TL2-2可經由第一通路結構VIA1彼此連接。因此，第二偵測線TL2可由第一導電層L1及第二導電層L3形成(亦即，經由第一導電層L1及第二導電層L3形成)。
在此種實施例中，第三子偵測線STL3可包含第一導電層L1之第一子局部偵測線STL3-1及第二導電層L3之第二子局部偵測線STL3-2。第一子局部偵測線STL3-1可經由第二通路結構VIA2連接至第二子局部偵測線STL3-2。因此，第三子局部偵測線STL3可由第一導電層L1及第二導電層L3形成。
第四子偵測線STL4可經由第四通路結構VIA4連接至第一導電層L1之第二輸出接墊OTP2，且可經由第三通路結構VIA3連接至第一導電層L1之第五子偵測線STL5。
類似地，第六子偵測線STL6可經由第五通路結構VIA5連接至第一導電層L1之第四輸出接墊OTP4。
在此種實施例中，如第4E圖中所示，顯示面板100之第一基板10可包含位於與第一輸出接墊OTP1至第四輸出接墊OTP4對應之位置處之第二短接墊OTS2及第三短接墊OTS3。
在一實例性實施例中，如第4A圖及第4F圖中所示，當顯示面板100之第一基板10接合至基底基板220(或薄膜覆晶封裝200)時，第二短接墊OTS2可將第一輸出接墊OTP1連接至第三輸出接墊OTP3，且第三短接墊OTS3可將第二輸出接墊OTP2連接至第四輸出接墊OTP4。
因此，如上參照第3B圖所述，可由第三子偵測線STL3、第 五子偵測線STL5及第二短接墊OTS2形成第一子迴路。可由第四子偵測線STL4、第六子偵測線STL6及第三短接墊OTS3形成第二子迴路。此外，可由第二偵測線TL2及第三子偵測線STL3形成第二迴路。
在此種實施例中，如上所述，可經由該等層(亦即，第一導電層L1及第二導電層L3)形成第一偵測線TL1及第二偵測線TL2其中之每一者。
在其中薄膜覆晶封裝200如第3B圖中所示包含安排成二列之接墊之一實例性實施例中，可經由該等層來形成偵測線(或訊號線)，以防止各接墊及各偵測線(或訊號線)之間發生干擾。在一實例性實施例中，薄膜覆晶封裝200中所包含之偵測線可經由複數個層來形成，而並非僅限於具有一單個層之一結構。
在實例性實施例中，如上參照第4A圖至第4F圖所述，基底基板220由一個絕緣層(亦即，第一絕緣層L2)形成，且第二偵測線TL2及第三偵測線TL3由經由通路結構彼此連接之二個層(亦即，第一導電層L1及第二導電層L3)形成，但並非僅限於此。在一個實例性實施例中，舉例而言，基底基板220可包含複數個絕緣層，且第三子偵測線STL3至第六子偵測線STL6其中之每一者可由設置於該等絕緣層上或該等絕緣層間之導電層形成。
第5圖係為例示第3A圖所示薄膜覆晶封裝之一實例性實施例之圖。第6A圖至第6C圖係為例示第5圖所示薄膜覆晶封裝之實例性實施例之圖。
參照第3A圖及第5圖，除一偵測圖案DPL外，第5圖所示薄 膜覆晶封裝200可與第3A圖所示薄膜覆晶封裝200實質上相同。因此，下文中將省略或簡化對相同或相似元件之任何重複性詳細說明。
在一實例性實施例中，第二偵測線TL2可包含在第三區AR3之一部分中在一第一方向DR1上延伸以與直線相較具有一相對更長之長度的偵測圖案DPL。在一個實例性實施例中，舉例而言，偵測圖案DPL可設置成一曲折形圖案(例如，一交錯圖案(staggered pattern)或一曲流線圖案(meander line pattern))。此處，曲折形圖案表示長度相對更長之各種圖案。舉例而言，曲折形圖案可係為由具有一或多個角度之隅角構成之一圖案。
在一實例性實施例中，偵測圖案DPL可位於彎曲區BA中。
在此種實施例中，如上所述，由於彎曲區BA相對容易受損壞，因而薄膜覆晶封裝200(或第二偵測線TL2)可包含偵測圖案DPL，以提高對彎曲區BA中之損壞之一偵測能力且提高外部檢驗裝置之一偵測能力。
在一實例性實施例中，薄膜覆晶封裝200可對應於彎曲區BA來確定偵測圖案DPL之位置。
參照第6A圖，在一實例性實施例中，彎曲區或一第一彎曲區BA1可位於其中設置有積體電路晶片210之一中心區(亦即，薄膜覆晶封裝200的包含區中心的一區)中。在此種實施例中，第一偵測圖案DPL1可形成於第一彎曲區BA1中。第一偵測圖案DPL1可具有在與第5圖所示偵測圖案之一改變方向(例如，一水平方向)不同之一方向(例如，一垂直方向)上改變之一曲折形圖案。與第一彎曲區BA1中之直線相較，第一偵測圖案DPL1可具有一相對長之長度及一相對大之面積。因此，薄膜覆晶封裝200 可提高對第一彎曲區BA1之一相對大部分的損壞之偵測能力，且可提高對第一彎曲區BA1之損壞偵測之一靈敏度。
參照第6B圖，在一替代實例性實施例中，彎曲區或一第二彎曲區BA2可鄰近印刷電路板PCB 300(或第一接墊區AR1)定位。在此種實施例中，第二偵測圖案DPL2可形成於第二彎曲區BA2上。因此，薄膜覆晶封裝200可提高對第二彎曲區BA2之一相對大部分之損壞偵測能力及對第二彎曲區BA2之損壞偵測之一靈敏度。
參照第6C圖，在另一實例性實施例中，彎曲區或一第三彎曲區BA3可鄰近顯示面板100(或第二接墊區AR2)定位。在此種實施例中，第三偵測圖案DPL3可形成於第三彎曲區BA3上。薄膜覆晶封裝200可提高對第三彎曲區BA3之損壞偵測能力。
在此等實施例中，如上所述，薄膜覆晶封裝200(或第二偵測線TL2)可包含形成於彎曲區BA中之偵測圖案DPL，藉此提高對彎曲區BA之一損壞偵測能力。在此等實施例中，如第6A圖至第6C圖中所示，一偵測圖案(例如，第一偵測圖案DPL1至第三偵測圖案DPL3)可對應於一彎曲區(例如，第一彎曲區BA1至第三彎曲區BA3)而定位，但偵測圖案之位置並非僅限於此。在一個實例性實施例中，舉例而言，當存在其中經常發生損壞之一區時，薄膜覆晶封裝200可在其中經常發生損壞之區中包含偵測圖案DPL，而不管是否為彎曲區BA。
第7A圖至第7C圖係為例示第1圖所示顯示裝置中所包含之一薄膜覆晶封裝之實例性實施例之圖。
參照第7A圖，在一實例性實施例中，虛設接墊DP可位於第 一接墊區AR1之一邊緣部處。因此，虛設接墊DP可係為設置於第一接墊區AR1上之接墊中最外面的一者。在此種實施例中，第二偵測線TL2可沿薄膜覆晶封裝200之邊緣(或鄰近該邊緣)安排。因此，可有效地偵測到在自薄膜覆晶封裝200之邊緣至薄膜覆晶封裝200之中心之一方向上發生之一損壞。
參照第7B圖，在一替代實例性實施例中，虛設接墊DP可鄰近第一接墊區AR1之一中心(例如，第一接墊區AR1在一水平方向上之中心點)定位。因此，虛設接墊DP可係為形成於第一接墊區AR1中之各接墊中相對鄰近中心點之一接墊。在此種實施例中，第二偵測線TL2可安排於薄膜覆晶封裝200之內。可有效地偵測到第6B圖所示第二彎曲區BA2中在自薄膜覆晶封裝200之中心至薄膜覆晶封裝200之邊緣之一方向上發生之損壞。
在此種實施例中，由於虛設接墊DP係獨立於第一偵測線TL1而形成，因而虛設接墊DP可由一對虛設接墊DP1及DP2界定，該一對虛設接墊DP1及DP2藉由第二偵測線TL2而彼此連接以用於損壞偵測。
參照第7C圖，在一替代實例性實施例中，虛設接墊DP可如同第7B圖中鄰近第一接墊區AR1之中心而定位。在此種實施例中，第7C圖所示第二偵測線TL2可被安排成局部地環繞積體電路晶片210。在此種實施例中，可有效地偵測到第6A圖所示第彎曲區BA1中在自薄膜覆晶封裝200之中心至薄膜覆晶封裝200之邊緣之一方向上發生之一損壞。
在實例性實施例中，如上參照第7A圖至第7C圖所述，虛設接墊DP之位置及第二偵測線TL2之安排(或位置)可係基於彎曲區BA之位置及損壞發生特性(例如，損壞係如何發生、損壞之發生位置等)來確定。
第8A圖係為例示第1圖所示顯示裝置中所包含之一薄膜覆晶封裝之另一替代實例性實施例之圖。
參照第1圖及第8A圖，薄膜覆晶封裝200之一實例性實施例可包含一基底基板220、複數個接墊(或複數個接墊電極)、一積體電路晶片210、一第一偵測線TL1、及一第二偵測線TL2。
在此種實施例中，薄膜覆晶封裝200可包含一彎曲區BA及一非彎曲區NA。非彎曲區NA可包含一第四接墊區AR4(或一內引線接合區)、一第五接墊區AR5(或一輸出外引線接合區)及一第六接墊區AR6(或一輸入外引線接合區)。一第七區AR7可位於第四接墊區AR4與第五接墊區AR5之間。彎曲區BA可位於第七區AR7中。類似於第3A圖所示薄膜覆晶封裝200之一實例性實施例，第五接墊區AR5可係為用於接合至顯示面板100之一區。在此種實施例中，第四接墊區AR4可係為用於接合至積體電路晶片210之一區，且第六接墊區AR6可係為用於接合至印刷電路板300之一區。第四接墊區AR4可位於薄膜覆晶封裝200在第一方向DR1上之中心處。第五接墊區AR5可位於薄膜覆晶封裝200在第一方向DR1上之一端處(或鄰近該端)，且第六接墊區AR6可位於薄膜覆晶封裝200在第一方向DR1上之另一端處(或鄰近該另一端)。
第四接墊區AR4可包含一虛設接墊DP、內接墊INTP1、INTP2、及複數個訊號接墊SP。第五接墊區AR5可包含輸出接墊OTP1、OTP2及複數個訊號接墊SP。第六接墊區AR6可包含輸入接墊ITP1、ITP2及複數個訊號接墊SP。
第一偵測線TL1可設置於基底基板220上，且可連接至第一內接墊INTP1及第二內接墊INTP2。第一偵測線TL1可經由第五接墊區AR5 在第一內接墊INTP1與第二內接墊INTP2之間形成一第一迴路。
第二偵測線TL2可設置於基底基板220上。第二偵測線TL2可將虛設接墊DP連接至第一偵測線TL1，以在虛設接墊DP與第一內接墊INTP1之間形成一第二迴路。
第8A圖中虛設接墊DP與第一偵測線TL1/第二偵測線TL2之連接結構可與第3A圖中虛設接墊DP與第一偵測線TL1/第二偵測線TL2之連接結構實質上相同或類似。因此，下文中將省略或簡化對相同或相似元件之任何重複性詳細說明。
在此種實施例中，類似於以上參照第3A圖所述之外部檢驗裝置，積體電路晶片210可對第一內接墊INTP1及第二內接墊INTP2其中之一(例如，第一內接墊INTP1)施加一第一測試訊號，自第一內接墊INTP1及第二內接墊INTP2其中之另一者(例如，第二內接墊INTP2)接收一第一所量測訊號，並基於第一測試訊號及第一所量測訊號來判斷薄膜覆晶封裝200是否受損壞。在一個實例性實施例中，舉例而言，積體電路晶片210可在第一內接墊INTP1與第二內接墊INTP2之間施加一第一測試電壓，自第二內接墊INTP2接收一第一所量測電流，並基於第一測試電壓及第一所量測電流來計算第一迴路之一第一電阻值。此處，第一迴路之第一電阻值可包含第一內接墊INTP1及第二內接墊INTP2之電阻值(例如，壓縮電阻值、接合電阻值或接觸電阻值)、第一輸出接墊OTP1及第二輸出接墊OTP2之電阻值、以及第一偵測線TL1之一電阻值。可根據上述方程式1來計算第一迴路之第一電阻值。
在此種實施例中，積體電路晶片210可對虛設接墊DP及第一內接墊INTP1其中之一(例如，第一內接墊INTP1)施加一第二測試訊號， 經由虛設接墊DP及第一內接墊INTP1其中之另一者(例如，虛設接墊DP)接收一第二所量測訊號，並基於第二測試訊號及第二所量測訊號來確定薄膜覆晶封裝200中之損壞之位置及原因。在一個實例性實施例中，舉例而言，積體電路晶片210可在虛設接墊DP與第一內接墊INTP1之間施加一第二測試電壓，自虛設接墊DP接收第二所量測電流，並基於第二測試電壓及第二所量測電流來計算第二迴路之一第二電阻值。此處，第二迴路之第二電阻值可包含虛設接墊DP及第一內接墊INTP1之電阻值(例如，壓縮電阻值、接合電阻值或接觸電阻值)、以及第二偵測線TL2之一電阻值。可根據上述方程式2來計算第二迴路之第二電阻值。
因此，積體電路晶片210可基於方程式1及2(或方程式3及4)來分別計算輸出接墊OTP1、OTP2之電阻值以及偵測線TL1及TL2之電阻值，且可基於電阻值之一變化來確定損壞之位置。
在一實例性實施例中，積體電路晶片210可在顯示裝置1000被正常驅動時連續地偵測(或監測)薄膜覆晶封裝200是否受損壞。在此種實施例中，積體電路晶片210可將一監測結果傳送至一外部裝置(例如，一應用處理器(application processor；AP))，且該外部裝置可基於監測結果來控制顯示裝置1000。在一個實例性實施例中，舉例而言，當薄膜覆晶封裝200受損壞時，應用處理器可基於監測結果來停止顯示面板100使其不顯示一影像。
在一實例性實施例中，虛設接墊DP可以一相對短之路徑連接至第二內接墊INTP2。積體電路晶片210可在虛設接墊DP與第二內接墊INTP2之間施加一第三測試電壓，自虛設接墊DP接收一第三所量測電流，並基於第三測試電壓及第三所量測電流來計算內接墊INTP1、INTP2之電阻 值。
在一實例性實施例中，薄膜覆晶封裝200可更包含一虛設線DL。虛設線DL可在第一方向DR1上自第五接墊區AR5(或基底基板220之一端)延伸至第六接墊區AR6(或基底基板220之另一端)。在此種實施例中，第二偵測線TL2可由虛設線DL之至少一部分界定。
在一個實例性實施例中，舉例而言，薄膜覆晶封裝200可更包含設置於第五接墊區AR5上之一輸出虛設接墊ODP及設置於第六接墊區AR6上之一輸入虛設接墊IDP。在此種實施例中，虛設線DL可將輸出虛設接墊ODP連接至輸入虛設接墊IDP。第8A圖所示第一偵測線TL1及第二偵測線TL2可不覆蓋薄膜覆晶封裝200之整個區，且可基於第一方向DR1僅覆蓋薄膜覆晶封裝200之一部分(例如，一半區)。因此，虛設線DL可在薄膜覆晶封裝200之製造過程中形成以提供第二偵測線TL2，然後，在薄膜覆晶封裝200連接至顯示面板100及印刷電路板300之後，虛設線DL可不被使用。
薄膜覆晶封裝200可使用虛設接墊DP(亦即，包含對準鍵且一般不被使用之一接墊)及虛設線DL(亦即，用於在薄膜覆晶封裝200之製造過程中偵測一裂縫且不用於顯示裝置1000之一線)來形成第二偵測線TL2(或第二迴路)。因此，薄膜覆晶封裝200可更快速且準確地判斷是否發生損壞並確定損壞之位置或原因。
在一實例性實施例中，第一偵測線TL1及第二偵測線TL2之結構並非僅限於第8A圖所示結構。在一個實例性實施例中，舉例而言，第二偵測線TL2可類似於以上參照第4A圖至第4F圖所述之第二偵測線TL2而由該等層之複數個子偵測線形成。在一實例性實施例中，第二偵測線TL2可類似於以上參照第5圖所述之第二偵測線TL2而包含偵測圖案DPL。在一 實例性實施例中，可類似於以上參照第6A圖至第6C圖以及第7A圖至第7C圖所述之第二偵測線TL2而基於彎曲區BA之位置以及損壞發生特性(例如，損壞之原因/類型、損壞之發生位置等)來確定第二偵測線TL2之安排/結構及偵測圖案DPL之位置。
第8B圖係為例示第1圖所示顯示裝置中所包含之一薄膜覆晶封裝之又一替代實例性實施例之圖。
參照第8A圖及第8B圖，除輸出接墊OTP1至OTP4之安排以及第一偵測線TL1之連接結構外，第8B圖所示薄膜覆晶封裝200可與第8A圖所示薄膜覆晶封裝200實質上相同。另外，輸出接墊OTP1至OTP4之安排及第一偵測線TL1之連接結構可與第3B圖所示的輸出接墊OTP1至OTP4之安排及第一偵測線TL1之連接結構實質上相同。因此，下文中將省略或簡化對相同或相似元件之任何重複性詳細說明。
在此種實施例中，如上參照第3B圖所述，積體電路晶片210可計算第一迴路之第一電阻值及第二迴路之第二電阻值，且可基於第一電阻值及第二電阻值來判斷輸出接墊及彎曲區至少其中之一是否受損壞。
在一個實例性實施例中，舉例而言，積體電路晶片210可在第一內接墊INTP1與第三內接墊INTP3之間施加一第一測試電壓，自第三內接墊INTP3接收一第一所量測電流，並基於第一測試電壓及第一所量測電流來計算第一迴路之一第一電阻值。此處，第一迴路之第一電阻值可包含第一內接墊INTP1及第三內接墊INTP3之電阻值(或壓縮電阻值、接合電阻值、接觸電阻值)、第一輸出接墊OTP1至第四輸出接墊OTP4之電阻值、以及第一偵測線TL1之一電阻值。可藉由與上述[方程式5]實質上相同或類似之一方法來計算第一迴路之第一電阻值。
當第一迴路之第一電阻值超出參考電阻值之誤差範圍(例如，當第一電阻值大於參考電阻值)時，積體電路晶片210可確定出薄膜覆晶封裝200受損壞。
在一個實例性實施例中，舉例而言，積體電路晶片210可在一第三內接墊INTP3與一第四內接墊INTP4之間施加一第四測試電壓，以判斷第一接墊區AR1是否受損壞。在此種實施例中，積體電路晶片210可藉由對虛設接墊DP及第一內接墊INTP1施加一第二測試電壓而基於上述方程式3來判斷彎曲區BA等中是否發生損壞。在此種實施例中，積體電路晶片210可基於方程式3及方程式5來判斷第五接墊區AR5中是否發生損壞。在此種實施例中，積體電路晶片210可分別判斷第五接墊區AR5之第一子接墊區ARS1及第二子接墊區ARS2中是否發生損壞。
在此種實施例中，如上參照第8A圖所述，積體電路晶片210可在顯示裝置1000被正常驅動時連續地偵測(或監測)薄膜覆晶封裝200是否受損壞。在此種實施例中，積體電路晶片210可將監測結果傳送至外部裝置(例如，應用處理器(AP))，且該外部裝置可基於監測結果來控制顯示裝置1000。
第9圖係為例示第1圖所示顯示裝置之一實例性實施例之剖視圖。
參照第1圖及第9圖，顯示裝置1000之一實例性實施例可包含一顯示面板100、一薄膜覆晶封裝200及一印刷電路板300。顯示面板100、薄膜覆晶封裝200及印刷電路板300與以上參照第2圖所述之實例性實施例之顯示面板100、薄膜覆晶封裝200及印刷電路板300實質上相同，只不過被彎曲的係顯示面板100而非薄膜覆晶封裝200。因此，下文中將省略或簡化 對相同或相似元件之任何重複性詳細說明。
顯示面板100可包含一第一基板10及一第二基板20。第一基板10可包含複數個畫素及一驅動電路(例如，一閘極驅動器等)。第一基板10可係為一撓性基板。第二基板20可囊封第一基板10中之畫素或相似元件，且可包含一撓性材料。顯示面板100可以一彎曲狀態(例如，以「C」形狀)連接至薄膜覆晶封裝200(或印刷電路板300)。
第10圖係為例示第9圖所示顯示裝置中所包含之一顯示面板之一替代實例性實施例之圖。
參照第9圖及第10圖，顯示面板100之一實例性實施例可包含一第一基板10(或一基底基板、一基底膜、一撓性基板)、複數個接墊(或複數個接墊電極)、一第一偵測線TL1、及一第二偵測線TL2。
在一平面圖中，顯示面板100可包含一面板彎曲區PBA及一面板非彎曲區PNA。類似於以上參照第2圖所述之彎曲區BA，顯示面板100可在面板彎曲區PBA中被彎曲。在一個實例性實施例中，舉例而言，當顯示面板100係為可折疊顯示面板時，該可折疊顯示面板可在面板彎曲區PBA中被折疊。面板彎曲區PBA可在第一方向DR1上具有一恆定寬度，且可在第二方向DR2上延伸。即使顯示面板100在面板彎曲區PBA中被彎曲，顯示面板100在面板非彎曲區PNA中亦可不被彎曲。亦即，面板非彎曲區PNA可係為第一基板10中除去面板彎曲區PBA外之一區。
面板非彎曲區PNA可包含一第八接墊區AR8。第八接墊區AR8可係為用於接合至薄膜覆晶封裝200(或印刷電路板300)之一區，且可包含一虛設接墊DP以及接墊P1、P2。第八接墊區AR8可位於顯示面板100 在第一方向DR1上之一端處。
第一偵測線TL1可設置於第一基板10上，且可連接至第一接墊P1及第二接墊P2。第一偵測線TL1可經由第一基板10之外圍(或邊緣)之一部分在第一接墊P1與第二接墊P2之間形成一第一迴路。第一偵測線TL1可包含至少二個直線SL1、SL2。二個直線SL1、SL2可在第二方向DR2上彼此間隔開，且可分別在第一方向DR1上延伸。
第二偵測線TL2可設置於第一基板10上。第二偵測線TL2可經由面板彎曲區PBA將虛設接墊DP連接至第一偵測線TL1，以在虛設接墊DP與第一接墊P1之間形成一第二迴路。
在一實例性實施例中，虛設接墊DP可包含一對準鍵AK。在此種實施例中，如上所述，對準鍵AK可用於確定接墊P1、P2及訊號接墊SP之對準狀態、或者用於在薄膜覆晶封裝200連接至顯示面板100時確定薄膜覆晶封裝200與顯示面板100間之對準狀態。
在此種實施例中，如上參照第3A圖所述，可使用外部檢驗裝置來判斷顯示面板100是否受損壞。外部檢驗裝置可使用第一接墊P1及第二接墊P2來判斷第一接墊P1及第二接墊P2以及第一偵測線TL1(或顯示面板之邊緣部)是否受損壞。在此種實施例中，外部檢驗裝置可使用第一接墊P1及虛設接墊DP來判斷面板彎曲區PBA是否受損壞。
當第一偵測線TL1藉由連接除接墊P1、P2以外之其他接墊或元件而形成第一迴路時，可使用第一迴路來快速地偵測顯示面板100是否受損壞，然而，可能不能有效地偵測到損壞之位置及原因。在一實例性實施例中，顯示面板100更包含第二偵測線TL2，藉此更輕易地偵測面板彎曲區 PBA之損壞。
在此種實施例中，第一偵測線TL1及第二偵測線TL2之結構並非僅限於第10圖所示結構。在一個實例性實施例中，舉例而言，顯示面板100可包含複數個安排成二列之接墊，且第一偵測線TL1可與以上參照第3B圖所述之實例性實施例之第一偵測線TL1實質上相同。在一個實例性實施例中，舉例而言，類似於第4A圖至第4F圖所示第二偵測線TL2，第二偵測線TL2可由該等導電層之複數個子偵測線形成，該等子偵測線設置於該等絕緣層上或該等絕緣層之間。在一實例性實施例中，類似於第5圖所示第二偵測線TL2，第二偵測線TL2可包含偵測圖案DPL。在一實例性實施例中，類似於第6A圖至第6C圖以及第7A圖至第7C圖所示第二偵測線TL2，可基於面板彎曲區PBA之位置及損壞發生特性(例如，損壞之原因/類型、損壞之發生位置等)來確定第二偵測線TL2之安排/結構及偵測圖案DPL之位置。
在一實例性實施例中，虛設接墊與對準鍵可彼此分隔開，但並非僅限於此。另一選擇為，虛設接墊與對準鍵可係一體成型。在一個實例性實施例中，舉例而言，虛設接墊包含一突出部來作為對準鍵。
雖然已參照各圖闡述了薄膜覆晶封裝、顯示面板及顯示裝置之某些實例性實施例，然而，熟習此項技術者應易於瞭解，可對實例性實施例作出諸多潤飾，此並不實質上背離本發明之新穎教示內容及優點。
本發明之實例性實施例可應用於具有顯示裝置之一電子裝置，例如，一電視機、一電腦監視器、一膝上型電腦、一行動電話、一智慧型電話、一智慧型觸控板(smart pad)、一個人數位助理(personal digital assistant；PDA)等。
上述內容例示各實例性實施例，而不應被解釋為限制各實例性實施例。雖然已闡述了幾個實例性實施例，然而，熟習此項技術者應易於瞭解，可對實例性實施例作出諸多潤飾，此並不實質上背離本發明之新穎教示內容及優點。因此，所有此等潤飾皆旨在包含於申請專利範圍中所界定之本發明範圍內。因此，應理解，上述內容例示各種實例性實施例而不應被解釋為僅限於所揭露之具體實例性實施例，且對所揭露實例性實施例之潤飾以及其他實例性實施例皆旨在包含於隨附申請專利範圍之範圍內。
10:第一基板
20:第二基板
100:顯示面板
200:薄膜覆晶封裝
300:印刷電路板
1000:顯示裝置
DR1:第一方向
DR2:第二方向
I-I':剖面線

Claims (25)

  1. 一種薄膜覆晶封裝(chip-on-film package)，包含：一基底基板(base substrate)，上面界定有一第一接墊區(first pad region)、不同於該第一接墊區之一第二接墊區、及位於該第一接墊區與該第二接墊區間之一第三區；一虛設接墊(dummy pad)，設置於該第一接墊區上；複數個輸入接墊，設置於該第一接墊區上；複數個輸出接墊，設置於該第二接墊區上；一第一偵測線(first detection line)，設置於該基底基板上，其中該第一偵測線經由該第二接墊區而連接至該等輸入接墊其中之一第一輸入接墊及該等輸入接墊其中之一第二輸入接墊，以在該第一輸入接墊與該第二輸入接墊之間形成一第一迴路(first loop)；以及一第二偵測線，設置於該基底基板上，其中該第二偵測線經由該第三區而連接至該虛設接墊及該第一偵測線，以在該虛設接墊與該第一輸入接墊之間形成一第二迴路。
  2. 如請求項1所述之薄膜覆晶封裝，其中該虛設接墊包含用於將該等輸入接墊對準之一對準鍵(alignment key)。
  3. 如請求項1所述之薄膜覆晶封裝，其中該第一偵測線包含：一第一子偵測線(first sub-detection line)，連接至該第一輸入接墊、以及該等輸出接墊其中之一第一輸出接墊；以及一第二子偵測線，連接至該第二輸入接墊、以及該等輸出接墊其中之一第二輸出接墊，以及 其中該第二偵測線連接至該第一子偵測線。
  4. 如請求項1所述之薄膜覆晶封裝，其中該基底基板包含複數個層，以及其中該第二偵測線設置於該等層上。
  5. 如請求項1所述之薄膜覆晶封裝，其中該第二偵測線包含一第一局部偵測線(first partial detection line)及一第二局部偵測線，該第一局部偵測線設置於該基底基板之一第一表面上，該第二局部偵測線設置於該基底基板之一第二表面上，該第二表面與該第一表面相對，以及該第一局部偵測線經由一通路結構(via structure)而連接至該第二局部偵測線，該通路結構係穿透該基底基板而設置。
  6. 如請求項1所述之薄膜覆晶封裝，其中該第二偵測線包含以一曲折形圖案(zigzag pattern)設置於該第三區上之一偵測圖案。
  7. 如請求項1所述之薄膜覆晶封裝，其中該虛設接墊位於設置於該第一接墊區上之該等輸入接墊及該虛設接墊中之最外面。
  8. 如請求項1所述之薄膜覆晶封裝，更包含：一積體電路晶片，連接至該虛設接墊及該等輸入接墊，其中該積體電路晶片計算該第一迴路之一第一電阻值及該第二迴路之一第二電阻值，並基於該第一電阻值及該第二電阻值來判斷該第二接墊區及該第三區至少其中之一是否受損壞。
  9. 如請求項8所述之薄膜覆晶封裝，其中 該積體電路晶片基於該等輸入接墊之一輸入接墊電阻值及該第一電阻值來判斷該第二接墊區及該第三區是否受損壞，該積體電路晶片基於該輸入接墊電阻值及該第二電阻值來判斷該第三區是否受損壞，以及該積體電路晶片基於該第一電阻值與該第二電阻值間之一差值來判斷該第二接墊區是否受損壞。
  10. 如請求項8所述之薄膜覆晶封裝，更包含：一虛設線(dummy line)，設置於該基底基板上，其中該虛設線自該基底基板的與該第二接墊區對應之一側跨越該基底基板延伸至該基底基板之另一側，以及其中該第二偵測線係由該虛設線之至少一部分界定。
  11. 如請求項1所述之薄膜覆晶封裝，其中該第二接墊區包含一第一子接墊區及一第二子接墊區，該等輸出接墊包含：複數個第一輸出接墊，設置於該第一子接墊區上；以及複數個第二輸出接墊，設置於該第二子接墊區上，該第一迴路包含一第一子迴路及一第二子迴路，該第一子迴路經由該第一子接墊區將該第一輸入接墊連接至該第二輸入接墊，以及該第二子迴路經由該第二子接墊區將該第二輸入接墊連接至該等輸入接墊其中之一第三輸入接墊。
  12. 如請求項11所述之薄膜覆晶封裝，其中該第一偵測線包含：一第一子偵測線，連接至該第一輸入接墊、以及該等第一輸出接墊 其中之一第一輸出接墊；一第二子偵測線，連接至該第二輸入接墊、以及該等第二輸出接墊其中之一第二輸出接墊；一第三子偵測線，連接至該第二輸入接墊、以及該等第一輸出接墊其中之一第三輸出接墊；以及一第四子偵測線，連接至該第三輸入接墊、以及該等第二輸出接墊其中之一第四輸出接墊，以及其中該第二偵測線連接至該第一子偵測線。
  13. 如請求項11所述之薄膜覆晶封裝，更包含：一第三偵測線，連接至該第三輸入接墊、以及該等輸入接墊其中之一第四輸入接墊，以形成一第三迴路。
  14. 如請求項13所述之薄膜覆晶封裝，更包含：一積體電路晶片，連接至該虛設接墊及該等輸入接墊，其中該積體電路晶片計算該第一迴路之一第一電阻值、該第二迴路之一第二電阻值、及該第三迴路之一第三電阻值，以及該積體電路晶片基於該第一電阻值、該第二電阻值及該第三電阻值來判斷該第一接墊區、該第二接墊區及該第三區至少其中之一是否受損壞。
  15. 如請求項14所述之薄膜覆晶封裝，其中該積體電路晶片基於該第三電阻值來判斷該等輸入接墊、該等輸出接墊及該第三區是否受損壞，該積體電路晶片基於該第三電阻值來判斷該等輸入接墊是否受損 壞，基於該第一電阻值與該第二電阻值間之一差值來判斷該等輸出接墊是否受損壞，以及該積體電路晶片基於該第二電阻值與該第三電阻值間之一差值來判斷該第三區是否受損壞。
  16. 一種顯示面板，包含：一基底基板，上面界定有一第一接墊區及不同於該第一接墊區之一第二區；一虛設接墊，設置於該第一接墊區上；複數個接墊，設置於該第一接墊區上；一第一偵測線，設置於該基底基板上，其中該第一偵測線經由該基底基板之至少一周邊部(peripheral portion)而連接至該等接墊其中之一第一接墊及該等接墊其中之一第二接墊，以在該第一接墊與該第二接墊之間形成一第一迴路；以及一第二偵測線，設置於該基底基板上，其中該第二偵測線經由該第二區而連接至該虛設接墊及該第一偵測線，以在該虛設接墊與該第一接墊之間形成一第二迴路。
  17. 如請求項16所述之顯示面板，其中該虛設接墊包含用於將該等接墊對準之一對準鍵。
  18. 如請求項16所述之顯示面板，其中該基底基板包含複數個層，以及該第二偵測線係穿透該等層至少其中之一而設置。
  19. 如請求項16所述之顯示面板，其中該第二偵測線包含以一曲折形圖案設 置於該第二區上之一偵測圖案。
  20. 一種顯示裝置，包含：一顯示面板，顯示一影像；一印刷電路板，驅動該顯示面板；一薄膜覆晶封裝，將該顯示面板電性連接至該印刷電路板，其中該顯示面板及該薄膜覆晶封裝至少其中之一包含：一基底基板，上面界定有一第一接墊區及不同於該第一接墊區之一第二區；一虛設接墊，設置於該第一接墊區上；複數個接墊，設置於該第一接墊區上；一第一偵測線，設置於該基底基板上，其中該第一偵測線經由該基底基板之至少一周邊部而連接至該等接墊其中之一第一接墊及該等接墊其中之一第二接墊，以在該第一接墊與該第二接墊之間形成一第一迴路；以及一第二偵測線，設置於該基底基板上，其中該第二偵測線經由該第二區而連接至該虛設接墊及該第一偵測線，以在該虛設接墊與該第一接墊之間形成一第二迴路。
  21. 一種薄膜覆晶封裝，包含：一基底基板，上面界定有一第一接墊區、不同於該第一接墊區之一第二接墊區、及位於該第一接墊區與該第二接墊區間之一第三區；一虛設接墊，設置於該第一接墊區上；複數個輸入接墊，設置於該第一接墊區上； 複數個輸出接墊，設置於該第二接墊區上；一第一偵測線，設置於該基底基板上，該第一偵測線經由該第二接墊區及該第三區而將該等輸入接墊其中之一第一輸入接墊連接至該等輸入接墊其中之一第二輸入接墊；以及一第二偵測線，設置於該基底基板上，該第二偵測線經由該第三區而將該虛設接墊連接至該第一偵測線。
  22. 如請求項21所述之薄膜覆晶封裝，其中該第一偵測線包含一第一子偵測線及一第二子偵測線，該第二子偵測線在該第二接墊區中連接至該第一子偵測線，該第一子偵測線將該等輸入接墊其中之一第一輸入接墊連接至該等輸出接墊其中之一第一輸出接墊，以及該第二子偵測線連接該等輸入接墊其中之一第二輸入接墊與該等輸出接墊其中之一第二輸出接墊。
  23. 如請求項22所述之薄膜覆晶封裝，其中該第二偵測線連接至該第一子偵測線。
  24. 如請求項21所述之薄膜覆晶封裝，更包含：一檢驗電路(inspection circuit)，連接至該虛設接墊及該等輸入接墊，其中該檢驗電路計算該第一輸入接墊與該第二輸入接墊間之一第一電阻值及該虛設接墊與該第一輸入接墊間之一第二電阻值，且該檢驗電路基於該第一電阻值及該第二電阻值來判斷該第二接墊區及該第三區至少其中之一是否受損壞。
  25. 如請求項24所述之薄膜覆晶封裝，其中該檢驗電路基於該等輸入接墊之一輸入接墊電阻值及該第一電阻值來判斷該第二接墊區及該第三區是否受損壞，該檢驗電路基於該輸入接墊電阻值及該第二電阻值來判斷該第三區是否受損壞，以及該檢驗電路基於該第一電阻值與該第二電阻值間之一差值來判斷該第二接墊區是否受損壞。
TW107104778A 2017-02-10 2018-02-09 薄膜覆晶封裝、顯示面板及顯示裝置 TWI763783B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020170018734A KR102695418B1 (ko) 2017-02-10 2017-02-10 칩 온 필름 패키지, 표시 패널 및 표시 장치
KR10-2017-0018734 2017-02-10
??10-2017-0018734 2017-02-10

Publications (2)

Publication Number Publication Date
TW201830628A TW201830628A (zh) 2018-08-16
TWI763783B true TWI763783B (zh) 2022-05-11

Family

ID=61189239

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107104778A TWI763783B (zh) 2017-02-10 2018-02-09 薄膜覆晶封裝、顯示面板及顯示裝置

Country Status (6)

Country Link
US (4) US10504830B2 (zh)
EP (1) EP3361838B1 (zh)
JP (1) JP7177594B2 (zh)
KR (2) KR102695418B1 (zh)
CN (1) CN108417506B (zh)
TW (1) TWI763783B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102342839B1 (ko) * 2017-04-21 2021-12-24 삼성디스플레이 주식회사 표시모듈 및 표시모듈 검사방법
CN108417151B (zh) * 2018-02-02 2020-04-10 武汉华星光电半导体显示技术有限公司 显示装置及其覆晶薄膜结构
TWI646877B (zh) * 2018-03-12 2019-01-01 Chipbond Technology Corporation 軟性電路基板之佈線結構
KR102581839B1 (ko) * 2018-10-02 2023-09-22 삼성디스플레이 주식회사 표시 장치
KR102580295B1 (ko) * 2018-11-28 2023-09-19 엘지디스플레이 주식회사 유기발광표시장치
CN109493799B (zh) 2018-11-29 2020-09-29 昆山国显光电有限公司 显示面板一次性可编程otp调节的辅助方法及装置
KR20200101555A (ko) 2019-02-19 2020-08-28 삼성디스플레이 주식회사 표시 장치
TWI827809B (zh) * 2019-04-04 2024-01-01 丹麥商卡普雷斯股份有限公司 測量測試樣本之電性的方法，以及多層測試樣本
US11256379B2 (en) * 2019-09-26 2022-02-22 Samsung Display Co., Ltd. Display device and a method of fabricating the same
TWI726427B (zh) * 2019-09-27 2021-05-01 友達光電股份有限公司 元件基板
KR20210044356A (ko) * 2019-10-14 2021-04-23 삼성디스플레이 주식회사 표시 장치
TWI705748B (zh) * 2019-11-21 2020-09-21 頎邦科技股份有限公司 雙面銅之軟性電路板及其佈線結構
US20210375700A1 (en) * 2019-11-29 2021-12-02 Boe Technology Group Co., Ltd. Method for detecting resistance of side trace of display substrate and display substrate
KR102640424B1 (ko) * 2019-12-09 2024-02-26 삼성전자주식회사 결함 영역을 검출하는 폴더블 전자 장치 및 방법
KR20210085642A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시장치
CN111025130B (zh) * 2020-01-07 2021-07-16 电子科技大学 一种用于多层互联fpc的smt检测方法
CN111583842A (zh) * 2020-05-29 2020-08-25 京东方科技集团股份有限公司 一种显示面板、显示装置及其断线检测方法
CN112068365A (zh) * 2020-09-02 2020-12-11 深圳市华星光电半导体显示技术有限公司 显示面板
KR20230131349A (ko) * 2022-03-03 2023-09-13 삼성디스플레이 주식회사 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070182440A1 (en) * 2006-02-03 2007-08-09 Samsung Electronics Co., Ltd. Driving chip package, display device including the same, and method of testing driving chip package
TW201000992A (en) * 2008-06-17 2010-01-01 Au Optronics Corp Detection circuit and method for LCD panel
TW201001428A (en) * 2008-06-24 2010-01-01 United Microelectronics Corp Test system for identifying defects and method of operating the same
US20120086679A1 (en) * 2010-10-11 2012-04-12 Hwang Joo-Won Integrated circuit, test operation method thereof, and apparatus having the same
TW201349479A (zh) * 2012-05-18 2013-12-01 Samsung Display Co Ltd 顯示裝置及其修復方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6250199A (ja) 1985-08-30 1987-03-04 東レ株式会社 筆記用シ−ト状物
JPH06250199A (ja) * 1993-02-23 1994-09-09 Sharp Corp 表示装置
KR100406830B1 (ko) 2000-05-10 2003-11-21 가부시끼가이샤 도시바 평면표시장치의 제조방법
JP4607281B2 (ja) 2000-05-10 2011-01-05 東芝モバイルディスプレイ株式会社 テープキャリアパッケージを備える平面表示装置
US8709832B2 (en) 2001-03-30 2014-04-29 Samsung Electronics Co., Ltd. Chip on film (COF) package having test line for testing electrical function of chip and method for manufacturing same
US20060081968A1 (en) * 2004-10-15 2006-04-20 Bai Shwang S Semiconductor package
JP2006350064A (ja) * 2005-06-17 2006-12-28 Hitachi Displays Ltd 表示装置および位置ずれ検査方法
JP4980960B2 (ja) * 2008-03-14 2012-07-18 ラピスセミコンダクタ株式会社 テープ配線基板及び半導体チップパッケージ
KR101660430B1 (ko) * 2009-08-14 2016-09-27 삼성전자 주식회사 반도체 패키지
JP2009282285A (ja) 2008-05-22 2009-12-03 Mitsubishi Electric Corp 画像表示装置、およびその実装検査方法
KR20120035297A (ko) * 2010-10-05 2012-04-16 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US20130083457A1 (en) 2011-09-30 2013-04-04 Apple Inc. System and method for manufacturing a display panel or other patterned device
JP2013182128A (ja) 2012-03-01 2013-09-12 Sharp Corp 表示装置
US9201549B2 (en) * 2012-08-31 2015-12-01 Apple Inc. Systems and methods for monitoring LCD display panel resistance
KR102115605B1 (ko) 2013-04-29 2020-05-27 삼성디스플레이 주식회사 Cof 패키지 및 이를 포함하는 표시 장치
KR102018733B1 (ko) * 2013-06-13 2019-09-06 삼성디스플레이 주식회사 플렉서블 표시장치
EP3216525B1 (en) 2014-10-28 2019-07-24 Ya-Man Ltd. Airbrush
CN104297622B (zh) * 2014-10-30 2017-08-25 京东方科技集团股份有限公司 检测显示面板缺陷的方法及装置
KR102371358B1 (ko) * 2015-01-23 2022-03-08 삼성전자주식회사 반도체 패키지 및 이를 사용하는 패키지 모듈
KR20160096739A (ko) 2015-02-05 2016-08-17 삼성디스플레이 주식회사 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070182440A1 (en) * 2006-02-03 2007-08-09 Samsung Electronics Co., Ltd. Driving chip package, display device including the same, and method of testing driving chip package
TW201000992A (en) * 2008-06-17 2010-01-01 Au Optronics Corp Detection circuit and method for LCD panel
TW201001428A (en) * 2008-06-24 2010-01-01 United Microelectronics Corp Test system for identifying defects and method of operating the same
US20120086679A1 (en) * 2010-10-11 2012-04-12 Hwang Joo-Won Integrated circuit, test operation method thereof, and apparatus having the same
TW201349479A (zh) * 2012-05-18 2013-12-01 Samsung Display Co Ltd 顯示裝置及其修復方法

Also Published As

Publication number Publication date
KR20180093191A (ko) 2018-08-21
US20200091045A1 (en) 2020-03-19
US20230410703A1 (en) 2023-12-21
CN108417506B (zh) 2023-04-07
US20210335170A1 (en) 2021-10-28
US11749146B2 (en) 2023-09-05
CN108417506A (zh) 2018-08-17
EP3361838B1 (en) 2021-03-31
JP2018128672A (ja) 2018-08-16
TW201830628A (zh) 2018-08-16
JP7177594B2 (ja) 2022-11-24
KR102695418B1 (ko) 2024-08-19
EP3361838A1 (en) 2018-08-15
US11056027B2 (en) 2021-07-06
US20180233436A1 (en) 2018-08-16
US10504830B2 (en) 2019-12-10
KR20240125899A (ko) 2024-08-20

Similar Documents

Publication Publication Date Title
TWI763783B (zh) 薄膜覆晶封裝、顯示面板及顯示裝置
US10937843B2 (en) Display panel and display apparatus
KR102523051B1 (ko) 표시 장치
US10506718B2 (en) Display panel, detection method thereof, flexible printed circuit and display device
US7646464B2 (en) Display device and inspection method of position gap
KR101137863B1 (ko) 박막트랜지스터 어레이 기판
KR102508462B1 (ko) 표시 장치
KR102477989B1 (ko) 표시 장치 및 본딩 저항 검사 방법
US12016116B2 (en) Display device and an inspection method of a display device
KR20220007799A (ko) 표시장치 및 이의 제조방법
JP2013182128A (ja) 表示装置
JP2006276115A (ja) 液晶モジュール
CN113658974A (zh) 一种发光基板及其制备方法、测试方法、显示装置
KR102493578B1 (ko) 표시장치
WO2022011918A1 (zh) 显示面板及显示装置
JP5506034B2 (ja) 液晶表示装置および電子機器
KR100278612B1 (ko) 엘씨디 패널
KR20220122843A (ko) 전자 장치
KR20000014950A (ko) 엘시디 패널 테스트용 지그