CN107591424A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN107591424A
CN107591424A CN201710554665.0A CN201710554665A CN107591424A CN 107591424 A CN107591424 A CN 107591424A CN 201710554665 A CN201710554665 A CN 201710554665A CN 107591424 A CN107591424 A CN 107591424A
Authority
CN
China
Prior art keywords
pad
terminal
sub
line
pad terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710554665.0A
Other languages
English (en)
Other versions
CN107591424B (zh
Inventor
金炳容
黄晸護
李锺赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN107591424A publication Critical patent/CN107591424A/zh
Application granted granted Critical
Publication of CN107591424B publication Critical patent/CN107591424B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81194—Lateral distribution of the bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09418—Special orientation of pads, lands or terminals of component, e.g. radial or polygonal orientation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

显示装置包括显示基板和第一焊盘部，其中：显示基板包括显示图像的显示区和设置在显示区的周边的焊盘区；以及第一焊盘部设置在焊盘区中，第一焊盘部包括沿着第一方向上的第一曲线布置的多个第一线焊盘端子。

Description

显示装置
相关申请的交叉引用
本申请要求于2016年7月8日在韩国知识产权局提交的第10-2016-0086944号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用以其整体并入本文。
技术领域
本发明涉及显示装置及其制造方法。
背景技术
显示装置包括液晶显示(LCD)装置、等离子体显示面板(PDP)装置、有机发光二极管(OLED)装置、场效应显示(FED)装置、电泳显示装置等。
OLED显示装置包括多个OLED元件。OLED元件包括两个电极和设置在两个电极之间的有机发射层。当从OLED元件的一个电极注入的电子和从OLED元件的另一个电极注入的空穴在有机发射层中彼此结合以形成激子时，OLED显示装置发光。激子以光的形式放出能量。
由于OLED显示装置具有自发光特性并且不需要单独的光源，因此OLED装置可制作成薄的和轻的。另外，OLED装置具有低功耗、高亮度和高响应速度的特征。
印刷电路板可用于传输驱动OLED装置的OLED元件的驱动信号。
印刷电路板可通过多个端子电连接至OLED元件以实现驱动信号的传输。
发明内容
根据本发明的示例性实施方式，显示装置包括印刷电路板和显示基板，其中：印刷电路板具有第一焊盘端子集；以及显示基板具有与第一焊盘端子集接触的第二焊盘端子集，在这样的显示装置中，第一焊盘端子集和第二焊盘端子集不会错位。
根据本发明的示例性实施方式，用于制造显示装置的方法可用来防止印刷电路板的焊盘端子与显示基板的焊盘端子之间的错位。
根据本发明的示例性实施方式，显示装置包括显示基板和第一焊盘部，其中：显示基板包括显示图像的显示区和设置在显示区的周边的焊盘区；以及第一焊盘部设置在焊盘区中，第一焊盘部包括沿着第一方向上的第一曲线布置的多个第一线焊盘端子。
根据本发明的示例性实施方式，用于制造显示装置的方法包括：制备显示基板，显示基板包括用于显示图像的显示区和包括第一焊盘部的焊盘区，其中，多个第一线焊盘端子形成在第一焊盘部中，其中，多个第一线焊盘端子沿着第一线布置，第一线在第一方向上延伸；制备印刷电路板，印刷电路板包括基膜和设置在基膜的第一侧的第二焊盘部，其中，多个第二线焊盘端子形成在第二焊盘部中，其中，多个第二线焊盘端子沿着第二线布置，第二线在第一方向上延伸，以及其中，驱动芯片设置在基膜的第二侧；以及将显示基板与印刷电路板联接，以使得多个第一线焊盘端子和多个第二线焊盘端子彼此重叠。
根据本发明的示例性实施方式，显示装置包括显示基板和第一焊盘部，其中：显示基板包括显示图像的显示区和设置在显示区的周边的焊盘区；以及第一焊盘部设置在焊盘区中，第一焊盘部包括沿着第一方向上的线布置的多个第一线焊盘端子。
附图说明
通过参照附图详细描述本发明的示例性实施方式，本发明的上述和其它特征将变得更加明显，在附图中：
图1是示出根据本发明的示例性实施方式的显示装置的平面图；
图2是示出根据本发明的示例性实施方式的图1的显示基板的平面图；
图3是示出根据本发明的示例性实施方式的附接至图1的显示基板之前的印刷电路板的平面图；
图4是示出根据本发明的示例性实施方式的图3的印刷电路板附接至图1的显示基板之后的平面图；
图5是根据本发明的示例性实施方式的图2的区域T1的放大平面图；
图6是示出根据本发明的示例性实施方式的图2的第一焊盘部中的第一焊盘端子的布置的平面图；
图7是示出根据本发明的示例性实施方式的图2的区域T1的第二焊盘端子的放大平面图；
图8是示出根据本发明的示例性实施方式的图2的第一焊盘部的第二焊盘端子的放大平面图；
图9是示出根据本发明的示例性实施方式的图8的第二焊盘端子的布置的平面图；
图10是示出根据本发明的示例性实施方式的设置在图3的区域T2中的第三焊盘端子的放大平面图；
图11是根据本发明的示例性实施方式的沿着图10的线XI-XI'截取的剖视图；
图12是示出根据本发明的示例性实施方式的图10的第三焊盘端子的布置的平面图；
图13是示出根据本发明的示例性实施方式的设置在图3的区域T2中的第四焊盘端子的放大图；
图14是根据本发明的示例性实施方式的沿着图13的线XIV-XIV'截取的剖视图；
图15是示出根据本发明的示例性实施方式的显示基板的第一焊盘端子和印刷电路板的第三焊盘端子的联接状态的平面图；
图16是根据本发明的示例性实施方式的沿着图15的线XVI-XVI'截取的剖视图；
图17是示出根据本发明的示例性实施方式的显示基板的第二焊盘端子和印刷电路板的第四焊盘端子的联接状态的平面图；
图18是根据本发明的示例性实施方式的沿着图17的线XVIII-XVIII'截取的剖视图；
图19是示出根据本发明的示例性实施方式的显示装置的平面图；
图20是示出根据本发明的示例性实施方式的图19的显示基板的平面图；
图21是示出根据本发明的示例性实施方式的附接至显示基板之前的印刷电路板的平面图；
图22是示出根据本发明的示例性实施方式的附接至显示基板之后的印刷电路板的平面图；
图23是示出根据本发明的示例性实施方式的图21的第三焊盘端子的布置的平面图；
图24是示出根据本发明的示例性实施方式的图21的第四焊盘端子的布置的平面图；
图25是示出根据本发明的示例性实施方式的显示装置的平面图；以及
图26是示出根据本发明的示例性实施方式的将驱动芯片附接至印刷电路板的基膜的过程的侧视图。
具体实施方式
下文中，将参照附图详细描述本发明的示例性实施方式。在不背离本发明的精神和范围的情况下，所公开的示例性实施方式可以以不同的方式变更。在说明书全文中，相同的附图标记可表示相同的元件。
另外，为了清楚，图中示出的每个元件的尺寸和厚度可被放大。
将理解的是，当诸如层、膜、区域或基板的元件被称为在另一元件“上”时，该元件可直接在该另一元件上，或者它们之间还可存在中间元件。
下文中，将参照图1至图4描述根据本发明的示例性实施方式的显示装置。
图1是示出根据本发明的示例性实施方式的显示装置的平面图。图2是示出根据本发明的示例性实施方式的图1的显示基板的平面图。图3是示出根据本发明的示例性实施方式的附接至图1的显示基板之前的印刷电路板的平面图。图4是示出根据本发明的示例性实施方式的图3的印刷电路板附接至图1的显示基板之后的平面图。
参照图1至图4，显示装置可包括显示基板SUB、第一焊盘部PAD_1、第二焊盘部PAD_2和印刷电路板300。在本发明的示例性实施方式中，第一线焊盘端子LN_PAD_A设置在显示基板SUB的第一焊盘部PAD_1中，以及第二线焊盘端子LN_PAD_B设置在基膜310的第二焊盘部PAD_2中。印刷电路板300可包括基膜310和设置在基膜310上的驱动芯片350。第一线焊盘端子LN_PAD_A和第二线焊盘端子LN_PAD_B沿着具有弯曲形状的第一曲线CL1对齐。第一线焊盘端子LN_PAD_A和第二线焊盘端子LN_PAD_B可彼此重叠。另外，第一线焊盘端子LN_PAD_A中的每一个的中心和第二线焊盘端子LN_PAD_B中的每一个的中心可设置在第一曲线CL1上。
参照图2，显示基板SUB可包括显示区DA和焊盘区PNL_PAD。显示区DA和焊盘区PNL_PAD指示显示基板SUB的区域。
显示区DA是图像显示的区域，并且发光的显示面板可设置在显示区DA中。显示面板包括发光的多个像素。多个像素可以是有机发光元件、液晶显示元件、电泳显示元件等。
焊盘区PNL_PAD是设置在显示区DA的周边的区域，并且焊盘区PNL_PAD可与印刷电路板300(参见图1)相连接。印刷电路板300传输用于驱动多个像素的信号。第一焊盘部PAD_1设置在焊盘区PNL_PAD中，以使得第一焊盘部PAD_1和印刷电路板300的第二焊盘部PAD_2(参见图1)可彼此电连接。
多个第一线焊盘端子LN_PAD_A可设置在第一焊盘部PAD_1中。多个第一线焊盘端子LN_PAD_A可与印刷电路板300的第二线焊盘端子LN_PAD_B电连接。多个第一线焊盘端子LN_PAD_A和第二线焊盘端子LN_PAD_B彼此重叠，并且导电粘接膜500(参见图16)设置在重叠的第一线焊盘端子LN_PAD_A和第二线焊盘端子LN_PAD_B之间，以电连接第一线焊盘端子LN_PAD_A和第二线焊盘端子LN_PAD_B。因此，用于驱动显示面板的信号可通过第二线焊盘端子LN_PAD_B和第一线焊盘端子LN_PAD_A传输至显示面板。
多个第一线焊盘端子LN_PAD_A可沿着第一曲线CL1对齐。例如，第一线焊盘端子可包括第一线焊盘子端子LN_PAD_A_1、第二线焊盘子端子LN_PAD_A_2、和第三线焊盘子端子LN_PAD_A_3。第一线焊盘子端子LN_PAD_A_1、第二线焊盘子端子LN_PAD_A_2和第三线焊盘子端子LN_PAD_A_3可沿着第一方向上的第一曲线CL1对齐。下文中，X轴将指示第一方向，以及Y轴将指示与第一方向相交的第二方向。
在本发明的示例性实施方式中，第一曲线CL1可具有弯曲形状。例如，第一曲线CL1可以是其中心区为凸状的曲线。在这种情况下，第一曲线CL1可在焊盘区PNL_PAD中朝向显示区DA中凸出弯曲。另外，第一曲线CL1的侧部可相对于第一曲线CL1的中心彼此对称。
在多个第一线焊盘端子LN_PAD_A之中的彼此邻近的每一对第一线焊盘端子LN_PAD_A之间可具有相同的间隙。例如，多个第一线焊盘端子LN_PAD_A可以以恒定的间隔沿着第一曲线CL1布置。然而，本发明不限于此，并且多个第一线焊盘端子LN_PAD_A中的一些可布置成具有与其它的间隔不同的间隔。
参照图3，印刷电路板300可包括基膜310、第二焊盘部PAD_2和驱动芯片350。
第二焊盘部PAD_2可设置在基膜310的端部。基膜310可以是柔性的。如上所述，当印刷电路板300附接至显示基板SUB的焊盘区PNL_PAD时，第二焊盘部PAD_2和第一焊盘部PAD_1可彼此电连接。
多个第二线焊盘端子LN_PAD_B可设置在第二焊盘部PAD_2中。当印刷电路板300附接至显示基板SUB的焊盘区PNL_PAD时，多个第二线焊盘端子LN_PAD_B可与多个第一线焊盘端子LN_PAD_A重叠。
多个第二线焊盘端子LN_PAD_B可沿着作为直线的基准线PL对齐。例如，第二线焊盘端子LN_PAD_B_1、LN_PAD_B_2和LN_PAD_B_3可在第一方向上以直线对齐，并且该直线可与基准线PL平行。
图3示出了附接至显示基板SUB之前的印刷电路板300，并且多个第二线焊盘端子LN_PAD_B可在印刷电路板300附接至显示基板SUB之前被直线对齐。
例如，如图3中所示，在印刷电路板300附接至显示基板SUB之前，第二线焊盘端子LN_PAD_B可以以与第一线焊盘端子LN_PAD_A的形式不同的形式对齐。图2的多个第一线焊盘端子LN_PAD_A沿着第一曲线CL1对齐，但是图3的多个第二线焊盘端子LN_PAD_B以直线对齐。
参照图3，在平面图中，多个第二线焊盘端子LN_PAD_B沿着第一方向(X轴)以直线对齐，但是基膜310的第二焊盘部PAD_2的周边在与X-Y平面垂直的方向上可以是波状的或折皱的。当驱动芯片350附接至基膜310时，基膜310可因热而重复地膨胀和收缩。基膜310的重复膨胀和收缩可导致基膜310的第二焊盘部PAD_2的周边呈波状或折皱。
参照图4，当印刷电路板300联接至显示基板SUB时，设置在印刷电路板300中的多个第二线焊盘端子LN_PAD_B可沿着第一曲线CL1布置。例如，当印刷电路板300附接至显示基板SUB时，第二线焊盘端子LN_PAD_B的布置形式可改变。
例如，当波形的基膜310的第二焊盘部PAD_2气密性地附接至显示基板SUB的焊盘区PNL_PAD时，基膜310的与第二焊盘部PAD_2相对应的部分变形为平面以附接至显示基板SUB。如图4中所示，当波形的基膜310变为平面形状的基膜310时，基膜310的上边缘的中心区可成形为凸状的。因此，设置在基膜310的第二焊盘部PAD_2中的多个第二线焊盘端子LN_PAD_B的布置可沿着第一曲线CL1变形成凸状的。例如，第二线焊盘端子LN_PAD_B的布置形式可从直线形式变为曲线形式。
下文中，将参照图26描述当印刷电路板300附接至显示基板SUB时所导致的第二线焊盘端子LN_PAD_B的布置形式改变的过程。
图26是示出根据本发明的示例性实施方式的将驱动芯片附接至印刷电路板的基膜的过程的侧视图。
如图26(A)中所示，驱动芯片350在附接至基膜310之前被加热。在这种情况下，驱动芯片350可在约460℃至约500℃的温度下加热。
如图26(B)中所示，当驱动芯片350被加热时，驱动芯片350的第一宽度W1增大至第二宽度W2。因此，驱动芯片350的第一销351和353之间的距离变为等于基膜310的第二销331和333之间的距离。然后，第一销351和353以及第二销331和333布置成彼此面向，并且然后彼此联接(例如，彼此连接)。
如图26(C)中所示，当驱动芯片350在联接至基膜310之后被冷却时，驱动芯片350的宽度从第二宽度W2减小至第一宽度W1。当驱动芯片350的宽度减小至第一宽度W1时，第二销331和333之间的距离也减小。因此，基膜310的安装第二销331和333的表面可变形为具有波状形状。
参照图3，基膜310的第二焊盘部PAD_2的周边还可具有以上所述的波状形状。如图4中所示，当第二焊盘部PAD_2气密性地附接至显示基板SUB的焊盘区PNL_PAD时，第二焊盘部PAD_2的第二线焊盘端子LN_PAD_B从直线形式布置成沿着曲线形式。
如所描述的，在本发明的示例性实施方式中，设置在显示基板SUB的第一焊盘部PAD_1中的第一线焊盘端子LN_PAD_A根据印刷电路板300的基膜310的变形而沿着第一曲线CL1布置。在当印刷电路板300附接至显示基板SUB时，基膜310发生变形。例如，多个第一线焊盘端子LN_PAD_A可沿着第一曲线CL1布置，以使得第一线焊盘端子LN_PAD_A可准确地与第二线焊盘端子LN_PAD_B重叠。
因此，根据本发明的示例性实施方式，可防止在将印刷电路板300附接至显示基板SUB期间第一线焊盘端子LN_PAD_A与第二线焊盘端子LN_PAD_B之间的错位的发生。
下文中，将参照图5至图8描述图2的多个第一线焊盘端子LN_PAD_A的详细结构。
图5是根据本发明的示例性实施方式的图2的区域T1的放大平面图。图6是示出根据本发明的示例性实施方式的图2的第一焊盘部PAD_1中的第一焊盘端子PAD_TL_A的布置的平面图。图7是示出根据本发明的示例性实施方式的图2的区域T1的第二焊盘端子PAD_TL_B的放大平面图。图8是示出根据本发明的示例性实施方式的图2的第一焊盘部PAD_1的第二焊盘端子PAD_TL_B的放大平面图。
参照图5和图6，设置在第一焊盘部PAD_1中的第一线焊盘端子LN_PAD_A可分别包括第一焊盘端子PAD_TL_A。例如，图2的单个第一线焊盘端子LN_PAD_A(例如，第一焊盘端子PAD_TL_A_1)可以是第一焊盘端子PAD_TL_A。因此，如图6中所示，在本发明的示例性实施方式中图5的第一焊盘端子PAD_TL_A可沿着第一曲线CL1布置。
多个第一焊盘端子PAD_TL_A中的每一个可包括第一行子焊盘端子ROW_PAD_A、第二行子焊盘端子ROW_PAD_B和第一端子连接线TL_CN_A。
在本发明的示例性实施方式中，第一行子焊盘端子ROW_PAD_A可沿着特定方向彼此间隔开。布置第一行子焊盘端子ROW_PAD_A的特定方向可相对于第一方向形成第一倾角θ1。第一倾角θ1可介于0度与90度之间，不包括0度和90度。
相邻的第一行子焊盘端子ROW_PAD_A之间的距离可彼此相等。例如，第一行子焊盘端子ROW_PAD_A_1和第一行子焊盘端子ROW_PAD_A_2之间的距离、第一行子焊盘端子ROW_PAD_A_2和第一行子焊盘端子ROW_PAD_A_3之间的距离以及第一行子焊盘端子ROW_PAD_A_3和第一行子焊盘端子ROW_PAD_A_4之间的距离可彼此相等。
第一行子焊盘端子ROW_PAD_A电接触第三行子焊盘端子ROW_PAD_C。第一行子焊盘端子ROW_PAD_A可具有四边形形状。然而，第一行子焊盘端子ROW_PAD_A还可具有多边形形状或弯曲形状。
第二行子焊盘端子ROW_PAD_B可设置成在第二方向上与第一行子焊盘端子ROW_PAD_A间隔一段距离。第二行子焊盘端子ROW_PAD_B可沿着特定方向彼此间隔开。
布置第二行子焊盘端子ROW_PAD_B的特定方向可相对于第一方向形成第二倾角θ2。第二倾角θ2可介于0度与90度之间，不包括0度和90度。
在本发明的示例性实施方式中，第一倾角θ1和第二倾角θ2可彼此相等。因此，第一行子焊盘端子ROW_PAD_A和第二行子焊盘端子ROW_PAD_B可全部沿着相对于第一方向的相同方向设置。然而，本发明不限于此。例如，第一倾角θ1和第二倾角θ2可彼此不同。因此，第一行子焊盘端子ROW_PAD_A和第二行子焊盘端子ROW_PAD_B可沿着相对于第一方向的不同的方向设置。
相邻的第二行子焊盘端子ROW_PAD_B之间的距离可彼此相等。例如，第二行子焊盘端子ROW_PAD_B_1和第二行子焊盘端子ROW_PAD_B_2之间的距离，第二行子焊盘端子ROW_PAD_B_2和第二行子焊盘端子ROW_PAD_B_3之间的距离以及第二行子焊盘端子ROW_PAD_B_3和第二行子焊盘端子ROW_PAD_B_4之间的距离可彼此相等。
第二行子焊盘端子ROW_PAD_B电接触印刷电路板300的第四行子焊盘端子ROW_PAD_D。第二行子焊盘端子ROW_PAD_B可具有四边形形状。然而，第二行子焊盘端子ROW_PAD_B还可具有多边形形状或弯曲形状。
多个第一行子焊盘端子ROW_PAD_A和多个第二行子焊盘端子ROW_PAD_B可通过多个第一端子连接线TL_CN_A彼此连接。例如，多个第一端子连接线TL_CN_A中的每一个可将多个第一行子焊盘端子ROW_PAD_A中的一个和多个第二行子焊盘端子ROW_PAD_B中的一个相连接。
例如，第一行子焊盘端子ROW_PAD_A_1和第二行子焊盘端子ROW_PAD_B_1可通过第一端子连接线TL_CN_A_1彼此连接，以及第一行子焊盘端子ROW_PAD_A_2和第二行子焊盘端子ROW_PAD_B_2可通过第一端子连接线TL_CN_A_2彼此连接。另外，第一行子焊盘端子ROW_PAD_A_3和第二行子焊盘端子ROW_PAD_B_3可通过第一端子连接线TL_CN_A_3彼此连接，以及第一行子焊盘端子ROW_PAD_A_4和第二行子焊盘端子ROW_PAD_B_4可通过第一端子连接线TL_CN_A_4彼此连接。
根据本发明的示例性实施方式，多个第一端子连接线TL_CN_A中的每一个可具有包含至少一个弯折的形状。例如，如图5中所示，第一端子连接线TL_CN_A_1沿着第二方向从第二行子焊盘端子ROW_PAD_B_1延伸至第一行子焊盘端子ROW_PAD_A_1。在这种情况下，第一端子连接线TL_CN_A_1可在第一方向上弯折，并且然后在第二方向上再次弯折。例如，第一端子连接线TL_CN_A_1可具有弯折两次的形状。
连接线CL设置在显示区DA(参见图2)和焊盘区PNL_PAD(参见图2)之间。因此，显示区DA和焊盘区PNL_PAD可通过连接线CL彼此电连接。连接线CL可连接至多个信号线，该多个信号线设置在显示区DA中。另外，连接线CL可连接至焊盘区PNL_PAD的多个第一焊盘端子PAD_TL_A或多个第二焊盘端子PAD_TL_B。
多个第一行子焊盘端子ROW_PAD_A可连接至连接线CL。例如，第一行子焊盘端子ROW_PAD_A_1可与连接线CL_1连接，以及第一行子焊盘端子ROW_PAD_A_2可与连接线CL_2连接。第一行子焊盘端子ROW_PAD_A_3可与连接线CL_3连接，以及第一行子焊盘端子ROW_PAD_A_4可与连接线CL_4连接。
至少一个第一虚设焊盘端子DM_TL_A可设置在多个第一行子焊盘端子ROW_PAD_A之中的成对的相邻的第一行子焊盘端子之间。例如，第一虚设焊盘端子DM_TL_A_1可设置在第一行子焊盘端子ROW_PAD_A_1与第一行子焊盘端子ROW_PAD_A_2之间，以及第一虚设焊盘端子DM_TL_A_2可设置在第一行子焊盘端子ROW_PAD_A_2与第一行子焊盘端子ROW_PAD_A_3之间。另外，第一虚设焊盘端子DM_TL_A_3可设置在第一行子焊盘端子ROW_PAD_A_3与第一行子焊盘端子ROW_PAD_A_4之间，以及第一虚设焊盘端子DM_TL_A_4可设置成与第一行子焊盘端子ROW_PAD_A_4相邻。
在图5中，第一虚设焊盘端子DM_TL_A设置在彼此相邻的每一对第一行子焊盘端子ROW_PAD_A之间。然而，本发明不限于此。例如，两个或更多个第一虚设焊盘端子DM_TL_A可设置在成对的相邻的第一行子焊盘端子ROW_PAD_A之间。
第一行子焊盘端子ROW_PAD_A布置的方向和第一虚设焊盘端子DM_TL_A布置的方向可彼此平行。例如，第一行子焊盘端子ROW_PAD_A中的每一个和第一虚设焊盘端子DM_TL_A中的每一个可沿着相对于第一方向倾斜第一倾角θ1的方向布置。
由于至少一个第一虚设焊盘端子DM_TL_A设置在成对的相邻的第一行子焊盘端子ROW_PAD_A之间，因此相邻的第一行子焊盘端子ROW_PAD_A之间的距离增大。因此，可防止电容耦合的发生，例如，可防止第一行子焊盘端子ROW_PAD_A之间的电容耦合的发生。
另外，至少一个第二虚设焊盘端子DM_TL_B可设置在多个第二行子焊盘端子ROW_PAD_B之中的成对的相邻的第二行子焊盘端子ROW_PAD_B之间。例如，第二虚设焊盘端子DM_TL_B_1可设置在第二行子焊盘端子ROW_PAD_B_1与第二行子焊盘端子ROW_PAD_B_2之间，以及第二虚设焊盘端子DM_TL_B_2可设置在第二行子焊盘端子ROW_PAD_B_2与第二行子焊盘端子ROW_PAD_B_3之间。第二虚设焊盘端子DM_TL_B_3可设置在第二行子焊盘端子ROW_PAD_B_3与第二行子焊盘端子ROW_PAD_B_4之间，以及第二虚设焊盘端子DM_TL_B_4可设置成与第二行子焊盘端子ROW_PAD_B_4相邻。
在图5中，第二虚设焊盘端子DM_TL_B设置在彼此相邻的每一对第二行子焊盘端子ROW_PAD_B之间。然而，本发明不限于此，并且两个或更多个第二虚设焊盘端子DM_TL_B可设置在成对的相邻的第二行子焊盘端子ROW_PAD_B之间。
第二行子焊盘端子ROW_PAD_B布置的方向和第二虚设焊盘端子DM_TL_B布置的方向可彼此平行。例如，第二行子焊盘端子ROW_PAD_B中的每一个和第二虚设焊盘端子DM_TL_B中的每一个可沿着相对于第一方向倾斜第二倾角θ2的方向布置。
在本发明的示例性实施方式中，设置第一行子焊盘端子ROW_PAD_A和第二行子焊盘端子ROW_PAD_B的方向的角度可以是恒定的，以使得可在小的区域中设置尽可能多的端子。
参照图7和图8，设置在第一焊盘部PAD_1中的第一线焊盘端子LN_PAD_A中的每一个可以是第二焊盘端子PAD_TL_B。第二焊盘端子PAD_TL_B可以与第一焊盘端子PAD_TL_A不同。例如，图2的第一线焊盘端子LN_PAD_A中的一个可以是图7的第二焊盘端子PAD_TL_B。因此，如图8中所示，图7的第二焊盘端子PAD_TL_B可沿着第一曲线CL1布置。在这种情况下，在图8中，图7的所有第二焊盘端子PAD_TL_B可在一个方向上倾斜。例如，所有的第二焊盘端子PAD_TL_B可在相同的方向上倾斜。如图8中所示，所有的第二焊盘端子PAD_TL_B可在约1点钟的方向上倾斜。
然而，第二焊盘端子PAD_TL_B的布置形式不限于此，并且如图9中所示，第二焊盘端子PAD_TL_B的倾角和方向可根据第一焊盘部PAD_1中的第二焊盘端子PAD_TL_B的位置而彼此不同。
图9是示出根据本发明的示例性实施方式的图8的第二焊盘端子的布置的平面图。
参照图9，设置第二焊盘端子PAD_TL_B的区域可分为第一区A-1、第二区A-2和第三区A-3。第一区A-1可与第一焊盘部PAD_1的中心区相对应，以及第二区A-2和第三区A-3可分别与第一焊盘部PAD_1的左区和右区相对应。
在第一区A-1中，可垂直设置第二焊盘端子PAD_TL_B_1。例如，第二焊盘端子PAD_TL_B_1可设置在与基准线PL垂直的方向上，而不是相对于基准线PL倾斜的方向上。在第二区A-2中，第二焊盘端子PAD_TL_B_2可向左侧(例如，第一方向上)倾斜。例如，第二焊盘端子PAD_TL_B_2可在约11点钟的方向(例如，第一方向)上倾斜。在第三区A-3中，第二焊盘端子PAD_TL_B_3可向右侧(例如，在与第一方向相交的第二方向上)倾斜。即，第二焊盘端子PAD_TL_B_3可在约1点钟的方向(例如，第二方向)上倾斜。如图9中所示，第二区A-2的第二焊盘端子PAD_TL_B_2和第三区A-3的第二焊盘端子PAD_TL_B_3可设置成相对于与基准线PL垂直的轴线彼此对称。多个第二焊盘端子PAD_TL_B中的每一个可包括成对的第二子焊盘端子SUB_PAD_B，例如，第二子焊盘端子SUB_PAD_B_1和第二子焊盘端子SUB_PAD_B_2。另外，多个第二焊盘端子PAD_TL_B中的每一个可包括将第二子焊盘端子SUB_PAD_B_1与第二子焊盘端子SUB_PAD_B_2相连接的第二端子连接线TL_CN_B。第二端子连接线TL_CN_B可以沿直线布置。
每一对第二子焊盘端子SUB_PAD_B可设置成在特定方向上彼此间隔一段距离。在本发明的示例性实施方式中，成对的第二子焊盘端子SUB_PAD_B_1和SUB_PAD_B_2可在特定方向上彼此间隔开。布置第二子焊盘端子SUB_PAD_B_1和SUB_PAD_B_2的特定方向可相对于第一方向形成第三倾角θ3。第三倾角θ3可介于0度与90度之间，不包括0度和90度。
第二子焊盘端子SUB_PAD_B电接触印刷电路板300的第四子焊盘端子SUB_PAD_D。第二子焊盘端子SUB_PAD_B可大致具有四边形形状。然而，第二子焊盘端SUB_PAD_B还可具有多边形形状或弯曲形状。第二子焊盘端子SUB_PAD_B可具有在特定方向上延伸的矩形形状。在这种情况下，第二子焊盘端子SUB_PAD_B_1和SUB_PAD_B_2可分别具有矩形形状，均具有长边和短边，并且长边的长度可以是例如短边的长度的大约两倍长。
成对的第二子焊盘端子SUB_PAD_B中所包括的第二子焊盘端子SUB_PAD_B_1和SUB_PAD_B_2中的每一个可通过对应的第二端子连接线TL_CN_B彼此连接。例如，第二端子连接线TL_CN_B设置在第二子焊盘端子SUB_PAD_B_1和第二子焊盘端子SUB_PAD_B_2之间，以电连接每一对子焊盘端子SUB_PAD_B_1和SUB_PAD_B_2。第二端子连接线TL_CN_B可以沿直线布置。
下文中，将参照图10至图14描述设置在图3的第二焊盘部PAD_2中的多个第二线焊盘端子LN_PAD_B。
图10是示出根据本发明的示例性实施方式的设置在图3的区域T2中的第三焊盘端子的放大平面图。图11是根据本发明的示例性实施方式的沿着图10的线XI-XI'截取的剖视图。图12是示出根据本发明的示例性实施方式的图10的第三焊盘端子的布置的平面图。图13是示出根据本发明的示例性实施方式的设置在图3的区域T2中的第四焊盘端子的放大图。图14是根据本发明的示例性实施方式的沿着图13的线XIV-XIV'截取的剖视图。
参照图10和图11，设置在第二焊盘部PAD_2中的第二线焊盘端子LN_PAD_B可以是第三焊盘端子PAD_TL_C。例如，图3的第二线焊盘端子LN_PAD_B可以是图10的第三焊盘端子PAD_TL_C。多个第三焊盘端子PAD_TL_C可布置成具有与第一焊盘端子PAD_TL_A的布置图案相同的图案。
多个第三焊盘端子PAD_TL_C中的每一个可包括第三行子焊盘端子ROW_PAD_C和第四行子焊盘端子ROW_PAD_D。
在本发明的示例性实施方式中，第三行子焊盘端子ROW_PAD_C可沿着特定方向彼此间隔开。布置第三行子焊盘端子ROW_PAD_C的特定方向可相对于第一方向形成第一倾角θ1。第一倾角θ1可介于0度与90度之间，不包括0度和90度。
相邻的第三行子焊盘端子ROW_PAD_C之间的距离可彼此相等。例如，第三行子焊盘端子ROW_PAD_C_1和第三行子焊盘端子ROW_PAD_C_2之间的距离，第三行子焊盘端子ROW_PAD_C_2和第三行子焊盘端子ROW_PAD_C_3之间的距离以及第三行子焊盘端子ROW_PAD_C_3和第三行子焊盘端子ROW_PAD_C_4之间的距离可彼此相等。在这种情况下，相邻的第三行子焊盘端子ROW_PAD_C可以以按照相邻的第一行子焊盘端子ROW_PAD_A彼此间隔开的距离相同的距离彼此间隔开。
第三行子焊盘端子ROW_PAD_C电接触显示基板SUB的第一行子焊盘端子ROW_PAD_A。第三行子焊盘端子ROW_PAD_C可具有四边形形状。然而，本发明不限于此，并且如图12中所示，第三行子焊盘端子ROW_PAD_C中的每一个可具有菱形形状。另外，第三行子焊盘端子ROW_PAD_C还可具有多边形形状或弯曲形状。
连接至第四行子焊盘端子ROW_PAD_D的第二端子线P_L_B_1可联接至菱形形状的顶点。然而，本发明不限于此。第二端子线P_L_B_1可联接至除第四行子焊盘端子ROW_PAD_D的菱形形状的顶点之外的位置。
第四行子焊盘端子ROW_PAD_D可与第三行子焊盘端子ROW_PAD_C在第二方向上间隔开。第四行子焊盘端子ROW_PAD_D可沿着特定方向彼此间隔开。
布置第四行子焊盘端子ROW_PAD_D的特定方向可相对于第一方向形成第二倾角θ2。因此，第四行子焊盘端子ROW_PAD_D可以按照与显示基板SUB的第二行子焊盘端子ROW_PAD_B相同的角度倾斜。第二倾角θ2可介于0度与90度之间，不包括0度和90度。
在本发明的示例性实施方式中，第一倾角θ1和第二倾角θ2可彼此相等。因此，第三行子焊盘端子ROW_PAD_C延伸的方向和第四行子焊盘端子ROW_PAD_D延伸的方向可以是相同的(例如，以相对于第一方向相同的角度倾斜)。
然而，本发明不限于此。因此，第一倾角θ1和第二倾角θ2可以是彼此不同的。因此，第三行子焊盘端子ROW_PAD_C延伸的方向和第四行子焊盘端子ROW_PAD_D延伸的方向可以是彼此不同的(例如，以相对于第一方向不同的角度倾斜)。
相邻的第四行子焊盘端子ROW_PAD_D之间的距离可彼此相等。例如，第四行子焊盘端子ROW_PAD_D_1和第四行子焊盘端子ROW_PAD_D_2之间的距离，第四行子焊盘端子ROW_PAD_D_2和第四行子焊盘端子ROW_PAD_D_3之间的距离以及第四行子焊盘端子ROW_PAD_D_3和第四行子焊盘端子ROW_PAD_D_4之间的距离可彼此相等。
第四行子焊盘端子ROW_PAD_D电接触显示基板SUB的第二行子焊盘端子ROW_PAD_B。第四行子焊盘端子ROW_PAD_D可大致具有四边形形状。然而，本发明不限制于此，并且如图12中所示，第四行子焊盘端子ROW_PAD_D中的每一个可具有菱形形状。另外，第四行子焊盘端子ROW_PAD_D还可具有多边形形状或弯曲形状。
第一端子线P_L_A_1和第二端子线P_L_B_1可设置在印刷电路板300的横向侧。基膜310可设置在第一端子线P_L_A_1与第二端子线P_L_B_1之间。第一端子线P_L_A_1可设置在基膜310上方，以及第二端子线P_L_B_1可设置在基膜310下方。第一端子线P_L_A_1和第二端子线P_L_B_1可与驱动芯片350电连接。
第一保护层SR1可设置在第一端子线P_L_A_1上，以及第二保护层SR2可设置在第二端子线P_L_B_1上。第一保护层SR1和第二保护层SR2可以是阻焊剂。
第三行子焊盘端子ROW_PAD_C_1和第四行子焊盘端子ROW_PAD_D_1可由与形成第二端子线P_L_B_1的相同的层形成。第二端子线P_L_B_1可通过部分地移除第二保护层SR2而部分地暴露，以形成第三行子焊盘端子ROW_PAD_C_1和第四行子焊盘端子ROW_PAD_D_1。在这种情况下，第三行子焊盘端子ROW_PAD_C_1和第四行子焊盘端子ROW_PAD_D_1可彼此间隔开。
第三行子焊盘端子ROW_PAD_C_1可通过设置在基膜310中的第一接触孔CT_1与第一端子线P_L_A_1电连接。在平面图中，第一接触孔CT_1可与第三行子焊盘端子ROW_PAD_C_1重叠。在这种情况下，第一接触孔CT_1可用与第一端子线P_L_A_1中所包括的金属相同的金属填充，或者可用与第三行子焊盘端子ROW_PAD_C_1中所包括的金属相同的金属填充。
第四行子焊盘端子ROW_PAD_D_1可包括在与第二端子线P_L_B_1相同的金属层中。在本发明的示例性实施方式中，第四行子焊盘端子ROW_PAD_D_1可以是第二端子线P_L_B_1的部分暴露的区域。
参照图13和图14，设置在第二焊盘部PAD_2中的第二线焊盘端子LN_PAD_B可以是第三焊盘端子PAD_TL_C和第四焊盘端子PAD_TL_D。例如，图3的第二线焊盘端子LN_PAD_B中的一个可以是图13的第四焊盘端子PAD_TL_D。多个第四焊盘端子PAD_TL_D可布置成具有与第二焊盘端子PAD_TL_B的布置图案相同的图案。
多个第四焊盘端子PAD_TL_D中的每一个可包括成对的第四子焊盘端子SUB_PAD_D。例如，成对的第四子焊盘端子SUB_PAD_D可包括第四子焊盘端子SUB_PAD_D_1和第四子焊盘端子SUB_PAD_D_2。
成对的第四子焊盘端子SUB_PAD_D可在特定方向上彼此间隔开。在本发明的示例性实施方式中，成对的第四子焊盘端子SUB_PAD_D_1和SUB_PAD_D_2可在特定方向上彼此间隔开。布置第四子焊盘端子SUB_PAD_D_1和SUB_PAD_D_2的特定方向可相对于第一方向形成第三倾角θ3。第三倾角θ3可以与图7的显示基板SUB的第二子焊盘端子SUB_PAD_B相对于第一方向所形成的角度相同。
第四子焊盘端子SUB_PAD_D电接触显示基板SUB的第二子焊盘端子SUB_PAD_B。第四子焊盘端子SUB_PAD_D可具有四边形形状。在本发明的示例性实施方式中，第四子焊盘端子SUB_PAD_D可具有延伸的矩形形状。在这种情况下，第四子焊盘端子SUB_PAD_D_1和SUB_PAD_D_2中的每一个具有彼此相邻的长边和短边的矩形形状。长边的长度可以是例如短边的长度的大约两倍长。
在印刷电路板300中，第一端子线P_L_A_2和第二端子线P_L_B_2可设置在印刷电路板300的横向侧。基膜310可设置在第一端子线P_L_A_2与第二端子线P_L_B_2之间。第一端子线P_L_A_2可设置在基膜310上方，以及第二端子线P_L_B_2可设置在基膜310下方。第一端子线P_L_A_2和第二端子线P_L_B_2可与驱动芯片350电连接。
第四子焊盘端子SUB_PAD_D_1和SUB_PAD_D_2可由与形成第二端子线P_L_B_2的相同的层形成。第二保护层SR2可被部分地移除以暴露第二端子线P_L_B_2，从而可形成第四子焊盘端子SUB_PAD_D_1和SUB_PAD_D_2。在这种情况下，第四子焊盘端子SUB_PAD_D_1和SUB_PAD_D_2可彼此间隔开。
第四子焊盘端子SUB_PAD_D_1可通过形成在基膜310中的第二接触孔CT_2与第一端子线P_L_A_2电连接。在平面图中，第四子焊盘端子SUB_PAD_D_1和第二接触孔CT_2布置成不彼此重叠。第二端子线P_L_B_2可在第二方向上从第四子焊盘端子SUB_PAD_D_1延伸。另外，第二接触孔CT_2可与第二端子线P_L_B_2重叠。在这种情况下，第二接触孔CT_2可用第一端子线P_L_A_2中所包括的金属填充，或者可用第四子焊盘端子SUB_PAD_D_1中所包括的金属填充。
第四子焊盘端子SUB_PAD_D_2可包括在与第二端子线P_L_B_2相同的金属层中。在本发明的示例性实施方式中，第四子焊盘端子SUB_PAD_D_2可以是第二端子线P_L_B_2的部分暴露的区域。
下文中，将参照图15至图18详细描述第一焊盘端子PAD_TL_A和第三焊盘端子PAD_TL_C的联接状态，以及第二焊盘端子PAD_TL_B和第四焊盘端子PAD_TL_D的联接状态。
图15是示出根据本发明的示例性实施方式的显示基板的第一焊盘端子和印刷电路板的第三焊盘端子的联接状态的平面图。图16是根据本发明的示例性实施方式的沿着图15的线XVI-XVI'截取的剖视图。图17是示出根据本发明的示例性实施方式的显示基板的第二焊盘端子和印刷电路板的第四焊盘端子的联接状态的平面图。图18是根据本发明的示例性实施方式的沿着图17的线XVIII-XVIII'截取的剖视图。
参照图15和图16，第三焊盘端子PAD_TL_C(参见图10)可设置在第一焊盘端子PAD_TL_A(参见图5)上以与第一焊盘端子PAD_TL_A重叠。例如，第三行子焊盘端子ROW_PAD_C可被第一行子焊盘端子ROW_PAD_A重叠，以及第四行子焊盘端子ROW_PAD_D可被第二行子焊盘端子ROW_PAD_B重叠。
导电粘接膜500可设置在第一焊盘端子PAD_TL_A(参见图5)与第三焊盘端子PAD_TL_C(参见图10)之间。导电粘接膜500可电连接第一行子焊盘端子ROW_PAD_A和第三行子焊盘端子ROW_PAD_C。可通过导电粘接膜500中的每一个中所包括的多个导电球CNB来建立第一行子焊盘端子ROW_PAD_A与第三行子焊盘端子ROW_PAD_C之间的电连接。
参照图17和图18，当印刷电路板300联接至显示基板SUB的焊盘区PNL_PAD时，第二子焊盘端子SUB_PAD_B_1和SUB_PAD_B_2以及第四子焊盘端子SUB_PAD_D_1和SUB_PAD_D_2可设置成彼此重叠。
例如，第四子焊盘端子SUB_PAD_D_1可设置成重叠在第二子焊盘端子SUB_PAD_B_1上，以及第四子焊盘端子SUB_PAD_D_2可设置成重叠在第二子焊盘端子SUB_PAD_B_2上。
另外，导电粘接膜500可分别设置在第二子焊盘端子SUB_PAD_B_1和SUB_PAD_B_2与第四子焊盘端子SUB_PAD_D_1和SUB_PAD_D_2之间。导电粘接膜500可使第二子焊盘端子SUB_PAD_B_1和SUB_PAD_B_2与第四子焊盘端子SUB_PAD_D_1和SUB_PAD_D_2彼此电联接。第二子焊盘端子SUB_PAD_B_1和SUB_PAD_B_2以及第四子焊盘端子SUB_PAD_D_1和SUB_PAD_D_2可通过导电粘接膜500中所包括的多个导电球CNB彼此电连接。
下文中，将参照图19至图22描述根据本发明的示例性实施方式的显示装置。为了简洁起见，可省略对如上所述的配置的重复性描述。
图19是示出根据本发明的示例性实施方式的显示装置的平面图。图20是示出根据本发明的示例性实施方式的图19的显示基板的平面图。图21是示出根据本发明的示例性实施方式的附接至显示基板之前的印刷电路板的平面图。图22是示出根据本发明的示例性实施方式的附接至显示基板之后的印刷电路板的平面图。
参照图19，第一线焊盘端子LN_PAD_A和第二线焊盘端子LN_PAD_B以直线的形式布置。第一线焊盘端子LN_PAD_A和第二线焊盘端子LN_PAD_B可彼此重叠。
多个第一线焊盘端子LN_PAD_A可布置在第一焊盘部PAD_1中。多个第一线焊盘端子LN_PAD_A可与印刷电路板300的第二线焊盘端子LN_PAD_B电连接。多个第一线焊盘端子LN_PAD_A和第二线焊盘端子LN_PAD_B彼此重叠，并且导电粘接膜500(参见图16)可设置在第一线焊盘端子LN_PAD_A与第二线焊盘端子LN_PAD_B之间之间以使二者之间电连接。因此，用于驱动显示面板的信号可通过第二线焊盘端子LN_PAD_B和第一线焊盘端子LN_PAD_A传输至显示面板。
参照图20，多个第一线焊盘端子LN_PAD_A可以以直线的形式彼此平行布置。例如，第一线焊盘子端子LN_PAD_A_1、第二线焊盘子端子LN_PAD_A_2和第三线焊盘子端子LN_PAD_A_3可沿着第一方向以直线形式布置。
在来自多个第一线焊盘端子LN_PAD_A之中的、彼此相邻的每对第一线焊盘端子LN_PAD_A之间可具有相同的距离。例如，多个第一线焊盘端子LN_PAD_A可在第一方向上以相同的间隔布置。然而，本发明不限于此。例如，第一对相邻的第一线焊盘端子LN_PAD_A之间的距离可以与第二对相邻的第一线焊盘端子LN_PAD_A之间的距离不同。
参照图21，印刷电路板300可包括基膜310、第二焊盘部PAD_2和驱动芯片350。
第二焊盘部PAD_2可设置在基膜310的端部。基膜310可以是柔性的。如上所述，当印刷电路板300附接至显示基板SUB的焊盘区PNL_PAD时，第二焊盘部PAD_2和第一焊盘部PAD_1可彼此电连接。
多个第二线焊盘端子LN_PAD_B可设置在第二焊盘部PAD_2中。当印刷电路板300附接至显示基板SUB的焊盘区PNL_PAD时，多个第二线焊盘端子LN_PAD_B可与多个第一线焊盘端子LN_PAD_A重叠。
多个第二线焊盘端子LN_PAD_B可沿着第二曲线CL2布置。例如，第二线焊盘端子LN_PAD_B_1、LN_PAD_B_2和LN_PAD_B_3可沿着第一方向上的第二曲线CL2布置。
在本发明的示例性实施方式中，第二曲线CL2可具有与第一曲线CL1相似的弯曲形状。例如，第二曲线CL2可具有凸状中心区。然而，第二曲线CL2相对于平行于第一方向的基准线PL与第一曲线CL1对称。例如，第二曲线CL2可朝向驱动芯片350弯曲。另外，第二曲线CL2的侧部可相对于它们的对应中心彼此对称。
图21示出了附接至显示基板SUB之前的印刷电路板300。在印刷电路板300附接至显示基板SUB之前，多个第二线焊盘端子LN_PAD_B沿着第二曲线CL2布置。
在印刷电路板300附接至显示基板SUB之后，多个第一线焊盘端子LN_PAD_A和多个第二线焊盘端子LN_PAD_B彼此重叠。因此，多个第一线焊盘端子LN_PAD_A和多个第二线焊盘端子LN_PAD_B可以以相同的形式布置(例如，沿着相同的定向并且彼此重叠)。
然而，如图21中所示，在印刷电路板300附接至显示基板SUB之前，第二线焊盘端子LN_PAD_B可以以与第一线焊盘端子LN_PAD_A的形式不同的形式布置。例如，图20中的多个第一线焊盘端子LN_PAD_A以直线形式布置，但是图21的多个第二线焊盘端子LN_PAD_B沿着第二曲线CL2布置。
参照图22，当印刷电路板300联接至显示基板SUB时，设置在印刷电路板300中的多个第二线焊盘端子LN_PAD_B可以按照与如上所述的多个第一线焊盘端子LN_PAD_A相似的直线形式布置。因此，当印刷电路板300附接至显示基板SUB时，第二线焊盘端子LN_PAD_B的布置形式可改变。例如，第二线焊盘端子LN_PAD_B的布置形式可从曲线CL2的曲线形式变成直线形式。
下文中，将参照图23和图24描述图21的多个第二线焊盘端子LN_PAD_B的详细结构。
图23是示出根据本发明的示例性实施方式的图21的第三焊盘端子的布置的平面图。图24是示出根据本发明的示例性实施方式的图21的第四焊盘端子的布置的平面图。
参照图23，设置在第二焊盘部PAD_2中的第二线焊盘端子LN_PAD_B中的每一个可以是第三焊盘端子PAD_TL_C。例如，图21的每个第二线焊盘端子LN_PAD_B可以是图10的第三焊盘端子PAD_TL_C。因此，如图23中所示，在本发明的示例性实施方式中，图10的第三焊盘端子PAD_TL_C可沿着第二曲线CL2布置。
参照图24，设置在第二焊盘部PAD_2中的第二线焊盘端子LN_PAD_B中的每一个可以是第四焊盘端子PAD_TL_D。例如，图21的第二线焊盘端子LN_PAD_B中的每一个可以是图13的第四焊盘端子PAD_TL_D。因此，如图24中所示，在本发明的示例性实施方式中，图13的第四焊盘端子PAD_TL_D可沿着第二曲线CL2布置。
下文中，将参照图25描述根据本发明的示例性实施方式的显示装置。为了简洁起见，可省略对如上所述的配置的重复性描述。
图25是示出根据本发明的示例性实施方式的显示装置的平面图。
参照图25，在本发明的示例性实施方式中，第一端子区TL_1和第二端子区TL_2形成在显示基板SUB的第一焊盘部PAD_1中。显示基板SUB与印刷电路板300联接。多个第一焊盘端子PAD_TL_A设置在第一端子区TL_1中，以及多个第二焊盘端子PAD_TL_B设置在第二端子区TL_2中。第一焊盘端子PAD_TL_A和第二焊盘端子PAD_TL_B可具有不同的图案(例如，不同的布置)。
多个第一焊盘端子PAD_TL_A(参见图5)可布置在第一端子区TL_1中，以及多个第二焊盘端子PAD_TL_B(参见图7)可布置在第二端子区TL_2中。多个第一焊盘端子PAD_TL_A可在第一端子区TL_1中布置成具有第一图案(例如，第一布置布局)。
另外，多个第二焊盘端子PAD_TL_B可在第二端子区TL_2中布置成具有与第一图案不同的第二图案(例如，第二布置布局)。此处，术语“图案”可指示第一端子区TL_1和第二端子区TL_2中的焊盘端子的形状或布置布局。
然而，在本发明的示例性实施方式中，设置在第一端子区TL_1中的多个第一焊盘端子PAD_TL_A(参见图5)和设置在第二端子区TL_2中的多个第二焊盘端子PAD_TL_B(参见图7)可沿着第一曲线CL1布置。
第二端子区TL_2的多个第二焊盘端子PAD_TL_B可布置成相对于第一端子区TL_1的中心彼此对称。例如，设置在左侧第二端子区TL_2中的多个第二焊盘端子PAD_TL_B(例如，PAD_TL_B_1)可在约1点钟的方向上倾斜。另外，设置在右侧第二端子区TL_2中的多个第二焊盘端子PAD_TL_B(例如，PAD_TL_B_2)可在约11点钟的方向上倾斜。例如，如图25中所示，多个第二焊盘端子PAD_TL_B_1和多个第二焊盘端子PAD_TL_B_2可布置成相对于Y轴彼此对称。
在根据本发明的示例性实施方式的显示装置中，设置在印刷电路板300或显示基板SUB中的焊盘端子可根据基膜310的变形而以曲线形式布置，当印刷电路板300附接至显示基板SUB时基膜310发生变形。因此，可防止在其它情况下在印刷电路板300附接至显示基板SUB时第一线焊盘端子LN_PAD_A与第二线焊盘端子LN_PAD_B之间可发生的错位。
根据本发明的示例性实施方式，在当印刷电路板的焊盘端子和显示基板的焊盘端子彼此重叠的情况下，可防止印刷电路板的焊盘端子与显示基板的焊盘端子之间的错位。
虽然已参照本发明的示例性实施方式具体示出和描述了本发明，但是对本领域普通技术人员将明显的是，在不背离如由所附权利要求所限定的本发明的精神和范围的情况下，可在形式和细节上作出各种改变。

Claims (22)

1.显示装置，包括：
显示基板，所述显示基板包括显示图像的显示区以及设置在所述显示区的周边的焊盘区；以及
第一焊盘部，所述第一焊盘部设置在所述焊盘区中，所述第一焊盘部包括沿着第一方向上的第一曲线布置的多个第一线焊盘端子。
2.根据权利要求1所述的显示装置，其中，所述第一曲线具有弯曲形状。
3.根据权利要求2所述的显示装置，其中，所述第一曲线朝向所述显示区凸出弯曲。
4.根据权利要求3所述的显示装置，其中，所述第一曲线的侧部相对于所述第一曲线的中心对称。
5.根据权利要求3所述的显示装置，其中，所述多个第一线焊盘端子包括：
第一线焊盘子端子；
第二线焊盘子端子；以及
第三线焊盘子端子，
其中，所述第一线焊盘子端子和所述第二线焊盘子端子以第一距离彼此间隔开，以及
所述第二线焊盘子端子和所述第三线焊盘子端子以等于所述第一距离的第二距离彼此间隔开。
6.根据权利要求3所述的显示装置，其中，
所述多个第一线焊盘端子中的每一个包括第一焊盘端子，以及
所述第一焊盘端子包括：
多个第一行子焊盘端子，所述多个第一行子焊盘端子彼此平行地布置并且具有相对于所述第一方向的第一倾角；
多个第二行子焊盘端子，所述多个第二行子焊盘端子与所述多个第一行子焊盘端子间隔开，所述多个第二行子焊盘端子彼此并行地布置并且具有相对于所述第一方向的第二倾角；以及
多个端子连接线，所述多个端子连接线中的每个将所述多个第一行子焊盘端子中的一个与所述多个第二行子焊盘端子中的一个连接，
其中，所述多个端子连接线中的至少一个是弯折的。
7.根据权利要求6所述的显示装置，其中，所述第一倾角和所述第二倾角彼此相等。
8.根据权利要求7所述的显示装置，其中，所述第一倾角和所述第二倾角中的每一个介于0度与90度之间。
9.根据权利要求3所述的显示装置，其中，所述多个第一线焊盘端子中的每一个包括第二焊盘端子，以及
所述第二焊盘端子包括：
成对的第二子焊盘端子，所述成对的第二子焊盘端子彼此间隔开；以及
第二端子连接线，所述第二端子连接线将所述成对的第二子焊盘端子彼此连接，
其中，所述第二端子连接线是直的。
10.根据权利要求9所述的显示装置，其中，所述成对的第二子焊盘端子布置成线。
11.根据权利要求10所述的显示装置，其中，所述成对的第二子焊盘端子布置在与所述第一方向大致垂直的第二方向上。
12.根据权利要求9所述的显示装置，其中，所述成对的第二子焊盘端子具有相对于所述第一方向的第三倾角。
13.根据权利要求12所述的显示装置，其中，所述第三倾角介于0度与90度之间。
14.根据权利要求3所述的显示装置，其中，
所述多个第一线焊盘端子中的一些包括第一焊盘端子，所述第一焊盘端子布置成第一图案；以及
所述多个第一线焊盘端子中的另一些包括第二焊盘端子，所述第二焊盘端子布置成与所述第一图案不同的第二图案。
15.根据权利要求14所述的显示装置，其中，所述第一焊盘端子包括：
多个第一行子焊盘端子，所述多个第一行子焊盘端子彼此平行地布置且布置在第二方向上，所述第二方向相对于所述第一方向形成第一倾角；
多个第二行子焊盘端子，所述多个第二行子焊盘端子与所述多个第一行子焊盘端子间隔开，所述多个第二行子焊盘端子彼此平行地布置且布置在第三方向上，所述第三方向相对于所述第一方向形成第二倾角；以及
多个端子连接线，每个端子连接线将所述多个第一行子焊盘端子中的一个与所述多个第二行子焊盘端子中的一个连接，
其中，所述多个端子连接线中的至少一个沿其长度具有至少一个弯折。
16.根据权利要求14所述的显示装置，其中，所述第二焊盘端子包括：
成对的第二子焊盘端子，所述成对的第二子焊盘端子彼此间隔开；以及
第二端子连接线，所述第二端子连接线将所述成对的第二子焊盘端子彼此连接，
其中，所述第二端子连接线是直的。
17.根据权利要求14所述的显示装置，其中，所述多个第一线焊盘端子中的一些设置在所述多个第一线焊盘端子的另一些之间。
18.根据权利要求3所述的显示装置，还包括：
基膜；以及
印刷电路板，所述印刷电路板设置在所述基膜的第一侧，
所述基膜包括与所述第一焊盘部联接的第二焊盘部，
其中，所述第二焊盘部包括沿着所述第一曲线布置的多个第二线焊盘端子，
其中，所述多个第二线焊盘端子与所述多个第一线焊盘端子重叠。
19.根据权利要求18所述的显示装置，其中，所述多个第二线焊盘端子中的每一个包括第三焊盘端子，以及
所述第三焊盘端子包括：
多个第三行子焊盘端子，所述多个第三行子焊盘端子彼此平行地布置且布置在第二方向上，所述第二方向相对于所述第一方向形成第一倾角；以及
多个第四行子焊盘端子，所述多个第四行子焊盘端子与所述多个第三行子焊盘端子间隔开，所述多个第四行子焊盘端子彼此平行地布置且布置在第三方向上，所述第三方向相对于所述第一方向形成第二倾角。
20.根据权利要求18所述的显示装置，其中，
所述多个第二线焊盘端子中的至少一个包括第四焊盘端子，以及
所述第四焊盘端子包括成对的第四子焊盘端子，所述成对的第四子焊盘端子彼此间隔开。
21.根据权利要求20所述的显示装置，其中，所述成对的第四子焊盘端子布置成线。
22.根据权利要求18所述的显示装置，其中，所述印刷电路板还包括设置在所述基膜的第二侧的驱动芯片。
CN201710554665.0A 2016-07-08 2017-07-10 显示装置 Active CN107591424B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160086944A KR102595086B1 (ko) 2016-07-08 2016-07-08 표시 장치 및 이의 제조 방법
KR10-2016-0086944 2016-07-08

Publications (2)

Publication Number Publication Date
CN107591424A true CN107591424A (zh) 2018-01-16
CN107591424B CN107591424B (zh) 2023-06-20

Family

ID=60911365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710554665.0A Active CN107591424B (zh) 2016-07-08 2017-07-10 显示装置

Country Status (3)

Country Link
US (1) US10271429B2 (zh)
KR (1) KR102595086B1 (zh)
CN (1) CN107591424B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109616503A (zh) * 2018-12-11 2019-04-12 武汉华星光电半导体显示技术有限公司 一种显示装置
CN110265371A (zh) * 2018-03-12 2019-09-20 颀邦科技股份有限公司 软性电路基板的布线结构
CN110491904A (zh) * 2018-05-14 2019-11-22 三星显示有限公司 显示设备
CN110928080A (zh) * 2019-12-20 2020-03-27 上海天马有机发光显示技术有限公司 显示装置及其制作方法
CN111564111A (zh) * 2020-05-29 2020-08-21 上海中航光电子有限公司 一种显示面板和显示装置
CN111650793A (zh) * 2020-06-28 2020-09-11 上海中航光电子有限公司 显示面板及其阵列基板
CN111681538A (zh) * 2020-06-24 2020-09-18 武汉华星光电技术有限公司 显示面板及显示装置
CN111681544A (zh) * 2020-05-19 2020-09-18 上海中航光电子有限公司 显示面板及显示装置
CN113971909A (zh) * 2019-11-06 2022-01-25 上海中航光电子有限公司 显示面板及显示装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170338204A1 (en) * 2016-05-17 2017-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Device and Method for UBM/RDL Routing
KR20180007738A (ko) * 2016-07-13 2018-01-24 삼성디스플레이 주식회사 표시 장치
KR102567483B1 (ko) * 2016-09-09 2023-08-16 삼성디스플레이 주식회사 표시 장치
KR102477744B1 (ko) * 2017-10-23 2022-12-15 엘지디스플레이 주식회사 표시패널 및 표시장치
KR20190100996A (ko) * 2018-02-21 2019-08-30 삼성디스플레이 주식회사 평판표시장치
KR102519126B1 (ko) * 2018-03-30 2023-04-06 삼성디스플레이 주식회사 표시 장치
KR102547235B1 (ko) * 2018-04-20 2023-06-23 삼성디스플레이 주식회사 표시 장치
KR20200091060A (ko) * 2019-01-21 2020-07-30 삼성디스플레이 주식회사 표시 장치
KR20200110490A (ko) * 2019-03-13 2020-09-24 삼성디스플레이 주식회사 표시 장치
KR20210060732A (ko) * 2019-11-18 2021-05-27 삼성디스플레이 주식회사 표시 장치의 제조 방법
TWI756900B (zh) * 2020-11-04 2022-03-01 大陸商宸美（廈門）光電有限公司 用於電子裝置的接合墊結構及其製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050094382A1 (en) * 2003-10-31 2005-05-05 Noah Lassar Connection pad layouts
US20070029658A1 (en) * 2005-08-04 2007-02-08 Au Optronics Corporation Electrical connection pattern in an electronic panel
US20090102062A1 (en) * 2007-10-22 2009-04-23 Shinko Electric Industries Co., Ltd. Wiring substrate and method of manufacturing the same, and semiconductor device
US20130168679A1 (en) * 2011-12-28 2013-07-04 Kyong-Tae Park Semiconductor display device having patterned pads and in contact with a circuit board by themal adhesive resin material
CN103811501A (zh) * 2012-11-14 2014-05-21 乐金显示有限公司 柔性显示装置
US20140321088A1 (en) * 2013-04-29 2014-10-30 Samsung Display Co., Ltd. Display panel, electronic device including the same, and bonding method thereof
CN104835416A (zh) * 2014-02-10 2015-08-12 三星显示有限公司 显示装置
US20150255527A1 (en) * 2014-03-06 2015-09-10 Japan Display Inc. Manufacturing method of display device, display device, and display device formation substrate
US20160088726A1 (en) * 2014-09-23 2016-03-24 Samsung Display Co., Ltd. Curved display device
CN105529339A (zh) * 2016-02-17 2016-04-27 京东方科技集团股份有限公司 阵列基板、覆晶薄膜及显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5777855A (en) * 1996-06-18 1998-07-07 Eastman Kodak Company Method and apparatus for connecting flexible circuits to printed circuit boards
US5951304A (en) * 1997-05-21 1999-09-14 General Electric Company Fanout interconnection pad arrays
KR100701895B1 (ko) 2000-06-05 2007-04-02 엘지.필립스 엘시디 주식회사 테이프 케리어 패키지
JP4013071B2 (ja) * 2004-09-06 2007-11-28 セイコーエプソン株式会社 半導体装置
KR20080061602A (ko) 2006-12-28 2008-07-03 삼성전자주식회사 탭 패키지용 반도체 칩
JP2012118099A (ja) * 2010-11-29 2012-06-21 Optrex Corp 駆動用ドライバ素子および表示装置
KR20140064553A (ko) * 2012-11-20 2014-05-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US9974175B2 (en) * 2013-04-29 2018-05-15 Samsung Display Co., Ltd. Electronic component, electric device including the same, and bonding method thereof
KR102334547B1 (ko) * 2014-06-17 2021-12-03 삼성디스플레이 주식회사 어레이 기판 및 이를 이용한 집적 회로 실장 방법
US9544994B2 (en) 2014-08-30 2017-01-10 Lg Display Co., Ltd. Flexible display device with side crack protection structure and manufacturing method for the same
KR102464217B1 (ko) * 2015-11-05 2022-11-08 삼성디스플레이 주식회사 가요성 인쇄 회로 기판 및 이를 포함하는 표시장치

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050094382A1 (en) * 2003-10-31 2005-05-05 Noah Lassar Connection pad layouts
US20070029658A1 (en) * 2005-08-04 2007-02-08 Au Optronics Corporation Electrical connection pattern in an electronic panel
US20090102062A1 (en) * 2007-10-22 2009-04-23 Shinko Electric Industries Co., Ltd. Wiring substrate and method of manufacturing the same, and semiconductor device
US20130168679A1 (en) * 2011-12-28 2013-07-04 Kyong-Tae Park Semiconductor display device having patterned pads and in contact with a circuit board by themal adhesive resin material
CN103811501A (zh) * 2012-11-14 2014-05-21 乐金显示有限公司 柔性显示装置
US20140321088A1 (en) * 2013-04-29 2014-10-30 Samsung Display Co., Ltd. Display panel, electronic device including the same, and bonding method thereof
CN104835416A (zh) * 2014-02-10 2015-08-12 三星显示有限公司 显示装置
US20150255527A1 (en) * 2014-03-06 2015-09-10 Japan Display Inc. Manufacturing method of display device, display device, and display device formation substrate
US20160088726A1 (en) * 2014-09-23 2016-03-24 Samsung Display Co., Ltd. Curved display device
KR20160035696A (ko) * 2014-09-23 2016-04-01 삼성디스플레이 주식회사 곡면형 표시 장치
CN105529339A (zh) * 2016-02-17 2016-04-27 京东方科技集团股份有限公司 阵列基板、覆晶薄膜及显示装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110265371A (zh) * 2018-03-12 2019-09-20 颀邦科技股份有限公司 软性电路基板的布线结构
CN110491904A (zh) * 2018-05-14 2019-11-22 三星显示有限公司 显示设备
CN110491904B (zh) * 2018-05-14 2024-04-09 三星显示有限公司 显示设备
US11199882B2 (en) 2018-12-11 2021-12-14 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display device
CN109616503A (zh) * 2018-12-11 2019-04-12 武汉华星光电半导体显示技术有限公司 一种显示装置
CN113971909B (zh) * 2019-11-06 2023-10-20 上海中航光电子有限公司 显示面板及显示装置
CN113971909A (zh) * 2019-11-06 2022-01-25 上海中航光电子有限公司 显示面板及显示装置
CN110928080A (zh) * 2019-12-20 2020-03-27 上海天马有机发光显示技术有限公司 显示装置及其制作方法
CN110928080B (zh) * 2019-12-20 2022-07-01 武汉天马微电子有限公司 显示装置及其制作方法
CN111681544A (zh) * 2020-05-19 2020-09-18 上海中航光电子有限公司 显示面板及显示装置
CN111564111A (zh) * 2020-05-29 2020-08-21 上海中航光电子有限公司 一种显示面板和显示装置
CN111681538A (zh) * 2020-06-24 2020-09-18 武汉华星光电技术有限公司 显示面板及显示装置
CN111650793B (zh) * 2020-06-28 2023-08-01 上海中航光电子有限公司 显示面板及其阵列基板
CN111650793A (zh) * 2020-06-28 2020-09-11 上海中航光电子有限公司 显示面板及其阵列基板

Also Published As

Publication number Publication date
KR20180006575A (ko) 2018-01-18
KR102595086B1 (ko) 2023-10-27
US10271429B2 (en) 2019-04-23
US20180014405A1 (en) 2018-01-11
CN107591424B (zh) 2023-06-20

Similar Documents

Publication Publication Date Title
CN107591424A (zh) 显示装置
US11048132B2 (en) Display panel and display apparatus
KR102585079B1 (ko) 어레이 기판 및 이를 이용한 집적 회로 실장 방법
CN109616480A (zh) 一种显示面板及显示装置
TWI668856B (zh) 發光二極體面板
CN107799561B (zh) 显示装置
KR100390456B1 (ko) 액정 디스플레이 패널 및 그 제조방법
TW565815B (en) Liquid crystal display panel
CN113644181B (zh) 发光基板及其制造方法、显示装置
US10595448B2 (en) Display apparatus and manufacturing method thereof
US20230077996A1 (en) Chip-on-film packages and display apparatuses including the same
US10747074B2 (en) Chip on film package and display apparatus having the same
CN107801300A (zh) 印刷电路板及包括该印刷电路板的显示装置
WO2022027556A1 (zh) 显示基板、显示装置
US20220260876A1 (en) Led Backlight Module and Display Device
CN110277365A (zh) 电子装置与拼接电子系统
CN107808602A (zh) 显示装置
CN107238964A (zh) 一种无边框液晶面板及其制作方法以及液晶模组
CN111552131A (zh) 显示装置
CN107578732A (zh) 印刷电路板封装和包括该印刷电路板封装的显示装置
WO2022267008A1 (zh) 显示基板、拼接显示面板和显示装置
KR20100078299A (ko) 에프엘엠 신호배선을 포함하는 유기전계 발광소자용 어레이기판
KR102653995B1 (ko) 수용 기판, 디스플레이 패널 및 디스플레이 패널의 제조 방법
CN104102030B (zh) 液晶显示装置
KR101433111B1 (ko) 인쇄회로기판 및 이를 이용한 표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant