KR102477744B1 - 표시패널 및 표시장치 - Google Patents

표시패널 및 표시장치 Download PDF

Info

Publication number
KR102477744B1
KR102477744B1 KR1020170137593A KR20170137593A KR102477744B1 KR 102477744 B1 KR102477744 B1 KR 102477744B1 KR 1020170137593 A KR1020170137593 A KR 1020170137593A KR 20170137593 A KR20170137593 A KR 20170137593A KR 102477744 B1 KR102477744 B1 KR 102477744B1
Authority
KR
South Korea
Prior art keywords
panel
pads
disposed
pad
column
Prior art date
Application number
KR1020170137593A
Other languages
English (en)
Other versions
KR20190044948A (ko
Inventor
김재복
윤원섭
박지홍
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170137593A priority Critical patent/KR102477744B1/ko
Priority to US16/119,994 priority patent/US10468435B2/en
Publication of KR20190044948A publication Critical patent/KR20190044948A/ko
Application granted granted Critical
Publication of KR102477744B1 publication Critical patent/KR102477744B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Theoretical Computer Science (AREA)

Abstract

본 발명의 실시예들은, 표시패널과 표시장치에 관한 것으로서, 표시패널에 배치되는 패드가 둘 이상의 열을 이루며 배치되는 구조에서 서로 다른 열에 배치된 패널 패드 중 일부가 다른 열을 향해 확장되거나 시프트된 구조로 배치되도록 함으로써, 서로 다른 열의 패드 사이의 영역이 짧은 구간 단위로 분산되어 위치할 수 있도록 한다. 이에 따라, 패드의 본딩 공정 시 서로 다른 열의 패드 사이에서 발생할 수 있는 솟음 현상이 신호 배선에 미치는 영향을 최소화하여, 강건한 신호 배선 구조를 제공하며 고해상도를 구현할 수 있도록 한다.

Description

표시패널 및 표시장치{DISPLAY PANEL AND DISPLAY DEVICE}
본 발명의 실시예들은 표시패널과 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하는 표시장치에 대한 사용자의 요구가 증가하고 있으며, 액정표시장치(Liquid Crystal Display Device), 플라즈마표시장치(Plasma Display Device), 유기발광표시장치(Organic Light Emitting Display Device) 등과 같은 다양한 유형의 표시장치가 활용되고 있다.
이러한 표시장치는, 다수의 서브픽셀이 배치된 액티브 영역과 액티브 영역의 외부 영역인 논-액티브 영역으로 이루어지는 표시패널과, 표시패널에 배치된 다수의 서브픽셀을 구동하기 위한 구동 회로를 포함할 수 있다.
그리고, 표시패널은 다수의 서브픽셀과 구동 회로 사이를 연결하는 다수의 신호 배선을 포함할 수 있으며, 이러한 신호 배선은 표시패널의 논-액티브 영역에 배치된 패드를 통해 구동 회로와 연결될 수 있다.
일 예로, 각각의 서브픽셀로 데이터 전압을 공급하는 데이터 라인이 표시패널에 배치되고, 각각의 데이터 라인은 논-액티브 영역에 배치된 패드와 연결되며, 패드를 통해 구동 회로와 연결될 수 있다.
이러한 패드는 하나의 열로 배치될 수 있으나, 고해상도에 대한 요구에 의해 데이터 라인의 수가 증가함에 따라 둘 이상의 열로 배치될 수 있다.
따라서, 서로 다른 열에 배치된 패드 사이에 일정한 간격이 존재할 수 있으며, 표시패널에 배치된 패드와 구동 회로의 패드를 본딩하는 공정에서 가해지는 압력과 패드 하부에 위치하는 기판의 재질 등에 따라 서로 다른 열에 배치된 패드 사이에서 기판이 솟는 영역이 발생할 수 있다.
이러한 솟는 영역에는 패드와 연결된 데이터 라인이 배치될 수 있어, 솟는 영역에 배치된 데이터 라인의 크랙(Crack)이 쉽게 발생할 수 있는 문제점이 존재한다.
본 발명의 실시예들의 목적은, 둘 이상의 열로 배치된 패드를 본딩하는 공정 시 서로 다른 열에 배치된 패드 사이에서 기판의 솟음 현상에 의한 신호 배선 크랙 불량을 최소화할 수 있는 패드 구조를 갖는 표시패널과 표시장치를 제공하는 데 있다.
일 측면에서, 본 발명의 실시예들은, 액티브 영역에 배치된 다수의 신호 배선과, 액티브 영역의 외부 영역인 논-액티브 영역에 배치되고 다수의 신호 배선과 일체화되거나 연결된 다수의 링크 배선과, 논-액티브 영역에 위치하고 다수의 링크 배선과 연결되는 다수의 패널 패드를 포함하는 표시패널을 제공한다.
이러한 다수의 패널 패드는, 일 방향으로 배치된 둘 이상의 패널 패드를 포함하는 제1 패널 패드 열과, 제1 패널 패드 열에 포함된 패널 패드 사이의 영역과 대응하는 영역에 배치된 둘 이상의 패널 패드를 포함하는 제2 패널 패드 열로 이루어지고, 제1 패널 패드 열과 제2 패널 패드 열에 포함된 다수의 패널 패드 중 일부는 다른 패널 패드 열을 향해 확장된 형태로 배치될 수 있다.
또는, 다수의 패널 패드는, 일 방향으로 배치된 둘 이상의 패널 패드를 포함하는 둘 이상의 패널 패드 열로 이루어지고, 둘 이상의 패널 패드 열 중 최외측에 배치된 패널 패드 열에 포함된 다수의 패널 패드 중 일부는 내측을 향해 확장된 형태로 배치될 수 있다.
또는, 다수의 패널 패드는, 둘 이상의 패널 패드를 포함하는 제1 패널 패드 열과, 둘 이상의 패널 패드를 포함하는 제2 패널 패드 열로 이루어지고, 제2 패널 패드 열은 제1 패널 패드 열보다 액티브 영역과 더 가깝게 위치하고, 제1 패널 패드 열에 포함된 둘 이상의 패널 패드 및 제2 패널 패드 열에 포함된 둘 이상의 패널 패드 각각은 링크 배선이 연결된 안쪽 에지와 안쪽 에지의 반대측인 바깥쪽 에지를 갖고, 제1 패널 패드 열에 포함된 둘 이상의 패널 패드 각각의 안쪽 에지가 1개의 직선 상에 위치하지 않거나, 제2 패널 패드 열에 포함된 둘 이상의 패널 패드 각각의 바깥쪽 에지가 1개의 직선 상에 위치하지 않을 수 있다.
다른 측면에서, 본 발명의 실시예들은, 액티브 영역과 액티브 영역의 외부 영역인 논-액티브 영역을 포함하고 논-액티브 영역에 배치된 다수의 패널 패드를 포함하는 표시패널과, 다수의 패널 패드와 각각 연결되는 다수의 필름 패드가 배치되고 인쇄회로가 실장된 필름을 포함하고, 다수의 패널 패드는, 일 방향으로 배치된 둘 이상의 패널 패드를 포함하는 제1 패널 패드 열과, 제1 패널 패드 열에 포함된 패널 패드 사이의 영역과 대응하는 영역에 배치된 둘 이상의 패널 패드를 포함하는 제2 패널 패드 열로 이루어지고, 다수의 패널 패드는 무게 중심을 가지고, 무게 중심 중 하나를 같은 열의 패널 패드가 가지는 무게 중심과 연결했을 시 나타나는 다수의 횡축 직선에서, 어느 하나의 횡축 직선은 근접하여 연결된 다른 횡축 직선과 다른 기울기를 가지는 표시장치를 제공한다.
본 발명의 실시예들에 의하면, 둘 이상의 열로 배치된 패드 구조에서 서로 다른 열에 배치된 패드 중 일부가 다른 열을 향해 확장되거나 시프트되도록 함으로써, 서로 다른 열의 패드 사이에서 솟음 현상이 발생하는 영역이 일직선 상에 위치하지 않도록 할 수 있다.
따라서, 서로 다른 열의 패드 사이의 솟은 영역이 분산되도록 함으로써, 솟은 영역에 의해 패드와 연결된 신호 배선의 크랙이 발생하는 것을 방지할 수 있도록 한다.
도 1은 본 발명의 실시예들에 따른 표시장치의 개략적인 구성을 나타낸 도면이다.
도 2는 본 발명의 실시예들에 따른 표시장치에서 패널 패드 구조의 예시를 나타낸 도면이다.
도 3은 본 발명의 실시예들에 따른 표시장치에서 2열로 배치된 패널 패드와 필름 패드의 구조의 예시를 나타낸 도면이다.
도 4는 도 3에 도시된 패널 패드와 필름 패드가 본딩된 구조의 예시를 나타낸 도면이다.
도 5는 도 4에 도시된 패널 패드와 필름 패드의 본딩 공정에서 발생할 수 있는 솟음 현상의 예시를 나타낸 도면이다.
도 6은 도 5에 도시된 솟음 현상에 의해 배선 불량이 발생하는 원인을 설명하기 위한 도면이다.
도 7은 본 발명의 실시예들에 따른 표시장치에서 2열로 배치된 패널 패드 구조의 실시예를 나타낸 도면이다.
도 8은 도 7에 도시된 패널 패드와 필름 패드가 본딩된 구조의 예시를 나타낸 도면이다.
도 9는 도 8에 도시된 패널 패드 구조에서 솟음 현상이 발생하는 영역이 분산되는 예시를 나타낸 도면이다.
도 10과 도 11은 본 발명의 실시예들에 따른 표시장치에서 2열로 배치된 패널 패드 구조의 다른 실시예들을 나타낸 도면이다.
도 12와 도 13은 본 발명의 실시예들에 따른 표시장치에서 3열로 배치된 패널 패드의 구조의 실시예들을 나타낸 도면이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
또한, 본 발명의 구성요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성요소를 다른 구성요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성요소 사이에 다른 구성요소가 "개재"되거나, 각 구성요소가 다른 구성요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 본 발명의 실시예들에 따른 표시장치(100)의 개략적인 구성을 나타낸 것이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 표시장치(100)는, 다수의 게이트 라인(GL), 다수의 데이터 라인(DL) 및 다수의 서브픽셀(SP)이 배치된 표시패널(110)과, 다수의 게이트 라인(GL)을 구동하는 게이트 구동 회로(120)와, 다수의 데이터 라인(DL)을 구동하는 데이터 구동 회로(130)와, 게이트 구동 회로(120)와 데이터 구동 회로(130)를 제어하는 컨트롤러(140)를 포함할 수 있다.
표시패널(110)은, 화상을 표시하는 다수의 서브픽셀(SP)이 배치된 액티브 영역(A/A)과, 액티브 영역(A/A)의 외부 영역에 위치하는 논-액티브 영역(N/A)을 포함한다.
게이트 구동 회로(120)는, 다수의 게이트 라인(GL)으로 스캔 신호를 출력하여 표시패널(110)에 배치된 서브픽셀(SP)의 구동 타이밍을 제어한다.
게이트 구동 회로(120)는, 컨트롤러(140)의 제어에 따라 온(ON) 전압 또는 오프(OFF) 전압의 스캔 신호를 다수의 게이트 라인(GL)으로 순차적으로 공급하여 다수의 게이트 라인(GL)을 순차적으로 구동한다.
게이트 구동 회로(120)는, 구동 방식에 따라 표시패널(110)의 일 측에만 위치할 수도 있고, 양 측에 위치할 수도 있다.
또한, 게이트 구동 회로(120)는, 하나 이상의 게이트 드라이버 집적 회로(Gate Driver Integrated Circuit)를 포함할 수 있다.
각각의 게이트 드라이버 집적 회로는, 테이프 오토메티드 본딩(TAB, Tape Automated Bonding) 방식 또는 칩 온 글래스(COG, Chip On Glass) 방식으로 표시패널(110)의 본딩 패드(패널 패드)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시패널(110)에 직접 배치될 수도 있다.
또한, 표시패널(110)에 집적화되어 배치될 수도 있으며, 표시패널(110)과 연결된 필름 상에 실장되는 칩 온 필름(COF, Chip On Film) 방식으로 구현될 수도 있다.
데이터 구동 회로(130)는, 게이트 라인(GL)을 통해 스캔 신호가 인가되는 타이밍에 맞춰 데이터 라인(DL)으로 데이터 전압을 출력하여 각각의 서브픽셀(SP)이 영상 데이터에 따른 밝기를 표현하도록 한다.
데이터 구동 회로(120)는, 특정 게이트 라인(GL)이 열리면 컨트롤러(140)로부터 수신한 영상 데이터를 아날로그 형태의 데이터 전압으로 변환하여 다수의 데이터 라인(DL)에 공급함으로써 다수의 데이터 라인(DL)을 구동한다.
데이터 구동 회로(130)는, 적어도 하나의 소스 드라이버 집적 회로(Source Driver Integrated Circuit)를 포함하여 다수의 데이터 라인(DL)을 구동할 수 있다.
각각의 소스 드라이버 집적 회로는, 테이프 오토메티드 본딩(TAB) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(패널 패드)에 연결되거나, 표시패널(110)에 직접 배치될 수 있으며, 표시패널(110)에 집적화되어 배치될 수도 있다.
또한, 각각의 소스 드라이버 집적 회로는, 칩 온 필름(COF) 방식으로 구현될 수 있다. 이러한 경우, 각각의 소스 드라이버 집적 회로의 일 단은 적어도 하나의 소스 인쇄회로기판(Source Printed Circuit Board)에 본딩되고, 타 단은 표시패널(110)에 본딩된다.
컨트롤러(140)는, 게이트 구동 회로(120)와 데이터 구동 회로(130)로 각종 제어 신호를 공급하며, 게이트 구동 회로(120)와 데이터 구동 회로(130)의 동작을 제어한다.
이러한 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 수신하는 입력 영상 데이터(또는 외부 데이터)를 데이터 구동 회로(130)에서 사용하는 데이터 신호 형식에 맞게 변환하여 변환된 영상 데이터를 출력하며, 스캔에 맞춰 적당한 시간에 데이터 구동을 제어한다.
컨트롤러(140)는, 입력 영상 데이터와 함께 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블 신호(DE, Data Enable), 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 외부(예, 호스트 시스템)로부터 수신한다.
컨트롤러(140)는, 외부로부터 입력된 입력 영상 데이터를 데이터 구동 회로(130)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상을 출력하는 것 이외에, 게이트 구동 회로(120)와 데이터 구동 회로(130)를 제어하기 위하여 입력받은 타이밍 신호를 이용하여 각종 제어 신호를 생성하고 게이트 구동 회로(120) 및 데이터 구동 회로(130)로 출력할 수 있다.
일 예로, 컨트롤러(140)는, 게이트 구동 회로(120)를 제어하기 위하여, 게이트 스타트 펄스(GSP, Gate Start Pulse), 게이트 시프트 클럭(GSC, Gate Shift Clock), 게이트 출력 인에이블 신호(GOE, Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS, Gate Control Signal)를 출력한다.
여기서, 게이트 스타트 펄스(GSP)는 게이트 구동 회로(120)를 구성하는 하나 이상의 게이트 드라이버 집적 회로의 동작 스타트 타이밍을 제어한다. 게이트 시프트 클럭(GSC)은 하나 이상의 게이트 드라이버 집적회로에 공통으로 입력되는 클럭 신호로서, 스캔 신호의 시프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 드라이버 집적 회로의 타이밍 정보를 지정하고 있다.
또한, 컨트롤러(140)는, 데이터 구동 회로(130)를 제어하기 위하여, 소스 스타트 펄스(SSP, Source Start Pulse), 소스 샘플링 클럭(SSC, Source Sampling Clock), 소스 출력 인에이블 신호(SOE, Source Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS, Data Control Signal)를 출력한다.
여기서, 소스 스타트 펄스(SSP)는 데이터 구동 회로(130)를 구성하는 하나 이상의 소스 드라이버 집적 회로의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적 회로 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동 회로(130)의 출력 타이밍을 제어한다.
컨트롤러(140)는, 소스 드라이버 집적 회로가 본딩된 소스 인쇄회로기판과 연성 플랫 케이블(FFC, Flexible Flat Cable) 또는 연성 인쇄 회로(FPC, Flexible Printed Circuit) 등의 연결 매체를 통해 연결된 컨트롤 인쇄회로기판(Control Printed Circuit Board)에 배치될 수 있다.
이러한 컨트롤 인쇄회로기판에는, 표시패널(110), 게이트 구동 회로(120) 및 데이터 구동 회로(130) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 전원 컨트롤러가 더 배치될 수 있다.
이러한 표시장치(100)에서, 표시패널(110)에 배치된 신호 배선은 표시패널(110)의 패널 패드와 연결되고 패널 패드를 통해 구동 회로와 연결될 수 있다.
도 2는 본 발명의 실시예들에 따른 표시장치(100)에서 표시패널(110)의 패널 패드와 신호 배선, 구동 회로가 연결되는 구조의 예시를 나타낸 것이다.
도 2를 참조하면, 표시패널(110)은, 화상을 표시하는 다수의 서브픽셀(SP)이 배치되는 액티브 영역(A/A)과, 액티브 영역(A/A)의 외부 영역인 논-액티브 영역(N/A)으로 이루어질 수 있다.
논-액티브 영역(N/A)에는 표시패널(110)에 배치된 신호 배선과 연결되는 다수의 패널 패드가 배치될 수 있으며, 다수의 패널 패드는 하나의 패널 패드 열(200)을 구성할 수 있다.
여기서, 다수의 패널 패드와 연결되는 신호 배선의 예시로 데이터 라인(DL)을 나타내고 있으며, 논-액티브 영역(N/A)에 배치된 데이터 라인(DL)을 액티브 영역(A/A)에 배치된 신호 배선과 구분하여 링크 배선이라고 할 수도 있다.
즉, 논-액티브 영역(N/A)에 배치된 링크 배선은 액티브 영역(A/A)에 배치된 신호 배선과 일체화되거나 연결된 배선일 수 있다.
논-액티브 영역(N/A)에 배치된 패널 패드는 구동 회로가 실장된 필름의 일 단에 배치된 필름 패드와 연결될 수 있다. 그리고, 필름의 타 단에 배치된 필름 패드는 소스 인쇄회로기판(또는 플렉시블 인쇄회로기판)에 배치된 인쇄회로기판 패드와 연결될 수 있다.
이러한 필름 패드와 연결되는 패널 패드는 하나의 열로 배치될 수도 있으나, 고해상도의 요구에 의해 데이터 라인(DL)의 수가 증가함에 따라 둘 이상의 열로 배치될 수도 있다.
도 3은 본 발명의 실시예들에 따른 표시장치(100)에서 패널 패드가 2열로 배치된 구조의 예시를 나타낸 것이다.
도 3을 참조하면, 표시패널(110)의 논-액티브 영역(N/A)에는 둘 이상의 패널 패드를 포함하는 제1 패널 패드 열(210)과, 둘 이상의 패널 패드를 포함하는 제2 패널 패드 열(220)이 배치될 수 있다.
제1 패널 패드 열(210)에 포함된 패널 패드와 제2 패널 패드 열(220)에 포함된 패널 패드의 일 측에 데이터 라인(DL)이 연결된다.
제2 패널 패드 열(220)에 배치된 패널 패드는 제1 패널 패드 열(210)에 배치된 패널 패드와 지그재그로 배치될 수 있다.
즉, 제2 패널 패드 열(220)에 배치된 패널 패드는 제1 패널 패드 열(210)에 배치된 패널 패드 사이의 영역과 대응하는 영역에 배치될 수 있으며, 패널 패드 사이의 간격은 패널 패드의 너비와 같거나 작을 수 있다.
따라서, 다수의 패널 패드를 2열로 배치하고 데이터 라인(DL)과 연결함에 따라 동일한 영역에서 다수의 데이터 라인(DL)과 연결될 수 있는 패널 패드 구조를 제공하여 고해상도를 구현할 수 있도록 한다.
도 4는 도 3에 도시된 패널 패드와 필름 패드가 연결된 구조의 예시를 나타낸 것이다.
도 4를 참조하면, 표시패널(110)의 상면에 배치된 패널 패드와 필름의 하면에 배치된 필름 패드가 서로 본딩되어 표시패널(110)과 필름이 연결될 수 있다.
그리고, 패널 패드와 필름 패드가 본딩된 구조에서 제1 패널 패드 열(210)에 배치된 패널 패드와 제2 패널 패드 열(220)에 배치된 패널 패드 사이의 간격이 ①과 같이 일정하고, ②와 같이 일직선을 형성하는 것을 알 수 있다.
이러한 패널 패드 구조에서 패널 패드와 필름 패드를 본딩하는 공정 시 가해지는 압력과 패널 패드 하부에 위치하는 기판의 재질 등에 의해 제1 패널 패드 열(210)과 제2 패널 패드 열(220) 사이인 ①에 해당하는 영역에서 솟음 현상이 발생할 수 있다.
솟음 현상으로 솟은 영역이 ②와 같이 일직선을 형성하게 되므로, ②에 해당하는 영역에 배치된 데이터 라인(DL)에 크랙이 발생할 수 있다.
도 5는 도 4에 도시된 패널 패드와 필름 패드의 본딩 공정에서 발생할 수 있는 솟음 현상의 예시를 나타낸 것으로서, 도 4에서 A-A' 부분의 단면을 나타낸 것이다.
도 5를 참조하면, 기판(Back-plate) 상에 접착층(Adhesive)이 배치되고, 접착층(Adhesive) 상에 폴리이미드층(PI)이 배치된다. 그리고, 폴리이미드층(PI) 상에 TFT층이 배치된다.
TFT층 상에 패널 패드가 배치되고, 패널 패드는 필름에 배치된 필름 패드와 본딩된다.
이때, 패널 패드와 필름 패드를 본딩하는 공정에서 압력이 가해짐에 따라 패널 패드의 하부에 위치하는 접착층(Adhesive)의 변형이 발생할 수 있다.
그리고, 접착층(Adhesive)의 변형이 발생함에 따라 접착층(Adhesive) 상에 배치된 폴리이미드층(PI)과 TFT층에서 솟음 현상이 발생할 수 있다.
특히, 폴리이미드층(PI)과 TFT층이 강성이 약한 재질(예: 플라스틱)로 이루어진 경우, 접착층(Adhesive)의 변형에 의한 솟음 현상이 심하게 발생할 수 있다.
이러한 솟음 현상으로 인하여, 서로 다른 패널 패드 열 사이에 배치되는 데이터 라인(DL)의 크랙이 발생할 수 있다.
도 6은 도 5에 도시된 솟음 현상에 의해 배선 불량이 발생하는 원인을 설명하기 위한 것으로서, 도 6에 도시된 바와 같이, 접착층(Adhesive)의 변형으로 인해 발생한 솟은 영역이 일직선을 형성하게 된다.
따라서, 서로 다른 패널 패드 열 사이와 같이 간격이 좁은 영역에서 일직선으로 형성된 솟은 영역에 의해 패널 패드와 연결된 신호 배선에 크랙이 발생할 수 있다.
본 발명의 실시예들은, 둘 이상의 열을 이루며 배치된 패널 패드 사이에서 본딩 공정 시 발생할 수 있는 솟음 현상에 의한 신호 배선의 크랙을 방지할 수 있는 패널 패드의 구조를 제공한다.
도 7은 본 발명의 실시예들에 따른 표시장치(100)에서 2열로 배치된 패널 패드 구조의 실시예를 나타낸 것이고, 도 8은 2열로 배치된 패널 패드가 필름 패드와 본딩된 구조의 예시를 나타낸 것이다.
도 7을 참조하면, 표시패널(110)의 논-액티브 영역(N/A)에 다수의 패널 패드가 배치된다.
다수의 패널 패드는 일 방향으로 배치된 둘 이상의 패널 패드를 포함하는 제1 패널 패드 열(211)과, 제1 패널 패드 열(211)과 동일한 방향으로 배치된 둘 이상의 패널 패드를 포함하는 제2 패널 패드 열(212)로 이루어질 수 있다.
제1 패널 패드 열(211)과 제2 패널 패드 열(212)에 포함된 각각의 패널 패드는 링크 배선과 연결될 수 있다.
본 명세서에서는, 각각의 패널 패드가 링크 배선과 연결되는 에지를 "안쪽 에지"라고 하고, 안쪽 에지의 반대측 에지를 "바깥쪽 에지"라고 한다.
제1 패널 패드 열(211)과 제2 패널 패드 열(212)에 포함된 각각의 패널 패드의 안쪽 에지에는 링크 배선이 연결되므로, 제1 패널 패드 열(211)에 포함된 패널 패드와 제2 패널 패드 열(212)에 포함된 패널 패드는 지그재그 형태로 배치된다.
즉, 제1 패널 패드 열(211)에 포함된 패널 패드 사이의 영역과 대응하는 영역에 제2 패널 패드 열(212)에 포함된 패널 패드가 배치될 수 있다.
여기서, 제1 패널 패드 열(211)에 포함된 패널 패드 사이의 간격은 제2 패널 패드 열(212)에 포함된 패널 패드의 너비보다 짧을 수 있다.
따라서, 패널 패드가 배치되는 영역의 폭에 대비하여 많은 수의 신호 배선이 배치될 수 있도록 함으로써, 고해상도를 구현할 수 있도록 한다.
제1 패널 패드 열(211)에 포함된 둘 이상의 패널 패드 중 일부는 제2 패널 패드 열(212)을 향해 확장된 형태로 배치될 수 있다. 그리고, 확장된 형태를 갖는 패널 패드 사이에는 확장되지 않은 형태를 갖는 패널 패드가 적어도 하나 이상 배치될 수 있다.
또는, 제1 패널 패드 열(211)에 포함된 둘 이상의 패널 패드 중 일부는 제2 패널 패드 열(212)을 향해 시프트되어 배치될 수도 있다. 그리고, 시프트된 패널 패드 사이에는 시프트되지 않은 패널 패드가 적어도 하나 이상 배치될 수 있다.
제1 패널 패드 열(211)에 포함된 둘 이상의 패널 패드 중 일부만 확장되거나 시프트되어 배치되므로, 패널 패드의 안쪽 에지는 일직선 상에 배치되지 않을 수 있다.
제2 패널 패드 열(212)에 포함된 둘 이상의 패널 패드 중 일부는 제1 패널 패드 열(211)을 향해 확장된 형태로 배치될 수 있으며, 확장된 형태를 갖는 패널 패드 사이에는 확장되지 않은 형태를 갖는 적어도 하나의 패널 패드가 배치될 수 있다.
또는, 제2 패널 패드 열(212)에 포함된 둘 이상의 패널 패드 중 일부는 제1 패널 패드 열(211)을 향해 시프트되어 배치될 수 있으며, 시프트된 패널 패드 사이에는 시프트되지 않은 패널 패드가 적어도 하나 이상 배치될 수 있다.
제2 패널 패드 열(212)에 포함된 둘 이상의 패널 패드 중 일부만 확장되거나 시프트되어 배치되므로, 패널 패드의 바깥쪽 에지는 일직선 상에 배치되지 않을 수 있다.
여기서, 제1 패널 패드 열(211)에 포함된 패널 패드 중 확장되거나 시프트된 패널 패드와, 제2 패널 패드 열(212)에 포함된 패널 패드 중 확장되거나 시프트된 패널 패드는 교번하여 배치될 수 있다.
그리고, 제1 패널 패드 열(211)의 패널 패드와 제2 패널 패드 열(212)의 패널 패드가 교번하여 확장되거나 시프트되므로, 제1 패널 패드 열(211)의 패널 패드 중 적어도 하나의 패널 패드의 안쪽 에지는 제2 패널 패드 열(212)의 패널 패드 중 적어도 하나의 패널 패드의 바깥쪽 에지보다 액티브 영역(A/A)에 가깝게 위치할 수 있다.
이러한 패널 패드 구조에 따라, 제1 패널 패드 열(211)에 포함된 패널 패드와 제2 패널 패드 열(212)에 포함된 패널 패드 사이에 해당하는 영역이 일직선에 위치하지 않고 분산되어 위치하게 된다.
그리고, 제1 패널 패드 열(211)에 포함된 패널 패드와 제2 패널 패드 열(212)에 포함된 패널 패드 사이에서 접착층(Adhesive)의 변형에 의해 솟은 영역이 일직선을 형성하지 않고 분산된다.
즉, 도 8에 도시된 바와 같이, 제1 패널 패드 열(211)과 제2 패널 패드 열(212)의 사이인 ①에 해당하는 영역에서, 솟은 영역이 ②와 같이 짧은 구간으로 형성되게 된다.
따라서, 제1 패널 패드 열(211)과 제2 패널 패드 열(212) 사이의 솟은 영역이 일직선을 형성하지 않고 짧은 구간으로 분리됨으로써, 신호 배선, 즉, 제1 패널 패드 열(211)의 안쪽 에지에 연결된 링크 배선에 가해지는 힘이 저감될 수 있다.
이를 통해, 고해상도 구현을 위해 신호 배선의 수를 증가시키면서, 서로 다른 패널 패드 열 사이의 영역에서 솟음 현상으로 인해 발생할 수 있는 배선 크랙을 방지할 수 있도록 한다.
도 9는 도 8에 도시된 패널 패드 구조에서 솟음 현상이 발생하는 영역이 분산되는 예시를 나타낸 것이다.
도 9를 참조하면, 제1 패널 패드 열(211)에 포함된 첫 번째 패널 패드가 제2 패널 패드 열(212)을 향해 확장된 형태로 배치된다. 그리고, 제1 패널 패드 열(211)에 포함된 두 번째 패널 패드와 세 번째 패널 패드는 확장되지 않은 형태로 배치되고, 네 번째 패널 패드는 확장된 형태로 배치된다.
제2 패널 패드 열(212)에 포함된 패널 패드 중 두 번째 패널 패드는 제1 패널 패드 열(211)을 향해 확장된 형태로 배치된다. 그리고, 나머지 패널 패드는 확장되지 않은 형태로 배치된다.
따라서, 제1 패널 패드 열(211)의 첫 번째 패널 패드와 제2 패널 패드 열(212)의 첫 번째 패널 패드 사이의 솟은 영역이 제1 패널 패드 열(211)의 두 번째 패널 패드와 제2 패널 패드 열(212)의 두 번째 패널 패드 사이의 솟은 영역과 하나의 직선 상에 위치하지 않게 된다.
마찬가지로, 각각의 세 번째 패널 패드 사이의 솟은 영역과, 각각의 네 번째 패널 패드 사이의 솟은 영역도 하나의 직선 상에 위치하지 않게 된다(접선의 다원화).
이와 같이, 제1 패널 패드 열(211)의 패널 패드와 제2 패널 패드 열(212)의 패널 패드 사이의 솟은 영역이 일직선을 형성하지 않고, 짧은 구간 단위로 분산되도록 한다(접선 폭의 최소화).
즉, 제1 패널 패드 열(211)에 포함된 각각의 패널 패드의 무게 중심을 인접한 패널 패드의 무게 중심과 연결한 직선을 횡축 직선이라고 할 때, 인접한 패널 패드의 무게 중심을 연결한 횡축 직선은 인접한 횡축 직선과 다른 기울기를 갖게 된다.
그리고, 제1 패널 패드 열(211)에 포함된 각각의 패널 패드의 무게 중심을 제2 패널 패드 열(212)에 포함된 각각의 패널 패드의 무게 중심과 연결한 직선을 종축 직선이라고 할 때, 인접한 종축 직선은 서로 다른 길이를 갖게 된다.
이러한 동일한 패널 패드 열에 배치된 패널 패드의 무게 중심을 연결한 횡축 직선이 다른 기울기를 갖도록 하거나, 다른 패널 패드 열에 배치된 패널 패드의 무게 중심을 연결한 종축 직선이 다른 길이를 갖도록 함으로써, 서로 다른 패널 패드 열 사이의 솟은 영역이 일직선 상에 위치하지 않도록 한다.
따라서, 제1 패널 패드 열(211)과 제2 패널 패드 열(212) 사이에서 솟은 영역이 신호 배선에 미치는 힘을 저감시켜 신호 배선의 크랙을 방지할 수 있도록 한다.
도 10과 도 11은 본 발명의 실시예들에 따른 표시장치에서 2열로 배치된 패널 패드 구조의 다른 실시예들을 나타낸 것이다.
도 10을 참조하면, 제1 패널 패드 열(211)에 포함된 패널 패드 중 첫 번째 패널 패드와 세 번째 패널 패드는 제2 패널 패드 열(212)을 향해 확장된 형태로 배치된다. 또는, 제2 패널 패드 열(212)을 향해 시프트되어 배치될 수도 있다.
그리고, 제1 패널 패드 열(211)에 포함된 패널 패드 중 두 번째 패널 패드와 네 번째 패널 패드는 확장되지 않은 형태로 배치된다. 또는, 제2 패널 패드 열(212)을 향해 시프트되지 않을 수도 있다.
제2 패널 패드 열(212)에 포함된 패널 패드는 모두 동일한 형태로 배치될 수 있다.
따라서, 제1 패널 패드 열(211)에 포함된 패널 패드만 확장된 형태 또는 시프트된 구조로 배치하며, 확장되거나 시프트된 패널 패드를 일정한 간격 단위로 배치함으로써, 제1 패널 패드 열(211)의 패널 패드와 제2 패널 패드 열(212)의 패널 패드 사이의 솟은 영역이 일직선을 형성하지 않도록 할 수 있다.
제1 패널 패드 열(211)과 제2 패널 패드 열(212) 사이의 솟은 영역이 일직선을 형성하지 않으므로, 솟은 영역에 배치되는 신호 배선의 크랙을 방지할 수 있도록 한다.
또한, 제1 패널 패드 열(211)에 포함된 패널 패드에서 제2 패널 패드 열(212)을 향해 확장되거나 시프트된 패널 패드는 일정 개수 단위로 인접하게 배치될 수 있다.
일 예로, 연속된 2개의 패널 패드가 확장되거나 시프트되어 배치되고, 다음으로 연속된 2개의 패널 패드는 확장되지 않고 시프트되지 않은 구조로 배치된다.
즉, 본 발명의 실시예들은, 제1 패널 패드 열(211)에 포함된 패널 패드와 제2 패널 패드 열(212)에 포함된 패널 패드 사이의 영역이 일직선을 형성하지 않고 짧은 구간 단위로 분리되도록 함으로써 솟음 현상으로 인한 신호 배선 크랙을 방지하며, 패널 패드의 확장 형태 및 배치 구조는 다양하게 구현될 수 있다.
도 11을 참조하면, 제1 패널 패드 열(211)에 포함된 패널 패드는 모두 동일한 형태로 배치될 수 있다.
그리고, 제2 패널 패드 열(212)에 포함된 패널 패드 중 첫 번째 패널 패드와 세 번째 패널 패드는 제1 패널 패드 열(211)을 향해 확장된 형태로 배치될 수 있다. 또는, 제1 패널 패드 열(211)을 향해 시프트되어 배치될 수 있다.
제2 패널 패드 열(212)의 두 번째 패널 패드와 네 번째 패널 패드는 확장되지 않은 형태로 배치될 수 있다. 또는, 제1 패널 패드 열(211)을 향해 시프트되지 않은 구조로 배치될 수 있다.
즉, 제1 패널 패드 열(211)의 패널 패드의 형태 및 배치 구조를 고정한 상태에서, 제2 패널 패드 열(212)의 패널 패드 중 일부 패널 패드를 확장된 형태 또는 시프트된 구조로 배치함으로써, 제1 패널 패드 열(211)과 제2 패널 패드 열(212) 사이의 솟은 영역이 짧은 구간 단위로 분산되도록 할 수도 있다.
따라서, 제1 패널 패드 열(211)과 제2 패널 패드 열(212)의 패널 패드 중 일부를 다른 패널 패드를 향해 확장되거나 시프트되도록 배치하는 다양한 구조를 통해, 제1 패널 패드 열(211)과 제2 패널 패드 열(212) 사이의 솟은 영역을 분산시키고 신호 배선 크랙이 발생하지 않도록 할 수 있다.
한편, 본 발명의 실시예들은, 패널 패드가 둘 이상의 열로 이루어진 구조에서 모두 적용될 수 있으며, 일 예로, 3열로 배치된 패널 패드 구조에서도 패널 패드 열 사이의 솟은 영역을 짧은 구간 단위로 분산시키는 구조가 적용될 수 있다.
도 12와 도 13은 본 발명의 실시예들에 따른 표시장치(100)에서, 3열로 배치된 패널 패드 구조의 실시예들을 나타낸 것이다.
도 12를 참조하면, 표시패널(110)의 논-액티브 영역(N/A)에 배치되는 패널 패드는 3열로 배치될 수 있다.
3열로 배치된 패널 패드 열 중 최외측에 배치된 패널 패드 열에 포함된 패널 패드 중 일부는 내측으로 확장된 형태로 배치될 수 있다. 또는, 최외측에 배치된 패널 패드 열의 패널 패드 중 일부는 내측으로 시프트되어 배치될 수 있다.
그리고, 내측에 배치된 패널 패드 열에 포함된 패널 패드 중 일부는 확장된 형태로 배치될 수 있다.
일 예로, 1열에 배치된 패널 패드 중 세 번째 패널 패드가 내측으로 확장되어 배치된다. 그리고, 3열에 배치된 패널 패드 중 두 번째 패널 패드가 내측으로 확장된 형태로 배치된다.
2열에 배치된 패널 패드 중 첫 번째 패널 패드와 네 번째 패널 패드가 확장된 형태로 배치된다.
따라서, 1열에 배치된 패널 패드와 2열에 배치된 패널 패드 사이의 영역이 일직선 상에 위치하지 않음으로써, 패널 패드 사이의 솟은 영역이 짧은 구간 단위로 분산될 수 있도록 한다.
또한, 2열에 배치된 패널 패드와 3열에 배치된 패널 패드 사이의 솟은 영역도 짧은 구간 단위로 분산될 수 있도록 한다.
그러므로, 서로 다른 패널 패드 열에 배치된 패널 패드 사이의 솟은 영역으로 인해 신호 배선에 가해지는 힘을 저감시키고, 신호 배선의 크랙 불량을 방지할 수 있도록 한다.
도 13은 3열로 배치된 패널 패드 구조의 다른 실시예를 나타낸 것이다.
도 13을 참조하면, 최외측의 패널 패드 열에 포함된 패널 패드 중 일부는 내측으로 확장되거나 시프트되어 배치된다. 그리고, 내측에 배치된 패널 패드 열에 포함된 패널 패드는 모두 동일한 형태를 가지며, 일부 패널 패드가 다른 패널 패드 열을 향해 시프트되어 배치될 수 있다.
일 예로, 1열의 패널 패드 중 첫 번째 패널 패드와 세 번째 패널 패드가 내측으로 확장되거나 시프트되어 배치된다. 그리고, 3열의 패널 패드 중 두 번째 패널 패드와 네 번째 패널 패드가 내측으로 확장되거나 시프트되어 배치된다.
2열의 패널 패드는 모두 동일한 형태로 배치되고, 첫 번째 패널 패드와 세 번째 패널 패드는 3열을 향해 시프트되어 배치된다. 그리고, 두 번째 패널 패드와 네 번째 패널 패드는 1열을 향해 시프트되어 배치된다.
따라서, 최외측에 배치된 패널 패드는 확장된 형태로 배치하고, 내측에 배치된 패널 패드는 확장되지 않고 시프트된 구조로 배치되도록 함으로써, 패널 패드 열 사이의 영역이 짧은 구간 단위로 형성되도록 하여 솟음 현상으로 인한 신호 배선 크랙을 방지할 수 있도록 한다.
한편, 본 발명의 실시예들에 따른 패널 패드 구조 적용 시, 패널 패드와 연결되는 필름 패드는 패널 패드와 동일한 형태 및 구조로 배치될 수 있다. 따라서, 패널 패드와 필름 패드가 동일한 형태 및 구조로 배치되어 서로 다른 패널 패드 열 사이의 솟은 영역이 짧은 구간 단위로 분산되어 배치되도록 할 수 있다.
또는, 패널 패드와 연결되는 필름 패드는 패널 패드의 형태 및 구조와 관계 없이 일정한 형태 및 구조를 갖도록 할 수도 있다. 따라서, 필름 패드의 형태나 구조를 변경하지 않고, 패널 패드의 형태 또는 구조를 통해 솟음 현상에 의한 신호 배선 크랙을 방지할 수 있도록 한다.
또한, 본 발명의 실시예들은, 표시패널(110)의 논-액티브 영역(N/A)에 배치된 패널 패드를 위주로 설명되고 있으나, 표시장치(100) 내 둘 이상의 열로 배치되는 모든 패드에 적용될 수 있다.
일 예로, 구동 회로가 칩 온 필름 방식이 아닌 다른 방식으로 구현되는 경우에 배치되는 패드에 적용될 수도 있고, 필름이 인쇄회로기판과 연결되는 부분에 배치되는 패드에 적용될 수도 있다.
본 발명의 실시예들에 의하면, 둘 이상의 열로 이루어진 패널 패드 구조에서 어느 하나의 열의 패널 패드의 일부가 다른 패널 패드를 향해 확장되거나 시프트되도록 배치함으로써, 서로 다른 열의 패널 패드 사이의 영역이 짧은 구간 단위로 분산되어 위치하도록 한다.
이를 통해, 패널 패드의 본딩 공정에서 서로 다른 열의 패널 패드 사이의 영역에서 솟음 현상이 발생하더라도, 솟은 영역에 의해 가해지는 힘을 분산시켜 서로 다른 열의 패널 패드 사이에 배치되는 신호 배선의 크랙 불량이 발생하지 않도록 할 수 있다.
따라서, 고해상도 구현을 위한 다수의 신호 배선과 연결되는 패널 패드가 다수의 열을 이루며 배치되는 구조에서, 강건한 신호 배선 구조를 제공할 수 있도록 한다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시장치 110: 표시패널
120: 게이트 구동 회로 130: 데이터 구동 회로
140: 컨트롤러 200: 패널 패드 열
210: 제1 패널 패드 열 220: 제2 패널 패드 열

Claims (15)

  1. 액티브 영역에 배치된 다수의 신호 배선;
    상기 액티브 영역의 외부 영역인 논-액티브 영역에 배치되고, 상기 다수의 신호 배선과 일체화되거나 연결된 다수의 링크 배선; 및
    상기 논-액티브 영역에 위치하고, 상기 다수의 링크 배선과 연결되는 다수의 패널 패드를 포함하고,
    상기 다수의 패널 패드는,
    일 방향으로 배치된 둘 이상의 패널 패드를 포함하는 제1 패널 패드 열; 및
    상기 제1 패널 패드 열에 포함된 패널 패드 사이의 영역과 대응하는 영역에 배치된 둘 이상의 패널 패드를 포함하는 제2 패널 패드 열로 이루어지고,
    상기 제1 패널 패드 열과 상기 제2 패널 패드 열의 적어도 하나에 포함된 다수의 패널 패드 중 일부는 다른 패널 패드 열을 향해 확장되고, 다른 일부는 다른 패널 패드 열을 향해 비-확장된 형태로 배치된 표시패널.
  2. 제1항에 있어서,
    상기 제1 패널 패드 열에 포함된 둘 이상의 패널 패드 중 일부는 상기 제2 패널 패드 열을 향해 확장된 형태로 배치되고,
    상기 제2 패널 패드 열에 포함된 둘 이상의 패널 패드 중 일부는 상기 제1 패널 패드 열을 향해 확장된 형태로 배치되며,
    상기 제1 패널 패드 열에서 확장된 형태를 갖는 패널 패드와 상기 제2 패널 패드 열에서 확장된 형태를 갖는 패널 패드는 서로 교번하여 배치되는 표시패널.
  3. 제2항에 있어서,
    상기 제1 패널 패드 열에서 확장된 형태로 배치된 패널 패드 사이에 확장되지 않은 형태를 갖는 적어도 하나의 패널 패드가 배치되고,
    상기 제2 패널 패드 열에서 확장된 형태로 배치된 패널 패드 사이에 확장되지 않은 형태를 갖는 적어도 하나의 패널 패드가 배치되는 표시패널.
  4. 제1항에 있어서,
    상기 제1 패널 패드 열에 포함된 둘 이상의 패널 패드 중 일부는 상기 제2 패널 패드 열을 향해 확장된 형태로 배치되고, 상기 제2 패널 패드 열에 포함된 패널 패드는 확장되지 않은 형태로 배치된 표시패널.
  5. 제1항에 있어서,
    상기 제1 패널 패드 열에 포함된 둘 이상의 패널 패드 중 일부는 상기 제2 패널 패드 열을 향해 확장된 형태로 배치되고, 확장된 형태로 배치된 패널 패드는 일정한 개수 단위로 인접하게 배치된 표시패널.
  6. 제1항에 있어서,
    상기 제1 패널 패드 열 및 상기 제2 패널 패드 열에 포함된 패널 패드의 너비는 상기 제1 패널 패드 열에 포함된 패널 패드 사이의 간격 및 상기 제2 패널 패드 열에 포함된 패널 패드 사이의 간격보다 긴 표시패널.
  7. 제1항에 있어서,
    상기 다수의 패널 패드와 각각 대응하여 연결되는 다수의 필름 패드를 포함하고 인쇄회로가 실장된 필름을 더 포함하고,
    상기 필름에 포함된 다수의 필름 패드의 형태는 서로 동일한 표시패널.
  8. 제1항에 있어서,
    상기 다수의 패널 패드와 각각 대응하여 연결되는 다수의 필름 패드를 포함하고 인쇄회로가 실장된 필름을 더 포함하고,
    상기 필름에 포함된 다수의 필름 패드의 형태는 각각 연결되는 패널 패드와 동일한 표시패널.
  9. 액티브 영역에 배치된 다수의 신호 배선;
    상기 액티브 영역의 외부 영역인 논-액티브 영역에 배치되고, 상기 다수의 신호 배선과 일체화되거나 연결된 다수의 링크 배선; 및
    상기 논-액티브 영역에 위치하고, 상기 다수의 링크 배선과 연결되는 다수의 패널 패드를 포함하고,
    상기 다수의 패널 패드는,
    일 방향으로 배치된 둘 이상의 패널 패드를 포함하는 둘 이상의 패널 패드 열로 이루어지고,
    상기 둘 이상의 패널 패드 열 중 최외측에 배치된 패널 패드 열에 포함된 다수의 패널 패드 중 일부는 내측을 향해 확장되고, 다른 일부는 내측을 향해 비-확장된 형태로 배치된 표시패널.
  10. 제9항에 있어서,
    상기 둘 이상의 패널 패드 열 중 내측에 배치된 패널 패드 열에 포함된 다수의 패널 패드 중 일부는 확장된 형태로 배치되고, 확장된 형태로 배치된 패널 패드 사이에 확장되지 않은 형태를 갖는 적어도 하나의 패널 패드가 배치된 표시패널.
  11. 제9항에 있어서,
    상기 둘 이상의 패널 패드 열 중 내측에 배치된 패널 패드 열에 포함된 다수의 패널 패드는 동일한 형태로 배치되고, 적어도 일부는 다른 패널 패드 열을 향해 시프트되어 배치된 표시패널.
  12. 액티브 영역에 배치된 다수의 신호 배선;
    상기 액티브 영역의 외부 영역인 논-액티브 영역에 배치되고, 상기 다수의 신호 배선과 일체화되거나 연결된 다수의 링크 배선; 및
    상기 논-액티브 영역에 위치하고, 상기 다수의 링크 배선과 연결되는 다수의 패널 패드를 포함하고,
    상기 다수의 패널 패드는,
    둘 이상의 패널 패드를 포함하는 제1 패널 패드 열; 및
    둘 이상의 패널 패드를 포함하는 제2 패널 패드 열로 이루어지고,
    상기 제2 패널 패드 열은 상기 제1 패널 패드 열보다 상기 액티브 영역과 더 가깝게 위치하고,
    상기 제1 패널 패드 열에 포함된 둘 이상의 패널 패드 및 상기 제2 패널 패드 열에 포함된 둘 이상의 패널 패드 각각은 상기 링크 배선이 연결된 안쪽 에지와 상기 안쪽 에지의 반대측인 바깥쪽 에지를 갖고,
    상기 제1 패널 패드 열에 포함된 둘 이상의 패널 패드 각각의 안쪽 에지가 1개의 직선 상에 위치하지 않거나,
    상기 제2 패널 패드 열에 포함된 둘 이상의 패널 패드 각각의 바깥쪽 에지가 1개의 직선 상에 위치하지 않는 표시패널.
  13. 제12항에 있어서,
    상기 제1 패널 패드 열에 포함된 둘 이상의 패널 패드 중 적어도 하나의 패널 패드의 안쪽 에지는 상기 제2 패널 패드 열에 포함된 둘 이상의 패널 패드 중 적어도 하나의 패널 패드의 바깥쪽 에지보다 상기 액티브 영역에 더 가깝게 위치하는 표시패널.
  14. 액티브 영역과, 상기 액티브 영역의 외부 영역인 논-액티브 영역을 포함하고, 상기 논-액티브 영역에 배치된 다수의 패널 패드를 포함하는 표시패널; 및
    상기 다수의 패널 패드와 각각 연결되는 다수의 필름 패드가 배치되고, 인쇄회로가 실장된 필름을 포함하고,
    상기 다수의 패널 패드는,
    일 방향으로 배치된 둘 이상의 패널 패드를 포함하는 제1 패널 패드 열;
    상기 제1 패널 패드 열에 포함된 패널 패드 사이의 영역과 대응하는 영역에 배치된 둘 이상의 패널 패드를 포함하는 제2 패널 패드 열로 이루어지고,
    상기 다수의 패널 패드가 가지는 무게 중심;
    상기 무게 중심 중 하나를 같은 열의 패널 패드가 가지는 무게 중심과 연결했을 시 나타나는 다수의 횡축 직선; 및
    상기 다수의 횡축 직선은 근접하여 연결된 다른 횡축 직선과 다른 기울기를 가지는 표시장치.
  15. 제14항에 있어서,
    상기 무게 중심을 다른 열의 패널 패드가 가지는 무게 중심과 연결했을 시 나타나는 다수의 종축 직선; 및
    상기 다수의 종축 직선은 근접하여 위치한 다른 종축 직선과 다른 길이를 가지는 표시장치.
KR1020170137593A 2017-10-23 2017-10-23 표시패널 및 표시장치 KR102477744B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170137593A KR102477744B1 (ko) 2017-10-23 2017-10-23 표시패널 및 표시장치
US16/119,994 US10468435B2 (en) 2017-10-23 2018-08-31 Display panel and display device including display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170137593A KR102477744B1 (ko) 2017-10-23 2017-10-23 표시패널 및 표시장치

Publications (2)

Publication Number Publication Date
KR20190044948A KR20190044948A (ko) 2019-05-02
KR102477744B1 true KR102477744B1 (ko) 2022-12-15

Family

ID=66170058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170137593A KR102477744B1 (ko) 2017-10-23 2017-10-23 표시패널 및 표시장치

Country Status (2)

Country Link
US (1) US10468435B2 (ko)
KR (1) KR102477744B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878679A (zh) * 2018-06-15 2018-11-23 武汉华星光电半导体显示技术有限公司 接合结构、面板接合针脚、封装接合针脚、及其接合方法
KR102581839B1 (ko) * 2018-10-02 2023-09-22 삼성디스플레이 주식회사 표시 장치
CN111708231B (zh) * 2020-06-30 2022-05-24 厦门天马微电子有限公司 一种显示面板及显示装置
KR20230033112A (ko) * 2021-08-27 2023-03-08 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
CN116685169A (zh) * 2022-02-21 2023-09-01 华为技术有限公司 显示面板、其制备方法及显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101353493B1 (ko) * 2007-02-28 2014-01-24 삼성디스플레이 주식회사 어레이 기판, 이의 제조 방법 및 이를 갖는 표시장치
US8698391B2 (en) * 2009-04-29 2014-04-15 Global Oled Technology Llc Chiplet display with oriented chiplets and busses
KR101983374B1 (ko) * 2012-11-06 2019-08-29 삼성디스플레이 주식회사 표시 패널, 칩 온 필름, 및 이들을 포함하는 표시 장치
KR20150080825A (ko) * 2014-01-02 2015-07-10 삼성디스플레이 주식회사 표시 패널, 이를 포함하는 표시 장치 및 이의 제조 방법
KR102413480B1 (ko) * 2015-09-07 2022-06-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102595086B1 (ko) * 2016-07-08 2023-10-27 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
US10468435B2 (en) 2019-11-05
US20190123071A1 (en) 2019-04-25
KR20190044948A (ko) 2019-05-02

Similar Documents

Publication Publication Date Title
KR102477744B1 (ko) 표시패널 및 표시장치
KR102173356B1 (ko) 곡면표시장치
EP2952957B1 (en) Display panel and display apparatus having the same
JP6479917B2 (ja) 表示装置
KR102403205B1 (ko) 디스플레이 패널 및 디스플레이 디바이스
CN108267904B (zh) 显示面板
KR102402395B1 (ko) 터치스크린 내장형 디스플레이 패널 및 터치 디스플레이 디바이스
KR102354076B1 (ko) 터치 디스플레이 장치, 게이트 구동 회로 및 게이트 구동 회로의 구동 방법
US20190347999A1 (en) Display device
US10565921B2 (en) Display panel and display device
KR20150055188A (ko) 표시장치 및 그 제조 방법
KR20180072922A (ko) 유기발광표시패널, 유기발광표시장치
KR20170133573A (ko) 플렉서블 표시패널 및 플렉서블 표시장치
KR20220092289A (ko) 표시 패널, 표시 장치 및 터치 표시 패널
US9711538B2 (en) Display device
JPWO2010007824A1 (ja) 表示装置
EP2999317B1 (en) Driving chip package and display device including the same
KR20210045127A (ko) 터치 디스플레이 장치 및 디스플레이 패널
KR102244247B1 (ko) 표시장치
KR102578007B1 (ko) 드라이버 집적회로 및 이를 포함하는 이형 표시장치
KR102652109B1 (ko) 표시패널 및 표시장치
KR102400171B1 (ko) 표시패널 및 표시장치
KR102291348B1 (ko) 표시장치 및 표시패널
KR20190078780A (ko) 유기발광표시장치 및 그 구동방법
KR102428388B1 (ko) 표시패널 및 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant