JP6479917B2 - 表示装置 - Google Patents

Description

本実施形態は、表示装置に関するものである。

情報化社会が発展するにつれて、画像を表示するための表示装置に対する要求が多様な形態に増加しており、近来には液晶表示装置（ＬＣＤ：Liquid Crystal Display）、プラズマ表示装置（ＰＤＰ：Plasma Display Panel）、有機発光表示装置（ＯＬＥＤ：Organic Light Emitting Display Device）などの種々の表示装置が活用されている。

また、表示装置はデータラインとゲートラインが配置され、データラインとゲートラインとが交差する領域に定義されるサブピクセルが配置された表示パネルと、データラインにデータ電圧を供給するデータドライバと、ゲートラインを駆動するゲートドライバと、データドライバ及びゲートドライバの駆動タイミングを制御するコントローラなどを含む。

従来のゲートドライバは、前記ゲートドライバのシフトレジスタが内蔵された別途のゲートドライバ集積回路（Gate Driver IC）を作って、これをＴＣＰ工程などを用いて表示パネルのゲートラインパッドに連結して使用した。

しかしながら、最近にはゲートドライバのシフトレジスタを直接表示パネル上に形成するゲートインパネル（Gate In Panel；ＧＩＰ）技術が適用されている。

ゲートインパネル（ＧＩＰ）技術は、表示パネル上に薄膜トランジスタで構成されたＧＩＰ回路が形成され、ＧＩＰ回路に複数の信号ラインが表示パネル上に共に配置される。

信号ラインは、ゲートラインの形成時、基板上に同時に形成するか、またはデータラインの形成時、基板上に同時に形成することができる。また、信号ラインはＧＩＰ回路に信号を供給するか、またはＧＩＰ回路から出力される信号をモニタリングするために配置する。

しかしながら、表示パネルに少なくとも２つ以上のゲートドライバがＧＩＰ構造で配置される場合、各ゲートドライバ領域に配置される信号ラインの個数が互いに異なれば、各ゲートドライバとの間で発生するキャパシタンスなどの偏差が発生して画質品位を低下させるようになる。

また、最近、表示パネルが曲線型表示パネルで製作される場合、表示パネルのパッド領域に配置される信号ラインも曲線型構造を有するように階段形態に形成している。

しかしながら、階段形態の信号ラインは隣接して配置されるゲートドライバのＧＩＰ回路と離隔間隔が遠ざかって、これを通じてＧＩＰ回路に含まれたトランジスタの劣化を誘発する問題がある。

本実施形態は、曲線型表示パネルに配置される信号ラインとＧＩＰ回路との間にダミーＧＩＰを配置することによって、ＧＩＰ回路の劣化を防止した表示装置を提供することをその目的とする。

また、本実施形態は、アクティブ領域を挟んで表示パネルに配置されるゲートドライバ領域に互いに同一な信号ラインが配置されるようにすることによって、ゲートドライバの偏差を最小化し、画質不良を改善した表示装置を提供することを他の目的とする。

本実施形態に係る表示装置は、複数のサブピクセルを備えたアクティブ領域とアクティブ領域の周りに沿って配置されたパッド領域を含む表示パネル、表示パネルのパッド領域に配置されたゲートドライバ、ゲートドライバの外側に配置された第１信号ライン、ゲートドライバとアクティブ領域との間に配置された第２信号ラインを含むことができる。

また、本実施形態に係る表示装置は、ゲートドライバは複数のＧＩＰ回路で構成され、複数のＧＩＰ回路と隣接するように配置された複数のダミーＧＩＰ回路を含むことができる。

また、本実施形態に係る表示装置は、複数のダミーＧＩＰ回路は第１信号ラインとゲートドライバとの間、または第２信号ラインとゲートドライバとの間に配置できる。

また、本実施形態に係る表示装置は、アクティブ領域は所定の曲率を有する曲線型に形成され、アクティブ領域の曲線に沿ってゲートドライバ、第１及び第２信号ラインは曲線構造を有することができる。

また、本実施形態に係る表示装置は、複数のＧＩＰ回路は垂直方向に一部が互いに重畳するように配置され、複数のＧＩＰ回路と隣接した複数のダミーＧＩＰ回路は垂直方向に一部が互いに重畳するように配置できる。

また、本実施形態に係る表示装置は、第１及び第２信号ラインは垂直部と水平部が反復された複数の折曲構造で形成できる。

また、本実施形態に係る表示装置は、複数のダミーＧＩＰ回路は各々第１信号ラインまたは第２信号ラインの垂直部と対向することができる。

また、本実施形態に係る表示装置は、ＧＩＰ回路はシフトレジスタとレベルシフタを含む複数のトランジスタで構成できる。

また、本実施形態に係る表示装置は、ダミーＧＩＰ回路は複数のトランジスタで構成できる。

また、本実施形態に係る表示装置は、ダミーＧＩＰ回路は第１信号ライン領域から流入する電界がＧＩＰ回路に進行することを遮断することができる。

また、本実施形態に係る表示装置は、複数のサブピクセルが配置されるアクティブ領域と前記アクティブ領域の周りに沿って配置されるパッド領域を含む表示パネル、アクティブ領域を挟んで前記パッド領域に配置された第１及び第２ゲートドライバ、第１ゲートドライバ領域に配置された少なくとも１つ以上の信号ラインを含む第１信号ライングループ、第２ゲートドライバ領域に配置された少なくとも１つ以上の信号ラインを含む第２信号ライングループを含むことができる。

また、本実施形態に係る表示装置は、第１信号ライングループの信号ライン個数と第２信号ライングループの信号ライン個数は同一でありうる。

また、本実施形態に係る表示装置は、複数のサブピクセルは有機発光ダイオードを含むことができる。

また、本実施形態に係る表示装置は、第１及び第２ゲートドライブ領域のうち、いずれか１つには各サブピクセルにイネーブル信号を供給するために配置された複数のイネーブル回路をさらに含むことができる。

また、本実施形態に係る表示装置は、複数のサブピクセルは４個のトランジスタと１つのキャパシタ、５個のトランジスタと１つのキャパシタ、または５個のトランジスタと２つのキャパシタのうち、いずれか１つでありうる。

また、本実施形態に係る表示装置は、第１信号ライングループに配置された信号ラインのうちのいずれか１つと、第２信号ライングループに配置された信号ラインのうちのいずれか１つは、互いに同一な信号が印加できる。

また、本実施形態に係る表示装置は、第１信号ライングループに配置された信号ラインのうちのいずれか１つと、第２信号ライングループに配置された信号ラインのうちのいずれか１つは、１つの信号ラインから分岐された信号ラインでありうる。

また、本実施形態に係る表示装置は、曲線型表示パネルに配置される信号ラインとＧＩＰ回路の間にダミーＧＩＰを配置することによって、ＧＩＰ回路の劣化を防止した効果がある。

本実施形態に係る表示装置は、曲線型表示パネルに配置される信号ラインとＧＩＰ回路の間にダミーＧＩＰを配置することによって、ＧＩＰ回路の劣化を防止した効果がある。

また、本実施形態に係る表示装置は、アクティブ領域を挟んで表示パネルに配置されるゲートドライバ領域に互いに同一な信号ラインが配置されるようにすることによって、ゲートドライバの偏差を最小化し、画質不良を改善した効果がある。

本実施形態に係る表示装置の概略的なシステム構成図である。 本実施形態の表示装置のサブピクセルに対する等価回路図である。 本実施形態に係る曲線型表示装置の構造を図示した図である。 本実施形態に係る曲線型表示装置のＡ領域を拡大した図である。 曲線型表示装置のゲートドライバで発生する劣化現象を説明するための図である。 本実施形態に係る曲線型表示装置のゲートドライバ構造を図示した図である。 本実施形態に係る曲線型表示装置のゲートドライブでダミーＧＩＰ回路によりゲートドライブのＧＩＰ回路が保護される過程を説明するための図である。 本実施形態に係る他の表示装置の構造を図示した図である。 図８の表示装置のサブピクセルに対する多様な等価回路を図示した図である。 図８の表示装置のサブピクセルに対する多様な等価回路を図示した図である。 図８の表示装置のサブピクセルに対する多様な等価回路を図示した図である。 本実施形態に係る他の表示装置のゲートドライバ領域の信号ラインの構造を図示した図である。 本実施形態に係る他の表示装置において、ゲートドライバ領域で信号ラインが互いに非対称的に配置される形態を図示した断面図である。 本実施形態に係る他の表示装置において、ゲートドライバ領域で信号ラインが互いに対称的に配置される形態を図示した図である。 本実施形態に係る他の表示装置において、ゲートドライバ領域で信号ラインが互いに対称的に配置される形態を図示した図である。

本発明の利点及び特徴、そしてそれらを達成する方法は添付の図面と共に詳細に後述されている実施形態を参照すれば明確になる。しかしながら、本発明は以下に開示される実施形態に限定されるものでなく、互いに異なる多様な形態に具現されるはずであり、単に本実施形態は本発明の開示が完全になるようにし、本発明が属する技術分野で通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものであり、本発明は請求項の範疇により定義されるだけである。

本発明の実施形態を説明するための図面に開示された形状、大きさ、比率、角度、個数などは例示的なものであるので、本発明が図示された事項に限定されるものではない。明細書の全体に亘って同一参照符号は同一構成要素を称する。また、本発明を説明するに当たって、関連した公知技術に対する具体的な説明が本発明の要旨を曖昧にすることがあると判断される場合、その詳細な説明は省略する。

本明細書上で言及した‘含む’、‘有する’、‘なされる’などが使われる場合、‘〜のみ’が使われない限り、他の部分が追加できる。構成要素を単数で表現した場合に、特別に明示的な記載事項がない限り、複数を含む場合を含む。

構成要素を解析するに当たって、別途の明示的な記載がなくても誤差範囲を含むものとして解析する。

位置関係に対する説明の場合、例えば、‘〜上に’、‘〜上部に’、‘〜下部に’、‘~そばに’などにより２部分の位置関係が説明される場合、‘直ちに’または‘直接’が使われない限り、２部分の間に１つ以上の他の部分が位置することもできる。

時間関係に対する説明の場合、例えば、‘〜後に’、‘〜に続いて’、‘〜次に’、‘〜前に’などにより時間的先後関係が説明される場合、‘直ちに’または‘直接’が使われない限り連続的でない場合も含むことができる。

第１、第２などが多様な構成要素を叙述するために使われるが、これら構成要素はこれら用語により制限されない。これら用語は単に１つの構成要素を他の構成要素と区別するために使用するものである。したがって、以下で言及される第１構成要素は本発明の技術的思想内で第２構成要素でありうる。

本発明の種々の実施形態の各々の特徴が部分的に、または全体的に互いに結合または組み合わせ可能であり、技術的に多様な連動及び駆動が可能であり、各実施形態が互いに対して独立的に実施可能であることもでき、関連関係で共に実施することもできる。

以下、本発明の実施形態は図面を参考して詳細に説明する。そして、図面において、装置の大きさ及び厚さなどは便宜のために誇張されて表現されることもできる。明細書の全体に亘って同一な参照番号は同一な構成要素を示す。

図１は本実施形態に係る有機発光表示装置の概略的なシステム構成図であり、図２は本実施形態の有機発光表示装置のサブピクセルに対する等価回路図である。

図１及び図２を参照すると、本実施形態に係る有機発光表示装置１００は、第１方向（例：列方向）に多数のデータライン（ＤＬ ＃１，ＤＬ ＃２，．．．，ＤＬ ＃４Ｍ、Ｍは１以上の自然数）が配置され、第２方向（例：行方向）に多数のゲートライン（ＧＬ ＃１，ＧＬ ＃２，．．．，ＧＬ ＃Ｎ、Ｎは１以上の自然数）が配置され、多数のサブピクセルＳＰがマトリックス形式で配置された表示パネル１１０と、多数のデータライン（ＤＬ ＃１，ＤＬ ＃２，．．．，ＤＬ ＃４Ｍ）を駆動するデータドライバ１２０と、多数のゲートライン（ＧＬ ＃１，ＧＬ ＃２，．．．，ＧＬ ＃Ｎ）を駆動するゲートドライバ１３０と、データドライバ１２０及びゲートドライバ１３０を制御するコントローラ（Ｔ−ＣＯＮ）１４０などを含む。

データドライバ１２０は、多数のデータライン（ＤＬ ＃１，ＤＬ ＃２，．．．，ＤＬ ＃４Ｍ）にデータ電圧を供給することによって、多数のデータラインを駆動する。

ゲートドライバ１３０は、多数のゲートライン（ＧＬ ＃１，ＧＬ ＃２，．．．，ＧＬ ＃Ｎ）にスキャン信号を順次に供給することによって、多数のゲートライン（ＧＬ ＃１，ＧＬ ＃２，．．．，ＧＬ ＃Ｎ）を順次に駆動する。

コントローラ１４０は、データドライバ１２０及びゲートドライバ１３０に各種の制御信号を供給して、データドライバ１２０及びゲートドライバ１３０を制御する。

このようなコントローラ１４０は、各フレームで具現するタイミングによってスキャンを始めて、外部から入力される入力映像データをデータドライバ１２０で使用するデータ信号形式に合うように転換して、転換された映像データ（DATA）を出力し、スキャンに合せて適当な時間にデータ駆動を統制する。

ゲートドライバ１３０は、コントローラ１４０の制御によって、オン（On）電圧またはオフ（Off）電圧のスキャン信号を多数のゲートライン（ＧＬ ＃１，ＧＬ ＃２，．．．、ＧＬ ＃Ｎ）に順次に供給して多数のゲートライン（ＧＬ ＃１，ＧＬ ＃２，．．．，ＧＬ ＃Ｎ）を駆動する。

ゲートドライバ１３０は、駆動方式によって、図１のように、表示パネル１１０の一側のみに位置することもでき、場合によっては、両側に位置することもできる。

また、ゲートドライバ１３０は、１つ以上のゲートドライバ集積回路（Gate Driver Integrated Circuit）を含むことができる。これを本明細書ではＧＩＰ回路という。

各ＧＩＰ回路は、テープオートメーテッドボンディング（ＴＡＢ：Tape Automated Bonding）方式、またはチップオンガラス（ＣＯＧ）方式により表示パネル１１０のボンディングパッド（Bonding Pad）に連結されるか、またはＧＩＰ（Gate In Panel）タイプで具現されて表示パネル１１０に直接配置されることもでき、場合によって、表示パネル１１０に集積化されて配置されることもできる。

各ＧＩＰ回路の各々は、シフトレジスタ、レベルシフタなどを含むことができる。
データドライバ１２０は、特定ゲートラインが開けば、コントローラ１４０から受信した映像データ（DATA）をアナログ形態のデータ電圧に変換して多数のデータライン（ＤＬ ＃１，ＤＬ ＃２，．．．，ＤＬ ＃４Ｍ）に供給することによって、多数のデータライン（ＤＬ ＃１，ＤＬ ＃２，．．．，ＤＬ ＃４Ｍ）を駆動する。

データドライバ１２０は、少なくとも１つのソースドライバ集積回路（Source Driver Integrated Circuit）を含んで多数のデータライン（ＤＬ ＃１，ＤＬ ＃２，．．．，ＤＬ ＃４Ｍ）を駆動することができる。

各ソースドライバ集積回路は、テープオートメーテッドボンディング（ＴＡＢ：Tape Automated Bonding）方式、またはチップオンガラス（ＣＯＧ）方式により表示パネル１１０のボンディングパッド（Bonding Pad）に連結されるか、または表示パネル１１０に直接配置されることもでき、場合によって、表示パネル１１０に集積化されて配置されることもできる。

各ソースドライバ集積回路は、シフトレジスタ、ラッチ回路などを含むロジック部と、デジタルアナログコンバータ（ＤＡＣ：Digital Analog Converter）と、出力バッファなどを含むことができ、場合によって、サブピクセルの特性（例：駆動トランジスタのしきい電圧及び移動度、有機発光ダイオードのしきい電圧、サブピクセルの輝度など）を補償するために、サブピクセルの特性をセンシングするためのセンシング部をさらに含むことができる。

各ソースドライバ集積回路は、チップオンフィルム（ＣＯＦ：Chip On Film）方式により具現できる。この場合、各ソースドライバ集積回路の一端は少なくとも１つのソース印刷回路基板（Source Printed Circuit Board）にボンディングされ、他端は表示パネル１１０にボンディングされる。

一方、コントローラ１４０は、入力映像データと共に、垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈｓｙｎｃ）、入力データイネーブル（ＤＥ：Data Enable）信号、クロック信号（ＣＬＫ）などを含む各種のタイミング信号を外部（例：ホストシステム）から受信する。

コントローラ１４０は、外部から入力された入力映像データをデータドライバ１２０で使用するデータ信号形式に合うように転換して、転換された映像データを出力すること以外に、データドライバ１２０及びゲートドライバ１３０を制御するために、垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈｓｙｎｃ）、入力ＤＥ信号、クロック信号などのタイミング信号の入力を受けて、各種の制御信号を生成してデータドライバ１２０及びゲートドライバ１３０に出力する。

例えば、コントローラ１４０は、ゲートドライバ１３０を制御するために、ゲートスタートパルス（ＧＳＰ：Gate Start Pulse）、ゲートシフトクロック（ＧＳＣ：Gate Shift Clock）、ゲート出力イネーブル信号（ＧＯＥ：Gate Output Enable）などを含む各種のゲート制御信号（ＧＣＳ：Gate Control Signal）を出力する。

ここで、ゲートスタートパルス（ＧＳＰ）はゲートドライバ１３０を構成する１つ以上のＧＩＰ回路（ゲートドライバ集積回路）の動作スタートタイミングを制御する。ゲートシフトクロック（ＧＳＣ）は１つ以上のＧＩＰ回路に共通に入力されるクロック信号であって、スキャン信号（ゲートパルス）のシフトタイミングを制御する。ゲート出力イネーブル信号（ＧＯＥ）は、１つ以上のＧＩＰ回路のタイミング情報を指定している。

また、コントローラ１４０は、データドライバ１２０を制御するために、ソーススタートパルス（ＳＳＰ：Source Start Pulse）、ソースサンプリングクロック（ＳＳＣ：Source Sampling Clock）、ソース出力イネーブル信号（ＳＯＥ：Source Output Enable）などを含む各種のデータ制御信号（ＤＣＳ：Data Control Signal）を出力する。

ここで、ソーススタートパルス（ＳＳＰ）はデータドライバ１２０を構成する１つ以上のソースドライバ集積回路のデータサンプリング開始タイミングを制御する。ソースサンプリングクロック（ＳＳＣ）は、ソースドライバ集積回路の各々でデータのサンプリングタイミングを制御するクロック信号である。ソース出力イネーブル信号（ＳＯＥ）は、データドライバ１２０の出力タイミングを制御する。

図１を参照すると、コントローラ１４０は、ソースドライバ集積回路がボンディングされたソース印刷回路基板と軟性フラットケーブル（ＦＦＣ：Flexible Flat Cable）または軟性印刷回路（ＦＰＣ：Flexible Printed Circuit）などの連結媒体を通じて連結されたコントロール印刷回路基板（Control Printed Circuit Board）に配置できる。

このようなコントロール印刷回路基板には、表示パネル１１０、データドライバ１２０、及びゲートドライバ１３０などに各種の電圧または電流を供給するか、または供給する各種の電圧または電流を制御する電源コントローラ（図示せず）がさらに配置できる。このような電源コントローラは、電源管理集積回路（Power Ｍanagement IC）ともいう。

前述したソース印刷回路基板とコントロール印刷回路基板は、１つの印刷回路基板となっていることもできる。

本実施形態に係る有機発光表示装置１００で表示パネル１１０に配置される各サブピクセルＳＰには、有機発光ダイオード（ＯＬＥＤ：Organic Light Emitting Diode）、２つ以上のトランジスタ、少なくとも１つのキャパシタなどの回路素子で構成できる。

各サブピクセルを構成する回路素子の種類及び個数は、提供機能及び設計方式などによって多様に定まることができる。

本実施形態に係る表示パネル１１０での各サブピクセルは、有機発光ダイオード（ＯＬＥＤ）の特性値（例：しきい電圧など）、有機発光ダイオード（ＯＬＥＤ）を駆動する駆動トランジスタの特性値（例：しきい電圧、移動度など）などのサブピクセル特性値を補償するための回路構造となっていることができる。

図２を参照すると、各サブピクセルＳＰは１つのデータライン（ＤＬ）と連結され、１つのゲートライン（ＧＬ）を通じて１つのスキャン信号（ＳＣＡＮ）のみを供給される。

このような各サブピクセルは、有機発光ダイオード（ＯＬＥＤ：Organic Light Emitting Diode）を含み、駆動トランジスタ（ＤＴ：Driving Transistor）、第１トランジスタＴ１、第２トランジスタＴ２、及びストレージキャパシタＣｓｔなどを含む。このように、各サブピクセルは３個のトランジスタＤＴ、Ｔ１、Ｔ２と１つのストレージキャパシタＣｓｔを含むので、各サブピクセルは３Ｔ（Transistor）１Ｃ（Capacitor）構造を有するとする。

各サブピクセル内の駆動トランジスタＤＴは、駆動電圧ライン（ＤＶＬ：Driving Voltage Line）で供給される駆動電圧（ＥＶＤＤ）の印加を受けて、第２トランジスタＴ２を介して印加されたゲートノードＮ２の電圧データ電圧により制御されて有機発光ダイオードＯＬＥＤを駆動させるトランジスタである。図面に図示されたＥＶＳＳは基底電圧である。

このような駆動トランジスタＤＴは、第１ノードＮ１、第２ノードＮ２、第３ノードＮ３を有しており、第１ノードＮ１には第１トランジスタＴ１と連結され、第２ノードＮ２には第２トランジスタＴ２と連結され、第３ノードＮ３には駆動電圧ＥＶＤＤの供給を受ける。

ここで、一例に、駆動トランジスタＤＴの第１ノードは、ソースノード（Source Node）、‘ソース電極’ともいう）であり、第２ノードはゲートノード（Gate Node、‘ゲート電極’ともいう）であり、第３ノードＮ３はドレインノード（Drain Node、‘ドレイン電極’ともいう）でありうる。トランジスタのタイプ変更、回路変更などによって、駆動トランジスタＤＴの第１ノード、第２ノード、及び第３ノードが変わることがある。

また、第１トランジスタＴ１は、ゲートラインＧＬから供給されるスキャン信号（ＳＣＡＮ）により制御され、基準電圧（Ｖｒｅｆ：Reference Voltage）を供給する基準電圧ライン（ＲＶＬ：Reference Voltage Line）または基準電圧ラインＲＶＬに連結される連結パターン（ＣＰ：Connection Pattern）と駆動トランジスタＤＴの第１ノードＮ１との間に連結される。

このような第１トランジスタＴ１は、“センサートランジスタ（Sensor Transistor）”ともいう。

また、第２トランジスタＴ２はゲートラインＧＬで共通に供給されるスキャン信号（ＳＣＡＮ）により制御され、該当データラインＤＬと駆動トランジスタＤＴの第２ノードＮ２との間に連結される。このような第２トランジスタＴ２は“スイッチングトランジスタ（Switching Transistor）”ともいう。

また、ストレージキャパシタＣｓｔは、駆動トランジスタＤＴの第１ノードＮ１と第２ノードＮ２との間に連結されて、データ電圧を１フレームの間維持させる役割をすることができる。

前述したように、第１トランジスタＴ１と第２トランジスタＴ２は、１つの同一なゲートライン（共通ゲートライン）を通じて供給される１つのスキャン信号により制御される。このように、各サブピクセルは１つのスキャン信号を使用するため、本発明の実施形態で各サブピクセルは“３Ｔ１Ｃ基盤の１スキャン構造”の基本サブピクセル構造を有するとする。

しかしながら、これは固定されたものでないので、第１トランジスタＴ１と第２トランジスタＴ２に各々個別的にゲートラインとセンシングラインが連結されることができ、このような構造を“３Ｔ１Ｃ基盤の２スキャン構造”と命名する。

一方、本実施形態に係る有機発光表示装置１００のサブピクセル構造は、図２を参照して説明した“基本サブピクセル構造（３Ｔ１Ｃ基盤の１スキャン構造）”以外に、各サブピクセルがデータラインＤＬ、ゲートラインＧＬ、駆動電圧ラインＤＶＬ、基準電圧ラインＲＶＬなどのいろいろな信号ラインと連結されることと関連した“信号ライン連結構造”も含む。

ここで、信号ラインは、各サブピクセルにデータ電圧を供給してくれるためのデータラインＤＬと、スキャン信号を供給してくれるためのゲートラインＧＬだけでなく、各サブピクセルに基準電圧（Ｖｒｅｆ）を供給するための基準電圧ラインＲＶＬと、駆動電圧（ＥＶＤＤ）を供給するための駆動電圧ラインＤＶＬなどをさらに含む。

前述した基準電圧ラインＲＶＬと駆動電圧ラインＤＶＬは、データラインＤＬと平行に形成されるが、各々個数はデータライン個数と同一であることもあり、データラインの個数より少ないこともある。

仮に、基準電圧ラインＲＶＬの個数及び駆動電圧ラインＤＶＬの個数がデータラインＤＬの個数より少ない場合、一部のサブピクセルは駆動電圧ラインＤＶＬ及び基準電圧ラインＲＶＬとは直ちに連結されることもでき、他の一部のサブピクセルは駆動電圧ラインＤＶＬ及び基準電圧ラインＲＶＬと直ちに連結されず、連結パターンＣＰを通じて駆動電圧ラインＤＶＬ及び基準電圧ラインＲＶＬと各々連結できる。

また、本実施形態の有機発光表示装置１００に配置されるサブピクセルは、赤色（Ｒ）サブピクセル、白色（Ｗ）サブピクセル、青色（Ｂ）サブピクセル、及び緑色（Ｇ）サブピクセルの順に１つの単位ピクセルをなすことができる。しかしながら、これは固定されたものでないので、赤色（Ｒ）サブピクセル、白色（Ｗ）サブピクセル、青色（Ｂ）サブピクセル、及び緑色（Ｇ）サブピクセルの順序は多様に変更されて配置できる。

また、本明細書及び図面では、トランジスタＤＴ、Ｔ１、Ｔ２がＮタイプのものとして図示されて説明されたが、これは説明の便宜のためのものであり、回路設計変更によって、トランジスタＤＴ、Ｔ１、Ｔ２全てがＰタイプに変更されるか、またはトランジスタＤＴ、Ｔ１、Ｔ２のうちの一部はＮタイプで、他の一部はＰタイプで具現されることもできる。また、有機発光ダイオードＯＬＥＤはインバーテッド（Inverted）タイプにも変更できる。

また、本明細書に記載されたトランジスタＤＴ、Ｔ１、Ｔ２は、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）ともいう。

図３は、本実施形態に係る曲線型表示装置の構造を図示した図である。

図３を参照すると、本実施形態に係る曲線型表示装置４２０は、円形構造または楕円構造で形成できる。図１に図示された表示パネル１１０は四角形態を有するが、時計のような表示装置に使用する場合には所定の曲率を有する曲線型表示パネル３１０で形成できる。

本実施形態に係る曲線型表示パネル３１０は、周りに沿って所定の曲率を有することができる。例えば、本実施形態に係る曲線型表示パネル３１０はアクティブ領域（Ａ／Ａ）の中心から曲線型表示パネル３１０の縁の周りが同一な長さで具現される円形表示パネル、長方向と短方向の長さが互いに異なる楕円形表示パネルを含むことができる。

曲線型表示パネル３１０のアクティブ領域（Ａ／Ａ：Active Area）には、図１で説明したように、複数のサブピクセルが配置され、アクティブ領域（Ａ／Ａ）の外側に沿って多数のパッドで構成されたパッド部ＰＡＰと信号ラインが配置された領域で構成されたパッド領域（ＰＡ：Pad Area）を含むことができる。

図３に示すように、アクティブ領域（Ａ／Ａ）が円形である場合、パッド領域（ＰＡ）に配置された信号ラインＳＬ１、ＳＬ２は、アクティブ領域（Ａ／Ａ）を覆いかぶせるように曲線型に形成できる。また、曲線型表示装置４２０がＧＩＰ構造を有する場合、ゲートドライバ３００も曲線型構造で形成される。ゲートドライバ３００の内側には複数のＧＩＰ回路が配置され、ＧＩＰ回路はシフトレジスタ、レベルシフタなどを具現するために配置された複数のトランジスタを含む。

図面に図示したように、曲線型表示パネル３１０のパッド領域（ＰＡ）には第１信号ラインＳＬ１と第２信号ラインＳＬ２が配置される。第１信号ラインＳＬ１と第２信号ラインＳＬ２は各々複数のラインで構成され、これらラインは本実施形態への表示装置が有機発光表示装置である場合、クロック信号を供給するライン、ゲートドライバ３００に信号を入出力するためのライン、ＭＵＸ部及びオートプルーブ検査のためのスイッチング部などを含むことができる。

図４は、本実施形態に係る曲線型表示装置のＡ領域を拡大した図である。

図４を参照すると、本実施形態に係る曲線型表示装置４２０のＡ領域を見ると、円形のアクティブ領域（Ａ／Ａ）に沿って信号ラインＳＬ１、ＳＬ２とＧＩＰ回路（ＧＩＰ）で構成されたゲートドライバが配置されている。第１信号ラインＳＬ１は、アクティブ領域（Ａ／Ａ）の曲線に沿って形成できるように水平部ＨＰと垂直部ＶＰに複数回折曲して形成する。したがって、第１信号ラインＳＬ１はアクティブ領域（Ａ／Ａ）の曲線に沿って階段形状を有することを見ることができる。

また、ゲートドライバを構成するＧＩＰ回路（ＧＩＰ）は、垂直方向に順次に配置され、かつ水平方向に順次にＧＩＰ回路（ＧＩＰ）がシフトされて、ＧＩＰ回路（ＧＩＰ）は垂直方向を基準に一部領域のみ重畳するように配置される。即ち、ＧＩＰ回路（ＧＩＰ）やはり階段形態に配列される。

したがって、ゲートドライバを構成する各々のＧＩＰ回路は、隣接した第１信号ラインＳＬ１の垂直部ＶＰと互いに対向するように配置される。

しかしながら、前述したように、ＧＩＰ回路（ＧＩＰ）を配置し、第１信号ラインＳＬ１を階段形態に形成する場合、第１信号ラインＳＬ１の垂直部ＶＰとゲートドライバのＧＩＰ回路（ＧＩＰ）との間に離隔空間ＳＰＡが存在する問題が発生する。

このように、ＧＩＰ回路（ＧＩＰ）と第１信号ラインＳＬ１との間に離隔空間ＳＰＡが発生する場合、第１信号ラインＳＬ１からＧＩＰ回路（ＧＩＰ）に電界が印加されてＧＩＰ回路を構成するトランジスタに劣化が発生する。

図５は、曲線型表示装置のゲートドライブで発生する劣化現象を説明するための図である。

図５に示すように、ゲートドライバを構成するＧＩＰ回路（ＧＩＰ）はシフトレジスタ及びレベルシフタなどを含むことができ、これらは複数のトランジスタで構成される。

ＧＩＰ回路（ＧＩＰ）を構成するトランジスタの断面を見ると、絶縁層ＩＬ上にバッファ層ＢＬが形成され、バッファ層ＢＬ上にアクティブ層ＡＬ、ソース／ドレイン電極Ｄ、ゲート絶縁層ＧＩ、及びゲート電極Ｇａｔｅが積層されている。また、トランジスタと隣接した領域には第１信号ラインＳＬ１が配置されるが、第１信号ラインＳＬ１とトランジスタとの間に電界が形成される場合、絶縁層ＩＬに使われるポリイミド（Polyimid）でホール（hole）と電子ｅが誘起される。

このように、誘起されたホールｈと電子ｅはイオン状態でトランジスタのアクティブ層ＡＬに衝撃を与えて、アクティブ層ＡＬ内で再結合されながらトランジスタに劣化を誘発する。

ゲートドライバを構成するＧＩＰ回路（ＧＩＰ）内のトランジスタが劣化されれば、素子信頼性が落ちてゲートドライバから出力されるスキャン信号に歪みが発生する。

スキャン信号の歪みは表示装置の画面品位が落ちる原因となる。

本実施形態に係る曲線型表示装置は、ゲートドライバを構成するＧＩＰ回路と隣接した信号ラインの間にダミーＧＩＰ回路を配置することによって、信号ラインとＧＩＰ回路との間に形成される電界を遮蔽する効果がある。

また、本実施形態に係る曲線型表示装置は、ゲートドライバを構成するＧＩＰ回路と信号ラインとの間にダミーＧＩＰ回路を配置することによって、ＧＩＰ回路に配置されるトランジスタの劣化を防止して素子信頼性を向上させる効果がある。

図６は本実施形態に係る曲線型表示装置のゲートドライバ構造を図示した図であり、図７は本実施形態に係る曲線型表示装置のゲートドライブでダミーＧＩＰ回路によりゲートドライブのＧＩＰ回路が保護される過程を説明するための図である。

図６及び図７を参照すると、本実施形態に係る曲線型表示装置は、ゲートドライバ領域に配置されたＧＩＰ回路（ＧＩＰ）とゲートドライバを挟んで配置された第１信号ラインＳＬ１及び第２信号ラインＳＬ２を含む。

曲線型表示装置に配置される信号ラインは、円形のアクティブ領域に沿って曲線型に形成されなければならないので、第１信号ラインＳＬ１と第２信号ラインＳＬ２は垂直部ＶＰと水平部ＨＰが複数回反復された折曲構造で形成される。即ち、第１信号ラインＳＬ１及び第２信号ラインＳＬ２は各々階段形状に形成される。

また、本実施形態に係る曲線型表示装置は、ゲートドライバと第１信号ラインＳＬ１との間にダミーＧＩＰ回路Ｄ＿ＧＩＰを配置して、ゲートドライバの劣化現象を防止する。

また、ゲートドライバを構成するＧＩＰ回路（ＧＩＰ）の配置構造（図４の説明）と類似するように、ＧＩＰ回路（ＧＩＰ）に各々隣接するように配置される複数のダミーＧＩＰ回路（Ｄ＿ＧＩＰ）も垂直方向に順次に配置される。

また、ダミーＧＩＰ回路（Ｄ＿ＧＩＰ）は、水平方向にシフト垂直方向を基準にダミーＧＩＰ回路（Ｄ＿ＧＩＰ）も一部領域のみ互いに重畳するように配置される。即ち、ダミーＧＩＰ回路（Ｄ＿ＧＩＰ）は階段形態に配列される。

図面に図示したように、ダミーＧＩＰ回路（Ｄ＿ＧＩＰ）は各々ＧＩＰ回路（ＧＩＰ）と水平方向に隣接するように配置され、第１信号ラインＳＬ１の垂直部ＶＰと対向する。

図面に図示してはいないが、ダミーＧＩＰ回路（Ｄ＿ＧＩＰ）はゲートドライバと第２信号ラインＳＬ２との間に第１信号ラインＳＬ１と隣接するようにダミーＧＩＰ回路（Ｄ＿ＧＩＰ）が配置された構造と同一な方式により配置できる。

図７に図示したように、第１信号ラインＳＬ１とＧＩＰ回路（ＧＩＰ）との間にはダミーＧＩＰ回路（Ｄ＿ＧＩＰ）が配置されている。第１信号ラインＳＬ１により発生した電界はダミーＧＩＰ回路（Ｄ＿ＧＩＰ）によりＧＩＰ回路（ＧＩＰ）に印加されず、遮断される。したがって、ホールｈと電子ｅの再結合はダミーＧＩＰ回路（Ｄ＿ＧＩＰ）のトランジスタで発生し、ゲートドライバを構成するＧＩＰ回路（ＧＩＰ）には劣化現象が発生しない。

したがって、第１信号ラインにより発生する電界によりゲートドライバを構成するトランジスタに劣化が発生することを防止することができる。これによって、ゲートドライバを構成するＧＩＰ回路の信頼性を向上させることができる。

図７に図示したように、第１信号ラインＳＬ１により発生した電界によりホールｈと電子ｅはダミーＧＩＰ回路（Ｄ＿ＧＩＰ）内のトランジスタで再結合され、ＧＩＰ回路（ＧＩＰ）を構成するトランジスタではホールｈと電子ｅが誘起されないことを見ることができる。

したがって、本実施形態に係る曲線型表示装置は、ゲートドライバを構成するＧＩＰ回路と隣接した信号ラインの間にダミーＧＩＰ回路を配置することによって、信号ラインとＧＩＰ回路との間に形成される電界を遮蔽する効果がある。

また、本実施形態に係る曲線型表示装置は、ゲートドライバを構成するＧＩＰ回路と信号ラインとの間にダミーＧＩＰ回路を配置することによって、ＧＩＰ回路に配置されるトランジスタの劣化を防止して素子信頼性を向上させる効果がある。

図８は、本実施形態に係る他の表示装置の構造を図示した図である。

図８を参照すると、本実施形態に係る表示装置８００は、アクティブ領域（Ａ／Ａ）とパッド領域（ＰＡ）を備えた表示パネル８１０を含むことができる。表示パネル８１０のアクティブ領域（Ａ／Ａ）には複数のサブピクセルが配置され、パッド領域（ＰＡ）には複数のパッドが配置されたパッド部ＰＡＰ、第１ゲートドライバ８０３ａと第２ゲートドライバ８０３ｂ、及びデータ駆動部８０１が配置できる。

本実施形態に係る表示装置は、第１ゲートドライバ８０３ａと第２ゲートドライバ８０３ｂが表示パネル８１０上に実装されるＧＩＰ構造を有することができる。

本実施形態に係る表示装置は有機発光表示装置であり、各サブピクセルは図２で説明した３Ｔ１Ｃ構造、または図９から図１１に図示したように、４Ｔ１Ｃ構造、５Ｔ１Ｃ構造、及び５Ｔ２Ｃ構造でありうる。

図９から図１１は、図８の表示装置のサブピクセルに対する多様な等価回路を図示した図である。

図９を参照すると、本実施形態に係る表示装置の各サブピクセルは４Ｔ２Ｃ構造を有することができる。各サブピクセルは，第１スキャンライン（第１ゲートライン：ＳＣＡＮ１）にゲートが連結され、データラインＤＬに一端が連結され、第１ノードＡに他端が連結された第１トランジスタＴＦＴ１と、第１ノードＡと駆動電圧ラインＤＶＬとの間に連結された第１キャパシタＣＳ１と、第１ノードＡと第２ノードＢとの間に連結された第２キャパシタＣＳ２と、第２ノードＢにゲートが連結され、駆動電圧ラインＤＶＬに一端が連結され、第３ノードＣに他端が連結された駆動トランジスタＤＴと、第２スキャンライン（第２ゲートライン：ＳＣＡＮ２）にゲートが連結され、第２ノードＢに一端が連結され、第３ノードＣに他端が連結された第２トランジスタＴＦＴ２と、イネーブルラインＥｎａｂｌｅにゲートが連結され、第３ノードＣに一端が連結された第３トランジスタＴＦＴ３と、第３トランジスタＴＦＴ３の他端に第１電極が連結され、基底電圧ラインＶＳＳに第２電極が連結された有機発光ダイオードＯＬＥＤを含むことができる。

ここで、第１トランジスタＴＦＴ１は第１スキャンライン（第１ゲートライン：ＳＣＡＮ１）を通じて供給された第１スキャン信号によりターンオンされてデータラインＤＬを通じて供給されたデータ信号を伝達する。そして、第１キャパシタＣＳ１は駆動電圧ラインＤＶＬを通じて供給された電圧と第１トランジスタＴＦＴ１を通じて供給された電圧の差電圧を維持する。

そして、第２キャパシタＣＳ２は第１トランジスタＴＦＴ１を通じて供給されたデータ信号と第１キャパシタＣＳ１に維持された電圧によるデータ信号を格納する。そして、第２トランジスタＴＦＴ２は第２スキャンライン（第２ゲートライン：ＳＣＡＮ２）を通じて供給された第２スキャン信号によりターンオンされて駆動トランジスタＤＴのしきい電圧を制御する。そして、駆動トランジスタＤＴは第２キャパシタＣＳ２に格納されたデータ信号に対応して駆動する。第３トランジスタＴＦＴ３は、イネーブルラインＥｎａｂｌｅを通じて供給されたイネーブル信号によりターンオンされ、駆動トランジスタＤＴを通じて流れる電流を制御する。有機発光ダイオードＯＬＥＤは、駆動トランジスタＤＴが駆動をし、第３トランジスタＴＦＴ３がターンオン状態になれば、駆動電圧ラインＤＶＬを通じて供給された電流により発光する。

図１０を参照すると、本実施形態に係る表示装置の各サブピクセルは、５Ｔ１Ｃ構造を有することができる。各サブピクセルは、第１スキャンラインＳＣＡＮ１にゲートが連結され、データラインＤＬに一端が連結され、第１ノードＡに他端が連結された第１トランジスタＴＦＴ１と、第１ノードＡと第２ノードＢとの間に連結されたキャパシタＣＳＴと、第２ノードＢにゲートが連結され、駆動電圧ラインＤＶＬに一端が連結され、第３ノードＣに他端が連結された駆動トランジスタＤＴと、イネーブルラインＥｎａｂｌｅにゲートが連結され、第１ノードＡに一端が連結され、基準電圧ラインＲＶＬに他端が連結された第２トランジスタＴＦＴ２と、第２スキャンラインＳＣＡＮ２にゲートが連結され、第２ノードＢに一端が連結され、第３ノードＣに他端が連結された第３トランジスタＴＦＴ３と、イネーブルラインＥｎａｂｌｅにゲートが連結され、第３ノードＣに一端が連結された第４トランジスタＴＦＴ４と、第４トランジスタＴＦＴ４の他端に第１電極が連結され、基底電圧ラインＶＳＳに第２電極が連結された有機発光ダイオードＯＬＥＤを含むことができる。以下、具体的な動作は省略する。

図１１を参照すると、本実施形態に係る表示装置の各サブピクセルは、５Ｔ２Ｃ構造を有することができる。各サブピクセルは、第１スキャンラインＳＣＡＮ１にゲートが連結され、データラインＤＬに一端が連結され、第１ノードＡに他端が連結された第１トランジスタＴＦＴ１と、第１ノードＡと駆動電圧ラインＤＶＬとの間に連結された第１キャパシタＣＳ１と、第１ノードＡと第２ノードＢとの間に連結された第２キャパシタＣＳ２と、第２スキャンラインＳＣＡＮ２にゲート連結され、基準電圧ラインＲＶＬに一端が連結され、第１ノードＡに他端が連結された第２トランジスタＴＦＴ２と、第２ノードＢにゲートが連結され、駆動電圧ラインＤＶＬに一端が連結され、第３ノードＣに他端が連結された駆動トランジスタＤＴと、第２スキャンラインＳＣＡＮ２にゲートが連結され、第２ノードＢに一端が連結され、第３ノードＣに他端が連結された第３トランジスタＴＦＴ３と、イネーブルラインＥｎａｂｌｅにゲートが連結され、第３ノードＣに一端が連結された第４トランジスタＴＦＴ４と、第４トランジスタＴＦＴ４の他端に第１電極が連結され、基底電圧ラインＶＳＳに第２電極が連結された有機発光ダイオードＯＬＥＤを含むことができる。

このように、本実施形態に係る表示装置の各サブピクセルが４Ｔ１Ｃ構造、５Ｔ１Ｃ構造、及び５Ｔ２Ｃ構造の場合、有機発光ダイオードＯＬＥＤに連結されたトランジスタのオン／オフを制御するためにイネーブル信号を供給する。イネーブル信号はゲートドライバと一体形成されるか、または分離されて形成されたイネーブル回路を通じて供給できる。

図１２は本実施形態に係る他の表示装置のゲートドライバ領域の信号ラインの構造を図示した図であり、図１３は本実施形態に係る他の表示装置でゲートドライバ領域で信号ラインが互いに非対称的に配置される形態を図示した断面図である。

図１２及び図１３を参照すると、本実施形態に係る表示装置８００の表示パネル８１０には第１ゲートドライバ８０３ａと第２ゲートドライバ８０３ｂが実装されている。

第１ゲートドライバ８０３ａと第２ゲートドライバ８０３ｂの内には複数のＧＩＰ回路（ＧＩＰ）が配置されており、ＧＩＰ回路（ＧＩＰ）はシフトレジスタ及びレベルシフタを含む。また、第２ゲートドライバ８０３ｂと別個にイネーブル信号を供給するイネーブル回路（Ｅ）が配置できる。

第１ゲートドライバ８０３ａと第２ゲートドライバ８０３ｂの外側領域には各々第１〜第５信号ラインＳＬ１、ＳＬ２、ＳＬ３、ＳＬ４、ＳＬ５が配置されている。即ち、第１ゲートドライバ８０３ａの外側には第１及び第２信号ラインＳＬ１、ＳＬ２で構成された第１信号ライングループＳＬＧ１が配置され、第２ゲートドライバ８０３ｂの外側には第３〜第５信号ラインＳＬ３、ＳＬ４、ＳＬ５で構成された第２信号ライングループＳＬＧ２が配置される。

第１〜第５信号配線ＳＬ１、ＳＬ２、ＳＬ３、ＳＬ４、ＳＬ５は、第１及び第２ゲートドライバ８０３ａ、８０３ｂのＧＩＰ回路（ＧＩＰ）の状態を点検するために供給するか、ＧＩＰ回路（ＧＩＰ）にスタートパルスを供給するか、またはイネーブル回路（Ｅ）及びゲートドライバ８０３ａ、８０３ｂから出力されるスキャン信号をモニタリングするために配置される信号ラインでありうる。図面に図示しているが、説明していないＬは、クロック信号を供給する信号ラインまたは表示装置が有機発光表示装置である場合、基準電圧を供給するか、または駆動電圧を供給するために配置される信号ラインでありうる。

図１３に図示したように、基板Ｓ上に配置されるアクティブ領域（Ａ／Ａ）を中心に左側と右側縁部に第１信号ライングループＳＬＧ１と第２信号ライングループＳＬＧ２が配置される。

しかしながら、第１信号ライングループＳＬＧ１には第１及び第２信号ラインＳＬ１、ＳＬ２が配置され、第２信号ライングループＳＬＧ２には第３〜第５信号ラインＳＬ３、ＳＬ４、ＳＬ５が配置されて、配置される信号ラインの個数が互いに非対称である。

このように、信号ラインが非対称的に配置されれば、第１信号ライングループＳＬＧ１と第１ゲートドライバ８０３ａとの間、または第２信号ライングループＳＬＧ２と第２ゲートドライバ８０３ｂとの間で発生するキャパシタンスまたは信号に対する影響が互いに異なるので、画質不良が発生する問題がある。

即ち、第１信号ライングループＳＬＧ１と第１ゲートドライバ８０３ａに配置されたトランジスタの間の電界、またはキャパシタンスと第２信号ライングループＳＬＧ２と第２ゲートドライバ８０３ｂに配置されたトランジスタの間の電界、またはキャパシタンスが互いに異なるので、各ゲートドライバから出力されるスキャン信号が変わることがある。

本実施形態に係る他の表示装置は、表示パネルに実装される各ゲートドライバ領域に配置される信号ラインの個数を同一にすることで、ゲートドライバから出力されるスキャン信号の偏差を除去して画面品位を改善する効果がある。

図１４及び図１５は、本実施形態に係る他の表示装置でゲートドライバ領域で信号ラインが互いに対称的に配置される形態を図示した図である。

図１４及び図１５を参照すると、本実施形態に係る表示装置８００の表示パネル８１０には第１ゲートドライバ８０３ａと第２ゲートドライバ８０３ｂが実装されている。

第１ゲートドライバ８０３ａと第２ゲートドライバ８０３ｂ内には複数のＧＩＰ回路（ＧＩＰ）が配置されており、ＧＩＰ回路（ＧＩＰ）はシフトレジスタ及びレベルシフタを含む。また、第２ゲートドライバ８０３ｂと別個にイネーブル信号を供給するイネーブル回路（Ｅ）が配置できる。イネーブル信号は、表示パネルに配置されるサブピクセルが図９〜図１１のような構造の場合、供給する信号である。

第１ゲートドライバ８０３ａと第２ゲートドライバ８０３ｂの外側領域には各々第１〜第３信号ラインＳＬ１、ＳＬ２、ＳＬ３と第４〜第６信号ラインＳＬ４、ＳＬ５、ＳＬ６が配置されている。即ち、第１ゲートドライバ８０３ａの外側に配置された第１〜第３信号ラインＳＬ１、ＳＬ２、ＳＬ３で構成された第１信号ライングループＳＬＧ１が配置され、第２ゲートドライバ８０３ｂの外側に配置された第４〜第６信号ラインＳＬ４、ＳＬ５、ＳＬ６で構成された第２信号ライングループＳＬＧ２が配置される。

第１信号ライングループＳＬＧ１に配置された第１〜第３信号ラインＳＬ１、ＳＬ２、ＳＬ３のうちのいずれか１つは、第２信号ライングループＳＬＧ２に配置された第４〜第６信号ラインのうちのいずれか１つの信号ラインから延長された信号ラインでありうる。

図面に図示したように、第２ゲートドライバ８０３ｂの隣接領域に配置されるイネーブル回路（Ｅ）に連結された第６信号ラインＳＬ６は、第１ゲートドライバ８０３ａの隣接領域に配置された第３信号ラインＳＬ３と同一な信号が出力されるラインでありうる。

即ち、イネーブル回路（Ｅ）と連結された第６信号ラインＳＬ６は、イネーブル回路（Ｅ）の下端から分岐されて第２ゲートドライバ８０３ｂに隣接するように配置され、分岐された他の１つの信号ラインは第１ゲートドライバ８０３ａに隣接した第３信号ラインＳＬ３に配置される。したがって、第３信号ラインＳＬ３と第６信号ラインＳＬ６は互いに同一な信号が供給されるラインでありうる。

このように、本実施形態に係る表示装置は、表示パネルに配置される第１及び第２ゲートドライバ８０３ａ、８０３ｂ領域に同一な個数の信号ラインが配置されるようにすることによって、信号ラインの影響による第１及び第２ゲートドライバのトランジスタ偏差を最小化して画面品位を改善する効果がある。

図１５に図示したように、基板Ｓ上に配置されるアクティブ領域（Ａ／Ａ）を中心に左側と右側縁部に第１信号ライングループＳＬＧ１と第２信号ライングループＳＬＧ２が配置される。

図１３とは異なり、第１信号ライングループＳＬＧ１には第１〜第３信号ラインＳＬ１、ＳＬ２、ＳＬ３が配置され、第２信号ライングループＳＬＧ２には第４〜第６信号ラインＳＬ４、ＳＬ５、ＳＬ６が配置されて、配置される信号ラインが互いに対称になる。

したがって、第１信号ライングループＳＬＧ１と第１ゲートドライバ８０３ａに配置されたトランジスタの間での信号影響、またはキャパシタンスと第２信号ライングループＳＬＧ２と第２ゲートドライバ８０３ｂに配置されたトランジスタの間での信号影響またはキャパシタンスの偏差が減る。

このように、第１及び第２ゲートドライバ８０３ａ、８０３ｂに加えられる影響によるトランジスタの偏差が減少すれば、各ゲートドライバ８０３ａ、８０３ｂから出力されるスキャン信号も互いに偏差が減って表示パネルの画面品位を改善することができる。

本実施形態に係る他の表示装置は、表示パネルに実装されるゲートドライバ領域に配置される信号ラインの個数を同一にすることで、各ゲートドライバに配置されたトランジスタの偏差を最小化する効果がある。

以上での説明及び添付の図面は、本発明の技術思想を例示的に示したものに過ぎないものであって、本発明が属する技術分野で通常の知識を有する者であれば、本発明の本質的な特性から逸脱しない範囲で構成の結合、分離、置換、及び変更などの多様な修正及び変形が可能である。したがって、本発明に開示された実施形態は本発明の技術思想を限定するためのものでなく、説明するためのものであり、このような実施形態により本発明の技術思想の範囲が限定されるものではない。本発明の保護範囲は以下の請求範囲により解析されなければならず、それと同等な範囲内にある全ての技術思想は本発明の権利範囲に含まれるものとして解析されるべきである。

１００ 表示装置
１１０ 表示パネル
１２０ データドライバ
１３０ ゲートドライバ
１４０ コントローラ
ＳＬＧ１ 第１信号ライングループ
ＳＬＧ２ 第２信号ライングループ

Claims (9)

1. 複数のサブピクセルを備えたアクティブ領域とアクティブ領域の周りに沿って配置されたパッド領域を含む表示パネルと、
   前記表示パネルのパッド領域に配置されたゲートドライバと、
   前記ゲートドライバの外側に配置された第１信号ラインと、
   前記ゲートドライバとアクティブ領域との間に配置された第２信号ラインとを含み、
   前記ゲートドライバは複数のＧＩＰ回路で構成され、前記複数のＧＩＰ回路と隣接するように配置された複数のダミーＧＩＰ回路を含む、表示装置。
2. 前記複数のダミーＧＩＰ回路は、前記第１信号ラインと前記ゲートドライバとの間、または前記第２信号ラインと前記ゲートドライバとの間に配置される、請求項１に記載の表示装置。
3. 前記アクティブ領域は所定の曲率を有する曲線型に形成され、前記アクティブ領域の曲線に沿って前記ゲートドライバ、第１及び第２信号ラインは曲線構造を有する、請求項２に記載の表示装置。
4. 前記複数のＧＩＰ回路は垂直方向に一部が互いに重畳するように配置され、前記複数のＧＩＰ回路と隣接した複数のダミーＧＩＰ回路は垂直方向に一部が互いに重畳するように配置される、請求項３に記載の表示装置。
5. 前記第１及び第２信号ラインは、垂直部と水平部が反復された複数の折曲構造で形成された、請求項３に記載の表示装置。
6. 前記複数のダミーＧＩＰ回路は、各々前記第１信号ラインまたは第２信号ラインの垂直部と対向する、請求項５に記載の表示装置。
7. 前記ＧＩＰ回路は、シフトレジスタとレベルシフタを含む複数のトランジスタで構成された、請求項１に記載の表示装置。
8. 前記ダミーＧＩＰ回路は、複数のトランジスタで構成された、請求項１に記載の表示装置。
9. 前記ダミーＧＩＰ回路は、前記第１信号ライン領域から流入する電界が前記ＧＩＰ回路に進行することを遮断する、請求項１に記載の表示装置。