KR102577168B1 - 표시장치 및 그 구동방법 - Google Patents

표시장치 및 그 구동방법 Download PDF

Info

Publication number
KR102577168B1
KR102577168B1 KR1020180143572A KR20180143572A KR102577168B1 KR 102577168 B1 KR102577168 B1 KR 102577168B1 KR 1020180143572 A KR1020180143572 A KR 1020180143572A KR 20180143572 A KR20180143572 A KR 20180143572A KR 102577168 B1 KR102577168 B1 KR 102577168B1
Authority
KR
South Korea
Prior art keywords
clock
gate
pulse
data
clocks
Prior art date
Application number
KR1020180143572A
Other languages
English (en)
Other versions
KR20200058893A (ko
Inventor
채진희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180143572A priority Critical patent/KR102577168B1/ko
Publication of KR20200058893A publication Critical patent/KR20200058893A/ko
Application granted granted Critical
Publication of KR102577168B1 publication Critical patent/KR102577168B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms

Abstract

본 발명은, 영상데이터, 데이터제어신호 및 게이트제어신호를 생성하는 타이밍제어부와, 제1게이트클럭, 온클럭 및 오프클럭을 생성하는 레벨쉬프터가 장착되는 인쇄회로기판과; 상기 영상데이터 및 상기 데이터제어신호를 이용하여 데이터전압을 생성하는 데이터구동부와; 상기 제1게이트클럭, 상기 온클럭 및 상기 오프클럭을 이용하여 제2 내지 제N게이트클럭을 생성하는 클럭생성부와, 상기 게이트제어신호와 상기 제1 내지 제N게이트클럭을 이용하여 게이트전압을 생성하는 쉬프트레지스터부를 포함하는 게이트구동부와; 상기 데이터전압과 상기 게이트전압을 이용하여 영상을 표시하는 표시패널을 포함하는 표시장치를 제공한다.

Description

표시장치 및 그 구동방법 {Display Device And Method Of Driving The Same}
본 발명은 표시장치에 관한 것으로, 특히 게이트구동부가 인쇄회로기판으로부터 공급되는 적어도 3개의 클럭을 이용하여 다수의 게이트클럭을 생성함으로써, 인쇄회로기판의 제조비용이 절감되고 인쇄회로기판과 게이트구동부 사이의 연결배선의 개수가 감소되어 설계자유도가 향상되는 표시장치 및 그 구동방법에 관한 것이다.
정보화 시대에 발맞추어 디스플레이(display) 분야 또한 급속도로 발전해 왔고, 이에 부응해서 박형화, 경량화, 저소비전력화 장점을 지닌 평판표시장치(flat panel display device: FPD)로서 액정표시장치(liquid crystal display device: LCD), 플라즈마표시장치(plasma display panel device: PDP), 유기발광다이오드 표시장치(organic light emitting diode display device: OLED), 전계방출표시장치(field emission display device: FED) 등이 소개되어 기존의 브라운관(cathode ray tube: CRT)을 빠르게 대체하고 있다.
이러한 표시장치는, 영상을 표시하는 표시패널과, 표시패널에 다수의 신호를 공급하는 구동부를 포함하는데, 구동부는 인쇄회로기판에 장착되는 타이밍제어부와, 타이밍제어부의 신호를 이용하여 데이터신호 및 게이트신호를 각각 생성하여 표시패널에 공급하는 데이터구동부 및 게이트구동부를 포함한다.
여기서, 게이트구동부는, 인쇄회로기판에 장착되는 레벨쉬프터(level shifter)로부터 다수의 게이트클럭을 전달받아 게이트신호를 생성하는 쉬프트레지스터(shift register)를 포함한다.
예를 들어, 인쇄회로기판의 레벨쉬프터는 제1 내지 제8게이트클럭을 게이트구동부의 쉬프트레지스터에 공급하고, 게이트구동부의 쉬프트레지스터는 제1 내지 제8게이트클럭을 이용하여 게이트신호를 생성한다.
제1 내지 제8게이트클럭은 각각 인쇄회로기판의 레벨쉬프터와 게이트구동부의 쉬프트레지스터를 연결하는 제1 내지 제8연결배선을 통하여 공급되는데, 제1 내지 제8연결배선은 인쇄회로기판의 제1 내지 제8PCB배선과 표시패널의 제1 내지 제8LOG배선으로 형성된다.
제1 내지 제8게이트클럭은 상대적으로 큰 전압을 가지므로, 다른 신호와의 간섭을 피하기 위하여, 인쇄회로기판에서 제1 내지 제8PCB배선의 상층 및 하층의 전영역에 접지층을 형성하여야 하고, 그 결과 인쇄회로기판의 제조비용이 증가하는 문제가 있다.
그리고, 표시패널에 제1 내지 제8LOG배선을 포함하는 많은 개수의 LOG배선을 배치하여야 하므로, 표시패널의 설계자유도가 감소되는 문제가 있다.
본 발명은, 이러한 문제점을 해결하기 위하여 제시된 것으로, 게이트구동부가 인쇄회로기판으로부터 공급되는 클럭을 이용하여 다수의 게이트클럭을 생성함으로써, 인쇄회로기판과 게이트구동부 사이의 연결배선의 개수가 감소되는 표시장치 및 그 구동방법을 제공하는 것을 목적으로 한다.
그리고, 본 발명은, 게이트구동부의 클럭생성부가 인쇄회로기판의 레벨쉬프터로부터 공급되는 적어도 3개의 클럭을 이용하여 다수의 게이트클럭을 생성함으로써, 인쇄회로기판의 제조비용이 절감되고 표시패널의 설계자유도가 향상되는 표시장치 및 그 구동방법을 제공하는 것을 다른 목적으로 한다.
위와 같은 과제의 해결을 위해, 본 발명은, 영상데이터, 데이터제어신호 및 게이트제어신호를 생성하는 타이밍제어부와, 제1게이트클럭, 온클럭 및 오프클럭을 생성하는 레벨쉬프터가 장착되는 인쇄회로기판과; 상기 영상데이터 및 상기 데이터제어신호를 이용하여 데이터전압을 생성하는 데이터구동부와; 상기 제1게이트클럭, 상기 온클럭 및 상기 오프클럭을 이용하여 제2 내지 제N게이트클럭을 생성하는 클럭생성부와, 상기 게이트제어신호와 상기 제1 내지 제N게이트클럭을 이용하여 게이트전압을 생성하는 쉬프트레지스터부를 포함하는 게이트구동부와; 상기 데이터전압과 상기 게이트전압을 이용하여 영상을 표시하는 표시패널을 포함하는 표시장치를 제공한다.
그리고, 상기 제1게이트클럭, 상기 온클럭 및 상기 오프클럭은, 각각 상기 인쇄회로기판의 PCB배선을 통하여 상기 레벨쉬프터로부터 상기 클럭생성부로 전달될 수 있다.
또한, 상기 게이트구동부는 상기 표시패널의 기판에 게이트배선, 데이터배선 및 박막트랜지스터와 함께 형성되는 게이트-인-패널 타입이고, 상기 제1게이트클럭, 상기 온클럭 및 상기 오프클럭은, 각각 상기 표시패널의 LOG배선을 통하여 상기 레벨쉬프터로부터 상기 클럭생성부로 전달될 수 있다.
그리고, 상기 클럭생성부는 제1 내지 제(N-1)비교기를 포함하고, 상기 제1비교기는 상기 제1게이트클럭, 상기 온클럭 및 상기 오프클럭을 이용하여 제2게이트클럭을 생성하고, 상기 제2 내지 제(N-1)비교기는, 각각 전단 비교기의 출력인 제2 내지 제(N-1)게이트클럭, 상기 온클럭 및 상기 오프클럭을 이용하여 제3 내지 제N게이트클럭을 생성할 수 있다.
또한, 상기 제1비교기는, 상기 제1게이트클럭의 상승에지에 동기된 상기 온클럭을 제1온펄스로 카운트하고, 상기 제1게이트클럭의 하강에지에 동기된 상기 오프클럭를 제1오프펄스로 카운트하고, 상기 온클럭의 제2온펄스를 상승에지로 하고 상기 오프클럭의 제2오프펄스를 하강에지로 하고 상기 제1게이트클럭과 동일한 형태를 갖는 상기 제2게이트클럭을 생성하고, 상기 제2비교기는, 상기 제2게이트클럭의 상승에지에 동기된 상기 온클럭을 제2온펄스로 카운트하고, 상기 제2게이트클럭의 하강에지에 동기된 상기 오프클럭를 제2오프펄스로 카운트하고, 상기 온클럭의 제3온펄스를 상승에지로 하고 상기 오프클럭의 제3오프펄스를 하강에지로 하고 상기 제1게이트클럭과 동일한 형태를 갖는 상기 제3게이트클럭을 생성할 수 있다.
그리고, 상기 제1게이트클럭은 제1주기 및 제1하이구간의 구형파이고, 상기 온클럭 및 상기 오프클럭은 각각 상기 제1주기보다 짧은 제2주기 및 상기 제1하이구간보다 짧은 제2하이구간의 구형파일 수 있다.
한편, 본 발명은, 타이밍제어부가 영상데이터, 데이터제어신호 및 게이트제어신호를 생성하는 단계와; 상기 타이밍제어부가 장착된 인쇄회로기판의 레벨쉬프터가 제1게이트클럭, 온클럭 및 오프클럭을 생성하는 단계와; 데이터구동부가 상기 영상데이터 및 상기 데이터제어신호를 이용하여 데이터전압을 생성하는 단계와; 게이트구동부의 클럭생성부가 상기 제1게이트클럭, 상기 온클럭 및 상기 오프클럭을 이용하여 제2 내지 제N게이트클럭을 생성하는 단계와; 상기 게이트구동부의 쉬프트레지스터부가 상기 게이트제어신호와 상기 제1 내지 제N게이트클럭을 이용하여 게이트전압을 생성하는 단계와; 터치표시패널이 상기 데이터전압과 상기 게이트전압을 이용하여 영상을 표시하는 단계를 포함하는 표시장치의 구동방법을 제공한다.
그리고, 상기 클럭생성부가 상기 제2 내지 제N게이트클럭을 생성하는 단계는, 제1비교기가 상기 제1게이트클럭, 상기 온클럭 및 상기 오프클럭을 이용하여 제2게이트클럭을 생성하는 단계와; 제2 내지 제(N-1)비교기가, 각각 전단 비교기의 출력인 제2 내지 제(N-1)게이트클럭, 상기 온클럭 및 상기 오프클럭을 이용하여 제3 내지 제N게이트클럭을 생성하는 단계를 포함할 수 있다.
또한, 상기 제1비교기는, 상기 제1게이트클럭의 상승에지에 동기된 상기 온클럭을 제1온펄스로 카운트하고, 상기 제1게이트클럭의 하강에지에 동기된 상기 오프클럭를 제1오프펄스로 카운트하고, 상기 온클럭의 제2온펄스를 상승에지로 하고 상기 오프클럭의 제2오프펄스를 하강에지로 하고 상기 제1게이트클럭과 동일한 형태를 갖는 상기 제2게이트클럭을 생성하고, 상기 제2비교기는, 상기 제2게이트클럭의 상승에지에 동기된 상기 온클럭을 제2온펄스로 카운트하고, 상기 제2게이트클럭의 하강에지에 동기된 상기 오프클럭를 제2오프펄스로 카운트하고, 상기 온클럭의 제3온펄스를 상승에지로 하고 상기 오프클럭의 제3오프펄스를 하강에지로 하고 상기 제1게이트클럭과 동일한 형태를 갖는 상기 제3게이트클럭을 생성할 수 있다.
본 발명은, 게이트구동부가 인쇄회로기판으로부터 공급되는 클럭을 이용하여 다수의 게이트클럭을 생성함으로써, 인쇄회로기판과 게이트구동부 사이의 연결배선의 개수가 감소되는 효과를 갖는다.
그리고, 본 발명은, 게이트구동부의 클럭생성부가 인쇄회로기판의 레벨쉬프터로부터 공급되는 적어도 3개의 클럭을 이용하여 다수의 게이트클럭을 생성함으로써, 인쇄회로기판의 제조비용이 절감되고 표시패널의 설계자유도가 향상되는 효과를 갖는다.
도 1은 본 발명의 실시예에 따른 표시장치를 도시한 도면.
도 2는 본 발명의 실시예에 따른 표시장치를 도시한 블럭도.
도 3은 본 발명의 실시예에 따른 표시장치의 인쇄회로기판의 레벨쉬프터를 도시한 도면.
도 4는 본 발명의 실시예에 따른 표시장치의 게이트구동부의 클럭생성부를 도시한 도면.
도 5는 본 발명의 실시예에 따른 표시장치의 게이트구동부의 클럭생성부의 다수의 신호의 파형도.
이하, 첨부한 도면을 참조하여 본 발명에 따른 표시장치 및 그 구동방법을 설명한다.
도 1은 본 발명의 실시예에 따른 표시장치를 도시한 도면이고, 도 2는 본 발명의 실시예에 따른 표시장치를 도시한 블럭도이다.
도 1 및 도 2에 도시한 바와 같이, 본 발명의 실시예에 따른 표시장치(110)는, 타이밍제어부(120), 레벨쉬프터(level shifter)(125), 데이터구동부(140), 게이트구동부(145) 및 표시패널(160)을 포함하는데, 표시장치(110)는 유기발광다이오드 표시장치(organic light emitting diode display device: OLED display device) 또는 액정표시장치(liquid crystal display device: LCD device)일 수 있다.
타이밍제어부(120) 및 레벨쉬프터(125)는 인쇄회로기판(printed circuit board: PCB)(130)에 장착되고, 인쇄회로기판(130)은 연성인쇄회로(flexible printed circuit: FPC)(135)를 통하여 표시패널(160)에 연결될 수 있다.
타이밍제어부(120)는, 그래픽카드 또는 TV시스템과 같은 외부시스템으로부터 전달되는 영상신호(IS)와 데이터인에이블신호(DE), 수평동기신호(HSY), 수직동기신호(VSY), 클럭(CLK) 등의 다수의 타이밍신호를 이용하여 영상데이터(RGB), 데이터제어신호(DCS) 및 게이트제어신호(GCS)를 생성하고, 생성된 영상데이터(RGB) 및 데이터제어신호(DCS)는 데이터구동부(140)로 전달하고, 생성된 게이트제어신호(GCS)는 게이트구동부(145)로 전달한다.
레벨쉬프터(125)는, 온클럭(ONCLK), 오프클럭(OFFCLK) 및 제1게이트클럭(GCLK1)을 생성하여 게이트구동부(145)로 전달한다.
데이터구동부(140)는, 타이밍제어부(120)로부터 전달되는 데이터제어신호(DCS) 및 영상데이터(RGB)를 이용하여 데이터전압(데이터신호)을 생성하고, 생성된 데이터전압을 표시패널(160)의 데이터배선(DL) 및 박막트랜지스터(Tr)를 통하여 각 화소(P)의 화소전극(PE)에 인가한다.
게이트구동부(145)는, 레벨쉬프터(125)로부터 전달되는 온클럭(ONCLK), 오프클럭(OFFCLK) 및 제1게이트클럭(GCLK1)을 이용하여 제2 내지 제8게이트클럭(GCLK2 내지 GCLK8)을 생성하고, 제1 내지 제8게이트클럭(GCLK1 내지 GCLK8)과 타이밍제어부(120)로부터 전달되는 게이트제어신호(GCS)를 이용하여 게이트전압(게이트신호)을 생성하고, 생성된 게이트전압을 표시패널(160)의 게이트배선(GL)을 통하여 각 화소(P)의 박막트랜지스터(Tr)의 게이트전극에 인가한다.
게이트구동부(145)는, 게이트배선(GL), 데이터배선(DL) 및 박막트랜지스터(Tr)가 형성되는 표시패널(160)의 기판에 함께 형성되는 게이트-인-패널(gate in panel: GIP) 타입일 수 있다.
이러한 게이트구동부(145)는, 온클럭(ONCLK), 오프클럭(OFFCLK) 및 제1게이트클럭(GCLK1)을 이용하여 제2 내지 제8게이트클럭(GCLK2 내지 GCLK8)을 생성하는 클럭생성부(150)와, 제1 내지 제8게이트클럭(GCLK1 내지 GCLK8)과 게이트제어신호(GCS)를 이용하여 게이트전압(게이트신호)을 생성하는 쉬프트레지스터부(미도시)를 포함할 수 있다.
표시패널(160)은, 게이트전압 및 데이터전압을 이용하여 영상을 표시하는데, 서로 교차하여 화소(P)를 정의하는 게이트배선(GL) 및 데이터배선(DL)과, 게이트배선(GL) 및 데이터배선(DL)에 연결되는 박막트랜지스터(Tr)와, 박막트랜지스터(Tr)에 연결되는 화소전극(PE)을 포함한다.
표시장치(110)가 유기발광다이오드 표시장치인 경우 표시패널(160)의 화소(P)는 스위칭 박막트랜지스터, 구동 박막트랜지스터, 스토리지 커패시터 및 발광다이오드를 포함할 수 있고, 표시장치(110)가 액정표시장치인 경우 표시패널(160)의 화소(P)는 화소 박막트랜지스터, 스토리지 커패시터 및 액정 커패시터를 포함할 수 있다.
이러한 표시장치(110)에서, 타이밍제어부(120)의 영상데이터(RGB), 데이터제어신호(DCS) 및 게이트제어신호(GCS)와, 레벨쉬프터(125)의 온클럭(ONCLK), 오프클럭(OFFCLK) 및 제1게이트클럭(GCLK1)은 인쇄회로기판(130)의 다수의 PCB배선(132)과 연성인쇄회로(135)의 다수의 FPC배선(137)과 표시패널(160)의 다수의 LOG(line on glass)배선(162)을 통하여 데이터구동부(140) 및 게이트구동부(145)에 공급될 수 있다.
예를 들어, 타이밍제어부(120)의 영상데이터(RGB) 및 데이터제어신호(DCS)는 인쇄회로기판(130)의 PCB배선(132), 연성인쇄회로(135)의 FPC배선(137), 표시패널(160)의 LOG배선(162)을 통하여 데이터구동부(140)로 전달되고, 타이밍제어부(120)의 게이트제어신호(GCS)는 인쇄회로기판(130)의 PCB배선(132), 연성인쇄회로(135)의 FPC배선(137), 표시패널(160)의 LOG배선(162)을 통하여 게이트구동부(145)로 전달될 수 있다.
그리고, 레벨쉬프터(125)의 온클럭(ONCLK), 오프클럭(OFFCLK) 및 제1게이트클럭(GCLK1)은 인쇄회로기판(130)의 PCB배선(132), 연성인쇄회로(135)의 FPC배선(137), 표시패널(160)의 LOG배선(162)을 통하여 게이트구동부(145)의 클럭생성부(150)로 전달될 수 있다.
여기서, 레벨쉬프터(125)가 제1 내지 제8게이트클럭을 생성하여 게이트구동부(145)로 공급하는 대신에, 레벨쉬프터(125)가 온클럭(ONCLK), 오프클럭(OFFCLK) 및 제1게이트클럭(GCLK1)을 생성하여 게이트구동부(145)의 클럭생성부(150)로 공급하고, 게이트구동부(145)의 클럭생성부(150)가 온클럭(ONCLK), 오프클럭(OFFCLK) 및 제1게이트클럭(GCLK1)을 이용하여 제2 내지 제8게이트클럭(도 5의 GCLK2 내지 GCLK8)을 생성하고, 게이트구동부(145)의 쉬프트레지스터부가 제1 내지 제8게이트클럭(도 5의 GCLK1 내지 GCLK8)을 이용하여 게이트전압을 생성한다.
이에 따라, 인쇄회로기판(130) 및 게이트구동부(145) 사이에서 신호를 전달하는 PCB배선(132), FPC배선(137) 및 LOG배선(162)의 개수를 감소시킬 수 있는데, 상대적으로 큰 전압의 게이트클럭을 전달하는 인쇄회로기판(130)의 PCB배선(132)의 개수가 감소됨에 따라 인쇄회로기판(130)의 층수가 감소되고 설계자유도가 증가하여 인쇄회로기판(130)의 제조비용이 감소된다.
그리고, 게이트클럭을 전달하는 표시패널(160)의 LOG배선(162)의 개수가 감소됨에 따라 표시패널(160)의 설계자유도가 향상되고 배선저항이 감소된다.
이러한 인쇄회로기판(130)의 레벨쉬프터(125)를 도면을 참조하여 설명한다.
도 3은 본 발명의 실시예에 따른 표시장치의 인쇄회로기판의 레벨쉬프터를 도시한 도면으로, 도 1 및 도 2를 함께 참조하여 설명한다.
도 3에 도시한 바와 같이, 본 발명의 실시예에 따른 표시장치(110)의 인쇄회로기판(130)의 레벨쉬프터(125)는, 외부 시스템으로부터 게이트하이전압(VGH), 제1 및 제2타이밍클럭(TCLK1, TCLK2), 온클럭(ONCLK), 오프클럭(OFFCLK), 아날로그전원전압(AVDD), 제1 및 제2타이밍스타트전압(TVST1, TVST2), 게이트로우전압(VGL)을 입력 받고, 제1 및 제2게이트스타트전압(GVST1, GVST2), 제1게이트클럭(GCLK1), 온클럭(ONCLK), 오프클럭(OFFCLK), 제1 및 제2리셋신호(RST1, RST2)를 출력한다.
레벨쉬프터(125)로부터 출력된 제1게이트클럭(GCLK1), 온클럭(ONCLK) 및 오프클럭(OFFCLK)은 각각 인쇄회로기판(130)의 3개의 PCB배선(132), 연성인쇄회로(135)의 3개의 FPC배선(137), 표시패널(160)의 3개의 LOG배선(162)을 통하여 게이트구동부(145)의 클럭생성부(150)로 전달된다.
이와 같이, 인쇄회로기판(130) 및 게이트구동부(145) 사이에서 신호를 전달하는 PCB배선(132), FPC배선(137) 및 LOG배선(162)의 개수가 감소되므로, 인쇄회로기판(130)의 층수가 감소되고 설계자유도가 증가하여 인쇄회로기판(130)의 제조비용이 감소되고, 표시패널(160)의 설계자유도가 향상되고 배선저항이 감소된다.
이러한 게이트구동부(145)의 클럭생성부(150)를 도면을 참조하여 설명한다.
도 4는 본 발명의 실시예에 따른 표시장치의 게이트구동부의 클럭생성부를 도시한 도면이고, 도 5는 본 발명의 실시예에 따른 표시장치의 게이트구동부의 클럭생성부의 다수의 신호의 파형도로서, 도 1 내지 도 3을 함께 참조하여 설명한다.
도 4 및 도 5에 도시한 바와 같이, 본 발명의 실시예에 따른 표시장치(110)의 게이트구동부(145)의 클럭생성부(150)는, 제1 내지 제7비교기(COM1 내지 COM7)를 포함하고, 인쇄회로기판(130)의 레벨쉬프터(125)의 제1게이트클럭(GCLK1), 온클럭(ONCLK) 및 오프클럭(OFFCLK)을 이용하여 제2 내지 제8게이트클럭(GCLK2 내지 GCLK8)을 생성한다.
제1게이트클럭(GCLK1)은 제1주기(T1) 및 제1하이구간(H1)의 구형파(rectangular wave)이고, 온클럭(ONCLK) 및 오프클럭(OFFCLK)은 각각 제1주기(T1)보다 짧은 제2주기(T2) 및 제1하이구간(H1)보다 짧은 제2하이구간(H2)의 구형파일 수 있다.
인쇄회로기판(130)의 레벨쉬프터(125)로부터 공급되는 온클럭(ONCLK) 및 오프클럭(OFFCLK)은 게이트구동부(145)의 클럭생성부(150)의 제1비교기(COM1)로 전달되고, 인쇄회로기판(130)의 레벨쉬프터(125)로부터 공급되는 제1게이트클럭(GCLK1)은 게이트구동부(145)의 클럭생성부(150)의 제1비교기(COM1)와 게이트구동부(145)의 쉬프트레지스터부로 전달된다.
제1비교기(COM1)는, 인쇄회로기판(130)의 레벨쉬프터(125)로부터 전달받은 제1게이트클럭(GCLK1), 온클럭(ONCLK) 및 오프클럭(OFFCLK)을 이용하여 제2게이트클럭(GCLK2)을 생성하고, 생성된 제2게이트클럭(GCLK2)은 게이트구동부(145)의 클럭생성부(150)의 제2비교기(COM2)와 게이트구동부(145)의 쉬프트레지스터부로 전달된다.
구체적으로, 제1비교기(COM1)는, 제1게이트클럭(GCLK1)의 상승에지(rising edge)에 동기된 온클럭(ONCLK)을 제1온펄스로 카운트하고, 제1게이트클럭(GCLK1)의 하강에지(falling edge)에 동기된 오프클럭(OFFCLK)를 제1오프펄스로 카운트하고, 온클럭(ONCLK)의 제2온펄스를 상승에지로 하고 오프클럭(OFFCLK)의 제2오프펄스를 하강에지로 하고 제1게이트클럭(GCLK1)과 동일한 형태를 갖는 제2게이트클럭(GCLK2)을 생성할 수 있으며, 그 결과 제1 및 제2게이트클럭(GCLK1, GCLK2)은 제2주기(T2)의 위상차를 가질 수 있다.
제2비교기(COM2)는, 제1비교기(COM1)로부터 전달받은 제2게이트클럭(GCLK2)과, 인쇄회로기판(130)의 레벨쉬프터(125)로부터 전달받은 온클럭(ONCLK) 및 오프클럭(OFFCLK)을 이용하여 제3게이트클럭(GCLK3)을 생성하고, 생성된 제3게이트클럭(GCLK3)은 게이트구동부(145)의 클럭생성부(150)의 제3비교기(COM3)와 게이트구동부(145)의 쉬프트레지스터부로 전달된다.
구체적으로, 제2비교기(COM2)는, 제2게이트클럭(GCLK2)의 상승에지(rising edge)에 동기된 온클럭(ONCLK)을 제2온펄스로 카운트하고, 제2게이트클럭(GCLK2)의 하강에지(falling edge)에 동기된 오프클럭(OFFCLK)를 제2오프펄스로 카운트하고, 온클럭(ONCLK)의 제3온펄스를 상승에지로 하고 오프클럭(OFFCLK)의 제3오프펄스를 하강에지로 하고 제2게이트클럭(GCLK2)과 동일한 형태를 갖는 제3게이트클럭(GCLK3)을 생성할 수 있으며, 그 결과 제2 및 제3게이트클럭(GCLK2, GCLK3)은 제2주기(T2)의 위상차를 가질 수 있다.
제1 및 제2비교기(COM1, COM2)와 마찬가지로, 제3 내지 제7비교기(COM3 내지 COM7)는 각각 전단 비교기로부터 전달받은 제3 내지 제7게이트클럭(GCLK3 내지 GCLK7)과, 인쇄회로기판(130)의 레벨쉬프터(125)로부터 전달받은 온클럭(ONCLK) 및 오프클럭(OFFCLK)을 이용하여 제4 내지 제8게이트클럭(GCLK4 내지 GCLK8)을 생성하고, 생성된 제4 내지 제8게이트클럭(GCLK4 내지 GCLK8)은 각각 후단 비교기와 게이트구동부(145)의 쉬프트레지스터부로 전달된다.
게이트구동부(145)의 쉬프트레지스터부는 제1 내지 제8게이트클럭(GCLK1 내지 GCLK8)을 이용하여 게이트전압을 생성하고, 생성된 게이트전압은 표시패널(160)의 게이트배선(GL)에 공급된다.
이상과 같이, 본 발명의 실시예에 따른 표시장치(110)에서는, 인쇄회로기판(130)의 레벨쉬프터(125)가 제1 내지 제8게이트클럭을 생성하여 게이트구동부(145)의 쉬프트레지스터에 공급하는 대신에, 인쇄회로기판(130)의 레벨쉬프터(125)가 온클럭(ONCLK), 오프클럭(OFFCLK) 및 제1게이트클럭(GCLK1)을 생성하여 게이트구동부(145)의 클럭생성부(150)로 공급하고, 게이트구동부(145)의 클럭생성부(150)가 온클럭(ONCLK), 오프클럭(OFFCLK) 및 제1게이트클럭(GCLK1)을 이용하여 제2 내지 제8게이트클럭(GCLK2 내지 GCLK8)을 생성하고, 게이트구동부(145)의 쉬프트레지스터부가 제1 내지 제8게이트클럭(GCLK1 내지 GCLK8)을 이용하여 게이트전압을 생성한다.
이에 따라, 인쇄회로기판(130) 및 게이트구동부(145) 사이에서 신호를 전달하는 PCB배선(132), FPC배선(137) 및 LOG배선(162)의 개수를 감소시킬 수 있으며, 인쇄회로기판(130)의 층수가 감소되고 설계자유도가 증가하여 인쇄회로기판(130)의 제조비용이 감소되고, 표시패널(160)의 설계자유도가 향상되고 배선저항이 감소된다.
도 1 내지 도 5의 실시예에서는 게이트구동부(145)의 쉬프트레지스터부가 8개의 게이트클럭을 이용하는 8상(8-phase) 타입인 것을 예로 들었으나, 다른 실시예에서는 게이트구동부(145)의 쉬프트레지스터부가 N개의 게이트클럭을 이용하는 N상 타입일 수도 있다.
이 경우, 인쇄회로기판(130)의 레벨쉬프터(125)는 제1게이트클럭(GCLK1), 온클럭(ONCLK) 및 오프클럭(OFFCLK)을 생성하여 게이트구동부(145)의 클럭생성부(150)로 공급하고, 게이트구동부(145)의 클럭생성부(150)는, 제1 내지 제(N-1)비교기를 포함하고, 제1게이트클럭(GCLK1), 온클럭(ONCLK) 및 오프클럭(OFFCLK)을 이용하여 제2 내지 제N게이트클럭(GCLK1 내지 GCLKN)을 생성할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110: 표시장치 120: 타이밍제어부
125: 레벨쉬프터 130: 인쇄회로기판
135: 연성인쇄회로 140: 데이터구동부
145: 게이트구동부 150: 클럭생성부
160: 표시패널

Claims (9)

  1. 영상데이터, 데이터제어신호 및 게이트제어신호를 생성하는 타이밍제어부와, 제1게이트클럭, 온클럭 및 오프클럭을 생성하는 레벨쉬프터가 장착되는 인쇄회로기판과;
    상기 영상데이터 및 상기 데이터제어신호를 이용하여 데이터전압을 생성하는 데이터구동부와;
    상기 제1게이트클럭, 상기 온클럭 및 상기 오프클럭을 이용하여 제2 내지 제N게이트클럭을 생성하는 클럭생성부와, 상기 게이트제어신호와 상기 제1 내지 제N게이트클럭을 이용하여 게이트전압을 생성하는 쉬프트레지스터부를 포함하는 게이트구동부와;
    상기 데이터전압과 상기 게이트전압을 이용하여 영상을 표시하는 표시패널
    을 포함하는 표시장치.
  2. 제 1 항에 있어서,
    상기 제1게이트클럭, 상기 온클럭 및 상기 오프클럭은, 각각 상기 인쇄회로기판의 PCB배선을 통하여 상기 레벨쉬프터로부터 상기 클럭생성부로 전달되는 표시장치.
  3. 제 2 항에 있어서,
    상기 게이트구동부는 상기 표시패널의 기판에 게이트배선, 데이터배선 및 박막트랜지스터와 함께 형성되는 게이트-인-패널 타입이고,
    상기 제1게이트클럭, 상기 온클럭 및 상기 오프클럭은, 각각 상기 표시패널의 LOG배선을 통하여 상기 레벨쉬프터로부터 상기 클럭생성부로 전달되는 표시장치.
  4. 제 1 항에 있어서,
    상기 클럭생성부는 제1 내지 제(N-1)비교기를 포함하고,
    상기 제1비교기는 상기 제1게이트클럭, 상기 온클럭 및 상기 오프클럭을 이용하여 제2게이트클럭을 생성하고,
    상기 제2 내지 제(N-1)비교기는, 각각 전단 비교기의 출력인 제2 내지 제(N-1)게이트클럭, 상기 온클럭 및 상기 오프클럭을 이용하여 제3 내지 제N게이트클럭을 생성하는 표시장치.
  5. 제 4 항에 있어서,
    상기 제1비교기는, 상기 제1게이트클럭의 상승에지에 동기된 상기 온클럭을 제1온펄스로 카운트하고, 상기 제1게이트클럭의 하강에지에 동기된 상기 오프클럭를 제1오프펄스로 카운트하고, 상기 온클럭의 제2온펄스를 상승에지로 하고 상기 오프클럭의 제2오프펄스를 하강에지로 하고 상기 제1게이트클럭과 동일한 형태를 갖는 상기 제2게이트클럭을 생성하고,
    상기 제2비교기는, 상기 제2게이트클럭의 상승에지에 동기된 상기 온클럭을 제2온펄스로 카운트하고, 상기 제2게이트클럭의 하강에지에 동기된 상기 오프클럭를 제2오프펄스로 카운트하고, 상기 온클럭의 제3온펄스를 상승에지로 하고 상기 오프클럭의 제3오프펄스를 하강에지로 하고 상기 제1게이트클럭과 동일한 형태를 갖는 상기 제3게이트클럭을 생성하는 표시장치.
  6. 제 1 항에 있어서,
    상기 제1게이트클럭은 제1주기 및 제1하이구간의 구형파이고, 상기 온클럭 및 상기 오프클럭은 각각 상기 제1주기보다 짧은 제2주기 및 상기 제1하이구간보다 짧은 제2하이구간의 구형파인 표시장치.
  7. 타이밍제어부가 영상데이터, 데이터제어신호 및 게이트제어신호를 생성하는 단계와;
    상기 타이밍제어부가 장착된 인쇄회로기판의 레벨쉬프터가 제1게이트클럭, 온클럭 및 오프클럭을 생성하는 단계와;
    데이터구동부가 상기 영상데이터 및 상기 데이터제어신호를 이용하여 데이터전압을 생성하는 단계와;
    게이트구동부의 클럭생성부가 상기 제1게이트클럭, 상기 온클럭 및 상기 오프클럭을 이용하여 제2 내지 제N게이트클럭을 생성하는 단계와;
    상기 게이트구동부의 쉬프트레지스터부가 상기 게이트제어신호와 상기 제1 내지 제N게이트클럭을 이용하여 게이트전압을 생성하는 단계와;
    터치표시패널이 상기 데이터전압과 상기 게이트전압을 이용하여 영상을 표시하는 단계
    를 포함하는 표시장치의 구동방법.
  8. 제 7 항에 있어서,
    상기 클럭생성부가 상기 제2 내지 제N게이트클럭을 생성하는 단계는,
    제1비교기가 상기 제1게이트클럭, 상기 온클럭 및 상기 오프클럭을 이용하여 제2게이트클럭을 생성하는 단계와;
    제2 내지 제(N-1)비교기가, 각각 전단 비교기의 출력인 제2 내지 제(N-1)게이트클럭, 상기 온클럭 및 상기 오프클럭을 이용하여 제3 내지 제N게이트클럭을 생성하는 단계
    를 포함하는 표시장치의 구동방법.
  9. 제 8 항에 있어서,
    상기 제1비교기는, 상기 제1게이트클럭의 상승에지에 동기된 상기 온클럭을 제1온펄스로 카운트하고, 상기 제1게이트클럭의 하강에지에 동기된 상기 오프클럭를 제1오프펄스로 카운트하고, 상기 온클럭의 제2온펄스를 상승에지로 하고 상기 오프클럭의 제2오프펄스를 하강에지로 하고 상기 제1게이트클럭과 동일한 형태를 갖는 상기 제2게이트클럭을 생성하고,
    상기 제2비교기는, 상기 제2게이트클럭의 상승에지에 동기된 상기 온클럭을 제2온펄스로 카운트하고, 상기 제2게이트클럭의 하강에지에 동기된 상기 오프클럭를 제2오프펄스로 카운트하고, 상기 온클럭의 제3온펄스를 상승에지로 하고 상기 오프클럭의 제3오프펄스를 하강에지로 하고 상기 제1게이트클럭과 동일한 형태를 갖는 상기 제3게이트클럭을 생성하는 표시장치의 구동방법.
KR1020180143572A 2018-11-20 2018-11-20 표시장치 및 그 구동방법 KR102577168B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180143572A KR102577168B1 (ko) 2018-11-20 2018-11-20 표시장치 및 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180143572A KR102577168B1 (ko) 2018-11-20 2018-11-20 표시장치 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20200058893A KR20200058893A (ko) 2020-05-28
KR102577168B1 true KR102577168B1 (ko) 2023-09-08

Family

ID=70920058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180143572A KR102577168B1 (ko) 2018-11-20 2018-11-20 표시장치 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR102577168B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101630340B1 (ko) * 2009-12-18 2016-06-15 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR102262863B1 (ko) * 2015-01-30 2021-06-10 엘지디스플레이 주식회사 게이트 드라이버 집적회로, 게이트 구동 방법, 표시패널 및 표시장치
KR102381627B1 (ko) * 2015-09-18 2022-03-31 엘지디스플레이 주식회사 표시 장치
KR102645930B1 (ko) * 2016-09-29 2024-03-12 엘지디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
KR20200058893A (ko) 2020-05-28

Similar Documents

Publication Publication Date Title
JP5925279B2 (ja) 表示装置及びその駆動方法
US11069301B2 (en) Display device
US8379011B2 (en) Driving device, display apparatus having the same and method of driving the display apparatus
US8970466B2 (en) Timing controller, display device using the same, and method for driving timing controller
KR20160129934A (ko) 표시장치
KR101941447B1 (ko) 평판 표시 장치
CN102385835A (zh) 双向扫描驱动器及利用该双向扫描驱动器的显示设备
US9111509B2 (en) Display apparatus that generates black image signal in synchronization with the driver IC whose internal clock has the highest frequency when image/timing signals are not received
KR102329233B1 (ko) 표시장치
KR20180072922A (ko) 유기발광표시패널, 유기발광표시장치
WO2015140861A1 (ja) 画像表示装置及び表示制御方法
KR20120059980A (ko) 유기발광다이오드 표시장치와 그 구동방법
US10049619B2 (en) Display device and method of driving the same
KR20160080767A (ko) 표시 장치 및 이의 구동 방법
KR20200001285A (ko) 게이트 구동회로, 이를 포함한 영상 표시장치 및 그 구동방법
KR102138664B1 (ko) 표시장치
KR20170034204A (ko) 표시 장치
CN102543019A (zh) 液晶显示装置的驱动电路及其驱动方法
EP3038092B1 (en) Display device and driving method thereof
KR20160083565A (ko) 표시장치
KR102577168B1 (ko) 표시장치 및 그 구동방법
KR20160089648A (ko) 제어회로장치 및 이를 포함한 표시장치
KR20150135615A (ko) 표시장치 및 그 구동방법
KR102339652B1 (ko) 표시패널 및 이를 포함하는 표시장치
KR20150039254A (ko) Oled 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant