KR101983374B1 - 표시 패널, 칩 온 필름, 및 이들을 포함하는 표시 장치 - Google Patents

표시 패널, 칩 온 필름, 및 이들을 포함하는 표시 장치 Download PDF

Info

Publication number
KR101983374B1
KR101983374B1 KR1020120124936A KR20120124936A KR101983374B1 KR 101983374 B1 KR101983374 B1 KR 101983374B1 KR 1020120124936 A KR1020120124936 A KR 1020120124936A KR 20120124936 A KR20120124936 A KR 20120124936A KR 101983374 B1 KR101983374 B1 KR 101983374B1
Authority
KR
South Korea
Prior art keywords
row
conductive
pad
bumper
center
Prior art date
Application number
KR1020120124936A
Other languages
English (en)
Other versions
KR20140058204A (ko
Inventor
곽준호
김준삼
김종환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120124936A priority Critical patent/KR101983374B1/ko
Priority to US14/028,809 priority patent/US9064708B2/en
Priority to TW102140071A priority patent/TWI614889B/zh
Priority to CN201310546048.8A priority patent/CN103811529B/zh
Publication of KR20140058204A publication Critical patent/KR20140058204A/ko
Application granted granted Critical
Publication of KR101983374B1 publication Critical patent/KR101983374B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Abstract

본 발명의 일 측면에 따른 표시 패널은 표시소자가 배치된 표시 영역, 및 상기 표시영역에 인접하여 형성되며 복수개의 도전성 패드가 형성된 비표시 영역을 포함하며, 상기 도전성 패드들은 기 설정된 간격으로 이격 배열되어, 제1패드열과 제2 패드열을 형성하고, 상기 제1패드열과 제2패드열 사이의 간격은 적어도 일측 측단이 중앙 부분보다 더 크게 형성된다.

Description

표시 패널, 칩 온 필름, 및 이들을 포함하는 표시 장치{CHIP ON FILM, DISPLAY PANNEL, DISPLAY DEVICE INCLUDING THEREOF}
본 발명은 표시 패널, 칩 온 필름, 및 이들을 포함하는 표시 장치에 관한 것이다.
표시 장치는 액정 표시 장치(LCD), 유기 발광 표시 장치(OLED) 등을 포함하며, 특히 유기 발광 표시 장치는 화소 영역과 비화소 영역을 제공하는 표시 기판, 밀봉(encapsulation)을 위해 표시 기판과 대향되도록 배치되며 에폭시와 같은 밀봉제(sealant)에 의해 기판에 합착되는 밀봉 기판을 포함한다. 표시 기판의 화소 영역에는 스캔 라인(scan line)과 데이터 라인(data line) 사이에 매트릭스 방식으로 연결되어 화소를 구성하는 복수개의 발광 소자가 형성되고, 비화소 영역에는 화소 영역의 스캔 라인 및 데이터 라인으로부터 연장되어 있으며 패드를 통해 외부로부터 제공된 신호를 처리하여 스캔 라인 및 데이터 라인으로 공급하는 스캔 구동부 및 데이터 구동부가 형성된다. 스캔 구동부 및 데이터 구동부는 외부로부터 제공되는 신호를 처리하여 스캔 신호 및 데이터 신호를 생성하는 구동 회로를 포함하며, 발광 소자의 제조 과정에서 형성되거나, 별도의 집적 회로 칩으로 제작되어 표시 기판에 실장된다.
집적 회로 칩 형태로 제작되어 표시 기판에 실장되는 경우 구동 칩(Drive IC)은 칩 온 필름에 실장되어 표시 기판의 패드에 접속될 수 있다. 풀HD의 해상도를 갖는 표시 장치를 구현하기 위해서는 HD급 해상도를 갖는 표시 장치에 비하여 구동 출력이 2배 내지 3배 증가하며, 이에 따라 칩 온 필름에 형성되는 배선의 개수도 2배 내지 3배 증가하게 된다. 칩 온 필름의 배선 개수가 증가하면 배선의 간격을 미세피치로 형성하여야 하나, 미세치피는 접착제의 유동 흐름을 방해하여 압착 특성이 저하되며, 압착 시에 얼라인을 일치시키기 어려운 문제가 발생한다.
본 발명은 접착층의 유동성을 향상하여 고해상도를 구현하면서도 도전성 패드와 도전성 범퍼를 안정적으로 결합시킬 수 있는 표시 패널, 칩 온 필름 및 표시 장치를 제공하고자 한다.
본 발명의 일 측면에 따른 표시 패널은 표시소자가 배치된 표시 영역, 및 상기 표시영역에 인접하여 형성되며 복수개의 도전성 패드가 형성된 비표시 영역을 포함하며, 상기 도전성 패드들은 기 설정된 간격으로 이격 배열되어, 제1패드열과 제2 패드열을 형성하고, 상기 제1패드열과 제2패드열 사이의 간격은 적어도 일측 측단이 중앙 부분보다 더 크게 형성된다.
상기 제1패드열과 상기 제2패드열 사이의 간격은 중앙에서 측단으로 갈수록 점진적으로 증가하도록 형성될 수 있으며, 상기 제1패드열의 중앙에 위치하는 상기 도전성 패드의 길이는 적어도 일측 측단에 위치하는 도정성 패드에 비하여 더 길게 형성될 수 있다.
상기 제1패드열의 중앙에 위치하는 상기 도전성 패드의 길이는 양측 측단에 위치하는 도정성 패드에 비하여 더 길게 형성될 수 있으며, 상기 도전성 패드의 길이는 중앙에서 양측 측단으로 갈수록 점진적으로 감소하도록 형성될 수 있다.
서로 이웃하는 도전성 패드의 길이의 차이는 3㎛ 내지 7㎛로 이루어질 수 있으며, 상기 제1패드열에 배치된 도전성 패드와 상기 제2 패드열에 배치된 도전성 패드는 엇갈리게 배치될 수 있다.
상기 비표시 영역에는 상기 제1패드열과 상기 제2 패드열 사이에 제3 패드열이 형성될 수 있으며, 상기 제1패드열과 상기 제3 패드열 사이의 간격은 중앙에서 외측으로 갈수록 점진적으로 커지도록 형성될 수 있다.
본 발명의 다른 측면에 따른 칩 온 필름은 절연층과 절연층 상에 형성된 제1도전층과 제2도전층, 및 상기 제1도전층 및 상기 제2도전층과 연결된 구동칩을 포함하고, 상기 제1도전층은 절개된 절연층을 통해서 노출되어 제1범퍼열을 형성하고, 상기 제2도전층은 절개된 절연층을 통해서 노출되어 제2범퍼열을 형성하며, 상기 제1범퍼열과 상기 제2범퍼열은 이격 배열된 복수개의 도전성 범퍼를 포함하고, 상기 제1범퍼열과 제2범퍼열 사이의 간격은 적어도 일측 측단이 중앙 부분보다 더 크게 형성된다.
상기 제1범퍼열과 상기 제2범퍼열 사이의 간격은 중앙에 측단으로 갈수록 점진적으로 증가하도록 형성될 수 있으며, 상기 제1범퍼열의 중앙에 위치하는 상기 도전성 범퍼의 길이는 양측 측단에 위치하는 도정성 범퍼에 비하여 더 길게 형성될 수 있다.
상기 도전성 범퍼의 길이는 중앙에서 양측 측단으로 갈수록 점진적으로 감소하도록 형성될 수 있으며, 서로 이웃하는 도전성 범퍼의 길이의 차이는 3㎛ 내지 7㎛로 이루어질 수 있다.
상기 제1범퍼열에 배치된 도전성 패드와 상기 제2 패드열에 배치된 도전성 패드는 엇갈리게 배치될 수 있으며, 상기 제1패드열과 상기 제2 패드열 사이에는 제3 패드열이 형성될 수 있다. 또한, 상기 제1범퍼열과 상기 제3 범퍼열 사이의 간격은 중앙에서 외측으로 갈수록 점진적으로 커지도록 형성될 수 있다.
본 발명의 또 다른 측면에 따른 표시 장치는 표시소자가 배치된 표시 영역과, 상기 표시영역에 인접하여 형성되며 복수개의 도전성 패드가 형성된 비표시 영역과, 상기 비표시 영역에서 상기 도전성 패드와 연결되는 도전성 범퍼를 갖는 칩 온 필름, 및 상기 칩 온 필름에 연결된 인쇄 회로 기판을 포함하며, 상기 도전성 패드들은 기 설정된 간격으로 이격 배열되어, 제1패드열과 제2 패드열을 형성하고, 상기 제1패드열과 제2패드열 사이의 간격은 적어도 일측 측단이 중앙 부분보다 더 크게 형성될 수 있다.
상기 도전성 패드와 도전성 범퍼는 접착층과 상기 접착층 내에 배치된 도전볼을 포함하는 이방성 도전 필름에 의하여 접합될 수 있으며, 상기 제1패드열과 상기 제2패드열 사이의 간격은 중앙에서 측단으로 갈수록 점진적으로 증가하도록 형성될 수 있다.
상기 도전성 패드의 길이는 중앙에서 양측 측단으로 갈수록 점진적으로 감소하도록 형성될 수 있으며, 서로 이웃하는 도전성 패드의 길이의 차이는 3㎛ 내지 7㎛로 이루어질 수 있다.
또한, 상기 제1패드열에 배치된 도전성 패드와 상기 제2 패드열에 배치된 도전성 패드는 엇갈리게 배치될 수 있으며, 상기 비표시 영역에는 상기 제1패드열과 상기 제2 패드열 사이에 제3 패드열이 형성될 수 있다.
여기서 상기 제1패드열과 상기 제3 패드열 사이의 간격은 중앙에서 외측으로 갈수록 점진적으로 커지도록 형성될 수 있으며, 상기 칩 온 필름은 복수개의 도전성 범퍼로 이루어진 제1범퍼열과 제2범퍼열을 포함하고, 상기 제1범퍼열과 제2범퍼열 사이의 간격은 적어도 일측 측단이 중앙 부분보다 더 크게 형성될 수 있다.
또한, 상기 제1범퍼열과 상기 제2범퍼열 사이의 간격은 중앙에 측단으로 갈수록 점진적으로 증가되도록 될 수 있다.
본 발명에 따르면, 접착층의 유동성을 향상시켜서 고해상도를 구현하면서도 도전성 패드와 도전성 범퍼를 안정적으로 결합시킬 수 있다.
도 1은 본 발명의 제1실시예에 따른 표시 장치를 나타낸 사시도이다.
도 2는 도 1의 Ⅱ-Ⅱ 선을 따른 단면도이다.
도 3은 본 발명의 제1실시예에 따른 표시 장치의 화소의 구조를 나타낸 배치도이다.
도 4는 도 3의 Ⅳ-Ⅳ 선을 따른 단면도이다.
도 5는 본 발명의 제1실시예에 따른 비표시 영역을 도시한 평면도이다.
도 6은 본 발명의 제1실시예에 따른 칩 온 필름의 일부를 도시한 평면도이다.
도 7은 도 6의 Ⅶ-Ⅶ 선을 따른 단면도이다.
도 8은 본 발명의 제1실시예에 따른 도전성 패드와 도전성 범퍼가 접합된 상태를 도시한 단면도이다.
도 9a는 균일한 간격을 갖는 도전성 패드와 도전성 범퍼에서의 필요 압력을 도시한 그래프이고, 도 9b는 본 실시예에 따른 도전성 범퍼와 도전성 범퍼에서의 필요 압력을 도시한 그래프이다.
도 10은 본 발명의 제2 실시예에 따른 칩 온 필름의 일부를 도시한 평면도이다.
도 11은 제3 실시예에 따른 칩 온 필름의 일부를 도시한 평면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 때, 이는 다른 부분 "바로 상에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
또한, 이하에는 표시 장치로서, 유기 발광층을 포함하는 유기 발광 표시 장치를 실시예로서 설명하나, 이에 한정되지 않고, 본 발명에 따른 표시 장치는 액정 표시 장치, 플라즈마 표시 패널, 전계 방출 표시 장치 등의 표시 장치일 수 있다.
또한, 첨부 도면에서는, 하나의 화소에 두개의 박막 트랜지스터(thin film transistor, TFT)와 하나의 축전 소자(capacitor)를 구비하는 2Tr-1Cap 구조의 능동 구동(active matrix, AM)형 유기 발광 표시 장치를 도시하고 있지만, 본 발명은 이에 한정되는 것은 아니다. 따라서 유기 발광 표시 장치는 박막 트랜지스터의 개수, 축전 소자의 개수 및 배선의 개수가 한정되지 않는다. 한편, 화소는 이미지를 표시하는 최소 단위를 말하며, 유기 발광 표시 패널은 복수의 화소들을 통해 이미지를 표시한다.
이하, 도1 내지 도 8을 참조하여 본 발명의 일 실시예에 따른 표시 장치를 설명한다.
도 1은 본 발명의 제1실시예에 따른 표시 장치를 나타낸 사시도이다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 표시 장치는 배선 기판(100), 봉지 기판(200), 칩 온 필름(300), 및 인쇄 회로 기판(400)을 포함한다.
봉지 기판(200)은 배선 기판(100) 대비 작은 넓이를 가지며, 배선 기판(100)을 덮고 있다. 봉지 기판(200)은 유리, 석영, 세라믹 또는 플라스틱 등으로 이루어진 절연성 기판으로 형성된다. 배선 기판(100)에는 화소를 표시하는 표시 영역(100a)과 비표시 영역(100b)이 형성되는 바, 비표시 영역(100b)은 배선 기판(100)의 일측 측단에 형성되며 봉지 기판(200)에 의하여 덮여지지 아니하고 노출된다.
도 2는 도 1의 Ⅱ-Ⅱ 선을 따른 단면도이다.
도 2에 도시된 바와 같이, 배선 기판(100)은 기판 본체부(110), 배선부(120) 및 표시 소자(130)를 포함한다.
기판 본체부(110)는 유리, 석영, 세라믹 또는 플라스틱 등으로 이루어진 절연성 기판으로 형성된다. 그러나 본 발명의 일 실시예가 이에 한정되는 것은 아니며, 기판 본체부(110)는 스테인리스 강 등으로 이루어진 금속성 기판으로 형성될 수도 있다.
기판 본체부(110)와 봉지 기판(200) 사이에는 기판 본체부(110) 상에 형성된 배선부(120) 및 표시 소자(130)가 위치하고 있다.
배선부(120)는 스위칭 박막 트랜지스터(10)와 구동 박막 트랜지스터(20)를 포함하며, 표시 소자(130)를 구동한다. 표시 소자(130)는 유기 발광 소자로 이루어지며 배선부(120)로부터 전달받은 구동 신호에 따라 빛을 방출한다.
표시 소자(130) 및 배선부(120)의 구체적인 구조는 도 3 및 도 4에 나타나 있으나, 본 발명의 실시예가 도 3 및 도 4에 도시된 구조에 한정되는 것은 아니다. 표시 소자(130) 및 배선부(120)는 해당 기술 분야의 전문가가 용이하게 변형 실시할 수 있는 범위 내에서 다양한 구조로 형성될 수 있다.
이하, 도 3 및 도 4를 참조하여, 표시 장치(101)의 내부 구조에 대해 상세히 설명한다.
도 3은 본 발명의 제1실시예에 따른 표시 장치의 화소의 구조를 나타낸 배치도이다. 도 4는 도 3의 Ⅳ-Ⅳ 선을 따른 단면도이다.
도 3 및 도 4에 도시한 바와 같이, 표시 장치(101)는 하나의 화소마다 각각 형성된 스위칭 박막 트랜지스터(10), 구동 박막 트랜지스터(20), 축전 소자(80), 그리고 표시 소자(130)를 포함한다. 여기서, 스위칭 박막 트랜지스터(10), 구동 박막 트랜지스터(20) 및 축전 소자(80)를 포함하는 구성을 배선부(120)라 한다. 그리고, 배선부(120)는 기판 본체부(110)의 일 방향을 따라 배치되는 게이트 라인(151), 게이트 라인(151)과 절연 교차되는 데이터 라인(171) 및 공통 전원 라인(172)을 더 포함한다. 여기서, 하나의 화소는 게이트 라인(151), 데이터 라인(171) 및 공통 전원 라인(172)을 경계로 정의될 수 있으나, 반드시 이에 한정되는 것은 아니다.
표시 소자(130)는 제1전극(131)과, 제1전극(131) 상에 형성된 유기 발광층(132)과, 유기 발광층(132) 상에 형성된 제2전극(133)을 포함한다. 여기서, 제1전극(131)은 정공 주입 전극인 양(+)극이며, 제2전극(133)은 전자 주입 전극인 음(-)극이 된다. 그러나 본 발명의 일 실시예가 반드시 이에 한정되는 것은 아니며, 표시 장치(101)의 구동 방법에 따라 제1전극(131)이 음극이 되고, 제2전극(133)이 양극이 될 수도 있다. 제1전극(131) 및 제2전극(133)으로부터 각각 정공과 전자가 유기 발광층(132) 내부로 주입되며, 유기 발광층(132) 내부로 주입된 정공과 전자가 결합한 엑시톤(exiton)이 여기상태로부터 기저상태로 떨어질 때 유기 발광층(132)의 발광이 이루어진다.
또한, 본 발명의 일 실시예에 따른 표시 장치(101)에서 표시 소자(130)는 봉지 기판(200) 방향으로 빛을 방출한다. 즉, 표시 소자(130)는 전면 발광형이다. 여기서, 표시 소자(130)가 봉지 기판(200) 방향으로 빛을 방출하기 위해, 제1전극(131)이 광 반사성 도전 물질로 이루어지고, 제2전극(133)이 광 투과성 도전 물질로 이루어진다.
축전 소자(80)는 층간 절연막(155)을 사이에 두고 배치된 한 쌍의 축전판(158, 178)을 포함한다. 여기서, 층간 절연막(155)은 유전체가 되며, 축전 소자(80)에서 축전된 전하와 양 축전판(158, 178) 사이의 전압에 의해 축전 소자(80)의 축전 용량이 결정된다.
스위칭 박막 트랜지스터(10)는 스위칭 반도체층(175), 스위칭 게이트 전극(152), 스위칭 소스 전극(173) 및 스위칭 드레인 전극(174)을 포함한다. 구동 박막 트랜지스터(20)는 구동 반도체층(179), 구동 게이트 전극(155), 구동 소스 전극(176) 및 구동 드레인 전극(177)을 포함한다.
스위칭 박막 트랜지스터(10)는 발광시키고자 하는 화소를 선택하는 스위칭 소자로서 사용된다. 스위칭 게이트 전극(152)은 게이트 라인(151)에 연결된다. 스위칭 소스 전극(173)은 데이터 라인(171)에 연결된다. 스위칭 드레인 전극(174)은 스위칭 소스 전극(173)으로부터 이격 배치되며 어느 한 축전판(158)과 연결된다.
구동 박막 트랜지스터(20)는 선택된 화소 내의 표시 소자(130)의 유기 발광층(132)을 발광시키기 위한 구동 전원을 제1전극(131)에 인가한다. 구동 게이트 전극(155)은 스위칭 드레인 전극(174)과 연결된 축전판(158)과 연결된다. 구동 소스 전극(176) 및 다른 한 축전판(178)은 각각 공통 전원 라인(172)과 연결된다. 구동 드레인 전극(177)은 컨택홀(contact hole)을 통해 표시 소자(130)의 제1전극(131)과 연결된다.
스위칭 소스 전극(173), 스위칭 드레인 전극(174), 구동 소스 전극(176) 및 구동 드레인 전극(177)은 동일한 층에 형성되어 있으며, 후술할 도전성 패드(141, 161)과 동일한 물질로 구성되어 있다. 즉, 스위칭 소스 전극(173), 스위칭 드레인 전극(174), 구동 소스 전극(176) 및 구동 드레인 전극(177)은 도전성 패드(141, 161)과 동일한 공정에 의해 함께 형성되어 상호 연결되어 있다.
이와 같은 구조에 의하여, 스위칭 박막 트랜지스터(10)는 게이트 라인(151)에 인가되는 게이트 전압에 의해 작동하여 데이터 라인(171)에 인가되는 데이터 전압을 구동 박막 트랜지스터(20)로 전달하는 역할을 한다. 공통 전원 라인(172)으로부터 구동 박막 트랜지스터(20)에 인가되는 공통 전압과 스위칭 박막 트랜지스터(10)로부터 전달된 데이터 전압의 차에 해당하는 전압이 축전 소자(80)에 저장되고, 축전 소자(80)에 저장된 전압에 대응하는 전류가 구동 박막 트랜지스터(20)를 통해 표시 소자(130)로 흘러 표시 소자(130)가 발광하게 된다.
도 5는 본 발명의 제1실시예에 따른 비표시 영역을 도시한 평면도이다.
도 5에 도시된 바와 같이, 비표시 영역에는 복수 개의 도전성 패드(141, 161)가 형성되며 도전성 패드(141, 161)는 배선부(120)와 연결되어 있다. 보다 상세하게는 도전성 패드(141, 161)는 스위칭 소스 전극(173), 스위칭 드레인 전극(174), 구동 소스 전극(176) 및 구동 드레인 전극(177)과 연결된다. 도전성 패드(141, 161)는 칩 온 필름(300)의 범퍼(332, 342)와 대응하여 위치하고 있으며, 이방성 도전 필름(500)에 의해 칩 온 필름(300)과 연결되어 있다.
비표시 영역(100b)에는 복수 개의 도전성 패드(141, 161)가 기판의 측방향을 따라 이격 배치된다. 또한 비표시 영역(100b)에서 도전성 패드(141, 161)는 2개의 열로 배치되어, 제1패드열(140)과 제2패드열(160)을 형성한다. 제1패드열(140)과 제2패드열(160)은 소정 간격으로 이격 배치된다. 제1패드열(140)과 제2패드열(160) 사이의 간격은 중앙 부분이 양쪽 측단보다 더 작게 형성된다. 또한, 제1패드열(140)과 제2패드열(160) 사이의 간격은 중앙에서 양쪽 측단으로 갈수록 점진적으로 커지도록 형성되어 있다.
이를 위해서 중앙 부분에 위치한 도전성 패드(141, 161)의 길이는 양쪽 측단에 위치하는 도전성 패드(141, 161)의 길이보다 더 길게 형성되며, 도전성 패드(141, 161)의 길이는 중앙에서 양쪽 측단으로 갈수록 점진적으로 작아진다. 예를 들어 이웃하는 도전성 패드(141, 161)의 길이는 3㎛ 내지 7㎛ 차이로 형성될 수 있다. 즉, 내측에 위치하는 도전성 패드(141, 161)는 이와 이웃하며 외측에 위치하는 도전성 패드(141, 161)보다 3㎛ 내지 7㎛ 더 길게 형성될 수 있다.
한편, 제1패드열(140)과 제2패드열(160)은 서로 대칭되는 형상으로 이루어지는 바, 도전성 패드(141, 161)는 서로 마주하는 방향의 단부의 위치만 상이하게 배치되며, 외측을 향하는 단부는 나란하게 배치된다.
도 6은 본 발명의 제1실시예에 따른 칩 온 필름의 일부를 도시한 평면도이고, 도 7은 도 6의 Ⅶ-Ⅶ 선을 따른 단면도이다.
도 6 및 도 7을 참고하여 설명하면, 칩 온 필름은 제1절연층(320), 제1절연층(320) 위에 형성되어 있는 제1배선층(341), 제1배선층(341) 위에 형성되어 있는 제2절연층(350), 제2절연층(350) 위에 형성되어 있는 제2배선층(331), 제2배선층(331) 위에 형성되어 있는 커버층(310) 및 커버층 상에 형성되며 제1배선층(341)과 제2배선층(331)에 연결되어 있는 구동 칩(370)을 포함한다.
제1배선층(341)은 칩 온 필름(300)의 선단에서 이격되어 배치되며, 제1절연층(320)은 부분적으로 부분적으로 제거되어 제1배선층(341)의 일부를 노출한다. 이때, 노출된 제1배선층(341)이 도전성 범퍼(342)를 이룬다.
한편, 제2배선층(331)은 제2절연층(350)에 형성된 홀(351)을 통해서 제1배선층이 위치하는 부분까지 이어져 형성되며, 칩 온 필름(300)의 선단쪽에 위치하여 제1배선층(341)과 이격 배치된다. 제2배선층(331)은 부분적으로 제거된 제1절연층(320)에 의하여 일부 노출되며 노출된 제2배선층(331)은 도전성 범퍼(332)를 이룬다.
도전성 범퍼(332, 342)는 칩 온 필름(300)에서 도전성 패드(141, 161)와 맞닿는 영역에 배치되며 복수 개의 도전성 범퍼(332, 342)가 칩 온 필름(300)의 측방향을 따라 이격 배치된다.
도전성 범퍼(332, 342)는 2개의 열로 배치되어, 제1범퍼열(330)과 제2범퍼열(340)을 형성한다. 제1펌퍼열(330)과 제2범퍼열(340)은 소정 간격으로 이격 배치된다. 제1범퍼열(330)과 제2범퍼열(340) 사이의 간격은 중앙 부분이 양쪽 측단보다 더 작게 형성된다. 또한, 제1범퍼열(330)과 제2범퍼열(340) 사이의 간격은 중앙에서 양쪽 측단으로 갈수록 점진적으로 커지도록 형성되어 있다.
이를 위해서 중앙 부분에 위치한 도전성 범퍼(332, 342)의 길이는 양쪽 측단에 위치하는 도전성 범퍼(332, 342)의 길이보다 더 길게 형성되며, 도전성 범퍼(332, 342)의 길이는 중앙에서 양쪽 측단으로 갈수록 점진적으로 감소한다. 예를 들어 이웃하는 도전성 범퍼(332, 342)의 길이는 3㎛ 내지 7㎛ 차이로 형성될 수 있다. 즉, 내측에 위치하는 도전성 범퍼(332, 342)는 이와 이웃하며 외측에 위치하는 도전성 범퍼(332, 342)보다 3㎛ 내지 7㎛ 더 길게 형성될 수 있다.
한편, 제1범퍼열(330)과 제2범퍼열(340)은 서로 대칭되는 형상으로 이루어지는 바, 도전성 범퍼(332, 342)는 서로 마주하는 방향의 단부의 위치만 상이하게 배치되며, 외측을 향하는 단부는 나란하게 배치된다.
도 8은 본 발명의 제1실시예에 따른 도전성 패드와 도전성 범퍼가 접합된 상태를 도시한 단면도이다.
도 8을 참조하여 설명하면, 도전성 패드(141, 161)와 도전성 범퍼(332, 342)는 이방성 도전 필름(500)에 의하여 접합된다. 이방성 도전 필름(500)은 접착층(510) 및 도전볼(520)을 포함한다.
접착층(510)은 칩 온 필름(300)과 배선 기판(100) 사이에 위치하며, 칩 온 필름(300)과 배선 기판(100) 사이를 접착하는 역할을 한다. 접착층(510) 내에는 복수개의 도전볼(520)이 위치하고 있으며, 접착층(510)은 이웃하는 도전볼(520)간의 단락을 방지한다.
도전볼(520)은 접착층(510) 내에 분산되어 있으며, 복수개의 도전볼(520) 중 도전성 패드(141, 161)와 도전성 범퍼(332, 342) 사이에 위치하는 도전볼(520)은 도전성 패드(141, 161)와 도전성 범퍼(332, 342) 사이를 직접 연결한다.
도전볼(520)은 도전성 패드(141, 161)와 도전성 범퍼(332, 342)에 의해 가압되어 압축된 상태이며, 탄성 복원력에 의해 도전성 패드(141, 161)와 도전성 범퍼(332, 342)를 향해 접촉 압력을 가하고 있는 상태이다.
풀HD급 해상도를 구현하기 위해서는 HD급 해상도를 구현하는 경우보다 2배 내지 3배의 도전성 패드(141, 161)를 필요로 한다. 그러나 많은 수의 도전성 패드(141, 161)를 형성하기 위해서 도전성 패드(141, 161)의 폭을 감소시키면 접착층(510)의 유동 흐름이 나빠질 뿐만 아니라 미세 얼라인을 정확하게 일치시키기 어려운 문제가 있다.
이러한 문제를 해결하기 위해서 본 실시예에서는 도전성 패드(141, 161)를 2열로 형성하였다. 그러나 2열 구조의 패턴을 갖는 도전성 패드(141, 161)와 도전성 범퍼(332, 342)는 1열 구조에 비하여 접착층(510)의 유동 흐름이 제한되는 문제가 있다.
1열 구조의 경우, 3면이 개방되므로 접착층(510)이 개방된 부분으로 용이하게 이동할 수 있다. 그러나 2열 구조의 경우, 2면이 개방되고, 패드열(140, 160) 사이의 좁은 통로로 인하여 접착층(510)의 이동성이 낮게 된다. 접착층(510)의 이동성이 낮으면 도전볼(520)이 균일하게 분산되지 못하거나 도전볼(520)에 균일한 압착력이 적용되지 못하여 도전성 패드(141, 161)와 도전성 범퍼(332, 342)를 안정적으로 접합하지 못하는 문제가 발생한다.
그러나 본 실시예와 같이 도전성 패드(141, 161)와 도전성 범퍼(332, 342) 사이의 간격이 중앙에서 양쪽 측단으로 갈수록 더 커지도록 형성하면, 접착층(510)가 2열 사이의 통로를 통해서 용이하게 분산될 수 있다.
도 9a는 균일한 간격을 갖는 도전성 패드와 도전성 범퍼에서의 필요 압력을 도시한 그래프이고, 도 9b는 본 실시예에 따른 도전성 범퍼와 도전성 범퍼에서의 필요 압력을 도시한 그래프이다.
도 9a 및 도 9b는 도전볼(520)에 의하여 도전성 패드(141, 161)와 도전성 범퍼(332, 342)가 안정적으로 접합될 수 있는 압력을 나타낸 것으로서, 도 6에 도시된 중심선인 XO에서 일측 측단까지의 압력을 나타낸 것이다. 기본 패드의 길이는 1000㎛이며, 도전성 패드 사이의 간격은 23㎛이다. 본 실시예에 따른 도전성 패드는 1000㎛에서 외측으로 갈수록 길이를 5㎛씩 감소시켰다.
도 9a에 도시된 바와 같이 간격이 균일한 경우에는 83kPa의 압력이 필요하나, 도 9b에 도시된 바와 같이 본 실시예의 경우에는 79kPa의 압력이 필요한 것을 알 수 있다. 도 9a 및 도 9b는 압력을 예로써 설명하나, 이러한 필요 압력은 접착층(510)의 유동성을 예시적으로 나타낸 것으로서 본 실시예의 경우 종래에 비하여 유동성이 향상된 것을 알 수 있다.
도 10은 본 발명의 제2 실시예에 따른 칩 온 필름의 일부를 도시한 평면도이다.
도 10을 참조하여 설명하면, 본 실시예에 따른 칩 온 필름(600)에는 복수 개의 도전성 범퍼(641)로 이루어진 제1범퍼열(640)과 제1범퍼열(640)에서 이격 배치되며, 복수 개의 도전성 범퍼(661)로 이루어진 제2범퍼열(660)이 형성되어 있다.
제1범퍼열(640)와 제2범퍼열(660)은 중앙에서 외측으로 갈수록 간격이 증가하도록 형성된다. 또한 제1범퍼열(640)의 도전성 범퍼(641)와 제2범퍼열(660)의 도전성 범퍼(661)는 서로 엇갈리도록 배치된다. 즉, 도전성 범퍼들(641) 사이와 대응되는 위치에 도전성 범퍼(661)가 배치되어 도전성 범퍼들(641, 661)의 중심선은 일진선 상에 위치하지 않는다. 이와 같이 도전성 범퍼들(641, 661)이 엇갈리도록 배치되면 가압할 때, 접착층(510)이 도전성 범퍼(641, 661) 사이의 공간으로 용이하게 이동할 수 있다.
또한, 도전성 패드는 도전성 범퍼와 동일한 구조로 배치되므로 이웃하는 패드열을 구성하는 도전성 패드들도 서로 엇갈리게 배치된다.
도 11은 제3 실시예에 따른 칩 온 필름의 일부를 도시한 평면도이다.
도 11을 참조하여 설명하면, 본 실시예에 따른 칩 온 필름(700)에는 복수 개의 도전성 범퍼(741)로 이루어진 제1범퍼열(740)과 제1범퍼열(740)에서 이격 배치되며, 복수 개의 도전성 범퍼(761)로 이루어진 제2범퍼열(760), 및 제1범퍼열(740)과 제2범퍼열(760) 사이에 배치되며 복수 개의 도전성 범퍼(771)로 이루어진 제3범퍼열(770)이 형성되어 있다.
제1범퍼열(740)과 제3범퍼열(770)은 중앙에서 외측으로 갈수록 간격이 증가하도록 형성되고, 제2범퍼열(760)와 제3범퍼열(770)도 중앙에서 외측으로 갈수록 간격이 증가하도록 형성된다.
이를 위해서 도전성 범퍼들(741, 761, 771)은 중앙에서 외측으로 갈수록 길이가 점진적으로 감소하도록 형성된다. 또한 제3범퍼열(770)을 이루는 도전성 범퍼(771)는 중앙에서 외측으로 갈수록 길이방향 양쪽 단부의 위치가 변경되는바 내측에 위치한 도전성 범퍼(771)의 양단은 외측에 위치한 도전성 범퍼(771)의 양단보다 더 돌출되도록 형성된다. 이에 따라 범퍼열(740, 760, 770)들 사이의 통로가 중앙에서 외측으로 갈수록 넓어져서 접착층(510)의 유동성을 향상시킬 수 있다.
또한, 도전성 패드는 도전성 범퍼와 동일한 구조로 배치되므로 도전성 패드도 3개의 열로 배치되며, 각 도전성 패드 사이의 간격은 중앙에서 외측으로 갈수록 점진적으로 증가한다.
본 발명을 앞서 기재한 바에 따라 바람직한 실시예를 통해 설명하였지만, 본 발명은 이에 한정되지 않으며 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.
101: 표시 장치 100: 배선 기판
200: 봉지 기판 100a: 표시 영역
100b: 비표시 영역 110: 기판 본체부
120: 배선부 130: 표시 소자
140: 제1패드열 160: 제2패드열
141, 161: 도전성 패드 300, 600, 700: 칩 온 필름
310: 커버층 320: 제1절연층
320: 제2도전층 330, 640, 740: 제1범퍼열
340, 660, 760: 제2범퍼열 331: 제2배선층
341: 제1배선층 350: 제2절연층
332, 342, 641, 661, 741, 761, 771: 도전성 범퍼
351: 홀 370: 구동 칩
400: 인쇄 회로 기판 500: 이방성 도전 필름
510: 접착층 520: 도전볼
770: 제3범퍼열

Claims (27)

  1. 표시소자가 배치된 표시 영역; 및
    상기 표시영역에 인접하여 형성되며 복수개의 도전성 패드가 형성된 비표시 영역;
    을 포함하며,
    상기 도전성 패드들은 기 설정된 간격으로 이격 배열되어, 제1패드열과 제2 패드열을 형성하고,
    상기 제1패드열과 제2패드열 사이의 간격은 적어도 일측 측단이 중앙 부분보다 더 크게 형성되고,
    상기 제1패드열의 중앙에 위치하는 상기 도전성 패드의 길이는 적어도 일측 측단에 위치하는 도전성 패드에 비하여 더 길게 형성된 표시 패널.
  2. 제1항에 있어서,
    상기 제1패드열과 상기 제2패드열 사이의 간격은 중앙에서 측단으로 갈수록 점진적으로 증가하는 표시 패널.
  3. 삭제
  4. 제1항에 있어서,
    상기 제1패드열의 중앙에 위치하는 상기 도전성 패드의 길이는 양측 측단에 위치하는 도전성 패드에 비하여 더 길게 형성된 표시 패널.
  5. 제1항에 있어서,
    상기 도전성 패드의 길이는 중앙에서 양측 측단으로 갈수록 점진적으로 감소하는 표시 패널.
  6. 제1항에 있어서,
    서로 이웃하는 도전성 패드의 길이의 차이는 3㎛ 내지 7㎛인 표시 패널.
  7. 제1항에 있어서,
    상기 제1패드열에 배치된 도전성 패드와 상기 제2 패드열에 배치된 도전성 패드는 엇갈리게 배치된 표시 패널.
  8. 제1항에 있어서,
    상기 비표시 영역에는 상기 제1패드열과 상기 제2 패드열 사이에 제3 패드열이 형성된 표시 패널.
  9. 제8항에 있어서,
    상기 제1패드열과 상기 제3 패드열 사이의 간격은 중앙에서 외측으로 갈수록 점진적으로 커지도록 형성된 표시 패널.
  10. 절연층과 절연층 상에 형성된 제1도전층과 제2도전층, 및 상기 제1도전층 및 상기 제2도전층과 연결된 구동칩을 포함하고,
    상기 제1도전층은 절개된 절연층을 통해서 노출되어 제1범퍼열을 형성하고, 상기 제2도전층은 절개된 절연층을 통해서 노출되어 제2범퍼열을 형성하며,
    상기 제1범퍼열과 상기 제2범퍼열은 이격 배열된 복수개의 도전성 범퍼를 포함하고,
    상기 제1범퍼열과 제2범퍼열 사이의 간격은 적어도 일측 측단이 중앙 부분보다 더 크게 형성되고,
    상기 제1범퍼열의 중앙에 위치하는 상기 도전성 범퍼의 길이는 양측 측단에 위치하는 도전성 범퍼에 비하여 더 길게 형성된 칩 온 필름.
  11. 제10항에 있어서,
    상기 제1범퍼열과 상기 제2범퍼열 사이의 간격은 중앙에서 측단으로 갈수록 점진적으로 증가하는 칩 온 필름.
  12. 삭제
  13. 제10항에 있어서,
    상기 도전성 범퍼의 길이는 중앙에서 양측 측단으로 갈수록 점진적으로 감소하는 칩 온 필름.
  14. 제10항에 있어서,
    서로 이웃하는 도전성 범퍼의 길이의 차이는 3㎛ 내지 7㎛인 칩 온 필름.
  15. 제10항에 있어서,
    상기 제1범퍼열에 배치된 도전성 패드와 상기 제2 범퍼열에 배치된 도전성 패드는 엇갈리게 배치된 칩 온 필름.
  16. 제10항에 있어서,
    상기 제1 범퍼열과 상기 제2 범퍼열 사이에는 제3 범퍼열이 형성된 칩 온 필름.
  17. 제16항에 있어서,
    상기 제1범퍼열과 상기 제3 범퍼열 사이의 간격은 중앙에서 외측으로 갈수록 점진적으로 커지도록 형성된 칩 온 필름.
  18. 표시소자가 배치된 표시 영역;
    상기 표시영역에 인접하여 형성되며 복수개의 도전성 패드가 형성된 비표시 영역;
    상기 비표시 영역에서 상기 도전성 패드와 연결되는 도전성 범퍼를 갖는 칩 온 필름; 및
    상기 칩 온 필름에 연결된 인쇄 회로 기판;
    을 포함하며,
    상기 도전성 패드들은 기 설정된 간격으로 이격 배열되어, 제1패드열과 제2 패드열을 형성하고,
    상기 제1패드열과 제2패드열 사이의 간격은 적어도 일측 측단이 중앙 부분보다 더 크게 형성되고,
    상기 도전성 패드의 길이는 중앙에서 양측 측단으로 갈수록 점진적으로 감소하는 표시 장치.
  19. 제18항에 있어서,
    상기 도전성 패드와 도전성 범퍼는 접착층과 상기 접착층 내에 배치된 도전볼을 포함하는 이방성 도전 필름에 의하여 접합된 표시 장치.
  20. 제19항에 있어서,
    상기 제1패드열과 상기 제2패드열 사이의 간격은 중앙에서 측단으로 갈수록 점진적으로 증가하는 표시 장치.
  21. 삭제
  22. 제18항에 있어서,
    서로 이웃하는 도전성 패드의 길이의 차이는 3㎛ 내지 7㎛인 표시 장치.
  23. 제19항에 있어서,
    상기 제1패드열에 배치된 도전성 패드와 상기 제2 패드열에 배치된 도전성 패드는 엇갈리게 배치된 표시 장치.
  24. 제19항에 있어서,
    상기 비표시 영역에는 상기 제1패드열과 상기 제2 패드열 사이에 제3 패드열이 형성된 표시 장치.
  25. 제24항에 있어서,
    상기 제1패드열과 상기 제3 패드열 사이의 간격은 중앙에서 외측으로 갈수록 점진적으로 커지도록 형성된 표시 장치.
  26. 제18항에 있어서,
    상기 칩 온 필름은 복수개의 도전성 범퍼로 이루어진 제1범퍼열과 제2범퍼열을 포함하고,
    상기 제1범퍼열과 제2범퍼열 사이의 간격은 적어도 일측 측단이 중앙 부분보다 더 크게 형성된 표시 장치.
  27. 제26항에 있어서,
    상기 제1범퍼열과 상기 제2범퍼열 사이의 간격은 중앙에서 측단으로 갈수록 점진적으로 증가하는 표시 장치.
KR1020120124936A 2012-11-06 2012-11-06 표시 패널, 칩 온 필름, 및 이들을 포함하는 표시 장치 KR101983374B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120124936A KR101983374B1 (ko) 2012-11-06 2012-11-06 표시 패널, 칩 온 필름, 및 이들을 포함하는 표시 장치
US14/028,809 US9064708B2 (en) 2012-11-06 2013-09-17 Display panel, chip on film and display device including the same
TW102140071A TWI614889B (zh) 2012-11-06 2013-11-05 顯示面板及顯示裝置
CN201310546048.8A CN103811529B (zh) 2012-11-06 2013-11-06 显示面板、薄膜覆晶及包括该面板和薄膜覆晶的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120124936A KR101983374B1 (ko) 2012-11-06 2012-11-06 표시 패널, 칩 온 필름, 및 이들을 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20140058204A KR20140058204A (ko) 2014-05-14
KR101983374B1 true KR101983374B1 (ko) 2019-08-29

Family

ID=50621542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120124936A KR101983374B1 (ko) 2012-11-06 2012-11-06 표시 패널, 칩 온 필름, 및 이들을 포함하는 표시 장치

Country Status (4)

Country Link
US (1) US9064708B2 (ko)
KR (1) KR101983374B1 (ko)
CN (1) CN103811529B (ko)
TW (1) TWI614889B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102301999B1 (ko) * 2014-10-15 2021-09-14 엘지디스플레이 주식회사 드라이버, 표시패널 및 표시장치
TWI561137B (en) * 2015-07-08 2016-12-01 Au Optronics Corp Curved display
CN104979326B (zh) * 2015-07-09 2017-12-05 深圳市晶泓科技有限公司 Led发光组件、led发光面板和led显示屏
JP6561398B2 (ja) 2015-08-06 2019-08-21 林 誼Ｌｉｎ， Ｙｉ Ｌｅｄ画素点、発光ユニット、発光パネル及びディスプレイスクリーン
KR102513996B1 (ko) * 2016-03-15 2023-03-24 삼성디스플레이 주식회사 표시 장치
TWI600945B (zh) * 2016-03-30 2017-10-01 友達光電股份有限公司 一種顯示器模組以及一種顯示器模組製造方法
KR102638304B1 (ko) 2016-08-02 2024-02-20 삼성디스플레이 주식회사 표시장치
CN107093606B (zh) * 2017-03-31 2019-08-16 京东方科技集团股份有限公司 一种显示面板、显示装置及显示面板的制作方法
KR102477744B1 (ko) * 2017-10-23 2022-12-15 엘지디스플레이 주식회사 표시패널 및 표시장치
KR102586043B1 (ko) * 2018-04-10 2023-10-10 삼성디스플레이 주식회사 유기 발광 표시장치 및 그 제조방법
KR20200128258A (ko) * 2019-05-02 2020-11-12 삼성디스플레이 주식회사 표시 장치
CN111915984B (zh) * 2019-05-09 2022-10-21 上海和辉光电股份有限公司 一种显示装置
CN110880526B (zh) * 2019-11-22 2022-06-03 武汉天马微电子有限公司 一种柔性显示面板的制作方法、柔性显示面板及显示装置
KR20210065580A (ko) * 2019-11-27 2021-06-04 엘지디스플레이 주식회사 플렉서블 표시장치
CN110993676B (zh) * 2019-12-20 2022-06-03 厦门天马微电子有限公司 一种显示面板和显示器件

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950020972A (ko) * 1993-12-21 1995-07-26 쯔지 하루오 전극 단자가 미소 피치를 갖는 경우에도 전극 단자의 고신뢰성 접속을 달성할 수 있는 패널 실장 구조 및 패널 실장 방법
JP2002032031A (ja) * 2000-05-12 2002-01-31 Seiko Epson Corp 電気光学装置の製造方法、端子の接続方法、電気光学装置および電子機器
KR100436085B1 (ko) * 2000-10-20 2004-06-12 롬 가부시키가이샤 액정표시장치, 및 액정표시장치용 반도체 칩의 제조방법
KR101051013B1 (ko) * 2003-12-16 2011-07-21 삼성전자주식회사 구동 칩 및 이를 갖는 표시장치
KR101171178B1 (ko) * 2005-01-04 2012-08-06 삼성전자주식회사 커팅 패턴이 형성된 가요성 인쇄회로기판용 원판 및 이를커팅한 가요성 인쇄회로기판을 구비한 평판표시장치
KR100726996B1 (ko) 2005-11-07 2007-06-14 엘지전자 주식회사 집적회로 패키지
TW200720740A (en) * 2005-11-18 2007-06-01 Innolux Display Corp Liquid crystal display device
KR20070117117A (ko) * 2006-06-07 2007-12-12 삼성에스디아이 주식회사 칩 및 이를 구비한 평판 디스플레이 장치
CN100463158C (zh) * 2006-08-21 2009-02-18 南茂科技股份有限公司 薄膜覆晶封装构造及其多层电路卷带结构
TWI365428B (en) * 2007-03-08 2012-06-01 Chunghwa Picture Tubes Ltd Display panel
TWI372925B (en) * 2007-03-22 2012-09-21 Chunghwa Picture Tubes Ltd Display panel and fabricating method thereof
JP2009094361A (ja) * 2007-10-10 2009-04-30 Nitto Denko Corp Ｃｏｆ基板
JP2012060029A (ja) 2010-09-10 2012-03-22 Seiko Instruments Inc 電子機器
KR101730847B1 (ko) 2010-11-16 2017-04-27 엘지디스플레이 주식회사 칩 온 필름 및 이를 포함하는 액정표시장치

Also Published As

Publication number Publication date
CN103811529A (zh) 2014-05-21
TW201419522A (zh) 2014-05-16
CN103811529B (zh) 2018-08-10
US9064708B2 (en) 2015-06-23
TWI614889B (zh) 2018-02-11
KR20140058204A (ko) 2014-05-14
US20140124803A1 (en) 2014-05-08

Similar Documents

Publication Publication Date Title
KR101983374B1 (ko) 표시 패널, 칩 온 필름, 및 이들을 포함하는 표시 장치
KR100700653B1 (ko) 유기전계발광표시장치
CN107919067B (zh) 平板显示器
KR101041146B1 (ko) 표시 장치
KR20080102669A (ko) 표시장치
KR20130053280A (ko) 씨오지 타입 플렉서블 유기발광소자
KR20110037106A (ko) 이방성 도전 필름 및 이를 포함하는 표시 장치
KR100884463B1 (ko) 발광 표시 장치 및 그의 제조 방법
KR100745760B1 (ko) 유기 전자발광 디스플레이 및 그 제조방법
US9142602B2 (en) Display device having anisotropic conductive film and manufacturing method thereof
US8987989B2 (en) Organic light-emitting display device and input pad thereof
CN112071206B (zh) 显示面板及显示装置
KR102411327B1 (ko) 표시 장치
US20230232652A1 (en) Display Panel
KR102452339B1 (ko) 표시장치
KR100609323B1 (ko) 배선 기판, 전기 광학 장치 및 그 제조 방법, 전자 기기
KR20130133501A (ko) 평판표시장치
KR100864885B1 (ko) 유기 전계 발광 표시장치용 어레이 기판
KR102393315B1 (ko) 디스플레이 장치
KR102069190B1 (ko) 표시장치
KR20210054636A (ko) 표시 장치
CN116018024A (zh) 显示面板及显示装置
KR20110105354A (ko) 유기 발광 표시 장치
CN115939152A (zh) 显示基板及显示装置
JP2007065298A (ja) 表示装置、アレイ基板、及びアレイ基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant