KR102069190B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR102069190B1
KR102069190B1 KR1020130071942A KR20130071942A KR102069190B1 KR 102069190 B1 KR102069190 B1 KR 102069190B1 KR 1020130071942 A KR1020130071942 A KR 1020130071942A KR 20130071942 A KR20130071942 A KR 20130071942A KR 102069190 B1 KR102069190 B1 KR 102069190B1
Authority
KR
South Korea
Prior art keywords
conductive layer
thin film
film transistor
layer
damage
Prior art date
Application number
KR1020130071942A
Other languages
English (en)
Other versions
KR20140148239A (ko
Inventor
전무경
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130071942A priority Critical patent/KR102069190B1/ko
Priority to US14/082,985 priority patent/US9054518B2/en
Publication of KR20140148239A publication Critical patent/KR20140148239A/ko
Application granted granted Critical
Publication of KR102069190B1 publication Critical patent/KR102069190B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

본 발명은, 박막트랜지스터 및 박막트랜지스터와 전기적으로 연결된 표시소자를 구비하며, 화상을 표시하는 표시부, 및 표시부의 일 측에 위치하고, 구동소자 또는 신호배선부를 포함하는 회로부를 구비하며, 회로부는, 회로부에 구비된 배선 상에 형성되며, 정전기방전에 의한 구동소자 또는 신호배선부의 손상을 방지하도록 회로부로 유입된 정전기에 의해 손상되는 손상유도부를 포함하는, 표시장치에 관한 것이다.

Description

표시장치 {Display apparatus}
본 발명은 표시장치의 구조에 관한 것이다.
일반적으로 액정표시장치는 액체와 고체의 중간적인 특성을 가지는 액정은 외부 전계에 의해 액정분자의 배열이 달라지는 전기적 성질과 액정 셀의 복굴절성, 선광성 및 광산란 특성 등의 광학적 성질을 이용하여 표시장치로 만든 것이다.
자발광형 표시 장치인 유기발광표시장치는 별도의 광원이 불필요하므로 저전압으로 구동이 가능하고 경량의 박형으로 구성할 수 있으며, 넓은 시야각, 높은 콘트라스트(contrast) 및 빠른 응답 속도 등의 고품위 특성으로 인해 차세대 표시 장치로 주목받고 있다.
액정표시장치 또는 유기발광표시장치와 같은 표시장치는 제품에 완성된 이후뿐만 아니라 표시장치를 제조하기 위해 수행되는 다양한 공정 중에서 의도하지 않게 발생된 정전기(ESD)에 의해 손상받을 수 있다. 정전기에 의해 소자가 손상되면, 정상적인 구동이 어려워 화질의 불량이 야기되므로, 정전기에 대한 내구성을 향상시킬 필요가 있다.
본 발명의 일실시예는, 표시장치의 구조에 관한 것이다.
본 발명의 일 특징에 따르면, 박막트랜지스터 및 상기 박막트랜지스터와 전기적으로 연결된 표시소자를 구비하며, 화상을 표시하는 표시부; 및 상기 표시부의 일 측에 위치하고, 구동소자 또는 신호배선부를 포함하는 회로부;를 구비하며, 상기 회로부는, 상기 회로부에 구비된 배선 상에 형성되며, 정전기방전에 의한 상기 구동소자 또는 상기 신호배선부의 손상을 방지하도록 상기 회로부로 유입된 정전기를 강제방전시키는 손상유도부;를 포함하는, 표시장치를 제공한다.
본 발명의 일 특징에 따르면, 상기 구동소자 또는 상기 신호배선부는 콘택영역을 구비할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 손상유도부는 상기 회로부의 가장자리에 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 손상유도부는 콘택홀을 구비한 절연층을 사이에 개재한 채 적층된 복수의 도전층들을 포함하고, 상기 도전층들은 상기 콘택홀을 통해 상호 접속되어 상기 정전기에 의해 손상되기 쉬운 콘택영역을 형성할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 복수의 도전층들 중 일부 도전층들은, 상기 박막트랜지스터의 게이트 전극과 동일한 층에 형성될 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 박막트랜지스터는 상기 표시소자를 구동시키기 위한 구동 박막트랜지스터 및 스위칭 박막트랜지스터를 포함하고, 상기 복수의 도전층들 중 어느 하나의 도전층은 상기 구동박막트랜지스터의 게이트 전극과 동일한 물질을 포함하고, 또 다른 하나의 도전층은 상기 스위칭 박막트랜지스터의 게이트 전극과 동일한 물질을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 복수의 도전층들 중 어느 하나의 도전층은 상기 박막트랜지스터의 소스 전극 또는 드레인 전극과 동일한 물질을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 손상유도부는, 상기 내장회로로 유입되는 정전기를 상기 손상유도부로 유도하는 돌출부를 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 손상유도부는, 제1 도전층; 제1 절연층을 사이에 두고 상기 제1 도전층 상에 형성되는 제2 도전층; 및 제2 절연층을 사이에 두고 상기 2 도전층 상에 형성되는 제3 도전층;을 포함하며, 제3 도전층은 콘택홀들을 통하여 상기 제1 도전층 및 상기 제2 도전층과 접속되어 콘택영역을 형성할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 손상유도부는 상기 배선과 연결되며, 상기 배선은 제1 도전층, 및 상기 제2 도전층 중 어느 하나와 동일한 층에 형성될 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 손상유도부는, 상기 제1 도전층, 상기 제2 도전층, 및 상기 제3 도전층 중 어느 하나와 동일한 층에 형성되며, 상기 회로부로 유입되는 정전기를 상기 손상유도부로 유도하는 돌출부를 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 손상유도부는, 상기 배선의 길이 방향과 수직인 방향을 따라 상기 배선을 가운데에 둔 채 상기 배선의 양측에 배치되는 제1 손상유도부와 제2 손상유도부를 포함할 수 있다.
본 발명의 또 다른 측면에 따르면, 스위칭 박막트랜지스터, 구동 박막트랜지스터, 및 상기 구동 박막트랜지스터와 전기적으로 연결된 유기표시소자를 구비하며, 화상을 표시하는 표시부; 및 상기 표시부와 인접하게 배치되며, 구동소자 또는 신호배선부를 포함하는 회로부;를 구비하며, 상기 회로부는, 정전기방전에 의한 상기 구동소자 또는 상기 신호배선부의 손상을 방지하도록 상기 회로부로 유입된 정전기를 강제 방전시키는 손상유도부;를 구비하는, 표시장치를 제공한다.
본 발명의 일 특징에 따르면, 상기 구동소자 또는 상기 신호배선부는 콘택영역을 구비할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 구동소자 또는 상기 신호배선부의 콘택영역은, 상기 회로부의 안쪽에 배치되고, 상기 손상유도부는 상기 회로부의 가장자리에 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 손상유도부는 상기 회로부가 배치된 영역 중, 상기 표시부와 인접한 제1측 및 상기 표시부와 먼 제2측 중 적어도 어느 일측에 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 손상유도부는, 상기 회로부로 유입되는 정전기를 상기 손상유도부로 유도하는 돌출부를 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 손상유도부는, 제1 도전층; 상기 제1 도전층 상에 형성된 제1 절연층; 상기 제1 절연층 상에 형성되는 제2 도전층; 상기 제2 도전층 상에 형성된 제2 절연층; 및 상기 2 절연층 상에 형성되는 제3 도전층;을 포함하며, 제3 도전층은, 상기 제1 절연층 및 상기 제2 절연층을 관통하는 제1 콘택홀을 통하여 상기 제1 도전층과 접촉되어 제1 콘택영역을 형성하고, 상기 제2 절연층을 관통하는 제2 콘택홀을 통하여 상기 제2 도전층과 접촉되어 제2 콘택영역을 형성할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 제1 도전층, 상기 제2 도전층 및 상기 제3 도전층은 금속을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 제1 도전층 및 상기 제2 도전층 중 어느 하나는 상기 구동 박막트랜지스터의 게이트 전극과 동일한 층에 형성되고, 상기 제1 도전층 및 상기 제2 도전층 중 나머지 하나는 상기 스위칭 박막트랜지스터의 게이트 전극과 동일한 층에 형성될 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 제1 도전층 및 상기 제2 도전층 중 어느 하나는 상기 구동 박막트랜지스터의 게이트 전극과 동일한 금속을 포함하고, 상기 제1 도전층 및 상기 제2 도전층 중 나머지 하나는 상기 스위칭 박막트랜지스터의 게이트 전극과 동일한 금속을 포함할 수 있다.
상기와 같은 본 발명의 일실시예에 따르면, 표시장치의 제조 후뿐만 아니라 제조 과정에서 발생할 수 있는 ESD로부터 표시장치를 보호할 수 있으며, 고품위의 표시장치를 제공할 수 있다.
도 1은 본 발명의 일실시예에 따른 표시장치의 일부를 발췌하여 나타낸 상부면도이다.
도 2는 도 1의 A 부분을 발췌하여 개략적으로 나타낸 상부면도이다.
도 3은 도 1의 A 부분을 발췌하여 개략적으로 나타낸 상부면도로, 도 2 와 다른 실시예를 나타낸다.
도 4는 도 2 및 도 3에 도시된 손상유도부를 발췌하여 나타낸 상부면도이다.
도 5는 도 4의 Ⅴ-Ⅴ선을 따라 취한 단면도이다.
도 6는 도 4의 Ⅴ-Ⅴ선을 따라 취한 단면도로서, 도 4와 다른 실시예를 나타낸다.
도 7a 내지 도 7f는 표시소자의 제조 방법에 따른 각 단계별 공정 상태를 나타낸 것이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고, 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 제 1, 제 2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의하여 한정되어서는 안된다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 또는 "위에" 있다고 할 때, 이는 다른 부분의 바로 위에 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 일부를 발췌하여 나타낸 상부면도이고, 도 2는 도 1의 A 부분을 발췌하여 개략적으로 나타낸 상부면도이며, 도 3은 도 1의 A 부분을 발췌하여 개략적으로 나타낸 것으로, 또 다른 실시예에 따른 상부면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시장치는 표시기판(100) 및 도시되지 않은 밀봉기판을 포함할 수 있다. 표시기판(100)은 화상을 표시하는 표시부(110)와 표시부(110)에 구비된 복수의 화소(P)를 구동하기 위해 내장된 회로부(120)을 포함한다. 회로부(120)는 표시부(110)의 일측에 놓인 비표시영역(NDA)상에 형성된다. 도 1에서는 표시부(110)의 좌측에 회로부(120)가 배치된 상태를 도시하였으나, 또 다른 실시예로서 회로부(120)는 표시부(110)의 우측, 혹은 서로 대향되는 좌측과 우측에 형성되거나, 상측에 형성될 수 있음은 물론이다.
도시되지 않았으나, 비표시영역(NDA)의 외곽에는 표시부(110)를 외기로부터 밀봉하는 밀봉기판을 접합하기 위해 표시영역을 둘러싸는 밀봉부재가 배치될 수 있다. 이 때, 회로부(120)도 표시부(110)와 함께 밀봉된다. 표시기판(100)과 밀봉기판은 대향되도록 배치되나 도 1에서 밀봉기판은 도시되지 않았다. 또 다른 실시예로서, 밀봉기판이 유무기 복합막인 박막봉지 형태인 경우, 밀봉부재는 생략될 수 있다.
표시부(110)는 화상이 표시되는 영역이며, 게이트 배선들 및 데이터 배선들의 교차 영역에 위치하는 복수의 화소(P)를 포함한다. 각각의 화소(P)는 데이터 신호에 대응되는 구동 전류에 상응하는 휘도로 발광하는 유기발광소자와, 유기발광소자에 흐르는 구동전류를 제거하기 위한 화소회로를 포함한다. 화소회로는 게이트 배선들 및 데이터 배선들과 각각 연결되어 있으며, 유기발광소자와도 연결되어 있다.
도 1 내지 도 3을 참조하면, 화소회로는 스위칭 박막트랜지스터(T1), 유기발광소자를 구동하기 위한 구동 박막트랜지스터(T2), 및 커패시터(Cst)과 같은 전자 소자를 포함할 수 있다.
도시되지는 않았으나, 유기발광소자는 구동 박막트랜지스터(T2)의 소스 전극 또는 드레인 전극과 전기적으로 연결된 화소 전극, 화소 전극과 대향 배치된 대향 전극, 및 이들 사이에 개재되며 유기발광층을 포함하는 중간층을 포함할 수 있다.
유기발광층은 적색, 녹색, 청색의 빛을 방출할 수 있다. 이와 같이 적색 녹색, 청색의 빛을 방출하는 유기발광소자는 하나의 서브 화소를 이루며, 복수의 서브 화소가 하나의 단위 화소를 이룰 수 있다. 또는, 적색, 녹색, 청색, 및 백색의 빛을 방출하는 유기발광소자가 하나의 서브 화소를 이루고, 복수의 서브 화소가 하나의 단위 화소를 이룰 수 있다.
회로부(120)는 비표시영역(NDA), 즉 표시부(110)의 적어도 일측에 배치된다. 회로부(120)는 데이터 구동부 및/또는 게이트 구동부와 전기적으로 연결될 수 있으며, 데이터 구동부 및/또는 게이트 구동부로부터 신호를 전달받아 화소(P)를 구동하기 위한 내장회로가 형성된 영역이다.
내장회로는 다수의 트랜지스터(121, 122) 및/또는 신호배선부(미도시)을 포함할 수 있다. 다수의 트랜지스터(121, 122)는 화소(P)의 박막트랜지스터들, 예컨대 스위칭 박막트랜지스터(T1) 및/또는 구동 박막트랜지스터(T2)를 형성하는 과정에서 함께 형성될 수 있다. 마찬가지로, 다수의 신호배선부도 화소(P)의 배선들을 형성하는 과정에서 함께 형성될 수 있다.
상술한 바와 같은 표시부(110)와 회로부(120)를 구비하는 표시기판(100)은 제조 공정 중에 발생하는 정전기에 노출되기 쉬우며, 이와 같은 정전기는 표시기판(100)에 형성된 소자의 파괴 및 소자의 전기적인 특성을 저해한다. 예컨대, 정전기는 플라즈마 등을 이용한 박막 공정과 같은 제조 공정에서 발생할 수 있으며, 발생된 정전기는 구조적으로 취약한 절연막이나 반도체막에 인가되어 절연파괴를 야기시킬 수 있다. 내장회로의 일부가 절연 파괴되므로, 결국 화질 불량이 야기된다.
이와 같은 절연파괴 현상은, 내장회로 중 콘택영역을 구비하는 트랜지스터(121, 122) 또는/및 신호배선부와 같이 정전기에 취약한 구조에 용이하게 발생할 수 있다. 그러나, 본 발명의 실시예에 따르면, 회로부(120)는 정전기에 의한 내장회로의 손상을 방지하기 위하여 손상유도부(130)를 포함하므로 내장회로가 정전기에 의해 손상받는 것을 방지할 수 있다. 손상유도부(130)는 정전기가 내장회로로 유입되는 경로 상에 배치되어 정전기를 강제 방전시킴으로써, 정전기가 배선을 통해 진행하는 것을 방지할 수 있으며 소자들을 정전기로부터 보호할 수 있다.
도 2 및 도 3을 참조하면, 손상유도부(130)는 트랜지스터(121, 122)와 연결된 배선(125)에 형성될 수 있다. 만약, 손상유도부(130)가 구비되지 않는다면, 회로부(120)으로 유입된 정전기는 배선(125)을 타고 진행하여 구조적으로 취약한 트랜지스터(121, 122)를 손상시킬 수 있다. 그러나, 본 발명의 실시예에 따르면 정전기가 배선(124)를 따라 진행하여 트랜지스터(121, 122)에 도달하기 전에, 손상유도부(130)를 통해서 정전기를 강제 방전시킴으로써 정전기가 배선을 통해 이동하여 트랜지스터(121, 122)를 손상시키는 것을 방지할 수 있다.
손상유도부(130)는 배선(125)을 사이에 두고 트랜지스터(121, 122)와 서로 멀어지도록 회로부(120)의 가장자리에 배치될 수 있다. 예컨대, 배선(125)의 일단에는 트랜지스터(121, 122)가 연결되고, 배선(125)의 타단에는 손상유도부(130)가 형성될 수 있다. 트랜지스터(121, 122)와 배선(125)의 위치에 따라, 손상유도부(130)는 표시부(110)와 먼 쪽인 회로부(120)의 제1 측에 배치되거나(도 2 참조), 표시부(110)와 인접한 쪽인 회로부(120)의 제2 측에 배치(도 3 참조)될 수 있다.
도 2에 도시된 바와 같이 트랜지스터(121)는 회로부(120)의 안쪽에 형성되어 있고 배선(125)이 회로부(120)의 제1 측을 향해 연장되면, 손상유도부(130)는 회로부(120)로부터 멀리 떨어진 회로부(120)의 제1 측에 배치된다. 이와 같은 구성을 통해, 외측으로부터 유입된 정전기는 회로부(120)의 안쪽에 배치된 트랜지스터(121)로 유입되기 전에 먼저 손상유도부(130)를 손상시키므로, 안쪽에 배치된 트랜지스터(121)는 정전기로부터 안전하게 보호될 수 있다.
또 다른 실시예로, 도 3에 도시된 바와 같이 트랜지스터(122)는 회로부(120)의 안쪽에 형성되어 있고 배선(125)이 회로부(120)의 제2 측을 향해 연장되면, 손상유도부(130)는 회로부(120)로부터 멀리 떨어진 회로부(120)의 제2 측, 즉 표시부(110)와 인접하게 형성될 수 있다. 이와 같은 구성을 통해, 표시부(110)측으로부터 유입된 정전기는 회로부(120)의 안쪽에 배치된 트랜지스터(122)로 유입되기 전에 먼저 손상유도부(130)를 손상시키므로, 안쪽에 배치된 트랜지스터(122)는 정전기로부터 안전하게 보호될 수 있다.
상술한 바에 따르면, 손상유도부(130)가 배선(125)을 통해 트랜지스터(121, 122)와 연결된 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시에로서 손상유도부(130)는 배선(125)을 통해 신호배선부와 연결될 수 있으며, 이 때 신호배선부는 콘택영역을 구비하는 신호배선부일 수 있다. 또 다른 실시예로서, 손상유도부(130)는 배선(125)을 통해 트랜지스터(121, 122) 및 신호배선부와 각각 연결될 수 있으며, 이 때 트랜지스터(121, 122)와 신호배선부는 모두 콘택영역을 구비할 수 있다.
도 2 및 도 3는 각각 손상유도부(130)가 회로부(120)의 제1 측 및 제2 측에 배치된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 손상유도부(130)는 회로부(120)의 제1 측 및 제2 측 모두에 배치될 수 있음은 물론이다.
도 4는 도 2 및 도 3에 도시된 손상유도부(130)를 발췌하여 나타낸 상부면도이고, 도 5는 도 4의 Ⅴ-Ⅴ선을 따라 취한 단면도이며, 도 6은 도 5의 Ⅴ-Ⅴ선을 따라 취한 단면도로서 도 5의 실시예와 다른 실시예를 나타낸다.
도 4를 참조하면, 손상유도부(130)는 배선(125)을 가운데에 두고 배선(125)의 길이방향의 수직인 방향을 따라 양측에 배치될 수 있다. 각각의 손상유도부(130)는 정전기에 취약한 구조를 구비함으로써 내장회로에 내장된 소자 에 영향을 주기 전에 정전기를 강제 방전시킨다.
손상유도부(130)의 콘택영역은 절연층을 사이에 두고 적층된 복수의 도전층들이 절연층의 콘택홀들을 통해 상호 접속되면서 형성될 수 있다. 제1 도전층(510)과 제3 도전층(550)이 절연층의 콘택홀을 통해 상호 접속되어 제1 콘택영역(501)을 형성하고, 제2 도전층(530)과 제3 도전층(550)이 절연층의 콘택홀을 통해 상호 접속되어 제2 콘택영역(502)을 형성할 수 있다. 제1 도전층(510), 제2 도전층(530), 및 제3 도전층(550)은 몰리브덴(Mo)과 같은 금속성 소재를 포함할 수 있다.
한편, 손상유도부(130)는 콘택영역과 인접한 측에 돌출부(560)를 포함할 수 있다. 돌출부(560)는 다양한 경로, 방향을 통해 상기 내장회로로 유입되는 정전기를 손상유도부(130)로 유도하는 피뢰침과 같은 기능을 수행한다.
도 4에서는 배선(125)과 제2 도전층(530)이 동일한 층에 형성된 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 배선(125)은 제1 도전층(510)과 동일한 층에 형성될 수 있다.
도 4에서는 돌출부(560)가 제2 도전층(530)과 동일한 층에 형성된 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 돌출부(560)는 제1 도전층(510), 제2 도전층(530) 또는/및 제3 도전층(550)과 동일한 층에 형성될 수 있다.
도 5를 참조하면, 손상유도부(130)는 제1 도전층(510), 제2 도전층(530), 제3 도전층(550)을 포함하며, 제1,2 도전층(510, 530) 사이에는 제1 절연층(520)이 형성되고 제2,3 도전층(530, 550) 사이에는 제2 절연층(540)이 형성될 수 있다.
제1 도전층(510)은 일부 영역에 배치되며, 제1 도전층(510) 상에 형성된 제1,2 절연층(520, 540)을 관통하는 콘택홀을 통해 제3 도전층(550)과 접속되어 제1 콘택영역(501)을 형성한다. 제2 도전층(530)은 제1 도전층(510)과 오버랩되지 않도록 다른 영역에 배치되며 제2 도전층(530) 상에 형성된 제2 절연층(540)을 관통하는 콘택홀을 통해 제3 도전층(550)과 접속되어 제2 콘택영역(502)을 형성한다.
도 5에서는 제1 도전층(510)이 가운데 영역에 형성되고, 제1 도전층(510)의 양측에 제2 도전층(530)이 형성된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 도 6에 도시된 바와 같이 제1 도전층(510')은 제2 도전층(530')을 가운데 두고 제2 도전층(530')의 양측에 형성될 수 있음은 물론이다.
도 6에 도시된 실시예의 경우에도, 제 1 도전층(510')은 제1 도전층(510') 상에 형성된 제1,2 절연층(520, 540)을 관통하는 관통홀을 통해 제3 도전층(550)과 접속되어 제1 콘택영역(501)을 형성하고, 제2 도전층(530')은 제1 도전층(510')과 오버랩되지 않도록 다른 영역에 배치되며 제2 도전층(530') 상에 형성된 제2 절연층(540)을 관통하는 콘택홀을 통해 제3 도전층(550)과 접속되어 제2 콘택영역(502)을 형성한다.
상술한 바와 같은 손상유도부(130)의 제1 도전층(510, 510')과 제2 도전층(530, 530'), 및 제3 도전층(550)은 화소(P)에 구비된 박막트랜지스터, 예컨대 스위칭 박막트랜지스터(T1)와 구동 박막트랜지스터(T2)의 제조 공정 중에 함께 제조될 수 있다. 따라서, 제1 도전층(510, 510')과 제2 도전층(530, 530') 중 어느 하나는 구동 박막트랜지스터(T2)의 게이트 전극과 동일한 층에 형성되고, 나머지 하나는 스위칭 박막트랜지스터(T1)의 게이트 전극과 동일한 층에 형성될 수 있다. 또한, 제1 도전층(510, 510')과 제2 도전층(530, 530')중 어느 하나는 구동 박막트랜지스터(T2) 게이트 전극과 동일한 소재를 포함하고, 나머지 하나는 스위칭 박막트랜지스터(T1)의 게이트 전극과 동일한 소재를 포함할 수 있다.
이하, 도 7a 내지 도 7f를 참조하여 손상유도부의 형성 공정을 구체적으로 살펴보면 다음과 같다.
도 7a 내지 도 7f는 표시소자의 제조 방법에 따른 각 단계별 공정 상태를 나타낸 것이다.
도 7a를 참조하면, 표시기판(100)에 구비된 화소(P)와 대응되는 화소영역(PA) 상에 제1,2 활성층(201, 301)을 형성한다. 제1,2 활성층(201, 301)은 비정질 실리콘 또는 결정질 실리콘을 포함하거나, 산화물 반도체를 포함할 수 있다.
도 7b를 참조하면, 제1,2 활성층(201, 301)을 덮도록 표시기판(100) 상에 전체적으로 절연막(103)을 형성하고 몰리브덴과 같은 도전성 금속층을 형성한 후 일부를 식각함으로써, 화소영역(PA) 상에는 제1 게이트 전극(210) 및 제1 커패시터 전극(410)을 형성하고, 회로부(120)와 대응되는 비표시영역(NDA) 상에는 제1 도전층(510)을 형성한다. 제1 게이트 전극(210), 제1 커패시터(Cst) 전극 및 제1 도전층(510)은 동일한 공정에서 형성되므로, 동일한 층 상에 형성되고 동일한 물질을 포함할 수 있다.
도 7c를 참조하면, 제1 게이트 전극(210), 제1 커패시터 전극(410) 및 제1 도전층(510)을 덮도록 표시기판(100) 상에 전체적으로 제1 절연층(520)을 형성한다.
도 7d를 참조하면, 제1 절연층(520) 상에 몰리브덴과 같은 도전성 금속층을 형성한 후 일부를 식각함으로써, 화소영역(PA) 상에는 제2 게이트 전극(310) 및 제2 커패시터 전극(420)을 형성하고, 비표시영역(NDA) 상에는 제2 도전층(530)을 형성한다. 제2 커패시터 전극(420)은 제1 절연층(520)을 가운데 두고 제1 커패시터 전극(410)과 마주보도록 형성되며, 제2 도전층(530)은 제1 도전층(510)과 오버랩되지 않도록 형성된다. 제2 게이트 전극(310), 제2 커패시터 전극(420), 및 제2 도전층(530)은 동일한 공정에서 형성되므로 동일한 층 상에 형성되고 동일한 물질을 포함할 수 있다.
도 7e를 참조하면, 제1 게이트 전극(210)을 셀프-얼라인 마스크로 하여 제1 활성층(201)을 고농도의 불순물로 도핑함으로써, 제1 활성층(201)의 가운데에 채널 영역(C1)을 형성하고 채널 영역(C1)의 양쪽에 배치되는 소스 영역(S1) 및 드레인 영역(D1)을 형성할 수 있다. 마찬가지로, 제2 게이트 전극(310)을 셀프-얼라인 마스크로 하여 제2 활성층(301)을 고농도의 불순물로 도핑함으로써, 제2 활성층(301)의 가운데에 채널 영역(C2)을 형성하고 채널 영역(C2)의 양쪽에 배치되는 소스 영역(S2) 및 드레인 영역(D2)을 형성할 수 있다.
이 후, 제2 커패시터 전극(420) 및 제2 게이트 전극(310)을 덮도록 표시기판(100) 상에 전체적으로 제2 절연층(540)을 형성한다.
도 7f를 참조하면, 제1,2 절연층(520, 540) 및 제2 절연층(540)을 관통하도록 콘택홀을 형성하고 제2 절연층(540) 상에 도전성 금속층을 형성한다. 이 후 도전성 금속층의 일부를 식각함으로써, 화소영역에는 제1,2 소스 전극(220S, 320S)과 제1,2 드레인 전극(220D, 320D)을 형성하고, 비표시영역(NDA)에는 제3 도전층(550)을 형성한다. 제1,2 소스 전극(220S, 320S)과 제1,2 드레인 전극(220D, 320D), 및 제3 도전층(550)은 동일한 공정에서 형성되므로 동일한 층 상에 형성되고 동일한 물질을 포함할 수 있다.
제1 소스 전극(220S) 및 제1 드레인 전극(220D)은 각각 제1 활성층(201)의 소스 영역(S1) 및 드레인 영역(D1)과 연결되며, 제2 소스 전극(320S) 및 제2 드레인 전극(320D)은 각각 제2 활성층(301)의 소스 영역(S2) 및 드레인 영역(D2)과 연결된다. 한편, 제3 도전층(550)은 제1,2 절연층(520, 540)을 관통하는 콘택홀을 통해서 제1 도전층(510)과 접촉하여 제1 콘택영역(501)을 형성하고, 제2 절연층(540)을 관통하는 콘택홀을 통해서 제2 도전층(530)과 접촉하여 제2 콘택영역(502)을 형성한다.
상술한 바와 같이, 손상유도부(130)는 스위칭 박막트랜지스터(T1), 구동 박막트랜지스터(T2), 및 커패시터(Cst)와 함께 형성될 수 있으므로, 손상유도부(130)를 형성하기 위한 별도의 공정을 추가할 필요가 없어 제조비용 및 시간을 절감시킬 수 있다. 또한, 제조 공정 중에 손상유도부(130)가 형성되므로, 제조 공정 중에 발생하는 정전기에 의한 손상유도부(130)의 손상이 야기될 수 있으므로 다른 내장회로의 손상을 최소화할 수 있다.
비록 본 발명이 상기 언급된 바람직한 실시예와 관련하여 설명되었지만, 발명의 요지와 범위로부터 벗어남이 없이 다양한 수정이나 변형을 하는 것이 가능하다. 따라서 첨부된 특허청구의 범위에는 본 발명의 요지에 속하는 한 이러한 수정이나 변형을 포함할 것이다.
100: 표시기판 110: 표시부
120: 회로부 121, 122: 트랜지스터
125: 배선 130: 손상유도부
501: 제1 콘택영역 502: 제2 콘택영역
510, 510': 제1 도전층 520, 520': 제1 절연층
530: 제2 도전층 540: 제2 절연층
550: 제3 도전층 560: 돌출부
DA: 표시영역 NDA: 비표시영역
P: 화소 T1: 스위칭 박막트랜지스터
T2: 구동 박막트랜지스터 Cst: 커패시터

Claims (21)

  1. 박막트랜지스터 및 상기 박막트랜지스터와 전기적으로 연결된 표시소자를 구비하며, 화상을 표시하는 표시부; 및
    상기 표시부의 일 측에 위치하고, 구동소자 또는 신호배선부를 포함하는 회로부;를 구비하며,
    상기 회로부는,
    상기 회로부에 구비된 배선에 인접하게 형성되며, 정전기방전에 의한 상기 구동소자 또는 상기 신호배선부의 손상을 방지하도록 콘택홀을 구비한 절연층을 사이에 개재한 채 적층된 복수의 도전층들을 포함하는 손상유도부를 구비하고,
    상기 손상유도부의 상기 복수의 도전층들은 상기 콘택홀을 통해 상호 접속되어 콘택영역을 형성하되, 상기 복수의 도전층들 중 일부는 상기 박막트랜지스터의 게이트 전극과 동일한 층 상에 형성되는, 표시장치.
  2. 제1항에 있어서,
    상기 구동소자 또는 상기 신호배선부는 콘택영역을 구비하는, 표시장치.
  3. 제1항에 있어서,
    상기 손상유도부는 상기 회로부의 가장자리에 배치되는, 표시장치.
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 박막트랜지스터는 상기 표시소자를 구동시키기 위한 구동 박막트랜지스터 및 스위칭 박막트랜지스터를 포함하고,
    상기 복수의 도전층들 중 어느 하나의 도전층은 상기 구동 박막트랜지스터의 게이트 전극과 동일한 물질을 포함하고, 또 다른 하나의 도전층은 상기 스위칭 박막트랜지스터의 게이트 전극과 동일한 물질을 포함하는, 표시장치.
  7. 박막트랜지스터 및 상기 박막트랜지스터와 전기적으로 연결된 표시소자를 구비하며, 화상을 표시하는 표시부; 및
    상기 표시부의 일 측에 위치하고, 구동소자 또는 신호배선부를 포함하는 회로부;를 구비하며,
    상기 회로부는,
    상기 회로부에 구비된 배선에 인접하게 형성되며, 정전기방전에 의한 상기 구동소자 또는 상기 신호배선부의 손상을 방지하도록 콘택홀을 구비한 절연층을 사이에 개재한 채 적층된 복수의 도전층들을 포함하는 손상유도부를 구비하고,
    상기 복수의 도전층들 중 어느 하나의 도전층은 상기 박막트랜지스터의 소스 전극 또는 드레인 전극과 동일한 물질을 포함하는, 표시장치.
  8. 제1항 또는 제7항에 있어서,
    상기 손상유도부는, 상기 복수의 도전층들 중 어느 하나의 도전층의 일 측으로부터 돌출된 돌출부를 더 포함하는 표시장치.
  9. 제1항 또는 제7항에 있어서,
    상기 손상유도부는,
    제1 도전층;
    제1 절연층을 사이에 두고 상기 제1 도전층 상에 형성되는 제2 도전층; 및
    제2 절연층을 사이에 두고 상기 제2 도전층 상에 형성되는 제3 도전층;을 포함하며,
    제3 도전층은 콘택홀들을 통하여 상기 제1 도전층 및 상기 제2 도전층과 접속되어 콘택영역을 형성하는, 표시장치.
  10. 제9항에 있어서,
    상기 손상유도부는 상기 배선과 연결되며,
    상기 배선은 제1 도전층, 및 상기 제2 도전층 중 어느 하나와 동일한 층 상에 형성된, 표시장치.
  11. 제9항에 있어서,
    상기 손상유도부는,
    상기 제1 도전층, 상기 제2 도전층, 및 상기 제3 도전층 중 어느 하나와 동일한 층 상에 형성되는 돌출부를 더 포함하는, 표시장치.
  12. 제1항 또는 제7항에 있어서,
    상기 손상유도부는,
    상기 배선의 길이 방향과 수직인 방향을 따라 상기 배선을 가운데에 둔 채 상기 배선의 양측에 배치되는 제1 손상유도부와 제2 손상유도부를 포함하는, 표시장치.
  13. 스위칭 박막트랜지스터, 구동 박막트랜지스터, 및 상기 구동 박막트랜지스터와 전기적으로 연결된 유기표시소자를 구비하며, 화상을 표시하는 표시부; 및
    상기 표시부와 인접하게 배치되며, 구동소자 또는 신호배선부를 포함하는 회로부;를 구비하며,
    상기 회로부는,
    정전기방전에 의한 상기 구동소자 또는 상기 신호배선부의 손상을 방지하도록, 콘택홀을 구비한 절연층을 사이에 개재한 채 적층된 복수의 도전층들을 포함하는 손상유도부를 구비하고,
    상기 손상유도부의 상기 복수의 도전층들은 상기 콘택홀을 통해 상호 접속되어 콘택영역을 형성하되, 상기 복수의 도전층들 중 일부는 상기 스위칭 박막트랜지스터 또는 상기 구동 박막트랜지스터의 게이트 전극과 동일한 층 상에 형성되는, 표시장치.
  14. 제13항에 있어서,
    상기 구동소자 또는 상기 신호배선부는 콘택영역을 구비하는, 표시장치.
  15. 제14항에 있어서,
    상기 구동소자 또는 상기 신호배선부의 콘택영역은, 상기 회로부의 안쪽에 배치되고,
    상기 손상유도부는 상기 회로부의 가장자리에 배치되는, 표시장치.
  16. 제13항에 있어서,
    상기 손상유도부는 상기 회로부가 배치된 영역 중, 상기 표시부와 인접한 제1측 및 상기 표시부와 먼 제2측 중 적어도 어느 일측에 배치되는, 표시장치.
  17. 제13항에 있어서,
    상기 손상유도부는, 상기 복수의 도전층들 중 어느 하나의 도전층의 일 측으로부터 돌출된 돌출부를 더 포함하는, 표시장치.
  18. 제13항에 있어서,
    상기 손상유도부는,
    제1 도전층;
    상기 제1 도전층 상에 형성된 제1 절연층;
    상기 제1 절연층 상에 형성되는 제2 도전층;
    상기 제2 도전층 상에 형성된 제2 절연층; 및
    상기 제2 절연층 상에 형성되는 제3 도전층;을 포함하며,
    제3 도전층은,
    상기 제1 절연층 및 상기 제2 절연층을 관통하는 제1 콘택홀을 통하여 상기 제1 도전층과 접촉되어 제1 콘택영역을 형성하고,
    상기 제2 절연층을 관통하는 제2 콘택홀을 통하여 상기 제2 도전층과 접촉되어 제2 콘택영역을 형성하는, 표시장치.
  19. 제18항에 있어서,
    상기 제1 도전층, 상기 제2 도전층 및 상기 제3 도전층은 금속을 포함하는, 표시장치.
  20. 제18항에 있어서,
    상기 제1 도전층 및 상기 제2 도전층 중 어느 하나는 상기 구동 박막트랜지스터의 게이트 전극과 동일한 층 상에 형성되고,
    상기 제1 도전층 및 상기 제2 도전층 중 나머지 하나는 상기 스위칭 박막트랜지스터의 게이트 전극과 동일한 층 상에 형성되는, 표시장치.
  21. 제18항에 있어서,
    상기 제1 도전층 및 상기 제2 도전층 중 어느 하나는 상기 구동 박막트랜지스터의 게이트 전극과 동일한 금속을 포함하고,
    상기 제1 도전층 및 상기 제2 도전층 중 나머지 하나는 상기 스위칭 박막트랜지스터의 게이트 전극과 동일한 금속을 포함하는, 표시장치.
KR1020130071942A 2013-06-21 2013-06-21 표시장치 KR102069190B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130071942A KR102069190B1 (ko) 2013-06-21 2013-06-21 표시장치
US14/082,985 US9054518B2 (en) 2013-06-21 2013-11-18 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130071942A KR102069190B1 (ko) 2013-06-21 2013-06-21 표시장치

Publications (2)

Publication Number Publication Date
KR20140148239A KR20140148239A (ko) 2014-12-31
KR102069190B1 true KR102069190B1 (ko) 2020-01-23

Family

ID=52110749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130071942A KR102069190B1 (ko) 2013-06-21 2013-06-21 표시장치

Country Status (2)

Country Link
US (1) US9054518B2 (ko)
KR (1) KR102069190B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113841251A (zh) * 2020-04-23 2021-12-24 京东方科技集团股份有限公司 防腐蚀电路、阵列基板和电子装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100920346B1 (ko) * 2003-01-08 2009-10-07 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20080046891A (ko) 2006-11-23 2008-05-28 삼성전자주식회사 액정표시장치의 제조방법
CN101556387B (zh) * 2008-04-11 2011-08-31 群康科技(深圳)有限公司 液晶显示面板
KR101362015B1 (ko) * 2008-12-24 2014-02-11 엘지디스플레이 주식회사 정전기 보호회로를 구비한 평판표시장치
KR101340670B1 (ko) 2009-06-15 2013-12-12 엘지디스플레이 주식회사 액정표시장치

Also Published As

Publication number Publication date
US9054518B2 (en) 2015-06-09
US20140376136A1 (en) 2014-12-25
KR20140148239A (ko) 2014-12-31

Similar Documents

Publication Publication Date Title
KR101970068B1 (ko) 표시 장치
JP6169005B2 (ja) 発光素子表示装置
TWI581423B (zh) 有機發光二極體顯示面板及其製造方法
JP4819025B2 (ja) 有機電界発光表示装置
KR101983374B1 (ko) 표시 패널, 칩 온 필름, 및 이들을 포함하는 표시 장치
CN107919067B (zh) 平板显示器
KR102113616B1 (ko) 유기발광표시장치 및 그의 제조방법
US9871089B2 (en) Display device
US10685986B2 (en) Display device and method for manufacturing display device
EP2120265B1 (en) Organic light emitting display and method for making the same
JP2008070873A (ja) 平板表示装置
KR20040095660A (ko) 유기 ｅｌ 표시 장치
CN107845642B (zh) 显示装置
JP2006146200A (ja) 平板表示素子及びその製造方法
US10586948B2 (en) Organic electro-luminescent display device including moisture detection member
CN104637983A (zh) 有机发光二极管显示装置及其制造方法
US11379172B2 (en) Display device including a plurality of inspection pads
KR100884463B1 (ko) 발광 표시 장치 및 그의 제조 방법
KR20240046150A (ko) 유기 발광 표시 장치 및 그 제조방법
KR20220075207A (ko) 표시 장치
KR101311670B1 (ko) 유기전계발광표시장치 및 그 제조방법
KR20160084936A (ko) 유기 발광 표시 장치
JP5241966B2 (ja) 半導体装置、ｔｆｔ基板、ならびに半導体装置およびｔｆｔ基板の製造方法
JP2015176800A (ja) 発光表示装置
KR102069190B1 (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant