KR20070117117A - 칩 및 이를 구비한 평판 디스플레이 장치 - Google Patents

칩 및 이를 구비한 평판 디스플레이 장치 Download PDF

Info

Publication number
KR20070117117A
KR20070117117A KR1020060050874A KR20060050874A KR20070117117A KR 20070117117 A KR20070117117 A KR 20070117117A KR 1020060050874 A KR1020060050874 A KR 1020060050874A KR 20060050874 A KR20060050874 A KR 20060050874A KR 20070117117 A KR20070117117 A KR 20070117117A
Authority
KR
South Korea
Prior art keywords
chip
bumps
electrode
wirings
substrate
Prior art date
Application number
KR1020060050874A
Other languages
English (en)
Inventor
김은아
김병희
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060050874A priority Critical patent/KR20070117117A/ko
Priority to JP2007054568A priority patent/JP2007329451A/ja
Priority to US11/784,309 priority patent/US20070284760A1/en
Publication of KR20070117117A publication Critical patent/KR20070117117A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/29698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29798—Fillers
    • H01L2224/29799—Base material
    • H01L2224/2989—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 기판 상의 배선들과 불량 없이 전기적으로 연결되는 칩 및 이를 구비한 평판 디스플레이 장치를 위하여, 복수개의 범프(bump)들을 구비한 칩(chip)에 있어서 상기 칩의 범프들의 상기 칩으로부터 돌출된 높이가 상이한 것을 특징으로 하는 칩 및 이를 구비한 평판 디스플레이 장치를 제공한다.

Description

칩 및 이를 구비한 평판 디스플레이 장치{Chip and flat panel display apparatus comprising the same}
도 1은 종래의 평판 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 2는 다른 종래의 평판 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 3은 본 발명의 일 실시예에 따른 칩을 개략적으로 도시하는 단면도이다.
도 4는 본 발명의 다른 일 실시예에 따른 평판 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 5는 본 발명의 또 다른 일 실시예에 따른 평판 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 6은 본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치의 디스플레이부의 일부를 개략적으로 도시하는 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100: 기판 310, 320, 330: 배선
500: 칩 510, 520, 530: 범프
600: 도전 필름 610: 전도성 스페이서
본 발명은 칩 및 이를 구비한 평판 디스플레이 장치에 관한 것으로서, 더 상세하게는 기판 상의 배선들과 불량 없이 전기적으로 연결되는 칩 및 이를 구비한 평판 디스플레이 장치에 관한 것이다.
평판 디스플레이 장치에 있어서 최근 집적회로 등의 칩(chip)을 인쇄회로기판 등을 이용하지 않고 직접 기판 상에 배치시키는 기술에 대한 연구가 활발히 진행되고 있다. 즉, 기판 상의 배선들에 칩이 직접 전기적으로 연결되도록 함으로써, 평판 디스플레이 장치를 더욱 소형화 및 박형화하기 위한 연구가 활발히 진행되고 있다.
도 1은 종래의 평판 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 1을 참조하면, 기판(10) 상에 배선들(31, 32, 33)이 형성되어 있다. 이 배선들(31, 32, 33)은 칩(50)에 전기적으로 연결되는데, 이를 위하여 이방성 도전 필름(ACF: anisotropic conduction film, 60)이 사용된다. 즉, 이방성 도전 필름을 배선들(31, 32, 33)에 배치시키고 칩(50)을 위치시킨 후 가열수단이 있는 바(bar)로 가압 접합한다.
이 경우, 이방성 도전 필름(60)은 전도성 스페이서(61)를 구비하며, 이 전도성 스페이서(61)가 칩(50)의 범프들(51, 52, 53)과 배선들(31, 32, 33) 사이에 개 재되어 칩(50)과 배선들(31, 32, 33)이 전기적으로 연결된다.
그러나 이러한 종래의 평판 디스플레이 장치의 경우, 도 1에 도시된 바와 같이 배선들(31, 32, 33)의 두께가 상이할 수 있다. 도 1에서는 일부의 배선들(31, 33)의 두께(h31)가 다른 배선(32)의 두께(h32)보다 얇은 것으로 도시되어 있다. 그러나 칩(50)의 범프들(51, 52, 53)의 높이(h51)는 도 1에 도시된 바와 같이 칩 본체(54)를 기준으로 모두 동일하다. 따라서 칩(50)의 범프들(51, 52, 53) 중 일부의 범프(52)만이 전도성 스페이서(61)를 통해 배선(32)에 전기적으로 연결되고, 다른 범프들(51, 53)은 배선들(31, 33)에 연결되지 않게 된다는 문제점이 있었다.
또한, 다른 종래의 평판 디스플레이 장치의 일부를 개략적으로 도시하는 단면도인 도 2에 도시된 바와 같이, 배선들(31, 32, 33)의 두께는 모두 동일하다고 하더라도 이 배선들(31, 32, 33)이 배치되는 위치가 상호 상이할 수도 있다.
즉, 일부의 배선(31)은 기판(10) 상에 직접 배치되고, 다른 배선(32)은 기판(10) 상에 형성된 층(13) 상에 배치될 수 있다. 또한, 또 다른 배선(33)의 경우에는 기판(10) 상에 형성된 층(13)에 다시 다른 층(15)이 형성되고, 이 층(15) 상에 배선(33)이 배치될 수도 있다.
이와 같은 경우 기판(10)으로부터 배선들(31, 32, 33)의 상면들(31a, 32a, 33a)까지의 높이들(h31, h32, h33)이 상이하게 된다. 그러나 칩(50)의 범프들(51, 52, 53)의 높이(h51)는 도 2에 도시된 바와 같이 칩 본체(54)를 기준으로 모두 동일하다. 따라서 칩(50)의 범프들(51, 52, 53) 중 일부의 범프(53)만이 전도성 스페이서(61)를 통해 배선(33)에 전기적으로 연결되고, 다른 범프들(51, 52)은 배선 들(31, 32)에 연결되지 않게 된다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 기판 상의 배선들과 불량 없이 전기적으로 연결되는 칩 및 이를 구비한 평판 디스플레이 장치를 제공하는 것을 목적으로 한다.
본 발명은 복수개의 범프(bump)들을 구비한 칩(chip)에 있어서, 상기 칩의 범프들의 상기 칩으로부터 돌출된 높이가 상이한 것을 특징으로 하는 칩을 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 칩의 범프들의 상기 칩의 일 면으로부터 범프들의 단부면까지의 높이가 상이한 것으로 할 수 있다.
본 발명은 또한 기판과, 상기 기판 상에 배치된 디스플레이부와, 상기 기판 상에 배치된 복수개의 배선들과, 상기 배선들에 전기적으로 연결된 범프들을 갖는 칩을 구비하며, 상기 기판의 상면으로부터 상기 배선들의 상면까지의 높이가 상이하고 상기 칩의 범프들의 상기 칩으로부터 돌출된 높이가 상이하며 상기 각 배선의 상면과 상기 각 배선에 전기적으로 연결된 범프의 단부면 사이의 거리가 일정한 것을 특징으로 하는 평판 디스플레이 장치를 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 기판의 상면으로부터 상기 배선들이 배치된 위치가 상이한 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 배선들은 상이한 물질로 형성된 것 으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 칩의 범프들의 상기 칩의 일 면으로부터 범프들의 단부면까지의 높이가 상이한 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 칩의 범프들과 상기 배선들은 도전 필름에 의하여 전기적으로 연결되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 도전 필름은 복수개의 전도성 스페이서들을 구비하는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 각 배선의 상면과 상기 각 배선에 전기적으로 연결된 범프의 단부면 사이의 거리가 상기 도전 필름에 구비된 전도성 스페이서의 직경 이하인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 디스플레이부 내 또는 상기 디스플레이부 외측에, 반도체층과, 상기 반도체층 상의 게이트 절연막과, 상기 게이트 절연막 상의 게이트 전극과, 상기 게이트 전극을 덮는 층간 절연막과, 상기 게이트 절연막과 상기 층간 절연막에 형성된 컨택홀을 통해 상기 반도체층에 각각 접하는 소스 전극 및 드레인 전극을 갖는 박막 트랜지스터를 구비하며, 상기 배선들 중 일부는 상기 게이트 전극과 동일한 층에 구비되고, 상기 배선들 중 다른 일부는 상기 소스 전극 및 상기 드레인 전극과 동일한 층에 구비되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 디스플레이부의 부화소는, 화소 전극과, 상기 화소 전극에 대향하는 대향 전극과, 상기 화소 전극과 상기 대향 전극 사이에 개재되며 적어도 발광층을 포함하는 중간층을 구비하며, 상기 배선들 중 일 부는 상기 화소 전극과 동일한 층에 구비되는 것으로 할 수 있다.
본 발명은 또한 기판과, 상기 기판 상에 배치된 디스플레이부와, 상기 기판 상에 배치된 복수개의 배선들과, 전도성 스페이서들을 구비하는 도전 필름에 의하여 상기 배선들에 전기적으로 연결된 범프들을 갖는 칩을 구비하며, 상기 기판의 상면으로부터 상기 배선들의 상면까지의 높이가 상이하고 상기 칩의 범프들의 상기 칩으로부터 돌출된 높이가 상이하며 상기 각 배선의 상면과 상기 각 배선에 전기적으로 연결된 범프의 단부면 사이의 거리가 상기 도전 필름의 전도성 스페이서의 직경 이하인 것을 특징으로 하는 평판 디스플레이 장치를 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 기판의 상면으로부터 상기 배선들이 배치된 위치가 상이한 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 배선들은 상이한 물질로 형성된 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 칩의 범프들의 상기 칩의 일 면으로부터 범프들의 단부면까지의 높이가 상이한 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 디스플레이부 내 또는 상기 디스플레이부 외측에, 반도체층과, 상기 반도체층 상의 게이트 절연막과, 상기 게이트 절연막 상의 게이트 전극과, 상기 게이트 전극을 덮는 층간 절연막과, 상기 게이트 절연막과 상기 층간 절연막에 형성된 컨택홀을 통해 상기 반도체층에 각각 접하는 소스 전극 및 드레인 전극을 갖는 박막 트랜지스터를 구비하며, 상기 배선들 중 일부는 상기 게이트 전극과 동일한 층에 구비되고 상기 배선들 중 다른 일부는 상기 소스 전극 및 상기 드레인 전극과 동일한 층에 구비되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 디스플레이부의 부화소는, 화소 전극과, 상기 화소 전극에 대향하는 대향 전극과, 상기 화소 전극과 상기 대향 전극 사이에 개재되며 적어도 발광층을 포함하는 중간층을 구비하며, 상기 배선들 중 일부는 상기 화소 전극과 동일한 층에 구비되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 전도성 스페이서는 신축성이 있는 것으로 할 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 3은 본 발명의 일 실시예에 따른 칩을 개략적으로 도시하는 단면도이다.
도 3을 참조하면, 본 실시예에 따른 칩(500)은 복수개의 범프들(510, 520, 530)을 구비한다. 이때 이 범프들(510, 520, 530)의 칩(500)으로부터 돌출된 높이들이 상이하다. 즉, 칩(500)의 범프들(510, 520, 530)의 칩 본체(540)의 일 면(540a)으로부터 범프들(510, 520, 530)의 단부면(510a, 520a, 530a)들까지의 높이가 상이하다. 도 3에는 범프들(510, 530)의 높이(h510)는 동일하지만 범프(520)의 높이(h520)는 상이한 것으로 도시되어 있다.
이와 같이 범프들의 높이가 상이하도록 하는 것은, 전술한 바와 같이 칩의 범프들과 전기적으로 연결될 평판 디스플레이 장치의 배선들의 두께가 상이하거나 배선들이 배치되는 위치가 상이하기 때문이다. 따라서 칩의 범프들과 전기적으로 연결될 평판 디스플레이 장치의 배선들의 두께나 그 배선들이 배치될 위치 등을 고 려하여 칩의 범프들의 높이를 상이하게 조정함으로써, 종래와 달리 칩의 범프들이 배선들과 전기적으로 연결되는 것을 확실하게 할 수 있다. 이에 대해서는 후술하는 실시예들에 있어서 더욱 상세하게 설명하도록 한다.
도 4는 본 발명의 다른 일 실시예에 따른 평판 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
본 실시예에 따른 평판 디스플레이 장치는 기판(100) 상에 디스플레이부(미도시)와 복수개의 배선들(310, 320, 330)을 구비한다. 배선들(310, 320, 330)은 디스플레이부에 전기적으로 연결되거나 디스플레이부 외측의 구동회로 등에 전기적으로 연결되어 있다. 기판(100)의 상면(100a)으로부터 이 배선들(310, 320, 330)의 상면(310a, 320a, 330a)까지의 높이는 상이한데, 도 4에는 배선들(310, 330)의 높이(h310)와 배선(320)의 높이(h320)가 상이한 것으로 도시되어 있다.
이 배선들(310, 320, 330)은 칩(500)에 전기적으로 연결되는데, 더욱 상세하게는 칩(500)의 범프들(510, 520, 530)에 전기적으로 연결된다. 이때, 칩(500)의 본체(540)를 기준으로 칩(500)의 범프들(510, 520, 530)의 돌출된 높이가 상이한데, 도 4에서는 범프들(510, 530)의 높이(h510)와 범프(520)의 높이(h520)가 상이한 것으로 도시되어 있다. 즉, 칩(500)의 범프들(510, 520, 530)의 칩(500)의 일 면으로부터 범프들(510, 520, 530)의 단부면(510a, 520a, 530a)까지의 높이가 상이하다.
상기와 같은 구조에 있어서, 배선들(310, 320, 330)의 상면들(310a, 320a, 330a)과 이 배선들(310, 320, 330)에 전기적으로 연결된 범프들(510, 520, 530)의 단부면들(510a, 520a, 530a) 사이의 거리가 일정하게 되어 있다. 즉, 도 4에 도시된 바와 같이 배선(320)의 상면(320a)까지의 높이(h320)가 높은 경우에는 이에 대응하는 범프(520)의 높이(h520)가 낮고, 배선(310)의 상면(310a)까지의 높이(h310)가 낮을 경우에는 이에 대응하는 범프(510)의 높이(h510)가 높다. 이를 통하여 배선들(310, 320, 330)의 상면들(310a, 320a, 330a)과 이 배선들(310, 320, 330)에 전기적으로 연결된 범프들(510, 520, 530)의 단부면들(510a, 520a, 530a) 사이의 거리가 일정하게 되어 있다.
종래의 칩의 경우에는 범프들의 높이가 모두 일정하였는 바, 따라서 이 범프들에 접속되는 배선들의 두께가 상이할 경우에는 범프들 중 일부는 대응하는 배선에 전기적으로 연결되지 않을 수도 있었다. 그러나 본 실시예에 따른 평판 디스플레이 장치의 경우에는 칩(500)의 범프들(510, 520, 530)의 높이가 대응하는 배선들(310, 320, 330)의 두께에 대응하기 때문에, 칩(500)의 범프들(510, 520, 530)이 대응하는 배선들(310, 320, 330)에 확실하게 전기적으로 연결되도록 할 수 있다.
칩(500)의 범프들(510, 520, 530)과 배선들(310, 320, 330)을 전기적으로 연결하기 위하여, 이방성 도전 필름(600)이 칩(500)의 범프들(510, 520, 530)과 배선들(310, 320, 330) 사이에 개재된다. 물론 이방성 도전 필름 외에도 다양한 도전 필름이 이용될 수 있는 바, 이하에서는 편의상 이방성 도전 필름이 이용된 경우에 대해 설명한다. 이 이방성 도전 필름(600)은 복수개의 전도 스페이서(610)들을 구비한다. 이 전도성 스페이서(610)는 신축성이 있는 것으로, 전도성 스페이서(610)들이 칩(500)의 범프들(510, 520, 530)과 배선들(310, 320, 330) 사이에 개재됨으 로써 칩(500)의 범프들(510, 520, 530)과 배선들(310, 320, 330)을 전기적으로 연결한다.
한편, 이와 같이 도전 필름(600)의 전도성 스페이서(610)에 의하여 칩(500)의 범프들(510, 520, 530)과 배선들(310, 320, 330)이 전기적으로 연결될 경우에는, 배선들(310, 320, 330)의 상면들(310a, 320a, 330a)과 이 배선들(310, 320, 330)에 전기적으로 연결된 범프들(510, 520, 530)의 단부면들(510a, 520a, 530a) 사이의 일정한 거리가, 도전 필름(600)에 구비된 전도성 스페이서(610)의 직경 이하가 되도록 할 수 있다.
도 5는 본 발명의 또 다른 일 실시예에 따른 평판 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
본 실시예에 따른 평판 디스플레이 장치가 전술한 실시예에 따른 평판 디스플레이 장치와 상이한 것은, 기판(100)의 상면(100a)으로부터 배선들(310, 320, 330)이 배치된 위치가 상이하다는 것이다. 도 5에 도시된 경우에는 배선(310)은 기판(100) 상에 배치되어 있고, 다른 배선(320)은 기판(100) 상에 형성된 층(213) 상에 배치되어 있으며, 또 다른 배선(330)은 기판(100) 상에 형성된 층(213) 상의 다른 층(215) 상에 배치되어 있다. 이 경우, 상이한 위치에 배치된 배선들은 상이한 물질로 형성될 수도 있다.
배선들(310, 320, 330)이 동일한 두께를 갖는다고 하더라도 이와 같이 기판(100)의 상면(100a)으로부터 배선들(310, 320, 330)이 배치된 위치가 상이할 경우, 칩(500)의 본체(540)로부터 돌출된 범프들(510, 520, 530)이 동일한 높이를 갖 는다면 범프들(510, 520, 530) 중 일부는 배선들(310, 320, 330)과 전기적으로 연결되지 않을 수 있다.
따라서, 칩(500)의 본체(540)로부터 돌출된 범프들(510, 520, 530)이 상이한 높이를 갖도록 함으로써, 배선들(310, 320, 330)의 상면들(310a, 320a, 330a)과 이 배선들(310, 320, 330)에 전기적으로 연결된 범프들(510, 520, 530)의 단부면들(510a, 520a, 530a) 사이의 거리가 일정하게 한다. 즉, 도 5에 도시된 바와 같이 기판(100) 상에 형성된 층들(213, 215) 상에 배치된 배선(330)에 대응하는 범프(530)의 경우에는 범프(530)의 높이(h530)가 낮고, 기판(100) 상에 배치된 배선(310)에 대응하는 범프(510)의 경우에는 범프(510)의 높이(h510)가 높게 한다. 이를 통하여 배선들(310, 320, 330)의 상면들(310a, 320a, 330a)과 이 배선들(310, 320, 330)에 전기적으로 연결된 범프들(510, 520, 530)의 단부면들(510a, 520a, 530a) 사이의 거리가 일정하게 한다.
이와 같이 본 실시예에 따른 평판 디스플레이 장치의 경우에는 칩(500)의 범프들(510, 520, 530)의 높이가, 대응하는 배선들(310, 320, 330)이 배치된 위치에 대응한다. 이를 통하여 칩(500)의 범프들(510, 520, 530)이 대응하는 배선들(310, 320, 330)에 확실하게 전기적으로 연결되도록 할 수 있다.
물론 이 경우에도 칩(500)의 범프들(510, 520, 530)과 배선들(310, 320, 330)을 전기적으로 연결하기 위하여, 도전 필름(600)이 칩(500)의 범프들(510, 520, 530)과 배선들(310, 320, 330) 사이에 개재될 수 있다. 그리고 도전 필름(600)의 전도성 스페이서(610)에 의하여 칩(500)의 범프들(510, 520, 530)과 배 선들(310, 320, 330)이 전기적으로 연결될 경우, 배선들(310, 320, 330)의 상면들(310a, 320a, 330a)과 이 배선들(310, 320, 330)에 전기적으로 연결된 범프들(510, 520, 530)의 단부면들(510a, 520a, 530a) 사이의 일정한 거리가, 도전 필름(600)에 구비된 전도성 스페이서(610)의 직경 이하가 되도록 할 수 있다.
상기와 같이 기판(100) 상의 배선들(310, 320, 330)은 그 배치되는 위치가 상이할 수 있는데, 이는 그 배선들(310, 320, 330)이 디스플레이부 내 또는 그 외측에 구비되는 요소들 형성시 동시에 형성될 수 있기 때문이다. 예컨대 본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치의 디스플레이부의 일부를 개략적으로 도시하는 도 6을 참조하면, 디스플레이부에는 박막 트랜지스터(220)와 이에 전기적으로 연결되는 유기 발광 소자(230)가 구비된다.
이와 같은 디스플레이부를 개략적으로 설명하면, 기판(100) 상에 박막 트랜지스터(220)들이 구비되어 있고, 이 박막 트랜지스터(220)들 상부에는 유기 발광 소자(230)가 구비되어 있다. 유기 발광 소자(230)는 박막 트랜지스터(220)에 전기적으로 연결된 화소전극(231)과, 기판(100)의 전면(全面)에 걸쳐 배치된 대향전극(235)과, 화소전극(231)과 대향전극(235) 사이에 배치되며 적어도 발광층을 포함하는 중간층(233)을 구비한다. 여기서 화소전극(231)은 각 (부)화소별로 구비되는 전극이다.
기판(100) 상에는 게이트 전극(221), 소스 전극 및 드레인 전극(223), 반도체층(227), 게이트 절연막(213) 및 층간 절연막(215)을 구비한 박막 트랜지스터(220)가 구비되어 있다. 물론 박막 트랜지스터(220)는 도 6에 도시된 형태에 한 정되지 않으며, 반도체층(227)이 유기물로 구비된 유기 박막 트랜지스터, 실리콘으로 구비된 실리콘 박막 트랜지스터 등 다양한 박막 트랜지스터가 이용될 수 있다. 이 박막 트랜지스터(220)와 기판(100) 사이에는 필요에 따라 실리콘 옥사이드 또는 실리콘 나이트라이드 등으로 형성된 버퍼층(211)이 더 구비될 수도 있다.
유기 발광 소자(230)는 상호 대향된 화소전극(231) 및 대향전극(235)과, 이들 전극 사이에 개재된 유기물로 된 중간층(233)을 구비한다. 이 중간층(233)은 적어도 발광층을 포함하는 것으로서, 복수개의 층들을 구비할 수 있다. 이 층들에 대해서는 후술한다.
화소전극(231)은 애노드 전극의 기능을 하고, 대항전극(235)은 캐소드 전극의 기능을 한다. 물론, 이 화소전극(231)과 대항전극(235)의 기능은 반대로 될 수도 있다.
화소전극(231)은 투명전극 또는 반사전극으로 구비될 수 있다. 투명전극으로 구비될 때에는 ITO, IZO, ZnO 또는 In2O3로 형성될 수 있고, 반사전극으로 구비될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 또는 이들의 화합물 등으로 형성된 반사막과, 그 위에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 구비할 수 있다.
대항전극(235)도 투명전극 또는 반사전극으로 구비될 수 있는데, 투명전극으로 구비될 때는 Li, Ca, LiF/Ca, LiF/Al, Al, Mg 또는 이들의 화합물이 화소전극(231)과 대항전극(235) 사이의 중간층(233)을 향하도록 증착된 막과, 그 위에 ITO, IZO, ZnO 또는 In2O3 등의 투명전극 형성용 물질로 형성된 보조 전극이나 버스 전극 라인을 구비할 수 있다. 그리고, 반사형 전극으로 구비될 때에는 Li, Ca, LiF/Ca, LiF/Al, Al, Mg 또는 이들의 화합물을 증착함으로써 구비될 수 있다.
한편, 화소정의막(PDL: pixel defining layer, 219)이 화소전극(231)의 가장자리를 덮으며 화소전극(231) 외측으로 두께를 갖도록 구비된다. 즉, 화소정의막(219)은 각 화소전극(231)의 중앙부가 노출되도록 각 화소전극(231)의 가장자리 및 화소전극(231)들 사이의 공간을 덮는다. 이 화소정의막(219)은 발광 영역을 정의해주는 역할 외에, 화소전극(231)의 가장자리와 대항전극(235) 사이의 간격을 넓혀 화소전극(231)의 가장자리 부분에서 전계가 집중되는 현상을 방지함으로써 화소전극(231)과 대항전극(235)의 단락을 방지하는 역할을 한다.
화소전극(231)과 대항전극(235) 사이에는, 적어도 발광층을 포함하는 다양한 중간층(233)이 구비된다. 이 중간층(233)은 저분자 유기물 또는 고분자 유기물로 형성될 수 있다.
저분자 유기물을 사용할 경우 정공 주입층(HIL: hole injection layer), 정공 수송층(HTL: hole transport layer), 유기 발광층(EML: emission layer), 전자 수송층(ETL: electron transport layer), 전자 주입층(EIL: electron injection layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기물은 마스 크를 이용한 진공증착 등의 방법으로 형성될 수 있다.
고분자 유기물의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용한다.
이러한 유기 발광 소자(230)는 그 하부의 박막 트랜지스터(220)에 전기적으로 연결되는데, 이때 박막 트랜지스터(220)를 덮는 평탄화막(217)이 구비될 경우 유기 발광 소자(230)는 평탄화막(217) 상에 배치되며, 유기 발광 소자(230)의 화소전극(231)은 평탄화막(217)에 구비된 컨택홀을 통해 박막 트랜지스터(220)에 전기적으로 연결된다.
한편, 기판(100) 상에 형성된 유기 발광 소자(230)는 봉지부재(400)에 의해 밀봉된다. 봉지부재(400)는 글라스재 또는 플라스틱재 등의 다양한 재료로 형성될 수 있다. 그리고 대향전극(235) 상에는 제2스페이서(250)가 구비되어 있다. 이는 충격 등이 봉지부재(400) 상에 가해질 시 봉지부재(400)가 그 하부의 대향전극(235) 과 접촉하여 대향전극(235) 또는 그 하부의 화소정의막(219)이나 중간층(233)이 손상되는 것을 방지하는 역할을 한다.
상기와 같은 구조에 있어서, 도 5에 도시된 배선들(310, 320, 330) 중 일부는 게이트 전극(221)과 동일한 층에 구비되고, 배선들(310, 320, 330) 중 다른 일부는 소스 전극 및 드레인 전극(223)과 동일한 층에 구비될 수 있다. 즉, 도 5에 도시된 배선들(310, 320, 330) 중 배선(310)은 기판(100) 상에 직접 배치되고, 배 선(320)은 기판(100) 상에 형성된 게이트 절연막(213) 상에 배치될 수 있으며, 배선(330)은 게이트 절연막(213) 상의 층간 절연막(213) 상에 배치될 수 있다.
이와 같은 경우 전술한 바와 같이 칩(500)의 범프들(510, 520, 530)의 높이가, 대응하는 배선들(310, 320, 330)이 배치된 위치에 대응하도록 함으로써, 칩(500)의 범프들(510, 520, 530)이 대응하는 배선들(310, 320, 330)에 확실하게 전기적으로 연결되도록 할 수 있다.
물론 도 5의 배선들 중 일부는 상기와 같이 박막 트랜지스터의 전극들 중 일부와 동일한 층에 형성될 수도 있고, 이와 달리 유기 발광 소자의 화소 전극(231)과 동일한 층에 형성될 수도 있는 등, 다양한 변형이 가능함은 물론이다.
또한, 도 5의 배선들 중 일부는, 디스플레이부 내에 구비된 박막 트랜지스터가 아니라 디스플레이부 외측에 구비된 박막 트랜지스터의 전극들과 동일한 층에 형성될 수도 있다.
한편, 상기 실시예들에 있어서는 배선들의 상면들과 이 배선들에 전기적으로 연결된 범프들의 단부면들 사이의 거리가 일정하도록 하였으나, 본 발명이 이에 한정되는 것은 아니다. 즉, 배선들의 상면들과 이 배선들에 전기적으로 연결된 범프들의 단부면들 사이의 거리가 일정하지 않더라도, 그 거리가 도전 필름의 전도성 스페이서의 직경 이하이기만 하면 된다. 도전 필름의 전도성 스페이서는 신축성이 있기에, 배선들의 상면들과 이 배선들에 전기적으로 연결된 범프들의 단부면들 사이의 거리가 전도성 스페이서의 직경 이하라면, 배선들과 이 배선들에 대응하는 범프들이 충분히 전기적으로 연결될 수 있기 때문이다.
또한 본 발명은 유기 발광 디스플레이 장치 외에도, 액정 디스플레이 장치 등을 비롯하여 기판 상에 배선들을 구비하는 다양한 평판 디스플레이 장치에 적용될 수 있음은 물론이다.
상기한 바와 같이 이루어진 본 발명의 칩 및 이를 구비한 평판 디스플레이 장치에 따르면, 칩이 기판 상의 배선들과 불량 없이 전기적으로 연결되도록 할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (18)

  1. 복수개의 범프(bump)들을 구비한 칩(chip)에 있어서, 상기 칩의 범프들의 상기 칩으로부터 돌출된 높이가 상이한 것을 특징으로 하는 칩.
  2. 제1항에 있어서,
    상기 칩의 범프들의 상기 칩의 일 면으로부터 범프들의 단부면까지의 높이가 상이한 것을 특징으로 하는 칩.
  3. 기판;
    상기 기판 상에 배치된 디스플레이부;
    상기 기판 상에 배치된 복수개의 배선들; 및
    상기 배선들에 전기적으로 연결된 범프들을 갖는 칩;을 구비하며,
    상기 기판의 상면으로부터 상기 배선들의 상면까지의 높이가 상이하고, 상기 칩의 범프들의 상기 칩으로부터 돌출된 높이가 상이하며, 상기 각 배선의 상면과 상기 각 배선에 전기적으로 연결된 범프의 단부면 사이의 거리가 일정한 것을 특징으로 하는 평판 디스플레이 장치.
  4. 제3항에 있어서,
    상기 기판의 상면으로부터 상기 배선들이 배치된 위치가 상이한 것을 특징으 로 하는 평판 디스플레이 장치.
  5. 제4항에 있어서,
    상기 배선들은 상이한 물질로 형성된 것을 특징으로 하는 평판 디스플레이 장치.
  6. 제3항에 있어서,
    상기 칩의 범프들의 상기 칩의 일 면으로부터 범프들의 단부면까지의 높이가 상이한 것을 특징으로 하는 평판 디스플레이 장치.
  7. 제3항에 있어서,
    상기 칩의 범프들과 상기 배선들은 도전 필름에 의하여 전기적으로 연결되는 것을 특징으로 하는 평판 디스플레이 장치.
  8. 제7항에 있어서,
    상기 도전 필름은 복수개의 전도성 스페이서들을 구비하는 것을 특징으로 하는 평판 디스플레이 장치.
  9. 제8항에 있어서,
    상기 각 배선의 상면과 상기 각 배선에 전기적으로 연결된 범프의 단부면 사 이의 거리가 상기 도전 필름에 구비된 전도성 스페이서의 직경 이하인 것을 특징으로 하는 평판 디스플레이 장치.
  10. 제3항에 있어서,
    상기 디스플레이부 내 또는 상기 디스플레이부 외측에,
    반도체층;
    상기 반도체층 상의 게이트 절연막;
    상기 게이트 절연막 상의 게이트 전극;
    상기 게이트 전극을 덮는 층간 절연막; 및
    상기 게이트 절연막과 상기 층간 절연막에 형성된 컨택홀을 통해 상기 반도체층에 각각 접하는 소스 전극 및 드레인 전극;을 갖는 박막 트랜지스터를 구비하며,
    상기 배선들 중 일부는 상기 게이트 전극과 동일한 층에 구비되고, 상기 배선들 중 다른 일부는 상기 소스 전극 및 상기 드레인 전극과 동일한 층에 구비되는 것을 특징으로 하는 평판 디스플레이 장치.
  11. 제3항에 있어서,
    상기 디스플레이부의 부화소는,
    화소 전극;
    상기 화소 전극에 대향하는 대향 전극; 및
    상기 화소 전극과 상기 대향 전극 사이에 개재되며, 적어도 발광층을 포함하는 중간층;을 구비하며,
    상기 배선들 중 일부는 상기 화소 전극과 동일한 층에 구비되는 것을 특징으로 하는 평판 디스플레이 장치.
  12. 기판;
    상기 기판 상에 배치된 디스플레이부;
    상기 기판 상에 배치된 복수개의 배선들; 및
    전도성 스페이서들을 구비하는 도전 필름에 의하여 상기 배선들에 전기적으로 연결된 범프들을 갖는 칩;을 구비하며,
    상기 기판의 상면으로부터 상기 배선들의 상면까지의 높이가 상이하고, 상기 칩의 범프들의 상기 칩으로부터 돌출된 높이가 상이하며, 상기 각 배선의 상면과 상기 각 배선에 전기적으로 연결된 범프의 단부면 사이의 거리가 상기 도전 필름의 전도성 스페이서의 직경 이하인 것을 특징으로 하는 평판 디스플레이 장치.
  13. 제12항에 있어서,
    상기 기판의 상면으로부터 상기 배선들이 배치된 위치가 상이한 것을 특징으로 하는 평판 디스플레이 장치.
  14. 제13항에 있어서,
    상기 배선들은 상이한 물질로 형성된 것을 특징으로 하는 평판 디스플레이 장치.
  15. 제12항에 있어서,
    상기 칩의 범프들의 상기 칩의 일 면으로부터 범프들의 단부면까지의 높이가 상이한 것을 특징으로 하는 평판 디스플레이 장치.
  16. 제12항에 있어서,
    상기 디스플레이부 내 또는 상기 디스플레이부 외측에,
    반도체층;
    상기 반도체층 상의 게이트 절연막;
    상기 게이트 절연막 상의 게이트 전극;
    상기 게이트 전극을 덮는 층간 절연막; 및
    상기 게이트 절연막과 상기 층간 절연막에 형성된 컨택홀을 통해 상기 반도체층에 각각 접하는 소스 전극 및 드레인 전극;을 갖는 박막 트랜지스터를 구비하며,
    상기 배선들 중 일부는 상기 게이트 전극과 동일한 층에 구비되고, 상기 배선들 중 다른 일부는 상기 소스 전극 및 상기 드레인 전극과 동일한 층에 구비되는 것을 특징으로 하는 평판 디스플레이 장치.
  17. 제12항에 있어서,
    상기 디스플레이부의 부화소는,
    화소 전극;
    상기 화소 전극에 대향하는 대향 전극; 및
    상기 화소 전극과 상기 대향 전극 사이에 개재되며, 적어도 발광층을 포함하는 중간층;을 구비하며,
    상기 배선들 중 일부는 상기 화소 전극과 동일한 층에 구비되는 것을 특징으로 하는 평판 디스플레이 장치.
  18. 제12항에 있어서,
    상기 전도성 스페이서는 신축성이 있는 것을 특징으로 하는 평판 디스플레이 장치.
KR1020060050874A 2006-06-07 2006-06-07 칩 및 이를 구비한 평판 디스플레이 장치 KR20070117117A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060050874A KR20070117117A (ko) 2006-06-07 2006-06-07 칩 및 이를 구비한 평판 디스플레이 장치
JP2007054568A JP2007329451A (ja) 2006-06-07 2007-03-05 チップ及びこれを具備した平板ディスプレイ装置
US11/784,309 US20070284760A1 (en) 2006-06-07 2007-04-06 Chip and flat panel display apparatus comprising the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060050874A KR20070117117A (ko) 2006-06-07 2006-06-07 칩 및 이를 구비한 평판 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20070117117A true KR20070117117A (ko) 2007-12-12

Family

ID=38821072

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060050874A KR20070117117A (ko) 2006-06-07 2006-06-07 칩 및 이를 구비한 평판 디스플레이 장치

Country Status (3)

Country Link
US (1) US20070284760A1 (ko)
JP (1) JP2007329451A (ko)
KR (1) KR20070117117A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8698311B2 (en) 2011-09-19 2014-04-15 Samsung Electronics Co., Ltd. Package substrate and semiconductor package including the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5385004B2 (ja) * 2009-05-22 2014-01-08 富士通テン株式会社 回路部品
JP5481249B2 (ja) * 2010-03-26 2014-04-23 富士通株式会社 半導体装置及びその製造方法
KR101983374B1 (ko) * 2012-11-06 2019-08-29 삼성디스플레이 주식회사 표시 패널, 칩 온 필름, 및 이들을 포함하는 표시 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61125141A (ja) * 1984-11-22 1986-06-12 Hitachi Ltd 半導体装置
JP3549760B2 (ja) * 1999-02-18 2004-08-04 シャープ株式会社 平面型表示装置
JP2002217240A (ja) * 2001-01-19 2002-08-02 Nec Tohoku Ltd フリップチップ実装構造及び配線方法
JP2004342904A (ja) * 2003-05-16 2004-12-02 Murata Mfg Co Ltd 電子回路装置および電子回路装置の製造方法
JP2005217264A (ja) * 2004-01-30 2005-08-11 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法および製造装置
JP2006041011A (ja) * 2004-07-23 2006-02-09 Optrex Corp Ｉｃチップおよび表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8698311B2 (en) 2011-09-19 2014-04-15 Samsung Electronics Co., Ltd. Package substrate and semiconductor package including the same

Also Published As

Publication number Publication date
US20070284760A1 (en) 2007-12-13
JP2007329451A (ja) 2007-12-20

Similar Documents

Publication Publication Date Title
US11665921B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
KR100875102B1 (ko) 유기 발광 디스플레이 장치
KR100730156B1 (ko) 평판 디스플레이 장치
KR100875103B1 (ko) 유기 발광 디스플레이 장치
KR100822204B1 (ko) 유기 발광 디스플레이 장치
KR101954985B1 (ko) 디스플레이 장치
KR20120035040A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20150135724A (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR20150039490A (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR20170084413A (ko) 디스플레이 장치
KR100670379B1 (ko) 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 유기발광 디스플레이 장치
KR20050093606A (ko) 전계 발광 디스플레이 장치 및 이의 제조 방법
KR20070117117A (ko) 칩 및 이를 구비한 평판 디스플레이 장치
KR100787439B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
KR20080008550A (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
KR20060022822A (ko) 평판 표시패널 및 이를 구비한 평판 표시장치
KR100626087B1 (ko) 유기 발광 표시 장치
KR20090120697A (ko) 유기 발광 디스플레이 장치 및 그 제조방법
KR100804539B1 (ko) 유기 발광 디스플레이 장치
KR100626051B1 (ko) 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 평판디스플레이 장치
KR100730157B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
KR100813838B1 (ko) 평판 디스플레이 장치
KR100659124B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
KR100813849B1 (ko) 유기 발광 디스플레이 장치
KR100768234B1 (ko) 유기 발광 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20080314

Effective date: 20080917