JP5385004B2 - 回路部品 - Google Patents

回路部品 Download PDF

Info

Publication number
JP5385004B2
JP5385004B2 JP2009123871A JP2009123871A JP5385004B2 JP 5385004 B2 JP5385004 B2 JP 5385004B2 JP 2009123871 A JP2009123871 A JP 2009123871A JP 2009123871 A JP2009123871 A JP 2009123871A JP 5385004 B2 JP5385004 B2 JP 5385004B2
Authority
JP
Japan
Prior art keywords
bump
bonding
chip
bumps
height
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009123871A
Other languages
English (en)
Other versions
JP2010272716A (ja
Inventor
慎一 杉浦
弘道 渡辺
毅 神澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP2009123871A priority Critical patent/JP5385004B2/ja
Publication of JP2010272716A publication Critical patent/JP2010272716A/ja
Application granted granted Critical
Publication of JP5385004B2 publication Critical patent/JP5385004B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/06102Disposition the bonding areas being at different heights
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、表面にバンプを備え、当該バンプが超音波接合により回路基板の電極に接合される回路部品に関する。
半導体集積回路などの回路部品(以下、チップという)を回路基板に接合する、フリップチップ実装が知られている。フリップチップ実装では、チップに設けられた突起電極(以下、バンプという)を回路基板の電極(以下、基板電極という)に対向させ、回路基板にチップを実装する。そして、加熱や超音波の印加によりバンプと基板電極とを接合する。特許文献1には、かかるフリップチップ実装について記載されている。
高周波用途の回路を製造する場合には、低抵抗の金がバンプや基板電極の材質として用いられる。ここで、金材質のバンプと基板電極とを加熱により接合する熱圧着の場合には、300℃以上の温度での熱処理が必要となる。すると、回路基板を構成する基板に、耐熱性が要求される。しかし、低廉な樹脂基板はかかる耐熱性を有さない。かといって、セラミック基板は高価であり、部品コストの増加につながる。そこで、比較的低温で接合可能な超音波による接合方式が用いられる。
超音波接合方式は、超音波をチップに印加してバンプを振動させ、基板電極と擦れ合うことで金属結合を発生させる。具体的には、チップに荷重をかけてバンプの上部面(接合面)を基板電極に圧着させ、その状態でチップに超音波を印加する。すると、バンプが超音波により振動し、接合面が基板電極と擦れ合う。このとき、バンプ、基板電極それぞれの表面を覆う有機皮膜が摩擦により除去される。そして、バンプと基板電極との金属結合が生じる。
特開2007−24542号公報
ところで、金バンプの形成方法には、スタッド方式やメッキ方式が知られている。スタッド方式では、金ワイヤ片をチップに移植することでバンプを形成する。一方、メッキ方式では、金メッキをレジストにより成長させてバンプを形成する。
メッキ方式では、チップ表面の信号線パターンやバンプの分布密度に起因して、バンプの接合面の高さにばらつきが生じる場合がある。すると、超音波接合の際、基板電極とバンプを圧着させると、接合面が高いバンプに荷重が集中する。すると、そのバンプでは超音波振動に対する抵抗力が増大し、接合面が基板電極と十分に擦れ合わない。よって、有機皮膜が十分に除去されず、所望の接合強度が得られない。
このように、バンプの接合面の高さにばらつきが生じると、超音波接合した際に接合面が高いバンプの接合強度が低下するという問題がある。
そこで、本発明の目的は、超音波接合の際に接合面が高いバンプの接合強度低下を防止できるようなチップを提供することにある。
上記の目的を達成するために、本発明によれば、表面に信号線を有し、当該信号線の上に所定の高さのバンプを備え、当該バンプが超音波接合により回路基板の電極に接合される回路部品(チップ)であって、前記表面からの高さが最も低い第1の信号線の上に設けられ、所定の断面積を有する第1のバンプと、前記表面からの高さが前記第1の信号線より高い第2の信号線の上に設けられ、前記所定の断面積と異なる断面積を有する第2のバンプとを有する回路部品が提供される。
本発明によれば、超音波接合の際に接合面が高いバンプの接合強度低下を防止できる。
超音波接合方式のフリップチップ実装について説明する図である。 バンプの接合面の高さにばらつきがある場合の接合強度について説明する図である。 第1の実施形態について説明する図である。 第2の実施形態について説明する図である。 第2の実施形態における接合面のバンプ径(横軸)と、接合強度(縦軸)との関係を示す図である。
以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。
図1は、超音波接合方式のフリップチップ実装について説明する図である。図1(A)には、高周波用途の電子回路を製造する回路製造装置10が示される。高周波用途の電子回路には、ミリ波レーダやデジタル放送の送受信回路、マイクロコンピュータなどの演算処理回路などが含まれる。この回路製造装置10は、回路基板34を載置第26に載置し、その上に半導体集積回路(チップ)30を積載して超音波接合方式によりフリップチップ実装を行い、上記のような電子回路を製造する。ここでは、回路基板34とチップ30の側面から見た概略が示される。
回路基板34は、樹脂基板に金メッキ処理された導体により形成される電極(基板電極)36を有する。また、チップ30は、GaAsなどの半導体材質で構成され、その表面に金材質のバンプ32を有する。バンプ32は、スタッド方式あるいはメッキ方式により形成される。チップ30が、本発明の「回路部品」に対応する。チップ30は、たとえば一辺が2〜4mmの矩形形状を有し、数十〜数百個に及ぶバンプ32を有する。またバンプ32は、略円柱形状を有し、その寸法は例えば直径(バンプ径)40μm、高さ(バンプ高さ)20〜30μmである。
回路基板34は、図示されない搬送機構や手動により載置台26に載置され、真空吸着などにより固定される。載置台26は、一般にボンディグステージと称される。そして回路基板34は、撮像部22により撮像される。撮像データは制御部12に送られる。
保持部20は、図示されない搬送機構からチップ30が供給され、真空吸着などによりチップ30を保持する。保持部20は、一般ボンディングツールと称される。チップ30は、バンプ32を有する面が基板電極36に対向するように保持される。保持部20のほぼ中心部には、駆動部14が設けられる。保持部20は駆動部14により水平・垂直方向に駆動可能に構成される。駆動部14は、駆動機構としてのモータと、バンプ32が基板電極36に接触したときの圧力を検知する圧力センサとを有する。圧力の検知信号は制御部12に送られる。
制御部12は、一例としてマイクロコンピュータで構成される。制御部12は、回路基板34の撮像データに基づき、載置台26上の基板電極36の位置を検出する。そして、基板電極36の位置にチップ30のバンプ32の水平位置が一致するように、保持部20の水平方向の駆動量を導出する。さらに制御部12は、バンプ32が基板電極36に接触するように、保持部20の垂直方向の駆動量を導出する。そして、導出した水平・垂直方向の駆動量を駆動部14に指示する。
制御部12は、バンプ32にかかる圧力を検出しながら、駆動部14を制御してチップ30に荷重をかける。所定の荷重をかけた時点で、制御部12は、保持部20内に設けられるとともに超音波発振器を備えた接合治具を駆動する。これにより、チップ30に超音波が印加される。
図1(B)では、超音波が印加されたときのチップ30等の状態が示される。保持部20を介して超音波が印加されると、チップ30とともにバンプ32が振動する。これにより、バンプ32の上部面(接合面)と基板電極36が矢印Sで示すように擦れ合い、それぞれの表面の有機皮膜が除去される。そして、バンプ32と基板電極36とが金属結合することで、チップ30が回路基板34に接合される。
図2は、バンプの接合面の高さにばらつきがある場合の接合強度について説明する図である。図2(A)、(B)は、チップ30の表面に備えられたバンプ高さが異なるバンプ32_1、32_2の側面図と平面図を示す。以下では、バンプ高さはバンプ32_1、32_2の底面から接合面までの高さをいう。ただし、図2〜図4では、上下方向を図1に対応させて示す。よって、バンプ高さにおける上下方向は、図面の上下方向とは反転して示される。このようなバンプ32_1、32_2を図1で示した方法で超音波接合する場合について説明する。
図2(A)では、初期状態のバンプ32_1、32_2が示される。初期状態では、バンプ32_1はバンプ高さH1であり、バンプ32_2はバンプ高さH2(>H1)である。また、バンプ32_1、32_2は同じバンプ径Rを有する。よって、バンプ32_1の接合面T1とバンプ32_2の接合面T2は同面積である。なお、このときの基板電極36の相対的な位置は36Aとして示される。
超音波接合の工程が開始されると、バンプ32_1、32_2が基板電極36に圧着される。すると、まず高い方のバンプ32_2が接合面T2にて先に基板電極36に接触する。このとき、基板電極36の相対的な位置は36Bに変位する。すると、接触が検知されて超音波の印加が開始される。しかしこの時点では、バンプ32_2に荷重が集中し、荷重過多の状態になる。すると、バンプ32_2における超音波振動に対する抵抗力が増大する。よって、接合面T2と基板電極36が十分に擦れ合わない。よって、接合面T2による有機皮膜が十分に除去されず、金属結合の際、十分な接合強度が得られない。
さらに圧着が進むと、バンプ32_2が押しつぶされ、バンプ32_1が接合面T1にて基板電極36に接触する。このときの状態は、図2(B)に示される。
図2(B)に示すように、バンプ32_2は、押しつぶされることにより、その円柱形状のアスペクト比が変化する。すなわち、円柱形状が高さ方向に縮小し、直径方向に拡大する。ここにおいて、バンプ32_2のバンプ高さは、バンプ32_1のバンプ高さH1と略一致する。一方、バンプ32_2の接合面T2´は当初の接合面T2より面積が増大している。そして、バンプ32_1の接合面T1と、バンプ32_2の接合面T2´のチップ30表面からの高さが略一致する。
この時点で、バンプ32_1、32_2 に対し荷重が分散する。よって、バンプ32_1、32_2における超音波振動に対する抵抗力はある程度以下に抑えられる。よって、バンプ32_1においては、接合面T1と基板電極36が十分な回数と振幅で擦れ合う。よって、接合面T1が所望の強度で金属結合される。
一方、バンプ32_2においては、当初の接合面T2は既にある程度金属結合されているので、拡大した接合面T2´におけるハッチングされた外周部分T2´´において、基板電極36と十分に擦れ合う。よって、外周部分T2´´において所望の強度で金属結合される。
結果として、バンプ32_2では接合強度にむらが生じ、バンプ32_1との比較においてバンプ全体としての接合強度が低下する。
本発明では、2つの方法により、かかる接合強度の低下を防止する。第1の方法は、バンプ32_2における接合強度が低下する部分、つまり当初の接合面T2の面積を減少させる方法である。第2の方法は、バンプ32_2における所望の接合強度が得られる部分、つまり外周部分T2´´の面積を増大させる方法である。これらの方法によれば、バンプ32_2全体としてみたときに、基板電極36との接合面T2´における外周部分T2´´が占める割合を増大させることができる。よって、接合強度の低下を防止できる。
以下では、チップ30の信号線パターンに起因してバンプ高さがばらつく場合の、上記第1、第2の方法に対応する本発明の実施形態について説明する。第1、第2の実施形態は、それぞれ上記第1、第2の方法に対応する実施形態である。
[第1の実施形態]
図3は、第1の実施形態について説明する図である。図3(A)、(B)は、チップ30に備えられた、バンプ32_11、32_12の側面図と、平面図を示す。図3(A)には、バンプ32_11、32_12の初期状態が示される。ここで、バンプ32_11、32_12は同じバンプ高さH1を有する。
またチップ30は、バンプ32_11、32_12が設けられるチップ表面30Sに、金メッキによる信号線SLを有する。そして、バンプ32_11、32_12は信号線SL上に設けられる。よって、バンプ32_11、32_12が基板電極36と接合されることにより、チップ30の信号線SLは基板電極36と導通して、電気信号を伝送する。
信号線SLが交差する箇所では、金メッキ配線が重畳する。すると、チップ表面30Sを基準としたときに、交差する信号線SLの数に応じて、その部分の高さが高くなる。たとえば、チップ30の外周部では、金メッキ配線が重畳してその部分の高さが高くなる。ここでは、チップ表面30Sからの高さが最も低い部分にバンプ32_11が設けられ、これより高い部分にバンプ32_12が設けられる。すると、バンプ32_11、32_12のバンプ高さが等しくても、バンプ32_12の接合面T12のチップ表面30Sからの高さは、バンプ32_11の接合面T11の高さより高くなる。すなわち、チップ表面30Sを基準としたときに、図2で示したように異なるバンプ高さを有するバンプが設けられた場合と等価な状態になる。
ここで、第1の実施形態では、バンプ32_11のバンプ径R1に対し、バンプ32_12のバンプ径R2(<R1)となるように構成される。すなわち、チップ表面30Sと平行な面における断面積を比較したときに、バンプ32_11よりバンプ32_12の方が小さい断面積を有する。
超音波接合の工程が開始され、基板電極36と圧着されるときに、基板電極36の相対的位置が36Aから36Bに変位し、バンプ32_12が接合面T12にて基板電極36と接触する。さらに圧着が進むと、バンプ32_12が押しつぶされ、基板電極36の相対的位置が36Cに変位し、バンプ32_1が接合面T1にて基板電極36に接触する。このときの状態は、図3(B)に示される。
図3(B)に示すように、バンプ32_12は接合面T12にて基板電極36に接触した後荷重により押しつぶされる。これにより、その円柱形状のアスペクト比が変化する。よって、バンプ径R2がR12に増大し、接合面T12はT12´に拡大される。そして、バンプ32_11の接合面T11と、バンプ32_12の接合面T12´のチップ30表面からの高さが略一致する。
ここで、バンプ32_12の当初のバンプ径R2をバンプ32_11のバンプ径R1より小さくすることにより、図2(B)に示したように接合強度が低下する部分、つまり当初の接合面T12の面積を小さくすることができる。一方、押しつぶされたときのバンプ32_12の接合面T12´において、ハッチングで示す外周部分T12´´では、バンプ32_11と同等の接合強度が得られる。よって、バンプ径R2を予め小さくしておくことにより、接合面T12´において接合強度が低下する部分の割合を小さくすることができる。
第1の実施形態におけるチップ30は、バンプが設けられる部分の信号線路の高さが信号線のパターンにより予め把握できることから、信号線路の高さに応じてバンプ径を調節することで実現される。バンプ径の調節は、スタッド方式では径が異なる金ワイヤを用いることにより、メッキ方式ではレジストの開口部の径が異なるようにレジストを構成することにより、実現できる。
このようにすることで、接合面が高いバンプの接合強度を低下させることなく、回路基板に超音波接合することができる。さらに、バンプ32_12はダミー用のバンプではなく電子回路全体の信号線を構成するバンプであるので、その接合強度低下を防止することにより、電子回路の信頼性を向上できる。
なお、第1の実施形態における好適な態様では、バンプ32_11、32_12は略円錐台形状に構成され、いずれも上部の接合面にて基板電極36と接触する。ここで、バンプ32_11の接合面のバンプ径を35μm、底面のバンプ径を40μm、バンプ高さを26μmとする。そして、バンプ32_12がチップ表面30Sから2μmの高さの部分に設けられたとする。このとき、バンプ32_12の接合面のバンプ径を30μm、底面のバンプ径を35μmとする。そうすることにより、バンプ32_11を基準としたときに、バンプ32_12の接合強度の低下を防止できる。ただし、第1の実施形態は、ここにあげた数値範囲に限定されない。
[第2の実施形態]
図4は、第2の実施形態について説明する図である。図4(A)、(B)は、チップ30に備えられた、バンプ32_11、32_13の側面図と、平面図を示す。図4(A)には、バンプ32_11、32_13の初期状態が示される。ここで、バンプ32_11、32_13は同じバンプ高さH1を有する。
バンプ32_11、32_13は、チップ30の信号線SL上に設けられる。バンプ32_11、32_13が回路基板34の基板電極36と接合されることにより、チップ30の信号線SLは回路基板34の信号線と導通する。そしてここでは、チップ表面30Sから最も低い高さの部分にバンプ32_11が設けられ、これより高い部分にバンプ32_13が設けられる。よって、バンプ32_11、32_12のバンプ高さが同じであっても、バンプ32_13の接合面T13の位置は、バンプ32_11の接合面T11の位置より高くなる。すなわち、チップ表面30Sを基準としたときに、異なるバンプ高さを有するバンプが設けられた場合と等価な状態になる。
ここで、第2の実施形態では、バンプ32_11のバンプ径R1に対し、バンプ32_12のバンプ径R3(>R1)となるように構成される。すなわち、チップ表面30Sと平行な面における断面積を比較したときに、バンプ32_11よりバンプ32_13の方が大きい断面積を有する。
超音波接合の工程が開始され、基板電極36と圧着されるときに、基板電極36の相対的位置が36Aから36Bに変位し、バンプ32_13が接合面T13にて基板電極36と接触する。さらに圧着が進むと、バンプ32_13が押しつぶされ、基板電極36の相対的位置が36Cに変位し、バンプ32_11が接合面T1にて基板電極36に接触する。このときの状態は、図4(B)に示される。
図4(B)に示すように、バンプ32_13は接合面T13にて基板電極36に接触した後荷重により押しつぶされる。これにより、その円柱形状のアスペクト比が変化する。よって、バンプ径R3がR13に増大し、接合面T13はT13´に拡大される。そして、バンプ32_11の接合面T11と、バンプ32_13の接合面T13´のチップ30表面からの高さが略一致する。
ここで、図2(B)に示したように、当初の接合面T13では接合強度が低下する。その一方、押しつぶされたときの接合面T13´において、ハッチングで示す外周部分T13´´では、バンプ32_11と同等の接合強度が得られる。ここで、バンプ32_13の当初のバンプ径R3を、バンプ32_11のバンプ径R1より大きくすることにより、接合面T13´において所望の接合強度が得られる部分の割合を増加させることができる。
また、バンプ径R3を大きくすることにより、バンプ32_13が押しつぶされたときのバンプ高さH1に対するバンプ径R13の比は、バンプ32_11のバンプ高さH1に対するバンプ径R1の比より大きい。よって、バンプ32_13では剛性が増大するので、超音波振動が接合面T13´´に伝達されやすくなる。よって、外周部分T13´´では基板電極36と十分に擦れ合うことができ、金属結合の強度が増加する。
第2の実施形態におけるチップ30は、第1の実施形態と同様、バンプが設けられる部分の信号線路の高さが信号線のパターンにより予め把握できることから、高さに応じてバンプ径を調節することで実現される。
このようにすることで、接合面が高いバンプの接合強度を低下させることなく、回路基板に超音波接合することができる。さらにここでも、バンプ32_13はダミー用のバンプではなく電子回路全体の信号線を構成するバンプであるので、その接合強度低下を防止することにより、電子回路の信頼性を向上できる。
なお、第2の実施形態における好適な態様では、バンプ32_11、32_13は略円錐台形状に構成され、いずれも上部の接合面にて基板電極36と接触する。ここで、バンプ32_11の接合面のバンプ径を35μm、底面のバンプ径を40μm、バンプ高さを26μmとする。そして、バンプ32_13がチップ表面30Sから2μmの高さに設けられる。このとき、バンプ32_13の接合面のバンプ径を40μm、底面のバンプ径を45μmとする。そうすることにより、バンプ32_11を基準としたときに、バンプ32_12の接合強度の低下を防止できる。
図5は、第2の実施形態におけるバンプ32_13の接合面のバンプ径(横軸)と、接合強度を示す転写率(縦軸)との関係を示す。ここで転写率は、いわゆるチッププル試験の結果を示す数値である。チッププル試験では、接合後にチップ30を回路基板34から引きはがし、回路基板34に残った、つまり転写されたバンプの数をカウントする。ここで、チップに搭載されたバンプの数をα、チッププル試験の結果回路基板34に転写されたバンプの数をβとすると、転写率=100×β/αとして算出される。よって、転写率が100%に近づくほど、高い接合強度を示す。図示するように、接合面が高いバンプのバンプ径を大きくすることにより、転写率が高くなる。つまり、接合強度の低下が防止される。なお、第2の実施形態は、ここに示す数値範囲に限定されるものではない。
上述の説明では、金バンプを例としたが、本発明の実施形態は、金以外にも、アルミニウムや銅などで構成されるバンプに適用でき、超音波接合したときの接合強度低下を防止できる。
以上説明したとおり、本発明によれば、接合面の高さが異なるバンプを超音波接合する場合において、接合面が高いバンプの接合強度低下を防止することができる。
12:制御部、14:駆動部、20:保持部、22:撮像部、26:載置台、30:チップ、32:バンプ、34:回路基板、36:基板電極

Claims (2)

  1. 表面に信号線を有し、当該信号線の上に所定の高さのバンプを備え、当該バンプが超音波接合により回路基板の電極に接合される回路部品であって、
    前記表面からの高さが最も低い第1の信号線の上に設けられ、所定の断面積を有する第1のバンプと、
    前記表面からの高さが前記第1の信号線より高い第2の信号線の上に設けられ、前記所定の断面積よりも狭い断面積を有する第2のバンプとを有し、
    前記電極の接合面に対して第1、第2のバンプの高さが異なり、
    前記表面を基準とした前記第2のバンプの高さは、前記表面を基準とした前記第1のバンプの高さよりも高く、前記第1、第2のバンプの前記断面積は、前記回路基板に対して平行な、バンプの中心を通る断面の面積である回路部品。
  2. 請求項1において、
    前記第2のバンプを介して前記回路基板と電気信号の伝送を行うことを特徴とする回路部品。
JP2009123871A 2009-05-22 2009-05-22 回路部品 Expired - Fee Related JP5385004B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009123871A JP5385004B2 (ja) 2009-05-22 2009-05-22 回路部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009123871A JP5385004B2 (ja) 2009-05-22 2009-05-22 回路部品

Publications (2)

Publication Number Publication Date
JP2010272716A JP2010272716A (ja) 2010-12-02
JP5385004B2 true JP5385004B2 (ja) 2014-01-08

Family

ID=43420502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009123871A Expired - Fee Related JP5385004B2 (ja) 2009-05-22 2009-05-22 回路部品

Country Status (1)

Country Link
JP (1) JP5385004B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5481249B2 (ja) * 2010-03-26 2014-04-23 富士通株式会社 半導体装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2951882B2 (ja) * 1996-03-06 1999-09-20 松下電器産業株式会社 半導体装置の製造方法及びこれを用いて製造した半導体装置
JP3589187B2 (ja) * 2000-07-31 2004-11-17 日亜化学工業株式会社 発光装置の形成方法
JP4186055B2 (ja) * 2003-04-17 2008-11-26 ソニー株式会社 電子部品装置及び電子部品の製造方法
JP2007242783A (ja) * 2006-03-07 2007-09-20 Fujikura Ltd 半導体装置及び電子装置
JP5017930B2 (ja) * 2006-06-01 2012-09-05 富士通株式会社 半導体装置、はんだバンプ接続用基板の製造方法及び半導体装置の製造方法
KR20070117117A (ko) * 2006-06-07 2007-12-12 삼성에스디아이 주식회사 칩 및 이를 구비한 평판 디스플레이 장치
JP4842864B2 (ja) * 2007-03-15 2011-12-21 新光電気工業株式会社 電子装置及びその製造方法

Also Published As

Publication number Publication date
JP2010272716A (ja) 2010-12-02

Similar Documents

Publication Publication Date Title
CN107615464B (zh) 电力用半导体装置的制造方法以及电力用半导体装置
JP2003197673A (ja) 半導体装置およびその製造方法
JP2007266131A (ja) 半導体装置およびその製造方法
TWI255488B (en) Semiconductor device and multilayer substrate therefor
US20080090313A1 (en) Manufacturing device of semiconductor package and manufacturing method of semiconductor package
TWI539586B (zh) 覆晶接合方法、及特徵爲包含該覆晶接合方法之固體攝像裝置之製造方法
JP4151136B2 (ja) 基板および半導体装置とその製造方法
JP5385004B2 (ja) 回路部品
Wang et al. Experimental study of thermosonic gold bump flip-chip bonding with a smooth end tool
JPWO2011030368A1 (ja) 半導体装置とその製造方法
TW201411793A (zh) 半導體裝置及其製造方法
US6806118B2 (en) Electrode connection method, electrode surface activation apparatus, electrode connection apparatus, connection method of electronic components and connected structure
US20100126763A1 (en) Wire bonding method, electronic apparatus, and method of manufacturing same
JP2005243714A (ja) 電極バンプ及びその製造並びにその接続方法
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2010258302A (ja) 超音波フリップチップ実装方法およびそれに用いられる基板
JP2003258012A (ja) バンプ付け装置
JP3996820B2 (ja) ボンディング方法
JP2008177404A (ja) 半導体装置、半導体モジュールおよびその製造方法
JPH11204573A (ja) 半導体装置の製造方法および半導体装置
KR100651152B1 (ko) 전자 부품의 본딩 방법 및 전자 부품의 본딩 장치
JP2001230272A (ja) 鉛フリーはんだ多層バンプを有するフリップチップ及び鉛フリー・フリップチップアセンブリ
JP2004153055A (ja) フリップチップ実装方法
JP2005150441A (ja) チップ積層型半導体装置およびその製造方法
JP2002299374A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131003

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5385004

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees