KR102452339B1

KR102452339B1 - 표시장치

Info

Publication number: KR102452339B1
Application number: KR1020170162832A
Authority: KR
Inventors: 김진환; 이태원
Original assignee: 엘지디스플레이 주식회사
Priority date: 2017-11-30
Filing date: 2017-11-30
Publication date: 2022-10-06
Also published as: KR20190063793A

Abstract

본 발명에 의한 표시장치는 복수의 화소를 포함하는 표시 영역, 및 패드부 및 전원배선부를 포함하는 비표시영역으로 구성될 수 있다. 그리고, 패드부의 제1 패드부에서 서로 이격하여 배치되며, 제1 패드 하부전극, 제1 패드 상부전극 상에 있는 제1 패드 중간전극, 및 제1 패드 중간전극 상에 있는 제1 패드 상부전극을 포함하는 복수의 제1 패드 구조, 패드부의 제2 패드부에서 서로 이격하여 배치되며 제2 패드 하부전극, 제1 패드 하부전극 상에 있는 제2 패드 중간전극, 및 제2 패드 중간전극 상에 있는 제2 패드 상부전극을 포함하는 복수의 제2 패드 구조물, 및 서로 이격하여 배치된 제2 패드 구조물 사이에 배치된 보호층을 포함할 수 있다. 그리고, 제1 패드 하부전극은 제2 패드 구조물 사이의 영역까지 연장되어 형성되며 보호층은 제1 패드 하부전극 상에 위치할 수 있다.

Description

표시장치{Display Apparatus}

본 발명은 표시장치에 관한 것이다.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이러한 표시장치에는 유기발광 표시장치(Organic Light Emitting Display Apparatus, OLED) 및 퀀텀닷 표시장치(Quantum Dot Light Emitting Display Apparatus: QLED) 와 같은 전계발광장치(Electroluminescence Apparatus, EL), 액정 표시장치(Liquid Crystal Display, LCD), 전계 방출 표시장치(Field Emission Display Apparatus, FED) 등이 있다.

표시장치는 표시패널과 표시패널에 각종 구동신호를 인가하는 드라이브 IC(Driver Integrated Circuit)를 포함한다. 표시패널의 신호배선은 이방성 도전필름(Anisotropic Conductive Film; ACF) 를 통해서 드라이브 IC의 신호배선들과 연결된다. 이방성 도전필름은 탭 본딩 공정을 통해서 가압되고, 이방성 도전필름 내의 도전볼은 표시패널의 패드전극과 연성 인쇄회로기판을 전기적으로 연결시킨다.

표시패널의 패드전극은 이방성 도전필름의 도전볼과 전기적으로 접촉하기 위해서 적어도 일부분이 노출된다.

본 발명의 발명자들은 표시장치의 비표시 영역의 패드부가 외부환경에 장시간 노출 시 부식이 발생하거나, 도전필름과 접촉을 위한 부착 공정 시 패드부의 패드 구조물이 손상되는 문제점을 인식하였다.

예를 들면, 표시장치의 사용 목적에 따라 표시장치가 외부에서 장시간 사용되는 경우, 외부 광에 표시장치가 장시간 노출될 수 있다. 그리고, 표시 장치가 외부에 고온 다습한 환경에 장시간 노출되는 경우, 표시패널에서 패드부의 패드 구조물에 부식이 발생하여 표시장치의 수명이 저하될 수 있다.

그리고, 도전필름을 표시패널에 합착하는 과정에서 표시패널의 패드부에 형성된 패드 구조물에 손상이 발생할 가능성이 있을 수 있다. 그리고, 패드구조물에 발생된 손상으로 인하여 표시 패널의 신호배선과의 전기적 연결에 불량이 발생할 수 있다. 그러므로, 표시장치의 성능이 저하될 수 있다.

그리고, 표시패널에서 패드부의 패드 구조물 사이의 상부면의 높이가 패드 구조물의 높이보다 높거나 비슷할 경우, 도전 필름과 패드 구조물의 접촉 불량이 발생하여 표시 장치의 성능이 저하 될 수 있다.

이에 본 발명의 발명자들은 표시패널의 패드부가 부식에 취약하지 않으면서 도전 필름과 안정적으로 접촉할 수 있는 새로운 표시장치를 발명하였다.

본 발명이 해결하고자 하는 해결 과제는, 표시 장치의 패드부의 패드 구조물 사이에 평탄화층을 형성함으로써, 도전필름을 표시패널에 부착하는 과정에서 표시패널의 패드부에 손상이 발생하는 것으로 방지하여 표시장치의 성능 저하를 방지 할 수 있는 것을 목적으로 한다. 그리고, 표시패널의 패드부에서 패드 구조물 사이에 형성되는 평탄화층의 두께를 표시패널의 표시영역에 형성되는 평탄화층의 두께보다 작게 형성함으로써, 도전필름과 표시패널의 패드 구조물이높은 접착력으로 접촉할 있도록 하여 표시 패널의 성능 저하를 방지할 수 있는 것을 목적으로 한다.

본 발명이 해결하고자 하는 다른 과제는, 표시 장치의 패드부의 패드 구조물 사이에 위치한 절연층을 제거한 후 평탄화 층을 형성함으로써, 패드 구조물 사이의 상부면을 패드 구조물 보다 낮게 형성하여 도전필름과 표시패널의 패드 구조물이 높은 접착력으로 접촉할 있도록 하고 표시장치의 성능 저하를 방지하는 것을 목적으로 한다. 그리고, 패드부에서 패드 구조물 사이에 위치한 절연층을 제거한 후 배선을 형성하여, 패드 구조물 사이에 위치한 절연층을 제거하는 공정에서 배선의 손상을 방지함으로써, 표시 장치의 성능 저하를 방지하는 것으로 목적으로 한다.

본 발명에 의한 표시장치는 복수의 화소를 포함하는 표시 영역, 및 패드부와 전원배선부를 포함하는 비표시영역으로 구성될 수 있다.

그리고, 패드부의 제1 패드부에서 서로 이격하여 배치되며, 제1 패드 하부전극, 제1 패드 상부전극 상에 있는 제1 패드 중간전극, 및 제1 패드 중간전극 상에 있는 제1 패드 상부전극을 포함하는 복수의 제1 패드 구조, 패드부의 제2 패드부에서 서로 이격하여 배치되며 제2 패드 하부전극, 제1 패드 하부전극 상에 있는 제2 패드 중간전극, 및 제2 패드 중간전극 상에 있는 제2 패드 상부전극을 포함하는 복수의 제2 패드 구조물, 및 서로 이격하여 배치된 제2 패드 구조물 사이에 배치된 보호층을 포함할 수 있다.

그리고, 제1 패드 하부전극은 제2 패드 구조물 사이의 영역까지 연장되며 보호층은 제1 패드 하부전극 상에 위치할 수 있다.

본 발명에 의한 표시장치는 복수의 화소를 포함하는 표시 영역, 및 패드부 및 전원배선부를 포함하는 비표시영역으로 구성될 수 있다.

그리고, 패드부의 제1 패드부에서 서로 이격하여 배치되며, 제1 패드 하부전극, 제1 패드 상부전극상의 제1 패드 중간전극, 및 제1 패드 중간전극상의 제1 패드 상부전극을 포함하는 복수의 제1 패드 구조물, 패드부의 제2 패드부에서 서로 이격하여 배치되며 제2 패드 하부전극, 제1 패드 하부전극 상에 있는 제2 패드 중간전극, 및 제2 패드 중간전극 상에 있는 제2 패드 상부전극을 포함하는 복수의 제2 패드 구조물, 및 서로 이격하여 배치된 제2 패드 구조물 사이에 배치된 보호층을 포함할 수 있다.

그리고, 제1 패드 중간전극은 상기 제2 패드 구조물 사이의 영역까지 연장되어 형성되며 보호층은 상기 제1 패드 중간전극 상에 위치할 수 있다.

본 발명은 표시 장치의 패드부의 패드 구조물 사이에 평탄화층을 형성함으로써, 도전필름을 표시패널에 부착하는 과정에서 표시패널의 패드부에 손상을 방지할 수 있다.

그리고, 본 발명은 표시패널의 패드부에서 패드 구조물 사이에 형성되는 평탄화층의 두께를 표시패널의 표시영역에 형성되는 평탄화층의 두께보다 작게 형성함으로써, 도전필름과 표시패널의 패드 구조물이 높은 접착력으로 접촉하도록 할 수 있다.

그리고, 본 발명은 표시 패널의 패드부의 패드 구조물 사이에 위치한 절연층을 제거한 후 평탄화 층을 형성함으로써, 패드 구조물 사이의 상부면을 패드 구조물보다 낮게 형성하므로, 도전필름과 표시패널의 패드 구조물이 높은 접착력으로 접촉하도록 할 수 있다.

그리고, 본 발명은 표시패널의 패드부에서 패드 구조물 사이에 위치한 절연층을 제거한 후 배선을 형성하여, 패드 구조물 사이에 위치한 절연층을 제거하는 공정에서 배선의 손상을 방지할 수 있다.

본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.

도 1은 본 발명에 실시예에 따른 표시장치의 개략적인 사시도이다.
도 2는 본 발명의 실시예에 따른 픽셀 구조의 회로도이다.
도 3는 도 1에 도시된 화소내의 박막 트랜지스터의 단면도이다.
도 4는 본 발명의 실시예에 따른 표시장치의 개략적인 평면도이다.
도 5a은 본 발명에 실시예에 따른 표시장치의 비표시 영역에 대한 평면도이다.
도 5b는 ‘도5a에서 A에 대한 확대 평면도 이다.
도 6a는 도 5a의 I-I'에 대한 단면도이다.
도 6b는 도 5a의 II-II'에 대한 단면도이다.
도 6c는 도 5b의 III-III'에 대한 단면도이다.
도 6d는 도 5b의 IV-IV'에 대한 단면도이다.
도 7은 본 발명의 다른 실시예에 따른, 도 5b의 III-III'에 대한 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른, 도 5b의 III-III'에 대한 단면도이다.
도 9a는 본 발명의 또 다른 실시예에 따른, 표시장치의 비표시 영역에 대한 평면도이다.
도 9b는 도 9a에서 A에 대한 확대 평면도 이다.
도 10a는 도 9a의 V-V'에 대한 단면도이다.
도 10b는 도 9b의 VI-VI'에 대한 단면도이다.
도 10c는 도 9b의 VII-VII'에 대한 단면도이다.
도 11은 본 발명의 또 다른 실시예에 따른, 도 9b의 VI-VI'에 대한 단면도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.

명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 당업자가 충분히 이해할 수 있듯이 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.

도 1 은 본 발명의 실시예에 따른 표시장치(100)를 나타내는 도면이다.

도 1을 참조하면, 표시장치(100)는 표시패널(PNL) 및 도전필름(COF)을 포함한다.

표시패널(PNL)은 표시영역(AA) 및 비표시영역(NA)을 포함할 수 있다. 그리고, 표시영역(AA)에는 복수의 화소(P)들이 배치될 수 있다.

도전필름(COF)에는 구동회로부(DIC)가 실장되고, 구동회로부(DIC)는 타이밍 콘트롤러, 데이터 구동부, 게이트 구동부 등을 포함할 수 있다. 게이트 구동부는 표시패널(PNL)의 비표시영역(NA) 상에 형성되어서 게이트-인-패널(Gate In Panel; GIP) 형태로 구현될 수도 있다.

구동회로부(DIC)는 도전필름(COF)을 통해서 표시패널(PNL)의 패드부(PAD)와 전기적으로 연결된다. 도전필름(COF)은 이방성 도전필름(Anisotropic Conductive Film, ACF)을 통해 패드부(PAD)에 형성되는 패드구조물에 각각 연결될 수 있다.

링크 라인(LINK)들은 패드부(PAD)와 표시영역(AA)의 데이터라인 및 데이터라인들을 연결시킬 수 있다. 비 표시영역(NA)에는 링크 라인(LINK)들 이외의 복수의 신호배선들을 더 포함할 수 있으며, 도 4에서 상세히 설명하도록 한다.

도 2는 본 발명의 실시예에 따른 표시장치(100)의 화소(P) 구조를 나타내는 회로도이다.

도 2를 참조하면, 화소(P)는 스위칭 트랜지스터(SW), 구동 트랜지스터(DT), 보상회로(CC) 및 유기발광다이오드(OLED)를 포함한다. 유기발광다이오드(OLED)는 구동 트랜지스터(DT)에 의해 형성된 구동 전류에 따라 빛을 발광하도록 동작한다. 그리고, 화소구조는 발광다이오드가 유기 발광 다이오드로 설명이 되었으나 이에 한정되는 것은 아니다. 예를 들면, 발광 다이오드는 퀀텀닷 발광다이오드(Quantum Dot Light Emitting Diode, QLED)와 같이 무기 발광 다이오드를 포함할 수 있다.

스위칭 트랜지스터(SW)는 게이트라인(GL)을 통해 공급된 게이트펄스에 응답하여, 데이터라인(DL)으로부터 공급받는 데이터전압을 스토리지 커패시터(Cst)에 저장한다. 구동 트랜지스터(DT)는 스토리지 커패시터(Cst)에 저장된 데이터전압에 비례하는 구동전류를 생성한다. 유기발광다이오드(OLED)는 구동 트랜지스터(DT)의 드레인전극과 소스전극을 경유하는 구동전류에 비례하는 밝기로 발광한다.

보상회로(CC)는 구동 트랜지스터(DT)의 문턱전압 및 이동도 특성 등의 편차를 보상하기 위한 것으로, 하나 이상의 박막트랜지스터의 조합으로 이루어질 수 있으며, 이에 한정되는 것은 아니다.

도 2에 도시된 화소(P) 구조의 회로도는 표시장치(100)의 일례를 도시한 것이므로, 도 2에 도시된 회로도의 예에 한정되지 않는다.

도 3은 도 1에 도시된 화소(P) 내의 박막 트랜지스터의 구조를 도시한 단면도이다.

도 3을 참조하면, 표시장치(100)는 기판(110), 버퍼층(111), 박막 트랜지스터(120), 게이트 절연층(112), 제1 층간 절연층(113), 제2 층간 절연층(115), 제1 평탄화층(116), 제2 평탄화층(117), 연결 전극(130), 제1 전극(140), 및 뱅크층(118)을 포함할 수 있다.

기판(110)은 표시 장치(100)의 다양한 구성요소들을 지지한다. 기판(110)은 유리, 또는 플렉서빌리티(flexibility)를 갖는 플라스틱 물질로 이루어질 수 있다. 기판(110)이 플라스틱 물질로 이루어지는 경우, 예를 들어, 폴리이미드(Polyimide, PI)로 이루어질 수도 있다. 기판(110)이 폴리이미드(PI)로 이루어지는 경우, 기판(110) 하부에 유리로 이루어지는 지지 기판이 배치된 상황에서 표시 장치 제조 공정이 진행되고, 표시 장치(100) 제조 공정이 완료된 후 지지 기판이 릴리즈(release)될 수 있다. 또한, 지지 기판이 릴리즈된 후, 기판(110)을 지지하기 위한 백 플레이트(back plate)가 기판(110) 하부에 배치될 수도 있다.

버퍼층(111)은 기판(110)의 표면 위에 형성될 수 있다. 버퍼층(111)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 이루어질 수 있다. 버퍼층(111)은 버퍼층(111) 상에 형성되는 층들과 기판(110) 간의 접착력을 향상시키고, 기판(110)으로부터 유출되는 알칼리 성분 등을 차단하는 역할 등을 수행할 수 있다. 그리고, 버퍼층(111)은 필수적인 구성요소는 아니며, 기판(110)의 종류 및 물질, 박막 트랜지스터의 구조 및 타입 등에 기초하여 생략될 수도 있다.

박막 트랜지스터(120)는 버퍼층(111) 상에 배치될 수 있다. 박막 트랜지스터(120)는 액티브 층(121), 게이트 전극(124), 소스 전극(122) 및 드레인 전극(123)을 포함할 수 있다.

액티브 층(121)은 저온 폴리 실리콘(Low Temperature Poly-Silicon; LTPS)을 포함할 수 있다. 폴리 실리콘 물질은 이동도가 높아 (100㎠/Vs 이상), 에너지 소비 전력이 낮고 신뢰성이 우수하므로, 표시장치용 박막 트랜지스터들을 구동하는 구동 소자용 게이트 드라이버 및/또는 멀티플렉서(MUX)에 적용될 수 있으며, 표시장치(100)에서 구동 박막 트랜지스터의 액티브 층으로 적용될 수 있다. 버퍼층(111) 상에 아몰퍼스 실리콘(a-Si) 물질을 증착하고, 탈수소화 공정 및 결정화 공정을 수행하는 방식으로 폴리 실리콘이 형성되고, 폴리 실리콘을 패터닝하여 액티브 층(121)이 형성될 수 있다.

그리고, 액티브 층(121)의 구성 물질은 이에 한정되지는 않으며, 다른 반도체 물질로 구성될 수도 있다. 예를 들면, 액티브 층(121)은 산화물 반도체 물질로 구성될 수 있다. 산화물 반도체 물질은 실리콘 물질과 비교하여 밴드갭이 더 큰 물질이므로 오프(Off) 상태에서 전자가 밴드갭을 넘어가지 못하며, 이에 따라 오프-전류(Off-Current)가 낮다. 따라서, 산화물 반도체로 이루어진 액티브 층을 포함하는 박막 트랜지스터는 온(On) 시간이 짧고 오프(Off) 시간을 길게 유지하는 스위칭 박막 트랜지스터에 적합할 수 있다. 그리고, 오프-전류가 작아서 보조 용량의 크기가 감소될 수 있으므로, 고해상도 표시 소자에 적합할 수 있다. 액티브 층(121)은 금속 산화물로 이루어지고, 예를 들어, IGZO (indium-gallium-zinc-oxide), IZO (indium-zinc-oxide) 또는 IGO (indium-gallium-oxide) 등과 같은 다양한 금속 산화물로 이루어질 수 있다.

도 3에 도시된 바와 같이, 액티브 층(121)이 폴리 실리콘으로 구성된 경우, 액티브 층(121)은 박막 트랜지스터(120)의 구동 시 채널이 형성되는 채널 영역(121a), 채널 영역(121a) 양 측의 소스 영역(121b) 및 드레인 영역(121c)을 포함할 수 있다. 소스 영역(121b)은 소스 전극(122)과 연결된 액티브 층(121)의 부분을 의미하며, 드레인 영역(121c)은 드레인 전극(123)과 연결된 액티브 층(121)의 부분을 의미한다. 채널 영역(121a), 소스 영역(121b) 및 드레인 영역(121c)은 액티브 층(121)의 이온 도핑(불순물 도핑)에 의해 구성될 수 있다. 소스 영역(121b) 및 드레인 영역(121c)은 폴리 실리콘 물질을 이온 도핑하여 생성될 수 있으며, 채널 영역(121a)은 이온 도핑되지 않고 폴리 실리콘 물질로 남겨진 부분을 의미할 수 있다.

박막 트랜지스터(120)의 액티브 층(121) 상에 게이트 절연층(112)이 배치될 수 있다. 게이트 절연층(112)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다. 게이트 절연층(112)에는 박막 트랜지스터(120)의 소스 전극(122) 및 드레인 전극(133) 각각이 액티브층(121)의 소스 영역(121b) 및 드레인 영역(121c) 각각에 연결되기 위한 컨택홀이 형성될 수 있다.

게이트 절연층(112) 상에 박막 트랜지스터(120)의 게이트 전극(124)이 배치될 수 있다. 게이트 전극(124)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al) 크롬(Cr), 금(Au), 니켈(Ni), 네오디뮴(Nd)중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 그리고, 게이트 전극(124)은 액티브 층(121)의 채널 영역(121a)과 중첩되도록 게이트 절연층(112) 상에 형성될 수 있다.

게이트 절연층(112) 및 게이트 전극(124) 상에 제1 층간 절연층(113)이 배치될 수 있다. 제1 층간 절연층(113)은 예를 들어 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다. 제1 층간 절연층(113)에는 액티브 층(121)의 소스 영역(121b) 및 드레인 영역(121c)을 노출시키기 위한 컨택홀이 형성될 수 있다.

박막 트랜지스터(120)의 소스 전극(122) 및 드레인 전극(123)은 제1 층간 절연층(113)상에 배치될 수 있다. 소스 전극(122) 및 드레인 전극(123)은 제1 층간 절연층(113) 및 게이트 절연층(112)에 형성된 컨택홀을 통하여 박막 트랜지스터(120)의 액티브 층(121)과 연결될 수 있다. 예를 들면, 소스 전극(122) 및 드레인 전극(123)은 제1 층간 절연층(113) 및 게이트 절연층(112)에 형성된 컨택홀을 통하여 액티브 층(121)의 소스 영역(121b) 및 드레인 영역(121c)과 각각 전기적으로 연결될 수 있다.

소스 전극(122) 및 드레인 전극(123)은 도전성 금속 물질로 이루어질 수 있다. 소스 전극(122) 및 드레인 전극(123)은, 티타늄(Ti)/알루미늄(Al)/티타늄(Ti)의 3층 구조로 이루어질 수 있으나, 이에 한정되지는 않는다. 예를 들면, 소스 전극(122) 및 드레인 전극(123)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al) 크롬(Cr), 금(Au), 니켈(Ni), 네오디뮴(Nd)중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.

박막 트랜지스터(120)의 소스 전극(122) 및 드레인 전극(123)은 동일 공정으로 형성될 수 있다. 예를 들면, 제1 층간 절연층(113) 상에 소스/드레인 물질층을 형성하고, 소스 전극(122) 및 드레인 전극(123)이 동일공정에 의해 소스/드레인 물질층이 패터닝될 수 있다. 따라서, 박막 트랜지스터(120)의 소스 전극(122) 및 드레인 전극(123)은 실질적으로 동일한 두께 및 동일한 물질로 이루어질 수 있다.

제1 층간 절연층(113), 소스 전극(122), 및 드레인 전극(123)상에 제2 층간 절연층(115)이 배치될 수 있다. 제2 층간 절연층(115)에는 소스 전극(122) 또는 드레인 전극(123)의 적어도 일부를 노출시키기 위한 컨택홀이 형성될 수 있다. 제2 층간 절연층(115)은 박막 트랜지스터(120)을 보호하기 위한 무기 물질층일 수 있다. 그리고, 제2 층간 절연층(115)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다.

제1 평탄화층(116)은 제2 층간 절연층(115) 상에 배치될 수 있다. 제1 평탄화층(116)에는 박막 트랜지스터(120)의 소스 전극(122) 또는 드레인 전극(123)의 적어도 일부를 노출시키기 위한 컨택홀이 형성될 수 있다. 그리고, 제1 평탄화층(116)은 박막 트랜지스터(120)의 상부를 평탄화하기 위한 유기 물질층일 수 있다. 예를 들면, 제1 평탄화층(116)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기물질로 형성될 수 있다.

제1 평탄화층(116)상에는 연결전극(130)이 배치될 수 있다. 연결전극(130)은 제 1평탄화층(116) 및 제2 층간 절연층(115)의 컨택홀을 통하여 박막 트랜지스터(120)의 소스 전극(122) 또는 드레인 전극(123)과 연결될 수 있다. 연결전극(130)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al) 크롬(Cr), 금(Au), 니켈(Ni), 네오디뮴(Nd)중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.

연결 전극(130) 및 제1 평탄화층(116)상에는 제2 평탄화층(117)이 형성될 수 있다. 제2 평탄화층(117)은 연결전극(130)을 노출하기 위하여 컨택홀이 형성될 수 있다. 그리고, 제2 평탄화층(117)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기물질로 형성될 수 있다.

제2 평탄화층(117)상에는 제1 전극(140)이 형성될 수 있다. 제1 전극(140)은 제2 평탄화층(117)에 형성된 컨택홀을 통하여 연결전극(130)과 전기적으로 연결될 수 있다. 그리고, 제1 전극(140)은 연결전극(130)을 통하여 박막 트랜지스터(120)의 소스전극(122) 또는 드레인 전극(123)과 전기적으로 연결될 수 있다.

제2 평탄화층(117) 및 연결전극(130)은 표시장치(100)의 특성에 따라 생략될 수 있다. 예를 들면, 제2 평탄화층(117) 및 연결전극(130)을 형성하지 않을 경우에는, 제1 전극(140)은 제1 평탄화층(117)상에 형성될 수 있으며, 제1 전극(140)은 제1 평탄화층(116) 및 제2 층간 절연층(115)의 컨택홀을 통하여 박막 트랜지스터(120)의 소스 전극(122) 또는 드레인 전극(123)과 전기적으로 연결될 수 있다.

그리고 제1 전극(140)은 애노드 전극일 수 있다. 본 발명의 실시예에 따른 표시장치(100)는 상부 발광(Top Emission)인 표시장치이므로, 애노드 전극이 형성되어 있으며, 하부 발광(Bottom Emission)인 경우에는 제1 전극(140)은 캐소드 전극이 형성될 수 있다.

제1 전극 (140) 및 제2 평탄화층(117) 상에는 뱅크층(118)이 배치될 수 있다. 뱅크층(118)은 제1 전극(140)을 노출하기 위한 개구부가 형성될 수 있다. 뱅크층(118)은 표시장치(100)의 발광영역을 정의할 수 있으므로 화소 정의막 이라고 할 수도 있다.

제1 전극(140) 및 뱅크층(118)상에는 발광층을 포함하는 발광구조물이 배치될 수 있으며, 발광구조물 상에는 제2 전극이 배치될 수 있다. 제2 전극 상에는 수분 침투를 억제하는 봉지부가 더 배치될 수 있다.

도 4는 본 발명의 실시예에 따른 표시장치에서 비표시 영역을 나타내는 평면도이다.

도 4를 참조하면, 표시장치(100)의 비 표시영역(NA)은 패드영역(PA)과 전원배선부(LA)를 포함할 수 있다. 그리고, 패드 영역(PA)은 패드부(PAD)를 포함하고, 전원배선부(LA)는 링크라인들(LINK1~LINKn) 및 라우팅 배선(RL)을 포함할 수 있다.

패드부(PAD)는 전원배선부(LA)의 링크라인들(LINK1~LINKn) 또는 라우팅 배선(RL)과 각각 연결될 수 있다. 각각의 링크라인(LINK1~LINKn)들은 표시영역(AA)의 데이터라인(DL1~DLn)들과 일대일로 전기적으로 연결될 수 있다. 그리고, 패드부(PAD)는 전원배선부(LA)의 링크라인(LINK1~LINKn)들을 통하여 데이터라인(DL1~DLn)들과 전기적으로 연결될 수 있다.

라우팅 배선(RL)은 비표시영역(NA)에 배치되는 GIP 형태의 게이트 구동부에 구동신호를 공급하고, 클럭신호 및 구동전압을 공급하는 복수의 신호배선을 포함할 수 있다. 그리고, 전원배선부(LA)의 라우팅 배선(RL)을 통하여, 패드부(PAD)는 GIP의 게이트 구동부와 전기적으로 연결될 수 있다.

도 5a는 본 발명의 실시예에 따른 표시장치의 비 표시영역(NA)에서 패드부(PAD)와 전원배선부(LA)를 나타내는 평면도이다. 그리고, 도 5b는 도 5a에서 A영역을 확대하여 나타내는 평면도이다.

도 5a를 참조하면, 패드부(PAD)는 제1 패드부(PAD1), 제2 패드부(PAD2), 및 컨택부(CNTA)를 포함할 수 있다. 그리고, 전원배선부(LA)는 복수 개의 전원배선(531)을 포함할 수 있다.

패드부(PAD)에서 제1 패드부(PAD1)는 제1 패드 하부전극(511), 제1 패드 중간전극(512), 및 제1 패드 상부전극(513)으로 구성된 복수의 제1 패드구조물(510)을 포함할 수 있다. 그리고, 제2 패드부(PAD2)는 제2 패드 하부전극(521), 제2 패드 중간전극(522), 및 제2 패드 상부전극(523)으로 구성된 복수의 제2 패드구조물(520)을 포함할 수 있다. 제1 패드부(PAD1)의 제1 패드 구조물(510)은 전원배선부(LA)의 전원배선(531)과 컨택부(CNTA)의 제3 패드 컨택홀(543)을 통하여 전기적으로 연결될 수 있으며, 제2 패드부(PAD2)의 제2 패드 구조물(520)은 전원배선부(LA)의 전원배선(531)과 컨택부(CNTA)의 제3 패드 컨택홀(543)을 통하여 전기적으로 연결될 수 있다.

그리고, 도 5a에 도시된 바와 같이, 전원배선부(LA)는 복수의 전원배선(531)을 포함할 수 있다. 그리고, 복수의 전원배선(531)은 링크라인들(LINK1~LINKn) 및 라우팅 배선(RL)으로 구성될 수 있다. 복수의 전원배선(531)은 패드부(PAD)의 제1 패드 구조물(510) 및 제2 패드구조물(520)과 전기적으로 연결되어 표시패널(PNL)의 표시영역(AA)에 전원을 공급하는 역할을 할 수 있다. 예를 들면, 도 4에 도시된 바와 같이, 전원 배선(531)은 링크 라인들(LINK1~LINKn)을 포함할 수 있으며, 링크 라인들(LINK1~LINKn)은 표시영역(AA)의 데이터라인(DL1~DLn)들과 일대일로 전기적으로 연결될 수 있다. 그리고, 패드부(PAD)의 제1 패드 구조물(510) 및 제2 패드구조물(520)과 데이터 라인(DL1~DLn)들은 링크 라인들(LINK1~LINKn)을 통하여 전기적으로 연결됨으로써, 표시영역(AA)의 데이터라인(DL1~DLn)에 데이터 구동 신호 또는 데이터 전압이 공급될 수 있다. 그리고, 전원 배선(531)은 라우팅 배선(RL)을 더 포함할 수 있으며, 라우팅 배선(RL)은 비표시영역(NA)에 배치되는 GIP 형태의 게이트 구동부와 전기적으로 연결될 수 있다. 따라서, 패드부(PAD)의 제1 패드 구조물(510) 및 제2 패드구조물(520)과 게이트 구동부는 전원배선(531)의 라우팅 배선(RL)을 통하여 전기적으로 연결됨으로써, 게이트 구동부에 클럭신호 및 게이트 구동전압을 공급할 수 있다.

도 5a 및 도 5b를 참조하면, 복수의 제1 패드 구조물(510) 각각은 복수의 전원배선(531)과 일대일로 연결될 수 있다. 예를 들면, 복수의 제1 패드 구조물(510) 각각은 복수의 전원배선(531)에서 홀수번째의 전원배선(531)들과 제3 패드 컨택홀(543)을 통하여 전기적으로 연결될 수 있다. 보다 구체적으로는, 홀수번째의 전원배선(531)은 제1 패드 구조물(510)의 제1 패드 하부전극(511)과 제3 패드 컨택홀(543)을 통하여 전기적으로 연결될 수 있다.

그리고, 복수의 제2 패드 구조물(520) 각각은 복수의 전원배선(531)과 일대일로 연결될 수 있다. 예를 들면, 복수의 제2 패드 구조물(520) 각각은 복수의 전원배선(531)에서 짝수번째의 전원배선(531)들과 제3 패드 컨택홀(543)을 통하여 전기적으로 연결될 수 있으며, 이에 한정되지는 않는다. 예를 들면, 복수의 제1 패드 구조물(510)이 복수의 전원배선(531) 중 짝수번째의 전원배선(531)들과 각각 전기적으로 연결되는 경우에는, 복수의 제2 패드 구조물(520)은 복수의 전원배선(531)중 홀수번째의 전원배선(531)들과 각각 전기적으로 연결될 수 있다.

그리고, 제1 패드 구조물(510)의 제1 패드 하부전극(511)은 연장되어 복수의 제2 패드 구조물(520) 사이에 배치될 수 있다. 예를 들면, 도 5a 및 도 5b에 도시된 바와 같이, 복수의 제2 패드 구조물(520)은 서로 이격하여 제2 패드부(PAD2)에 배치될 수 있으며, 제1 패드 구조물(510)의 제1 패드 하부전극(511)은 서로 이격하여 배치된 제2 패드 구조물(520)의 사이에 배치될 수 있다. 예를 들면, 복수의 제2 패드 구조물(520)의 제2 패드 하부전극(521)은 서로 이격하여 배치될 수 있으며, 복수의 제1 패드 구조물(510)의 제1 패드 하부전극(511)은 서로 이격된 제2 패드 하부 전극(521) 사이에 연장되어 배치될 수 있다. 그리고, 제1 패드 구조물(510)의 제1 패드 하부전극(511)은 패드부(PAD)의 컨택부(CNTA)까지 더 연장되어 배치될 수 있다. 그리고, 패드부(PAD)의 컨택부(CNTA)까지 연장된 제1 패드 구조물의(510)의 제1 패드 하부전극(511)은 컨택부(CNTA)의 제3 패드 컨택홀(543)을 통하여 전원배선부(LA)의 전원배선(531)과 전기적으로 연결될 수 있다.

그리고, 제2 패드 구조물(520)의 제2 패드 하부 전극(521)은 패드부(PAD)의 컨택부(CNTA)까지 연장되어 배치될 수 있다. 패드부(PAD)의 컨택부(CNTA)까지 연장된 제2 패드 구조물의(520)의 제2 패드 하부전극(521)은 컨택부(CNTA)의 제3 패드 컨택홀(543)을 통하여 전원배선부(LA)의 전원배선(531)과 전기적으로 연결될 수 있다.

패드부(PAD)의 컨택부(CNTA)에서 제1 패드 구조물(510)의 제1 패드 하부전극(511)과 제2 패드 구조물(520)의 제2 패드 하부전극(521)은 서로 교번으로 배치될 수 있다. 예를 들면, 패드부(PAD)의 컨택부(CNTA)에서 제1 패드 하부전극(511)이 홀수번째로 배치가 되어 전원배선(531)과 전기적으로 연결되고, 제2 패드 하부 전극(521)은 짝수번째로 배치가 되어 전원배선(531)가 전기적으로 연결될 수 있으며, 이에 한정되지는 않는다. 제1 패드 하부전극(511)이 짝수번째로 배치되고, 제2 패드 하부 전극(521)은 홀수번째로 배치가 되어 서로 교번으로 배치될 수 있다.

도 6a는 도 5a의 I-I'에 대한 단면도이다. 그리고, 도 6b는 도 5a의 II-II'에 대한 단면도이다. 그리고, 도 6c는 도 5b의 III-III'에 대한 단면도이다. 도 6d는 도 5b의 IV-IV'에 대한 단면도이다.

도 6a 내지 도 6d를 참조하면, 표시 패널(PNL)의 비표시 영역(NA)에서, 기판(110)상에 배치된 복수의 제1 패드 구조물(510), 제2 패드 구조물(520), 및 전원 배선(531)을 포함할 수 있다.

기판(110)은 유리, 또는 플렉서빌리티(flexibility)를 갖는 플라스틱 물질로 이루어질 수 있다. 기판(110)이 플라스틱 물질로 이루어지는 경우, 예를 들어, 폴리이미드(Polyimide, PI)로 이루어질 수도 있다.

버퍼층(111)은 기판(110)의 표면 위에 형성될 수 있다. 버퍼층(111)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 이루어질 수 있다. 버퍼층(111)은 필수적인 구성요소는 아니며, 기판(110)의 종류 및 물질, 박막 트랜지스터의 구조 및 타입 등에 기초하여 생략될 수도 있다.

버퍼층(111)상에 게이트 절연층(112)이 형성될 수 있다. 게이트 절연층(112)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다.

비표시 영역(NA)에서 게이트 절연층(112) 상에 제1 패드 구조물(510)의 제1 패드 하부전극(511) 및 제2 패드 구조물(520)의 제2 패드 하부전극(521)이 형성될 수 있다. 제1 패드 하부전극(511) 및 제2 패드 하부전극(521)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al), 크롬(Cr), 금(Au), 니켈(Ni), 네오디뮴(Nd)중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 제1 패드 하부전극(511) 및 제2 패드 하부전극(521)은 박막 트랜지스터(120)의 게이트 전극(124)과 동일한 물질로 형성될 수 있으며, 동일한 공정으로 형성될 수 있다.

그리고, 도 5a 및 도 6c를 참조하면, 제1 패드부(PAD1)에 배치되는 제1 패드 구조물(510)의 제1 패드 하부전극(511)은 연장되어 제2 패드부(PAD2)에 배치되는 제2 패드 구조물(520)의 제2 패드 하부전극(521) 사이에 배치될 수 있다. 그리고, 제 1패드 하부 전극(511)은 패드부(PAD)의 컨택부(CNTA)까지 추가 연장되어 추후 후술될 전원배선(531)과 전기적으로 연결될 수 있다.

제1 패드 구조물(510)의 제1 패드 하부전극(511) 및 제2 패드 구조물(520)의 제2 패드 하부전극(521)상에 제1 층간 절연층(113)이 형성될 수 있다. 그리고, 도 6b에 도시된 바와 같이, 제1 층간 절연층(113)에는 제1 패드 하부전극(511)의 적어도 일부를 노출시키기 위한 제1 패드 컨택홀(541)이 제1 패드부(PAD)에 형성될 수 있다. 그리고, 도 6d에 도시된 바와 같이, 제1 층간 절연층(113)에는 제2 패드 하부전극(521)의 적어도 일부를 노출시키기 위한 제 2패드 컨택홀(542)이 제2 패드부(PAD2)에 형성될 수 있다. 그리고, 제1 층간 절연층(113)에는 컨택부(CNTA)까지 연장되어 배치된 제1 패드 하부 전극(511) 및 제2 패드 하부전극(521)의 적어도 일부를 노출하는 제3 패드 컨택홀(543)이 컨택부(CNTA)에 형성될 수 있다. 제1 층간 절연층(113)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다.

제1 층간 절연층(113)상에는 제1 패드 구조물(510)의 제1 패드 중간전극(512), 제2 패드 구조물(520)의 제2 패드 중간전극(522), 및 전원배선(531)이 형성될 수 있다. 그리고, 도 6b에 도시된 바와 같이, 제1 패드 중간전극(512)은 제1 패드부(PAD1)에 위치하는 제1 층간 절연층(113)의 제1 패드 컨택홀(541)을 통하여 제1 패드 하부전극(511)과 전기적으로 연결될 수 있다. 그리고, 도 6d에 도시된 바와 같이, 제2 패드 중간전극(522)은 제2 패드부(PAD2)에 위치하는 제1 층간 절연층(113)의 제2 패드 컨택홀(542)을 통하여 제2 패드 하부전극(521)과 전기적으로 연결될 수 있다.

그리고, 전원배선부(LA)의 전원배선(531)은 컨택부(CNTA)에 위치하는 제1 층간 절연층(113)의 제3 패드 컨택홀(543)을 통하여 패드부(PAD)의 컨택부(CNTA)까지 연장되어 배치된 제1 패드 하부전극(511) 및 제2 패드 하부전극(521)과 각각 전기적으로 연결될 수 있다.

제 1 패드 하부전극(511)은 제1 패드부(PAD1)에서 제2 패드 구조물(520)이 배치된 제2 패드부(PAD2), 그리고 컨택부(CNTA)까지 연장되어 배치됨으로써 전원배선(531)과 전기적으로 연결될 수 있다. 그리고, 제2 패드 하부 전극(521)은 제2 패드부(PAD2)에서 컨택부(CNTA)까지 연장되어 배치됨으로써 전원배선(531)과 전기적으로 연결될 수 있다.

그리고, 제1 패드부(PAD1)의 제1 패드 하부전극(511)은 전원배선부(LA)의 홀수번째 전원배선(531)과 전기적으로 연결될 수 있다. 제2 패드부(PAD2)의 제2 패드 하부전극(512)은 전원배선부(LA)의 홀수번째 전원배선(531)과 전기적으로 연결될 수 있으나, 이에 한정되지는 않는다. 예를 들면, 복수의 제1 패드 구조물(510) 의 제1 패드 하부전극(511)들이 복수의 전원배선(531)중 짝수번째의 전원배선(531)들과 제각각 전기적으로 연결되는 경우에는, 복수의 제2 패드 구조물(520)의 제2 패드 하부전극(521)들은 복수의 전원배선(531)중 홀수번째의 전원배선(531)들과 제각각 전기적으로 연결될 수 있다.

제1 패드 중간전극(512), 제2 패드 중간전극(522), 및 전원배선(531)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al), 크롬(Cr), 금(Au), 니켈(Ni), 네오디뮴(Nd)중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 그리고, 제1 패드 중간전극(512), 제2 패드 중간전극(522), 및 전원배선(531)은 박막 트랜지스터(120)의 소스 전극(122) 및 드레인 전극(123)과 동일한 물질로 형성될 수 있으며, 동일한 공정으로 형성될 수 있다.

그리고, 제1 층간 절연층(113), 제1 패드 중간전극(512), 제2 패드 중간전극(522), 및 전원배선(531)상에는 제2 층간 절연층(115)이 형성될 수 있다. 그리고, 도 6a 및 도 6b에 도시된 바와 같이, 제2 층간 절연층(115)에는 제1 패드 중간전극(512)의 적어도 일부를 노출시키기 위한 오프닝부가 형성될 수 있다. 그리고, 도 6c 및 도6d에 도시된 바와 같이, 제2 층간 절연층(115)에는 제2 패드 중간전극(522)의 적어도 일부를 노출시키기 위한 오프닝부가 형성될 수 있다. 제2 층간 절연층(115)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다.

제1 패드 중간전극(512), 제2 패드 중간전극(522), 및 제2 층간 절연층(115)상에는 제1 패드 상부전극(513) 및 제2 패드 상부전극(523)이 형성될 수 있다. 도 6a 및 도 6b를 참조하면, 제1 패드 상부전극(513)은 제1 패드 중간전극(512)을 노출하는 제2 층간 절연층(115)의 오프닝부를 통하여 제1 패드 중간전극(512)과 전기적으로 연결될 수 있다. 그리고, 도 6c 및 도 6d를 참조하면, 제2 패드 상부전극(523)은 제2 패드 중간전극(522)을 노출하는 제2 층간 절연층(115)의 오프닝부를 통하여 제2 패드 중간전극(522)과 전기적으로 연결될 수 있다. 그리고, 제1 패드 상부전극(513) 및 제2 패드 상부전극(523)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al), 크롬(Cr), 금(Au), 니켈(Ni), 네오디뮴(Nd)중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 제1 패드 상부전극(513) 및 제2 패드 상부전극(523)은 표시영역(AA)의 화소(P)에 배치된 연결전극(130)과 동일한 물질로 형성될 수 있으며, 동일한 공정으로 형성될 수 있다.

그리고, 패드부(PAD)에서, 제1 패드부(PAD1)에 위치하는 제1 패드 구조물(510)의 제1 패드 상부전극(513)및 제2 패드부(PAD2)에 위치하는 제2 패드 구조물(520)의 제2 패드 상부전극(523)은, 도 1에 도시된 바와 같이, 도전필름(COF)과 전기적으로 연결될 수 있다. 예를 들면, 제1 패드 상부전극(513) 및 제2 패드 상부전극(523)의 상부 표면은 노출되어 있을 수 있으며, 노출된 제1 패드 상부전극(513) 및 제2 패드 상부전극(523)의 상부 표면에 도전필름(COF)이 배치됨으로써, 제1 패드부(PAD1)의 제1 패드 구조물(510)및 제2 패드부(PAD2)의 제2 패드 구조물(520)은 도전필름(COF)과 전기적으로 연결될 수 있다.

표시장치(100)의 표시 패널(PNL)에서 연결전극(130)이 형성되지 않은 경우에는, 패드부(PAD)에서 제1 패드 구조물(510)의 제1 패드 상부전극(513) 및 제2 패드 구조물(520)의 제2 패드 상부전극(523)은 형성되지 않을 수 있다. 패드부(PAD)에서 제1 패드 구조물(510)의 제1 패드 상부전극(513) 및 제2 패드 구조물(520)의 제2 패드 상부전극(523)이 형성되지 않은 경우에는, 제1 패드 구조물(510)의 제1 패드 중간전극(512) 및 제2 패드 구조물(520)의 제2 패드 중간전극(522)이 도전필름(COF)과 접촉하여 전기적으로 연결될 수 있다.

도 7은 본 발명의 다른 실시에 따른, 도 5b의 III-III'에 대한 단면구조를 나타내는 도면이다.

그리고, 도 6c와 중복된 설명은 생략하거나 간략히 설명한다.

도 7을 참조하면, 복수개의 제2 패드 구조물(520) 사이의 영역에 보호층(119)이 형성될 수 있다. 보호층(119)은 유기 물질층일 수 있다. 예를 들면, 보호층(119)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기물질로 형성될 수 있다. 그리고, 보호층(119)은 표시패널(PNL)의 표시영역(AA)에 형성된 제1 평탄화층(116) 또는 제2 평탄화층(117)과 동일한 물질로 형성될 수 있으며, 동일한 공정으로 형성될 수 있다.

보호층(119)은 복수개의 제1 패드 구조물(510) 사이의 영역에도 형성될 수 있다.

도 7을 참조하면, 복수개의 제2 패드 구조물(520)사이의 공간에 형성된 보호층(119)의 상부면은 제2 패드구조물(520)의 제2 패드 상부전극(523)의 상부면보다 제1 거리(h1)만큼 낮게 형성될 수 있다.

도전필름(COF)이 패드부(PAD)의 제1 패드 구조물(510)및 제2 패드 구조물(520)과 본딩(bonding)을 위해 합착하는 과정에서, 제1 패드 구조물(510)의 제1 패드 상부전극(513) 및 제2 패드 구조물(520)의 제2 패드 상부전극(523)이 눌림 압력에 의해 좌측 또는 우측으로 이동하게 될 수 있다. 도 7을 참조하면, 도전필름(COF)을 합착하기 위한 공정에 의해 제2 패드 구조물(520)의 제2 패드 상부전극(523)이 눌림 압력에 의해 좌측 또는 우측으로 밀리는 경우, 제2 패드 구조물(520) 사이에 배치된 제1 패드 구조물(510)의 제1 패드 하부전극(511)과 제2 패드 상부전극(523)간에 쇼트가 발생할 수 있다. 예를 들면, 제2 패드부(PAD2)에서 복수개의 제2 패드 구조물(520)사이의 영역에는 전원배선부(LA)의 전원배선(531)과 연결되기 위하여 제1 패드구조물(510)의 제1 패드 하부전극(511)이 연장되어 배치될 수 있다. 도전필름(COF)이 합착되는 공정에서, 제2 패드 구조물(520)의 제2 패드 상부전극(523)이 눌림 압력에 의하여 좌측 또는 우측으로 밀리게 되면서 제1 패드 하부전극(511)상의 게이트 절연층(112) 및 제1 층간 절연층(113)을 관통함으로써, 제2 패드 구조물(520)의 제2 패드 상부전극(523)과 제1 패드 구조물(510)의 제1 패드 하부 전극(511)간의 쇼트가 발생할 수 있다.

그리고, 제1 패드 구조물(510)의 제1 패드 상부전극(513) 및 제2 패드 구조물(520)의 제2 패드 상부전극(523)의 상부면과 측면이 노출될 수 있다. 제1 패드 상부전극(513) 및 제2 패드 상부전극(523)의 상부면은 도전필름(COF)의 합착공정에 의해 가려질 수 있지만, 제1 패드 상부전극(513) 및 제2 패드 상부전극(523)의 측면은 도전필름(COF)의 합착공정 이후에도 노출될 수 있다. 표시장치(100)가 외부의 고온 다습한 환경에서 장시간 노출되는 경우, 제1 패드 구조물(510)의 제1 패드 상부전극(513) 및 제2 패드 구조물(520)의 제2 패드 상부전극(523)의 노출된 측면에서 부식이 발생하여 표시장치(100)의 성능 및 수명이 저하될 수 있다.

본 발명의 다른 실시예에 따른 표시장치(100)는, 도 7에 도시된 바와 같이, 제2 패드 구조물(520) 사이의 공간에 보호층(119)을 형성함으로써, 도전필름(COF)을 제2 패드 구조물(520)에 합착 시, 눌림압력에 의한 제2 패드 구조물(520)의 손상을 방지하여 제2 패드 구조물(520)과 제1 패드 구조물(510)의 제1 패드 하부전극(511)간의 쇼트를 방지하여 표시장치(100)의 수명 및 성능 저하를 방지할 수 있다. 그리고, 제2 패드 구조물(520) 사이의 공간에 형성된 보호층(119)은 제2 패드 구조물(520)에서 제2 패드 상부 전극(523)의 노출된 측면을 커버함으로써, 제2 패드 상부 전극(523)의 측면이 부식되는 것을 방지하여 표시장치(100)의 수명 및 성능 저하를 방지할 수 있다.

그리고, 제1 패드 구조물(510)들 사이의 공간에도 보호층(119)이 형성될 수 있으며, 보호층(119)은 제1 패드 구조물(510)의 제1 패드 상부전극(513)의 측면을 보호함으로써, 제1 패드 상부전극(513)의 측면이 부식되는 것을 방지할 수 있다.

보호층(119)은 별도의 추가 공정없이 표시패널(PNL)의 표시영역(AA)에 형성된 제1 평탄화층(116) 또는 제2 평탄화층(117)과 동일한 공정에서 형성될 수 있다. 예를 들면, 보호층(119)은, 제2 평탄화층(117)이 제1 평탄화층(116) 및 연결전극(130)상에 형성되는 공정 시, 동일한 공정에 의해 형성될 수 있다.

보호층(119)이 제2 평탄화층(117)과 동일한 공정에 의해 형성되는 경우, 보호층(119)의 두께는 제2 평탄화층(117)의 두께보다 작게 형성될 수 있다.

보호층(119)이 제2 평탄화층(117)과 동일한 두께로 형성될 경우, 보호층(119)의 상부면의 높이는 제1 패드 구조물(510) 및 제 2 패드구조물(520)의 상부면의 높이와 실질적으로 동일하거나 더 높게 형성될 있다. 평탄화층(119)의 상부면의 높이가 제1 패드 구조물(510) 및 제 2 패드구조물(520)의 상부면의 높이와 동일하거나 더 높게 형성되는 경우, 도전필름(COF)과 제1 패드 구조물(510) 및 제2 패드 구조물(520)의 접착불량이 발생할 수 있다.

보호층(119)의 두께를 표시패널(PNL)의 표시영역(AA)에 형성된 제1 평탄화층(116) 또는 제2 평탄화층(117)의 두께보다 작게 형성함으로써, 보호층(119)의 상부면이 제1 패드 구조물(510) 및 제2 패드 구조물(520)의 상부면 보다 낮게 형성되어서 도전필름(COF)과 제1 패드 구조물(510) 및 제2 패드 구조물(520)의 접착불량 발생은 줄어들 수 있다.

도 8은 본 발명의 또 다른 실시예에 따른, 도 5b의 III-III'에 대한 단면도이다.

설명의 편의를 위하여 도 7과 중복된 설명은 생략하거나 간략히 설명한다.

도 8을 참조하면, 게이트 절연층(112), 제2 패드 구조물(520)의 제2 패드 하부전극(521), 및 제2 패드 구조물(520)의 제2 패드 하부전극(521) 사이에 배치된 제1 패드 구조물(510)의 제1 패드 하부전극(511)상에 제2 층간 절연층(113)이 배치될 수 있다. 그리고, 도 8에 도시된 바와 같이, 제1 패드 하부전극(511)상에 배치된 1 층간 절연층(113)은 식각공정을 통하여 제거될 수 있다. 예를 들면, 제2 패드 구조물(520) 사이에 형성된 절연층 중 제1 층간 절연층(113)을 제거할 수 있다.

도 8을 참조하면, 제2 패드 구조물(520) 사이의 공간에 형성된 제1 층간 절연층(113)을 제거함으로써, 복수 개의 제2 패드 구조물(520)사이의 공간에 형성된 보호층(119)의 상부면은 제2 패드구조물(520)의 제2 패드 상부전극(523)의 상부면보다 제2 거리(h2)만큼 낮게 형성될 수 있다.

제2 패드 구조물(520)사이에 배치된 제1 패드 구조물(510)의 제1 패드 하부전극(511)상에 위치하는 제1 층간 절연층(113), 제2 층간 절연층(115), 및 보호층(119)중에서 제1 층간 절연층(113)을 제거함으로써, 도 7에서의 제1 거리(h1)보다 큰 제2 거리(h2)를 가질 수 있다.

그리고, 제1 패드 구조물(510) 사이에 형성된 제1 층간 절연층(113) 또한 제거될 수 있다. 예를 들면, 제1 패드 구조물(510)사이의 공간에도 배선이 형성된 경우에는, 제1 층간 절연층(113)의 제거를 통하여 제1 패드 구조물(510)사이에 배치된 보호층(119)의 상부면의 높이가 제1 패드 구조물(510)의 상부면의 높이보다 낮게 형성할 수 있다.

본 발명의 다른 실시예에 따른 표시장치(100)는, 복수개의 제1 패드 구조물(510) 및 제2 패드 구조물(520)은 각각 서로 이격하여 형성될 수 있다. 그리고, 서로 이격된 제1 패드 구조물(510) 사이의 공간에 배치된 제1 층간 절연층(113) 및 서로 이격된 제2 패드 구조물(520)사이의 공간에 배치된 제1 층간 절연층(113)중 적어도 하나의 층 제거될 수 있다. 따라서, 제1 패드 구조물(510) 및 제2 패드 구조물(520) 사이의 공간에 형성된 보호층(119) 상의 상부면의 높이는 제1 패드 구조물(510) 및 제2 패드 구조물(520)의 상부면의 높이보다 제2 거리(h2)만큼 낮게 형성됨으로써, 패드부(PAD)의 제1 패드 구조물 및 제2 패드 구조물은 도전필름(COF)과 안정적으로 접촉할 수 있다.

도 9a는 본 발명의 또 다른 실시예에 따른 표시장치의 비표시 영역에서 패드부(PAD) 및 전원배선부(LA)를 나타내는 평면도이다. 도9b는 도 9a에서 A에 대한 확대 평면도이다. 도 10b는 도9b의 VI-VI'에 대한 단면도이다. 도 10c는 도 9b의 VII-VII'에 대한 단면도이다.

도 5a 내지 도 6d와 중복된 설명은 생략하거나 간략히 설명한다.

도 9a 및 도 9b를 참조하면, 제1 패드 구조물(510)의 제1 패드 중간전극(512)은 연장되어 복수의 제2 패드 구조물(520) 사이에 배치될 수 있다. 예를 들면, 도 9a 및 도 9b에 도시된 바와 같이, 복수의 제2 패드 구조물(520)은 서로 이격하여 제2 패드부(PAD2)에 배치될 수 있으며, 제1 패드 구조물(510)의 제1 패드 중간전극(512)은 서로 이격하여 배치된 제2 패드 구조물(520)의 사이에 배치될 수 있다. 보다 구체적으로는, 복수의 제2 패드 구조물(520)의 제2 패드 하부전극(521)은 서로 이격하여 배치될 수 있으며, 복수의 제1 패드 구조물(510)의 제1 패드 하부전극(511)은 서로 이격된 제2 패드 하부 전극(521) 사이에 연장되어 배치될 수 있다. 그리고, 제1 패드 구조물(510)의 제1 패드 중간전극(511)은 전원배선부(LA)까지 더 연장되어 배치될 수 있다. 그리고, 전원배선부(LA)까지 연장된 제1 패드 구조물의(510)의 제1 패드 중간전극(512)은 전원배선부(LA)의 전원배선(531)과 일체형으로 구성될 수 있다. 제1 패드 중간전극(512)과 전원배선부(LA)의 전원배선(531)은 일체형으로 구성되기에 별도의 패드 컨택홀 없이 전기적으로 연결될 수 있다. 예를 들면, 제1 패드 중간전극(512)은 전원배선부(LA)까지 연장되면서, 전원배선부(LA)에서 제1 패드 중간전극(512)의 폭이 넓게 형성될 수 있다. 그리고, 전원배선부(LA)에서 폭이 넓어진 제1 패드 중간전극(512)은 표시패널(PNL)에 표시영역(AA)에 신호를 전달하는 전원배선(531)의 역할을 할 수 있다.

그리고, 제2 패드 구조물(520)의 제2 패드 중간 전극(522)은 전원배선부(LA)까지 연장되어 배치될 수 있다. 전원배선부(LA)까지 연장된 제2 패드 구조물의(520)의 제2 패드 중간전극(522)은 전원배선(531)과 일체형으로 구성될 수 있다, 제2 패드 중간전극(522)과 전원배선(531)은 일체형으로 구성될 수 있으므로, 별도의 패드 컨택홀 없이 전기적으로 연결될 수 있다. 예를 들면, 제2 패드 중간전극(522)은 전원배선부(LA)까지 연장되면서, 전원배선부(LA)에서 제2 패드 중간전극(522)의 폭이 넓게 형성될 수 있다. 그리고, 전원배선부(LA)에서 폭이 넓어진 제2 패드 중간전극(522)은 표시패널(PNL)에 표시영역(AA)에 신호를 전달하는 전원배선(531)의 역할을 할 수 있다.

전원베선부(LA)에서 제1 패드 구조물(510)의 제2 패드 중간전극(512)과 제2 패드 구조물(520)의 제2 패드 중간전극(522)은 서로 교번으로 배치될 수 있다. 예를 들면, 전원배선부(LA)에서 제1 패드 중간전극(512)이 홀수번째로 배치되어 전원배선(531)이 될 수 있으며, 제2 패드 중간전극(522)은 짝수번째로 배치되어 전원배선(531)가 될 수 있으며, 이에 한정되지는 않는다. 제1 패드 중간전극(512)이 짝수번째로 배치가 되고, 제2 패드 중간 전극(522)은 홀수번째로 배치가 되어 서로 교번으로 배치될 수 있다.

도 10a를 참조하면, 제1 패드부(PAD1)의 제1 패드 구조물(510)이 배치될 수 있으며, 제1 패드 구조물(510)의 제1 패드 하부전극(511)과 제1 패드 중간전극(512)은 제1 층간 절연층(113)의 제1 패드 컨택홀(541)을 통하여 전기적으로 연결될 수 있다. 그리고, 제1 패드 상부전극(512)은 제2 층간 절연층(115)의 오프닝부를 통하여 제1 패드 중간전극(512)과 전기적으로 연결될 수 있다. 그리고, 제1 패드 중간전극(512)은 제2 패드부(PAD2)까지 연장되어 배치될 수 있다.

도 10c를 참조하면, 제 2 패드분(PAD2)의 제2 패드 구조물(520)이 배치될 수 있으며, 제2 패드 구조물(520)의 제2 패드 하부전극(521)과 제2 패드 중간전극(522)은 제1 층간 절연층(113)의 제2 패드 컨택홀(542)을 통하여 전기적으로 연결될 수 있다. 그리고, 제2 패드 상부전극(522)은 제2 층간 절연층(115)의 오프닝부를 통하여 제2 패드 중간전극(522)과 전기적으로 연결될 수 있다. 그리고, 제2 패드 중간전극(522)은 전원배선부(LA)까지 연장되어 배치될 수 있으며, 전원배선부(LA)에 배치된 제2 패드 중간전극(522)은 전원배선(531)으로 사용될 수 있다. 그러므로, 전원배선(531)과 제2 패드 중간전극(522)을 전기적으로 연결하기 위한 별도의 패드 컨택홀은 필요하지 않을 수 있다.

도 10b를 참조하면, 제2 패드부(PAD2)에는 복수개의 제2 패드 구조물(520)이 서로 이격되어 배치될 수 있다. 서로 이격된 제2 패드 구조물(520)사이에는 제1 패드 구조물(510)의 제1 패드 중간전극(512)이 배치될 수 있다. 제2 패드 구조물(520)사이의 영역에 배치된 제1 패드 중간 전극(512)은 제2 패드 하부전극(521)과 동일한 층에 형성될 수 있다. 예를 들면, 제1 패드부(PAD1)에 제1 층간 절연층(113)상에 배치된 제1 패드 중간전극(512)은 제2 패드부(PAD2)의 제2 패드 구조물(520)사이의 영역까지 연장되어 배치될 수 있으며, 제2 패드 구조물(520)사이의 영역에서는 게이트 절연층(112) 상에 배치될 수 있다.

도 10b에 도시된 바와 같이, 제2 패드부(PAD2)에서 서로 이격된 제2 패드 구조물(520) 사이의 영역에 대응하는 제1 층간 절연층(113)이 제거되어 게이트 절연층(112)이 노출될 수 있다. 그리고, 노출된 게이트 절연층(112)상에 제1 패드 구조물(510)의 제1 패드 중간전극(512)이 연장되어 배치될 수 있다.

제2 패드 구조물(520) 사이에 제1 패드 구조물(510)의 제1 패드 하부전극(511)이 형성되는 경우, 제1 패드 하부전극(511)상에 위치하는 제1 층간 절연층(113)을 식각 공정을 통하여 제거될 수 있다. 예를 들면, 게이트 절연층(112)상에 서로 이격하여 제2 패드 하부전극(521)이 배치되고, 서로 이격된 제2 패드 하부전극(521)사이에 제1 패드 하부전극(511)이 배치될 수 있다. 그리고, 제2 패드 하부전극(521) 및 제1 패드 하부 전극(511)상에 제1 층간 절연층(113)을 형성한 후, 제1 패드 하부전극(511)상에 위치하는 절연층들의 총 두께를 줄이기 위하여 제1 패드 하부전극(511)상에 대응하는 영역의 제1 층간 절연층(113)은 식각공정을 통하여 제거될 수 있다. 제1 패드 하부전극(511)상의 형성된 제1 층간 절연층(113)을 식각 공정을 통하여 제거할 때, 제1 패드 하부전극(511)의 손상을 받거나 제1 층간 절연층(113)과 함께 식각이 될 수 있다.

따라서, 첫번째로 게이트 절연층(112)상에 서로 이격하여 배치된 제2 패드 하부전극(521)을 형성하고, 두번째로는, 제2 패드 하부전극(521) 및 서로 이격된 제2 패드 하부전극(521)사이에 위치하는 게이트 절연층(112)상에 제1 층간 절연층(113)을 형성할 수 있다. 그리고, 다음으로는 서로 이격된 제2 패드 하부전극(521)사이에 형성된 제1 층간 절연층(113)을 식각 공정을 통하여 제거한 후, 도 10b에 도시된 바와 같이, 제1 층간 절연층(113)이 제거된 영역에서 제2 패드 하부전극(521)과 동일한 층에 제1 패드 중간전극(512)이 배치될 수 있다. 서로 이격된 제2 패드 하부전극(521)사이에서 제1 패드 구조물(510)의 제1 패드 중간전극(512)이 게이트 절연층(112)상에 형성될 수 있다. 그리고, 서로 이격된 제2 패드 하부전극(521)사이에 배치된 제1 패드 중간전극(512)은 제2 패드 구조물(520)의 제2 패드 하부전극(521)과 동일한 층에 형성될 수 있다.

도 10b에 도시된 바와 같이, 제2 패드 구조물(520)사이의 제1 층간 절연층(113)을 제거 한 후, 제1 패드 구조물(510)의 제1 패드 중간전극(512)이 형성됨으로써, 제1 층간 절연층(113)을 제거하기 위한 식각공정에 의한 전극의 손상을 방지할 수 있다. 그리고, 제2 패드 구조물(520)사이의 공간에 형성된 제1 층간 절연층(113)을 제거함으로써, 복수개의 제2 패드 구조물(520)사이의 공간에 형성된 보호층(119)의 상부면은 제2 패드구조물(520)의 제2 패드 상부전극(523)의 상부면보다 제3 거리(h3)만큼 낮게 형성될 수 있다.

제2 패드 구조물(520)사이에 배치된 복수의 절연층들 중, 예를 들면 제1 층간 절연층(113), 제2 층간 절연층(115), 및 보호층(119) 중에서 제1 층간 절연층(113)을 제거함으로써, 도 7에서의 제1 거리(h1)보다 큰 제3 거리(h3)를 가질 수 있다.

본 발명의 또 다른 실시예에 따른 표시장치(100)는 복수개의 제 2 패드 구조물(520)은 각각 서로 이격하여 형성될 수 있다. 그리고, 서로 이격된 제2 패드 구조물(520)사이의 공간에 배치된 제1 층간 절연층(113)을 제거한 후, 제1 층간 절연층(113)이 제거된 영역에 제1 패드 구조물(510)의 제1 패드 중간전극(512)이 배치됨으로써 제1 층간 절연층(113)을 제거하기 위한 식각공정에 의한 전극의 손상을 방지할 수 있다. 그리고, 제2 패드 구조물(520) 사이의 공간에 형성된 보호층(119)상의 상부면의 높이는 제2 패드 구조물(520)의 상부면의 높이보다 제3 거리(h3)만큼 낮게 형성됨으로써, 제2 패드 구조물은 도전필름(COF)과 안정적으로 접촉할 수 있다.

도 11을 참조하면, 제2 패드 구조물(520) 사이의 공간에 형성된 보호층(119)상의 상부면의 높이는 제2 패드 구조물(520)의 상부면의 높이보다 제 4거리(h4)만큼 낮게 형성하기 위하여, 제2 패드 구조물(520)사이에 위치하는 버퍼층(111), 게이트 절연층(112), 제1 층간 절연층(113)을 제거할 수 있다. 그리고, 버퍼층(111), 게이트 절연층(112), 및 제1 층간 절연층(113)이 제거된 영역에 제1 패드 중간전극(512)이 형성될 수 있으며, 이에 한정되지는 않는다. 예를 들면, 제2 패드 구조물(520) 사이에 위치하는 게이트 절연층(112) 및 제1 층간 절연층(113)을 제거할 수 있다. 그리고, 게이트 절연층(112), 및 제1 층간 절연층(113)이 제거된 영역의 버퍼층(111)상에 제1 패드 중간전극(512)이 형성될 수 있다.

도 11을 참조하면, 제2 패드 구조물(520)사이에 배치된 복수의 절연층들 중, 예를 들면 버퍼층(111), 게이트 절연층(112), 제1 층간 절연층(113), 제2 층간 절연층(115), 및 보호층(119)중에서 버퍼층(111), 게이트 절연층(112), 및 제1 층간 절연층(113)을 제거함으로써, 도 7에서의 제1 거리(h1)보다 큰 제4 거리(h4)를 가질 수 있다. 그리고, 제4 거리(h4)는 제2 거리(h2) 및 제3 거리(h3)보다 더 클 수 있다.

제2 패드부(PAD2)의 제2 패드 구조물(520)사이에 배치된 복수의 절연층들 중 버퍼층(111), 게이트 절연층(112), 및 제1 층간 절연층(113)을 제거하는 경우, 제1 패드부(PAD1)의 제2 패드 구조물(510) 사이에 배치된 복수의 절연층들 중 버퍼층(111), 게이트 절연층(112), 및 제1 층간 절연층(113)도 제거될 수 있다.

본 발명의 또 다른 실시예에 따른 표시장치(100)는 복수개의 제1 패드 구조물(510) 및 제2 패드 구조물(520)은 각각 서로 이격하여 형성될 수 있다. 그리고, 서로 이격된 제1 패드 구조물(510) 사이의 공간에 배치된 버퍼층(111), 게이트 절연층(112), 및 제1 층간 절연층(113) 그리고 서로 이격된 제2 패드 구조물(520)사이의 공간에 배치된 버퍼층(111), 게이트 절연층(112), 및 제1 층간 절연층(113)이 제거될 수 있다. 따라서, 제1 패드 구조물(510) 및 제2 패드 구조물(520) 사이의 공간에 형성된 보호층(119)상의 상부면의 높이는 제1 패드 구조물(510) 및 제2 패드 구조물(520)의 상부면의 높이보다 제 4거리(h4)만큼 낮게 형성됨으로써, 패드부(PAD)의 제1 패드 구조물 및 제2 패드 구조물은 도전필름(COF)과 안정적으로 접촉할 수 있다.

본 명세서의 실시예에 따른 표시장치는 다음과 같이 설명될 수 있다. 본 명세서의 실시예에 따른 표시장치는 복수의 화소를 포함하는 표시 영역, 및 패드부 및 전원배선부를 포함하는 비표시영역으로 구성될 수 있다.

그리고, 제1 패드 하부전극은 제2 패드 구조물 사이의 영역까지 연장되어 형성되며 보호층은 제1 패드 하부전극 상에 위치할 수 있다.

본 명세서의 실시예에 따르면, 표시 영역의 상기 복수의 화소는 기판의 버퍼층 상에 있는 박막 트랜지스터, 박막 트랜지스터 상에 있는 제1 평탄화층, 제1 평탄화층 상에 있으며 제1 평탄화층의 컨택홀을 통하여 박막 트랜지스터와 접속하는 연결전극, 연결전극 상에 있는 제2 평탄화층, 및 제2 평탄화층의 컨택홀을 통하여 연결전극과 접촉하는 제1 전극을 포함할 수 있다.

본 명세서의 실시예에 따르면, 보호층은 제2 평탄화층과 동일한 물질로 형성되며, 보호층의 두께는 제2 평탄화층의 두께보다 작을 수 있다.

본 명세서의 실시예에 따르면, 박막 트랜지스터는 버퍼층 상에 있는 액티브층, 액티브층 상에 있는 게이트 절연층, 게이트 절연층 상에 있으며액티브층과 중첩하는 게이트 전극, 게이트 전극 상에 있는 층간 절연층, 및 층간 절연층 상에 있으며 게이트 절연층 및 층간 의 컨택홀과 접촉하는 소스 및 드레인 전극을 포함할 수 있다.

본 명세서의 실시예에 따르면, 패드부는 버퍼층, 게이트 절연층, 및 층간 절연층을 더 포함할 수 있다.

본 명세서의 실시예에 따르면, 제2 패드 하부전극은 게이트 절연층 상에 배치되고, 제2 패드 하부전극 상에 층간 절연층이 배치되고, 층간 절연층 상에서 제2 패드 하부전극과 중첩하여 제2 패드 중간전극이 배치되며, 제2 패드 중간전극은 층간 절연층의 제2 패드 컨택홀을 통하여 제2 패드 하부전극과 접촉할 수 있다.

본 명세서의 실시예에 따르면, 제1 패드 하부전극은 게이트 절연층 상에 배치되고, 제1 패드 하부전극 상에 층간 절연층이 배치되고, 층간 절연층상 에서 제1 패드 하부전극과 중첩하여 제1 패드 중간전극이 배치되며, 제1 패드 중간전극은 층간 절연층의 제1 패드 컨택홀을 통하여 제1 패드 하부전극과 접촉할 수 있다.

본 명세서의 실시예에 따르면, 제1 패드 하부전극은 제2 패드부에서 서로 이격된 제2 패드 구조물의 제2 패드 하부전극 사이의 영역까지 연장하여 배치되며, 게이트 절연층상에 배치될 수 있다.

본 명세서의 실시예에 따르면, 서로 이격하여 배치된 제2 패드 구조물 사이의 영역에 있는 층간 절연층이 제거될 수 있다.

본 명세서의 다른 실시예에 따른 표시장치는 복수의 화소를 포함하는 표시 영역, 및 패드부 및 전원배선부를 포함하는 비표시영역으로 구성될 수 있다.

본 명세서의 실시예에 따르면, 표시 영역의 복수의 화소는 기판의 버퍼층 상에 있는 박막 트랜지스터, 박막 트랜지스터 상에 있는 제1 평탄화층, 제1 평탄화층 상에 있으며 제1 평탄화층의 컨택홀을 통하여 박막 트랜지스터와 접속하는 연결전극, 연결전극 상에 있는 제2 평탄화층, 및 제2 평탄화층의 컨택홀을 통하여 연결전극과 접촉하는 제1 전극을 포함할 수 있다.

본 명세서의 실시예에 따르면, 보호층은 제2 평탄화층과 동일한 물질로 형성되며 보호층의 두께는 제2 평탄화층의 두께보다 작을 수 있다.

본 명세서의 실시예에 따르면, 박막 트랜지스터는 버퍼층 상에 있는 액티브층, 액티브층 상에 있는 게이트 절연층, 게이트 절연층 상에 있으며액티브층과 중첩하는 게이트 전극, 게이트 전극 상에 있는 층간 절연층, 및 층간 절연층 상에 형성되며 게이트 절연층 및 층간절연층의 컨택홀과 접촉하는 소스 및 드레인 전극을 포함할 수 있다.

본 명세서의 실시예에 따르면, 패드부는 버퍼층, 게이트 절연층, 및 층간 절연층으로 이루어질 수 있다.

본 명세서의 실시예에 따르면, 제2 패드구조물의 제2 패드 하부전극은 게이트 절연층 상에 배치되고, 제2 패드 하부전극 상에 층간 절연층이 배치되고, 층간 절연층 상에 제2 패드 하부전극과 중첩하여 제2 패드 중간전극이 배치되며, 제2 패드 중간전극은 층간 절연층의 제2 패드 컨택홀을 통하여 상기 제2 패드 하부전극과 접촉할 수 있다.

본 명세서의 실시예에 따르면, 제1 패드 하부전극은 게이트 절연층 상에 배치되고, 제1 패드 하부전극 상에 층간 절연층이 배치되고, 층간 절연층 상에 제1 패드 하부전극과 중첩하여 제1 패드 중간전극이 배치되며, 제1 패드 중간전극은 층간 절연층의 제1 패드 컨택홀을 통하여 제1 패드 하부전극과 접촉할 수 있다.

본 명세서의 실시예에 따르면, 제1 패드 중간전극은 제2 패드부에서 서로 이격된 제2 패드 구조물의 제2 패드 하부전극 사이의 영역까지 연장하여 배치되며 게이트 절연층 상에 배치될 수 있다.

본 명세서의 실시예에 따르면, 제1 패드 중간전극은 제2 패드부에서 서로 이격된 제2 패드 구조물의 제2 패드 하부전극 사이의 영역까지 연장하여 배치되며 기판 상에 배치될 수 있다.

본 명세서의 실시예에 따르면, 서로 이격하여 배치된 제2 패드 구조물 사이의 영역에서 상기 버퍼층, 게이트 절연층 및 층간 절연층이 제거될 수 있다.

본 명세서의 실시예에 따르면, 제1 패드 중간전극은 제2 패드부에서 서로 이격된 제2 패드 구조물의 제2 패드 하부전극 사이의 영역까지 연장하여 배치되며 상기 버퍼층 상에 배치될 수 있다.

본 명세서의 실시예에 따르면, 서로 이격하여 배치된 제2 패드 구조물 사이의 영역에서 게이트 절연층 및 층간 절연층이 제거될 수 있다.

PAD: 패드부 LA: 전원배선부
LINK: 링크라인 RL: 라우팅 배선
COF: 도전필름 PNL: 패널
NA: 비표시 영역 AA: 표시영역
P: 화소 PA: 패드영역
100: 표시장치 110: 기판
111: 버퍼층 112: 게이트 절연층
113: 제1 층간 절연층 115: 제2 층간 절연층
116: 제1 평탄화층 117: 제2 평탄화층
118: 뱅크층 120: 박막트랜지스터
121: 액티브층 121a: 채널영역
121b: 소스 영역 121c: 드레인 영역
122: 소스 전극 123: 드레인 전극
124: 게이트 전극 140: 제1 전극
130: 연결 전극 PAD1: 제1 패드부
PAD2: 제2 패드부 CNTA: 컨택부
510: 제1 패드 구조물 520: 제2 패드 구조물
511: 제1 패드 하부전극 512: 제1 패드 중간전극
513: 제1 패드 상부전극 521: 제2 패드 하부전극
522: 제2 패드 중간전극 523: 제2 패드 상부전극
541: 제1 패드 컨택홀 542: 제2 패드 컨택홀
543: 제3 패드 컨택홀 119: 보호층

Claims

복수의 화소를 포함하는 표시 영역, 및 패드부와 전원배선부를 포함하는 비표시영역으로 구성된 표시장치에 있어서,
상기 패드부의 제1 패드부에서 서로 이격하여 배치되며, 제1 패드 하부전극, 상기 제1 패드 하부전극 상에 있는 제1 패드 중간전극, 및 상기 제1 패드 중간전극 상에 있는 제1 패드 상부전극을 포함하는 복수의 제1 패드 구조물;
상기 패드부의 제2 패드부에서 서로 이격하여 배치되며, 제2 패드 하부전극, 상기 제2 패드 하부전극 상에 있는 제2 패드 중간전극, 및 상기 제2 패드 중간전극 상에 있는 제2 패드 상부전극을 포함하는 복수의 제2 패드 구조물; 및
서로 이격하여 배치된 상기 제2 패드 구조물 사이에 배치된 보호층을 포함하고,
상기 제1 패드 하부전극은 상기 제2 패드 구조물 사이의 영역까지 연장되며, 상기 보호층은 상기 제1 패드 하부전극 상에 위치하는 것을 특징으로 하는 표시장치.
제1 항에 있어서,
상기 표시 영역의 상기 복수의 화소는,
기판의 버퍼층 상에 있는 박막 트랜지스터;
상기 박막 트랜지스터 상에 있는 제1 평탄화층;
상기 제1 평탄화층 상에 있으며, 상기 제1 평탄화층의 컨택홀을 통하여 상기 박막 트랜지스터와 접속하는 연결전극;
상기 연결전극 상에 있는 제2 평탄화층; 및
상기 제2 평탄화층의 컨택홀을 통하여 상기 연결전극과 접촉하는 제1 전극을 포함하는 것을 특징으로 하는 표시장치.
제2 항에 있어서, 상기 보호층은 상기 제2 평탄화층과 동일한 물질로 형성되며, 상기 보호층의 두께는 상기 제2 평탄화층의 두께보다 작은 것을 특징으로 하는 표시장치.
제2 항에 있어서,
상기 박막 트랜지스터는,
상기 버퍼층 상에 있는 액티브층;
상기 액티브층 상에 있는 게이트 절연층;
상기 게이트 절연층 상에 있으며, 상기 액티브층과 중첩하는 게이트 전극;
상기 게이트 전극 상에 있는 층간 절연층; 및
상기 층간 절연층 상에 있으며, 상기 게이트 절연층 및 상기 층간 절연층의 컨택홀과 접촉하는 소스 및 드레인 전극을 포함하는 것을 특징으로 하는 표시장치.
제4 항에 있어서,
상기 패드부는 상기 버퍼층, 상기 게이트 절연층, 및 상기 층간 절연층을 더 포함하는 것을 특징으로 하는 표시장치.
제5 항에 있어서,
상기 제2 패드 하부전극은 상기 게이트 절연층 상에 배치되고, 상기 제2 패드 하부전극 상에 상기 층간 절연층이 배치되고, 상기 층간 절연층 상에서 상기 제2 패드 하부전극과 중첩하여 상기 제2 패드 중간전극이 배치되며, 상기 제2 패드 중간전극은 상기 층간 절연층의 제2 패드 컨택홀을 통하여 상기 제2 패드 하부전극과 접촉하는 것을 특징으로 하는 표시장치.
제6 항에 있어서,
상기 제1 패드 하부전극은 상기 게이트 절연층 상에 배치되고, 상기 제1 패드 하부전극 상에 상기 층간 절연층이 배치되고, 상기 층간 절연층 상 에서 상기 제1 패드 하부전극과 중첩하여 상기 제1 패드 중간전극이 배치되며, 상기 제1 패드 중간전극은 상기 층간 절연층의 제1 패드 컨택홀을 통하여 상기 제1 패드 하부전극과 접촉하는 것을 특징으로 하는 표시장치.
제7 항에 있어서,
상기 제1 패드 하부전극은 상기 제2 패드부에서 서로 이격된 상기 제2 패드 구조물의 상기 제2 패드 하부전극 사이의 영역까지 연장하여 배치되며, 상기 게이트 절연층상에 배치된 것을 특징으로 하는 표시장치.
제 8항에 있어서,
상기 서로 이격하여 배치된 상기 제2 패드 구조물 사이의 영역에 있는 상기 층간 절연층이 제거된 것을 특징으로 하는 표시장치.
복수의 화소를 포함하는 표시 영역, 및 패드부와 전원 배선부를 포함하는 비표시영역으로 구성된 표시장치에 있어서,
상기 패드부의 제1 패드부에서 서로 이격하여 배치되며, 제1 패드 하부전극, 상기 제1 패드 하부전극 상의 제1 패드 중간전극, 및 상기 제1 패드 중간전극 상의 제1 패드 상부전극을 포함하는 복수의 제1 패드 구조물;
상기 패드부의 제2 패드부에서 서로 이격하여 배치되며, 제2 패드 하부전극, 상기 제2 패드 하부전극 상에 있는 제2 패드 중간전극, 및 상기 제2 패드 중간전극 상에 있는 제2 패드 상부전극을 포함하는 복수의 제2 패드 구조물; 및
서로 이격하여 배치된 상기 제2 패드 구조물 사이에 배치된 보호층을 포함하고,
상기 제1 패드 중간전극은 상기 제2 패드 구조물 사이의 영역까지 연장되며, 상기 보호층은 상기 제1 패드 중간전극 상에 위치하는 것을 특징으로 하는 표시장치.
제10 항에 있어서,
상기 표시 영역의 상기 복수의 화소는,
기판의 버퍼층 상에 있는 박막 트랜지스터;
상기 박막 트랜지스터 상에 있는 제1 평탄화층;
상기 제1 평탄화층 상에 있으며, 상기 제1 평탄화층의 컨택홀을 통하여 상기 박막 트랜지스터와 접속하는 연결전극;
상기 연결전극 상에 있는 제2 평탄화층; 및
상기 제2 평탄화층의 컨택홀을 통하여 상기 연결전극과 접촉하는 제1 전극을 포함하는 것을 특징으로 하는 표시장치.
제11 항에 있어서,
상기 보호층은 상기 제2 평탄화층과 동일한 물질로 형성되며, 상기 보호층의 두께는 상기 제2 평탄화층의 두께보다 작은 것을 특징으로 하는 표시장치.
제11 항에 있어서,
상기 박막 트랜지스터는,
상기 버퍼층 상에 있는 액티브층;
상기 액티브층 상에 있는 게이트 절연층;
상기 게이트 절연층 상에 있으며, 상기 액티브층과 중첩하는 게이트 전극;
상기 게이트 전극 상에 있는 층간 절연층; 및
상기 층간 절연층 상에 형성되며, 상기 게이트 절연층 및 상기 층간 절연층의 컨택홀과 접촉하는 소스 및 드레인 전극을 포함하는 것을 특징으로 하는 표시장치.
제13 항에 있어서,
상기 패드부는 상기 버퍼층, 상기 게이트 절연층, 및 상기 층간 절연층으로 이루어진 것을 특징으로 하는 표시장치.
제14 항에 있어서,
상기 제2 패드구조물의 상기 제2 패드 하부전극은 상기 게이트 절연층 상에 배치되고, 상기 제2 패드 하부전극 상에 상기 층간 절연층이 배치되고, 상기 층간 절연층 상에 상기 제2 패드 하부전극과 중첩하여 상기 제2 패드 중간전극이 배치되며, 상기 제2 패드 중간전극은 상기 층간 절연층의 제2 패드 컨택홀을 통하여 상기 제2 패드 하부전극과 접촉하는 것을 특징으로 하는 표시장치.
제15 항에 있어서,
상기 제1 패드 하부전극은 상기 게이트 절연층 상에 배치되고, 상기 제1 패드 하부전극 상에 상기 층간 절연층이 배치되고, 상기 층간 절연층 상에 상기 제1 패드 하부전극과 중첩하여 상기 제1 패드 중간전극이 배치되며, 상기 제1 패드 중간전극은 상기 층간 절연층의 제1 패드 컨택홀을 통하여 상기 제1 패드 하부전극과 접촉하는 것을 특징으로 하는 표시장치.
제16 항에 있어서,
상기 제1 패드 중간전극은 상기 제2 패드부에서 서로 이격된 상기 제2 패드 구조물의 상기 제2 패드 하부전극 사이의 영역까지 연장하여 배치되며, 상기 게이트 절연층 상에 배치된 것을 특징으로 하는 표시장치.
제17 항에 있어서,
상기 서로 이격하여 배치된 상기 제2 패드 구조물 사이의 영역에 있는 상기 층간 절연층이 제거된 것을 특징으로 하는 표시장치.
제16 항에 있어서,
상기 제1 패드 중간전극은 상기 제2 패드부에서 서로 이격된 상기 제2 패드 구조물의 상기 제2 패드 하부전극 사이의 영역까지 연장하여 배치되며, 상기 기판 상에 배치된 것을 특징으로 하는 표시장치.
제 19항에 있어서,
상기 서로 이격하여 배치된 상기 제2 패드 구조물 사이의 영역에서 상기 버퍼층, 상기 게이트 절연층 및 상기 층간 절연층이 제거된 것을 특징으로 하는 표시장치.
제16 항에 있어서,
상기 제1 패드 중간전극은 상기 제2 패드부에서 서로 이격된 상기 제2 패드 구조물의 상기 제2 패드 하부전극 사이의 영역까지 연장하여 배치되며, 상기 버퍼층 상에 배치된 것을 특징으로 하는 표시장치.
제21 항에 있어서,
상기 서로 이격하여 배치된 상기 제2 패드 구조물 사이의 영역에서 상기 게이트 절연층 및 상기 층간 절연층이 제거된 것을 특징으로 하는 표시장치.