KR100436085B1 - 액정표시장치, 및 액정표시장치용 반도체 칩의 제조방법 - Google Patents

액정표시장치, 및 액정표시장치용 반도체 칩의 제조방법 Download PDF

Info

Publication number
KR100436085B1
KR100436085B1 KR10-2001-0064420A KR20010064420A KR100436085B1 KR 100436085 B1 KR100436085 B1 KR 100436085B1 KR 20010064420 A KR20010064420 A KR 20010064420A KR 100436085 B1 KR100436085 B1 KR 100436085B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
liquid crystal
display area
transparent substrate
crystal display
Prior art date
Application number
KR10-2001-0064420A
Other languages
English (en)
Other versions
KR20020031055A (ko
Inventor
나카시마다카유키
모치다히로오
하야시히데키
이케후지요시히로
Original Assignee
롬 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000321440A external-priority patent/JP2002131772A/ja
Priority claimed from JP2000334264A external-priority patent/JP2002139739A/ja
Application filed by 롬 가부시키가이샤 filed Critical 롬 가부시키가이샤
Publication of KR20020031055A publication Critical patent/KR20020031055A/ko
Application granted granted Critical
Publication of KR100436085B1 publication Critical patent/KR100436085B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/7076—Coupling devices for connection between PCB and component, e.g. display
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/59—Fixed connections for flexible printed circuits, flat or ribbon cables or like structures
    • H01R12/62—Fixed connections for flexible printed circuits, flat or ribbon cables or like structures connecting to rigid printed circuits or like structures

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

액정 밀봉공간을 개재하여 서로 접착된 제 1투명기판(11) 및 제 2투명기판(12)을 갖고, 소정의 표시영역(S)이 설정된 액정 표시장치(10)이다. 상기 제 1투명기판(11)에는 상기 제 2투명기판(12)의 테두리(12a)보다도 더욱 외측방향으로 연장되어 있고, 상기 제 2투명기판(12)의 테두리(12a)를 따르는 길이가 긴 형상을 이루는 연장부(13)가 일체로 형성되어 있다. 상기 연장부(13)에는 길이방향축이 상기 연장부(13)의 길이방향과 합치되는 적어도 하나의 반도체 칩(20A, 20B)이 탑재되어 있다. 상기 연장부(13)에는 추가로, 상기 반도체 칩(20A, 20B)과 상기 연장부(13)의 폭방향으로 겹치지 않도록 하여, 다수의 단자로 이루어지는 외부접속용 단자부(30)가 형성되어 있다.

Description

액정표시장치, 및 액정표시장치용 반도체 칩의 제조방법{ LCD AND METHOD OF MANUFACTURING SEMICONDUCTOR CHIPS FOR A LCD}
본 발명은 2장의 투명기판이, 그들 간의 액정 밀봉공간을 개재하여 접착되도록함과 동시에, 한쪽 투명기판 상에 반도체 칩이 직접적으로 탑재된 타입의 액정표시장치에 관한 것이며, 추가로 이와 같은 액정표시장치에 사용되는 반도체 칩의 제조방법을 제공하는 것에 관한 것이다.
액정표시장치(LCD)에 있어서는, 제어·구동용 회로를 포함한 액정표시장치의 전체구성의 소형화·경량화를 도모하는 등을 위해서, 이 액정표시장치를 구성하는 2장의 투명기판 중 한쪽에, 제어·구동용 회로를 형성하는 반도체 칩을 직접적으로 탑재한다고 하는 구성이 채용되는 경우가 있다.
도 8에 도시한 바와 같이, 이러한 종류의 액정표시장치(10)에 있어서는 2장의 투명기판(11, 12)이 소정의 액정 밀봉공간을 개재하여 접착되어서 표시부(S)가 형성됨과 동시에, 한쪽 투명기판(11)에 다른쪽 투명기판(12)의 측면 테두리(12a)보다도 더욱 연장되는 연장부(13)가 형성된다. 이 연장부(13)에는 반도체 칩(20)이 직접 탑재되어 있음과 동시에, 다수의 단자로 이루어지는 외부접속용 단자부(30)가 배치되어 있다. 이 외부접속용 단자부(30)에는, 유연 평탄형 케이블(flexible flatted cable)(60)등의 케이블이 접속되고, 이것에 의해 액정표시장치(10)가 외부제어회로 등에 전기적으로 연계된다.
도 8로부터 알 수 있는 바와 같이, 이러한 구성의 액정표시장치(10)는 연장부(13)가 길이방향 띠형상으로 형성되고, 직사각형 모양의 외형을 갖는 반도체 칩(20)이, 그의 길이방향축이 상기 연장부(13)의 길이방향을 따르도록 하여 배치됨과 동시에, 외부접속용 단자부(30)는 반도체 칩(20)의 외측에서, 상기 연장부(13)의 외측 테두리(13a)를 따라서 배치되어 있다.
그런데, 외부접속용 단자부(30)를 구성하는 각 단자는 가령, 땜납을 이용하여 유연 평탄형 케이블(60)에 대해서 전기적 및 기계적으로 확실한 접속을 도모할 필요가 있으므로, 상기 연장부(13)의 연장 폭방향으로 소정 이상의 치수를 확보할 필요가 있다. 그 때문에, 상기 연장부(13)는 적어도 상기 각 단자(30)의 치수와 반도체 칩(20)의 치수법의 합에 더하여 배선 패턴의 형성에 필요한 연장치수(L)가 필요하게 되며, 이것이 액정표시장치(10)의 추가적인 소형화, 경량화를 저해하는 요인으로 되어 있었다.
따라서, 본 발명의 주된 목적은 보다 소형화 및 경량화를 도모할 수 있는 액정표시장치를 제공하는데 있다.
본 발명의 다른 목적은 이와 같은 액정표시장치에서 이용하기에 적합한 반도체 칩의 제조방법을 제공하는데 있다.
도 1은 본 발명의 액정표시장치의 제 1실시예의 개략적인 구성을 보인 전체 사시도이다.
도 2는 도 1에 나타낸 액정표시장치의 상세부를 보인 전체 사시도이다.
도 3은 도 1 및 도 2에 나타낸 액정표시장치에 사용되는 제 1반도체 칩 및 제 2반도체 칩의 주면(主面)의 패드 배치를 보인 사시도이다.
도 4는 상기 제 1반도체 칩의 제조공정의 일부를 나타내는 사시도이다.
도 5는 상기 제 2반도체 칩의 제조공정의 일부를 나타내는 사시도이다.
도 6은 본 발명의 액정표시장치의 제 2실시예의 개략적인 구성을 나타내는 전체 사시도이다.
도 7은 본 발명의 액정표시장치의 제 3실시예의 개략적인 구성을 나타내는 전체 사시도이다.
제 8도는 종래예를 나타내는 전체 사시도이다.
♣도면의 주요부분에 대한 부호의 설명♣
10 : 액정표시장치 11, 12 : 제 1, 2투명기판
13 : 연장부 14, 15 : 탑재부
20A, 20B : 반도체 칩 30 : 외부접속 단자부
41a, 42a, 51a, 52a : 배선패턴 60 : 케이블
본 발명의 제 1측면에 의해 제공되는 액정표시장치는, 액정 밀봉공간을 개재하여 서로 접착된 제 1투명기판 및 제 2투명기판을 갖고, 소정의 표시영역이 설정된 액정표시장치에 있어서, 상기 제 1투명기판에는 상기 제 2투명기판의 테두리보다도 외측 방향으로 연장되고, 상기 제 2투명기판의 테두리를 따르는 길이가 긴 형상을 이루는 연장부가 일체로 형성되어 있고, 상기 연장부에는 길이방향축이 상기 연장부의 길이방향과 합치되는 적어도 하나의 반도체 칩이 탑재되어 있음과 동시에, 상기 연장부에는 추가로 상기 반도체 칩과 상기 연장부의 폭방향으로 겹치지 않도록 하여, 다수의 단자로 이루어지는 외부접속용 단자부가 형성되어 있는 것을 특징으로 하고 있다.
바람직한 실시예에 있어서, 상기 반도체 칩은 다수개의 반도체 칩으로 구성되어 있다.
바람직한 실시예에 있어서는 또, 상기 연장부의 길이방향을 따라서, 상기 다수개의 반도체 칩은 서로 간격을 두고서 배치되어 있고, 상기 외부접속용 단자는 각 반도체 칩 사이에 배치되어 있다.
바람직한 실시예에 있어서는 추가로, 상기 반도체 칩은 드라이버 아날로그 회로를 갖는 제 1반도체 칩과, 제어회로 및/또는 기억회로 등을 포함하는 로직회로를 갖는 제 2반도체 칩을 포함하고 있다.
다른 바람직한 실시예에 있어서, 상기 표시영역은 제 1표시영역과 제 2표시영역으로 분할되어 있고, 상기 반도체 칩은 상기 제 1표시영역을 담당하는 제 1반도체 칩과, 상기 제 2표시영역을 담당하는 제 2반도체 칩을 포함하고 있다.
다른 바람직한 실시예에 있어서는 또, 상기 제 1반도체 칩과 제 2반도체 칩은 회로 패턴이 서로 대칭으로 형성되어 있다.
상기 각 구성의 액정표시장치에 의하면, 상기 반도체 칩과 상기 외부접속 단자부가 상기 연장부의 폭방향으로 중첩되지 않기 때문에, 이들 반도체 칩과 외부접속 단자부를 연장부의 길이방향을 따라 늘어서도록 배치할 수 있고, 이것에 의해서 연장부의 연장폭을 절약할 수 있다. 그 결과, 액정표시장치의 추가적인 소형화와 경량화를 도모할 수 있다.
본 발명의 제 2측면에 의해 제공되는 액정표시장치용 반도체 칩의 제조방법은, 표시영역이 제 1표시영역과 제 2표시영역으로 분할된 액정표시장치에 있어서, 상기 제 1표시영역을 담당하는 제 1반도체 칩과, 상기 제 2표시영역을 담당하는 제 2반도체 칩을 제조하기 위한 방법으로서, 상기 제 1반도체 칩과 상기 제 2반도체 칩을 다수의 마스크를 이용한 웨이퍼 프로세서에 의해서 제조할 때에, 상기 제 1반도체 칩의 웨이퍼 프로세서에 사용하는 마스크를 뒤집어서 상기 제 2반도체 칩의 웨이퍼 프로세서에 사용하는 것을 특징으로 하고 있다.
본 발명의 그 밖의 다른 특징 및 이점은 도면을 참조하여 이하에서 행하는 상세한 설명으로부터 보다 명확해질 것이다.
이하, 본 발명의 바람직한 실시예에 대하여, 도 1 내지 도 7을 참조하여 구체적으로 설명한다. 또, 이들 도면에 있어서, 도 8에 나타낸 종래예와 동등 부재 또는 부분은 동일 부호를 붙였다.
도 1∼도 3은 본 발명에 관한 액정표시장치(10)의 제 1실시예를 나타낸다. 도 1 및 도 2에 도시한 바와 같이, 이 액정표시장치(10)는 제 1투명기판(11)과 제2투명기판(12)을 갖고 있다. 이들 제 1투명기판(11)과 제 2투명기판(12)은 모두 평면에서 보아 직사각형 모양을 하고 있으며, 그들 사이에 형성된 액정 밀봉공간을 개재하도록 하여 서로 접착되어 있다. 제 1투명기판(11)에는 제 2투명기판(12)의 하나의 테두리(12a)로 이루어지는 외측방향으로 치수(L)만큼 연장되는 연장부(13)가 일체로 형성되어 있다. 이 연장부(13)는 제 2투명기판(12)의 상기 테두리(12a)를 따르는 길이가 긴 직사각형 띠형상을 나타내 보이고 있다.
상기 연장부(13)에는 액정표시장치(10)를 제어·구동하기 위한 소정의 회로가 조립된 반도체 칩(20A, 20B)이, 그 주면(主面)을 아래로 하여, 가령 이방성 도전부재를 개재하여 직접적으로 탑재된다. 또, 이 연장부(13)의 외측 테두리(13a)를 따르도록 하여, 다수의 단자군으로 이루어지는 외부접속용 단자부(30)가 형성된다.
상기 반도체 칩(20A, 20B)은 그 길이방향축이 상기 연장부(13)의 길이방향(길이가 긴쪽)을 따르도록 하여 배치되지만, 본 발명에서는 이 반도체 칩(20A, 20B)과 상기 외부접속용 단자부(30)는 연장부(13)의 폭방향(길이가 짧은쪽)으로 겹치지 않도록 배치된다.
이 제 1실시예에서, 표시영역(S)은 좌측절반의 제 1표시영역(S1)과, 우측절반의 제 2표시영역(S2)으로 분할되어 있고, 제 1표시영역(S1)의 제어·구동을 담당하는 제 1반도체 칩(20A)과, 제 2표시영역(S2)의 제어·구동을 담당하는 제 2반도체 칩(20B)인 2개의 반도체 칩을 사용하고 있다. 이들 제 1반도체 칩(20A)과 제 2반도체 칩(20B)은 소정의 간격을 두고서 상기 제 1연장부(13)에 탑재됨과 동시에, 이들 제 1반도체 칩(20A)과 제 2반도체 칩(20B) 사이에는 외부접속용 단자부(30)가설치되어 있다. 이 구성을 보다 구체적으로 설명한다.
제 1투명기판(11)의 내면에 ITO등의 투명 도전재료에 의해서 종방향으로 연장되도록 형성되는 다수개의 세그먼트 전극(41, 42)은 제 1표시영역용과 제 2표시영역용 그룹으로 나뉘어져 있다. 제 1표시영역용 세그먼트 전극(41)으로부터 연장되는 세그먼트용 배선패턴(41a)은 상기 연장부(13)에서의 제 1반도체 칩(20A)의 탑재부(14)에 집합되어져 있다. 또, 제 2표시영역용 세그먼트 전극(42)으로부터 연장되는 세그먼트용 배선 패턴(42a)은 상기 연장부(13)에서의 제 2반도체 칩(20B)의 탑재부(15)에 집합되어져 있다.
제 2투명기판(12)의 내면에서 투명 도전재료에 의해 상기 세그먼트 전극(41, 42)과 직교하여 횡방향으로 연장되도록 형성되는 다수개의 공통전극(51, 52)은 표시영역(S)의 상부영역인 제 1군(51)과 하부영역인 제 2군(52)그룹으로 나뉘어져 있다. 제 1군(51)으로부터 연장되는 공통용 배선패턴(51a)은 표시영역(S)의 좌측영역을 경유하여 제 1투명기판(11)으로 이행되어진 다음, 상기 연장부(13)에서 제 1반도체 칩(20A)의 탑재부(14)에 집합되어져 있다. 제 2군(52)으로부터 연장되는 공통용 배선패턴(52a)은 표시영역(S)의 우측영역을 경유하여 제 1투명기판(11)으로 이행되어진 후에 상기 연장부(13)에서의 제 2반도체 칩(20B)의 탑재부(15)에 집합되어져 있다.
제 1반도체 칩(20A) 및 제 2반도체 칩(20B)의 각 주면에는 도 3에 도시한 바와 같이, 소정의 회로 패턴(도시생략)이 형성되어 있음과 동시에, 외주부를 따라서, 전극패드(21, 22, 23)가 형성되어 있다. 이 전극패드(21, 22, 23)의 배치는 상기한 각 세그먼트용 배선패턴(41a, 42a) 및 공통용 배선패턴(51a, 52a)과 적정한 접속을 도모할 수 있도록 고려되어 있다. 즉, 도 3중에서, 부호 21로 나타낸 전극패턴이 세그먼트용 전극패드이고, 부호 22로 나타낸 전극패드가 공통용 전극패드이며, 제 1반도체 칩(20A)과 제 2반도체 칩(20B)은, 이들 전극패드(21, 22)의 배치가 서로 대칭을 이루고 있다. 또, 도 3에서 부호 23으로 나타낸 전극패드는 전원계 및 제어·신호계의 입력을 도모하기 위한 패드이고, 연장부(13)에 있어서, 양 반도체 칩(20A, 20B) 간의 영역에 형성된 외부접속용 단자부(30)에 대해서, 연장부(13)에 형성되는 도시하지 않은 배선패턴을 개재하여 접속되는 것이다. 이 외부접속용 단자부(30)에는 가령, 유연 평탄형 케이블(60)이 땜납에 의해서 접속되고, 그로 인해 액정표시장치(10)가 외부 제어회로에 접속된다.
또, 상기 연장부(13)에 형성되는 각 배선패턴(41a, 42a, 51a, 52a) 및 외부접속용 단자부(30) 및 외부접속용 단자부(30)와 각 반도체 칩(20A, 20B)간을 접속하는 배선패턴은 제 1투명기판(11)의 내면에 사진식각 공정에 의해서 세그먼트 전극(41, 42)을 형성할 때에 동시에 형성할 수 있다.
이상의 구성에 있어서, 연장부(13)에는 반도체 칩(20A, 20B)과 외부접속용 단자부(30)가, 연장부(13)의 폭방향으로 겹치지 않도록 배치됨으로써, 도 2에 잘 나타나 있는 바와 같이, 반도체 칩(20A, 20B)과 외부접속용 단자부(30)를 연장부(13)의 길이방향으로 늘어뜨려 배치할 수 있다. 따라서, 연장부(13)의 연장치수(L)를 절약할 수 있고, 그 결과 액정표시장치(10)의 소형화 및 경량화를 더욱 촉진할 수 있다.
또, 이 제 1실시예에 있어서는, 반도체 칩으로서 표시영역의 좌측 절반을 담당하는 제 1반도체 칩(20A)과 우측 절반을 담당하는 제 2반도체 칩(20B)인 2개의 반도체 칩으로 구성되어 있으므로, 각 반도체 칩(20A, 20B) 그 자체의 폭방향의 치수를 작게 할 수 있고, 이것 역시, 연장부(13)의 연장치수(L)를 축소하는데 기여한다. 추가로, 각 반도체 칩(20A, 20B)에 접속되는 세그먼트용 배선패턴(41a, 42a)의 밀도를 낮출 수 있고, 이것은 각 반도체 칩(20A, 20B)으로부터 표시영역(S)까지의 치수(D)를 짧게 할 수 있는 것을 의미한다. 이것에 의해서도 연장부(13)의 치수(L)를 더욱 단축하여 액정표시장치(10)의 소형화, 경량화를 도모할 수 있다.
이와 같이 하여 액정표시장치(10), 특히 반도체 칩(20A, 20B)이 탑재되는 연장부(13)의 축소를 도모할 수 있는 점은, 가령 다음과 같은 경우에 유리하다. 즉, 휴대전화기에 있어서, 액정표시부를 개재하여 마이크와 각종 누름 버튼스위치가 배치될 경우에 있어서, 마이크 또는 누름 버튼스위치를 액정표시부에 더욱 가까이 붙여서 배치할 수 있고, 이것은 휴대전화기의 추가적인 소형화에 크게 기여하게 된다.
상기한 바와 같이, 제 1실시예에 있어서의 제 1반도체 칩(20A) 및 제 2반도체 칩(20B)은 그들의 주면에 형성되는 회로패턴이 서로 좌우대칭이다. 이와 같은 반도체 칩(20A, 20B)은 다음과 같이 하여 효율적으로 제조할 수 있다.
즉, 이 종류의 반도체 칩은 웨이퍼 상에 종횡으로 설정된 다수의 영역에 대해서 일괄적으로 회로패턴이나 전극을 만들어 넣고, 다이싱(dicing)에 의해서 각 단위 반도체 칩으로 분할한다고 하는 제조공정을 거친다. 이와 같은 웨이퍼 프로세서에 있어서, 각 영역에 회로패턴을 제조할 때에는 노광마스크를 이용한 소위 마스크 워크(mask work)가 행해진다.
상기와 같이, 제 1실시예에 있어서의 제 1반도체 칩(20A) 및 제 2반도체 칩(20B)은, 그 주면에 형성되는 회로패턴이 대칭형으로 되어 있으므로, 회로패턴이 상이함에도 불구하고, 동일한 마스크(M)를 이용하여 다음과 같이 제조할 수 있다. 즉, 도 4에 도시한 바와 같이, 상기 마스크(M)를 표면 위에서 사용하여 웨이퍼(W1)에 대해서 제 1반도체 칩을 위한 마스크 워크를 행함과 동시에, 도 5에 도시한 바와 같이 상기 마스크(M)를 표면 아래에서 사용하여 웨이퍼(W2)에 대해서 제 2반도체 칩을 위한 마스크 워크를 행할 수 있다. 이와 같이 해서 각각의 마스크 워크를 행하여 웨이퍼(W1, W2)상의 각 영역에 소정의 회로 패턴이나 전극을 형성한 후, 다이싱에 의해서 웨이퍼를 각 영역마다 분할함으로써, 제 1반도체 칩(20A) 및 제 2반도체 칩(20b)을 효율적으로 제조할 수 있다.
또, 마스크(M)를 뒤집어서 한다는 의미에는 마스크 데이터를 반전시켜 별도의 마스크를 형성하는 것도 포함한다.
도 6은 본 발명에 관한 액정표시장치의 제 2실시예를 나타낸다. 이 실시예에 있어서, 액정표시장치(10)가 사각형의 제 1투명기판(11)과 제 2투명기판(12)을 갖고 있고, 이들 양 기판이 액정 밀봉공간을 개재하여 서로 접착되어 있으며, 또 제 1투명기판(11)에는 제 2투명기판(12)의 테두리(12a)보다도 더욱 외측방향으로 연장되는 연장부(13)가 형성되어 있는 점은 제 1실시예와 동일하다.
이 제 2실시예에서는 연장부(13)에 탑재되어야 할 반도체 칩(20)을 1개 사용하고 있다. 따라서, 이 경우에 반도체 칩(20)은 표시영역(S)의 전영역을 담당하여 제어·구동하게 된다. 그리고, 연장부(13)의 외측 테두리를 따라서 배치되고, 유연 평탄형 케이블(60)등과 접속되어야 할 외부접속 단자부(30)는 제 1실시예와 마찬가지로, 연장부(13)의 폭방향으로 상기 반도체 칩(20)과 겹치지 않도록 하여 배치되어 있다. 이것에 의해서도, 반도체 칩(20)과 외부접속 단자부(30)는 연장부(13)의 길이방향으로 늘어뜨려 배치할 수 있으므로, 연장부(13)의 연장치수(L)를 축소하여 액정표시장치(10)의 소형화, 경량화를 도모할 수 있다.
도 7은 본 발명에 관한 액정표시장치의 제 3실시예를 나타낸다.
이 실시예는 제 2실시예와 비교하여, 반도체 칩(20)으로서, 드라이버 아날로그 회로만을 형성한 제 1반도체 칩(20a)과, 이 제 1반도체 칩(20a)을 제어하는 로직 회로만을 형성한 제 2반도체 칩(20b)으로 분할되어 있는 점이 다르며, 그 밖의 다른 점은 공통적이다. 이 경우에 있어서도, 유연 평탄형 케이블(60)등과 접속되어야 할 외부접속용 단자부(30)는 연장부(13)의 폭방향으로 상기 반도체 칩(20a, 20b)과 겹치지 않도록 배치되어 있으므로, 각 반도체 칩(20a, 20b)과 외부 접속용 단자부(30)를 연장부(13)의 길이방향으로 늘어뜨려 배치할 수 있다. 그로 인해, 연장부(13)의 연장치수(L)를 축소하여 액정표시장치(10)의 소형화 및 경량화를 도모할 수 있다.
또, 이 제 3실시예에 있어서, 제 1반도체 칩(20a)은 필요한 피치로 세그먼트용 및/또는 공통용 출력패드를 형성해야 하므로, 회로의 미세도를 낮춰서 제조할 수 있는 한편, 제 2반도체 칩(20b)은 세그먼트용 및/또는 공통용 출력패드를 형성할 필요가 없기 때문에, 회로의 미세도를 높여서 제조할 수 있다. 그리고, 제 1반도체 칩(20a)은 로직 회로를 조립하지 않고도 완성할 수 있어, 소형화가 가능한 것이며, 쌍방의 반도체 칩(20a, 20b)을 웨이퍼로 효율적으로 제조할 수 있다. 그리고, 각 반도체 칩(20a, 20b)이 소형화되어 있으므로, 연장부(13)에 있어서의 그 폭방향의 점유면적이 적어지게 되고, 이것은 연장부(13)의 연장치수(L)를 보다 단축할 수 있는 것으로 이어진다.
물론, 본 발명의 범위는 상기한 실시예에 한정되는 것은 아니며, 각 청구항에 기재된 사항의 범위 내에서 모든 변경은 전부 본 발명의 범위에 포섭된다.
본 발명에 의하면, 상기 반도체 칩과 상기 외부접속 단자부가 상기 연장부의 폭방향으로 중첩되지 않기 때문에, 이들 반도체 칩과 외부접속 단자부를 연장부의 길이방향을 따라 늘어서도록 배치할 수 있고, 이것에 의해서 연장부의 연장폭을 절약할 수 있다. 그 결과, 액정표시장치의 추가적인 소형화와 경량화를 도모할 수 있다.

Claims (7)

  1. 액정 밀봉공간을 개재하여 서로 접착된 제 1투명기판 및 제 2투명기판을 갖고, 소정의 표시영역이 설정된 액정표시장치에 있어서,
    상기 제 1 투명 기판에는 상기 제 2 투명기판의 테두리 중의 하나만을 넘어서 바깥쪽으로 연장되며, 상기 제 2 투명기판의 당해 하나의 테두리를 따라서 장상(長狀)인 연장부가 일체로 형성되어 있고,
    상기 연장부에는 길이방향축이 상기 연장부의 길이방향을 향하도록 다수 개의 반도체 칩이 탑재되어 있음과 동시에,
    상기 연장부에는 추가로 상기 반도체 칩과 상기 연장부의 길이방향으로 겹치지 않도록 하여, 다수의 단자로 이루어지는 외부접속용 단자부가 형성되어 있는 것을 특징으로 하는 액정표시장치.
  2. 삭제
  3. 제 1항에 있어서, 상기 연장부의 길이방향을 따라서, 상기 다수개의 반도체 칩은 서로 간격을 두고서 배치되어 있고, 상기 외부접속용 단자는 각 반도체 칩 사이에 배치되어 있는 것을 특징으로 하는 액정표시장치.
  4. 제 1항에 있어서, 상기 반도체 칩은 드라이버 아날로그 회로를 갖는 제 1반도체 칩과, 제어회로 및/또는 기억회로 등을 포함하는 로직회로를 갖는 제 2반도체 칩을 포함하고 있는 것을 특징으로 하는 액정표시장치.
  5. 제 1항에 있어서, 표시영역은 제 1표시영역과 제 2표시영역으로 분할되어 있고, 상기 반도체 칩은 상기 제 1표시영역을 담당하는 제 1반도체 칩과, 상기 제 2표시영역을 담당하는 제 2반도체 칩을 포함하고 있는 것을 특징으로 하는 액정표시장치.
  6. 제 5항에 있어서, 상기 제 1반도체 칩과 제 2반도체 칩은 회로 패턴이 서로 대칭으로 형성되어 있는 것을 특징으로 하는 액정표시장치.
  7. 표시영역이 제 1표시영역과 제 2표시영역으로 분할된 액정표시장치에 있어서, 상기 제 1표시영역을 담당하는 제 1반도체 칩과, 상기 제 2표시영역을 담당하는 제 2반도체 칩을 제조하기 위한 방법으로서,
    상기 제 1반도체 칩과 상기 제 2반도체 칩을 다수의 마스크를 이용한 웨이퍼 프로세서에 의해서 제조할 때에,
    상기 제 1반도체 칩의 웨이퍼 프로세서에 사용하는 마스크를 뒤집어서 상기 제 2반도체 칩의 웨이퍼 프로세서에 사용하는 것을 특징으로 하는 액정표시장치용 반도체 칩의 제조방법.
KR10-2001-0064420A 2000-10-20 2001-10-18 액정표시장치, 및 액정표시장치용 반도체 칩의 제조방법 KR100436085B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000321440A JP2002131772A (ja) 2000-10-20 2000-10-20 液晶表示装置の構造
JPJP-P-2000-00321440 2000-10-20
JPJP-P-2000-00334264 2000-11-01
JP2000334264A JP2002139739A (ja) 2000-11-01 2000-11-01 液晶表示装置とこれに使用する半導体チップの製造方法

Publications (2)

Publication Number Publication Date
KR20020031055A KR20020031055A (ko) 2002-04-26
KR100436085B1 true KR100436085B1 (ko) 2004-06-12

Family

ID=26602521

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0064420A KR100436085B1 (ko) 2000-10-20 2001-10-18 액정표시장치, 및 액정표시장치용 반도체 칩의 제조방법

Country Status (4)

Country Link
US (2) US6680773B2 (ko)
KR (1) KR100436085B1 (ko)
CN (1) CN1212535C (ko)
TW (1) TW554224B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100797520B1 (ko) * 2001-08-11 2008-01-24 삼성전자주식회사 액정표시장치 및 이의 제조 방법
JP2003271070A (ja) * 2002-03-18 2003-09-25 Seiko Epson Corp 電気光学装置、および電子機器
JP4376597B2 (ja) * 2003-11-26 2009-12-02 日立プラズマディスプレイ株式会社 フラットパネルディスプレイ
JP3979405B2 (ja) * 2004-07-13 2007-09-19 セイコーエプソン株式会社 電気光学装置、実装構造体及び電子機器
TWI288267B (en) * 2004-09-03 2007-10-11 Innolux Display Corp Liquid crystal display panel and method of fabricating the circuit substrate of the liquid crystal display panel
TW200807383A (en) * 2006-07-20 2008-02-01 Realtek Semiconductor Corp Driving apparatus of display and method thereof
US20090027303A1 (en) * 2007-07-25 2009-01-29 Arthur Alan R Display apparatus with resistor multiplexer
US8325309B2 (en) 2008-09-23 2012-12-04 Apple Inc. Display having a plurality of driver integrated circuits
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
WO2012146820A1 (en) * 2011-04-26 2012-11-01 Nokia Corporation Electronic apparatus with a display
KR101983374B1 (ko) * 2012-11-06 2019-08-29 삼성디스플레이 주식회사 표시 패널, 칩 온 필름, 및 이들을 포함하는 표시 장치
JP2014211825A (ja) * 2013-04-19 2014-11-13 株式会社ジャパンディスプレイ 表示装置
CN107167946B (zh) * 2017-06-26 2020-07-24 厦门天马微电子有限公司 一种显示面板和显示装置
CN108388054B (zh) * 2018-02-14 2021-11-19 武汉天马微电子有限公司 显示面板与显示装置
CN112309265A (zh) * 2020-11-09 2021-02-02 武汉华星光电技术有限公司 显示面板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000047378A (ko) * 1998-12-08 2000-07-25 아끼구사 나오유끼 매트릭스 표시 장치 및 그 제조 방법 그리고 열압착 접속용 헤드

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07147386A (ja) * 1993-09-29 1995-06-06 Toshiba Micro Electron Kk 半導体装置とその製造方法およびそれに用いる器具
JP2753549B2 (ja) * 1994-06-21 1998-05-20 カシオ計算機株式会社 液晶表示デバイス
US6388651B1 (en) * 1995-10-18 2002-05-14 Kabushiki Kaisha Toshiba Picture control device and flat-panel display device having the picture control device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000047378A (ko) * 1998-12-08 2000-07-25 아끼구사 나오유끼 매트릭스 표시 장치 및 그 제조 방법 그리고 열압착 접속용 헤드

Also Published As

Publication number Publication date
US6680773B2 (en) 2004-01-20
US20020072141A1 (en) 2002-06-13
KR20020031055A (ko) 2002-04-26
CN1350197A (zh) 2002-05-22
CN1212535C (zh) 2005-07-27
TW554224B (en) 2003-09-21
US7221427B2 (en) 2007-05-22
US20040108969A1 (en) 2004-06-10

Similar Documents

Publication Publication Date Title
KR100436085B1 (ko) 액정표시장치, 및 액정표시장치용 반도체 칩의 제조방법
JP4708148B2 (ja) 半導体装置
US8648477B2 (en) Semiconductor chip, film substrate, and related semiconductor chip package
US6747724B2 (en) Liquid crystal display device having non-display area with reduced width
KR102233676B1 (ko) 터치 센서-안테나 모듈 및 이를 포함하는 디스플레이 장치
US5300796A (en) Semiconductor device having an internal cell array region and a peripheral region surrounding the internal cell array for providing input/output basic cells
JP3800868B2 (ja) 液晶表示装置
JP3570165B2 (ja) 表示装置
CN112736077A (zh) 金氧半导体模块与发光二极管显示设备
JP2004022635A (ja) アクティブ基板の配線構造
JP3580207B2 (ja) 表示装置
KR100665184B1 (ko) 반도체 칩, 상기 칩이 실장된 테이프 캐리어 패키지 및상기 테이프 캐리어 패키지를 포함하는 액정표시장치
JPH10148840A (ja) 液晶表示装置
KR102532773B1 (ko) 터치 센서-안테나 모듈 및 이를 포함하는 디스플레이 장치
JPH11135555A (ja) 半導体装置
US6163042A (en) Semiconductor integrated circuit
JP4217823B2 (ja) 表示装置
US5677712A (en) Semiconductor device
JP3769979B2 (ja) 表示パネル及びそれを備えた表示装置
JP3778759B2 (ja) 表示装置
JP3649050B2 (ja) 半導体装置の接合構造
KR20030091025A (ko) 반도체집적 회로장치
JP3994637B2 (ja) 液晶表示装置
JPH11177014A (ja) 電子装置およびその製造方法
JP2002139739A (ja) 液晶表示装置とこれに使用する半導体チップの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee