JP2003271070A - 電気光学装置、および電子機器 - Google Patents

電気光学装置、および電子機器

Info

Publication number
JP2003271070A
JP2003271070A JP2002074302A JP2002074302A JP2003271070A JP 2003271070 A JP2003271070 A JP 2003271070A JP 2002074302 A JP2002074302 A JP 2002074302A JP 2002074302 A JP2002074302 A JP 2002074302A JP 2003271070 A JP2003271070 A JP 2003271070A
Authority
JP
Japan
Prior art keywords
substrate
circuit
electro
unit
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002074302A
Other languages
English (en)
Inventor
Shinsuke Fujikawa
紳介 藤川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002074302A priority Critical patent/JP2003271070A/ja
Priority to US10/351,537 priority patent/US6862071B2/en
Priority to TW092102903A priority patent/TW580602B/zh
Priority to CNB031195768A priority patent/CN1249504C/zh
Priority to CNU032405693U priority patent/CN2687712Y/zh
Priority to KR10-2003-0016376A priority patent/KR100492713B1/ko
Publication of JP2003271070A publication Critical patent/JP2003271070A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels

Abstract

(57)【要約】 【課題】 周辺回路のレイアウトを改良して、表示に直
接、寄与しない領域を狭めることのできる電気光学装
置、および電子機器を提供することにある。 【解決手段】 液晶装置１００のＴＦＴアレイ基板１０
において、データ線駆動回路１０１では、シフトレジス
タ回路１０１ｂを構成する単位回路１０１ｅが、Ｘ方向
に離れる単位回路形成領域１０１ｘ、１０１ｙに単位回
路１０１ｅが形成され、かつ、単位回路１０ｅのＸ方向
におけるピッチは、実施の形態２と同様、画素列のＸ方
向におけるピッチよりも狭い。このため、単位回路形成
領域１０１ｘ、１０１ｙで挟まれた位置に、単位回路１
０１ｅが配置されていないまとまった空き領域１０ｘが
形成され、そこに識別記号４０が形成されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基板上に周辺回路
が形成された電気光学装置、および電子機器に関するも
のである。さらに詳しくは、当該基板上への周辺回路の
レイアウト技術に関するものである。
【０００２】
【従来の技術】近年、液晶装置やＥＬ（エレクトロルミ
ネッセンス）ディスプレイパネルに代表される電気光学
装置は、携帯電話機や携帯型コンピュータ、ビデオカメ
ラといった電子機器の表示部として注目を浴びている。
このような電気光学装置のうち、例えば、画素スイッチ
ング素子として薄膜トランジスタ（以下、ＴＦＴとい
う）を用いたアクティブマトリクス型の液晶装置では、
図１８に示すように、透明基板に画素電極や画素スイッ
チング用のＴＦＴ（いずれも図示せず）が形成されたＴ
ＦＴアレイ基板１０と、透明基板に対向電極（図示せ
ず）などが形成された対向基板２０とを所定の間隙を介
してシール材１０７で貼り合わせるとともに、これらの
基板間に電気光学物質としての液晶を保持させている。
【０００３】ＴＦＴアレイ基板１０には、図１９に示す
ように、互いに直交する方向をＸ方向およびＹ方向とし
たときに、Ｙ方向に延びる複数のデータ線６ａと、Ｘ方
向に延びる複数の走査線３ａとが交差する部分に対応し
て複数の画素１００ａが所定のピッチでマトリクス状に
構成され、これらの画素１００ａがマトリクス状に配置
されている領域によって、表示が実際に行われる画像表
示領域１０ａが構成されている。
【０００４】また、画像表示領域１０ａの周辺のうち、
画像表示領域１０ａに対してＹ方向で隣接する領域に
は、シフトレジスタ回路１０１ｂ、シフトレジスタ回路
１０１ｂから出力された信号に基づいて動作するアナロ
グスイッチを備えたサンプルホールド回路１０１ｃ、お
よび６相に展開された各画像信号に対応する６本の画像
信号線１０１ｄなどを備えるデータ線駆動回路１０１が
形成されている。データ線駆動回路１０１において、シ
フトレジスタ回路１０１ｂやサンプルホールド回路１０
１ｃなどは、データ線６ａおよびそれに接続する画素列
に対して１対１の関係をもって、データ線６ａおよびそ
れに接続する画素列の形成領域をＹ方向に延長した領域
上に形成されている。このため、シフトレジスタ回路１
０１ｂなどのＸ方向におけるピッチは、画素列のＸ方向
におけるピッチと等しい。
【０００５】また、図１８および図１９に示すように、
画像表示領域１０ａの周辺には、走査線３ａに電気的に
接続する走査線駆動回路１０４が形成されているととも
に、端子１０２から走査線駆動回路１０１およびデータ
線駆動回路１０４などに信号を供給する複数の配線１０
９がそれぞれ引き回されている。
【０００６】さらに、画像表示領域１０ａの周辺のう
ち、対向基板２０との重なり領域には基板間導通電極９
ｇが形成され、これらの基板間導通電極９ｇは、基板間
に挟まれた基板間導通材１０６を介して対向基板２０の
対向電極に電気的に接続されている。従って、ＴＦＴア
レイ基板１０の端子１０２に供給した定電圧（ＤＣＣＯ
Ｍ）を対向基板２０の対向電極に供給することができ
る。
【０００７】このように構成した液晶装置１００におい
て、ＴＦＴアレイ基板１０を製造する過程で不具合があ
ってＴＦＴが動作不良を起すと、点欠陥や線欠陥などと
いった表示欠陥が発生してしまうので、製造履歴を追跡
できるようにしておく必要がある。そのため、液晶装置
１００では、ＴＦＴアレイ基板１０や液晶装置１００の
品番などを示す識別記号４０を、例えば２ｍｍ×２ｍｍ
の大きさでＴＦＴアレイ基板１０に付している。ここ
で、識別記号４０は、ＴＦＴアレイ基板１０と対向基板
２０とを貼り合わせた以降も目視、または機械的に読み
取ることが可能であることが求められる。従って、識別
記号４０は、ＴＦＴアレイ基板１０において、端子１０
２を露出させるために対向基板２０の縁から張り出させ
た張り出し部分１０ｃに形成されている。
【０００８】
【発明が解決しようとする課題】液晶装置１００におい
て、画像表示領域１０ａの周辺は、いわゆる額縁領域１
００ｂとされ、表示に直接、寄与しない領域である。携
帯機器に搭載する場合、機器の小型化に対応させるため
に画像表示領域１０ａは大きく、かつ、表示体全体とし
ては小さくしたい。また製造コスト削減のために１枚の
ガラス基板からの採れ個数をできるだけ多く確保した
い。このため、液晶装置１００に対しては、液晶装置１
００全体の大きさに占める額縁領域１００ｂの幅を狭め
たいという要求があるが、画像表示領域１０ａの周辺に
は、データ線駆動回路１０１、走査線駆動回路１０４、
配線１０９、基板間導通電極１０６、識別記号４０など
が形成されているため、周辺領域（額縁領域）をこれ以
上、狭めることができないという問題点がある。
【０００９】以上の問題点に鑑みて、本発明の課題は、
周辺回路のレイアウトを改良して、表示に直接、寄与し
ない領域を狭めることのできる電気光学装置、および電
子機器を提供することにある。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、本発明では、基板上で互いに直交する二方向をＸ方
向およびＹ方向としたときに、当該基板上に、少なくと
も、複数の画素が所定のピッチでＸ方向およびＹ方向に
配置された画像表示領域と、該画像表示領域に対してＹ
方向に隣接する領域に配置された周辺回路とを有する電
気光学装置において、前記周辺回路の少なくとも一部で
は、Ｘ方向に並ぶ複数の画素列の各々に対応する複数の
単位回路がＸ方向に所定のピッチで複数並び、かつ、前
記複数の単位回路は、対応する画素列の形成位置をＹ方
向に延長した領域上からＸ方向にずれた位置に形成され
ていることにより、前記画像表示領域に対してＹ方向で
隣接する領域に対し、当該単位回路の形成領域に対して
Ｘ方向で隣接する位置に当該単位回路が形成されていな
い空き領域を形成していることを特徴とする。
【００１１】本発明では、複数の画素列の各々に対応す
る複数の単位回路を、対応する画素列の形成位置をＹ方
向に延長した領域上からＸ方向にずれた位置に形成する
ことにより、各々点在していたスペースを、単位回路が
形成されていない空き領域として集約させ、この空き領
域に識別記号や基板間導通電極などを配置する。従っ
て、従来であれば、画像表示領域の周辺領域において識
別記号や基板間導通電極などが占めていた領域を周辺回
路が構成されていた領域内に配置することができるの
で、周辺領域（額縁領域）を狭めることができる。
【００１２】本発明において、前記周辺回路は、Ｘ方向
に離れる複数の単位回路形成領域に前記単位回路が形成
されていることにより、前記単位回路形成領域で挟まれ
た位置に前記空き領域が形成されている構成であっても
よい。このように構成すると、従来は、周辺回路に対し
てＸ方向で隣接する両側にスペースがあったが、本形態
では結果的に、このようなスペースを単位回路形成領域
の間に集約して、まとまった広い空き領域を形成するこ
とができる。従って、この空き領域に識別記号や基板間
導通電極などを配置すれば、周辺領域を狭めることがで
きる本発明において、前記周辺回路では、例えば、前記
単位回路のＸ方向におけるピッチが前記画素列のＸ方向
におけるピッチよりも狭いことにより、当該単位回路の
形成領域に対してＸ方向で隣接する両側位置、あるいは
一方側位置に前記空き領域が形成されている。このよう
に構成すると、周辺回路が占めている領域を狭め、それ
によって生じた空き領域に識別記号や基板間導通電極な
どを配置できる。それ故、周辺領域を狭めることができ
る。
【００１３】本発明において、前記周辺回路では、前記
単位回路のＸ方向におけるピッチが前記画素列のＸ方向
におけるピッチよりも狭く、かつ、Ｘ方向に離れる複数
の単位回路形成領域に前記単位回路が形成されているこ
とにより、当該単位回路形成領域で挟まれた位置に前記
空き領域が形成されていることが好ましい。このように
構成すると、周辺回路が占めている領域を狭め、かつ、
周辺回路の両側にあったスペースを単位回路形成領域の
間に集約して、広い空き領域を形成することができる。
それ故、この空き領域に識別記号や基板間導通電極など
を配置できるので、周辺領域を狭めることができる。
【００１４】本発明において、前記空き領域は、各種情
報が記録された識別記号の形成領域として利用すること
が好ましい。
【００１５】本発明において、前記基板には、それに対
向配置された対向基板側の電極に対して当該基板間に挟
まれた基板間導通剤を介して電気的に接続する基板間導
通電極が形成されて場合には、前記空き領域は、当該基
板間導通電極の形成領域として利用されている構成であ
ってもよい。
【００１６】本発明において、前記基板には、それに対
向配置された対向基板側の電極に対して当該基板間に挟
まれた基板間導通剤を介して電気的に接続する基板間導
通電極が形成されている場合には、前記空き領域は、当
該基板間導通電極の形成領域、および各種情報が記録さ
た識別記号の形成領域として利用されている構成であっ
てもよい。
【００１７】本発明において、前記複数の画素は、各
々、画素電極および画素スイッチング用の薄膜トランジ
スタを備える場合があり、この場合、前記周辺回路は、
例えば、前記画素スイッチング用の薄膜トランジスタの
ソースに電気的に接続するデータ線に対して、前記単位
回路が各々、１対１で形成されたデータ線駆動回路であ
る。
【００１８】本発明において、前記複数の画素は、各
々、画素電極および画素スイッチング用の薄膜トランジ
スタを備える場合があり、この場合、前記周辺回路は、
前記画素スイッチング用の薄膜トランジスタのゲートに
電気的に接続する走査線に対して前記単位回路が各々、
１対１で形成された走査線駆動回路であってもよい。
【００１９】本発明において、前記基板は、例えば、電
気光学物質としての液晶を保持している。
【００２０】本発明に係る電気光学装置は、携帯型コン
ピュータや携帯電話機などといった電子機器において表
示部などを構成するのに用いられる。
【００２１】
【発明の実施の形態】図面を参照して、代表的な電気光
学装置である液晶装置に本発明を適用した例を説明す
る。なお、各図においては、各層や各部材を図面上で認
識可能な程度の大きさとするため、各層や各部材毎に縮
尺を異ならしめてある。また、本発明を適用した液晶装
置は、図１８および図１９を参照して説明したものと基
本的な構成が共通するので、共通する機能を有する部分
には同一の符号を付して説明する。なお、以下の説明で
は、基板面上で互いに直交する二方向をＸ方向およびＹ
方向としたときに、走査線が延びている方向をＸ方向と
し、データ線が延びている方向をＹ方向としたが、それ
とは反対に、走査線が延びている方向をＹ方向とし、デ
ータ線が延びている方向をＸ方向として本発明を適用し
てもよい。
【００２２】［実施の形態１］ （液晶装置の全体構成）図１（Ａ）、（Ｂ）はそれぞ
れ、液晶装置をその上に形成された各構成要素と共に対
向基板の側から見た平面図、および対向基板を含めて示
す図１（Ａ）のＨ−Ｈ′断面図である。
【００２３】図１（Ａ）において、液晶装置１００（電
気光学装置）のＴＦＴアレイ基板１０には、対向基板２
０の縁に沿うようにシール材１０７（図１（Ａ）の右下
がりの斜線領域）が設けられ、このシール材１０７によ
って、ＴＦＴアレイ基板１０と対向基板２０とは所定の
間隔をもって貼り合わされている。ＴＦＴアレイ基板１
０の外周側には、基板辺１１１の側でシール材１０７と
一部重なるようにデータ線駆動回路１０１が形成され、
基板辺１１３、１１４の側には走査線駆動回路１０４が
形成されている。また、ＴＦＴアレイ基板１０において
対向基板２０からの張り出し領域１０ｃには多数の端子
１０２が形成されている。ＴＦＴアレイ基板１０におい
て基板辺１１１と対向する基板辺１１２には、画像表示
領域１０ａの両側に設けられた走査線駆動回路１０４を
つなぐための複数の配線１０５が形成されている。
【００２４】対向基板２０の４つのコーナー部に相当す
る領域には、ＴＦＴアレイ基板１０と対向基板２０との
間で電気的導通をとるための基板間導通電極９ｇおよび
基板間導通材１０６が形成されている。基板間導通電極
９ｇの数などは適時変更可能である。
【００２５】なお、走査線に供給される走査信号の遅延
が問題にならないのならば、走査線駆動回路１０４は片
側だけでも良いことは言うまでもない。逆に、データ線
駆動回路１０１を画像表示領域１０ａの辺に沿って両側
に配列してもよい。
【００２６】図１（Ｂ）に示すように、ＴＦＴアレイ基
板１０と対向基板２０とは、シール材１０７によって所
定の間隙を介して貼り合わされ、これらの間隙に液晶５
０が保持されている。シール材１０７は、ＴＦＴアレイ
基板１０と対向基板２０とをそれらの周辺で貼り合わせ
るための光硬化樹脂や熱硬化性樹脂などからなる接着剤
であり、両基板間の距離を所定値とするためのグラスフ
ァイバー、あるいはガラスビーズ等のギャップ材が配合
されている。
【００２７】詳しくは後述するが、ＴＦＴアレイ基板１
０には、画素電極９ａがマトリクス状に形成されてい
る。これに対して、対向基板２０には、シール材１０７
の内側領域に遮光性材料からなる周辺見切り用の遮光膜
１０８が形成されている。さらに、対向基板２０におい
て、ＴＦＴアレイ基板１０に形成されている画素電極９
ａの縦横の境界領域と対向する領域には、ブラックマト
リクス、あるいはブラックストライプなどと称せられる
遮光膜２３が形成され、その上層側には、ＩＴＯ膜から
なる対向電極２１が形成されている。
【００２８】このように構成した液晶装置１００につい
ては、たとえば、投射型表示装置（液晶プロジェクタ）
において使用する場合、３枚の液晶装置１００がＲＧＢ
用のライトバルブとして各々使用される。この場合、各
液晶装置１００の各々には、ＲＧＢ色分解用のダイクロ
イックミラーを介して分解された各色の光が投射光とし
て各々入射されることになるので、液晶装置１００には
カラーフィルタが形成されていない。但し、後述するよ
うに、モバイルコンピュータ、携帯電話機、液晶テレビ
などといった電子機器のカラー表示装置として用いる場
合には、図示を省略するが、対向基板２０において各画
素電極９ａに対向する領域にＲＧＢのカラーフィルタを
その保護膜とともに形成する。
【００２９】（液晶装置１００の構成および動作）ＴＦ
Ｔアレイ基板１０および液晶装置１００の電気的な構成
および動作について、図２、図３、および図４を参照し
て説明する。
【００３０】図２は、液晶装置１００に用いられる駆動
回路内蔵型のＴＦＴアレイ基板１０の構成を模式的に示
すブロック図である。図３は、ＴＦＴアレイ基板１０に
形成されているデータ線駆動回路１０１の説明図であ
る。図４は、この液晶装置１００において画像表示領域
１０ａを構成するためにマトリクス状に形成された複数
の画素における各種素子、配線などの等価回路図であ
る。なお、図２には、本形態の液晶装置１００の外形
（基板辺１１３、１１４）を実線で示し、従来の液晶装
置の外形を一点鎖線で表してある。
【００３１】図２に示すように、ＴＦＴアレイ基板１０
では、この基板上で互いに直交する二方向をＸ方向、お
よびＹ方向としたときに、Ｙ方向に延びた複数のデータ
線６ａと、Ｘ方向に延びた複数の走査線３ａとが交差す
る部分に対応して複数の画素１００ａが所定のピッチで
マトリクス状に構成され、これらの画素１００ａがマト
リクス状に配置されている領域によって、表示が実際に
行われる画像表示領域１０ａが構成されている。
【００３２】ＴＦＴアレイ基板１０において、基板辺１
１１には、定電圧、変調画像信号、各種駆動信号などが
入力されるアルミニウム膜等の金属膜、金属シリサイド
膜、あるいはＩＴＯ膜等の導電膜からなる多数の端子１
０２が構成され、これらの端子１０２からは、走査線駆
動回路１０１およびデータ線駆動回路１０４を駆動する
ためのアルミニウム膜等の低抵抗な金属膜などからなる
複数の配線１０９がそれぞれ引き回されている。
【００３３】画像表示領域１０ａの周辺領域（額縁領域
１００ｂ）のうち、画像表示領域１０ａに対してＹ方向
で隣接する領域には、シフトレジスタ回路１０１ｂ、シ
フトレジスタ回路１０１ｂから出力された信号に基づい
て動作するアナログスイッチを備えたサンプルホールド
回路１０１ｃ、および６相に展開された各画像信号に対
応する６本の画像信号線１０１ｄなどを備えるデータ線
駆動回路１０１が形成されている。
【００３４】データ線駆動回路１０１において、シフト
レジスタ回路１０１ｂやサンプルホールド回路１０１ｃ
などは、データ線６ａおよびそれに接続する画素列に対
して１対１の関係にある。
【００３５】すなわち、図３に示すように、１本のデー
タ線６ａ毎に、サンプルホールド回路１０１ｃが形成さ
れている。また、シフトレジスタ回路１０１ｂでは、１
本のデータ線６ａに対して、１つのインバータ、２つの
クロックドインバータ、およびレベルシフタが形成さ
れ、以下の説明では、１つのインバータ、２つのクロッ
クドインバータ、およびレベルシフタを単位回路１０１
ｅとして説明する。
【００３６】図４に示すように、液晶装置１００の画像
表示領域１０ａにおいて、マトリクス状に形成された複
数の画素１００ａの各々には、画素電極９ａ、および画
素電極９ａを制御するための画素スイッチング用のＴＦ
Ｔ３０が形成されており、画素信号を供給するデータ線
６ａが当該ＴＦＴ３０のソースに電気的に接続されてい
る。データ線６ａに書き込む画素信号Ｓ１、Ｓ２・・・
Ｓｎは、この順に線順次に供給する。また、ＴＦＴ３０
のゲートには走査線３ａが電気的に接続されており、所
定のタイミングで、走査線３ａにパルス的に走査信号Ｇ
１、Ｇ２・・・Ｇｍを、この順に線順次で印加するよう
に構成されている。画素電極９ａは、ＴＦＴ３０のドレ
インに電気的に接続されており、スイッチング素子であ
るＴＦＴ３０を一定期間だけそのオン状態とすることに
より、データ線６ａから供給される画素信号Ｓ１、Ｓ２
・・・Ｓｎを各画素に所定のタイミングで書き込む。こ
のようにして画素電極９ａを介して液晶に書き込まれた
所定レベルの画素信号Ｓ１、Ｓ２、・・・Ｓｎは、図１
（Ｂ）を参照して説明した対向基板２０の対向電極２１
との間で一定期間保持される。
【００３７】ここで、ＴＦＴアレイ基板１０には、保持
された画素信号がリークするのを防ぐことを目的に、画
素電極９ａと対向電極２１との間に形成される液晶容量
と並列に蓄積容量７０（キャパシタ）を付加することが
ある。この蓄積容量７０によって、画素電極９ａの電圧
は、例えば、ソース電圧が印加された時間よりも３桁も
長い時間だけ保持される。これにより、電荷の保持特性
は改善され、コントラスト比の高い表示を行うことので
きる液晶装置１００が実現できる。なお、蓄積容量７０
を形成する方法としては、容量を形成するための配線で
ある容量線３ｂとの間に形成する場合、あるいは前段の
走査線３ａとの間に形成する場合もいずれであってもよ
い。
【００３８】（ＴＦＴアレイ基板の構成）図５は、ＴＦ
Ｔアレイ基板において相隣接する画素の平面図である。
図６は、図５のＡ−Ａ′線に相当する位置での断面、お
よびＴＦＴアレイ基板と対向基板との間に液晶を封入し
た状態の断面を示す説明図である。
【００３９】図５において、ＴＦＴアレイ基板１０上に
は、複数の透明なＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘ
ｉｄｅ）膜からなる画素電極９ａがマトリクス状に形成
され、これら画素電極９ａに対して画素スイッチング用
のＴＦＴ３０がそれぞれ接続している。また、画素電極
９ａの縦横の境界に沿って、データ線６ａ、走査線３
ａ、および容量線３ｂが形成され、ＴＦＴ３０は、デー
タ線６ａおよび走査線３ａに対して接続している。すな
わち、データ線６ａは、コンタクトホールを介してＴＦ
Ｔ３０の高濃度ソース領域１ｄに電気的に接続し、走査
線３ａは、その突出部分がＴＦＴ３０のゲート電極を構
成している。蓄積容量７０は、画素スイッチング用のＴ
ＦＴ３０を形成するための半導体膜１ａの延設部分１ｆ
を導電化したものを下電極とし、この下電極４１に容量
線３ｂが上電極として重なった構造になっている。
【００４０】図６に示すように、ＴＦＴアレイ基板１０
では、その基体として透明基板１０ｂが用いられ、この
透明基板１０ｂの表面には、厚さが３００ｎｍ〜５００
ｎｍのシリコン酸化膜（絶縁膜）からなる下地保護膜１
１が形成され、この下地保護膜１１の表面には、厚さが
３０ｎｍ〜１００ｎｍの島状の半導体膜１ａが形成され
ている。半導体膜１ａの表面には、厚さが約５０〜１５
０ｎｍのシリコン酸化膜からなるゲート絶縁膜２が形成
され、このゲート絶縁膜２の表面に、厚さが３００ｎｍ
〜８００ｎｍの走査線３ａが形成されている。半導体膜
１ａのうち、走査線３ａに対してゲート絶縁膜２を介し
て対峙する領域がチャネル領域１ａ′になっている。こ
のチャネル領域１ａ′に対して一方側には、低濃度ソー
ス領域１ｂおよび高濃度ソース領域１ｄを備えるソース
領域が形成され、他方側には低濃度ドレイン領域１ｃお
よび高濃度ドレイン領域１ｅを備えるドレイン領域が形
成されている。
【００４１】画素スイッチング用のＴＦＴ３０の表面側
には、厚さが３００ｎｍ〜８００ｎｍのシリコン酸化膜
からなる層間絶縁膜４が形成され、この層間絶縁膜４の
表面には、厚さが１００ｎｍ〜３００ｎｍのシリコン窒
化膜からなる層間絶縁膜５が形成されている。層間絶縁
膜４の表面には、厚さが３００ｎｍ〜８００ｎｍのデー
タ線６ａが形成され、このデータ線６ａは、層間絶縁膜
４に形成されたコンタクトホールを介して高濃度ソース
領域１ｄに電気的に接続している。層間絶縁膜４の表面
にはデータ線６ａと同時形成されたドレイン電極６ｂが
形成され、このドレイン電極６ｂは、層間絶縁膜４に形
成されたコンタクトホールを介して高濃度ドレイン領域
１ｅに電気的に接続している。
【００４２】層間絶縁膜５の上層には、透光性の感光性
樹脂からなる凹凸形成層１３ａが所定のパターンで形成
されている。また、凹凸形成層１３ａの表面には、透光
性の感光性樹脂からなる上層絶縁膜７ａが形成され、こ
の上層絶縁膜７ａの表面には、アルミニウム膜などから
なる光反射膜８ａが形成されている。従って、光反射膜
８ａの表面には、凹凸形成層１３ａの凹凸が反映されて
凹凸パターン８ｇが形成され、この凹凸パターン８ｇ
は、エッジのない、なだらかな形状になっている。な
お、図４には、凹凸形成層１３ａの平面形状について
は、六角形で表してあるが、その形状については、円形
や八角形など、種々の形状のものを採用することができ
る。
【００４３】また、光反射膜８ａの上層には画素電極９
ａが形成されている。画素電極９ａは、光反射膜８ａの
表面に直接、積層されてもよい。また、画素電極９ａ
は、上層絶縁膜７ａ、凹凸形成層１３ａ、層間絶縁膜５
に形成されたコンタクトホールを介してドレイン電極６
ｂに電気的に接続している。
【００４４】ここで、光反射膜８ａには、画素電極９ａ
と平面的に重なる領域の一部に矩形の光透過窓８ｄが形
成されこの光透過窓８ｄに相当する部分には、ＩＴＯか
らなる画素電極９ａは存在するが、光反射膜８ａは存在
しない。
【００４５】画素電極９ａの表面側にはポリイミド膜か
らなる配向膜１２が形成されている。この配向膜１２
は、ポリイミド膜に対してラビング処理が施された膜で
ある。
【００４６】なお、高濃度ドレイン領域１ｅからの延設
部分１ｆ（下電極）に対しては、ゲート絶縁膜２ａと同
時形成された絶縁膜（誘電体膜）を介して容量線３ｂが
上電極として対向することにより、蓄積容量７０が構成
されている。
【００４７】このように、本形態の液晶装置１００で
は、透明な画素電極９ａの下層側に光反射膜８ａが形成
されているため、対向基板２０側から入射した光をＴＦ
Ｔアレイ基板１０側で反射し、対向基板１０側から出射
された光によって画像を表示する（反射モード）。ま
た、ＴＦＴアレイ基板１０の裏面側に配置されたバック
ライト装置（図示せず）から出射された光のうち、光反
射膜８ａが形成されていない光透過窓８ｄに向かう光
は、光透過窓８ｄを介して対向基板２０側に透過するの
で、透過モードでの表示も可能である。
【００４８】なお、ＴＦＴ３０は、好ましくは上述のよ
うにＬＤＤ構造をもつが、低濃度ソース領域１ｂ、およ
び低濃度ドレイン領域１ｃに相当する領域に不純物イオ
ンの打ち込みを行わないオフセット構造を有していても
よい。また、ＴＦＴ３０は、ゲート電極（走査線３ａの
一部）をマスクとして高濃度で不純物イオンを打ち込
み、自己整合的に高濃度のソースおよびドレイン領域を
形成したセルフアライン型のＴＦＴであってもよい。
【００４９】また、本形態では、ＴＦＴ３０のゲート電
極（走査線３ａ）をソース−ドレイン領域の間に１個の
み配置したシングルゲート構造としたが、これらの間に
２個以上のゲート電極を配置してもよい。この際、各々
のゲート電極には同一の信号が印加されるようにする。
このようにデュアルゲート（ダブルゲート）、あるいは
トリプルゲート以上でＴＦＴ３０を構成すれば、チャネ
ルとソース−ドレイン領域の接合部でのリーク電流を防
止でき、オフ時の電流を低減することが出来る。これら
のゲート電極の少なくとも１個をＬＤＤ構造或いはオフ
セット構造にすれば、さらにオフ電流を低減でき、安定
したスイッチング素子を得ることができる。
【００５０】（対向基板２０の構成）対向基板２０で
は、ＴＦＴアレイ基板１０に形成されている画素電極９
ａの縦横の境界領域と対向する領域にブラックマトリク
ス、あるいはブラックストライプなどと称せられる遮光
膜２３が形成され、その上層側には、ＩＴＯ膜からなる
対向電極２１が形成されている。また、対向電極２１の
上層側には、ポリイミド膜からなる配向膜２２が形成さ
れ、この配向膜２２は、ポリイミド膜に対してラビング
処理が施された膜である。
【００５１】（駆動回路の構成）再び図１（Ａ）におい
て、本形態の液晶装置１００では、ＴＦＴアレイ基板１
０の表面側のうち、画像表示領域１０ａの周辺領域を利
用してデータ線駆動回路１０１および走査線駆動回路１
０４などの周辺回路が形成されている。データ線駆動回
路１０１および走査線駆動回路１０４は、基本的には、
図７および図８に示すＮチャネル型のＴＦＴとＰチャネ
ル型のＴＦＴとによって構成されている。
【００５２】図７は、走査線駆動回路１０４およびデー
タ線駆動回路１０１等の周辺回路を構成するＴＦＴの構
成を示す平面図である。図８は、この周辺回路を構成す
るＴＦＴを図７のＢ−Ｂ′線で切断したときの断面図で
ある。
【００５３】図７および図８において、周辺回路を構成
するＴＦＴは、Ｐチャネル型のＴＦＴ１８０とＮチャネ
ル型のＴＦＴ１９０とからなる相補型ＴＦＴとして構成
されている。これらの駆動回路用のＴＦＴ１８０、１９
０を構成する半導体膜１６０（図７には輪郭を点線で示
す）は、透明基板１０ｂの下地保護膜１１の表面に島状
に形成されている。
【００５４】ＴＦＴ１８０、１９０には、高電位線１７
１と低電位線１７２がコンタクトホール１６３、１６４
を介して、半導体膜１６０のソース領域に電気的にそれ
ぞれ接続されている。また、入力配線１６６は、共通の
ゲート電極１６５にそれぞれ接続されており、出力配線
１６７は、コンタクトホール１６８、１６９を介して、
半導体膜１６０のドレイン領域に電気的にそれぞれ接続
されている。
【００５５】このような周辺回路領域も、画像表示領域
１０ａと同様なプロセスを経て形成されるため、周辺回
路領域にも、層間絶縁膜４、５およびゲート絶縁膜２が
形成されている。また、駆動回路用のＴＦＴ１８０、１
９０も、画素スイッチング用のＴＦＴ３０と同様、ＬＤ
Ｄ構造を有しており、チャネル形成領域１８１、１９１
の両側には、高濃度ソース領域１８２、１９２および低
濃度ソース領域１８３、１９３からなるソース領域と、
高濃度ドレイン領域１８４、１９４および低濃度ドレイ
ン領域１８５、１９５からなるドレイン領域とを備えて
いる。
【００５６】（基板間導通部分の構成）図９は、液晶装
置１００において基板間導通が行われている部分の断面
図である。
【００５７】再び図１（Ａ）および図２において、ＴＦ
Ｔアレイ基板１０には、対向基板２０との重なり領域に
は複数の基板間導通電極９ｇが形成され、これらの基板
間導通電極９ｇは、図９に示すように、基板間に挟まれ
た基板間導通材１０６を介して対向基板２０の対向電極
２１に電気的に接続されている。基板間導通材１０６
は、エポキシ樹脂系の接着剤成分に銀粉や金メッキファ
イバーなどの導電粒子が配合されたものである。従っ
て、ＴＦＴアレイ基板１０の端子１０２に供給した定電
圧（ＤＣＣＯＭ）を対向基板２０の対向電極２１に供給
することができる。ここで、基板間導通電極９ｇは、画
素電極９ａと同様、ＩＴＯ膜によって構成される。
【００５８】（駆動回路のレイアウト、および識別記号
の構成）図１０および図１１はそれぞれ、液晶装置１０
０に形成されている識別記号の平面図、および断面図で
ある。
【００５９】再び図２において、データ線駆動回路１０
１では、シフトレジスタ回路１０１ｂやサンプルホール
ド回路１０１ｃなどは、データ線６ａおよびそれに接続
する画素列に対して１対１の関係をもって形成され、サ
ンプルホールド回路１０１ｃについては、対応するデー
タ線６ａおよびそれに接続する画素列の形成領域をＹ方
向に延長した領域上に形成されている。このため、サン
プルホールド回路１０１ｃについては、Ｘ方向における
ピッチが画素列のＸ方向におけるピッチと等しい。
【００６０】これに対して、シフトレジスタ回路１０１
ｂを構成する単位回路１０１ｅは、Ｘ方向に複数並んで
いるが、本形態では、Ｘ方向に離れる２つの単位回路形
成領域１０１ｘ、１０１ｙの各々に複数の単位回路１０
１ｅが形成されている。このため、単位回路１０ｅは、
対応する画素列の形成位置をＹ方向に延長した領域上か
らＸ方向にずれた位置に形成されている。また、単位回
路形成領域１０１ｘ、１０１ｙで挟まれた位置には、単
位回路１０１ｅが配置されていない空き領域１０ｘが形
成されている。
【００６１】本形態では、単位回路形成領域１０１ｘ、
１０１ｙで挟まれた空き領域１０ｘに対して、図１０に
示す識別記号４０が２つ、形成されており、データ線駆
動回路１０１の両側には識別記号が形成されていない。
【００６２】識別記号４０は、例えば、ＴＦＴアレイ基
板１０や液晶装置１００の製造履歴を後々、追跡調査を
行うためのデータを記録したＶｅｒｉＣｏｄｅ（二次元
コード）であり、光の反射率の強弱によってデータを規
定するセル４１がマトリクス状に並んでいる。ここで、
１ドット分のセル４１のサイズは１００μｍ角であり、
このようなセル４１は１０×１０〜１４４×１４４形成
されるが、本形態のＴＦＴアレイ基板１０に形成されて
いる識別記号は、１４×１４のセルサイズである。
【００６３】図１１に示すように、識別記号４０は、例
えば、ＴＦＴアレイ基板１０の下地保護膜１１の表面に
所定のパターン形状で残された半導体膜１ｇによって形
成されている。ここで、半導体膜１ｇは、ＴＦＴ３０の
能動層を構成する半導体膜１ａなどと同時形成されたシ
リコン膜であり、その上層側には、ゲート絶縁膜２、お
よび層間絶縁膜４、５が形成されている。
【００６４】（本形態の効果）以上説明したように、本
形態の液晶装置１００では、複数の画素列の各々に対応
する複数の単位回路１０ｅを、対応する画素列の形成位
置をＹ方向に延長した領域上からＸ方向にずれた位置に
形成することにより、従来であればデータ線駆動回路１
０１の両側に分散していたスペースを、データ線駆動回
路１０１が形成されている領域の中央に空き領域１０ｘ
として集約させ、この空き領域１０ｘに識別記号４０を
配置している。従って、従来であれば画像表示領域１０
ａの周辺領域において識別記号４０が占めていた領域
を、本形態では、データ線駆動回路１０１が形成されて
いる領域内に含ませることができる。それ故、図２に本
形態の液晶装置１００の外形（基板辺１１３、１１４）
を実線で示し、従来の液晶装置の外形を一点鎖線で示す
ように、液晶装置１００の周辺領域（額縁領域１００
ｂ）を狭めることができる。
【００６５】［実施の形態２］図１２は、本形態の液晶
装置１００に用いられる駆動回路内蔵型のＴＦＴアレイ
基板１０の構成を模式的に示すブロック図である。な
お、本形態の液晶装置、および後述する実施の形態の液
晶装置はいずれも、実施の形態１の液晶装置と基本的な
構成が共通するので、各実施形態の特徴部分のみを説明
し、共通する部分について共通の符号を図示することに
してそれらの説明を省略する。
【００６６】図１２において、本形態のＴＦＴアレイ基
板１０においても、実施の形態１と同様、データ線駆動
回路１０１では、シフトレジスタ回路１０１ｂやサンプ
ルホールド回路１０１ｃなどは、データ線６ａおよびそ
れに接続する画素列に対して１対１の関係をもって形成
され、サンプルホールド回路１０１ｃについては、対応
するデータ線６ａおよびそれに接続する画素列の形成領
域をＹ方向に延長した領域上に形成されている。このた
め、サンプルホールド回路１０１ｃについては、Ｘ方向
におけるピッチが画素列のＸ方向におけるピッチと等し
い。
【００６７】これに対して、シフトレジスタ回路１０１
ｂを構成する単位回路１０１ｅは、Ｘ方向に複数並んで
いるが、単位回路１０ｅのＸ方向におけるピッチは、画
素列のＸ方向におけるピッチよりも狭い。このため、単
位回路１０ｅは、対応する画素列の形成位置をＹ方向に
延長した領域上からＸ方向にずれた位置に形成されてい
る。また、データ線駆動回路１０１が形成されている領
域の両側には、単位回路１０ｅが配置されていない空き
領域１０ｙが２箇所に形成されている。
【００６８】本形態では、これら２箇所の空き領域１０
ｙの各々に対して、図１０および図１１を参照して説明
した識別記号４０がそれぞれ形成されている。
【００６９】このように本形態の液晶装置１００では、
従来であれば単位回路１０ｅの間に形成されていたスペ
ースをデータ線駆動回路１０１の両側に空き領域１０ｙ
として集約させ、この空き領域１０ｙに識別記号４０を
配置している。従って、従来であれば画像表示領域１０
ａの周辺領域において識別記号４０が占めていた領域
を、本形態では、従来のデータ線駆動回路１０１が形成
されていた領域内に含ませることができる。それ故、図
１２に本形態の液晶装置１００の外形（基板辺１１３、
１１４）を実線で示し、従来の液晶装置の外形を一点鎖
線で示すように、液晶装置１００の周辺領域（額縁領域
１００ｂ）を狭めることができる。
【００７０】［実施の形態３］図１３は、本形態の液晶
装置１００に用いられる駆動回路内蔵型のＴＦＴアレイ
基板１０の構成を模式的に示すブロック図である。
【００７１】図１３において、本形態でも、実施の形態
１、２と同様、データ線駆動回路１０１では、シフトレ
ジスタ回路１０１ｂやサンプルホールド回路１０１ｃな
どは、データ線６ａおよびそれに接続する画素列に対し
て１対１の関係をもって形成され、サンプルホールド回
路１０１ｃについては、対応するデータ線６ａおよびそ
れに接続する画素列の形成領域をＹ方向に延長した領域
上に形成されている。このため、サンプルホールド回路
１０１ｃについては、Ｘ方向におけるピッチが画素列の
Ｘ方向におけるピッチと等しい。
【００７２】これに対して、シフトレジスタ回路１０１
ｂを構成する単位回路１０１ｅは、Ｘ方向に複数並んで
いるが、本形態では、実施の形態１と同様、Ｘ方向に離
れる２つの単位回路形成領域１０１ｘ、１０１ｙに単位
回路１０１ｅが形成されている。また、単位回路形成領
域１０１ｘ、１０１ｙにおいて、単位回路１０ｅのＸ方
向におけるピッチは、実施の形態２と同様、画素列のＸ
方向におけるピッチよりも狭い。このため、単位回路１
０ｅは、対応する画素列の形成位置をＹ方向に延長した
領域上からＸ方向にずれた位置に形成されている。ま
た、単位回路形成領域１０１ｘ、１０１ｙで挟まれた領
域には、単位回路１０１ｅが配置されていない空き領域
１０ｘが形成されている。
【００７３】本形態では、単位回路形成領域１０１ｘ、
１０１ｙで挟まれた空き領域１０ｘに対して、図１０お
よび図１１を参照して説明した識別記号４０が２つ、形
成されており、データ線駆動回路１０１の両側には識別
記号が形成されていない。
【００７４】このように本形態では、従来であればデー
タ線駆動回路１０１の両側に分散していたスペースを、
データ線駆動回路１０１が形成されている領域の中央に
空き領域１０ｘとして集約させ、かつ、従来であれば単
位回路１０ｅの間に形成されていたスペースを空き領域
１０ｘとして集約させ、この空き領域１０ｘに識別記号
４０を配置している。従って、従来であればデータ線駆
動回路１０１の両側で識別記号４０が占めていた領域
を、本形態では、従来のデータ線駆動回路１０１が形成
されていた領域内に含ませることができる。それ故、図
１３に本形態の液晶装置１００の外形（基板辺１１３、
１１４）を実線で示し、従来の液晶装置の外形を一点鎖
線で示すように、液晶装置１００の周辺領域（額縁領域
１００ｂ）を狭めることができる。
【００７５】［その他の実施の形態］実施の形態１、
２、３では、データ線駆動回路１０１のレイアウトを改
良して空き領域１０ｘ、１０ｙを形成し、そこに識別記
号４０を配置した構成であったが、図１４および図１５
に示すように、空き領域１０ｘ、１０ｙに対して、識別
記号４０に加えて、基板間導通電極９ｇを配置してもよ
い。ここで、図１４に示す例は、実施の形態２のＴＦＴ
アレイ基板１０に形成された空き領域１０ｘに対して、
識別記号４０および基板間導通電極９ｇを配置した例で
ある。また、図１５に示す例は、実施の形態３のＴＦＴ
アレイ基板１０に形成された空き領域１０ｘに対して、
識別記号４０および基板間導通電極９ｇを配置した例で
あり、ここに示す例では、１つの基板間導通電極９ｇで
基板間導通が行われている。
【００７６】また、上記の実施の形態に限らず、空き領
域１０ｘ、１０ｙに対して基板間導通電極９ｇのみを配
置してもよい。
【００７７】さらに、上記の実施の形態では、２つの識
別記号４０が形成されている構成であったが、識別記号
４０については１つのみを形成してもよい。
【００７８】さらにまた、上記形態では、データ線駆動
回路１０１において単位回路１０ｅのレイアウトを改良
したが、走査線駆動回路１０４にも、走査線３ａに１対
１で対応するシフトレジスタが単位回路として構成され
ている。従って、走査線駆動回路１０４において、単位
回路を走査線３ａの延長線上からずらすことにより、識
別記号４０や基板間導通電極９ｇを配置するための空き
領域を形成してもよい。上記形態では、内蔵駆動回路を
例としたがその他検査回路配置においても適用できるこ
とは言うまでもない。
【００７９】なお、上記形態では、アクティブマトリク
ス型の液晶装置に用いるＴＦＴアレイ基板に本発明を適
用した例を説明したが、液晶以外の電気光学物質を用い
た電気光学装置に応用する事が出来る。例えば、有機エ
レクトロルミネッセンス表示装置に用いるＴＦＴアレイ
基板などに本発明を適用してもよい。
【００８０】［液晶装置の電子機器への適用］このよう
に構成した半透過・反射型の液晶装置１００は、各種の
電子機器の表示部として用いることができるが、その一
例を、図１６、および図１７（Ａ）、（Ｂ）を参照して
説明する。
【００８１】図１６は、本発明に係る液晶装置を表示装
置として用いた電子機器の回路構成を示すブロック図で
ある。
【００８２】図１６において、電子機器は、表示情報出
力源７０、表示情報処理回路７１、電源回路７２、タイ
ミングジェネレータ７３、そして液晶装置７４を有す
る。また、液晶装置７４は、液晶表示パネル７５および
駆動回路７６を有する。液晶装置７４としては、前述し
た液晶装置１００を用いることができる。
【００８３】表示情報出力源７０は、ＲＯＭ（Ｒｅａｄ
Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ
Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等といったメモリ、各種
ディスク等といったストレージユニット、デジタル画像
信号を同調出力する同調回路等を備え、タイミングジェ
ネレータ７３によって生成された各種のクロック信号に
基づいて、所定フォーマットの画像信号等といった表示
情報を表示情報処理回路７１に供給する。
【００８４】表示情報処理回路７１は、シリアル−パラ
レル変換回路や、増幅・反転回路、ローテーション回
路、ガンマ補正回路、クランプ回路等といった周知の各
種回路を備え、入力した表示情報の処理を実行して、そ
の画像信号をクロック信号ＣＬＫと共に駆動回路７６へ
供給する。電源回路７２は、各構成要素に所定の電圧を
供給する。
【００８５】図１７（Ａ）は、本発明に係る電子機器の
一実施形態であるモバイル型のパーソナルコンピュータ
を示している。ここに示すパーソナルコンピュータ８０
は、キーボード８１を備えた本体部８２と、液晶表示ユ
ニット８３とを有する。液晶表示ユニット８３は、前述
した液晶装置１００を含んで構成される。
【００８６】図１７（Ｂ）は、本発明に係る電子機器の
他の実施形態である携帯電話機を示している。ここに示
す携帯電話機９０は、複数の操作ボタン９１と、前述し
た液晶装置１００からなる表示部とを有している。
【００８７】
【発明の効果】以上説明したように、本発明では、複数
の画素列の各々に対応する複数の単位回路を、対応する
画素列の形成位置をＹ方向に延長した領域上からＸ方向
にずれた位置に形成することにより、各々点在していた
スペースを、単位回路が形成されていない空き領域とし
て集約させ、この空き領域に識別記号や基板間導通電極
などを配置する。従って、従来であれば、画像表示領域
の周辺領域において識別記号や基板間導通電極などが占
めていた領域を周辺回路が構成されていた領域内に配置
することができるので、周辺領域を狭めることができ
る。その結果表示体の小型化や、単位基板当たりの採れ
個数を増大させ製造コスト削減などの効果を得ることが
できる。
【図面の簡単な説明】
【図１】（Ａ）、（Ｂ）はそれぞれ、本発明の実施の形
態１に係る液晶装置をその上に形成された各構成要素と
共に対向基板の側から見た平面図、および図１（Ａ）の
Ｈ−Ｈ′断面図である。
【図２】図１に示す液晶装置に用いたＴＦＴアレイ基板
の構成を模式的に示すブロック図である。
【図３】図２に示すデータ線駆動回路の説明図である。
【図４】図２の画像表示領域にマトリクス状に形成され
た複数の画素における各種素子、配線などの等価回路図
である。
【図５】図４に示す画素の平面図である。
【図６】図５のＡ−Ａ′線に相当する位置で切断したと
きの断面図である。
【図７】図１に示す駆動回路の平面図である。
【図８】図７に示す駆動回路用のＴＦＴの断面図であ
る。
【図９】図１および図２に示す基板間導通部分の断面図
である。
【図１０】図１および図２に示す識別記号の平面図であ
る。
【図１１】図１０に示す識別記号の形成領域の断面図で
ある。
【図１２】本発明の実施の形態２に係る液晶装置に用い
たＴＦＴアレイ基板の構成を模式的に示すブロック図で
ある。
【図１３】本発明の実施の形態３に係る液晶装置に用い
たＴＦＴアレイ基板の構成を模式的に示すブロック図で
ある。
【図１４】本発明の別の実施の形態に係る液晶装置に用
いたＴＦＴアレイ基板の構成を模式的に示すブロック図
である。
【図１５】本発明のさらに別の実施の形態に係る液晶装
置に用いたＴＦＴアレイ基板の構成を模式的に示すブロ
ック図である。
【図１６】本発明に係る液晶装置を表示装置として用い
た電子機器の回路構成を示すブロック図である。
【図１７】（Ａ）、（Ｂ）はそれぞれ、本発明に係る液
晶装置を用いたモバイル型のパーソナルコンピュータを
示す説明図、および携帯電話機の説明図である。
【図１８】従来の液晶装置をその上に形成された各構成
要素と共に対向基板の側から見た平面図である。
【図１９】図１８に示す液晶装置に用いたＴＦＴアレイ
基板の構成を模式的に示すブロック図である。
【符号の説明】
１ａ、１ｇ、１６０ 半導体膜 ３ａ 走査線 ３ｂ 容量線 ６ａ データ線 ６ｂ ドレイン電極 ８ａ 光反射膜 ９ａ 画素電極 ９ｇ 基板間導通電極 １０ ＴＦＴアレイ基板 １０ａ 画像表示領域 １０ｘ、１０ｙ 空き領域 １３ａ 凹凸形成層 ２０ 対向基板 ２１ 対向電極 ３０ 画素スイッチング用のＴＦＴ ４０ 識別記号 ７０ 蓄積容量 １００ 液晶装置（電気光学装置） １００ｂ 額縁領域 １０１ データ線駆動回路 １０１ｂ シフトレジスタ回路 １０１ｃ サンプルホールド回路 １０１ｅ 単位回路 １０２ 端子 １０４ 走査線駆動回路 １０６ 基板間導通材
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｆ 9/30 ３３８ Ｇ０９Ｆ 9/30 ３３８ 9/35 9/35 Ｆターム(参考） 2H092 GA38 GA44 GA59 JA24 NA25 PA06 5C094 AA15 AA43 AA48 BA03 BA43 CA19 DA09 DA13 DB01 DB02 DB04 DB05 EA02 EA04 EA10 FA01 FB12 FB14 FB15 5G435 AA17 AA18 BB12 CC09 EE37 KK05

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 基板面上で互いに直交する二方向をＸ方
    向およびＹ方向としたときに、当該基板上に、少なくと
    も、複数の画素が所定のピッチでＸ方向およびＹ方向に
    配置された画像表示領域と、該画像表示領域に対してＹ
    方向に隣接する領域に配置された周辺回路とを有する電
    気光学装置において、 前記周辺回路の少なくとも一部では、Ｘ方向に並ぶ複数
    の画素列の各々に対応する複数の単位回路がＸ方向に所
    定のピッチで複数並び、かつ、 前記複数の単位回路は、対応する画素列の形成位置をＹ
    方向に延長した領域上からＸ方向にずれていることによ
    り、前記画像表示領域に対してＹ方向で隣接する領域の
    うち、当該単位回路の形成領域に対してＸ方向で隣接す
    る領域に当該単位回路が形成されていない空き領域を形
    成していることを特徴とする電気光学装置。
  2. 【請求項２】 請求項１において、前記周辺回路では、
    Ｘ方向に離れる複数の単位回路形成領域に前記単位回路
    が形成されていることにより、前記単位回路形成領域で
    挟まれた位置に前記空き領域が形成されていることを特
    徴とする電気光学装置。
  3. 【請求項３】 請求項１において、前記周辺回路では、
    前記単位回路のＸ方向におけるピッチが前記画素列のＸ
    方向におけるピッチよりも狭いことにより、当該単位回
    路の形成領域に対してＸ方向で隣接する両側位置、ある
    いは一方側位置に前記空き領域が形成されていることを
    特徴とする電気光学装置。
  4. 【請求項４】 請求項１において、前記周辺回路では、
    前記単位回路のＸ方向におけるピッチが前記画素列のＸ
    方向におけるピッチよりも狭く、かつ、Ｘ方向に離れる
    複数の単位回路形成領域に前記単位回路が形成されてい
    ることにより、当該単位回路形成領域で挟まれた位置に
    前記空き領域が形成されていることを特徴とする電気光
    学装置。
  5. 【請求項５】 請求項１ないし４のいずれかにおいて、
    前記空き領域には、各種情報が記録された識別記号が付
    されていることを特徴とする電気光学装置。
  6. 【請求項６】 請求項１ないし４のいずれかにおいて、
    前記基板には、それに対向配置された対向基板側の電極
    に対して当該基板間に挟まれた基板間導通剤を介して電
    気的に接続する基板間導通電極が形成され、 当該基板間導通電極は、前記空き領域に形成されている
    ことを特徴とする電気光学装置。
  7. 【請求項７】 請求項１ないし４のいずれかにおいて、
    前記基板には、それに対向配置された対向基板側の電極
    に対して当該基板間に挟まれた基板間導通剤を介して電
    気的に接続する基板間導通電極が形成され、 当該基板間導通電極、および各種情報が記録された識別
    記号が前記空き領域に形成されていることを特徴とする
    電気光学装置。
  8. 【請求項８】 請求項１ないし７のいずれかにおいて、
    前記複数の画素は、各々、画素電極および画素スイッチ
    ング用の薄膜トランジスタを備え、 前記周辺回路は、前記画素スイッチング用の薄膜トラン
    ジスタのソースに電気的に接続するデータ線に対して、
    前記単位回路が各々、１対１で形成されたデータ線駆動
    回路であることを特徴とする電気光学装置。
  9. 【請求項９】 請求項１ないし７のいずれかにおいて、
    前記複数の画素は、各々、画素電極および画素スイッチ
    ング用の薄膜トランジスタを備え、 前記周辺回路は、前記画素スイッチング用の薄膜トラン
    ジスタのゲートに電気的に接続する走査線に対して、前
    記単位回路が各々、１対１で形成された走査線駆動回路
    であることを特徴とする電気光学装置。
  10. 【請求項１０】 請求項１ないし９のいずれかにおい
    て、前記基板は、電気光学物質としての液晶を保持して
    いることを特徴とする電気光学装置。
  11. 【請求項１１】 請求項１ないし１０のいずれかに規定
    する電気光学装置を用いたことを特徴とする電子機器。
JP2002074302A 2002-03-18 2002-03-18 電気光学装置、および電子機器 Pending JP2003271070A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002074302A JP2003271070A (ja) 2002-03-18 2002-03-18 電気光学装置、および電子機器
US10/351,537 US6862071B2 (en) 2002-03-18 2003-01-27 Electrooptic device and electronic device
TW092102903A TW580602B (en) 2002-03-18 2003-02-12 Electrooptic device and electronic device
CNB031195768A CN1249504C (zh) 2002-03-18 2003-03-11 电光装置和电子设备
CNU032405693U CN2687712Y (zh) 2002-03-18 2003-03-12 电光装置和电子设备
KR10-2003-0016376A KR100492713B1 (ko) 2002-03-18 2003-03-17 전기 광학 장치 및 전자 기기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002074302A JP2003271070A (ja) 2002-03-18 2002-03-18 電気光学装置、および電子機器

Publications (1)

Publication Number Publication Date
JP2003271070A true JP2003271070A (ja) 2003-09-25

Family

ID=28035295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002074302A Pending JP2003271070A (ja) 2002-03-18 2002-03-18 電気光学装置、および電子機器

Country Status (5)

Country Link
US (1) US6862071B2 (ja)
JP (1) JP2003271070A (ja)
KR (1) KR100492713B1 (ja)
CN (2) CN1249504C (ja)
TW (1) TW580602B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006133271A (ja) * 2004-11-02 2006-05-25 Seiko Epson Corp 電気光学装置及び電子機器
JP2007047746A (ja) * 2005-07-15 2007-02-22 Seiko Epson Corp 電気光学装置及び電子機器
WO2007026446A1 (ja) * 2005-08-30 2007-03-08 Sharp Kabushiki Kaisha デバイス基板および液晶パネル
US7480026B2 (en) 2003-12-16 2009-01-20 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP2012118556A (ja) * 2012-01-18 2012-06-21 Seiko Epson Corp 電気光学装置及び電子機器
WO2012115052A1 (ja) * 2011-02-25 2012-08-30 シャープ株式会社 表示パネル、および、該表示パネルを備えた表示装置、ならびに、該表示パネルを備えた電子機器
JP2012194322A (ja) * 2011-03-16 2012-10-11 Seiko Epson Corp 電気光学装置
JP2013109154A (ja) * 2011-11-21 2013-06-06 Japan Display East Co Ltd 液晶表示装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI342459B (en) * 2004-03-26 2011-05-21 Chimei Innolux Corp Glass substrate
KR20060079721A (ko) * 2005-01-03 2006-07-06 삼성전자주식회사 액정 표시 장치용 표시판의 제조 방법
JP2007272203A (ja) * 2006-03-06 2007-10-18 Nec Corp 表示装置
CN101017640B (zh) * 2007-02-27 2010-06-30 友达光电股份有限公司 显示面板
TWI370308B (en) * 2008-11-12 2012-08-11 Au Optronics Corp Active device array substrate and liquid crystal display panel
CN103035172B (zh) * 2012-11-26 2014-10-08 友达光电(厦门)有限公司 可标记的显示面板及其辨识方法
CN103268049B (zh) * 2012-12-06 2016-05-11 厦门天马微电子有限公司 阵列基板及其制备方法、液晶面板和显示装置
CN104600200B (zh) * 2014-12-26 2017-07-28 上海天马微电子有限公司 一种阵列基板及显示面板
JP7081490B2 (ja) * 2016-09-27 2022-06-07 株式会社ニコン レイアウト情報提供方法、レイアウト情報、決定方法、プログラム、並びに情報記録媒体
JP6508255B2 (ja) * 2017-05-17 2019-05-08 セイコーエプソン株式会社 電気光学装置および電子機器
JP2019159240A (ja) * 2018-03-16 2019-09-19 シャープ株式会社 表示パネル

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3683294B2 (ja) 1994-09-08 2005-08-17 株式会社 日立ディスプレイズ 液晶表示装置
EP0757277B1 (en) * 1995-02-17 2004-12-08 Citizen Watch Co. Ltd. Liquid crystal display element
JP3315834B2 (ja) * 1995-05-31 2002-08-19 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
JP2000162632A (ja) 1998-11-30 2000-06-16 Optrex Corp 液晶表示装置
KR100436085B1 (ko) * 2000-10-20 2004-06-12 롬 가부시키가이샤 액정표시장치, 및 액정표시장치용 반도체 칩의 제조방법

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7480026B2 (en) 2003-12-16 2009-01-20 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP2006133271A (ja) * 2004-11-02 2006-05-25 Seiko Epson Corp 電気光学装置及び電子機器
JP4586499B2 (ja) * 2004-11-02 2010-11-24 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2007047746A (ja) * 2005-07-15 2007-02-22 Seiko Epson Corp 電気光学装置及び電子機器
JP4650343B2 (ja) * 2005-07-15 2011-03-16 セイコーエプソン株式会社 電気光学装置及び電子機器
WO2007026446A1 (ja) * 2005-08-30 2007-03-08 Sharp Kabushiki Kaisha デバイス基板および液晶パネル
JPWO2007026446A1 (ja) * 2005-08-30 2009-03-05 シャープ株式会社 デバイス基板および液晶パネル
WO2012115052A1 (ja) * 2011-02-25 2012-08-30 シャープ株式会社 表示パネル、および、該表示パネルを備えた表示装置、ならびに、該表示パネルを備えた電子機器
JP2012194322A (ja) * 2011-03-16 2012-10-11 Seiko Epson Corp 電気光学装置
JP2013109154A (ja) * 2011-11-21 2013-06-06 Japan Display East Co Ltd 液晶表示装置
JP2012118556A (ja) * 2012-01-18 2012-06-21 Seiko Epson Corp 電気光学装置及び電子機器

Also Published As

Publication number Publication date
US6862071B2 (en) 2005-03-01
CN1249504C (zh) 2006-04-05
KR20030076308A (ko) 2003-09-26
TW200304563A (en) 2003-10-01
KR100492713B1 (ko) 2005-06-07
TW580602B (en) 2004-03-21
US20030174271A1 (en) 2003-09-18
CN1445584A (zh) 2003-10-01
CN2687712Y (zh) 2005-03-23

Similar Documents

Publication Publication Date Title
KR100661850B1 (ko) 반도체장치 제작방법
JP2003271070A (ja) 電気光学装置、および電子機器
KR100514509B1 (ko) 반도체 장치, 전기 광학 장치, 및 전자 기기
JP2001051303A (ja) 液晶表示装置及びその製造方法
US7329901B2 (en) Thin-film semiconductor device, electro-optical device, and electronic apparatus
US6882016B2 (en) Semiconductor device, electro-optical device, electronic apparatus, and method for manufacturing semiconductor device
JP2007071936A (ja) 液晶装置、液晶装置の製造方法、および電子機器
US6753839B2 (en) Electro-optical panel and electronic device
JP2003271067A (ja) 電気光学装置の製造方法、電気光学装置、および電子機器
KR100603098B1 (ko) 반도체 장치, 전기 광학 장치 및 전자기기
JP4063266B2 (ja) 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置、および電子機器
US20080143902A1 (en) Liquid crystal panel having common electrode connecting units in liquid crystal layer thereof
JP4428330B2 (ja) 電気光学装置、および電子機器
JP2003338628A (ja) 薄膜半導体装置、電気光学装置、電子機器、薄膜半導体装置の製造方法、電気光学装置の製造方法
JP2003255853A (ja) 電気光学装置、および電子機器
JP2003228036A (ja) 電気光学装置、電子機器、および電気光学装置の製造方法
JP4631255B2 (ja) アクティブマトリクス基板、表示装置、及び電子機器
JP2005234514A (ja) ディスプレイ装置
CN112639598A (zh) 显示基板及显示面板
JP2005084508A (ja) 表示装置及び電子機器及び表示装置の製造方法
KR101097790B1 (ko) 액정표시소자
JP2003173153A (ja) 信号線の配線方法および薄膜トランジスタアレイ基板
JP3988734B2 (ja) 電気光学装置及び電子機器
JP2003249659A (ja) 半導体装置、電気光学装置、および電子機器
JP2004117575A (ja) 表示装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070109

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070306

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070402