KR20030076308A - 전기 광학 장치 및 전자 기기 - Google Patents

전기 광학 장치 및 전자 기기 Download PDF

Info

Publication number
KR20030076308A
KR20030076308A KR10-2003-0016376A KR20030016376A KR20030076308A KR 20030076308 A KR20030076308 A KR 20030076308A KR 20030016376 A KR20030016376 A KR 20030016376A KR 20030076308 A KR20030076308 A KR 20030076308A
Authority
KR
South Korea
Prior art keywords
substrate
circuit
region
board
electrode
Prior art date
Application number
KR10-2003-0016376A
Other languages
English (en)
Other versions
KR100492713B1 (ko
Inventor
후지카와신스케
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20030076308A publication Critical patent/KR20030076308A/ko
Application granted granted Critical
Publication of KR100492713B1 publication Critical patent/KR100492713B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 주변 회로의 레이아웃(layout)을 개량하여, 표시에 직접적으로 기여하지 않는 영역을 좁힐 수 있는 전기 광학 장치 및 전자 기기를 제공하는 것이다.
액정 장치(100)의 TFT 어레이 기판(10)에 있어서, 데이터선 구동 회로(101)에서는, 시프트 레지스터(shift register) 회로(101b)를 구성하는 단위 회로(101e)가, X 방향으로 이격(離隔)되는 단위 회로 형성 영역(101x, 101y)에 형성되고, 또한, 단위 회로(101e)의 X 방향에서의 피치는, 실시예 2와 마찬가지로, 화소열의 X 방향에서의 피치보다도 좁다. 이 때문에, 단위 회로 형성 영역(101x, 101y)의 사이에 유지된 위치에, 단위 회로(101e)가 배치되어 있지 않은 통합된 공백 영역(free region)(10x)이 형성되고, 거기에 식별 기호(40)가 형성되어 있다.

Description

전기 광학 장치 및 전자 기기{ELECTROOPTIC DEVICE AND ELECTRONIC DEVICE}
본 발명은, 기판 상에 주변 회로가 형성된 전기 광학 장치 및 전자 기기에 관한 것이다. 또한 자세하게 말하면, 당해 기판 상에 주변 회로를 레이아웃(layout)하는 기술에 관한 것이다.
최근, 액정 장치나 EL(electroluminescence) 디스플레이 패널로 대표되는 전기 광학 장치는, 휴대 전화기나 휴대형 컴퓨터, 비디오 카메라 등과 같은 전자 기기의 표시부로서 주목을 받고 있다. 이러한 전기 광학 장치 중에서, 예컨대, 화소 스위칭 소자로서 박막 트랜지스터(이하, TFT라고 함)를 이용한 액티브 매트릭스형의 액정 장치에서는, 도 18에 도시된 바와 같이, 투명 기판에 화소 전극이나 화소 스위칭용 TFT(모두 도시하지 않음)가 형성된 TFT 어레이 기판(10)과, 투명 기판에 대향 전극(도시하지 않음) 등이 형성된 대향 기판(20)을 소정의 간극을 사이에 두고 밀봉재(107)로 접합하고 또한, 이들 기판사이에 전기 광학 물질로서 액정을 유지시키고 있다.
TFT 어레이 기판(10)에는, 도 19에 도시하는 바와 같이, 서로 직교하는 방향을 X 방향 및 Y 방향으로 했을 때에, Y 방향으로 연장되는 복수의 데이터선(6a)과, X 방향으로 연장되는 복수의 주사선(3a)이 교차하는 부분에 대응하여 복수의 화소(100a)가 소정의 피치에서 매트릭스 형상으로 구성되고, 이들의 화소(100a)가 매트릭스 형상으로 배치되어 있는 영역에 의해서, 표시가 실제로 실행되는 화상 표시 영역(10a)이 구성되어 있다.
또한, 화상 표시 영역(10a)의 주변 중에서, 화상 표시 영역(10a)에 대하여 Y 방향에서 인접하는 영역에는, 시프트 레지스터(shift register) 회로(101b), 시프트 레지스터 회로(101b)로부터 출력된 신호에 기초하여 동작하는 아날로그 스위치를 갖춘 샘플 홀드 회로(101c), 및 6상(相)으로 전개된 각 화상 신호에 대응하는 6개의 화상 신호선(101d) 등을 구비한 데이터선 구동 회로(101)가 형성되어 있다.데이터선 구동 회로(101)에 있어서, 시프트 레지스터 회로(101b)나 샘플 홀드 회로(101c) 등은, 데이터선(6a) 및 그것에 접속하는 화소열에 대하여 일대일의 관계를 갖고, 데이터선(6a) 및 그것에 접속하는 화소열의 형성 영역을 Y 방향으로 연장한 영역 상에 형성되어 있다. 이 때문에, 시프트 레지스터 회로(101b) 등의 X 방향에서의 피치는, 화소열의 X 방향에서의 피치와 같다.
또한, 도 18 및 도 19에 도시하는 바와 같이, 화상 표시 영역(10a)의 주변에는, 주사선(3a)에 전기적으로 접속하는 주사선 구동 회로(104)가 형성되어 있고, 또한, 단자(102)로부터 주사선 구동 회로(101) 및 데이터선 구동 회로(104) 등에 신호를 공급하는 복수의 배선(109)이 각각 레이아웃되어 있다.
또한, 화상 표시 영역(10a)의 주변 중, 대향 기판(20)과의 중첩 영역에는 기판간 도통 전극(9g)이 형성되고, 이들 기판간 도통 전극(9g)은, 기판사이에 유지된 기판간 도통재(106)를 거쳐서 대향 기판(20)의 대향 전극에 전기적으로 접속되어 있다. 따라서, TFT 어레이 기판(10)의 단자(102)에 공급했던 정전압(DCCOM)을 대향 기판(20)의 대향 전극에 공급할 수 있다.
이와 같이 구성한 액정 장치(100)에 있어서, TFT 어레이 기판(10)을 제조하는 과정에서 문제가 있어서 TFT가 동작 불량을 일으키면, 점결함이나 선결함 등과 같은 표시 결함이 발생되어 버리기 때문에, 제조 이력(履歷)을 추적할 수 있게 할 필요가 있다. 그 때문에, 액정 장치(100)에서는 TFT 어레이 기판(10)이나 액정 장치(100)의 품목 번호 등을 나타내는 식별 기호(40)를, 예컨대 2㎜×2㎜의 크기로 TFT 어레이 기판(10)에 부여하고 있다. 여기서, 식별 기호(40)는 TFT 어레이기판(10)과 대향 기판(20)을 접합한 이후에도 눈으로 볼 수 있거나, 기계적으로 판독할 수 있는 것이 요구된다. 따라서, 식별 기호(40)는 TFT 어레이 기판(10)에서, 단자(102)를 노출시키기 위해서 대향 기판(20)의 둘레에서 연장시킨 연장 부분(10c)에 형성되어 있다.
액정 장치(100)에 있어서, 화상 표시 영역(10a)의 주변은, 소위 프레임 영역(frame region)(100b)으로서, 표시에 직접적으로 기여하지 않는 영역이다. 휴대 기기에 탑재하는 경우, 기기의 소형화에 대응시키기 위해서 화상 표시 영역(10a)은 크게, 또한, 표시체 전체는 작게 하고자 한다. 또한, 제조 비용 삭감을 위해서 1장의 유리 기판으로부터 생산되는 개수를 가능한 한 많이 확보하고자 한다. 이 때문에, 액정 장치(100)에 대해서는, 액정 장치(100) 전체의 크기가 차지하는 프레임 영역(100b)의 폭을 좁히고자 하는 요구가 있지만, 화상 표시 영역(10a)의 주변에는, 데이터선 구동 회로(101), 주사선 구동 회로(104), 배선(109), 기판간 도통 전극(106), 식별 기호(40) 등이 형성되어 있기 때문에, 주변 영역(프레임 영역)을 더 이상 좁힐 수 없다고 하는 문제점이 있다.
이상의 문제점을 감안하면, 본 발명의 과제는, 주변 회로의 레이아웃을 개량하여, 표시에 직접적으로 기여하지 않는 영역을 좁힐 수 있는 전기 광학 장치 및 전자 기기를 제공하는 것에 있다.
도 1(a)은 본 발명의 실시예 1 에 따른 액정 장치를 그 위에 형성된 각 구성 요소와 함께 대향 기판 측에서 본 평면도이고, 도 1(b)은 도 1(a)의 H-H' 단면도,
도 2는 도 1에 도시된 액정 장치에 이용한 TFT 어레이 기판의 구성을 모식적으로 나타내는 블럭도,
도 3은 도 2에 도시된 데이터선 구동 회로의 설명도,
도 4는 도 2의 화상 표시 영역에 매트릭스 형상으로 형성된 복수의 화소에서의 각종 소자, 배선 등의 등가 회로도,
도 5는 도 4에 도시된 화소의 평면도,
도 6은 도 5의 A-A'선에 상당하는 위치에서 절단했을 때의 단면도,
도 7은 도 1에 도시된 구동 회로의 평면도,
도 8은 도 7에 도시된 구동 회로용 TFT의 단면도,
도 9는 도 1 및 도 2에 도시된 기판간 도통 부분의 단면도,
도 10은 도 1 및 도 2에 도시된 식별 기호의 평면도,
도 11은 도 10에 도시된 식별 기호의 형성 영역의 단면도,
도 12는 본 발명의 실시예 2에 따른 액정 장치에 이용한 TFT 어레이 기판의구성을 모식적으로 나타내는 블럭도,
도 13은 본 발명의 실시예 3에 따른 액정 장치에 이용한 TFT 어레이 기판의 구성을 모식적으로 나타내는 블럭도,
도 14는 본 발명의 별도의 실시예에 따른 액정 장치에 이용한 TFT 어레이 기판의 구성을 모식적으로 나타내는 블럭도,
도 15는 본 발명의 또 다른 별도의 실시예에 따른 액정 장치에 이용한 TFT 어레이 기판의 구성을 모식적으로 나타내는 블럭도,
도 16은 본 발명에 따른 액정 장치를 표시 장치로서 이용한 전자 기기의 회로 구성을 나타내는 블럭도,
도 17(a)은 본 발명에 따른 액정 장치를 이용한 모바일형의 퍼스널 컴퓨터를 도시하는 설명도이고, 도 17(b)은 휴대 전화기의 설명도,
도 18은 종래의 액정 장치를 그 위에 형성된 각 구성 요소와 함께 대향 기판 측에서 본 평면도,
도 19는 도 18에 도시된 액정 장치에 이용한 TFT 어레이 기판의 구성을 모식적으로 나타내는 블럭도.
도면의 주요 부분에 대한 부호의 설명
1a, 1g, 160 : 반도체막3a : 주사선
3b : 용량선6a : 데이터선
6b : 드레인 전극8a : 광 반사막
9a : 화소 전극9g : 기판간 도통 전극
10 : TFT 어레이 기판10a : 화상 표시 영역
10x, 10y : 공백 영역13a : 요철 형성층
20 : 대향 기판21 : 대향 전극
30 : 화소 스위칭용 TFT40 : 식별 기호
70 : 축적 용량100 : 액정 장치(전기 광학 장치)
100b : 프레임 영역(frame region)
101 : 데이터선 구동 회로
101b : 시프트 레지스터(shift register) 회로
101c : 샘플 홀드(sample hold) 회로
101e : 단위 회로
102 : 단자104 : 주사선 구동 회로
106 : 기판간 도통재
상기 과제를 해결하기 위해서, 본 발명에서는, 기판 상에서 서로 직교하는 2 방향을 X 방향 및 Y 방향으로 할 때, 당해 기판 상에, 적어도 복수의 화소가 소정의 피치(pitch)로 X 방향 및 Y 방향으로 배치된 화상 표시 영역과, 해당 화상 표시 영역에 대하여 Y 방향에서 인접하는 영역에 배치된 주변 회로를 갖는 전기 광학 장치에 있어서, 상기 주변 회로의 적어도 일부에서는, X 방향으로 배열되는 복수의 화소열의 각각에 대응하는 복수의 단위 회로가 X 방향으로 소정의 피치로 복수 나열되고, 또한, 상기 복수의 단위 회로는, 대응하는 화소열의 형성 위치를 Y 방향으로 연장된 영역 상에서 X 방향으로 어긋난 위치에 형성되어 있는 것에 의해, 상기 화상 표시 영역에 대하여 Y 방향에서 인접하는 영역에 대하여, 해당 단위 회로의 형성 영역에 대하여 X 방향에서 인접하는 위치에 해당 단위 회로가 형성되어 있지 않은 공백 영역(free region)을 형성하고 있는 것을 특징으로 한다.
본 발명에 있어서는, 복수의 화소열의 각각에 대응하는 복수의 단위 회로를, 대응하는 화소열의 형성 위치를 Y 방향으로 연장된 영역 상에서 X 방향으로 어긋난 위치에 형성하는 것에 의해, 각각 점재(點在)하고 있었던 공간을 단위 회로가 형성되어 있지 않은 공백 영역으로 집약시켜, 이 공백 영역에 식별 기호나 기판간 도통 전극 등을 배치한다. 따라서, 종래에는 화상 표시 영역의 주변 영역에서 식별 기호나 기판간 도통 전극 등이 차지하고 있었던 영역을 주변 회로가 구성되어 있던 영역 내에 배치할 수 있기 때문에, 주변 영역(프레임 영역)을 좁힐 수 있다.
본 발명에 있어서, 상기 주변 회로는, X 방향으로 이격(離隔)되는 복수의 단위 회로 형성 영역에 상기 단위 회로가 형성되어 있는 것에 의해, 상기 단위 회로 형성 영역 사이에 유지된 위치에 상기 공백 영역이 형성되어 있는 구성이어도 좋다. 이와 같이 구성하면, 종래에는 주변 회로에 대하여 X 방향에서 인접하는 양측에 공간(space)이 있었지만, 본 실시예에서는 결과적으로, 이러한 공간을 단위 회로형성 영역 사이에 집약하여, 종합된 넓은 공백 영역을 형성할 수 있다. 따라서, 이 공백 영역에 식별 기호나 기판간 도통 전극 등을 배치하면, 주변 영역을 좁힐 수 있다.
본 발명에 있어서, 상기 주변 회로에서는, 예컨대, 상기 단위 회로의 X 방향에서의 피치가 상기 화소열의 X 방향에서의 피치보다도 좁은 것에 의해, 해당 단위 회로의 형성 영역에 대하여 X 방향에서 인접하는 양측 위치, 또는 한 쪽 위치에 상기 공백 영역이 형성되어 있다. 이와 같이 구성하면, 주변 회로가 차지하고 있는 영역을 좁히고, 그것에 의하여 발생한 공백 영역에 식별 기호나 기판간 도통 전극 등을 배치할 수 있다. 그 때문에, 주변 영역을 좁힐 수 있다.
본 발명에 있어서, 상기 주변 회로에서는, 상기 단위 회로의 X 방향에서의 피치가 상기 화소열의 X 방향에서의 피치보다도 좁고, 또한, X 방향으로 이격되는 복수의 단위 회로 형성 영역에 상기 단위 회로가 형성되어 있는 것에 의해, 해당 단위 회로 형성 영역 사이에 유지된 위치에 상기 공백 영역이 형성되어 있는 것이 바람직하다. 이와 같이 구성하면, 주변 회로가 차지하고 있는 영역을 좁히고, 또한, 주변 회로의 양측에 있던 공간을 단위 회로 형성 영역 사이에 집약하여, 넓은 공백 영역을 형성할 수 있다. 그 때문에, 이 공백 영역에 식별 기호나 기판간 도통 전극 등을 배치할 수 있기 때문에, 주변 영역을 좁힐 수 있다.
본 발명에 있어서, 상기 공백 영역은, 각종 정보가 기록된 식별 기호의 형성 영역으로서 이용하는 것이 바람직하다.
본 발명에 있어서, 상기 기판에는, 그것에 대향 배치된 대향 기판측의 전극에 대하여 당해 기판사이에 유지된 기판간 도통제(導通劑)를 거쳐서 전기적으로 접속하는 기판간 도통 전극이 형성되어 있는 경우에는, 상기 공백 영역은, 당해 기판간 도통 전극의 형성 영역으로서 이용되고 있는 구성이어도 좋다.
본 발명에 있어서, 상기 기판에는, 그것에 대향 배치된 대향 기판측의 전극에 대하여 당해 기판사이에 유지된 기판간 도통제를 거쳐서 전기적으로 접속하는 기판간 도통 전극이 형성되어 있는 경우에는, 상기 공백 영역은, 당해 기판간 도통 전극의 형성 영역 및 각종 정보가 기록된 식별 기호의 형성 영역으로서 이용되고 있는 구성이어도 좋다.
본 발명에 있어서, 상기 복수의 화소는, 각각, 화소 전극 및 화소 스위칭용 박막 트랜지스터를 갖추는 경우가 있고, 이 경우, 상기 주변 회로는, 예컨대, 상기 화소 스위칭용 박막 트랜지스터의 소스에 전기적으로 접속하는 데이터선에 대하여, 상기 단위 회로가 각각 일대일로 형성된 데이터선 구동 회로이다.
본 발명에 있어서, 상기 복수의 화소는, 각각 화소 전극 및 화소 스위칭용 박막 트랜지스터를 갖추는 경우가 있고, 이 경우, 상기 주변 회로는, 상기 화소 스위칭용 박막 트랜지스터의 게이트에 전기적으로 접속하는 주사선에 대하여 상기 단위 회로가 각각 일대일로 형성된 주사선 구동 회로여도 좋다.
본 발명에 있어서, 상기 기판은, 예컨대, 전기 광학 물질로서의 액정을 유지하고 있다.
본 발명에 따른 전기 광학 장치는 휴대형 컴퓨터나 휴대 전화기 등과 같은 전자 기기에서 표시부 등을 구성하는 데 이용된다.
발명의 실시예
도면을 참조하여, 대표적인 전기 광학 장치인 액정 장치에 본 발명을 적용한 예를 설명한다. 또, 각 도면에서는, 각 층이나 각 부재를 도면 상에서 인식 가능한 정도의 크기로 하기 때문에, 각 층이나 각 부재마다 축척을 다르게 하고 있다. 또, 본 발명을 적용한 액정 장치는, 도 18 및 도 19를 참조하여 설명한 것과 기본적인 구성이 공통적이기 때문에, 공통적인 기능을 갖는 부분에는 동일한 부호를 부여하여 설명한다. 또, 이하의 설명에서는, 기판면 상에서 서로 직교하는 2 방향을 X 방향 및 Y 방향으로 했을 때에, 주사선이 연장되고 있는 방향을 X 방향으로 하고, 데이터선이 연장되고 있는 방향을 Y 방향으로 했지만, 그것과는 반대로, 주사선이 연장되고 있는 방향을 Y 방향으로 하고, 데이터선이 연장되고 있는 방향을 X 방향으로 하여 본 발명을 적용하더라도 좋다.
(실시예 1)
(액정 장치의 전체 구성)
도 1(a)은 액정 장치를 그 위에 형성된 각 구성 요소와 같이 대향 기판 측에서 본 평면도이고, 도 1(b)은 대향 기판을 포함하여 도시한 도 1(a)의 H-H' 단면도이다.
도 1(a)에서, 액정 장치(100)(전기 광학 장치)의 TFT 어레이 기판(10)에는, 대향 기판(20)의 둘레를 따라서 밀봉재(107)(도 1(a)의 우측 하단을 향하도록 그려진 사선 영역)가 마련되고, 이 밀봉재(107)에 의해서, TFT 어레이 기판(10)과 대향 기판(20)은 소정의 간격을 가지고 접합되어 있다. TFT 어레이 기판(10)의 외주 측에는, 기판 주변(111) 측에서 밀봉재(107)와 일부가 중첩되도록 데이터선 구동 회로(101)가 형성되고, 기판 주변(113, 114) 측에는 주사선 구동 회로(104)가 형성되어 있다. 또한, TFT 어레이 기판(10)에서 대향 기판(20)으로부터의 연장 영역(10c)에는 다수의 단자(102)가 형성되어 있다. TFT 어레이 기판(10)에서 기판 주변(111)과 대향하는 기판 주변(112)에는, 화상 표시 영역(10a)의 양측에 마련된 주사선 구동 회로(104)를 연결하기 위한 복수의 배선(105)이 형성되어 있다.
대향 기판(20)의 4개의 모서리(corner)부에 상당하는 영역에는, TFT 어레이 기판(10)과 대향 기판(20) 사이에서 전기적 도통을 취하기 위한 기판간 도통 전극(9g) 및 기판간 도통재(106)가 형성되어 있다. 기판간 도통 전극(9g)의 개수 등은 적시 변경 가능하다.
또, 주사선에 공급되는 주사 신호의 지연이 문제가 되지 않는다면, 주사선 구동 회로(104)는 한 쪽만으로도 좋은 것은 당연하다. 반대로, 데이터선 구동 회로(101)를 화상 표시 영역(10a)의 변을 따라 양측에 배열해도 무방하다.
도 1(b)에 도시된 바와 같이, TFT 어레이 기판(10)과 대향 기판(20)은, 밀봉재(107)에 의해서 소정의 간극을 사이에 두고 접합되고, 이들의 간극에 액정(50)이 유지되어 있다. 밀봉재(107)는, TFT 어레이 기판(10)과 대향 기판(20)을 그들의 주변에서 접합하기 위한 광 경화 수지나 열 경화성 수지 등으로 이루어지는 접착제이며, 양 기판사이의 거리를 소정값으로 하기 위한 유리 섬유(glass fiber), 또는 유리 비드(glass bead) 등의 갭재가 배합되어 있다.
자세한 내용은 후술하겠지만, TFT 어레이 기판(10)에는, 화소 전극(9a)이 매트릭스 형상으로 형성되어 있다. 이것에 반해, 대향 기판(20)에는, 밀봉재(107)의 내측 영역에 차광성 재료로 이루어지는 주변 차단용의 차광막(108)이 형성되어 있다. 또한, 대향 기판(20)에서, TFT 어레이 기판(10)에 형성되어 있는 화소 전극(9a)의 종횡의 경계 영역과 대향하는 영역에는, 블랙 매트릭스(black matrices), 또는 블랙 스트라이프(black stripe)등으로 불리는 차광막(23)이 형성되고, 그 상층 쪽에는, ITO 막으로 이루어지는 대향 전극(21)이 형성되어 있다.
이와 같이 구성한 액정 장치(100)에 대해서는, 예를 들면, 투사형 표시 장치(액정 프로젝터)에서 사용하는 경우, 3장의 액정 장치(100)가 R, G, B용의 광 밸브(light valve)로서 각각 사용된다. 이 경우, 각 액정 장치(100)의 각각에는, R, G, B 색 분해용 다이클로익 미러(dichroic mirror)를 거쳐서 분해된 각 색의 광이 투사광으로서 각각 입사되기 때문에, 액정 장치(100)에는 컬러 필터가 형성되어 있지 않다. 단지, 후술하는 바와 같이, 모바일 컴퓨터, 휴대 전화기, 액정 텔레비전 등과 같은 전자 기기의 컬러 표시 장치로서 이용하는 경우에는, 도시를 생략하지만, 대향 기판(20)에 있어서 각 화소 전극(9a)에 대향하는 영역에 R, G, B의 컬러 필터를 그 보호막과 함께 형성한다.
(액정 장치(100)의 구성 및 동작)
TFT 어레이 기판(10) 및 액정 장치(100)의 전기적인 구성 및 동작에 대하여, 도 2, 도 3 및 도 4를 참조하여 설명한다.
도 2는 액정 장치(100)에 이용되는 구동 회로 내장형의 TFT 어레이 기판(10)의 구성을 모식적으로 나타내는 블럭도이다. 도 3은 TFT 어레이 기판(10)에 형성되어 있는 데이터선 구동 회로(101)의 설명도이다. 도 4는 이 액정 장치(100)에서 화상 표시 영역(10a)을 구성하기 위해서 매트릭스 형상으로 형성된 복수의 화소에서 각종 소자, 배선 등의 등가 회로도이다. 또, 도 2에는 본 실시예의 액정 장치(100)의 외형(기판 주변(113, 114))을 실선으로 도시하고, 종래 액정 장치의 외형을 일점 쇄선으로 도시하고 있다.
도 2에 도시하는 바와 같이, TFT 어레이 기판(10)에서는, 이 기판 상에서 서로 직교하는 2 방향을 X 방향 및 Y 방향으로 했을 때, Y 방향으로 연장한 복수의 데이터선(6a)과, X 방향으로 연장된 복수의 주사선(3a)이 교차하는 부분에 대응하여 복수의 화소(100a)가 소정의 피치로 매트릭스 형상으로 구성되고, 이들의 화소(100a)가 매트릭스 형상으로 배치되어 있는 영역에 의해서, 표시가 실제로 실행되는 화상 표시 영역(10a)이 구성되어 있다.
TFT 어레이 기판(10)에서, 기판 주변(111)에는, 정전압, 변조 화상 신호, 각종 구동 신호 등이 입력되는 알루미늄막 등의 금속막, 금속 실리사이드(silicide)막, 또는 ITO 막 등의 도전막으로 이루어지는 다수의 단자(102)가 구성되고, 이들의 단자(102)로부터는, 주사선 구동 회로(101) 및 데이터선 구동 회로(104)를 구동하기 위한 알루미늄막 등의 저 저항의 금속막 등으로 이루어지는 복수의 배선(109)이 각각 레이아웃되고 있다.
화상 표시 영역(10a)의 주변 영역(프레임 영역(100b)) 중, 화상 표시 영역(10a)에 대하여 Y 방향에서 인접하는 영역에는, 시프트 레지스터 회로(101b), 시프트 레지스터 회로(101b)에서 출력된 신호에 근거하여 동작하는 아날로그 스위치를 갖춘 샘플 홀드 회로(101c) 및 6상으로 전개된 각 화상 신호에 대응하는 6개의 화상 신호선(101d) 등을 구비하는 데이터선 구동 회로(101)가 형성되어 있다.
데이터선 구동 회로(101)에서, 시프트 레지스터 회로(101b)나 샘플 홀드 회로(101c) 등은, 데이터선(6a) 및 그것에 접속하는 화소열에 대하여 일대일의 관계에 있다.
즉, 도 3에 도시하는 바와 같이, 1개의 데이터선(6a)마다, 샘플 홀드 회로(101c)가 형성되어 있다. 또한, 시프트 레지스터 회로(101b)에서는, 1개의 데이터선(6a)에 대하여, 하나의 인버터, 2개의 클럭된 인버터(clocked inverter), 및 레벨 시프터(level shifter)가 형성되고, 이하의 설명에서는, 하나의 인버터, 2개의 클럭된 인버터 및 레벨 시프터를 단위 회로(101e)로 하여 설명한다.
도 4에 도시하는 바와 같이, 액정 장치(100)의 화상 표시 영역(10a)에서, 매트릭스 형상으로 형성된 복수의 화소(100a)의 각각에는, 화소 전극(9a), 및 화소 전극(9a)을 제어하기 위한 화소 스위칭용 TFT(30)가 형성되어 있고, 화소 신호를공급하는 데이터선(6a)이 당해 TFT(30)의 소스에 전기적으로 접속되어 있다. 데이터선(6a)에 기입하는 화소 신호 S1, S2, …, Sn은, 이 순서대로 선(線) 순차적으로 공급된다. 또한, TFT(30)의 게이트에는 주사선(3a)이 전기적으로 접속되어 있고, 소정의 타이밍으로, 주사선(3a)에 펄스적으로 주사 신호 G1, G2, …, Gm을 이 순서대로 선 순차적으로 인가하도록 구성되어 있다. 화소 전극(9a)은, TFT(30)의 드레인에 전기적으로 접속되어 있고, 스위칭 소자인 TFT(30)를 일정 기간만 온 상태로 하는 것에 의해, 데이터선(6a)으로부터 공급되는 화소 신호 S1, S2, …, Sn을 각 화소에 소정의 타이밍으로 기입한다. 이렇게 하여 화소 전극(9a)을 거쳐서 액정에 기입된 소정 레벨의 화소 신호 S1, S2, …, Sn은 도 1(b)을 참조하여 설명한 대향 기판(20)의 대향 전극(21)과의 사이에서 일정 기간 유지된다.
여기서, TFT 어레이 기판(10)에는, 유지된 화소 신호가 누출되는 것을 방지하는 것을 목적으로, 화소 전극(9a)과 대향 전극(21) 사이에 형성되는 액정 용량과 병렬로 축적 용량(70)(캐패시터)을 부가하는 경우가 있다. 이 축적 용량(70)에 의해서, 화소 전극(9a)의 전압은 예컨대, 소스 전압이 인가된 시간보다도 3자리수 만큼 긴 시간만큼 유지된다. 이것에 의해, 전하의 유지 특성이 개선되고, 콘트라스트 비가 높은 표시를 실행할 수 있는 액정 장치(100)가 실현될 수 있다. 또, 축적 용량(70)을 형성하는 방법으로서는, 용량을 형성하기 위한 배선인 용량선(3b) 사이에 형성하는 경우, 또는 전단(前段)의 주사선(3a) 사이에 형성하는 경우 중 어느 쪽이라도 무방하다.
(TFT 어레이 기판의 구성)
도 5는, TFT 어레이 기판에 있어서 서로 인접하는 화소의 평면도이다. 도 6은, 도 5의 A-A'선에 상당하는 위치에서의 단면 및 TFT 어레이 기판과 대향 기판 사이에 액정을 봉입한 상태의 단면을 나타내는 설명도이다.
도 5에서, TFT 어레이 기판(10) 상에는, 복수의 투명한 ITO(Indium Tin Oxide) 막으로 이루어지는 화소 전극(9a)이 매트릭스 형상으로 형성되고, 이들 화소 전극(9a)에 대하여 화소 스위칭용의 TFT(30)가 각각 접속하고 있다. 또한, 화소 전극(9a)의 종횡의 경계에 따라, 데이터선(6a), 주사선(3a) 및 용량선(3b)이 형성되고, TFT(30)는 데이터선(6a) 및 주사선(3a)에 대해 접속하고 있다. 즉, 데이터선(6a)은, 콘택트 홀을 거쳐서 TFT(30)의 고농도 소스 영역(1d)에 전기적으로 접속하고, 주사선(3a)은, 그 돌출 부분이 TFT(30)의 게이트 전극을 구성하고 있다. 축적 용량(70)은, 화소 스위칭용 TFT(30)를 형성하기 위한 반도체막(1a)의 연설(延設) 부분(1f)을 도전화한 것을 하전극(下電極)으로 하고, 이 하전극(41)에 용량선(3b)을 상전극(上電極)으로 하여 중첩된 구조로 되어 있다.
도 6에 도시하는 바와 같이, TFT 어레이 기판(10)에서는, 그 기체(基體)로서 투명 기판(10b)이 이용되고, 이 투명 기판(10b)의 표면에는, 두께가 300㎚∼500㎚인 실리콘 산화막(절연막)으로 이루어지는 하지(下地) 보호막(11)이 형성되고, 이 하지 보호막(11)의 표면에는, 두께가 30㎚∼100㎚인 섬(島) 형상의 반도체막(1a)이 형성되어 있다. 반도체막(1a)의 표면에는, 두께가 약 50㎚∼150㎚인 실리콘 산화막으로 이루어지는 게이트 절연막(2)이 형성되고, 이 게이트 절연막(2)의 표면에,두께가 300㎚∼800㎚인 주사선(3a)이 형성되어 있다. 반도체막(1a) 중, 주사선(3a)에 대하여 게이트 절연막(2)을 거쳐서 대치하는 영역이 채널 영역(1a')으로 되어 있다. 이 채널 영역(1a')에 대하여 한 쪽에는, 저농도 소스 영역(1b) 및 고농도 소스 영역(1d)을 갖추는 소스 영역이 형성되고, 다른 쪽에는 저농도 드레인 영역(1c) 및 고농도 드레인 영역(1e)을 갖추는 드레인 영역이 형성되어 있다.
화소 스위칭용의 TFT(30)의 표면 측에는, 두께가 300㎚∼800㎚인 실리콘 산화막으로 이루어지는 층간 절연막(4)이 형성되고, 이 층간 절연막(4)의 표면에는, 두께가 100㎚∼300㎚인 실리콘 질화막으로 이루어지는 층간 절연막(5)이 형성되어 있다. 층간 절연막(4)의 표면에는, 두께가 300㎚∼800㎚인 데이터선(6a)이 형성되고, 이 데이터선(6a)은, 층간 절연막(4)에 형성된 콘택트 홀을 거쳐서 고농도 소스 영역(1d)에 전기적으로 접속하고 있다. 층간 절연막(4)의 표면에는 데이터선(6a)과 동시에 형성된 드레인 전극(6b)이 형성되고, 이 드레인 전극(6b)은, 층간 절연막(4)에 형성된 콘택트 홀을 거쳐서 고농도 드레인 영역(1e)에 전기적으로 접속하고 있다.
층간 절연막(5)의 상층에는, 투광성의 감광성 수지로 이루어지는 요철 형성층(13a)이 소정의 패턴으로 형성되어 있다. 또한, 요철 형성층(13a)의 표면에는, 투광성의 감광성 수지로 이루어지는 상층(上層) 절연막(7a)이 형성되고, 이 상층 절연막(7a)의 표면에는, 알루미늄막 등으로 이루어지는 광 반사막(8a)이 형성되어 있다. 따라서, 광 반사막(8a)의 표면에는, 요철 형성층(13a)의 요철이 반영되어 요철 패턴(8g)이 형성되고, 이 요철 패턴(8g)은, 에지(edge)가 없는 완만한 형상으로 되어 있다. 또, 도 4에는, 요철 형성층(13a)의 평면 형상에 대해서는, 6각 형태로 표시되어 있지만, 그 형상에 대해서는, 원형이나 8각 형태 등, 여러 가지의 형상으로 된 것을 채용할 수 있다.
또한, 광 반사막(8a)의 상층에는 화소 전극(9a)이 형성되어 있다. 화소 전극(9a)은, 광 반사막(8a)의 표면에 직접 적층되어도 좋다. 또한, 화소 전극(9a)은 상층 절연막(7a), 요철 형성층(13a), 층간 절연막(5)에 형성된 콘택트 홀을 거쳐서 드레인 전극(6b)에 전기적으로 접속하고 있다.
여기서, 광 반사막(8a)에는, 화소 전극(9a)과 평면적으로 중첩되는 영역의 일부에 직사각형의 광투과창(光透過窓)(8d)이 형성되어 이 광투과창(8d)에 상당하는 부분에는, ITO로 이루어지는 화소 전극(9a)은 존재하지만, 광 반사막(8a)은 존재하지 않는다.
화소 전극(9a)의 표면 측에는 폴리이미드막으로 이루어진 배향막(12)이 형성되어 있다. 이 배향막(12)은 폴리이미드 막에 대해 연마 처리가 실시된 막이다.
또, 고농도 드레인 영역(1e)으로부터의 연설 부분(1f)(하전극)에 대해서는, 게이트 절연막(2a)과 동시에 형성된 절연막(유전체막)을 거쳐서 용량선(3b)이 상전극으로서 대향하는 것에 의해, 축적 용량(70)이 구성되어 있다.
이와 같이, 본 실시예의 액정 장치(100)에서는, 투명한 화소 전극(9a)의 하층 측에 광 반사막(8a)이 형성되어 있기 때문에, 대향 기판(20) 측에서 입사한 광을 TFT 어레이 기판(10)측에서 반사하고, 대향 기판(10) 측에서 출사된 광에 의해서 화상을 표시한다(반사 모드). 또한, TFT 어레이 기판(10)의 이면(裏面)측에 배치된 백 라이트 장치(도시하지 않음)로부터 출사된 광 중에서, 광 반사막(8a)이 형성되어 있지 않은 광투과창(8d)으로 향하는 광은, 광투과창(8d)을 거쳐서 대향 기판(20)측에 투과하기 때문에, 투과 모드에서의 표시도 가능하다.
또, TFT(30)는 바람직하게는, 상술한 바와 같은 LDD 구조를 갖지만, 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c)에 상당하는 영역에 불순물 이온의 주입을 실행하지 않는 오프셋 구조를 갖고 있더라도 좋다. 또한, TFT(30)은 게이트 전극(주사선(3a)의 일부)을 마스크로 하여 고농도로 불순물 이온을 주입하여, 자기 정합적(整合的)으로 고농도의 소스 및 드레인 영역을 형성한 자기 정합형의 TFT여도 좋다.
또한, 본 실시예에서는, TFT(30)의 게이트 전극(주사선(3a))을 소스-드레인 영역의 사이에 1개만 배치한 단일 게이트 구조로 했지만, 이들 사이에 2개 이상의 게이트 전극을 배치해도 좋다. 이 때, 각각의 게이트 전극에는 동일한 신호가 인가되도록 한다. 이와 같이 듀얼 게이트(더블 게이트, double gate), 또는 트리플 게이트(triple gate) 이상으로 TFT(30)를 구성하면, 채널과 소스-드레인 영역의 접합부에서의 누출 전류를 방지할 수 있어서, 오프시켰을 때의 전류를 저감할 수 있다. 이들의 게이트 전극의 적어도 1개를 LDD 구조 혹은 오프셋 구조로 하면, 또한 오프 전류를 저감할 수 있어, 안정된 스위칭 소자를 얻을 수 있다.
(대향 기판(20)의 구성)
대향 기판(20)에서는, TFT 어레이 기판(10)에 형성되어 있는 화소 전극(9a)의 종횡의 경계 영역과 대향하는 영역에 블랙 매트릭스 또는 블랙 스트라이프 등으로 불리는 차광막(23)이 형성되고, 그 상층 측에는, ITO 막으로 이루어지는 대향 전극(21)이 형성되어 있다. 또한, 대향 전극(21)의 상층 측에는, 폴리이미드막으로 이루어진 배향막(22)이 형성되며, 이 배향막(22)은 폴리이미드막에 대해 연마 처리가 실시된 막이다.
(구동 회로의 구성)
다시 도 1(a)에 있어서, 본 실시예의 액정 장치(100)에서는, TFT 어레이 기판(10)의 표면측 중, 화상 표시 영역(10a)의 주변 영역을 이용하여 데이터선 구동 회로(101) 및 주사선 구동 회로(104) 등의 주변 회로가 형성되어 있다. 데이터선 구동 회로(101) 및 주사선 구동 회로(104)는 기본적으로, 도 7 및 도 8에 나타내는 N 채널형의 TFT와 P 채널형의 TFT에 의해 구성되어 있다.
도 7은 주사선 구동 회로(104) 및 데이터선 구동 회로(101) 등의 주변 회로를 구성하는 TFT의 구성을 나타내는 평면도이다. 도 8은 이 주변 회로를 구성하는 TFT를 도 7의 B-B'선으로 절단했을 때의 단면도이다.
도 7 및 도 8에서, 주변 회로를 구성하는 TFT는, P 채널형의 TFT(180)와 N 채널형의 TFT(190)로 이루어지는 상보형(相補形) TFT로서 구성되어 있다. 이들 구동 회로용 TFT(180, 190)를 구성하는 반도체막(160)(도 7에는 윤곽을 점선으로 나타냄)은, 투명 기판(10b)의 하지 보호막(11)의 표면에 섬 형상으로 형성되어 있다.
TFT(180, 190)에는, 고 전위선(電位線)(171)과 저 전위선(172)이 콘택트홀(163, 164)을 거쳐서, 반도체막(160)의 소스 영역에 전기적으로 각각 접속되어 있다. 또한, 입력 배선(166)은 공통의 게이트 전극(165)에 각각 접속되어 있고, 출력 배선(167)은 콘택트 홀(168, 169)을 거쳐서, 반도체막(160)의 드레인 영역에 전기적으로 각각 접속되어 있다.
이러한 주변 회로 영역도, 화상 표시 영역(10a)과 마찬가지의 프로세스를 경유하여 형성되기 때문에, 주변 회로 영역에도, 층간 절연막(4, 5) 및 게이트 절연막(2)이 형성되어 있다. 또한, 구동 회로용의 TFT(180, 190)도, 화소 스위칭용의 TFT(30)와 마찬가지로 LDD 구조를 갖고 있고, 채널 형성 영역(181, 191)의 양측에는, 고농도 소스 영역(182, 192) 및 저농도 소스 영역(183, 193)으로 이루어지는 소스 영역과, 고농도 드레인 영역(184, 194) 및 저농도 드레인 영역(185, 195)으로 이루어지는 드레인 영역을 구비하고 있다.
(기판간 도통 부분의 구성)
도 9는, 액정 장치(100)에 있어서 기판간 도통이 실행되고 있는 부분의 단면도이다.
다시 도 1(a) 및 도 2에 있어서, TFT 어레이 기판(10)에는, 대향 기판(20)과 중첩된 영역에는 복수의 기판간 도통 전극(9g)이 형성되고, 이들의 기판간 도통 전극(9g)은 도 9에 도시하는 바와 같이, 기판 사이에 유지된 기판간 도통재(106)를 거쳐서 대향 기판(20)의 대향 전극(21)에 전기적으로 접속되어 있다. 기판간 도통재(106)는, 에폭시(epoxy) 수지계의 접착제 성분에 은가루나 금도금 섬유(fiber)등의 도전 입자가 배합된 것이다. 따라서, TFT 어레이 기판(10)의 단자(102)에 공급한 정전압(DCCOM)을 대향 기판(20)의 대향 전극(21)에 공급할 수 있다.
여기서, 기판간 도통 전극(9g)은, 화소 전극(9a)과 같이 ITO 막에 의해서 구성된다.
(구동 회로의 레이아웃 및 식별 기호의 구성)
도 10 및 도 11은 각각 액정 장치(100)에 형성되어 있는 식별 기호의 평면도 및 단면도이다.
다시 도 2에 있어서, 데이터선 구동 회로(101)에서는, 시프트 레지스터 회로(101b)나 샘플 홀드 회로(101c) 등은 데이터선(6a) 및 그것에 접속하는 화소열에 대하여 일대일의 관계를 갖고 형성되고, 샘플 홀드 회로(101c)에 대해서는, 대응하는 데이터선(6a) 및 그것에 접속하는 화소열의 형성 영역을 Y 방향으로 연장한 영역 상에 형성되어 있다. 이 때문에, 샘플 홀드 회로(101c)에 대해서는, X 방향에서의 피치가 화소열의 X 방향에서의 피치와 같다.
이것에 대하여, 시프트 레지스터 회로(101b)를 구성하는 단위 회로(101e)는, X 방향으로 복수 나열되어 있지만, 본 실시예에서는 X 방향으로 이격되는 2개의 단위 회로 형성 영역(101x, 101y)의 각각에 복수의 단위 회로(101e)가 형성되어 있다. 이 때문에, 단위 회로(101e)는, 대응하는 화소열의 형성 위치를 Y 방향으로 연장한 영역 상에서 X 방향으로 어긋난 위치에 형성되어 있다. 또한, 단위 회로 형성 영역(101x, 101y)에서 사이에 유지된 위치에는, 단위 회로(101e)가 배치되어있지 않은 공백 영역(10x)이 형성되어 있다.
본 실시예에서는, 단위 회로 형성 영역(101x, 101y)에서 사이에 유지된 공백 영역(10x)에 대하여, 도 10에 나타낸 식별 기호(40)가 2개 형성되어 있고, 데이터선 구동 회로(101)의 양측에는 식별 기호가 형성되어 있지 않다.
식별 기호(40)는, 예컨대, TFT 어레이 기판(10)이나 액정 장치(100)의 제조 이력을 나중에 추적 조사하기 위한 데이터를 기록한 VeriCode(이차원 코드)이며, 광의 반사율의 강약에 의해서 데이터를 규정하는 셀(41)이 매트릭스 형상으로 배열되어 있다. 여기서, 1돗트 만큼의 셀(41) 사이즈는 100㎛2이며, 이러한 셀(41)은 10×10∼144×144로 형성되지만, 본 실시예의 TFT 어레이 기판(10)에 형성되어 있는 식별 기호는, 14×14의 셀사이즈이다.
도 11에 도시하는 바와 같이, 식별 기호(40)는 예컨대, TFT 어레이 기판(10)의 하지 보호막(11)의 표면에 소정의 패턴 형상으로 남겨진 반도체막(1g)에 의해서 형성되어 있다. 여기서, 반도체막(1g)은 TFT(30)의 능동층(能動層)을 구성하는 반도체막(1a) 등과 동시에 형성된 실리콘막이며, 그 상층 측에는 게이트 절연막(2) 및 층간 절연막(4, 5)이 형성되어 있다.
(본 실시예의 효과)
이상에서 설명한 바와 같이, 본 실시예의 액정 장치(100)에서는, 복수의 화소열의 각각에 대응하는 복수의 단위 회로(101e)를, 대응하는 화소열의 형성 위치를 Y 방향으로 연장한 영역 상에서 X 방향으로 어긋난 위치에 형성하는 것에 의해, 종래에는 데이터선 구동 회로(101)의 양측에 분산되어 있었던 공간을 데이터선 구동 회로(101)가 형성되어 있는 영역의 중앙에 공백 영역(10x)으로서 집약시키고, 이 공백 영역(10x)에 식별 기호(40)를 배치하고 있다. 따라서, 종래의 화상 표시 영역(10a)의 주변 영역에서 식별 기호(40)가 차지하고 있었던 영역을 본 실시예에서는 데이터선 구동 회로(101)가 형성되어 있는 영역 내에 포함시킬 수 있다. 그 때문에, 도 2에 본 실시예의 액정 장치(100)의 외형(기판 주변(113, 114))을 실선으로 나타내고, 종래의 액정 장치의 외형을 일점 쇄선으로 도시하는 바와 같이, 액정 장치(100)의 주변 영역(프레임 영역(100b))을 좁힐 수 있다.
(실시예 2)
도 12는 본 실시예의 액정 장치(100)에 이용되는 구동 회로 내장형의 TFT 어레이 기판(10)의 구성을 모식적으로 도시하는 블럭도이다. 또, 본 실시예의 액정 장치 및 후술하는 실시예의 액정 장치는 모두, 실시예 1의 액정 장치와 기본적인 구성이 공통적이기 때문에, 각 실시 형태의 특징 부분만을 설명하며, 공통적인 부분에 대하여 공통의 부호로 도시하도록 하여 그들의 설명을 생략한다.
도 12에 있어서, 본 실시예의 TFT 어레이 기판(10)에서도, 실시예 1과 마찬가지로, 데이터선 구동 회로(101)에서는, 시프트 레지스터 회로(101b)나 샘플 홀드 회로(101c) 등은 데이터선(6a) 및 그것에 접속하는 화소열에 대하여 일대일의 관계를 가지도록 형성되고, 샘플 홀드 회로(101c)에 대해서는, 대응하는 데이터선(6a)및 그것에 접속하는 화소열의 형성 영역이 Y 방향으로 연장한 영역 상에 형성되어 있다. 이 때문에, 샘플 홀드 회로(101c)에 대해서는, X 방향에서의 피치가 화소열의 X 방향에서의 피치와 같다.
이것에 대하여, 시프트 레지스터 회로(101b)를 구성하는 단위 회로(101e)는, X 방향으로 복수 나열되어 있지만, 단위 회로(101e)의 X 방향에서의 피치는, 화소열의 X 방향에서의 피치보다도 좁다. 이 때문에, 단위 회로(101e)는 대응하는 화소열의 형성 위치를 Y 방향으로 연장한 영역 상에서 X 방향으로 어긋난 위치에 형성되어 있다. 또한, 데이터선 구동 회로(101)가 형성되어 있는 영역의 양측에는, 단위 회로(101e)가 배치되어 있지 않은 공백 영역(10y)이 2개소에 형성되어 있다.
본 실시예에서는, 이들 2개소의 공백 영역(10y)의 각각에 대하여, 도 10 및 도 11을 참조하여 설명한 식별 기호(40)가 각각 형성되어 있다.
이와 같이 본 실시예의 액정 장치(100)에서는, 종래의 단위 회로(101e) 사이에 형성되어 있던 공간을 데이터선 구동 회로(101)의 양측에 공백 영역(10y)으로서 집약시키고, 이 공백 영역(10y)에 식별 기호(40)를 배치하고 있다. 따라서, 종래의 화상 표시 영역(10a)의 주변 영역에서 식별 기호(40)가 차지하고 있었던 영역을, 본 실시예에서는, 종래의 데이터선 구동 회로(101)가 형성되어 있던 영역 내에 포함시킬 수 있다. 그 때문에, 도 12에 본 실시예의 액정 장치(100)의 외형(기판 주변(113, 114))을 실선으로 나타내고, 종래의 액정 장치의 외형을 일점 쇄선으로 도시하는 바와 같이, 액정 장치(100)의 주변 영역(프레임 영역(100b))을 좁힐 수 있다.
(실시예 3)
도 13은, 본 실시예의 액정 장치(100)에 이용되는 구동 회로 내장형의 TFT 어레이 기판(10)의 구성을 모식적으로 나타내는 블럭도이다.
도 13에 있어서, 본 실시예에서도 실시예 1, 2와 마찬가지로, 데이터선 구동 회로(101)에서는, 시프트 레지스터 회로(101b)나 샘플 홀드 회로(101c) 등은, 데이터선(6a) 및 그것에 접속하는 화소열에 대하여 일대일의 관계를 갖고 형성되고, 샘플 홀드 회로(101c)에 대해서는, 대응하는 데이터선(6a) 및 그것에 접속하는 화소열의 형성 영역을 Y 방향으로 연장한 영역 상에 형성되어 있다.
이 때문에, 샘플 홀드 회로(101c)에 관해서는, X 방향에서의 피치가 화소열의 X 방향에서의 피치와 같다.
이것에 반하여, 시프트 레지스터 회로(101b)를 구성하는 단위 회로(101e)는, X 방향으로 복수 배열되어 있지만, 본 실시예에서는, 실시예 1과 마찬가지로, X 방향으로 이격되는 2개의 단위 회로 형성 영역(101x, 101y)에 단위 회로(101e)가 형성되어 있다. 또한, 단위 회로 형성 영역(101x, 101y)에서, 단위 회로(101e)의 X 방향에서의 피치는, 실시예 2와 마찬가지로 화소열의 X 방향에서의 피치보다도 좁다. 이 때문에, 단위 회로(101e)는 대응하는 화소열의 형성 위치를 Y 방향으로 연장한 영역 상에서 X 방향으로 어긋난 위치에 형성되어 있다. 또한, 단위 회로 형성 영역(101x, 101y)에서 사이에 유지된 영역에는, 단위 회로(101e)가 배치되어 있지 않은 공백 영역(10x)이 형성되어 있다.
본 실시예에서는, 단위 회로 형성 영역(101x, 101y)에서 사이에 유지된 공백영역(10x)에 대하여, 도 10 및 도 11을 참조하여 설명한 식별 기호(40)가 2개 형성되어 있고, 데이터선 구동 회로(101)의 양측에는 식별 기호가 형성되어 있지 않다.
이와 같이 본 실시예에서는, 종래의 데이터선 구동 회로(101)의 양측에 분산되어 있었던 공간을, 데이터선 구동 회로(101)가 형성되어 있는 영역의 중앙에 공백 영역(10x)으로서 집약시키고, 또한, 종래에는 단위 회로(101e)의 사이에 형성되어 있던 공간을 공백 영역(10x)으로서 집약시켜, 이 공백 영역(10x)에 식별 기호(40)를 배치하고 있다. 따라서, 종래에는 데이터선 구동 회로(101)의 양측에서 식별 기호(40)가 차지하고 있었던 영역을, 본 실시예에서는 종래의 데이터선 구동 회로(101)가 형성되어 있던 영역 내에 포함시킬 수 있다. 그 때문에, 도 13에 본 실시예의 액정 장치(100)의 외형(기판 주변(113, 114))을 실선으로 나타내고, 종래의 액정 장치의 외형을 일점 쇄선으로 도시하는 바와 같이, 액정 장치(100)의 주변 영역(프레임 영역(100b))을 좁힐 수 있다.
(그 밖의 실시예)
실시예 1, 2, 3에서는, 데이터선 구동 회로(101)의 레이아웃을 개량하여 공백 영역(10x, 10y)을 형성하고, 거기에 식별 기호(40)를 배치한 구성이지만, 도 14 및 도 15에 도시하는 바와 같이, 공백 영역(10x, 10y)에 대해, 식별 기호(40)에 추가하여, 기판간 도통 전극(9g)을 배치해도 좋다. 여기서, 도 14에 도시된 예는, 실시예 2의 TFT 어레이 기판(10)에 형성된 공백 영역(10x)에 대하여, 식별 기호(40) 및 기판간 도통 전극(9g)을 배치한 예이다. 또한, 도 15에 도시된 예는,실시예 3의 TFT 어레이 기판(10)에 형성된 공백 영역(10x)에 대하여, 식별 기호(40) 및 기판간 도통 전극(9g)을 배치한 예이며, 여기에 도시된 예에서는, 하나의 기판간 도통 전극(9g)에서 기판간 도통이 행하여지고 있다.
또한, 상기의 실시예에 제한되지 않고, 공백 영역(10x, 10y)에 대하여 기판간 도통 전극(9g)만을 배치해도 좋다.
또한, 상기 실시예에서는 2개의 식별 기호(40)가 형성되어 있는 구성이지만, 식별 기호(40)에 대해서는 1개만 형성해도 좋다.
또한, 상기 형태에서는, 데이터선 구동 회로(101)에 있어서 단위 회로(101e)의 레이아웃을 개량했지만, 주사선 구동 회로(104)에도 주사선(3a)에 일대일로 대응하는 시프트 레지스터가 단위 회로로서 구성되어 있다. 따라서, 주사선 구동 회로(104)에 있어서, 단위 회로를 주사선(3a)의 연장선 상에서 어긋나게 한 것에 의해, 식별 기호(40)나 기판간 도통 전극(9g)을 배치하기 위한 공백 영역을 형성해도 좋다. 상기 형태에서는 내장 구동 회로를 예로 했지만, 기타 검사 회로 배치에도 적용할 수 있는 것은 말할 필요도 없다.
또, 상기 형태에서는 액티브 매트릭스형의 액정 장치에 이용하는 TFT 어레이 기판에 본 발명을 적용한 예를 설명했지만, 액정 이외의 전기 광학 물질을 이용한 전기 광학 장치에 응용하는 것도 가능하다. 예컨대, 유기 전계 발광(electroluminescence) 표시 장치에 이용하는 TFT 어레이 기판 등에 본 발명을 적용해도 좋다.
(액정 장치의 전자 기기로의 적용)
이와 같이 구성한 반투과 반사형의 액정 장치(100)는, 각종 전자 기기의 표시부로서 이용할 수 있지만, 그 일례를 도 16, 및 도 17(a), (b)을 참조하여 설명한다.
도 16은 본 발명에 따른 액정 장치를 표시 장치로서 이용한 전자 기기의 회로 구성을 도시하는 블럭도이다.
도 16에 있어서, 전자 기기는 표시 정보 출력원(70), 표시 정보 처리 회로(71), 전원 회로(72), 타이밍 제너레이터(timing generator)(73) 및 액정 장치(74)를 갖는다. 또한, 액정 장치(74)는 액정 표시 패널(75) 및 구동 회로(76)를 갖는다. 액정 장치(74)로서는 전술한 액정 장치(100)를 이용할 수 있다.
표시 정보 출력원(70)은, ROM(Read Only Memory), RAM(Random Access Memory) 등의 메모리, 각종 디스크 등의 저장 유닛(storage unit), 디지털 화상 신호를 동조 출력하는 동조 회로 등을 구비하고, 타이밍 제너레이터(73)에 의해서 생성된 각종의 클럭 신호에 근거하여, 소정 포맷의 화상 신호 등의 표시 정보를 표시 정보 처리 회로(71)에 공급한다.
표시 정보 처리 회로(71)는, 직렬-병렬 변환 회로나, 증폭·반전 회로, 로테이션(rotation) 회로, 감마(gamma) 보정 회로, 클램프(clamp) 회로 등과 같은 주지의 각종 회로를 구비하고, 입력한 표시 정보의 처리를 실행하여, 그 화상 신호를 클럭 신호(CLK)와 같이 구동 회로(76)에 공급한다. 전원 회로(72)는 각 구성 요소에 소정의 전압을 공급한다.
도 17(a)은 본 발명에 따른 전자 기기의 일 실시예인 모바일형의 퍼스널 컴퓨터를 도시하고 있다. 여기에 도시된 퍼스널 컴퓨터(80)는 키보드(81)를 갖춘 본체부(82)와 액정 표시 유닛(83)을 갖는다. 액정 표시 유닛(83)은 전술한 액정 장치(100)를 포함하여 구성된다.
도 17(b)은 본 발명에 따른 전자 기기의 다른 실시예인 휴대 전화기를 도시하고 있다. 여기에 도시된 휴대 전화기(90)는 복수의 조작 버튼(91)과, 전술한 액정 장치(100)로 이루어지는 표시부를 갖고 있다.
이상에서 설명한 바와 같이, 본 발명에서는, 복수의 화소열의 각각에 대응하는 복수의 단위 회로를, 대응하는 화소열의 형성 위치를 Y 방향으로 연장한 영역 상에서 X 방향으로 어긋난 위치에 형성하는 것에 의해, 각각 점재하고 있었던 공간을 단위 회로가 형성되어 있지 않은 공백 영역으로 집약시켜, 이 공백 영역에 식별 기호나 기판간 도통 전극 등을 배치한다. 따라서, 종래에는 화상 표시 영역의 주변 영역에서 식별 기호나 기판간 도통 전극 등이 차지하고 있었던 영역을 주변 회로가 구성되어 있던 영역 내에 배치할 수 있기 때문에, 주변 영역을 좁힐 수 있다. 그 결과 표시체의 소형화나, 단위 기판당 획득 가능한 개수를 증대시켜 제조 비용을 삭감하는 등의 효과를 얻을 수 있다.

Claims (11)

  1. 기판면 상에서 서로 직교하는 두 방향을 X 방향 및 Y 방향으로 할 때, 당해 기판 상에 적어도 복수의 화소가 소정의 피치로 X 방향 및 Y 방향으로 배치된 화상 표시 영역과, 해당 화상 표시 영역에 대하여 Y 방향에 인접하는 영역에 배치된 주변 회로를 갖는 전기 광학 장치에 있어서,
    상기 주변 회로의 적어도 일부에서는, X 방향으로 배열되는 복수의 화소열(畵素列)의 각각에 대응하는 복수의 단위 회로가 X 방향으로 소정의 피치로 복수 나열되고, 또한,
    상기 복수의 단위 회로는, 대응하는 화소열의 형성 위치를 Y 방향으로 연장한 영역 상에서 X 방향으로 어긋나 있는 것에 의해서, 상기 화상 표시 영역에 대하여 Y 방향에서 인접하는 영역 중, 당해 단위 회로의 형성 영역에 대하여 X 방향에서 인접하는 영역에 당해 단위 회로가 형성되어 있지 않은 공백 영역(free region)을 형성하고 있는 것을 특징으로 하는 전기 광학 장치.
  2. 제 1 항에 있어서,
    상기 주변 회로에서는 X 방향으로 이격(離隔)되는 복수의 단위 회로 형성 영역에 상기 단위 회로가 형성되어 있는 것에 의해, 상기 단위 회로 형성 영역 사이에 유지된 위치에 상기 공백 영역이 형성되어 있는 것을 특징으로 하는 전기 광학장치.
  3. 제 1 항에 있어서,
    상기 주변 회로에서는 상기 단위 회로의 X 방향에서의 피치가 상기 화소열의 X 방향에서의 피치보다도 좁은 것에 의해, 당해 단위 회로의 형성 영역에 대하여 X 방향에서 인접하는 양측 위치, 또는 한 쪽 위치에 상기 공백 영역이 형성되어 있는 것을 특징으로 하는 전기 광학 장치.
  4. 제 1 항에 있어서,
    상기 주변 회로에서는 상기 단위 회로의 X 방향에서의 피치가 상기 화소열의 X 방향에서의 피치보다도 좁고, 또한, X 방향으로 이격되는 복수의 단위 회로 형성 영역에 상기 단위 회로가 형성되어 있는 것에 의해, 당해 단위 회로 형성 영역 사이에 유지된 위치에 상기 공백 영역이 형성되어 있는 것을 특징으로 하는 전기 광학 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 공백 영역에는 각종 정보가 기록된 식별 기호가 부여되어 있는 것을 특징으로 하는 전기 광학 장치.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 기판에는 그것에 대향 배치된 대향 기판측의 전극에 대하여 당해 기판사이에 유지된 기판간 도통제(導通劑)를 거쳐서 전기적으로 접속되는 기판간 도통 전극이 형성되고,
    당해 기판간 도통 전극은, 상기 공백 영역에 형성되어 있는 것을 특징으로 하는 전기 광학 장치.
  7. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 기판에는 그것에 대향 배치된 대향 기판측의 전극에 대하여 당해 기판사이에 유지된 기판간 도통제를 거쳐서 전기적으로 접속되는 기판간 도통 전극이 형성되고,
    당해 기판간 도통 전극, 및 각종 정보가 기록된 식별 기호가 상기 공백 영역에 형성되어 있는 것을 특징으로 하는 전기 광학 장치.
  8. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 복수의 화소는, 각각 화소 전극 및 화소 스위칭용 박막 트랜지스터를 구비하고,
    상기 주변 회로는 상기 화소 스위칭용 박막 트랜지스터의 소스에 전기적으로 접속되는 데이터선에 대하여, 상기 단위 회로가 각각 일대일로 형성된 데이터선 구동 회로인 것을 특징으로 하는 전기 광학 장치.
  9. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 복수의 화소는 각각 화소 전극 및 화소 스위칭용 박막 트랜지스터를 구비하고,
    상기 주변 회로는 상기 화소 스위칭용 박막 트랜지스터의 게이트에 전기적으로 접속되는 주사선에 대하여, 상기 단위 회로가 각각 일대일로 형성된 주사선 구동 회로인 것을 특징으로 하는 전기 광학 장치.
  10. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 기판은 전기 광학 물질로서의 액정을 유지하고 있는 것을 특징으로 하는 전기 광학 장치.
  11. 청구항 1 내지 청구항 4 중 어느 한 항에 규정된 전기 광학 장치를 이용한 것을 특징으로 하는 전자 기기.
KR10-2003-0016376A 2002-03-18 2003-03-17 전기 광학 장치 및 전자 기기 KR100492713B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002074302A JP2003271070A (ja) 2002-03-18 2002-03-18 電気光学装置、および電子機器
JPJP-P-2002-00074302 2002-03-18

Publications (2)

Publication Number Publication Date
KR20030076308A true KR20030076308A (ko) 2003-09-26
KR100492713B1 KR100492713B1 (ko) 2005-06-07

Family

ID=28035295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0016376A KR100492713B1 (ko) 2002-03-18 2003-03-17 전기 광학 장치 및 전자 기기

Country Status (5)

Country Link
US (1) US6862071B2 (ko)
JP (1) JP2003271070A (ko)
KR (1) KR100492713B1 (ko)
CN (2) CN1249504C (ko)
TW (1) TW580602B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4207768B2 (ja) 2003-12-16 2009-01-14 セイコーエプソン株式会社 電気光学装置並びに電子機器
TWI342459B (en) * 2004-03-26 2011-05-21 Chimei Innolux Corp Glass substrate
JP4586499B2 (ja) * 2004-11-02 2010-11-24 セイコーエプソン株式会社 電気光学装置及び電子機器
CN100489605C (zh) * 2004-12-29 2009-05-20 友达光电股份有限公司 显示面板的识别芯片及其制造方法
KR20060079721A (ko) * 2005-01-03 2006-07-06 삼성전자주식회사 액정 표시 장치용 표시판의 제조 방법
JP4650343B2 (ja) * 2005-07-15 2011-03-16 セイコーエプソン株式会社 電気光学装置及び電子機器
JPWO2007026446A1 (ja) * 2005-08-30 2009-03-05 シャープ株式会社 デバイス基板および液晶パネル
JP2007272203A (ja) * 2006-03-06 2007-10-18 Nec Corp 表示装置
CN101017640B (zh) * 2007-02-27 2010-06-30 友达光电股份有限公司 显示面板
TWI370308B (en) * 2008-11-12 2012-08-11 Au Optronics Corp Active device array substrate and liquid crystal display panel
US20130328840A1 (en) * 2011-02-25 2013-12-12 Sharp Kabushiki Kaisha Display panel, display device provided with display panel, and electronic device provided with display panel
JP2012194322A (ja) * 2011-03-16 2012-10-11 Seiko Epson Corp 電気光学装置
JP5971679B2 (ja) * 2011-11-21 2016-08-17 株式会社ジャパンディスプレイ 液晶表示装置
JP5590050B2 (ja) * 2012-01-18 2014-09-17 セイコーエプソン株式会社 電気光学装置及び電子機器
CN103035172B (zh) * 2012-11-26 2014-10-08 友达光电(厦门)有限公司 可标记的显示面板及其辨识方法
CN103268049B (zh) * 2012-12-06 2016-05-11 厦门天马微电子有限公司 阵列基板及其制备方法、液晶面板和显示装置
CN104600200B (zh) * 2014-12-26 2017-07-28 上海天马微电子有限公司 一种阵列基板及显示面板
KR102556130B1 (ko) * 2016-09-27 2023-07-14 가부시키가이샤 니콘 결정 방법 및 장치, 프로그램, 정보 기록 매체, 노광 장치, 레이아웃 정보 제공 방법, 레이아웃 방법, 마크 검출 방법, 노광 방법, 그리고 디바이스 제조 방법
JP6508255B2 (ja) * 2017-05-17 2019-05-08 セイコーエプソン株式会社 電気光学装置および電子機器
JP2019159240A (ja) * 2018-03-16 2019-09-19 シャープ株式会社 表示パネル

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3683294B2 (ja) 1994-09-08 2005-08-17 株式会社 日立ディスプレイズ 液晶表示装置
DE69633994D1 (de) * 1995-02-17 2005-01-13 Citizen Watch Co Ltd Flüssigkristallanzeigeelement
JP3315834B2 (ja) * 1995-05-31 2002-08-19 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
JP2000162632A (ja) 1998-11-30 2000-06-16 Optrex Corp 液晶表示装置
KR100436085B1 (ko) * 2000-10-20 2004-06-12 롬 가부시키가이샤 액정표시장치, 및 액정표시장치용 반도체 칩의 제조방법

Also Published As

Publication number Publication date
JP2003271070A (ja) 2003-09-25
CN2687712Y (zh) 2005-03-23
US6862071B2 (en) 2005-03-01
CN1445584A (zh) 2003-10-01
TW200304563A (en) 2003-10-01
KR100492713B1 (ko) 2005-06-07
TW580602B (en) 2004-03-21
CN1249504C (zh) 2006-04-05
US20030174271A1 (en) 2003-09-18

Similar Documents

Publication Publication Date Title
KR100492713B1 (ko) 전기 광학 장치 및 전자 기기
JP3714244B2 (ja) 半透過・反射型電気光学装置の製造方法、半透過・反射型電気光学装置、および電子機器
KR100514509B1 (ko) 반도체 장치, 전기 광학 장치, 및 전자 기기
US20080291376A1 (en) Liquid crystal panel having low-resistance common electrode layer
KR101305071B1 (ko) 어레이 기판 및 이를 갖는 표시패널
CN113219748B (zh) 一种阵列基板、液晶显示面板及显示装置
US7885497B2 (en) TFT array substrate with storage capacitor having large capacitance and LCD panel using the same
KR100627505B1 (ko) 전기 광학 패널 및 그 제조 방법
KR20040025845A (ko) 반도체 장치, 전기 광학 장치, 전자 기기, 반도체 장치의제조 방법
US20020101398A1 (en) Electro-optical panel and electronic device
US6980270B2 (en) Active matrix substrate, liquid crystal display panel of transflective type, and liquid crystal display device of transflective type
KR100603098B1 (ko) 반도체 장치, 전기 광학 장치 및 전자기기
KR100671811B1 (ko) 박막 반도체 장치의 제조 방법, 박막 반도체 장치, 전기광학 장치, 및 전자 기기
JP2003271067A (ja) 電気光学装置の製造方法、電気光学装置、および電子機器
US11480832B2 (en) Array substrate and display panel
KR100714819B1 (ko) 박막 반도체 장치, 전기 광학 장치 및 전자 기기
JP2003255853A (ja) 電気光学装置、および電子機器
JP2007071936A (ja) 液晶装置、液晶装置の製造方法、および電子機器
US11886084B2 (en) Display substrate, display panel and display device
JP2003228036A (ja) 電気光学装置、電子機器、および電気光学装置の製造方法
KR101097790B1 (ko) 액정표시소자
CN117389083A (zh) 显示面板及显示装置
JP2000131710A (ja) 薄膜トランジスタ回路基板およびこれを用いた液晶パネル
JP2007304383A (ja) 液晶装置、液晶装置の製造方法、および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20030317

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050224

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050524

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050525

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080508

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20090508

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20100512

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20110421

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20120507

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20130430

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20140502

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20150417

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20150417

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20160517

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20170512

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20170512

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20180510

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20180510

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20210513

Start annual number: 17

End annual number: 17

PC1801 Expiration of term

Termination date: 20230917

Termination category: Expiration of duration